TW463463B - Data receiver - Google Patents

Description

A7 B7 46 3 46 3 6959pif. doc/00 6 五、發明說明（I ) 本發明是有關於一種半導體積體電路，且特別是有 關於一種穩定在資料接收器中之參考電壓之裝置與方法= 資料接收器電路之先前描敘可在由B丄ua等人之〗SSC (1998 年 10 月）之”A 2.6 Gbyte/s multipurpose Chip-to-Chip interface”中找到。 第1圖顯示包括第一、第二與第三級11、12與13之 傳統資料接收器10。第一級11包括用於比較輸入資料(DIN) 與參考電壓（VREF)之比較器，第二級12包括用以感應與 放大第一級11之輸出之感應放大器正反器（SAFF)〇第三 級13包括如S-R栓鎖器之栓鎖器，用以栓鎖第二級12之 輸出。 第一級11之比較器係由偏壓電壓BIAS所致能，以 比較輸入資料（DIN)與參考電壓（VREF)。因此，參考電壓 (VREF)需要穩定，而沒有波動。參考電壓(VREF)與偏壓電 壓BIAS具有既定DC準位，且由傳統電壓產生器所提供。 第二級12之SAFF係回應於時脈信號（CLK)而致能，以放 大第一級11所比較之結果。第三級13利用S-R栓鎖器而 穩定地栓鎖第二級12之輸出。 參考電壓（VREF)需要穩定於一準位間，沒有波動， 以提供第一級11之穩定操作。因此，電壓產生器產生參 考電壓(VREF)以具有定電壓。然而，當要施加至第一級時， 參考電壓（VREF)係變動。迫是，當第一級之比較器操作而 偏壓電壓BIAS正在作用時，參考電壓（VREF)之電位係被 在VREF線之耦合電容値造成變動，此耦合電容値包括在 4 (請先閱讀背面之注意事項再填寫本頁) 裝ill·! —訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNSM4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 6 3 46 3 五、發明說明（1) 參考電壓（VREF)線與NMOS電晶體MN之汲極X間之耦合 電容，以及在參考電壓（VREF)線與NMOS電晶體MN之源 極Y間之耦合電容。此耦合電容，係必然地且寄生性產生 於電晶體之製造’代表在閘極與汲極間或閘極與源極間之 電容。 由耦合電容所造成之參考電壓（VREF)之準位變動係 稱爲反彈(kick-back)雜訊。反彈雜訊可由在參考電壓(VREF) 線與接地電壓VSS(未示出）間連接分流電容而減少。此分 流電容係設定成具有比耦合電容較大之電容値，且減少由 耦合電容在VREF線上所造成之反彈雜訊。 然而，當增加分流電容時，所產生之問題在於，接 地電壓VSS之電壓反彈係大大地耦合至參考電壓(VREF)。 VREF線之電壓準位之變動會降低操作速度’或造成 當比較VREF與輸入資料DIN之電壓時之錯誤動作。 因而，需要資料接收器，其能穩定地操作’而避免 參考電壓(VREF)因爲接地電壓之反彈、反彈雜訊或相似訊 號而變動。 本發明之一實施例提供一資料接收器，以回應於時 脈信號而接收輸入資料。此資料接收器包括：一接收器’ 回應於該時脈信號而比較該輸入資料與一參考電壓’放大 該比較結果’且儲存該輸入資料之邏輯準位；以及一計數 稱合電路，回應於一反相時脈信號，而補償由該接收器所 造成之該參考電壓之變動。 較好是，該接收器，包括：一第一與第二預充電單 5 家標準（CNS)A4 規格（210 X 297 公釐) " I — JI — ΙΊ 裝 i — ll·— — 訂 il· — · — —··^ {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 3 46 3 A7 6959pif.doc/006 _^_B7___ 五、發明說明（> ) 元，用以回應於該反相時脈信號而起始該接收器至一電源 電壓；以及一比較器，回應於該時脈信號而比較該輸入資 料與該參考電壓。 該比較器較好包括：一第一與第二反相器，交叉耦 合，分別連接至該些預充電單元，其中該第一反相器之該 輸出係連接至該第二反相器之該輸入，而該第一反相器之 該輸入係連接至該第二反相器之該輸出；一第一與第二比 較電晶體，分別連接至該些反相器之該些輸出，且分別受 控制於該輸入資料與該參考電壓；以及一開關電晶體，連 接於該些比較電晶體與一接地電壓間，且回應於該時脈信 號而受控制。 該計數耦合電路，根據本發明之一較佳實施例，包 括：一第一電晶體，其源極連接至一電源電壓，該第一電 晶體係回應於連接至該第一電晶體之該閘極之該反相時脈 信號而受控制；一第二電晶體，其源極連接至該第一電晶 體之該汲極，該第二電晶體係回應於連接至該第二電晶體 之該閘極之該參考電壓而受控制；一第三電晶體，其爲二 極體型，其源極連接至該第二電晶體之汲極，其閘極與汲 極係彼此相連接；以及一第四電晶體，其汲極連接至該第 三電晶體之該汲極，其源極連接至一電源電壓，該第四電 晶體係回應於連接至該第四電晶體之該閘極之該反相時脈 信號而受控制。 根據本發明之另一實施例，提供一種資料接收器， 回應於一時脈信號而接收輸人資料。該資料接收器包括： {請先閲讀背面之注意事項再填寫本頁) -裝-! l·! — 訂------ιϊί& 本紙張尺度適用_國國家標準（CNS)A4規格（2〗〇χ297公釐） A7 B7 463463 6959pif.doc/006 五、發明說明（（(：） 一第一與第二預充電單元，用以回應於一反相時脈信號而 起始該接收器至一電源電壓。該資料接收器更包括：一第 -與第二反相器，交叉耦合，分別連接至該第一與第二預 充電單元，其中該第一反相器之該輸出係連接至該第二反 相器之該輸入，而該第-反相器之該輸入係連接至該第二 反相器之該輸出。該資料接收器也包括：一第一與第二比 較電晶體，分別連接至該第一與第二反相器之該些輸出， 且分別受控制於該輸入資料與該參考電壓。較好，該資料 接收器包括：一開關電晶體，連接於該些比較電晶體與一 接地電壓間，且回應於該時脈信號而受控制。該資料接收 器也包括：一第一電晶體，其源極連接至一電源電壓，該 第一電晶體係回應於連接至該第一電晶體之該閘極之該反 相時脈信號而受控制；一第二電晶體，其源極連接至該第 一電晶體之該汲極，該第二電晶體係回應於連接至該第二 電晶體之該閘極之該參考電壓而受控制；一第三電晶體， 其爲二極體型，其源極連接至該第二電晶體之汲極，其閘 極與汲極係彼此相連接；以及一第四電晶體，其汲極連接 至該第三電晶體之該汲極，其源極連接至一電源電壓，該 第四電晶體係回應於連接至該第四電晶體之該閘極之該反 相時脈信號而受控制。 根據本發明之又一實施例，資料接收器包括：差動 正反器，以比較輸入資料與參考電壓：栓鎖器，具有一設 定端與一重設端，以栓鎖該差動放大正反器之輸出；一計 數耦合電路，連接至該參考電壓，以補償該參考電壓之變 7 — — — — — — I-HI—.i 裝 _ I — L I — I 訂. — — I —--I 梭 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 463463 6 9 5 91 :/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（<) 動寬度約30%。 較好是，該差動正反器包括一開關電晶體，回應於 一時脈信號而致能一比較器，該比較器回應於該時脈信號 而比較該輸入資料與該參考電壓。 該計數耦合電路，較好包括依序連接於一電源電壓 與一接地端間之四個電晶體，以補償參考電壓，其中連接 至電源電壓之第二電晶體係受控制於該比較器之參考電壓 輸入。該比較器包括：一第一比較電晶體，以接收該輸入 資料；以及一第二比較電晶體，以接收該補償後參考電壓。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 圖式之簡單說明： 第1圖繪示傳統資料接收器； 第2圖繪示依照本發明一較佳實施例之資料接收器； 第3圖繪示在第2圖之差動放大資料接收器之參考電 壓中之耦合雜訊之電路圖； 第4圖繪示在第2圖之資料接收器中之模型化計數耦 合電路；以及 第5圖繪示根據是否採用第2圖之資料接收器之參考 電壓（VREF)變動之模擬結果； 各別圖示中之相似參考符號係代表相同或相似元 件。 標號說明：

S I ( Ί---Ί f --ill·--ί 訂----—----终 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210 * 297公釐） A7 B7 463463 6959pif.doc/006 五、發明說明（么） 10、100 :資料接收器 11 :第一級 12 :第二級 13 :第三級 20 :差動放大正反器 30 : S-R栓鎖器 40 :計數耦合電路 21 :第一預充電單元 24 :第二預充電單元 22、 25 : PMOS 電晶體 23、 26 : NMOS 電晶體 27 ' 28 :電晶體 29 :開關電晶體 41 :第一(PMOS)電晶體 42 :第二(PMOS)電晶體 43 :第三(PMOS)電晶體 44 :第四(NM0S)電晶體 較佳富施例 附圖描敘本發明之較佳實施例，且係可參考以了解 本發明之優點，其操作與伴隨本發明之操作之目的。 之後，本發明係藉由參考附圖來詳細解釋本發明之 較佳實施例而描敘。各別圖示中之相似參考符號係代表相 同或相似元件。 參考第2圖，其顯示本發明之較佳實施例之資料接收 I 1---I — I- J -裝！ l·!— 訂----I --- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用t S國家標準（CNS)A4規格（210 X 297公釐） 463463 6959pif.doc/006 五、發明說明（q ) 器’該資料接收器100包括差動放大正反器20，S-R栓鎖 器30與計數耦合電路40。 差動放大正反器20回應於時脈信號(CLK)比較輸入資 料與參考電壓（VREF)。差動放大正反器20包括第-與第 二預充電單元21與24。第一與第二預充電單元21與24 回應於該時脈信號(CLK)與比較器(CMP)。CMP包括交叉耦 合反相器INV1與INV2,其分別連接至第一與第二預充電 單元21與24。交叉耦合反相器INV1與INV2比較分別連 接至交叉耦合反相器INV1與INV2之電晶體27與28。電 晶體27與28係由輸入資料(DIN)與參考電壓(VREF)控制， 且開關電晶體29連接於比較電晶體27、28以及接地端VSS 間。開關電晶體29係回應於時脈信號(CLK)而致能。 在S-R栓鎖器30之操作中，當邏輯高準位係由設定 端S所接收，輸出信號(〇UT)係設成邏輯高準位。當邏輯 高準位係由設定端S所接收，輸出信號（OUT)係設成邏輯 低準位。 計數耦合電路40包括第一(PM0S)電晶體41，其回應 於反相時脈信號(/CLK)而受控制；第二（PM0S)電晶體42， 其回應於參考電壓（VREF)而受控制；二極電晶體型之第三 (PM0S)電晶體43 ;以及第四(NM0S)電晶體44，其回應於 反相時脈信號(/CLK)而受控制。第一至第四電晶體41〜44， 係依序彼此連接於電源電壓（VDD)與第二接地端VSS間。 也就是，第一（PM0S)電晶體41具有連接至電源電壓 (VDD)之源極，且係回應於連接至其閘極之反相時脈信號 本紙張尺度適用中國圉家標準（CNS)A4規格（210*297公楚） (請先閱讀背面之注^h項再填寫本頁) *^-----^---訂------1!%· 4 6 3 6 3 6959pif .doc/006 _B7___ 五、發明說明（分） (請先閱讀背面之注意事項再填寫本頁) 而受限制。第二（PM0S)電晶體42之源極連接至第一電晶 體之汲極。第二（PM0S)電晶體42係回應於連接至其閘極 之參考電壓而受限制。二極體型之第三（PM0S)電晶體43 之源極連接至第二電晶體之汲極，且其閘極與汲極係彼此 連接。第四電晶體44之汲極連接至第三電晶體之汲極， 且其源極連接至第二接地端VSS，且係回應於連接至其閘 極之反相時脈信號而受限制。 將描敘，根據假設爲輸入資料(DIN)之電壓係低於參 考電壓（VrEF)時，資料接收器1〇〇之操作。第一與第二預 充電單元21與24係回應於時脈信號（CLK)之下降邊緣而 導通，使得節點N1與N2係受電源電壓（VDD)之充電。此 時，CMP並不動作，因爲CMP內之開關電晶體29係處於 關閉狀態。之後，開關電晶體29係回應於時脈信號（CLK) 之上升邊緣而導通，使得CMP受到致能。因爲輸入資料(DIN) 之電壓係低於參考電壓（VREF)，流經第一比較電晶體27 之電流II係低於流經第二比較電晶體28之電流12。 經濟部智慧財產局員工消費合作社印製 也就是，因爲流經第—比較電晶體2 8之電流12係相 當高，節點N2之電壓係變低。節點N2之變低後電壓係被 比較器(CMP)內之第一交叉耦合反相器INV1所接收，因而 增加節點N1之電位。節點N1之變高後電壓係被比較器 (CMP)內之第二交叉耦合反相器INV2所接收，因而更降低 節點N2之電位。藉由重複這些動作，節點N1變成邏輯高 電位，而節點N2變成邏輯低電位。

邏輯高電位節點N1係被S-R栓鎖器30之重.設端R 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） 463463 69 5 9pi f- doc/〇 五、發明說明（?） 所接收，使得其輸出信號（out)係重設爲邏輯低電位。輸 出信號（OUT)之重設符合於輸入資料（DiN)之電壓係低於參 考電壓(VREF)之假設’使得資料接收器100之輸出係邏輯 低電位。 將描敘，根據假設爲輸入資料(DIN)之電壓係高於參 考電壓(VREF)時，資料接收器100之操作。在此情況下， 流經第一比較電晶體27之電流Π係高於流經第二比較電 晶體28之電流12。因而，節點N1之電壓係變低。節點N1 之變低後電壓係被比較器(CMP)內之第二交叉耦合反相器 INV2所接收，因而增加節點N2之電位。節點N2之變高 後電壓係被比較器(CMP)內之第一交叉耦合反相器INV1所 接收，因而更降低節點N1之電位。藉由重複這些動作， 節點N1變成邏輯低電位，而節點N2變成邏輯高電位。 邏輯高電位節點N2係被S-R栓鎖器30之設定端S 所接收，使得其輸出信號(OUT)係設定爲邏輯高電位。輸 出信號（OUT)之設定符合於輸入資料（din)之電壓係低於參 考電壓(VREF)之假設’使得資料接收器100之輸出係邏輯 高電位。 如上所述’資料接收器100可在不需偏壓電壓BIAS 下操作’相較於由偏壓電壓BIAS所致能之第1圖中之傳 統資料接收器10。因此，在資料接收器1〇〇之例中，不會 出現偏壓電壓BIAS所造成之DC消耗。 第3圖顯示在第2圖之資料接收器1〇〇中之參考電壓 (VREF)線上造成反彈雜訊之分流電容値之電路圖同樣 n n n n n JJ ί I* » 1 1 - n n I n n n _aJ* n 1 n i f f t> t (請先閲讀背面之注意事項再填窝本頁) '我張尺度適用中國國家標準（CNS)A4規格（210 X 297 6959pi f.doc/006

五、發明說明（/P) 463463 地’第3圖顯示，在時脈信號(CLK)之下降邊緣時，連接 至參考電壓（VREF)線之電路路徑之等效或模型。就是，第 3圖顯示第二預充電單元24，第二反相器INV2內之NM〇s 電晶體26，第二比較電晶體28與開關電晶體29彼此連接 之路徑。在此，第二反相器INV2內之NMOS電晶體26係 模型化爲二極體型電晶體，其汲極與閘極係彼此連接，因 爲第2圖之節點N1與N2在時脈信號(CLK)之下降邊緣處 由預充電單元21與24充電而具相同電壓。 在模型化耦合路徑之例中，寄生耦合電容存在於第 二比較電晶體28之閘極/汲極間，以及閘極/源極間。寄生 耦合電容造成在VREF線之電壓變的。也就是，參考電壓 (VREF)係耦合至在節點a與b之電壓準位中之變動，因而 有變動。 節點a之電壓，在開始時，係從0V改變至，在時脈 信號(CLK)之下降邊緣時，將電源電壓（VDD)減去第二反相 器INV2內之NMOS電晶體26之臨界電壓(Vtn)所獲得之電 壓(VDD-Vtn)。因此，節點a之電壓變化，如，係（VDD-Vtn)-0，也就是VDD-Vtn。節點b之電壓，在開始時，係 從0V改變至，在時脈信號(CLK)之下降邊緣時，將參考電 壓(VREF)減去第二比較電晶體28之臨界電壓（Vtn)所獲得 之電壓（VREF-Vtn)，因爲開關電晶體29係在時脈信號(CLK) 之F降邊緣時關閉。因此，節點b之電壓變化，Ab，係 (VREF-Vtn)-O，也就是 VREF-Vtn。 因此，節點a與b之電壓變化總和（如+仙）’也就是 本紙張尺度適用中國國家標準（CNS)A4規袼（210 * 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-----„----訂*1 線 經濟部智慧財產局員工消費合作社印製 A7 B7 6 9 5 9pi f. doc / 0 0 6 五、發明說明（//) VDD+VREF-2Vtn，經由耦合電容改變參考電壓（VREF)之電 壓。如果 VDD 是 2.5V，VREF 是 1.25V，Vtn 是 0.5V，電 壓變化總和（如+灿)是2.75V。 第4圖是耦合路徑之等效或模型化電路圖，其上，第 3圖之模型所顯示之參考電壓（VREF)之變化，係由計數耦 合電容40所補償。在模型化耦合路徑之例中，寄生耦合 電容存在於第二PMOS電晶體42之閘極/汲極，與閘極/源 極間。寄生耦合電容造成（VREF)線之電壓變動，且補償第 3圖之模型所示之參考電壓（VREF)之變動。 參考電壓(VREF)係耦合至在節點c與d之電壓準位中 之變動，因而有變動。節點c之電壓，在開始時，係從電 源電壓（VDD)改變至，將參考電壓（VREF)加上第二PMOS 電晶體42之臨界電壓（Vtp)所獲得之電壓（VREF+ | Vtp | )， 因爲在時脈信號（CLK)下降邊緣時，第一 PMOS電晶體係 關閉。因此，節點c之電壓變化，△<；，係（VREF+丨Vtp | +VDD。節點d之電壓，在開始時，係從電源電壓（VDD)改 變至第三PMOS電晶體43之臨界電壓(Vtp)，因爲在時脈 信號(CLK)下降邊緣時，第二PMOS電晶體係導通。因此， 節點d之電壓變化，Ad，係| Vtp | -VDD。 因此，節點c與d之電壓變化總和(Ac+Ad)，也就是 VREF+2 | Vtp卜VDD，經由耦合電容改變參考電壓（VREF) 之電壓。如果 VDD 是 2.5V，VREF 是 1.25V，| Vtp 丨是 0.5V， 電壓變化總和（Ac+Ad)是-2.75V。 因此，節點a與b之電壓變化總和（Δίΐ+ΔΙ))，其改變 本紙張尺度適用中囷國家標準（CNS)A4規格（210 X 297公爱） — in.---1 — I I l· I I —tT-1 — — —--I I (請先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 46346 3 經濟部智慧財產局員工消費合作社印製 A7 69 5 9pi f ^ d〇c/ 006 β? 五、發明說明（丨之） 如第3圖之模型所示之參考電壓(VREF)之電壓’爲2.75V ’ 補償節點c與d之電壓變化總和(ΔαΜ) ’其改變如第3圖 之計數耦合電路所執行之模型所示之參考電壓（VREF)2電 壓，係-2.75V。兩電壓變化(如+灿)與（&+加)彼此補償’使 得參考電壓（VREF)幾乎沒有變化° 因此，在根據本發明之資料接收器中’參考電壓係 穩定維持而沒有變動’使得輸入資料⑴ΪΝ)係比較於正確 之參考電壓（VREF)，且因而相關邏輯準位係輸出當成比較 結果。第5圖顯示當本發明之資料接收器應用計數耦合電 路時，以及當本發明之資料接收器沒有應用計數耦合電路 時，在參考電壓（VREF)之變動上所進行之模擬。 在第5圖中，輸入資料(DIN)係同步接收於時脈信號 (CLK)，且參考電壓(VREF)係設成1.4V。可由第5圖看出， 當沒有應用計數耦合電路時，參考電壓（VREF)在每個時脈 信號(CLK)之邊緣從1.36V變動到1.42。變動寬度係分配於 1.0之任意値。 另一方面，當應用計數耦合電路時，參考電壓(VREF) 在每個時脈信號(CLK)之邊緣從1.37V變動到1.41。因此， 參考電壓（VREF)之變動寬度係約0.7，相比當沒有應用計 數耦合電路時之1.0之任意分配變動寬度。因此，明顯地， 當應用計數耦合電路時，參考電壓（VREF)之變動寬度係減 少約30%，比起當沒有應用計數耦合電路時之參考電壓 (VREF)變動寬度。所用之計數耦合電路之電容値，係簡單 分流電容値之一半，且提供即使接地電壓有反彈時之穩定 參紙張尺度適用_國國家標準（CNS>A4規格（210 X 297公3 ) (請先閱讀背面之注意事項再填寫本頁) 裝-----^! —訂---------線 A7 B7 463 4b 3 6959pif.doc/006 五、發明說明（I V) 度。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍內，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 <請先閱讀背面之注意事項再填寫本頁) 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 4 6 3 46 3 6959pif.doc/006 六、申請專利範圍 1. 一種資料接收器，回應於一時脈信號而接收輸入 資料，該資料接收器包括： --接收器，回應於該時脈信號而比較該輸入資 料與一參考電壓，放大該比較結果，且儲存該輸入資料之 邏輯準位；以及 一計數耦合電路，回應於該時脈信號，而補償 由該接收器之一或多個電晶體所造成之該參考電壓之變 動。 2. 如申請專利範圍第1項所述之資料接收器，其中 該計數耦合電路包括耦合至該參考電壓之一或多個電晶 體，且回應於一反相時脈信號。 3. 如申請專利範圍第2項所述之資料接收器，其中 該一或多個電晶體包括： 一第一電晶體，其源極連接至一電源電壓，該 第一電晶體係回應於連接至該第一電晶體之該閘極之該反 相時脈信號而受控制： 一第二電晶體，其源極連接至該第一電晶體之 該汲極，該第二電晶體係回應於連接至該第二電晶體之該 閘極之該參考電壓而受控制； 一第三電晶體，其爲二極體型，其源極連接至 該第二電晶體之汲極，其閘極與汲極係彼此相連接；以及 一第四電晶體，其汲極連接至該第三電晶體之 該汲極，其源極連接至一電源電壓，該第四電晶體係回應 於連接至該第四電晶體之該閘極之該反相時脈信號而受控 (請先閱讀背面之注意事項再填寫本頁) ------— —訂------I I 雀*^ I _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 463463 :/006 AS B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 制。 4. 如申請專利範圍第1項所述之資料接收器，包括： 一第一與第二預充電單元，用以回應於該反相 時脈信號而起始該接收器至一電源電壓；以及 一比較器，回應於該時脈信號而比較該輸入資 料與該參考電壓。 5. 如申請專利範圍第2項所述之資料接收器，其中 該比較器包括： 一第一與第二反相器，交叉耦合，分別連接至 該些預充電單元，其中該第一反相器之該輸出係連接至該 第二反相器之該輸入，而該第一反相器之該輸入係連接至 該第二反相器之該輸出； 一第一與第二比較電晶體，分別連接至該些反 相器之該些輸出，且分別受控制於該輸入資料與該參考電 壓；以及 一開關電晶體，連接於該些比較電晶體與一接 地電壓間，且回應於該時脈信號而受控制。 6. 一種資料接收器，回應於一時脈信號而接收輸入 資料，該資料接收器包括： 一第一與第二預充電單元，用以回應於一反相 時脈信號而起始該接收器至一電源電壓； 一第一與第二反相器，交叉耦合，分別連接至 該第一與第二預充電單元，其中該第一反相器之該輸出係 連接至該第二反相器之該輸入，而該第一反相器之該輸入 (請先閱讀背面之注意事項再填寫本頁) ^•丨|-----訂·!------線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 4 6 3 4 6 3 as B8 6959pif.doc/006 惡 六、申請專利範圍 係連接至該第二反相器之該輸出； 一第一與第二比較電晶體，分別連接至該第 與第二反相器之該些輸出，且分別受控制於該輸入資料與 該參考電壓； 一開關電晶體，連接於該些比較電晶體與一接 地電壓間，且回應於該時脈信號而受控制； 一第一電晶體，其源極連接至一電源電壓，該 第一電晶體係回應於連接至該第一電晶體之該閘極之該反 相時脈信號而受控制； 一第二電晶體，其源極連接至該第一電晶體之 該汲極，該第二電晶體係回應於連接至該第二電晶體之該 閘極之該參考電壓而受控制； 一第三電晶體，其爲二極體型，其源極連接至 該第二電晶體之汲極，其閘極與汲極係彼此相連接；以及 一第四電晶體，其汲極連接至該第三電晶體之 該汲極，其源極連接至一電源電壓，該第四電晶體係回應 於連接至該第四電晶體之該閘極之該反相時脈信號而受控 制。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 7. 如申請專利範圍第6項所述之資料接收器，更包 括一栓鎖器，其具有分別用以接收該些反相器之該些輸出 之一設定端與一重設端，以儲存該輸入資料之該邏輯準 位。 8. 一種資料接收器，回應於一時脈信號而接收輸入 資料，該資料接收器包括： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 6 3 46 3 g88 6959pif.doc/006 轉 六、申請專利範圍 j妾收器，回應於該時脈信號而比較該輸入資 料與一參考電壓，且用以栓鎖一比較器之該輸出，該參考 電壓係施加至一 NM0S電晶體之閘極，該參考電壓在該 N Μ ◦ S電晶體回應於該時脈信號之動作期間具有電壓變 動；以及 -計數耦合電路，具有一或多個M0S電晶體， 其中該參考電壓係施加至一 PM0S電晶體，以補償該參考 電壓在該PM0S電晶體回應於一反相時脈信號之動作期間 所具有之電壓變動。 9.如申請專利範圍第8項所述之資料接收器，其中該 計數耦合電路更包括一第二PM0S電晶體，用來將該PM0S 電晶體耦合到一電壓供應源，該反相時脈信號係施加至該 第二PM0S電晶體的閘極。 (請先閱讀背面之注意事項再填寫本頁) .衣.-------訂----I ( I--線I 經濟部智慧財產局員工消費合作社印^ί 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）