JP3230435B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JP3230435B2
JP3230435B2 JP14831296A JP14831296A JP3230435B2 JP 3230435 B2 JP3230435 B2 JP 3230435B2 JP 14831296 A JP14831296 A JP 14831296A JP 14831296 A JP14831296 A JP 14831296A JP 3230435 B2 JP3230435 B2 JP 3230435B2
Authority
JP
Japan
Prior art keywords
read bus
line pair
bus line
digit line
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14831296A
Other languages
English (en)
Other versions
JPH09306173A (ja
Inventor
義之 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14831296A priority Critical patent/JP3230435B2/ja
Priority to US08/854,450 priority patent/US5742545A/en
Priority to KR1019970019157A priority patent/KR100242516B1/ko
Publication of JPH09306173A publication Critical patent/JPH09306173A/ja
Application granted granted Critical
Publication of JP3230435B2 publication Critical patent/JP3230435B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体記憶装置に関
する。
【0002】
【従来の技術】一般に、半導体記憶装置は複数のブロッ
クに分けられ、その1つのブロックはn行m列のメモリ
セルアレイで構成されている。
【0003】図4に、従来技術の半導体記憶装置の1つ
のブロック(ブロック1)の回路構成の一例を示す。
【0004】図4において、WL1〜WLnはワード
線、DGT1/DGB1〜DGTm/DGBmはデジッ
ト線である。ワード線とデジット線の交点に、SRAM
(スタティックランダムアクセスメモリ)のメモリセル
が配置され、n行m列に位置しているメモリセルをMC
nmで示す。
【0005】M11/M12〜Mm1/Mm2はNch
(Nチャネル)トランジスタからなり、電源電圧Vcc
とデジット線DGT1/DGB1〜DGTm/DGBm
を接続しており、デジット線DGT1/DGB1〜DG
Tm/DGBmのプリチャージを行う。M13〜Mm3
はNchトランジスタで各デジット線対のT側とB側の
間に接続され、双方のレベルをイコライズする。
【0006】M14/M15〜Mm4/Mm5はNch
トランジスタで、デジット線DGT1/DGB1〜DG
Tm/DGBmとリードバス線RBT1/RBB1との
間に接続されている。
【0007】ブロック1の選択信号であるブロック選択
信号BS1はインバータ1に入力され、インバータ1の
出力は信号PDGとされる。信号PDGは、Nchトラ
ンジスタM11/M12/M13〜Mm1/Mm2/M
m3からなるプリチャージ用トランジスタ及びイコライ
ズ用トランジスタのゲートに入力される。
【0008】また、ブロック選択信号BS1は、CMO
S論理積回路AND1〜ANDmの一の入力端に入力さ
れ、CMOS論理積回路AND1〜ANDmの他の入力
端はカラム選択信号Y1D〜YmDが入力されている。
【0009】CMOS論理積回路AND1〜ANDmの
出力信号Yj1〜Yjmはそれぞれ、Nchトランジス
タM14/M15〜Mm4/Mm5から構成されるデジ
ット線選択スイッチ(以下「YSW」という)のゲート
に入力されている。
【0010】リードバス線RBT1/RBB1は差動型
センスアンプSA1に接続されている。
【0011】図4において、SRAMの読み出し動作は
以下のようにして行われる。
【0012】ブロック1が非選択状態の時は、ブロック
選択信号BS1がロウレベルとされており、プリチャー
ジ用NchトランジスタM11/M12/M13〜Mm
1/Mm2/Mm3はオンしているので、デジット線対
DGT1/DGB1〜DGTm/DGBmはプリチャー
ジされている。
【0013】ブロック選択回路(不図示)によって、ブ
ロック選択信号BS1が選択されてHighレベルとな
り、ブロック1が選択状態になると、ワードドライバ
(不図示)によって選択されたワード線WL1上のメモ
リセルMC11〜MC1mの電位が、それぞれのメモリ
セルに接続されているデジット線対DGT1/DGB1
〜DGTm/DGBmに伝達される。
【0014】次に、カラム選択回路(不図示)によっ
て、カラム選択信号Y1Dが選択されてHighレベル
になると、ブロック選択信号BS1がHighレベル、
カラム選択信号Y1DがHighレベルとなるので、A
ND1が選択され、その出力信号Yj1がHighレベ
ルとなる。信号Yj1は、NchトランジスタM14/
M15からなるYスイッチのゲート入力とされているた
め、NchトランジスタM14/M15がオンし、選択
されたデジット線DGT1/DGB1の電位がリードバ
ス線RBT1/RBB1に伝達される。
【0015】リードバス線RBT1/RBB1の微小電
位差ΔVがセンスアンプSA1によって検出、増幅され
て、データの読み出しが行われる。
【0016】
【発明が解決しようとする課題】図5に、従来技術のリ
ードバス線周りの部分詳細回路図を示す。図5におい
て、図4と同じ要素には同一の参照符号を付し、その説
明は重複を避けるため省略する。
【0017】図5を参照して、デジット線選択スイッチ
(YSW)を構成するNchトランジスタM14/M1
5のゲート−デジット線間の寄生容量をそれぞれC11
/C12、ゲート−リードバス線(RBT1/RBB
1)間の寄生容量をそれぞれC13/C14とすると、
容量C11〜C14はNchトランジスタM14/M1
5のチャネル幅Wに比例している。
【0018】ここで、NchトランジスタM14/M1
5のチャネル長さLは、製造上の条件により、それぞれ
L−α、L+αとされており、アンバランスが生じてい
るものとする。メモリセルMC11に記憶されているデ
ータは“1”とする。
【0019】図5に示した回路の動作波形を示すタイミ
ングチャートを図6に示す。
【0020】信号PDGがHighレベルの時、プリチ
ャージ用トランジスタ及びイコライズ用トランジスタM
11/M12及びM13は共にオン状態とされており、
デジット線対DGT1/DGB1は電源電圧Vccより
トランジスタのしきい値分だけ下がった電圧Vrになっ
ている。
【0021】まず、信号PDGがH→L(Highレベ
ルからLowレベルへの遷移を示す)となって、デジッ
ト線対DGT1/DGB1のプリチャージがとける。
【0022】次に、ワード線WL1がL→H(Lowレ
ベルからHighレベルへの遷移を示す)となって、メ
モリセルMC11のデータがデジット線対DGT1/D
GB1に読み出され、この場合、デジット線DGB1を
ロウレベルに下げていく。
【0023】選択信号Yj1をL→Hとして、デジット
線選択スイッチ(YSW)を構成するNchトランジス
タM14/M15をオン状態とし、デジット線DGT1
/DGB1のデータをリードバス線RBT1/RBB1
に伝達する。
【0024】この時、NchトランジスタM14/M1
5の寄生容量C11〜C14により、ゲート−デジット
線間、ゲート−リードバス間にカップリングが生じる。
【0025】選択信号Yj1がL→Hとなることによ
り、デジット線DGT1/DGB1、リードバス線RB
T1/RBB1の電位も持ち上げられるが、デジット線
DGT1/DGB1については、寄生容量C11/C1
2よりも、デジット線と対GND(接地)の寄生容量の
方がはるかに大きいので、デジット線DGT1/DGB
1のレベルは、ほとんど変化しない。
【0026】しかし、リードバス線RBT1/RBB1
の対GND寄生容量は、デジット線DGT1/DGB1
ほどには大きくないので、図6に示すように、レベルが
非常に上がってしまう。
【0027】デジット線選択スイッチ(YSW)がオン
すると、T側/B側でデジット線とリードバス線のレベ
ルを等しくするように作用する。
【0028】上述したように、デジット線選択スイッチ
(YSW)を構成するNchトランジスタM14とM1
5にアンバランスが生じているとすると、M14のトラ
ンジスタ(チャネル長L−α)の方が能力(電流駆動能
力;チャネル幅(W)/チャネル長(L)に比例)が高
いので、トランジスタM15がB側のリードバス線RB
B1を下げるよりも速く、トランジスタM14がT側の
リードバス線RBT1を引き下げてしまう。この動作
は、メモリセルMC11の蓄えているデータ“1”を読
み出す動作とは逆であり、誤読み出しの原因となる。
【0029】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、デジット線選択スイッ
チ(YSW)とリードバス線の間の寄生容量のカップリ
ングによる変動を相殺(キャンセル)し、製造上のトラ
ンジスタのチャネル長さのばらつきに対して強い耐性を
有し、且つ高速に動作する半導体記憶装置を提供するこ
とにある。
【0030】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、メモリセルより記憶内容を読み出すデジ
ット線対と、前記デジット線対に読み出された信号を増
幅するアンプに伝送するリードバス線対と、を備え、前
デジット線対と前記リードバスとの間をそれぞれ
接続するスイッチトランジスタ対のゲートと前記リード
バス線対との間の容量の和が、前記リードバス線対に接
続されたプリチャージ及び/又はイコライズ用トランジ
スタのゲートと前記リードバス線対との間の容量の和よ
りも小さいか又は等しく設定されている、ことを特徴と
する半導体記憶装置を提供する。
【0031】本発明によれば、デジット線選択時に選択
信号と逆相で動作する回路をリードバス線に付加すると
いう手段により、リードバス線に付くカップリングによ
る変動をキャンセルし、製造上のトランジスタのチャネ
ル長さのばらつきに対してより強く、高速に動作する回
路を実現することができる。
【0032】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図1は、本発明の第1の実
施形態の構成を示す図である。
【0033】図1において、WL1〜WLnはワード
線、DGT1/DGB1はデジット線である。ワード線
とデジット線の交点に、SRAMのメモリセルMC11
〜MCn1が配置されている。NchトランジスタM1
1/M12は、電源電圧Vccとデジット線DGT1/
DGB1との間に接続されており、デジット線のプリチ
ャージを行う。またNchトランジスタM13は各デジ
ット線対のT側(DGT1)とB側(DGB1)との間
に接続され、双方のレベルをイコライズする。
【0034】NchトランジスタM14/M15は、デ
ジット線DGT1/DGB1とリードバス線RBT1/
RBB1間に接続されている。
【0035】ブロック選択信号BS1はインバータIN
V1のゲートに入力され、インバータINV1から出力
される信号PDGは、NchトランジスタM11/M1
2/M13のプリチャージ用トランジスタ及びイコライ
ズ用トランジスタのゲートに接続されている。
【0036】また、ブロック選択信号BS1はCMOS
論理積回路AND1の一の入力端に入力され、AND回
路AND1の他の入力端はカラム選択信号Y1Dが入力
されている。CMOS論理積回路AND1の出力信号Y
j1は、デジット線選択スイッチ(YSW)を構成する
NchトランジスタM14/M15のゲートに入力され
る。
【0037】NchトランジスタM16/M17は、電
源電圧Vccとリードバス線RBT1/RBB1間に接
続され、リードバスのプリチャージを行う。またNch
トランジスタM18は、リードバス線RBT1/RBB
1間に接続され、T側とB側のリードバス線RBT1、
RBB1のイコライズを行う。
【0038】ブロック選択信号BS1は、インバータI
NV2に入力され、インバータINV2からの出力は信
号線PRBとされ、NchトランジスタM16/M17
/M18のゲートに入力される。
【0039】NchトランジスタM16/M17のゲー
ト−リードバス線RBT1/RBB1間寄生容量はC1
5/C16、NchトランジスタM18のゲート−RB
T1間寄生容量をC17、NchトランジスタM18の
ゲート−RBB1間寄生容量をC18とする。
【0040】ここで、NchトランジスタM16/M1
7/M18のサイズは、次式(1)の関係が成り立つよ
うに構成する。但し、C13/C14はNchトランジ
スタM14/M15のゲート−リードバス線(RBT1
/RBB1)間の寄生容量とする。
【0041】
【0042】図2に、本発明の実施の形態の動作を説明
するためのタイミングチャートを示す。図1の回路構成
図及び図2のタイミングチャートを参照して、本発明の
実施の形態の動作を以下に説明する。
【0043】信号PDGがHighレベルの時、プリチ
ャージ用トランジスタ及びイコライズ用トランジスタM
11/M12及びM13は共にオン状態とされ、デジッ
ト線対DGT1/DGB1は、電源電圧Vccよりトラ
ンジスタのしきい値分だけ下がった電圧Vrとされてい
る。その際、同時に、リードバス線対のプリチャージ及
びイコライズ制御信号PRBもHighレベルとなって
いるので、リードバス線RBT1/RBB1のプリチャ
ージ用トランジスタ及びイコライズ用トランジスタM1
6/M17及びM18が共にオンしており、リードバス
線RBT1/RBB1も電源電圧Vccよりトランジス
タのしきい値分だけ下がった電圧Vrとされている。
【0044】まず、信号PDGがH→L(Highレベ
ルからLowレベルへの遷移を示す)となって、Nch
トランジスタM11/M12及びM13が共にオフし、
デジット線対DGT1/DGB1のプリチャージが解け
る。
【0045】次に、ワード線WL1がL→H(Lowレ
ベルからHighレベルへの遷移を示す)となって、メ
モリセルMC11のデータがデジット線対DGT1/D
GB1に読み出され、B側のデジット線DGB1をLo
wレベルに下げていく。
【0046】デジット線対DGT1/DGB1の電位差
が、センスアンプで増幅できるぐらいになったところ
で、信号PRBをH→Lとして、リードバス線RBT1
/RBB1のプリチャージを解いて、さらにデジット線
選択スイッチ(YSW)を厚生するNchトランジスタ
M14、M15をオンするために、選択信号Yj1をL
→Hとする。
【0047】ここで、選択信号Yj1がL→Hの時に、
NchトランジスタM14/M15の寄生容量C13、
C14により、ゲート−リードバス間にカップリングが
生じ、図6と同様に、リードバス線RBT1/RBB1
のレベルが持ち上がろうとする。
【0048】しかし、信号PRBがH→Lの時に、Nc
hトランジスタM16/M17/M18の寄生容量C1
5〜C18により、ゲート−リードバス線間に再びカッ
プリングが生じ、リードバス線のレベルを下げようとす
る。
【0049】本発明の実施の形態では、上式(1)のよ
うに、リードバス線にカップリングを起こさせるトラン
ジスタの寄生容量を等しくしているので、上述した2方
向のカップリングノイズはほぼキャンセルし、リードバ
ス線に電位の変動をほとんど起こさない。
【0050】このため、図1に示すようにデジット線選
択スイッチYSWを構成するNchトランジスタM14
/M15のチャネル長さに製造上のばらつきがある場合
でも、誤読み出しが起きることはない。
【0051】次に、図1に示す回路において、Nchト
ランジスタM16/M17のゲート−リードバス線RB
T1/RBB1間寄生容量C15/C16、Nchトラ
ンジスタM18のゲート−RBT1間寄生容量C17、
NchトランジスタM18のゲート−RBB1間寄生容
量C18が次式(2)の関係を満たものとする。但し、
C13/C14はNchトランジスタM14/M15の
ゲート−リードバス線(RBT1/RBB1)間の寄生
容量とする。
【0052】
【0053】本発明の第2の実施の形態を以下に説明す
る。上式(2)のように構成することで、デジット線選
択スイッチ(YSW)の選択信号のカップリングに起因
するリードバス線の電位変動よりも、より大きい電位変
動をリードバス線に加えることができ、リードバス線を
デジット線よりも低い電位にすることが可能となる。
【0054】図3に、本発明の第2の実施の形態のタイ
ミングチャートを示す。なお、図3のタイミング波形図
において、前記第1の実施の形態を示した図2と同じと
ころの説明は省略する。
【0055】信号Yj1がL→Hの時に、Nchトラン
ジスタM14/M15の寄生容量C11〜C14によ
り、ゲート−リードバス間にカップリングが生じる。し
かし、信号PRBがH→Lの時に、リードバス線対のプ
リチャージ用トランジスタ及びイコライズ用トランジス
タM16/M17及びM18の寄生容量C15〜C18
により、ゲート−リードバス線間に再びカップリングが
生じ、リードバス線RBT1/RBB1のレベルを下げ
ようとする。
【0056】本発明の第2の実施の形態では、上式
(2)のように、リードバス線の電位を下げるカップリ
ングを起こすトランジスタの寄生容量の方を大きくして
いるので、リードバス線の電位はデジット線よりも低電
位(Vr−β)となる。
【0057】NchトランジスタM14/M15は、次
式(3)の時(デジット線と対応するリードバス線の電
位が同電位)よりも、次式(4)の時(デジット線が対
応するリードバス線の電位よりもβ大)の方が、基板と
ソース間の電位差が小さくなり能力がより大きくなるの
で、センスアンプに入力するリードバス線対の電位差が
前記第1の実施の形態よりも速く開く。
【0058】
【0059】
【0060】しかし、リードバス線の電位を下げる方向
のカップリングが大きすぎると、上記した従来技術と同
様に、誤読み出しが起こることがあるので、リードバス
線の電位の下げ幅には下限がある。
【0061】よって、図3に示すように、カップリング
による電位変動による遅れよりも、Nchトランジスタ
の能力が上がることによる高速化が上回れば、前記第1
の実施形態よりも、高速の動作が可能となる(図3のタ
イミング波形図において、リードバス線対RBT1/R
BB1の電位差が差動センスアンプで増幅できる大きさ
になる時刻Tr3は、図2の時刻Tr2よりもはや
い)。
【0062】本発明の第1の実施の形態のタイミング波
形図である図2と、従来技術のタイミング波形図である
図6を参照して、本発明の第1の実施の形態により実現
される高速動作および製造上の利点について以下に説明
する。
【0063】図2において、ワード線WL1の立ち上が
る時刻をTw2、リードバス線対RBT1/RBB1の
電位差が差動センスアンプで増幅できる大きさになる時
刻をTr2とする。同様にして、図6において、ワード
線WL1の立ち上がる時刻をTw5、リードバス線対R
BT1/RBB1の電位差が差動センスアンプで増幅で
きる大きさになる時刻をTr5とする。
【0064】図1及び図5を比較して、ワード線選択ま
での回路構成は、従来技術と本発明の実施の形態とは変
わりはないので、次式(5)が成立する。
【0065】Tw2=Tw6 …(5)
【0066】また、差動センスアンプで増幅できる、リ
ードバス線対RBT1/RBB1の電位差を50mVと
すると、図2の場合には、次式(6)のように変化す
る。
【0067】 RBT1−RBB1=0→50mV …(6)
【0068】これに対して、図6の場合、次式(7)の
ように変化する。
【0069】
【0070】このため、次式(8)となる。
【0071】Tr2≦Tr6 …(8)
【0072】上式(5)と上式(8)より、ワード線の
電位が上昇してから、差動センスアンプの入力(リード
バス線対の電位差)が開くまでの時間の差は、上記従来
技術と本発明の第1の実施の形態において、次式(9)
で表される。
【0073】ΔTr=Tr2−Tr5 …(9)
【0074】この時間差ΔTrを1Mビットの同期式S
RAMで試算したところ、次式(10)であった。
【0075】ΔTr=1.0NS(ナノ秒) …(10)
【0076】上式(10)から、本発明の実施の形態
を、非同期式で用いればアクセス時間が1.0NS速く
なり、また、同期式で用いればサイクルタイムが1.0
NS短くなる、という利点を有する。
【0077】
【発明の効果】以上説明したように、本発明によれば、
デジット線選択時に選択信号と逆相で動作する回路をリ
ードバス線に付加することにより、リードバス線に付く
カップリングによる変動をキャンセルし、製造上のトラ
ンジスタのチャネル長さのばらつきに対してより強く、
高速に動作する回路を実現することができる、という効
果を有する。
【0078】また本発明によれば、前述したように、非
同期式半導体記憶装置に用いればアクセス時間が所定時
間速くなり、また、同期式半導体記憶装置に用いればサ
イクルタイムが所定時間短くなる、という具合に高速化
を達成しつつ、且つ製造上のトランジスタのチャネル長
さのばらつきに対して優れた耐性を有することから、歩
留りを向上し製造上の利点を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の構成を示す図であ
る。
【図2】本発明の第1の実施の形態のリードバス線周り
のタイミングチャート図である。
【図3】本発明の第2の実施の形態のリードバス線周り
のタイミングチャート図である。
【図4】従来技術の一例を示すブロック図である。
【図5】従来技術のリードバス線周りの詳細回路構成を
示す図である。
【図6】従来技術のリードバス線周りのタイミングチャ
ートである。
【符号の説明】
DGT1/DGB1 デジット線 WL1〜WLn ワード線 MC11〜MC1n、MC1m〜MCnm メモリセル M11、M12 デジット線対プリチャージ用トランジ
スタ M13 デジット線対イコライズ用トランジスタ M14、M15 デジット線選択スイッチ M16、M17 リードバス線対プリチャージ用トラン
ジスタ M18 リードバス線対イコライズ用トランジスタ INV1、INV2 インバータ回路 AND1 論理積回路 BS1 ブロック選択信号 Y1D〜YmD カラム選択信号 SA1 センスアンプ RBT1/RBB1 リードバス線

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】メモリセルより記憶内容を読み出すデジッ
    線対と、前記デジット線対に読み出された信号を増幅
    するアンプに伝送するリードバス線対と、を備え、 前記デジット線対と前記リードバスとの間をそれぞ
    れ接続するスイッチトランジスタ対のゲートと前記リー
    ドバス線対との間の容量の和が、前記リードバス線対に
    接続されたプリチャージ及び/又はイコライズ用トラン
    ジスタのゲートと前記リードバス線対との間の容量の和
    よりも小さいか又は等しく設定されている、ことを特徴
    とする半導体記憶装置。
  2. 【請求項2】複数のワード線と複数のデジット線対の交
    点にメモリセルを有し、 前記デジット線対を選択する手段と、 選択されたデジット線対上の信号を差動的に検出する検
    出手段と、 選択されたデジット線対と前記検出手段とを接続するリ
    ードバス線を備えた半導体記憶装置において、 前記デジット線対と前記リードバス線対間を接続するス
    イッチトランジスタ対のゲートと前記リードバス線対と
    の間の容量の和が、前記リードバス線対のプリチャージ
    及び/又はイコライズ用トランジスタのゲートと前記リ
    ードバス線対間の容量の和よりも小さいか又は等しく設
    定され、 前記デジット線対を選択するために前記スイッチトラン
    ジスタ対のゲートに供給する選択信号に起因するカップ
    リングによって前記リードバス線に発生する電位変動を
    打ち消すように、前記デジット線対を選択する前記選択
    信号と逆相の信号に起因するカップリングを前記リード
    バス線対側に発生させるように構成してなる、ことを特
    徴とする半導体記憶装置。
  3. 【請求項3】メモリセルが接続された相補型のデジット
    線対と、 前記デジット線対のプリチャージ及び/又はイコライズ
    を制御するスイッチトランジスタと、 前記デジット線対と、一端をセンスアンプに入力する相
    補型のリードバス線対の他端との接続を、ゲート入力さ
    れる選択信号で制御するデジット線対選択用のスイッチ
    トランジスタ対と、 前記リードバス線対のプリチャージ及び/又はイコライ
    ズを制御するスイッチトランジスタと、 を備え、 前記デジット線対選択用のスイッチトランジスタ対のゲ
    ート端子と前記リードバス線間の寄生容量の和が、前記
    リードバス線対のプリチャージ及び/又はイコライズを
    制御するスイッチトランジスタのゲート端子と前記リー
    ドバス線間の寄生容量の和よりも小さいか又は等しく設
    定されており、 前記デジット線対選択用のスイッチトランジスタをオン
    状態とする選択信号とは逆相の関係で前記リードバス線
    対のプリチャージ及び/又はイコライズを制御するスイ
    ッチトランジスタをオフ状態とし、前記デジット線対選
    択用のスイッチトランジスタのゲート端子と前記リード
    バス線間の寄生容量によるカップリングを相殺するよう
    に構成したことを特徴とする半導体記憶装置。
JP14831296A 1996-05-17 1996-05-17 半導体記憶装置 Expired - Fee Related JP3230435B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14831296A JP3230435B2 (ja) 1996-05-17 1996-05-17 半導体記憶装置
US08/854,450 US5742545A (en) 1996-05-17 1997-05-14 Semiconductor memory device having function of preventing potential variation of read bus due to coupling
KR1019970019157A KR100242516B1 (ko) 1996-05-17 1997-05-17 결합으로 인한 판독 버스의 전위 변동을 방지하기 위한 기능을 가진 반도체 메모리 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14831296A JP3230435B2 (ja) 1996-05-17 1996-05-17 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH09306173A JPH09306173A (ja) 1997-11-28
JP3230435B2 true JP3230435B2 (ja) 2001-11-19

Family

ID=15449982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14831296A Expired - Fee Related JP3230435B2 (ja) 1996-05-17 1996-05-17 半導体記憶装置

Country Status (3)

Country Link
US (1) US5742545A (ja)
JP (1) JP3230435B2 (ja)
KR (1) KR100242516B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085241B2 (ja) * 1997-04-11 2000-09-04 日本電気株式会社 半導体記憶装置
KR100355227B1 (ko) * 2000-01-06 2002-10-11 삼성전자 주식회사 데이터 수신기
US6172920B1 (en) * 2000-02-04 2001-01-09 International Business Machines Corporation Data transfer using two-stage bit switch in memory circuit
KR100510737B1 (ko) * 2002-06-29 2005-08-30 매그나칩 반도체 유한회사 반도체 메모리 장치
JP5137178B2 (ja) * 2007-02-19 2013-02-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びそのレイアウト方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667946B2 (ja) * 1992-09-21 1997-10-27 三菱電機株式会社 半導体記憶装置
JP2812097B2 (ja) * 1992-09-30 1998-10-15 日本電気株式会社 半導体記憶装置
JP2937719B2 (ja) * 1993-12-10 1999-08-23 株式会社東芝 半導体記憶装置
KR960009956B1 (ko) * 1994-02-16 1996-07-25 현대전자산업 주식회사 반도체 소자의 감지 증폭기
DE69627724T2 (de) * 1995-08-02 2003-10-23 Matsushita Electric Industrial Co., Ltd. Ferroelektrischer Speicher mit Rücksetzschaltung

Also Published As

Publication number Publication date
US5742545A (en) 1998-04-21
KR970076851A (ko) 1997-12-12
KR100242516B1 (ko) 2000-02-01
JPH09306173A (ja) 1997-11-28

Similar Documents

Publication Publication Date Title
US4954992A (en) Random access memory having separate read out and write in bus lines for reduced access time and operating method therefor
KR0177776B1 (ko) 고집적 반도체 메모리 장치의 데이타 센싱회로
US5241503A (en) Dynamic random access memory with improved page-mode performance and method therefor having isolator between memory cells and sense amplifiers
JPH05166365A (ja) ダイナミック型半導体記憶装置
KR970001340B1 (ko) 다이나믹형 랜덤억세스메모리
JP2876830B2 (ja) 半導体記憶装置
EP0449207B1 (en) Dynamic type semiconductor memory device
JPH0422318B2 (ja)
JPH04216394A (ja) 半導体記憶装置
EP0458351B1 (en) Semiconductor memory circuit
US5323345A (en) Semiconductor memory device having read/write circuitry
US6320806B1 (en) Input/output line precharge circuit and semiconductor memory device adopting the same
US5475642A (en) Dynamic random access memory with bit line preamp/driver
US4451906A (en) Dynamic type memory device having improved operation speed
US5768201A (en) Bit line sense amplifier array for semiconductor memory device
US6292417B1 (en) Memory device with reduced bit line pre-charge voltage
JP3230435B2 (ja) 半導体記憶装置
EP0481084B1 (en) Dynamic ram in which timing of end of data read out is earlier than conventional
EP0166642A2 (en) Block-divided semiconductor memory device having divided bit lines
US4807193A (en) Semiconductor memory device with a detection circuit to detect word line potential
US5594681A (en) Dynamic random access memory wherein timing of completion of data reading is advanced
US5365488A (en) Data reading circuit having a clamping circuit for clamping a pair of data buses to predetermined potentials
US5553032A (en) Dynamic random access memory wherein timing of completion of data reading is advanced
JPH11110971A (ja) 半導体メモリ装置
KR20000003989A (ko) 재쓰기회로를 갖는 스태틱램 디바이스

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010814

LAPS Cancellation because of no payment of annual fees