JP5439976B2 - 比較回路、アナログデジタル変換装置 - Google Patents
比較回路、アナログデジタル変換装置 Download PDFInfo
- Publication number
- JP5439976B2 JP5439976B2 JP2009149496A JP2009149496A JP5439976B2 JP 5439976 B2 JP5439976 B2 JP 5439976B2 JP 2009149496 A JP2009149496 A JP 2009149496A JP 2009149496 A JP2009149496 A JP 2009149496A JP 5439976 B2 JP5439976 B2 JP 5439976B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mos transistor
- type mos
- logic
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
従って上記のMOSトランジスタの特性の差、又は、ラッチ部の増幅、保持特性によって、上記の比較器において、差動入力信号の電圧間の比較を行う際に、誤差が生じる。その結果、この電圧比較型の比較器を用いて構成したアナログ/デジタル変換器に変換誤差を生じることとなる。
非特許文献1、及び、非特許文献2においては、比較器において生じる誤差を制御するため、電流経路間の電位差を増幅し、保持するラッチ部の特性を、精度よく制御する方法が提案されている。
一方、非特許文献2は、ラッチ部の特性を制御するため、ラッチ部から出力される信号を伝える信号線に可変容量を付加し、比較器からの相補出力信号の論理に応じて、付加容量の大きさを調整する回路構成を開示している。
前記第1信号の電圧に応じて前記第1トランジスタによって電流が制御される第1電流経路と、
前記第2信号の電圧に応じて前記第2トランジスタによって電流が制御される第2電流経路と、
前記第1電流経路中の第1ノード及び前記第2電流経路中の第2ノード間の電位差を増幅するラッチ回路と、
前記第1トランジスタのドレインへの高電位の供給又はグランド電位の供給、または、前記ドレインへの高電位の供給又はグランド電位の供給の遮断を行う第1スイッチと、前記第2トランジスタのドレインへの高電位の供給又はグランド電位の供給、または、前記ドレインへの高電位の供給又はグランド電位の供給の遮断を行う第2スイッチと、前記第1電流経路及び前記第2電流経路にグランド電位を供給又は供給の遮断を行う第3スイッチとを有する比較動作制御部と、
前記第1スイッチ、前記第2スイッチ、前記第3スイッチの供給又は供給の遮断を独立して制御する比較動作設定部と、を備えることを特徴とする比較回路が供給される。
比較動作制御回路40は、P型MOSトランジスタ42、43と、N型MOSトランジスタ41を備える。
N型MOSトランジスタ41は、入力部30のN型MOSトランジスタ31、32のソースと接続するドレイン、グランドVSS70と接続するソース、信号Lを受けるゲートを備える。N型MOSトランジスタ41は信号Lの論理が”H”のときに、グランドVSS70から入力部30へグランド電位を供給し、論理が”L”のときに、グランドVSS70から入力部30へのグランド電位の供給を遮断する。N型MOSトランジスタ41は入力部30とグランドVSS70とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ42は信号LMの論理が”H”のときに、高電位VDD電源60からラッチ部20及び入力部30への高電位VDDの供給を遮断し、論理が”L”のときに、高電位VDD電源60からラッチ部20及び入力部30への高電位VDDを供給する。P型MOSトランジスタ42はラッチ部20及び入力部30と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ43は高電位VDD電源60に接続するソースと、ラッチ部のN型MOSトランジスタ24のソースと接続するドレインと、信号LPを受けるゲートとを備える。
P型MOSトランジスタ43は信号LPの論理が”H”のときに、高電位VDD電源60からラッチ部20及び入力部30への高電位VDDの供給を遮断し、論理が”L”のときに、高電位VDD電源60からラッチ部20及び入力部30への高電位を供給する。P型MOSトランジスタ43はラッチ部20及び入力部30と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
その結果、N型MOSトランジスタ31、32のドレインには入力信号VIP、入力信号VIMそれぞれの論理を反転した信号が発生する。
P型MOSトランジスタ21はN型MOSトランジスタ23のドレインと接続するドレイン、P型MOSトランジスタ22のドレインと接続するゲート、高電位VDD電源60と接続するソースを備える。
P型MOSトランジスタ22はN型MOSトランジスタ24のドレインと接続するドレイン、P型MOSトランジスタ23のドレインと接続するゲート、高電位VDD電源60と接続するソースを備える。
N型MOSトランジスタ24はP型MOSトランジスタ22のドレインと接続するドレイン、N型MOSトランジスタ23のドレインと接続するゲート、入力部30のN型MOSトランジスタ32のドレインと接続するソースを備える。その結果、N型MOSトランジスタ24のソースには、入力信号VIMの論理を反転した信号が現れる。
ラッチ部20からは出力信号OM及び出力信号OPが出力されている。出力信号OMはP型MOSトランジスタ21のドレインとN型MOSトランジスタ23のドレイン間のノードAと接続している。出力信号OPはP型MOSトランジスタ22のドレインとN型MOSトランジスタ24のドレイン間のノードBと接続している。
ラッチ部のP型MOSトランジスタ21のゲート及びP型MOSトランジスタ22のドレインとノードBとは接続し、P型MOSトランジスタ22のゲート及びP型MOSトランジスタ21のドレインとノードAとは接続している。すなわち、P型MOSトランジスタ21とP型MOSトランジスタ22とは、ノードA、ノードBに対して交差接続をしているため、P型MOSトランジスタ21とP型MOSトランジスタ22は、ノードAとノードBの電位差を増幅する。
ラッチ部のN型MOSトランジスタ23のゲート及びN型MOSトランジスタ24のドレインとノードBとは接続し、N型MOSトランジスタ24のゲート及びN型MOSトランジスタ23のドレインとノードAとは接続している。すなわち、N型MOSトランジスタ23とN型MOSトランジスタ24とは、ノードA、ノードBに対して交差接続をしているため、N型MOSトランジスタ23とN型MOSトランジスタ24は、ノードAとノードBの電位差を増幅する。
そこで、信号L、信号LM、信号LPが”H”であるときには、ラッチ部20及び入力部30への高電位VDDの供給が、P型MOSトランジスタ42、43によって遮断され、入力部30へ、N型MOSトランジスタ41によりグランド電位が供給される。上記の場合、ノードA、Bの電位は高電位VDDから減少し始める。入力信号VIPの電位に応じてN型MOSトランジスタ31のオン抵抗が変化し、入力信号VIMの電位に応じてN型MOSトランジスタ32のオン抵抗が変化するため、各電流経路に流れる電流量が変化する。これにより、ノードA、Bの減少するスピードが変化する。そしてノードA、Bの電位うち先にラッチ部20の閾値に達したほうがLとなる。ノードAの電位が先にラッチ部20の閾値に達したとすると、P型MOSトランジスタ22がオンとなり、ノードBの電位はあがり、論理”H”となる。これと反対にP型MOSトランジスタ21がオフとなり、ノードAの電位は下がり論理”L”となる。
なお、信号L、信号LM、信号LPが”L”であるときには、ラッチ部20、入力部30に、P型MOSトランジスタ42、43により高電位VDDが供給され、入力部20へのグランド電位の供給が、N型MOSトランジスタ41によって遮断される。
その結果、ノードA、B間の電位差は0であるか、又は、殆どなくなる。
図2A、図2B、図2C、図2Dは、遅延回路51、ロジック回路56を示す回路図である。
遅延回路52は、信号Lを受け、信号Lの電位変化に対して、デジタル信号DCP<0>からデジタル信号DCP<2>までによって表される2進数DCPに応じた遅延が加えられた電位変化を示す信号LP0を出力する。なお、デジタル信号DCP<0>からデジタル信号DCP<2>までによって表される2進数DCPは後に示すように(111)から(000)に向かって進行し、デジタル信号DCM<0>からデジタル信号DCM<2>までが変化しているときは(000)を維持する。
遅延回路53は、信号Lを受け、信号Lの電位変化に対して、デジタル信号DCM<0>からデジタル信号DCM<2>までによって表される2進数DCMに応じた遅延が加えられた電位変化を示す信号LM0を出力する。なお、デジタル信号DCM<0>からデジタル信号DCM<2>までによって表される2進数DCMは後に示すように(000)から(111)に向かって進行し、デジタル信号DCP<0>からデジタル信号DCP<2>までが変化しているときは(111)を維持する。
AND回路54は信号LPAの論理と信号Lの論理との論理積を有する信号LPを出力する。AND55は信号LMAの論理と信号Lの論理との論理積を有する信号LMを出力する。従って、信号LPは、論理”L”から論理”H”に変化するときは、信号LPAが論理”L”から論理”H”に変化するときとほぼ同時となる。一方、信号LPが、論理”H”から論理”L”に変化するときは、信号Lが論理”H”から論理”L”に変化するときとほぼ同時となる。信号LMは、論理”L”から論理”H”に変化するときは、信号LMAが論理”L”から論理”H”に変化するときとほぼ同時となる。一方、信号LMが、論理”H”から論理”L”に変化するときは、信号Lが論理”H”から論理”L”に変化するときとほぼ同時となる。
なお、JKFFとは、JKフリップフロックを意味する。すなわち、J=”H”、K=”H”、であるときには、クロック端子CKにクロックがはいる度に、端子Q及び端子/Qから出力される信号が論理反転する。また、J=”L”、K=”L”、であるときには、端子Q及び端子/Qから出力する信号の論理は不変である。さらに、J=”L”、K=”H”のときには、端子Qは”H”に、端子/Qは”L”を出力し、J=”H”、K=”L”のときには、端子Qは”L”に、端子/Qは”H”を出力するとする。なお、端子/Qと端子Qの定義により、J=”L”、K=”H”のときの端子Q及び端子/Qの出力信号の論理と、J=”H”、K=”L”のときの端子Q及び端子/Qの出力信号の論理とは入れ代わる。その場合、DCP<0>からDCP<2>までと、DCM<0>からDCM<2>までとが入れ代わったものとする。
ロジック回路56は、信号CS、信号CE、信号CK、信号OPを受け、DCP<0>からDCP<2>まで、及び、DCM<0>からDCM<2>までの信号を出力する。
DFF560は、CK端子よりクロック信号CKを受け、クロック信号CKの立ち上がりでD端子からの入力信号の論理をラッチし、Q端子からラッチ信号を出力する。
AND569は、DFF560のQ端子からの信号と、信号/CEを受け、双方の信号の論理積をとって得た論理を有する信号をJKFF561、JKFF562、JKFF563、JKFF564に出力する。ここで、信号/CEは信号CEの逆論理を有する信号である。従って、DFF560のQ端子からの信号が論理”H”であるときには、信号/CEの論理と同様な論値を、AND569の出力信号は有する。一方、DFF560のQ端子からの信号が論理”L”であるときには、JKFF561、JKFF562、JKFF563、JKFF564のk端子に論理”L”の信号を出力する。
JKFF561は、J端子により、DFF560のQ端子からのラッチ信号を受け、k端子によってAND569の出力を受け、CK端子によりクロック信号CKを受ける。JKFF562は、J端子により、DFF560のQ端子からのラッチ信号を受け、k端子によってAND569の出力を受け、CK端子によりJKFF561のQ端子からの出力信号を受ける。JKFF563は、J端子により、DFF560のQ端子からのラッチ信号を受け、k端子によってAND569の出力を受け、CK端子によりJKFF562のQ端子からの出力信号を受ける。JKFF564は、J端子により、DFF560のQ端子からのラッチ信号を受け、k端子によってAND569の出力を受け、CK端子によりJKFF563のQ端子からの出力信号を受ける。AND565はJKFF561のQ端子からの信号と、JKFF564のQ端子からの信号を受け、その論理積をとって得た信号をデジタル信号DCP<0>として出力する。AND566はJKFF562のQ端子からの信号と、JKFF564のQ端子からの信号を受け、その論理積をとって得た信号をデジタル信号DCP<1>として出力する。AND567はJKFF563のQ端子からの信号と、JKFF564のQ端子からの信号を受け、その論理積をとって得た信号をデジタル信号DCP<2>として出力する。
AND579は、DFF570のQ端子からの信号と、信号/CEを受け、双方の信号の論理積をとって得た論理を有する信号をJKFF571、JKFF572、JKFF573、JKFF574に出力する。従って、DFF570のQ端子からの信号が論理”H”であるときには、信号/CEの論理と同様な論理値を、AND579の出力信号は有する。一方、DFF570のQ端子からの信号が論理”H”であるときには、JKFF571、JKFF572、JKFF573、JKFF574のk端子に論理”L”の信号を出力する。
JKFF571は、J端子により、DFF570のQ端子からのラッチ信号を受け、k端子によってAND579の出力を受け、CK端子によりクロック信号CKを受ける。JKFF572は、J端子により、DFF570のQ端子からのラッチ信号を受け、k端子によってAND569の出力を受け、CK端子によりJKFF571のQ端子からの出力信号を受ける。JKFF573は、J端子により、DFF570のQ端子からのラッチ信号を受け、k端子によってAND569の出力を受け、CK端子によりJKFF572のQ端子からの出力信号を受ける。JKFF574は、J端子により、DFF570のQ端子からのラッチ信号を受け、k端子によってAND569の出力を受け、CK端子によりJKFF573のQ端子からの出力信号を受ける。AND575はJKFF571のQ端子からの信号と、JKFF574のQ端子からの信号を受け、その論理積をとって得た信号をデジタル信号DCM<0>として出力する。AND576はJKFF572のQ端子からの信号と、JKFF574のQ端子からの信号を受け、その論理積をとって得た信号をデジタル信号DCM<1>として出力する。AND577はJKFF573のQ端子からの信号と、JKFF574のQ端子からの信号を受け、その論理積をとって得た信号をデジタル信号DCM<2>として出力する。
なお、上記のカウントダウン中に、信号OPが論理”L”となると、DFF570のQ端子からの信号が論理”L”となるため、デジタル信号DCP<0>からDCP<2>までの組合せのカウントダウンは終了し、その値が維持される。
なお、上記のカウントアップ中に、信号OPが論理”L”となると、DFF570のQ端子が論理”L”となるため、デジタル信号DCM<0>からDCM<2>までの組合せのカウントアップは終了し、その値が維持される。
オペレーションOP1において、信号CSの論理が`1`(論理”H”)に立ち上がったか否かを判断する。信号CSの論理が`1`に立ち上がったときには、ロジック回路56は動作を開始しするため、次のオペレーションOP2を行う。信号CSの論理が`0`(論理”L”)であるときには、ロジック回路56は停止状態を維持する。
オペレーションOP3において、信号CSの論理が`1`に立ち上がった後において、クロック信号CKの論理が`1`に立ち上がったか否かを判断する。クロック信号CKの論理が`1`であった場合、ロジック回路56はそのままの状態を維持する。
オペレーションOP4において、ロジック回路56は、クロック信号CKが`0`から`1`に立ち上がったか否かを判断する。クロック信号CKが`0`から`1`に立ち上がっていない場合、ロジック回路56はそのままの状態を維持する。クロック信号CKが`0`から`1`に立ち上がった場合、次のオペレーションOP5へ進む。
オペレーションOP6において、ロジック回路56はデジタル信号DCP<0>からDCP<2>までによって表される2進数DCPが(000)か否かを判断する。デジタル信号DCP<0>からDCP<2>までによって表される2進数DCPが(000)であったときは、次のオペレーションOP8へ進む。デジタル信号DCP<0>からDCP<2>までによって表される2進数DCPが(000)でないときは、次のオペレーションOP7へ進む。
オペレーションOP7において、ロジック回路56は、デジタル信号DCP<0>からDCP<2>までによって表される2進数DCPから1を引く動作を行う。すなわち、ロジック回路56は、デジタル信号DCP<0>からDCP<2>までによって表される2進数のカウントダウン動作を行う。その後、オペレーションOP4へ進む。
オペレーションOP9において、ロジック回路56は、クロック信号CKが`0`から`1`に立ち上がったか否かを判断する。クロック信号CKが`0`から`1`に立ち上がっていない場合、ロジック回路56はそのままの状態を維持する。クロック信号CKが`0`から`1`に立ち上がった場合、次のオペレーションOP10へ進む。
オペレーションOP10において、ロジック回路56は信号OPの論理が`1`であるか否かを判断する。信号OPの論理が`0`である場合は、ロジック回路56は、信号OPの論理が`0`であることを示す信号を外部に出力し、論理が`1`の信号CEを受ける。信号OPの論理が`1`である場合は、次のオペレーションOP11へ進む。
オペレーション12において、ロジック回路56は、デジタル信号DCM<0>からDCM<2>までによって表される2進数DCMに1を加算する。すなわち、上記の2進数をカウントアップする。
信号CSの論理は時刻T0に論理”L”から論理”H”に遷移し、時刻Tm+2でも論理”H”を維持する。
信号CEは時刻T0に論理”H”から論理”L”に遷移し、時刻Tm+2に論理”L”から論理”H”に遷移する。
(VIP−VIM)は信号VIPと信号VIMの電圧差を示し、信号CSの論理が”L”である期間中、(VIP−VIM)は0である。
クロック信号CKは、論理”H”と論理”L”の期間を繰り替えしている信号であり、論理”H”と論理”L”の期間はほぼ同じ長さである。
信号Lはクロック信号CKの逆相に同期しており、且つ、論理”H”の期間、論理”L”の期間はほぼクロック信号CKと同様である。
2進数DCPは、デジタル信号DCP<0>からDCP<2>までの論理の組合せで成り立っており、時刻T0のときに(111)であり、時刻T1から(000)に向けてカウントダウンされる。
2進数DCMは、デジタル信号DCM<0>からDCM<2>までの論理の組合せで成り立っており、時刻T0のときに(000)であり、2進数DCMが(000)になったときから、(111)に向けてカウントアップされる。
信号LPは、信号Lと同期した信号であるが、信号Lと比較すると2進数DCPに応じて論理”L”から論理”H”に立ち上がる時刻が遅延している。その遅延の程度は、2進数DCPが(111)であるときに最大であり、(000)であるときに最小である。
信号LMは、信号Lと同期した信号であるが、信号Lと比較すると2進数DCMに応じて論理”L”から論理”H”に立ち上がる時刻が遅延している。その遅延の程度は、2進数DCMが(000)であるときに最大であり、(111)であるときに最小である。
信号OPは、信号LP及び信号LMの双方が論理”H”であるときに、信号VIPの電位と信号VIMの電位の比較結果を示す信号である。時刻Tm+2において、論値”L”となっている。その結果、2進数DCMのカウントアップが終了し、その値が維持される。
図5Aは、信号LMの立ち上がり時期は固定であり、信号LPの立ち上がり遅延量が減少していく時において、信号OPと信号OMの信号電位の変化を表した図である。(VIP−VIM)は信号VIPと信号VIMの電圧差を示し、(VIP−VIM)は0である。信号Lはクロック信号CKの逆相に同期しており、且つ、論理”H”の期間、論理”L”の期間はほぼクロック信号CKと同様である。
信号LP論理の立ち上がりは、信号Lの論理の立ち上がりに対して、デジタル信号DCP<0>からDCP<2>までからなる2進数DCPの大きさに応じて、論理の立ち上がりの遅延量がかわる。信号OPは、比較回路10のラッチ部20から出力される出力信号である。
そうすると、高電位VDD電源60の電位にラッチ部のP型MOSトランジスタ21のオン抵抗を第1の電流経路全体の抵抗で割ったものを掛け算した分、高電位VDD電源60の電位より低下した電位にむかって、ノードAの電位は低下していくが、点線で示した信号OPのように、信号OPに接続するノードBにおける電位の低下はわずかである。ノードBには、高電位VDDが、信号LPの論理がたちあがるまで、P型MOSトランジスタ22によって与えられているためである。
従って、比較回路10において、ノードBの電位よりノードAの電位が低くなる。その結果、信号LPの論理が立ち上がると、ラッチ部20の動作によって、ノードAとノードBの電位差は広がり、信号OMの電位は、高電位VDD電源60の電位VDDから予め決められたしきい値以下となる。その結果、信号OMの論理は”L”と判定され、信号OPの論理は”H”と判定される。
次に、実線で示した信号LPの波形のように、デジタル信号DCP<0>からデジタル信号DCP<2>までによって表される2進数DCPをカウントダウンさせると、信号LPの論理の立ち上がりの遅延量が減少する。
そうすると、ノードAの電位の低下が小さい段階で、信号LPの論理が立ち上がることになる。
ここで、VIPとVIMは等しいから、入力部30のN型MOSトランジスタ31と32のオン抵抗のゲート電圧に対する特性が等しく、ラッチ部20のP型MOSトランジスタ21とP型MOSトランジスタ22の同様な特性が等しく、さらに、ラッチ部29のN型MOSトランジスタ23とN型MOSトランジスタ24の同様な特性が等しいとすると、ノードAの電位の低下による、ノードAとノードBの電位差がそのまま増幅される。
しかし、入力部30のN型MOSトランジスタ31のオン抵抗のほうがN型MOSトランジスタ32のオン抵抗より高くなるようにゲート電圧に対する特性がなっている場合、ラッチ部20のP型MOSトランジスタ21のオン抵抗のほうがP型MOSトランジスタ22オン抵抗より低くなるような特性である場合、さらに、ラッチ部29のN型MOSトランジスタ23のオン抵抗がN型MOSトランジスタ24のオン抵抗より高くなるような特性である場合、のいずれかの場合、信号LPの論理が立ち上がると、ノードAの電位が低下していても、ノードAとノードBの電位が逆転することがある。その場合、実線で示した信号OPのように、信号OPに接続するノードBの電位が先に閾値より低下すると、信号OPは論理”L”と判定され、信号OMの論理は”H”と判定される。
しかし、信号LPの論理の立ち上がりの遅延量を大きく保つことで、ノードAの電位とノードBの電位が逆転することを防止することができる。その場合は、信号OMの論理は”L”と判定されるようになり、信号OPの論理は”H”と判定されることとなる。
信号LMの論理の立ち上がりは、信号Lの論理の立ち上がりに対して、デジタル信号DCM<0>からDCM<2>までからなる2進数DCMの大きさに応じて、論理の立ち上がりの遅延量がかわる。信号OMは、比較回路10のラッチ部20から出力される出力信号である。
まず、点線で示した信号LMの波形のように、信号LMに論理の立ち上がりに遅延がそれほどなく、信号L、及び、信号LPは同時に論理の立ち上がるとする。
そうすると、高電位VDD電源60の電位にラッチ部のP型MOSトランジスタ22のオン抵抗を第2の電流経路全体の抵抗で割ったものを掛け算した分、高電位VDD電源60の電位より低下した電位にむかって、ノードBの電位は低下していき、点線で示した信号OMのように、信号OMに接続するノードAにおける電位の低下も同様に起きる。
ここで、VIPとVIMは等しいから、入力部30のN型MOSトランジスタ31と32のオン抵抗のゲート電圧に対する特性が等しく、ラッチ部20のP型MOSトランジスタ21とP型MOSトランジスタ22の同様な特性が等しく、さらに、ラッチ部29のN型MOSトランジスタ23とN型MOSトランジスタ24の同様な特性が等しいとすると、ノードBの電位の低下による、ノードAとノードBの電位差がそのまま増幅される。
しかし、入力部30のN型MOSトランジスタ31のオン抵抗のほうがN型MOSトランジスタ32のオン抵抗より低くなるようにゲート電圧に対する特性がなっている場合、ラッチ部20のP型MOSトランジスタ21のオン抵抗のほうがP型MOSトランジスタ22オン抵抗より高くなるような特性である場合、さらに、ラッチ部29のN型MOSトランジスタ23のオン抵抗がN型MOSトランジスタ24のオン抵抗より低くなるような特性である場合、のいずれかの場合、信号LMの論理が立ち上がると、ノードBの電位が低下していても、点線で示した信号OMのように、信号OMに接続する信号ノードAとノードBの電位が逆転することがある。その場合、点線で示した信号OMのように、信号OMの論理は”L”となり、点線で示した信号OPのように、その論理が”H”となる。
第1信号をゲート電極で受ける第1MOSトランジスタ(N型MOSトランジスタ31)と、第2信号をゲートで受ける第2MOSトランジスタ(N型MOSトランジスタ32)とからなる入力部30と、
第1信号の電圧に応じて第1MOSトランジスタによって電流が制御される第1電流経路と、第2信号の電圧に応じて第2MOSトランジスタによって電流が制御される第2電流経路間の電位差を増幅するラッチ回路20と、
第1電流経路と異なる第3電流経路による第1MOSトランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第1スイッチと、第2電流経路と異なる第4電流経路による第2MOSトランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第2スイッチと、第1電流経路及び第2電流経路に低電位を供給又は供給の遮断を行う第3スイッチとを有する比較動作制御部と、
第1スイッチ、第2スイッチ、第3スイッチの供給又は供給の遮断の時期を設定する比較動作設定部と、
を備えることを特徴とする比較回路である。
比較動作設定部(比較動作設定部50)は、
第1スイッチによる高電位VDDの供給の遮断時期と、第2スイッチによる高電位VDDの供給の遮断時期との間の期間を決定する遅延回路と、
期間の設定を行う設定回路と、を備える。
そうすると、実施例1の比較回路10において、第1スイッチと第2スイッチにより、第3電流経路又は第4電流経路への高電位VDDの供給又は供給の遮断のタイミングを制御することによって、比較開始前の第1電流経路及び第2電流経路の電位を制御することができる。
その結果、比較開始前の第1電流経路及び第2電流経路の電位を制御することによって、入力信号VIP、VIMを受ける第1MOSトランジスタと第2MOSトランジスタのオン抵抗のゲート電圧に関する特性が異なるものであることに伴う、比較誤差を制御することができる。
N型MOSトランジスタ141は、入力部130のN型MOSトランジスタ131のソースと接続するドレイン、グランドVSS70と接続するソース、信号LM2を受けるゲートを備える。
N型MOSトランジスタ142は、入力部130のN型MOSトランジスタ132のソースと接続するドレイン、グランドVSS70と接続するソース、信号LP2を受けるゲートを備える。
N型MOSトランジスタ141は信号LM2の論理が”H”のときに、グランドVSS70から入力部130へグランド電位を供給し、論理が”L”のときに、グランドVSS70から入力部130へのグランド電位の供給を遮断する。N型MOSトランジスタ141は入力部130とグランドVSS70とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ142は信号LP2の論理が”H”のときに、グランドVSS70から入力部130へグランド電位を供給し、論理が”L”のときに、グランドVSS70から入力部130へのグランド電位の供給を遮断する。N型MOSトランジスタ142は入力部130とグランドVSS70とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ143は信号LM1の論理が”H”のときに、高電位VDD電源60からP型MOSトランジスタラッチ部120への高電位VDDの供給を遮断し、論理が”L”のときに、高電位VDD電源60からP型MOSトランジスタラッチ部120への高電位VDDを供給する。P型MOSトランジスタ143はP型MOSトランジスタラッチ部120と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ144は信号LM0の論理が”H”のときに、高電位VDD電源60からN型MOSトランジスタラッチ部125へ高電位VDDの供給を遮断し、論理が”L”のときに、高電位VDD電源60からN型MOSトランジスタラッチ部125への高電位VDDを供給する。P型MOSトランジスタ144はN型MOSトランジスタラッチ部125と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ145は信号LP0の論理が”H”のときに、高電位VDD電源60からN型MOSトランジスタラッチ部125へ高電位VDDを供給し、論理が”L”のときに、高電位VDD電源60からN型MOSトランジスタラッチ部125への高電位VDDの供給を遮断する。P型MOSトランジスタ145はN型MOSトランジスタラッチ部125と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ146は信号LP1の論理が”H”のときに、高電位VDD電源60からP型MOSトランジスタラッチ部120へ高電位VDDの供給を遮断し、論理が”L”のときに、高電位VDD電源60からP型MOSトランジスタラッチ部120への高電位VDDを供給する。P型MOSトランジスタ146はP型MOSトランジスタラッチ部120と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ148は、P型MOSトランジスタラッチ部120のP型MOSトランジスタ122のドレインと接続するドレイン、N型MOSトランジスタラッチ部125のN型MOSトランジスタ127のドレインと接続するソース、信号LP2を受けるゲートを備える。
N型MOSトランジスタ132はN型MOSトランジスタラッチ部125のN型MOSトランジスタ127のソースと接続するドレイン、比較動作制御回路140のN型MOSトランジスタ142のドレインと接続するソース、信号VIMを受けるゲートを備える。N型MOSトランジスタ132のオン抵抗値は、信号VIMの電位に応じて変化する。
P型MOSトランジスタ121はN型MOSトランジスタ147のドレインと接続するドレイン、P型MOSトランジスタ122のドレインと接続するゲート、高電位VDD電源60と接続するソースを備える。
P型MOSトランジスタ122はN型MOSトランジスタ148のドレインと接続するドレイン、P型MOSトランジスタ121のドレインと接続するゲート、高電位VDD電源60と接続するソースを備える。
N型MOSトランジスタ127はN型MOSトランジスタ148のソースと接続するドレイン、N型MOSトランジスタ126のドレインと接続するゲート、入力部130のN型MOSトランジスタ132のドレインと接続するソースを備える。
P型MOSトランジスタラッチ部120のP型MOSトランジスタ121のゲート及びP型MOSトランジスタ122のドレインとノードBとは接続し、P型MOSトランジスタ122のゲート及びP型MOSトランジスタ121のドレインとノードAとは接続している。すなわち、P型MOSトランジスタ121とP型MOSトランジスタ122とは、ノードA、ノードBに対して交差接続をしているため、P型MOSトランジスタ121とP型MOSトランジスタ122は、ノードAとノードBの電位差を増幅する。
一方、その逆に入力信号VIPの電位が上昇すると、ノードA、ノードCの電位は下がり、入力信号VIMの電位が下がると、ノードB、ノードDの電位は上がる。
その結果、ノードA、B間の電位差は0であるか、又は、殆どなくなる。
以上より、実施例2の比較回路100は、
第1信号(信号VIP)をゲート電極で受ける第1MOSトランジスタ(N型MOSトランジスタ131)と、第2信号(信号VIM)をゲート電極で受ける第2MOSトランジスタ(N型MOSトランジスタ132)とからなる入力部(130)と、
第1信号の電圧に応じて第1MOSトランジスタによって電流が制御される第1電流経路中のノードと、第2信号の電圧に応じて第2MOSトランジスタによって電流が制御される第2電流経路中のノードの電位差を増幅するラッチ回路(P型MOSトランジスタラッチ回路120、N型MOSトランジスタラッチ回路125)と、
第1電流経路と異なる第3電流経路による第1MOSトランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第1スイッチ(P型MOSトランジスタ144)と、第2電流経路と異なる第4電流経路による第2MOSトランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第2スイッチ(P型MOSトランジスタ145)と、第1電流経路及び第2電流経路に低電位を供給又は供給の遮断を行う第3スイッチ(N型MOSトランジスタ141、147)と第4のスイッチ(NMOSトランジスタ142、148)とを有する比較動作設定部(比較動作設定回路140)と、
ラッチ回路に接続する、第5のスイッチ(P型MOSトランジスタ143)、第6のスイッチ(P型MOSトランジスタ146)とを有する。
第1から第6までのスイッチの供給または遮断を制御する比較動作制御部(比較動作設定回路150)と、を備えることを特徴とする比較回路である。
そうすると、第1から第6までのスイッチのいずれかを供給または遮断を制御することのよって、実施例2の比較回路100においても比較開始前の第1電流経路及び第2電流経路の電位を制御することができる。
その結果、比較開始前の第1電流経路及び第2電流経路の電位を制御することによって、入力信号VIP、VIMを受ける第1MOSトランジスタと第2MOSトランジスタのオン抵抗のゲート電圧に関する特性が異なるものであることに伴う、比較誤差を制御することができる。なお、比較誤差を制御することは第1から第6までスイッチのいずれかを制御することで行うことができることはいうまでもない。
さらに、実施例2の比較回路100においては、ラッチ回路部が、N型MOSトランジスタラッチ回路120、P型MOSトランジスタラッチ回路125とからなるため、ラッチ回路に接続する、第5のスイッチ(P型MOSトランジスタ143)、第6のスイッチ(P型MOSトランジスタ146)を備え、ラッチ回路への高電位VDDの供給又は供給の遮断の制御を確実としている。
比較動作制御回路240は、N型MOSトランジスタ243、244、245、246と、P型MOSトランジスタ241、242、247、248を備える。
P型MOSトランジスタ241は、入力部230のP型MOSトランジスタ231のソースと接続するドレイン、高電位VDD電源60と接続するソース、信号LMを受けるゲートを備える。
P型MOSトランジスタ242は、入力部230のP型MOSトランジスタ232のソースと接続するドレイン、高電位VDD電源60と接続するソース、信号LPを受けるゲートを備える。
P型MOSトランジスタ241は信号LMの論理が”L”のときに、高電位VDD電源60から入力部230へ高電位VDDを供給し、論理が”H”のときに、高電位VDD電源60から入力部230への高電位VDDの供給を遮断する。P型MOSトランジスタ241は入力部230と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ242は信号LPの論理が”L”のときに、高電位VDD電源60から入力部230へ高電位VDDを供給し、論理が”H”のときに、高電位VDD電源60から入力部230への高電位VDDの供給を遮断する。P型MOSトランジスタ242は入力部230と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ243は信号LMの論理が”H”のときに、高電位VDD電源60からN型MOSトランジスタラッチ部225へ高電位VDDを供給し、論理が”L”のときに、高電位VDD電源60からN型MOSトランジスタラッチ部225への高電位VDDの供給を遮断する。N型MOSトランジスタ243はN型MOSトランジスタラッチ部225と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ244は信号LMの論理が”H”のときに、グランドVSS電源70からP型MOSトランジスタラッチ部220へグランドVSS電位を供給し、論理が”L”のときに、グランドVSS電源70からP型MOSトランジスタラッチ部220へのグランドVSS電位の供給を遮断する。N型MOSトランジスタ244はP型MOSトランジスタラッチ部220とグランドVSS電源70とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ245は信号LPの論理が”H”のときに、グランドVSS電源70からP型MOSトランジスタラッチ部220へグランドVSS電位を供給し、論理が”L”のときに、グランドVSS電源70からP型MOSトランジスタラッチ部220へのグランドVSS電位の供給を遮断する。N型MOSトランジスタ245はP型MOSトランジスタラッチ部220とグランドVSS電源70とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ246は信号LPの論理が”H”のときに、グランドVSS電源70からN型MOSトランジスタラッチ部225へグランドVSSを供給し、論理が”L”のときに、グランドVSS電源70からN型MOSトランジスタラッチ部225へのグランドVSSの供給を遮断する。N型MOSトランジスタ246はN型MOSトランジスタラッチ部225とグランドVSS電源70とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ248は、P型MOSトランジスタラッチ部220のP型MOSトランジスタ222のドレインと接続するソース、N型MOSトランジスタラッチ部225のN型MOSトランジスタ227のドレインと接続するドレイン、信号LPを受けるゲートを備える。
P型MOSトランジスタ221はP型MOSトランジスタ247のドレインと接続するドレイン、P型MOSトランジスタ231のドレインと接続するソース、P型MOSトランジスタ222のドレインと接続するゲートを備える。
P型MOSトランジスタ222はP型MOSトランジスタ248のドレインと接続するドレイン、P型MOSトランジスタ232のドレインと接続するソース、P型MOSトランジスタ221のドレインと接続するゲートを備える。
N型MOSトランジスタ227はP型MOSトランジスタ248のドレインと接続するドレイン、N型MOSトランジスタ226のドレインと接続するゲート、グランドVSS70と接続するソースを備える。
P型MOSトランジスタラッチ部220、N型MOSトランジスタラッチ部225へのグランドVSSの供給が、N型MOSトランジスタ243、244、245、246によって遮断され、入力部230、P型MOSトランジスタラッチ部220、及び、N型MOSトランジスタラッチ部225へ、P型MOSトランジスタ241、242により高電位VDDが供給される。
一方、その逆に入力信号VIPの電位が上昇すると、ノードA、ノードCの電位は上昇し、入力信号VIMの電位が下がると、ノードB、ノードDの電位は下がる。
その結果、ノードA、B間の電位差は0であるか、又は、殆どなくなる。
以上より、実施例3の比較回路200は、
第1信号(信号VIP)をゲート電極で受ける第1MOSトランジスタ(P型MOSトランジスタ231)と、第2信号(信号VIM)をゲート電極で受ける第2MOSトランジスタ(P型MOSトランジスタ232)とからなる入力部(230)と、
第1信号の電圧に応じて第1MOSトランジスタによって電流が制御される第1電流経路と、第2信号の電圧に応じて第2MOSトランジスタによって電流が制御される第2電流経路官の電位差を増幅するラッチ回路(P型MOSトランジスタラッチ回路220、N型MOSトランジスタラッチ回路225)と、
第1電流経路と異なる第3電流経路による第1MOSトランジスタのドレインへのグランドVSSの供給又は供給の遮断を行う第1スイッチ(N型MOSトランジスタ244)と、第2電流経路と異なる第4電流経路による第2MOSトランジスタのドレインへのグランドVSSの供給又は供給の遮断を行う第2スイッチ(N型MOSトランジスタ245)と、第1電流経路及び第2電流経路に高電位VDDを供給又は供給の遮断を行う第3スイッチ(P型MOSトランジスタ241、247)と第4のスイッチ(PMOSトランジスタ242、248)とを有する比較動作設定部(比較動作設定回路240)と、
ラッチ回路に接続する、第5のスイッチ(N型MOSトランジスタ243)、第6のスイッチ(N型MOSトランジスタ246)とを有する。
第1から第6までのスイッチの供給または遮断を制御する比較動作制御部(比較動作設定回路250)と、を備えることを特徴とする比較回路である。
そうすると、第1から第6までのスイッチのいずれかの供給または遮断のタイミングを制御することによって、比較開始前の第1電流経路及び第2電流経路の電位を制御することができる。
その結果、比較開始前の第1電流経路及び第2電流経路の電位を制御することによって、入力信号VIP、VIMを受ける第1MOSトランジスタと第2MOSトランジスタのオン抵抗のゲート電圧に関する特性が異なるものであることに伴う、比較誤差を制御することができる。なお、比較誤差を制御することは第1から第6までスイッチのいずれかを制御することで行うことができることはいうまでもない。
さらに、実施例3の比較回路200においては、ラッチ回路部が、N型MOSトランジスタラッチ回路220、P型MOSトランジスタラッチ回路225とからなるため、ラッチ回路に接続する、第5のスイッチ(N型MOSトランジスタ243)、第6のスイッチ(N型MOSトランジスタ246)を備え、ラッチ回路へのグランドVSSの供給又は供給の遮断の制御を確実としている。
P型MOSトランジスタ341は、入力部330のN型MOSトランジスタ331のドレインと接続するドレイン、高電位VDD電源60と接続するソース、信号LMを受けるゲートを備える。
なお、P型MOSトランジスタ341のドレイン、入力部330のN型MOSトランジスタ331のドレイン、P型MOSトランジスタラッチ部320のP型MOSトランジスタ321のドレイン、及び、N型MOSトランジスタラッチ部325のN型MOSトランジスタ326のドレインは、すべて比較回路300内のノードAと接続している。そして、比較回路300のは、ノードAより出力信号OMを出力する。
なお、P型MOSトランジスタ342のドレイン、入力部330のN型MOSトランジスタ332のドレイン、P型MOSトランジスタラッチ部320のP型MOSトランジスタ322のドレイン、及び、N型MOSトランジスタラッチ部325のN型MOSトランジスタ327のドレインは、すべて比較回路300内のノードBと接続している。そして、比較回路300のは、ノードBより出力信号OPを出力する。
P型MOSトランジスタ342は信号LPの論理が”L”のときに、高電位VDD電源60から入力部330へ高電位VDDを供給し、論理が”H”のときに、高電位VDD電源60から入力部330への高電位VDDの供給を遮断する。P型MOSトランジスタ342は入力部330と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ343は信号LMの論理が”H”のときに、グランドVSS電源70から入力部330へグランドVSSを供給し、論理が”L”のときに、グランドVSS電源70から入力部330へのグランドVSSの供給を遮断する。N型MOSトランジスタ343は入力部330とグランドVSS電源7f0とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ344はグランドVSS電源70に接続するソースと、入力部330のN型MOSトランジスタ332のソースと接続するドレインと、信号LPを受けるゲートとを備える。
N型MOSトランジスタ344は信号LPの論理が”H”のときに、グランドVSS電源70から入力部330へグランドVSSを供給し、論理が”L”のときに、グランドVSS電源70から入力部330へのグランドVSSの供給を遮断する。N型MOSトランジスタ344は入力部330とグランドVSS電源70とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ332はP型MOSトランジスタラッチ部320のP型MOSトランジスタ322のドレインと接続するドレイン、比較動作制御回路340のN型MOSトランジスタ344のドレインと接続するソース、信号VIMを受けるゲートを備える。N型MOSトランジスタ332のオン抵抗値は、信号VIMの電位に応じて変化する。
P型MOSトランジスタ321はN型MOSトランジスタ326のドレインと接続するドレイン、高電位VDD電源60と接続するソース、P型MOSトランジスタ322のドレインと接続するゲートを備える。
P型MOSトランジスタ322はN型MOSトランジスタ327のドレインと接続するドレイン、高電位電源VDD電源60と接続するソース、P型MOSトランジスタ321のドレインと接続するゲートを備える。
N型MOSトランジスタ327はP型MOSトランジスタ322のドレインと接続するドレイン、N型MOSトランジスタ326のドレインと接続するゲート、グランドVSS70と接続するソースを備える。
N型MOSトランジスタラッチ部325からは出力信号OM及び出力信号OPが出力されている。出力信号OMはN型MOSトランジスタ326のドレインとP型MOSトランジスタ321のドレイン間のノードAと接続している。出力信号OPはN型MOSトランジスタ327のドレインとP型MOSトランジスタ322のドレイン間のノードBと接続している。
N型MOSトランジスタラッチ部325のN型MOSトランジスタ326のゲート及びN型MOSトランジスタ327のドレインとノードBとは接続し、N型MOSトランジスタ327のゲート及びN型MOSトランジスタ326のドレインとノードAとは接続している。すなわち、N型MOSトランジスタ326とN型MOSトランジスタ327とは、ノードA、ノードBに対して交差接続をしているため、N型MOSトランジスタ326とN型MOSトランジスタ327は、ノードAとノードBの電位差を増幅する。
そこで、信号LM、信号LPが”H”であるときには、
P型MOSトランジスタラッチ部320、N型MOSトランジスタラッチ部325への高電位VDDの供給が、P型MOSトランジスタ341、342によって遮断され、入力部330、P型MOSトランジスタラッチ部320へ、N型MOSトランジスタ343、344によりグランドVSSが供給される。
上記の場合、入力信号VIPの電位に応じてP型MOSトランジスタ331のオン抵抗が変化するため、入力信号VIPの電位が下がるとノードAの電位は上がり、入力信号VIMの電位に応じてN型MOSトランジスタ332のオン抵抗が変化するため、入力信号VIMの電位が入力信号VIPと反対に上昇すると、ノードBの電位は下がる。
一方、その逆に入力信号VIPの電位が上昇すると、ノードAの電位は下がり、入力信号VIMの電位が下がると、ノードBの電位は上がる。
その結果、ノードA、B間の電位差は0であるか、又は、殆どなくなる。
以上より、実施例4の比較回路300は、
第1信号(信号VIP)をゲート電極で受ける第1MOSトランジスタ(N型MOSトランジスタ331)と、第2信号(信号VIM)をゲート電極で受ける第2MOSトランジスタ(N型MOSトランジスタ332)とからなる入力部(330)と、
第1信号の電圧に応じて第1MOSトランジスタによって電流が制御される第1電流経路と、第2信号の電圧に応じて第2MOSトランジスタによって電流が制御される第2電流経路官の電位差を増幅するラッチ回路(P型MOSトランジスタラッチ回路320、N型MOSトランジスタラッチ回路325)と、
第1電流経路と異なる第3電流経路による第1MOSトランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第1スイッチ(P型MOSトランジスタ341)と、第2電流経路と異なる第4電流経路による第2MOSトランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第2スイッチ(P型MOSトランジスタ342)と、第1電流経路及び第2電流経路にグランドVSSを供給又は供給の遮断を行う第3スイッチ(N型MOSトランジスタ343)と、第4のスイッチ(NMOSトランジスタ344)と、を有する比較動作設定部(比較動作設定回路340)と、
第1から第4のスイッチの供給または遮断を制御する比較動作制御部(比較動作設定回路350)と、を備えることを特徴とする比較回路である。
そうすると、第1から第4のスイッチのいずれかの供給または遮断のタイミングを制御することによって、比較開始前の第1電流経路及び第2電流経路の電位を制御することができる。
その結果、比較開始前の第1電流経路及び第2電流経路の電位を制御することによって、入力信号VIP、VIMを受ける第1MOSトランジスタと第2MOSトランジスタのオン抵抗のゲート電圧に関する特性が異なるものであることに伴う、比較誤差を制御することができる。なお、比較誤差を制御することは第1から第4までスイッチのいずれかを制御することで行うことができることはいうまでもない。
さらに、第1電流経路を構成するP型MOSトランジスタ(P型MOSトランジスタ321)と第2電流経路を構成するP型MOSトランジスタ(P型MOSトランジスタ322)とからなるP型MOSトランジスタラッチ部320を、ラッチ回路は有する。なお、P型MOSトランジスタラッチ部320への高電位VDDの供給及び供給の遮断は第1スイッチ、及び、第2スイッチによってなされる。第1電流経路及び第2電流経路にN型MOSトランジスタラッチ部を構成するN型MOSトランジスタが含まれないため、第1電流経路及び第2電流経路に寄生する容量が減少し、比較回路300の反応速度が早くなる。
P型MOSトランジスタ441は、入力部430のP型MOSトランジスタ431のソースと接続するドレイン、高電位VDD電源60と接続するソース、信号LMを受けるゲートを備える。
P型MOSトランジスタ442は、入力部430のP型MOSトランジスタ432のソースと接続するドレイン、高電位VDD電源60と接続するソース、信号LPを受けるゲートを備える。
P型MOSトランジスタ441は信号LMの論理が”L”のときに、高電位VDD電源60から入力部430へ高電位VDDを供給し、論理が”H”のときに、高電位VDD電源60から入力部430への高電位VDDの供給を遮断する。P型MOSトランジスタ441は入力部430と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
P型MOSトランジスタ442は信号LPの論理が”L”のときに、高電位VDD電源60から入力部430へ高電位VDDを供給し、論理が”H”のときに、高電位VDD電源60から入力部430への高電位VDDの供給を遮断する。P型MOSトランジスタ442は入力部430と高電位VDD電源60とを接続、又は、遮断するスイッチの役割をする。
なお、N型MOSトランジスタ443のドレイン、入力部330のP型MOSトランジスタ431のドレイン、P型MOSトランジスタラッチ部420のP型MOSトランジスタ421のドレイン、及び、N型MOSトランジスタラッチ部325のN型MOSトランジスタ326のドレインは、すべて比較回路400内のノードAと接続している。そして、比較回路400のは、ノードAより出力信号OMを出力する。
N型MOSトランジスタ443は信号LMの論理が”H”のときに、グランドVSS電源70から入力部430へグランドVSSを供給し、論理が”L”のときに、グランドVSS電源70から入力部430へのグランドVSSの供給を遮断する。N型MOSトランジスタ443は入力部430とグランドVSS電源70とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ444はグランドVSS電源70に接続するソースと、入力部430のP型MOSトランジスタ432のドレインと接続するドレインと、信号LPを受けるゲートとを備える。
なお、N型MOSトランジスタ444のドレイン、入力部430のN型MOSトランジスタ432のドレイン、P型MOSトランジスタラッチ部420のP型MOSトランジスタ422のドレイン、及び、N型MOSトランジスタラッチ部325のN型MOSトランジスタ327のドレインは、すべて比較回路400内のノードBと接続している。そして、比較回路400のは、ノードBより出力信号OPを出力する。
N型MOSトランジスタ444は信号LPの論理が”H”のときに、グランドVSS電源70から入力部430へグランドVSSを供給し、論理が”L”のときに、グランドVSS電源70から入力部430へのグランドVSSの供給を遮断する。N型MOSトランジスタ444は入力部430とグランドVSS電源70とを接続、又は、遮断するスイッチの役割をする。
N型MOSトランジスタ432はP型MOSトランジスタラッチ部420のP型MOSトランジスタ422のドレインと接続するドレイン、比較動作制御回路440のN型MOSトランジスタ444のドレインと接続するソース、信号VIMを受けるゲートを備える。P型MOSトランジスタ432のオン抵抗値は、信号VIMの電位に応じて変化する。
P型MOSトランジスタ421はN型MOSトランジスタ426のドレインと接続するドレイン、高電位VDD電源60と接続するソース、P型MOSトランジスタ422のドレインと接続するゲートを備える。
P型MOSトランジスタ422はN型MOSトランジスタ427のドレインと接続するドレイン、高電位電源VDD電源60と接続するソース、P型MOSトランジスタ421のドレインと接続するゲートを備える。
N型MOSトランジスタ427はP型MOSトランジスタ422のドレインと接続するドレイン、N型MOSトランジスタ426のドレインと接続するゲート、グランドVSS70と接続するソースを備える。
N型MOSトランジスタラッチ部425からは出力信号OM及び出力信号OPが出力されている。出力信号OMはN型MOSトランジスタ426のドレインとP型MOSトランジスタ421のドレイン間のノードAと接続している。出力信号OPはN型MOSトランジスタ427のドレインとP型MOSトランジスタ422のドレイン間のノードBと接続している。
N型MOSトランジスタラッチ部425のN型MOSトランジスタ426のゲート及びN型MOSトランジスタ427のドレインとノードBとは接続し、N型MOSトランジスタ427のゲート及びN型MOSトランジスタ426のドレインとノードAとは接続している。すなわち、N型MOSトランジスタ426とN型MOSトランジスタ427とは、ノードA、ノードBに対して交差接続をしているため、N型MOSトランジスタ426とN型MOSトランジスタ427は、ノードAとノードBの電位差を増幅する。
そこで、信号LM、信号LPが”H”であるときには、
入力部430への高電位VDDの供給が、P型MOSトランジスタ441、442によって遮断され、入力部430、P型MOSトランジスタラッチ部420、及び、N型MOSトランジスタラッチ部425へ、N型MOSトランジスタ443、444によりグランドVSSが供給される。
その結果、ノードA、B間の電位差は0であるか、又は、殆どなくなる。
一方、信号LM、信号LPが”L”であるときには、入力部430にP型MOSトランジスタ441、442により高電位VDDが供給され、P型MOSトランジスタラッチ部420、N型MOSトランジスタラッチ部425、入力部430へのグランドVSSの供給が、N型MOSトランジスタ443、444によって遮断される。
上記の場合、入力信号VIPの電位に応じてP型MOSトランジスタ431のオン抵抗が変化するため、入力信号VIPの電位が下がるとノードAの電位は上がり、入力信号VIMの電位に応じてN型MOSトランジスタ432のオン抵抗が変化するため、入力信号VIMの電位が入力信号VIPと反対に上昇すると、ノードBの電位は下がる。
一方、その逆に入力信号VIPの電位が上昇すると、ノードAの電位は下がり、入力信号VIMの電位が下がると、ノードBの電位は上がる。
以上より、実施例5の比較回路400は、
第1信号(信号VIP)をゲート電極で受ける第1MOSトランジスタ(P型MOSトランジスタ431)と、第2信号(信号VIM)をゲート電極で受ける第2MOSトランジスタ(P型MOSトランジスタ432)とからなる入力部(430)と、
第1信号の電圧に応じて第1MOSトランジスタによって電流が制御される第1電流経路と、第2信号の電圧に応じて第2MOSトランジスタによって電流が制御される第2電流経路官の電位差を増幅するラッチ回路(P型MOSトランジスタラッチ回路420、N型MOSトランジスタラッチ回路425)と、
第1電流経路と異なる第3電流経路による第1MOSトランジスタのソースへの高電位VDDの供給又は供給の遮断を行う第1スイッチ(P型MOSトランジスタ441)と、第2電流経路と異なる第4電流経路による第2MOSトランジスタのソースへの高電位VDDの供給又は供給の遮断を行う第2スイッチ(P型MOSトランジスタ442)と、第1電流経路及び第2電流経路にグランドVSSを供給又は供給の遮断を行う第3スイッチ(N型MOSトランジスタ443)と第4のスイッチ(N型MOSトランジスタ444)と、を有する比較動作設定部(比較動作設定回路340)と、
第1から第4のスイッチの供給または遮断を制御する比較動作制御部(比較動作設定回路350)と、を備えることを特徴とする比較回路である。
そうすると、第1から第4までのスイッチのいずれかを供給または遮断のタイミングを制御することのよって、比較開始前の第1電流経路及び第2電流経路の電位を制御することができる。
その結果、比較開始前の第1電流経路及び第2電流経路の電位を制御することによって、入力信号VIP、VIMを受ける第1MOSトランジスタと第2MOSトランジスタのオン抵抗のゲート電圧に関する特性が異なるものであることに伴う、比較誤差を制御することができる。なお、比較誤差を制御することは第1から第4までスイッチのいずれかを制御することで行うことができることはいうまでもない。
さらに、第1電流経路を構成するN型MOSトランジスタ(N型MOSトランジスタ426)と第2電流経路を構成するN型MOSトランジスタ(N型MOSトランジスタ427)とからなるN型MOSトランジスタラッチ部425を、ラッチ回路は有する。なお、N型MOSトランジスタラッチ部425へのグランドVSSの供給及び供給の遮断は第1スイッチ、及び、第2スイッチによってなされる。第1電流経路及び第2電流経路にP型MOSトランジスタラッチ部を構成するP型MOSトランジスタが含まれないため、第1電流経路及び第2電流経路に寄生する容量が減少し、比較回路400の反応速度が早くなる。
実施例6のADC500は、実施例1で説明したラッチ部20、入力部30、及び、比較動作制御回路40を用いた、逐次比較型のアナログデジタル変換回路である。
従って、実施例6のADC500における、ラッチ部20、入力部30、及び、比較動作制御回路40の構成の詳細な説明を省略する。
入力部30は相補入力信号Viを受け、反転論理を有する反転相補信号を発生する。ラッチ部20はその反転相補信号を受けラッチする。比較制御回路40は、逐次比較動作制御回路530からの信号を受けて、その論理に応じて、入力部30及びラッチ部20を高電位電源Vccと接続又は切断する。ラッチ部20及び入力30は相補入力信号Viを構成する信号Vi+の電位と信号Vi−の電位とを比較する比較器である。
なお、逐次比較動作制御回路530から出力されるCNTL531に応じて、ラッチ部20、入力部30、及び、比較動作制御回路40は動作するが、その動作についての詳細は図12を用いて説明する。
インバータ524は、信号CLKを受け、出力信号Aを比較動作制御回路40に含まれ、グランド電位と入力部30とを、出力信号Aの論理に応じて接続又は切断出力するスイッチ43aに出力する。
インバータ523、525は、インバータ524の出力信号Aを、その入力端子で受ける。インバータ522は、インバータ523の出力信号を、その入力端子で受ける。インバータ521は、インバータ522の出力信号を、その入力端子で受ける。インバータ522は信号Axpを比較動作制御回路40の一方のスイッチ41aに出力する。なお、一方のスイッチ41aは、信号Axpの論理に応じて高電位電源と入力部30及びラッチ部20とを接続及び切断する。インバータ523においては、複数のデジタル信号からなる信号CNTL531に応じて、入力端子で信号を受けてから出力信号を出力するまでの信号遅延時間が変化する。インバータ523の例を図11A、Bにおいて示す。
インバータ526は、インバータ525の出力信号を、その入力端子で受ける。インバータ527は、インバータ526の出力信号を、その入力端子で受ける。インバータ527は信号Axmを比較動作制御回路40の他方のスイッチ42aに出力する。なお、その他方のスイッチ42aは、信号Axmの論理に応じて高電位電源と入力部30及びラッチ部20とを接続及び切断する。インバータ525においては、複数のデジタル信号からなる信号CNTL531に応じて、入力端子で信号を受けてから出力信号を出力するまでの信号遅延時間が変化する。インバータ525の例を図11A、Bにおいて示す。
従って、信号CNTL531であらわされる2進数に応じて、信号Axmの出力時期と、信号Axpの出力時期に時間差を設定することができる。
従って、サンプリングホールド回路540は、相補の入力信号Vinを受け、その入力信号Vinを構成する一方の信号Vi+の電圧と、その相補信号Vi−の電圧をサンプリングする回路である。
N型トランジスタ528bは、そのソースがn個の組合せ回路528r1から組合せ回路528nと接続し、そのドレインが出力端子528eと接続し、そのゲートが入力端子528dと接続するMOSトランジスタである。
組合せ回路528r1の抵抗の抵抗値を1とすると、組合せ回路528rnの抵抗の抵抗値は2のn乗倍である。信号CNTL531はn+2本の2進コードを表す複数の信号であり、信号CNTL531が表す2進数の1ビット目からnビット目までを表す信号は、組合せ回路528r1から組合せ回路528rnまでの第1スイッチと接続している。組合せ回路528r1から組合せ回路528rnの第1スイッチは、信号CNTL531の信号が”1”のときに接続し、信号CNTL531の信号が逆の論理であるときに切断する。
信号CNTL531が表す2進数のn+1番目のビットに対応する信号は、組合せ回路528r1から組合せ回路528rnまでのすべての第2スイッチに共通に接続している。そして、インバータ523として動作するインバータ528の第2スイッチがその信号の論理が”1”のときに接続し、その逆のときに切断する動作をするとすると、インバータ525として動作するインバータ528の第2スイッチはその信号の論理が”0”のときに接続し、その逆のときに切断する動作をする。
また、信号CNTL531が表す2進数のn+1番目のビットに対応する信号は、NOR528cの一方の入力端子に接続されている。NOR528cはその信号の論理を反転させてスイッチ528dに出力信号を出力する。スイッチ528dは、N型トランジスタ528bのソースとグランドVssとを、NOR528cからの出力信号の論理に応じて接続又は切断する。
信号CNTL531が表す2進数のn+2番目のビットに対応する信号は、NOR528cの他方の入力端子に接続されている。信号CMTL531のn+2番目のビットに対応する信号は、信号Axp、信号Axmの双方を、信号Aからの遅延なしに出力するときに用いる。
N型トランジスタ529bは、そのソースがグランドVssと接続し、そのドレインが出力端子528eと接続し、そのゲートが入力端子528dと接続するMOSトランジスタである。
組合せ回路529c1の容量の容量値を1とすると、組合せ回路529cnの容量の容量値は2のn乗倍である。信号CNTL531はn+2ビットの2進数を表す複数の信号であり、信号CNTL531が表す2進数の1ビット目からnビット目までを表す信号は、組合せ回路529c1から組合せ回路529cnまでの第1スイッチと接続している。組合せ回路529c1から組合せ回路529cnの第1スイッチは、信号CNTL531の信号が”1”のときに接続し、CNTL531の信号が逆の論理であるときに切断する。
CNTL531が表す2進数のn+1番目のビットに対応する信号は、NOR529fの一方の端子に接続され、NOR529fの出力は、組合せ回路529c1から組合せ回路529cnまでのすべての第2スイッチに共通に接続している。そして、インバータ523として動作するインバータ529の第2スイッチがその信号の論理が”1”のときに接続し、その逆のときに切断する動作をするとすると、インバータ525として動作するインバータ529の第2スイッチはその信号の論理が”0”のときに接続し、その逆のときに切断する動作をする。
信号CNTL531が表す2進数のn+2番目のビットに対応する信号は、NOR529fの他方の入力端子に接続されている。信号CMTL531のn+2番目のビットに対応する信号は、信号Axp、信号Axmの双方を、信号Aからの遅延なしに出力するときに用いる。
実施例1においては、ラッチ部20、入力部30、比較動作制御回路40、及び、遅延回路520は、入力部30に入力された相補入力信号Viを構成する信号Vi+の電位と信号Vi−の電位の大小を比較するように動作する比較器である。
しかし、実施例6においては、実施例1における入力信号の電位の大小を比較する動作を基本動作とし、さらに、信号Axpと信号Axmの立ち上がり又は立ち下がり時期をずらしながら、基本動作を繰り返すことで、ラッチ部20、入力部30、比較動作制御回路40、及び、遅延回路520は、入力部30に入力された相補入力信号、すなわち、信号Vi+と、信号Vi−からなる相補信号の電位差を、検出する回路として動作する。
逐次比較動作制御回路530は、1回の基本動作をラッチ部20、入力部30、比較動作制御回路40、及び、遅延回路520にさせるため、信号CNTL531を時刻T1から時刻T5の間に、信号Axpと信号Axmの立ち上がり又は立ち下がり時期の時間差を表す論理を持たせて出力する。図11A、Bにおいて説明したように、信号CNTL531の最上位ビットの論理に応じて、信号Axmが遅延するか、信号Axpが遅延するかが決定する。図12Aにおいては、信号Axmが遅延する例を示している。
なお、図12Aにおいては、信号CLKの1周期分の各回路の動作を示しており、信号CNTLの論理で表す信号Axpと信号Axmの立ち下がりの時間差は0.21nsである場合の各回路の動作を示している。しかし、時刻T1以前において、逐次比較動作制御回路530は、信号CNTLの論理で表す信号Axpと信号Axmの立ち下がりの時間差を、2周期毎に0.01nsずつ増加してきている。
時刻T1において、信号Aの論理が”L”、信号Axp及び信号Axmの論理が”H”になると、比較動作制御回路40のスイッチがラッチ部20と高電位電源Vccとを接続し、入力部30とグランドVssとを接続するため、ラッチ部20によってラッチされる信号Vp及び信号Vmは、双方とも論理”H”となる。
その後、時刻T2において、信号Aの論理が”H”、信号Axpの論理が”L”となると、信号Vmの論理は”L”に向かって動き始める。一方、時刻T3において信号Axmの論理も”L”となり、信号Vpの論理も”L”に向かって動き始める。ここで、信号Vi+の電位より信号Vi−の電位が低いため、信号Vpが論理”L”に向かう速度のほうが、信号Vmが論理”L”に向かう速度より早い。しかし、信号Vpが論理”L”に向かい始めた時刻はT2より遅いT3であるため、ラッチ部20の動作閾値を先に超えるのは信号Vmの電位である。その結果、時刻T4においては、ラッチ部20の動作によって、信号Vmは論理”L”となり、信号Vpは論理”H”となる。その結果、出力信号Voは時刻T3においてその論理が変化する。
その後、時刻T5において、信号Aの論理が”L”となり、信号Axp及び信号Axmが再び論理”H”となると、ラッチ部20、入力部30、比較動作制御回路40、及び、遅延回路520は、再び時刻T1における状態に戻る。
図12Bにおいて、縦軸は電位を表し、横軸は時間の経過を示す。細い実線は信号CLKの立ち下がりの時刻を示す。また、太い実線は信号Vmの電位の変化を示す。
例えば、信号CNTLの論理で表す信号Axpと信号Axmの立ち下がりの時間差tdが0.2nsである時、信号Vmの電位は3vと1.8vの間で変化したことを示す。
また.時間差tdが0.21nsである時、信号Vmの電位は3vと0vとの間で変化したことを示す。
上記は、時間差tdが0.20ns以下であると、比較動作後において、ラッチ部20によってラッチされた信号Vmの論理は論理”H”であることを示す。また、上記は、時間差tdが0.21ns以上となると、比較動作後において、ラッチ部20によってラッチされた信号Vmの論理は論理”L”であることを示す。すなわち、時間差td=0.21nsを境にラッチ後の信号Vm又は信号Vpの論理は変化する。
そこで、予め、入力信号Viを構成する信号Vi−と信号Vi+との間の電位差と、時間差tdとの関係を求めておくことができることがわかる。
さらに、信号CNTLの論理と、信号Axpと信号Axmの立ち下がりの時間差tdとの関係は、図11A、Bにおいて説明したように一意的に定まっているため、信号Vi−と信号Vi+との間の電位差と、信号CNTLの論理との関係も一意的に定まることになる。
図13において、下側の横軸は時間差tdをあらわし、縦軸は入力信号Viを構成する信号Vi−と信号Vi+との間の電位差をあらわし、上側の横軸は時間差tdに対応する信号CNTL531が表す2進数を示している。
(2進数、tpd)のように対応を記載すると、例えば、(00000、0.12ns)、(00001、0.12ns)、(10000、0.14ns)、(10001、0.14ns)、(01000、0.16ns)、(01001、0.16ns)、(11000、0.18ns)、(11001、0.18ns)、(00100、0.20ns)、(00101、0.20ns)、(10100、0.22ns)、(10101、0.22ns)、(01100、0.24ns)、(01101、0.24ns)、(11100、0.26ns)、(11101、0.26ns)、(00010、0.28ns)、(00011、0.28ns)、(10010、0.30ns)、(10011、0.30ns)、(01010、0.32ns)、(01011、0.32ns)、(11010、0.34ns)、(11011、0.34ns)、(00110、0.36ns)、(00111、0.36ns)、(10110、0.38ns)、(10111、0.38ns)、(01110、0.40ns)、(01111、0.40ns)、(11110、0.42ns)、(11111、0.42ns)という対応となる。
なお、上記の対応は、図11A、Bに示したインバータ528、529について、回路シミュレーションを行うことにより求めることができる。
信号CLKは、一定周期で論理”H”及び”L”を繰り返すクロック信号である。制御信号CN532は逐次比較動作制御回路530から出力される制御信号である。サンプルホールド回路540の制御信号CN532の論理が”H”のときに、すなわち、時刻T1から時刻T3までの間、スイッチ541、543は入力端子と容量542、544とを接続し、信号Vi+と信号Vi−の電位をサンプリングし、制御信号CN532の論理が”L”のときに、すなわち、時刻T3から時刻T8までの間及び時刻T10から時刻T12の間、信号Vi+と信号Vi−の電位をホールドする。
信号Aは、信号CLKを受けたインバータ524が出力する、信号CLKに同期した信号CLKの論理反転信号である。信号Axpは、信号CLKを受けたインバータ524からインバータ523、インバータ522、及び、インバータ521を経由して、比較制御回路40のスイッチ41aに出力される。信号Axmは、信号CLKを受けたインバータ524からインバータ525、インバータ526、及び、インバータ527を経由して、比較制御回路40のスイッチ42aに出力される。
信号CNTL531は、信号CLKに同期して(すなわち、入力信号Viがサンプル及びホールドされてから各時刻T3からT12まで毎に)、逐次比較動作制御回路530からインバータ523又はインバータ525へ出力される。信号CNTL531はtd=|Axp−Axm|を決定する2進数を表す。従って、逐次比較動作制御回路530が制御するtd=|Axp−Axm|を用いて、ラッチ部20、入力部30、比較動作制御回路40、及び、遅延回路520は、信号Vi+の電位と信号Vi−の電位の比較を行う。なお、逐次比較動作制御回路530の制御、及び、その制御によって、信号Vi+の電位と信号Vi−の電位の差を検出し、デジタル化する方法は図15のフローチャートを用いて説明する。
そして、一連のラッチ部20、入力部30、比較動作制御回路40、及び、遅延回路520の動作の後、時刻T2及び時刻T9に、逐次比較動作制御回路530が検出した信号Vi+の電位と信号Vi−の電位の差を表すデジタル信号Doutが、逐次比較動作回路530により出力される。
s600:逐次比較動作制御回路530は、サンプリングホールド回路540に制御信号532を出力し、入力信号Viをサンプルホールドする。次いで、s605へ進む。
s605:逐次比較動作制御回路530は、遅延回路520に信号CNTL531を出力し、td=|Axp−Axm|=0とする。すなわち、信号Axp及び信号Axmの信号Aからの遅延は0nsである。次いで、s610へ進む。
s610:その後、遅延回路520は、信号CLKを受け、信号A、信号Axp、信号Axmを出力する信号出力動作をする。次いで、逐次比較動作制御回路530は、ラッチ部20から出力される信号Vo+、信号Vo−を受け取り、信号Vo+の論理が”H”なら、信号Vi+の電位は信号Vi−の電位より高いと判断し、最上位ビットを”1”とし、s615へ進む。一方、信号Vo+の論理が”L”なら、信号Vi+の電位は信号Vi−の電位より低いと判断し、最上位ビットを”0”とし、s685へ進む。
s620:その後、遅延回路520はs610と同様の信号出力動作をする。次いで、逐次比較動作制御回路530は、信号Vo+の論理が”H”なら、信号Vi+の電位は信号Vi−の電位+0.4Vより高いと判断し、第2ビットを”1”とし、s625へ進む。一方、信号Vo+の論理が”L”なら、信号Vi+の電位は信号Vi−の電位+0.4Vより低いと判断し、第2ビットを”0”とし、s630へ進む。
s625:逐次比較動作制御回路530は、遅延回路520に信号CNTL531を出力し、信号Axpの信号Aからの遅延を0ns、信号Axmの信号Aからの遅延を0.36nsとし、td=|Axp−Axm|=0.36nsとする。次いで、s635へ進む。
s645:逐次比較動作制御回路530は、遅延回路520に信号CNTL531を出力し、信号Axpの信号Aからの遅延を0ns、信号Axmの信号Aからの遅延を0.38nsとし、td=|Axp−Axm|=0.38nsとする。次いで、s665へ進む。
s665:その後、遅延回路520はs610と同様の信号出力動作をする。次いで、逐次比較動作制御回路530は、信号Vo+の論理が”H”なら、信号Vi+の電位は信号Vi−の電位+0.7Vより高いと判断し、第4ビットを”1”とし、2進数(1111)を表すデジタル信号Doutを出力する。一方、信号Vo+の論理が”L”なら、信号Vi+の電位は信号Vi−の電位+0.7Vより低いと判断し、第4ビットを”0”とし、2進数(0111)を表すデジタル信号Doutを出力する。
s650:逐次比較動作制御回路530は、遅延回路520に信号CNTL531を出力し、信号Axpの信号Aからの遅延を0ns、信号Axmの信号Aからの遅延を0.34nsとし、td=|Axp−Axm|=0.34nsとする。次いで、s670へ進む。
s630:逐次比較動作制御回路530は、遅延回路520に信号CNTL531を出力し、信号Axpの信号Aからの遅延を0ns、信号Axmの信号Aからの遅延を0.22nsとし、td=|Axp−Axm|=0.22nsとする。次いで、s640へ進む。
s640:その後、遅延回路520はs610と同様の信号出力動作をする。次いで、逐次比較動作制御回路530は、信号Vo+の論理が”H”なら、信号Vi+の電位は信号Vi−の電位+0.2Vより高いと判断し、第3ビットを”1”とし、s660へ進む。一方、信号Vo+の論理が”L”なら、信号Vi+の電位は信号Vi−の電位+0.2Vより低いと判断し、第3ビットを”0”とし、s655へ進む。
s680:その後、遅延回路520はs610と同様の信号出力動作をする。次いで、逐次比較動作制御回路530は、信号Vo+の論理が”H”なら、信号Vi+の電位は信号Vi−の電位+0.3Vより高いと判断し、第4ビットを”1”とし、2進数(1101)を表すデジタル信号Doutを出力する。一方、信号Vo+の論理が”L”なら、信号Vi+の電位は信号Vi−の電位+0.3Vより低いと判断し、第4ビットを”0”とし、2進数(0101)を表すデジタル信号Doutを出力する。
s675:その後、遅延回路520はs610と同様の信号出力動作をする。次いで、逐次比較動作制御回路530は、信号Vo+の論理が”H”なら、信号Vi+の電位は信号Vi−の電位+0.1Vより高いと判断し、第4ビットを”1”とし、2進数(1001)を表すデジタル信号Doutを出力する。一方、信号Vo+の論理が”L”なら、信号Vi+の電位は信号Vi−の電位+0.1Vより低いと判断し、第4ビットを”0”とし、2進数(0001)を表すデジタル信号Doutを出力する。
s685:逐次比較動作制御回路530は、s615におけると同様の動作を行い、信号Axpの信号Aからの遅延を0.3nsとする。次いで、s690へ進む。
s695:逐次比較動作制御回路530は、s625におけるのと同様の動作を行い、信号Axpの信号Aからの遅延を0.36nsとする。次いで、s705へ進む。
s705:逐次比較動作制御回路530及び遅延回路520は、s635におけるのと同様の動作を行い、信号Vo+の論理が”L”なら、信号Vi−の電位は信号Vi+の電位+0.6Vより高いと判断し、第3ビットを”0”とし、s715へ進む。一方、信号Vo+の論理が”H”なら、信号Vi−の電位は信号Vi+の電位+0.6Vより低いと判断し、第3ビットを”1”とし、s720へ進む。
s735:逐次比較動作制御回路530及び遅延回路520は、s665におけるのと同様の動作を行い、信号Vo+の論理が”L”なら、信号Vi−の電位は信号Vi+の電位+0.7Vより高いと判断し、第4ビットを”0”とし、2進数(0000)を表すデジタル信号Doutを出力する。一方、信号Vo+の論理が”H”なら、信号Vi−の電位は信号Vi+の電位+0.7Vより低いと判断し、第4ビットを”1”とし、2進数(1000)を表すデジタル信号Doutを出力する。
s720:逐次比較動作制御回路530は、s650におけるのと同様の動作を行い、信号Axpの信号Aからの遅延を0.34nsとする。次いで、s740へ進む。
s740:逐次比較動作制御回路530及び遅延回路520は、s670におけるのと同様の動作を行い、信号Vo+の論理が”L”なら、信号Vi−の電位は信号Vi+の電位+0.5Vより高いと判断し、第4ビットを”0”とし、2進数(0100)を表すデジタル信号Doutを出力する。一方、信号Vo+の論理が”H”なら、信号Vi−の電位は信号Vi+の電位+0.5Vより低いと判断し、第4ビットを”1”とし、2進数(1100)を表すデジタル信号Doutを出力する。
s710:逐次比較動作制御回路530及び遅延回路520は、s660におけるのと同様な動作を行い、信号Vo+の論理が”L”なら、信号Vi−の電位は信号Vi+の電位+0.2Vより高いと判断し、第3ビットを”0”とし、s730へ進む。一方、信号Vo+の論理が”H”なら、信号Vi−の電位は信号Vi+の電位+0.2Vより低いと判断し、第3ビットを”1”とし、s725へ進む。
s730:逐次比較動作制御回路530は、s660におけるのと同様な動作を行い、信号Axpの信号Aからの遅延を0.26nsとする。次いで、s750へ進む。
s750:逐次比較動作回路530及び遅延回路520は、s680と同様の動作を行い、信号Vo+の論理が”L”なら、信号Vi−の電位は信号Vi+の電位+0.3Vより高いと判断し、第4ビットを”0”とし、2進数(0010)を表すデジタル信号Doutを出力する。一方、信号Vo+の論理が”H”なら、信号Vi−の電位は信号Vi+の電位+0.3Vより低いと判断し、第4ビットを”1”とし、2進数(1010)を表すデジタル信号Doutを出力する。
s745:逐次比較動作回路530及び遅延回路520は、s645と同様の動作を行い、信号Vo+の論理が”L”なら、信号Vi−の電位は信号Vi+の電位+0.1Vより高いと判断し、第4ビットを”0”とし、2進数(0110)を表すデジタル信号Doutを出力する。一方、信号Vo+の論理が”H”なら、信号Vi−の電位は信号Vi+の電位+0.1Vより低いと判断し、第4ビットを”1”とし、2進数(1110)を表すデジタル信号Doutを出力する。
そこで、次のようにして、信号CNTL531が表す2進数と、信号Vi−の電位と信号Vi+の電位の差分との相関において、直線性がない場合に、アナログデジタル変換を行う。
次いで、図15のフローチャートに従って、等間隔点に対応する信号CNTL531を使用して、アナログデジタル変換をおこなって、第4欄に示す信号Doutで表されるデジタル値、すなわち、2進数を求める。
図16Bが示す表において、第1欄は信号Vi−の電位と信号Vi+の電位との差分ΔVi、第2欄は信号Axpの立ち下がりと信号Axmの立ち下がりの時間差td、第3欄は信号CNTL531により表される2進数、第4欄は信号Dout信号が表すバイナリーコード(2進数)、すなわち、ADC500によって信号Vi−の電位と信号Vi+の電位との差分ΔViを示すアナログ値を、デジタル値に変換した結果を示す。
そこで、次のようにして、信号CNTL531が表す2進数と、信号Vi−の電位と信号Vi+の電位の差分との相関において、直線性がない場合に、アナログデジタル変換を行う。
次いで、図15のフローチャートに従って、信号CNTL531を使用して、3回のtdの追加又は削減を変化させ、最終の信号CNTL531を記憶する。
次いで、図16Bの表を用いて、最終の信号CNTL531に対応する信号Doutの2進数を特定する。
以上より、図13のように、信号CNTL531と、信号Vi−の電位と信号Vi+の電位との差分との相関が比例関係になくても、図15の逐次比較動作をおこなって、アナログデジタル変換を行うことができる。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部(入力部30)、及び、前記反転相補信号をラッチするラッチ部(ラッチ部20)を有する比較器と、
第1信号(信号Axp又は信号Axm)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ(スイッチ41a)、及び、第2信号(信号Axp又は信号Axm)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチ(スイッチ42a)を有する比較動作制御回路40と、
前記第1信号(信号Axp又は信号Axm)と、前記第2信号(信号Axp又は信号Axm)を出力する遅延回路520と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチ(スイッチ41a)の切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチ(スイッチ42a)の切断を制御する前記第2信号の論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、
を備える逐次比較型アナログデジタル変換装置である。
そうすると、一般的な逐次比較型アナログデジタル変換装置において、信号のサンプリング時に確保した電荷を閉じ込めたノードに接続する容量は、回路面積の増大を招いている。
しかし、実施例6のADC500においては、入力部30の信号Vi+をゲートにうけるNMOSトランジスタのドレインに接続する第1スイッチの切断時期と、入力部30の信号Vi−をゲートにうけるNMOSトランジスタのドレインに接続する第2スイッチの切断時期とに、差をつけることにより、電位の比較動作において、信号Vi+の電位と、信号Vi−の電位の内の一方に対して電位の増減を加えたのと同様な効果を生じる。
そうすると、実施例6のADC500に対しては、信号のサンプリング時に確保した電荷を閉じ込めたノードに接続する容量が不要である。従って、実施例6のADC500の回路面積を、一般的な逐次比較型アナログデジタル回路に比較し、小さくすることができる。
前記第1信号を出力する第1回路と、
前記第2信号を出力する第2回路と、を備え、
前記第1回路及び第2回路は、インバータ回路を含み、
前記インバータ回路は
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路の出力信号線に前記制御信号が表す2進数に応じて負荷容量を付加する回路とを備えることを特徴とするアナログデジタル変換装置である。
前記第1信号を出力する第1回路と、
前記第2信号を出力する第2回路と、を備え、
前記第1回路及び第2回路は、インバータ回路を含み、
前記インバータ回路は
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路とグランド電源線間の抵抗を前記制御信号が表す2進数に応じて可変とする回路とを備えることを特徴とするアナログデジタル変換装置である。
ラッチ部20、入力部30、及び、サンプリングホールド回路540は、実施例6において、説明したものと同様な回路であり、その構成及び動作の説明は省略する。
逐次比較動作制御回路630は、信号CLKに同期して、ラッチ部20、入力部30、比較動作制御回路640、遅延回路620に、相補入力信号Viを構成する信号Vi+の電位と信号Vi−の電位を比較する動作を、図15のフローチャートに示す比較動作を行わせる。後に記載するように、遅延回路620から出力する信号Axp1、2の内の一つの選択、及び、信号Axm1、2の内の一つの選択を行うため、逐次比較動作制御回路630が出力する信号CNTL631が表す2進数のビット数は、実施例6の信号CNTL531のビット数より1ビット多い。
また、信号Aの論理の立ち下がりと信号Axm1の立ち下がりの時間差及び信号Aの論理の立ち下がりと信号Axm2の立ち下がりの時間差は信号CNTL631が表す2進数に応じて変更される。
なお、上記では、信号Vi−がゲートの接続するN型トランジスタのソースに高電位電源Vccを接続又は切断するスイッチは2個、信号Vi+がゲートの接続するN型トランジスタのソースに高電位電源Vccを接続又は切断するスイッチは2個、であったが、それぞれ、2個とは限らず、2以上の複数であってもよい。その場合、それぞれのスイッチに接続する信号Axpn(nは2以上の正の整数)、信号Axmn(nは2以上の正の整数)それぞれは独立しており、それぞれの信号の論理の立ち下がり時期も独立して設定される。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部(入力部30)、及び、前記反転相補信号をラッチするラッチ部(ラッチ部20)を有する比較器と、
複数の第1信号(信号Axp又は信号Axm)それぞれの論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する複数の第1スイッチ(スイッチ41b、スイッチ41c)、及び、複数の第2信号(信号Axp又は信号Axm)それぞれの論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する複数の第2スイッチ(スイッチ42b、スイッチ42c)を有する比較動作制御回路640と、
前記第1信号(信号Axp又は信号Axm)それぞれと、前記第2信号(信号Axp又は信号Axm)それぞれを出力する遅延回路520と、
前記ラッチ部がラッチした信号の論理に基づいて、前記複数の第1スイッチ(スイッチ41a)それぞれの切断を制御する前記第1信号それぞれの論理変化の時期と、前記複数の第2スイッチ(スイッチ42a)それぞれの切断を制御する前記第2信号それぞれの論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、
を備える逐次比較型アナログデジタル変換装置である。
図18は、実施例8のADC回路700を示す。実施例7のADC600は、ラッチ部20、入力部30、比較動作制御回路40、遅延回路720、逐次比較動作制御回路530、及び、サンプリングホールド回路540を備える。
ラッチ部20、入力部30、比較動作制御回路40、逐次比較動作制御回路530、及び、サンプリングホールド回路540は、実施例6において、説明したものと同様な回路であり、その構成及び動作の説明は省略する。
インバータ727は信号CLKを受けその反転信号を出力する。インバータ723、インバータ726はインバータ727から出力される信号を受け、その反転信号を出力する。インバータ722、725はインバータ723、インバータ726から出力信号をそれぞれ受け、その反転信号を出力する。インバータ721、インバータ724は、インバータ722、インバータ725から出力される信号を受け、その反転信号を信号Axp、信号Axmとして出力する。
以上より、遅延回路720において、信号Aの立ち下がりから信号Axpの立ち下がりまでの時間差、及び、信号Aからの立ち下がりから信号Axmの立ち下がりまでの時間差は、遅延回路520と同様である。しかし、遅延回路720において、信号Axp、及び信号Axmの論理の立ち下がりの際の電位変化の期間が長くなる。インバータ721及びインバータ725から出力される信号が、波形成形用のインバータを介さずに、そのまま信号Axp及び信号Axmになっているため、信号Axpと信号Axmの信号の電位変化が緩やかなものとなるからである。
その結果、実施例1のADC500における場合と比較し、信号Vi+及び信号Vi−の電位を比較する際に、ラッチ部20と入力部30間の信号Vm及び信号Vpの電位の下降速度が変化することになる。
そうすると、図13に示した、信号Vi+の電位と信号Vi−の電位との差と、信号Aの立ち下がり時期と信号Axm1、2、信号Axp1、2の立ち下がり時期との相関を調整することができる。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部(入力部30)、及び、前記反転相補信号をラッチするラッチ部(ラッチ部20)を有する比較器と、
第1信号(信号Axp又は信号Axm)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ(スイッチ41a)、及び、第2信号(信号Axp又は信号Axm)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチ(スイッチ42a)を有する比較動作制御回路40と、
前記第1信号(信号Axp又は信号Axm)を出力する第1インバータ(インバータ721)と、前記第2信号(信号Axp又は信号Axm)を出力する第2インバータ(インバータ724)とを備える遅延回路520と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチ(スイッチ41a)の切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチ(スイッチ42a)の切断を制御する前記第2信号の論理変化の時期を制御する制御信号を、前記第1インバータ及び前記第2インバータに出力する逐次動作制御回路と、
を備える逐次比較型アナログデジタル変換装置である。
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路の出力信号線に前記制御信号が表す2進数に応じて負荷容量を付加する回路とを備えることを特徴とするアナログデジタル変換装置である。
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路とグランド電源線間の抵抗を前記制御信号が表す2進数に応じて可変とする回路とを備えることを特徴とするアナログデジタル変換装置である。
図19は、実施例9のADC回路800を示す。実施例9のADC800は、ラッチ部20、入力部30、比較動作制御回路840、遅延回路820、逐次比較動作制御回路530、及び、サンプリングホールド回路540を備える。
ラッチ部20、入力部30、逐次比較動作制御回路530、及び、サンプリングホールド回路540は、実施例6において、説明したものと同様な回路であり、その構成及び動作の説明は省略する。
以上より、遅延回路820により、ラッチ部20及び入力部30と高電位電源Vccとの、スイッチ41b、42bによる切断と、スイッチ43aによる入力部30とグランドVssとの接続は同時に行われる。また、遅延回路820により、逐次比較動作回路530の信号CNTL531が表す2進数に応じた、遅延時間の後、スイッチ41c、42cによるラッチ部20及び入力部30と高電位電源Vccとの切断が行われる。
以上より、遅延回路820により、41c、42cの切断時期を調整することにより、信号Vi+及び信号Vi−の電位を比較する際に、ラッチ部20と入力部30間の信号Vm及び信号Vpの電位の下降速度を調整することができる。そうすると、図13に示した、信号Vi+の電位と信号Vi−の電位との差と、信号Aの立ち下がり時期と信号Axm1、2、信号Axp1、2の立ち下がり時期との相関を調整することができる。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部(入力部30)、及び、前記反転相補信号をラッチするラッチ部(ラッチ部20)を有する比較器と、
第1信号(信号Axp2又は信号Axm2)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ(スイッチ41c)、第2信号(信号Axp2又は信号Axm2)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチ(スイッチ42c)、及び、第3信号(信号Axp1及び信号Axm1)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第3スイッチ(スイッチ41b)と第4スイッチ(スイッチ42b)とを有する比較動作制御回路840と、
前記第1信号(信号Axp又は信号Axm)と、前記第2信号(信号Axp又は信号Axm)と、第3信号(信号Axp1及び信号Axm1)とを出力する遅延回路820と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチ(スイッチ41a)の切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチ(スイッチ42a)の切断を制御する前記第2信号の論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次比較動作制御回路530と、
を備える逐次比較型アナログデジタル変換装置である。
図20は、実施例10のADC900を示す図である。ADC900は、ラッチ部20、入力部30、比較動作制御回路40、遅延回路520、及び、逐次比較動作制御回路530を備える。従って、ADC900は、サンプリングホールド回路540を含まない点において、ADC500と異なる。
以上より、サンプリングホールド回路540を含まないため、ADC900は、実施例6のADC500に比較し、回路が占める面積を縮小することができる。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部(入力部30)、及び、前記反転相補信号をラッチするラッチ部(ラッチ部20)を有する比較器と、
第1信号(信号Axp又は信号Axm)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ(スイッチ41a)、及び、第2信号(信号Axp又は信号Axm)の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチ(スイッチ42a)を有する比較動作制御回路40と、
前記第1信号(信号Axp又は信号Axm)と、前記第2信号(信号Axp又は信号Axm)を出力する遅延回路520と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチ(スイッチ41a)の切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチ(スイッチ42a)の切断を制御する前記第2信号の論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、
を備える逐次比較型アナログデジタル変換装置である。
信号処理装置1は、アンテナ2により受信した変調信号を、もとの信号を復元する装置である。フィルタ回路及び増幅器3は、変調信号のノイズを減衰させて増幅する回路である。ADC回路4は入力された変調信号をデジタル信号に変換する回路である。なお、ADC回路4は、実施例6から実施例10までのADC回路である。DSP復調器5は、ADC回路4によりデジタル化された信号を受け、変調前の信号を復元して、表示装置6又は音声発生装置7に出力する回路である。ここで、変調前の信号とは、表示装置6用の画像データに関する信号、音声発生装置7用の音声に関する信号等をいう。
以上より、ADC4においては、入力信号Viを構成する信号Vi+の電位及び信号Vi−の電位の差を逐次比較動作を行って検出するときに、比較動作制御回路を用いて行うため、回路を構成する素子数を減少させることができる。従って、受信機1全体における、ADC4の回路面積を減少させることができるため、受信機1全体の回路面積を減少させることができる。
アナログ受信信号からノイズを減衰するフィルタ回路(フィルタ回路及び増幅器3)と、
ノイズが減衰した前記アナログ受信信号を増幅する増幅器(フィルタ回路及び増幅器3)と、
前記ノイズが減衰したアナログ受信信号をデジタル信号に変換する、実施例6乃至実施例10の内の一つに記載されたアナログデジタル回路と、
前記ノイズが減衰した受信信号から変調前の信号を復元するDSP復調器(DSP復調器5)と、
を備えることを特徴とする受信機(受信装置1)である。
(付記1)
第1信号をゲート電極で受ける第1トランジスタと、第2信号をゲート電極で受ける第2トランジスタとからなる入力部と、
前記第1信号の電圧に応じて前記第1トランジスタによって電流が制御される第1電流経路と、
前記第2信号の電圧に応じて前記第2トランジスタによって電流が制御される第2電流経路と、
前記第1電流経路中の第1ノード及び前記第2電流経路中の第2ノード間の電位差を増幅するラッチ回路と、
前記第1トランジスタのドレインへの高電位の供給又はグランド電位の供給、または、前記ドレインへの高電位の供給又はグランド電位の供給の遮断を行う第1スイッチと、前記第2トランジスタのドレインへの高電位の供給又はグランド電位の供給、または、前記ドレインへの高電位の供給又はグランド電位の供給の遮断を行う第2スイッチと、前記第1電流経路及び前記第2電流経路にグランド電位を供給又は供給の遮断を行う第3スイッチとを有する比較動作制御部と、
前記第1スイッチ、前記第2スイッチ、前記第3スイッチの供給又は供給の遮断を独立して制御する比較動作設定部と、を備えることを特徴とする比較回路。
比較動作設定部は、
前記第1スイッチによる高電位の供給の遮断時期と、前記第2スイッチによる高電位の供給の遮断時期との間の期間を決定する遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする付記1記載の比較回路。
(付記3)
前記ラッチ回路は、
前記第1電流経路を構成する第3N型MOSトランジスタと、前記第2電流経路を構成する第4N型MOSトランジスタとが第1ノードと第2ノード間に交差接続されていることにより構成されるN型トランジスタラッチ部と、
前記第1電流経路を構成する第5P型MOSトランジスタと、第2電流経路を構成する第6P型MOSトランジスタとが第1ノードと第2ノード間に交差接続されていることにより構成されるP型トランジスタラッチ部と、を備えことを特徴とする付記1記載の比較回路。
第1信号をゲート電極で受ける第1トランジスタと、第2信号をゲートで受ける第2トランジスタとからなる入力部と、
前記第1信号の電圧に応じて前記第1トランジスタによって電流が制御される第1電流経路と、
前記第2信号の電圧に応じて前記第2トランジスタによって電流が制御される第2電流経路と、
前記第1電流経路中の第1ノード及び前記第2電流経路中の第2ノード間の電位差を増幅するラッチ回路と、
前記第1トランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第1スイッチと、第2トランジスタのドレインへの高電位VDDの供給又は供給の遮断を行う第2スイッチと、第1電流経路にグランドVSSを供給又は供給の遮断を行う第3スイッチと、第2電流経路にグランドVSSを供給又は供給の遮断を行う第4スイッチとを有する比較動作制御部と、
第1スイッチ、第2スイッチ、第3スイッチ、第4スイッチの供給又は供給の遮断を独立して制御する比較動作設定部と、を備えることを特徴とする比較回路。
(付記5)
比較動作設定部は、
前記第1スイッチによる高電位の供給の遮断時期と、前記第2スイッチによる高電位の供給の遮断時期との間の期間を決定する第1遅延回路と、
前記第3スイッチによる高電位の供給の遮断時期と、前記第4スイッチによる高電位の供給の遮断時期との間の期間を決定する第2遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする付記4記載の比較回路。
前記ラッチ回路は、
前記第1電流経路を構成する第3P型MOSトランジスタと、前記第2電流経路を構成する第4P型MOSトランジスタとが第1ノードと第2ノード間に交差接続されていることにより構成されるP型トランジスタラッチ部と、を備えることを特徴とする付記4記載の比較回路。
(付記7)
前記ラッチ回路は、
前記第1電流経路を構成する第3N型MOSトランジスタと、前記第2電流経路を構成する第4N型MOSトランジスタとが前記第1ノードと前記第2ノード間に交差接続されていることにより構成されるN型トランジスタラッチ部と、
前記第1電流経路を構成する第5P型MOSトランジスタと、前記第2電流経路を構成する第6P型トランジスタとが前記第1ノードと前記第2ノード間に交差接続されていることにより構成されるP型トランジスタラッチ部と、
前記第1ノードへの高電位の供給又は遮断を行う第6トランジスタと、
前記第2ノードへの高電位の供給又は遮断を行う第7トランジスタと、を備え、
前記比較動作設定部がさらに、前記第6トランジスタ及び前記第7トランジスタによる高電位の供給又は遮断の制御を行うことを特徴とする付記4記載の比較回路。
比較動作設定部は、
前記第6トランジスタによる高電位の供給の遮断時期と、前記第第7トランジスタによる高電位の供給の遮断時期との間の期間を決定する第3遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする付記7記載の比較回路。
(付記9)
前記ラッチ回路は、さらに、
前記第3N型MOSトランジスタと前記第1ノードとの間に直列接続され、前記第3N型MOSトランジスタと前記第1ノードの接続又は遮断を行う第8トランジスタと、
前記第4N型MOSトランジスタと前記第2ノードとの間に直列接続され、前記第4N型MOSトランジスタと前記第2ノードの接続又は遮断を行う第9トランジスタと、を備え、
前記比較動作設定部がさらに、前記第8トランジスタ及び前記第9トランジスタによる接続又は遮断の制御を行うことを特徴とする付記7記載の比較回路。
(付記10)
比較動作設定部は、
前記第8トランジスタによる遮断時期と、前記第第9トランジスタによる遮断時期との間の期間を決定する第4遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする付記9記載の比較回路。
第1信号をゲート電極で受ける第1トランジスタと、第2信号をゲート電極で受ける第2トランジスタとからなる入力部と、
前記第1信号の電圧に応じて前記第1トランジスタによって電流が制御される第1電流経路と、
前記第2信号の電圧に応じて前記第2トランジスタによって電流が制御される第2電流経路と、
前記第1電流経路中の前記第1ノード及び前記第2電流経路中の前記第2ノード間の電位差を増幅するラッチ回路と、
前記第1トランジスタのドレインへのグランド電位の供給又は供給の遮断を行う第1スイッチと、前記第2トランジスタのドレインへのグランド電位の供給又は供給の遮断を行う第2スイッチと、前記第1電流経路に高電位を供給又は供給の遮断を行う第3スイッチと、前記第2電流経路に高電位を供給又は供給の遮断を行う第4スイッチとを有する比較動作制御部と、
前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、前記第4スイッチの供給又は遮断を独立して制御する比較動作設定部と、を備えることを特徴とする比較回路。
前記比較動作設定部は、
前記第1スイッチによるグランド電位の供給の遮断時期と、前記第2スイッチによるグランド電位の供給の遮断時期との間の期間を決定する第1遅延回路と、
前記第3スイッチによるグランド電位の供給の遮断時期と、前記第4スイッチによるグランド電位の供給の遮断時期との間の期間を決定する第2遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする付記11記載の比較回路。
(付記13)
前記ラッチ回路は、
前記第1電流経路を構成する第3N型MOSトランジスタと、第2電流経路を構成する第4N型MOSトランジスタとが第1ノードと第2ノード間に交差接続されていることにより構成されるN型トランジスタラッチ部と、を備えることを特徴とする付記11記載の比較回路。
前記ラッチ回路は、
前記第1電流経路を構成する第3N型MOSトランジスタと、第2電流経路を構成する第4N型MOSトランジスタとが第1ノードと第2ノード間に交差接続されていることにより構成されるN型トランジスタラッチ部と、
第1電流経路を構成する第5P型MOSトランジスタと、第2電流経路を構成する第6P型MOSトランジスタとが第1ノードと第2ノード間に交差接続されていることにより構成されるP型トランジスタラッチ部と、を備え、
前記第1ノードへのグランド電位の供給又は遮断を行う第6トランジスタと、
前記第2ノードへのグランド電位の供給又は遮断を行う第7トランジスタと、を備え、
前記比較動作設定部は、さらに、前記第6トランジスタ及び前記第7トランジスタによるグランド電位の供給又は遮断を制御することを特徴とする付記11記載の比較回路。
(付記15)
比較動作設定部は、
前記第6トランジスタによる高電位の供給の遮断時期と、前記第第7トランジスタによる高電位の供給の遮断時期との間の期間を決定する第3遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする付記14記載の比較回路。
前記ラッチ回路は、さらに、
前記第3N型MOSトランジスタと前記第1ノードとの間に直列接続され、前記第3N型MOSトランジスタと前記第1ノードの接続又は遮断を行う第8トランジスタと、
前記第4N型MOSトランジスタと前記第2ノードとの間に直列接続され、前記第4N型MOSトランジスタと前記第2ノードの接続又は遮断を行う第9トランジスタと、を備え、
前記比較動作設定部がさらに、前記第8トランジスタ及び前記第9トランジスタによる接続又は遮断の制御を行うことを特徴とする付記14記載の比較回路。
(付記17)
比較動作設定部は、
前記第8トランジスタによる遮断時期と、前記第第9トランジスタによる遮断時期との間の期間を決定する第4遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする付記16記載の比較回路。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
第1信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ、及び、第2信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチを有する比較動作制御回路と、
前記第1信号と、前記第2信号を出力する遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチの切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチの切断を制御する前記第2信号の論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、
を備えるアナログデジタル変換装置。
(付記19)
前記相補入力信号の一方の信号、及び、他方の信号をサンプリングし、ホールドする回路を備えることを特徴とする付記18記載のアナログデジタル変換装置。
前記遅延回路は、
前記第1信号を出力する第1回路と、
前記第2信号を出力する第2回路と、を備え、
前記第1回路及び第2回路は、インバータ回路を含み、
前記インバータ回路は
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路の出力信号線に前記制御信号が表す2進数に応じて負荷容量を付加する回路とを備えることを特徴とする付記18記載のアナログデジタル変換装置。
(付記21)
前記遅延回路は、
前記第1信号を出力する第1回路と、
前記第2信号を出力する第2回路と、を備え、
前記第1回路及び第2回路は、インバータ回路を含み、
前記インバータ回路は
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路とグランド電源線間の抵抗を前記制御信号が表す2進数に応じて可変とする回路とを備えることを特徴とする付記18記載のアナログデジタル変換装置。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
複数の第1信号それぞれの論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する複数の第1スイッチ、及び、複数の第2信号それぞれの論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する複数の第2スイッチを有する比較動作制御回路と、
前記第1信号それぞれと、前記第2信号それぞれを出力する遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記複数の第1スイッチそれぞれの切断を制御する前記第1信号それぞれの論理変化の時期と、前記複数の第2スイッチそれぞれの切断を制御する前記第2信号それぞれの論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、
を備えるアナログデジタル変換装置。
(付記23)
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
第1信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ、及び、第2信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチを有する比較動作制御回路と、
前記第1信号を出力する第1インバータと、前記第2信号を出力する第2インバータとを備える遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチの切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチの切断を制御する前記第2信号の論理変化の時期を制御する制御信号を、前記第1インバータ及び前記第2インバータに出力する逐次動作制御回路と、
を備えるアナログデジタル変換装置。
第1インバータ及び第2インバータは、
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路の出力信号線に前記制御信号が表す2進数に応じて負荷容量を付加する回路とを備えることを特徴とする付記23記載のアナログデジタル変換装置。
(付記25)
第1インバータ及び第2インバータは、
入力された信号の論理を反転する論理反転回路と、
前記論理反転回路とグランド電源線間の抵抗を前記制御信号が表す2進数に応じて可変とする回路とを備えることを特徴とする付記23記載のアナログデジタル変換装置。
相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
第1信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ、第2信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチ、及び、第3信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第3スイッチと第4スイッチとを有する比較動作制御回路と、
前記第1信号と、前記第2信号と、第3信号とを出力する遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチの切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチの切断を制御する前記第2信号の論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、
を備えるアナログデジタル変換装置。
(付記27)
アナログ受信信号からノイズを減衰するフィルタ回路と、
ノイズが減衰した前記アナログ受信信号を増幅する増幅器と、
前記ノイズが減衰したアナログ受信信号をデジタル信号に変換する、付記18乃至付記26の内の一つに記載されたアナログデジタル回路と、
前記ノイズが減衰した受信信号から変調前の信号を復元するDSP復調器と、
を備えることを特徴とする信号処理装置。
2 アンテナ
3 フィルタ回路及び増幅器
4 ADC
5 DSP復調器
6 表示装置
7 音声発生装置
10、100、200、300、400 比較回路
20 ラッチ部
30、130、230、330、430 入力部
40、140、240、340、440 比較動作制御回路
50、150、250、350、450 比較設定回路
51、52、53 遅延回路
56 ロジック回路
60 高電位VDD電源
70 グランドVSS
op1、op2、op3、op4、op5、op6、op7、op8、op9、op10、op11、op12 オペレーション
120、220、320、420 P型トランジスタラッチ部
125、225、325、425 N型トランジスタラッチ部
Vcc 高電位
Vss グランド
CLK、A、Axp、Axm、Axp1、Axm1、Axp2、Axm2、Dout、Vp、Vm、Vi+、Vi−、Vo+、Vo− 信号
500、600、700、800、900 ADC
520、620、720、820 遅延回路
530、630 逐次比較動作制御回路
531、532 CNTL信号
540 サンプリングホールド回路
631 CNTL信号
640、840 比較動作制御回路
Claims (10)
- 第1信号をゲート電極で受ける第1トランジスタと、第2信号をゲート電極で受ける第2トランジスタとからなる入力部と、
前記第1信号の電圧に応じて前記第1トランジスタによって電流が制御される第1電流経路と、
前記第2信号の電圧に応じて前記第2トランジスタによって電流が制御される第2電流経路と、
前記第1電流経路中の第1ノード及び前記第2電流経路中の第2ノード間の電位差を増幅するラッチ回路と、
前記第1トランジスタのドレインへの高電位の供給又はグランド電位の供給、または、前記ドレインへの高電位の供給又はグランド電位の供給の遮断を行う第1スイッチと、前記第2トランジスタのドレインへの高電位の供給又はグランド電位の供給、または、前記ドレインへの高電位の供給又はグランド電位の供給の遮断を行う第2スイッチと、前記第1電流経路及び前記第2電流経路にグランド電位を供給又は供給の遮断を行う第3スイッチとを有する比較動作制御部と、
前記第1スイッチ、前記第2スイッチ、前記第3スイッチの前記供給又は供給の遮断を独立して制御する比較動作設定部と、を備えることを特徴とする比較回路。 - 比較動作設定部は、
前記第1スイッチによる高電位の供給の遮断時期と、前記第2スイッチによる高電位の供給の遮断時期との間の期間を決定する遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする請求項1記載の比較回路。 - 第1信号をゲート電極で受ける第1トランジスタと、第2信号をゲート電極で受ける第2トランジスタとからなる入力部と、
前記第1信号の電圧に応じて前記第1トランジスタによって電流が制御される第1電流経路と、
前記第2信号の電圧に応じて前記第2トランジスタによって電流が制御される第2電流経路と、
前記第1電流経路中の第1ノード及び前記第2電流経路中の第2ノード間の電位差を増幅するラッチ回路と、
前記第1トランジスタのドレインへの高電位の供給又は供給の遮断を行う第1スイッチと、前記第2トランジスタのドレインへの高電位の供給又は供給の遮断を行う第2スイッチと、前記第1電流経路にグランド電位を供給又は供給の遮断を行う第3スイッチと、前記第2電流経路にグランド電位を供給又は供給の遮断を行う第4スイッチとを有する比較動作制御部と、
前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、前記第4スイッチの前記供給又は供給の遮断を独立して制御する比較動作設定部と、を備えることを特徴とする比較回路。 - 比較動作設定部は、
前記第1スイッチによる高電位の供給の遮断時期と、前記第2スイッチによる高電位の供給の遮断時期との間の期間を決定する第1遅延回路と、
前記第3スイッチによる高電位の供給の遮断時期と、前記第4スイッチによる高電位の供給の遮断時期との間の期間を決定する第2遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする請求項3記載の比較回路。 - 第1信号をゲート電極で受ける第1トランジスタと、第2信号をゲート電極で受ける第2トランジスタとからなる入力部と、
前記第1信号の電圧に応じて前記第1トランジスタによって電流が制御される第1電流経路と、
前記第2信号の電圧に応じて前記第2トランジスタによって電流が制御される第2電流経路と、
前記第1電流経路中の前記第1ノード及び前記第2電流経路中の前記第2ノード間の電位差を増幅するラッチ回路と、
前記第1トランジスタのドレインへのグランド電位の供給又は供給の遮断を行う第1スイッチと、前記第2トランジスタのドレインへのグランド電位の供給又は供給の遮断を行う第2スイッチと、前記第1電流経路に高電位を供給又は供給の遮断を行う第3スイッチと、前記第2電流経路に高電位を供給又は供給の遮断を行う第4スイッチとを有する比較動作制御部と、
前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、前記第4スイッチの前記供給又は遮断を独立して制御する比較動作設定部と、を備えることを特徴とする比較回路。 - 前記比較動作設定部は、
前記第1スイッチによるグランド電位の供給の遮断時期と、前記第2スイッチによるグランド電位の供給の遮断時期との間の期間を決定する第1遅延回路と、
前記第3スイッチによるグランド電位の供給の遮断時期と、前記第4スイッチによるグランド電位の供給の遮断時期との間の期間を決定する第2遅延回路と、
前記期間の設定を行う設定回路と、を備えることを特徴とする請求項5記載の比較回路。 - 相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
第1信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ、及び、第2信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチを有する比較動作制御回路と、
前記第1信号と、前記第2信号を出力する遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチの切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチの切断を制御する前記第2信号の論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、を備えるアナログデジタル変換装置。 - 相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
複数の第1信号それぞれの論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する複数の第1スイッチ、及び、複数の第2信号それぞれの論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する複数の第2スイッチを有する比較動作制御回路と、
前記第1信号それぞれと、前記第2信号それぞれを出力する遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記複数の第1スイッチそれぞれの切断を制御する前記第1信号それぞれの論理変化の時期と、前記複数の第2スイッチそれぞれの切断を制御する前記第2信号それぞれの論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、を備えるアナログデジタル変換装置。 - 相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
第1信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ、及び、第2信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチを有する比較動作制御回路と、
前記第1信号を出力する第1インバータと、前記第2信号を出力する第2インバータとを備える遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチの切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチの切断を制御する前記第2信号の論理変化の時期を制御する制御信号を、前記第1インバータ及び前記第2インバータに出力する逐次動作制御回路と、
を備えるアナログデジタル変換装置。 - 相補入力信号を受け、前記相補入力信号の反転論理を有する反転相補信号を発生する入力部、及び、前記反転相補信号をラッチするラッチ部を有する比較器と、
第1信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第1スイッチ、第2信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第2スイッチ、及び、第3信号の論理に応じて、前記ラッチ部及び入力部を高電位電源と接続又は切断する第3スイッチと第4スイッチとを有する比較動作制御回路と、
前記第1信号と、前記第2信号と、前記第3信号とを出力する遅延回路と、
前記ラッチ部がラッチした信号の論理に基づいて、前記第1スイッチの切断を制御する前記第1信号の論理変化の時期と、前記第2スイッチの切断を制御する前記第2信号の論理変化の時期を制御する制御信号を前記遅延回路に出力する逐次動作制御回路と、を備えるアナログデジタル変換装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149496A JP5439976B2 (ja) | 2009-03-25 | 2009-06-24 | 比較回路、アナログデジタル変換装置 |
US12/731,055 US8130130B2 (en) | 2009-03-25 | 2010-03-24 | Comparison circuit and analog-to-digital conversion device |
US13/364,307 US8669895B2 (en) | 2009-03-25 | 2012-02-01 | Comparison circuit and analog-to-digital conversion device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009074286 | 2009-03-25 | ||
JP2009074286 | 2009-03-25 | ||
JP2009149496A JP5439976B2 (ja) | 2009-03-25 | 2009-06-24 | 比較回路、アナログデジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010252287A JP2010252287A (ja) | 2010-11-04 |
JP5439976B2 true JP5439976B2 (ja) | 2014-03-12 |
Family
ID=42783484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009149496A Expired - Fee Related JP5439976B2 (ja) | 2009-03-25 | 2009-06-24 | 比較回路、アナログデジタル変換装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8130130B2 (ja) |
JP (1) | JP5439976B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5765155B2 (ja) * | 2011-09-13 | 2015-08-19 | 富士通株式会社 | 電圧比較回路,a/d変換器および半導体装置 |
US9055634B2 (en) * | 2013-04-17 | 2015-06-09 | Kevin McDermott | Light emitting diode lighting device |
JP6244714B2 (ja) * | 2013-07-25 | 2017-12-13 | 富士通株式会社 | 電子回路 |
JP6299437B2 (ja) * | 2014-05-30 | 2018-03-28 | 富士通株式会社 | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 |
JP2017046046A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | コンパレータ、電子回路、及びコンパレータの制御方法 |
US10284188B1 (en) * | 2017-12-29 | 2019-05-07 | Texas Instruments Incorporated | Delay based comparator |
CN108494388B (zh) * | 2018-03-22 | 2020-10-09 | 中国电子科技集团公司第二十四研究所 | 一种高速低噪声动态比较器 |
US10673452B1 (en) | 2018-12-12 | 2020-06-02 | Texas Instruments Incorporated | Analog-to-digital converter with interpolation |
US10734985B2 (en) * | 2018-12-17 | 2020-08-04 | Qualcomm Incorporated | Comparators for power and high-speed applications |
US10673456B1 (en) | 2018-12-31 | 2020-06-02 | Texas Instruments Incorporated | Conversion and folding circuit for delay-based analog-to-digital converter system |
US11949418B2 (en) * | 2019-11-28 | 2024-04-02 | Rohm Co., Ltd. | Comparator circuit and ad converter |
US11316526B1 (en) | 2020-12-18 | 2022-04-26 | Texas Instruments Incorporated | Piecewise calibration for highly non-linear multi-stage analog-to-digital converter |
US11387840B1 (en) | 2020-12-21 | 2022-07-12 | Texas Instruments Incorporated | Delay folding system and method |
US11309903B1 (en) | 2020-12-23 | 2022-04-19 | Texas Instruments Incorporated | Sampling network with dynamic voltage detector for delay output |
US11438001B2 (en) | 2020-12-24 | 2022-09-06 | Texas Instruments Incorporated | Gain mismatch correction for voltage-to-delay preamplifier array |
US11962318B2 (en) | 2021-01-12 | 2024-04-16 | Texas Instruments Incorporated | Calibration scheme for a non-linear ADC |
US11316525B1 (en) | 2021-01-26 | 2022-04-26 | Texas Instruments Incorporated | Lookup-table-based analog-to-digital converter |
US11881867B2 (en) | 2021-02-01 | 2024-01-23 | Texas Instruments Incorporated | Calibration scheme for filling lookup table in an ADC |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297097A (en) * | 1988-06-17 | 1994-03-22 | Hitachi Ltd. | Large scale integrated circuit for low voltage operation |
US5272395A (en) * | 1991-04-05 | 1993-12-21 | Analog Devices, Inc. | CMOS strobed comparator |
JPH07221605A (ja) * | 1994-02-08 | 1995-08-18 | Hitachi Ltd | ラッチ回路並びにそれを用いたレジスタ回路およびパイプライン処理回路 |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100339023B1 (ko) * | 1998-03-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 문턱전압을조절할수있는플래쉬메모리장치의센싱회로 |
US6535415B2 (en) * | 1999-02-22 | 2003-03-18 | Hitachi, Ltd. | Semiconductor device |
KR100355227B1 (ko) | 2000-01-06 | 2002-10-11 | 삼성전자 주식회사 | 데이터 수신기 |
JP2002111451A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | ラッチ、およびd型フリップフロップ |
JP2002111448A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | ラッチ、およびd型フリップフロップ |
JP2008134496A (ja) * | 2006-11-29 | 2008-06-12 | Nec Electronics Corp | 階調電位発生回路、表示装置のデータドライバ、及びその表示装置 |
US8471749B2 (en) * | 2011-07-18 | 2013-06-25 | Freescale Semiconductor, Inc. | Comparator |
-
2009
- 2009-06-24 JP JP2009149496A patent/JP5439976B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-24 US US12/731,055 patent/US8130130B2/en not_active Expired - Fee Related
-
2012
- 2012-02-01 US US13/364,307 patent/US8669895B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100245149A1 (en) | 2010-09-30 |
US8669895B2 (en) | 2014-03-11 |
JP2010252287A (ja) | 2010-11-04 |
US20120127007A1 (en) | 2012-05-24 |
US8130130B2 (en) | 2012-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5439976B2 (ja) | 比較回路、アナログデジタル変換装置 | |
US10284188B1 (en) | Delay based comparator | |
US8334717B2 (en) | Dynamic comparator based comparison system | |
JP4705858B2 (ja) | アナログ・ディジタル変換回路 | |
US8198921B2 (en) | Dynamic comparator with background offset calibration | |
JP5009919B2 (ja) | A/d変換器 | |
US20130009796A1 (en) | Clock generator circuit for successive approximatiom analog to-digital converter | |
US8421664B2 (en) | Analog-to-digital converter | |
US8362933B2 (en) | Time-to-digital converter and operating method | |
US7649486B2 (en) | Flash A/D converter | |
US7986257B2 (en) | Comparator circuit and analog digital converter having the same | |
CN110545104A (zh) | 实施异步时钟生成的电路和方法 | |
US8907703B1 (en) | Isolated high voltage sampling network | |
JP4234543B2 (ja) | Ad変換器 | |
US8674869B2 (en) | A/D conversion circuit | |
CN110235372B (zh) | 一种具有降低回扫噪声的双倍数据速率时间内插量化器 | |
JP2010124405A (ja) | アナログ/デジタル変換回路 | |
JP2019097121A (ja) | ラッチドコンパレータ | |
Bekal et al. | An improved dynamic latch based comparator for 8-bit asynchronous SAR ADC | |
JP2022174262A (ja) | 電子回路 | |
Jiang et al. | A 16-channel 12-bit rail-to-rail successive approxmation register ADC for AFEs | |
JP5699908B2 (ja) | Ad変換回路及びad変換方法 | |
CN110048720B (zh) | 两步式快闪模/数转换器的参考电压控制电路 | |
JP2004200926A (ja) | Ad変換器 | |
JP2023073748A (ja) | Adコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5439976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |