CN101411066B - 信号处理电路、电平转换器、显示板驱动电路、显示装置以及信号处理方法 - Google Patents

信号处理电路、电平转换器、显示板驱动电路、显示装置以及信号处理方法 Download PDF

Info

Publication number
CN101411066B
CN101411066B CN2007800108813A CN200780010881A CN101411066B CN 101411066 B CN101411066 B CN 101411066B CN 2007800108813 A CN2007800108813 A CN 2007800108813A CN 200780010881 A CN200780010881 A CN 200780010881A CN 101411066 B CN101411066 B CN 101411066B
Authority
CN
China
Prior art keywords
signal
circuit
input
inverter circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800108813A
Other languages
English (en)
Other versions
CN101411066A (zh
Inventor
清水新策
酒井保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101411066A publication Critical patent/CN101411066A/zh
Application granted granted Critical
Publication of CN101411066B publication Critical patent/CN101411066B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明的信号处理电路包含：被供给输入信号的第1输入端子(X1)、被供给预定信号的第2输入端子(X2)、以及第1和第2CMOS反相器电路(81a、81b)，并且配备：将第1CMOS反相器电路的输入和第2CMOS反相器电路的输出相互连接，并将所述第1CMOS反相器电路的输出和第2CMOS反相器电路的输入相互连接的交叉混合反相器电路(81)；根据定时信号以及所述输入信号和预定信号，使所述第1和第2CMOS反相器电路流通电流的电流控制电路(80)；连接所述第1或所述第2CMOS反相器电路的输出，并取出输出信号的输出端子(Y1、Y2)；以及根据所述定时信号，使所述输出信号复位的复位电路(82)。根据上述组成，能以低电耗对振幅小的信号进行电平转换和闩锁。

Description

信号处理电路、电平转换器、显示板驱动电路、显示装置以及信号处理方法
技术领域
本发明涉及用于显示装置的驱动器等的信号处理电路(例如电平转换器)。
背景技术
显示板的驱动器(源极驱动器)等中，使用加大从显示板外供给的信号的振幅的电平转换器。作为揭示电平转换器结构的公知文献，可列举专利文献1、专利文献2。
图22(a)是示出专利文献1揭示的电平转换器的结构的电路图。该图示出的电平转换器110配备：供给输入信号IN的IN端子、供给输入信号的反相信号INB的INB端子、输出输出信号OUT的OUT端子、供给输出信号的反相信号OUTB的OUTB端子、由P沟道MOS晶体管103(负载晶体管)和N沟道MOS晶体管104(驱动器晶体管)组成的CMOS反相器电路101、由P沟道MOS晶体管105(负载晶体管)和N沟道MOS晶体管106(驱动器晶体管)组成的CMOS反相器电路102、以及2个P沟道MOS晶体管107和108。
这里，MOS晶体管107将其源极连接到高电位侧电源(Vdd)，漏极连接到MOS晶体管103的源极，栅极连接到CMOS反相器电路102的输出。
而且，MOS晶体管108将其源极连接到高电位侧电源(Vdd)，漏极连接到MOS晶体管102的源极，栅极连接到CMOS反相器电路101的输出。
还将MOS晶体管104的源极和MOS晶体管106的源极连接到低电位侧电源(Vss)，将CMOS反相器电路101的输入与IN端子连接，将CMOS反相器电路101的输出入与OUTB端子连接，将CMOS反相器电路102的输入与INB端子连接，将CMOS反相器电路102的输出与OUT端子连接。
上述电平转换器110中，如果输入信号为例如“H”(Vcc)，并且输入反相信号INB为例如“L”(Vss)，则CMOS反相器电路101的P沟道MOS晶体管103的电流供给能力比第2CMOS反相器电路的P沟道MOS晶体管105弱，而且CMOS反相器电路101的N沟道MOS晶体管104“导通”，CMOS反相器电路102的N沟道晶体管106“阻断”，所以OUTB端子的电位低于OUT端子。其结果，P沟道MOS晶体管107供给的电流量少于P沟道MOS晶体管108供给的电流量，使OUTB端子的电位进一步降低，最后变成Vss。因而，P沟道MOS晶体管108“导通”，而P沟道MOS晶体管107“阻断”，OUT端子变成Vdd。
这样，输入信号为“H”(Vcc)的情况下，对其进行电平转换，从而输出Vdd信号(参考图22(b)、(c))。
然而，为了上述那样用输入信号“H”(Vcc)使CMOS反相器电路101的N沟道MOS晶体管104“导通”，Vcc必须高于N沟道MOS晶体管的阈值电位(Vss+N沟道MOS晶体管的阈值电压)。也就是说，专利文献1揭示的电平转换器中，不能对低于N沟道MOS晶体管的阈值电位(振幅小)的输入信号进行电平转换。
这里，专利文献2揭示能对低于N沟道MOS晶体管的阈值电位的小输入信号作电平转换的结构。专利文献2揭示的电平转换器由恒流源对振幅小的输入信号加偏压，从而进行该输入信号的电平转换。
专利文献1：日本国公开专利公报“特开昭50—151433(公开日：1975年12月5日)”
专利文献2：日本国公开专利公报“特开平11—308091号(公开日：1999年11月5日)”然而，专利文献2记载的结构由恒流源产生恒定电流，存在耗电大的问题。
又，显示装置的驱动器电路等中，除进行电平转换外，还进行闩锁动作，但将专利文献1、2记载的电平转换器用于这种驱动器电路时，必须另行准备闩锁电路。
本发明是鉴于上述课题而完成的，其目的在于，提供一种能对振幅小的信号进行电平转换和闩锁并产生输出信号的耗电小的信号处理电路。
发明内容
为了解决上述课题，本发明的信号处理电路，配备：被供给输入信号的第1输入端子；被供给预定信号的第2输入端子；含有第1和第2CMOS反相器电路，并将第1CMOS反相器电路的输入和第2CMOS反相器电路的输出相互连接，并将所述第1CMOS反相器电路的输出和第2CMOS反相器电路的输入相互连接的交叉耦合反相器电路；以及电流控制电路，该电流控制电路连接第1电源以及所述第1和第2输入端子，并根据所述输入信号和预定信号，使所述第1和第2CMOS反相器电路流通电流，其中所述第1CMOS反相器电路的输入可连接所述第1输入端子且第2CMOS反相器电路的输入可连接所述第2输入端子、或所述第1CMOS反相器电路的输入可连接第2电源且第2CMOS反相器电路的输入也可连接所述第2电源、或所述第1CMOS反相器电路的输入和第2CMOS反相器电路的输入可相互连接，并且在所述第1CMOS反相器电路的输出或所述第2CMOS反相器电路的输出产生输出信号。
根据本信号处理电路，能下文那样地以低电耗对低于交叉耦合反相器电路的N沟道MOS晶体管的阈值电位的输入信号进行电平变换和闩锁。
作为一个例子，说明第1电源为高电位侧电源(VDD)，第2电源为低电位侧电源(VSS)的情况。再者，将第1CMOS反相器电路的负载晶体管记为晶体管3，第1CMOS反相器电路的驱动器晶体管记为晶体管5，第2CMOS反相器电路的负载晶体管记为晶体管4，第2CMOS反相器电路的驱动器晶体管记为晶体管6。
这里，作为前状态，考虑的情况为：将第1CMOS反相器电路的输入连接到第1输入端子或低电位侧电源(VSS)或第2CMOS反相器电路的输入，将第2CMOS反相器电路的输入连接到第2输入端子或低电位侧电源(VSS)或第1CMOS反相器电路的输入，从而晶体管3难流通电流，晶体管5容易流通电流，晶体管4容易流通电流，晶体管6难流通电流。
此状态下，将第1CMOS反相器电路的输入从第1输入端子或低电位侧电源(VSS)或第2CMOS反相器电路的输入断开，并将第2CMOS反相器电路的输入从第2输入端子或低电位侧电源(VSS)或第1CMOS反相器电路的输入断开，根据输入信号和预定信号使所述第1和第2CMOS反相器电路流通电流。例如，输入信号为“H”(VCC)，预定信号为“L”(VSS)，则对晶体管4的导通端子供给大电流，对晶体管3的导通端子供给小电流。
于是，晶体管4容易流通电流，晶体管6难流通电流，所以第2CMOS反相器电路的输出(OUT端子)的电位升高。另一方面，由于晶体管3难流通电流，连接在第1CMOS反相器电路的输出的晶体管4的控制端子(栅极)的电位比晶体管3的控制端(栅极)的电位升高得慢。因此，第2CMOS反相器电路的输出(OUT端子)及其连接的晶体管3的控制端子(栅极)的电位连续不断升高，使晶体管3不比晶体管4先流通电流。
其结果，来自高电位侧电源(VDD)的电流全部流到晶体管4，在第2CMOS反相器电路的输出(OUT端子)上输出等于高电位侧电源(VDD)的电位的信号(输出信号OUT)。即，能将低于N沟道MOS晶体管的阈值电位的输入信号“H”(VCC)全振幅地电平转换到高电位侧电源(VDD)的电位。又，此状态下，即使输入信号从“H”(VCC)变成“L”(VSS)，也由于第1CMOS反相器电路的晶体管3阻断，第2CMOS反相器电路的输出(OUT端子)及其连接的晶体管3的控制端子(栅极)的电位不变化。即，维持(闩锁)等于电平转换后的高电位侧电源(VDD)的电位的信号。
而且，仅在进行电平转换(使VCC变化到VDD)时电流从高电位侧电源(VDD)流到交叉耦合反相器电路，所以也能抑制耗电。
本信号处理电路中，也可所述电流控制电路配备：开关晶体管、第1电流控制晶体管和第2电流控制晶体管，将第1电流控制晶体管的控制端子连接到第1输入端子，将第2电流控制晶体管的控制端子连接到第2输入端子，并且所述开关晶体管导通时将第1和第2电流控制晶体管的一导电端子连接到所述第1电源。
本信号处理电路中，也可配备第1和第2复位开关，第1复位开关导通时，将所述第1CMOS反相器电路的输入与所述第1输入端子或第2电源连接，第2复位开关导通时，将所述第2CMOS反相器电路的输入与所述第2输入端子或第2电源连接，并且所述开关晶体管阻断时，使所述第1和第2复位开关导通。
本信号处理电路中，所述预定信号可以是等于第2电源的电位的恒定电位信号。而且，所述预定信号也可以是是输入信号的反相信号。所述预定信号又可以是高于接地电位且低于N沟道MOS晶体管的阈值电位的恒定电位信号。而且，所述预定信号还可以是高于接地电位且低于输入信号最高电位的恒定电位信号。
本信号处理电路中，可以所述第1电源是高电位侧电源，第2电源是低电位侧电源，并且由P沟道MOS晶体管构成第1和第2电流控制晶体管以及开关晶体管，由N沟道MOS晶体管构成第1和第2复位开关。
本信号处理电路中，可以所述第1电源是低电位侧电源，第2电源是高电位侧电源，并且由N沟道MOS晶体管构成第1和第2电流控制晶体管以及开关晶体管，由P沟道MOS晶体管构成第1和第2复位开关。
本发明的信号处理电路，配备：被供给输入信号的第1输入端子；被供给预定信号的第2输入端子；含有第1和第2CMOS反相器电路，并将第1CMOS反相器电路的输入和第2CMOS反相器电路的输出相互连接，并将所述第1CMOS反相器电路的输出和第2CMOS反相器电路的输入相互连接的交叉耦合反相器电路；连接第1电源以及所述第1和第2输入端子，并根据定时信号以及所述输入信号和预定信号，使所述第1和第2CMOS反相器电路流通电流的电流控制电路；与所述第1CMOS反相器电路的输出或所述第2CMOS反相器电路的输出连接的输出端子，输出信号通过该输出端子进行输出；以及根据所述定时信号，使输出信号复位的复位电路。
本信号处理电路中，也可所述电流控制电路配备：开关晶体管、第1电流控制晶体管和第2电流控制晶体管，对所述开关晶体管的控制端子输入所述定时信号，将第1电流控制晶体管的控制端子连接到第1输入端子，并将第2电流控制晶体管的控制端子连接到第2输入端子，将第1CMOS反相器电路连接到所述第1电流控制晶体管和第2电源，将第2CMOS反相器电路连接到所述第2电流控制晶体管和第2电源，由所述定时信号使开关晶体管导通时，将第1和第2电流控制晶体管的一导通端子连接到所述第1电源。
本信号处理电路中，所述预定信号可以是输入信号的反相信号。所述预定信号又可以是恒定电位信号。
本信号处理电路中，以所述输入信号的最低电位等于所述第2电源的电位并且该输入信号的最高电位低于N沟道MOS晶体管的阈值电位的情况为佳。
本信号处理电路中，还能构成所述复位电路在所述开关晶体管阻断时，将第1CMOS反相器电路的输入连接到所述第1输入端子，并将第2CMOS反相器电路的输入连接到第2输入端子。此情况下，可将所述预定信号取为输入信号的反相信号或高于第2电源的电位且低于N沟道MOS晶体管阈值电位(第2电源的电位与N沟道MOS晶体管的阈值电位之间的电位)的恒定电位信号。又，此情况下，可构成第1电流控制晶体管的沟道尺寸与第2电流控制晶体管的沟道尺寸不同，所述第1CMOS反相器电路的逻辑阈值与第2CMOS反相器电路的逻辑阈值也不同，而且所述预定信号是等于第2电源的电位的恒定电位信号。
本信号处理电路中，所述复位电路可在所述开关晶体管阻断时，将所述第1CMOS反相器电路的输入和第2CMOS反相器电路的输入连接到所述第2电源。此情况下，能将所述预定信号取为输入信号的反相信号或高于第2电源的电位且低于输入信号的最高电位的恒定电位信号。又，此情况下，可构成第1电流控制晶体管的沟道尺寸与第2电流控制晶体管的沟道尺寸不同，所述第1CMOS反相器电路的逻辑阈值与第2CMOS反相器电路的逻辑阈值也不同，而且所述预定信号是等于第2电源的电路的恒定电位信号。
本信号处理电路中，所述复位电路可在所述开关晶体管阻断时，将所述第1CMOS反相器电路的输入和第2CMOS反相器电路的输入相互连接。
本发明的电平转换器，配备上述信号处理电路。
本发明的显示装置，配备显示板和上述显示板驱动电路。此情况下，可在单片上形成所述显示板和显示板驱动电路。
本发明的信号处理方法，通过使用上述信号处理电路，对输入信号进行电平转换和闩锁。此情况下，可电平转换前将输入信号原样当作输出信号，电平转换时根据此输入信号的电平进行电平转换。
综上所述，根据本发明的信号处理电路，能以低电耗对低于N沟道MOS晶体管的阈值电位的输入的信号进行电平转换，而且进行闩锁。
附图说明
图1是示出本发明实施方式的电平转换器闩锁电路的一种组成的电路图。
图2是示出本发明实施方式的电平转换器闩锁电路的另一种组成的电路图。
图3是示出本发明实施方式的电平转换器闩锁电路的另一种组成的电路图。
图4是示出本发明实施方式的电平转换器闩锁电路的另一种组成的电路图。
图5是示出本发明实施方式的电平转换器闩锁电路的另一种组成的电路图。
图6是示出本发明实施方式的电平转换器闩锁电路的另一种组成的电路图。
图7是示出本发明实施方式的电平转换器闩锁电路的另一种组成的电路图。
图8是示出本发明实施方式的电平转换器闩锁电路的另一种组成的电路图。
图9是说明图1的电平转换器闩锁电路的动作的时序图。
图10是说明图3的电平转换器闩锁电路的动作的时序图。
图11是说明图4的电平转换器闩锁电路的动作的时序图。
图12是说明图6的电平转换器闩锁电路的动作的时序图。
图13是说明图2的电平转换器闩锁电路的动作的时序图。
图14是说明图7的电平转换器闩锁电路的动作的时序图。
图15是示出本液晶显示装置的组成的模式图。
图16是示出本数字驱动器的组成的电路图。
图17是示出本数字驱动器的组成的电路图。
图18是示出配备本数字驱动器的一信号处理组件的组成的电路图。
图19是说明本数字驱动器的动作的时序图。
图20是说明本电平转换器闩锁电路的动作的时序图。
图21(a)是示出CMOS反相器电路的组成的电路图。
图21(b)是说明图21(a)所示CMOS反相器电路的逻辑阈值用的曲线图。
图22(a)是示出已有电平转换器的组成的电路图。
图22(b)是说明图22(a)所示已有电平转换器的动作(输入)的时序图。
图22(c)是说明图22(a)所示已有电平转换器的动作(输出)的时序图。
标号说明
10是液晶显示装置，30是显示部，40是栅极驱动器，70是电平转换器闩锁电路(信号处理电路)，80是电流控制电路，81是交叉耦合反相器电路，82是复位电路，90是源极驱动器(显示板驱动电路)。
具体实施方式
根据图1～图20说明本实施方式如下。图15是示出本实施方式的液晶显示装置的组成的框图。如该图所示，本液晶显示装置10，配备显示部30、栅极驱动器40和源极驱动器90。这里，在同一基片上形成显示部30、栅极驱动器40和源极驱动器90，构成“在板系统”。对源极驱动器90供给输入信号(视频数据)和各种控制信号。显示部30中，还在往行方向(横向)延伸的多条扫描信号线与往列方向(纵向)延伸的多条数据信号线的焦点附近设置像素。
图16是示出本液晶显示装置的源极驱动器的组成的电路图。本源极驱动器90是根据从板外输入的数字输入信号(例如6位)产生模拟信号电位，并将其供给显示部30的各数据信号线的数字驱动器。如图16所示，数字驱动器90配备多个信号处理组件(未图示)、3条输入信号线DR、DG和DV、3条开关控制线PR、PG和PB、以及1条闩锁脉冲线Y1。
各信号处理组件配备：(移位寄存器内的)1个触发器F、1个电路组件g、1个DAC和1个时分开关组件W，各信号处理组件中处理显示部的3条数据信号线SR、SG、SB。再者，各时分开关组件W具有3个模拟开关ER、EG、EB。
各电路组件g配备：往列方向排的3个前级闩锁组件BR、BG和BB、往列方向排的3个后级闩锁组件CR、CG和CB、以及1个选择开关组件K。
这里虽未图示，但各前级闩锁组件配备6个第1闩锁电路(信号处理电路)，各后级闩锁组件配备6个第2闩锁电路。又，如图16所示，选择开关组件K配备3个开关电路JR、JG和JB。再者，选择开关电路JR、JG、JB分别包含与后级闩锁组件CR、CG、CB对应的6位份额的开关元件，选择开关组件K具有18位份额的开关元件。
例如，第1信号处理组件配备触发器F1、电路组件g1、DAC1和时分开关组件W1，对应于3条数据信号线SR1、SG1、SB1。再者，时分开关组件W1配备3个模拟开关ER1、EG1、EB1。这里，电路组件g1具有3个前级闩锁组件BR1、BG1和BB1、3个后级闩锁组件CR1、CG1和CB1、以及选择开关组件K1。再者，选择开关组件K1配备3个开关电路JR1、JG1、JB1。
又，如图16所示，将各前级闩锁组件连接到对应的触发器、对应的输入信号线和对应的后级闩锁组件。而且，各后级闩锁组件通过对应的开关电路连接DAC，并连接同一闩锁脉冲型Y1。图18示出前级闩锁组件BR1与其对应的后级闩锁组件CR1的连接关系。
如图18所示，将属于前级闩锁组件BR1的6个第1闩锁电路LR1～LR6全部连接到移位寄存器内的相应触发器F1。而且，第1闩锁电路LR1～LR6分别连接输入信号线DR(6位布线)内的相应布线(1位布线)。又，第1闩锁电路LR1～LR6分别连接后级闩锁组件CR1内相应的第2闩锁电路。例如，第1闩锁电路LR1连接第2闩锁电路Lr1，第1闩锁电路LR6连接第2闩锁电路Lr6。另一方面，将第2闩锁电路Lr1～Lr6全部连接到闩锁脉冲型Y1，并通过对应的开关电路JR1连接到DAC1。
又，将选择开关组件K具有的3个开关电路(JR、JG、JB)分别连接到对应的开关控制线(PR、PG、PB)。例如，选择开关组件K1的开关电路JR1连接开关控制线PR，开关电路JG1连接开关控制线PG，开关电路JB1连接开关控制线PB。
而且，将各DAC通过对应的时分开关组件W连接到3条数据信号线。例如，DAC1通过时分开关组件W1连接数据信号线SR1、SG1、SB1。
又，将各时分开关组件W具有的3个模拟开关(ER、EG、EB)分别连接到对应的开关控制线(PR、PG、PB)，并连接到对应的数据信号线(SR、SG、SB)。
例如，将时分开关组件W1的模拟开关ER1连接到开关控制线PR1并连接到数据信号线SR1，模拟开关EG1连接到开关控制线PG1并连接到数据信号线SG1，模拟开关EB1连接到开关控制线PB1并连接到数据信号线SB1。
这样，例如连接红输入信号线DR的前级闩锁组件BR、后级闩锁组件CR1、开关电路JR、DAC和模拟开关ER承担红(R)信号的处理，并将处理后的模拟信号输出到红数据信号线SR。对绿(G)和蓝(B)信号的处理也相同。再者，各DAC以时分方式承担3色信号的处理。
图19的时序图示出数字驱动器90的信号处理流程。这里，将R1～R640当作与数据信号线SR1～SR640对应的6位输入信号数据，将G1～G640当作与数据信号线SG1～SG640对应的6位输入信号数据，将B1～B640当作与数据信号线SB1～SB640对应的6位输入信号数据。而且，将前级闩锁组件的输出信号表为LI，后级闩锁组件的输出信号表为LO，选择开关电路的输出信号表为SO。
在F1的输出脉冲(SMP)为高→低(作用)的定时，前级闩锁组件BR1对输入信号R1进行闩锁(和电平转换)，前级闩锁组件BG1和前级闩锁组件BB1分别对输入信号G1和B1进行闩锁(和电平转换)。同样，随着F2……F640的输出脉冲依次高→低，依次对R2、G2、B2、……、R640、G640、B640进行闩锁(和电平转换)。再者，后文详述各前级闩锁组件具有的闩锁和电平转换功能。
于是，将输入信号R2、G2、B2、……、R640、G640、B640全部闩锁(并电平转换)后，闩锁脉冲线Y1的输出脉冲变成高(H)。由此，将各前级闩锁组件闩锁的输入信号R2、G2、B2、……、R640、G640、B640全部同时闩锁在相应的后级闩锁组件。
接着，在开关控制线PR的输出脉冲变成高的定时，连接开关控制线PR的全部开关电路JR1……同时导通，将输入信号R1……输入到相应的DAC1……。由此，将输入信号R1、……、R640分别变换成模拟信号电位Ra1、……、Ra640。这里，开关控制线PR也连接相应的模拟开关，在开关控制线PR的输出脉冲变成高的定时，连接在开关控制线PR的全部模拟开关ER1……同时导通，所以将信号电位Ra1、……、Ra640分别通过变成导通的模拟开关供给相应的数据信号线SR1、……、SR640。
接着，在开关控制线PG的输出脉冲变成高的定时，连接开关控制线PG的全部开关电路JG1……同时导通，将输入信号G1、……、G640输入到相应的DAC1……。由此，将输入信号G1……分别变换成模拟信号电位Ga1、……、Ga640。这里，开关控制线PG也连接相应的模拟开关，在开关控制线PG的输出脉冲变成高的定时，连接在开关控制线PG的全部模拟开关EG1……同时导通，所以将信号电位Ga1、……、Ga640分别通过变成导通的模拟开关供给相应的数据信号线SG1、……、SG640。
接着，在开关控制线PB的输出脉冲变成高的定时，连接开关控制线PB的全部开关电路JB1……同时导通，将输入信号B1……输入到相应的DAC1……。由此，将输入信号B1、……、B640分别变换成模拟信号电位Ba1、……、Ba640。这里，开关控制线PB也连接相应的模拟开关，在开关控制线PB的输出脉冲变成高的定时，连接在开关控制线PB的全部模拟开关ENB1……同时导通，所以将信号电位Ba1、……、Ba640分别通过变成导通的模拟开关供给相应的数据信号线SB1、……、SB640。
再者，也能如图17那样构成数字驱动器90。即，其组成为：从图16所示的组成删除时分开关电路W1、……、W640和3条开关控制线PR、PG、PB，而在各信号处理组件g1、……、g640设置3个DAC。
图17的组成中，1个触发器、1个选择开关电路、3个DAC加上显示部30的3条数据信号线对应于1个信号处理组件。例如，触发器F1、选择开关电路K1、DAC1r、DAC1g和DAC1b加上3条数据信号线SR1、SR2和SR3对应于信号处理组件g1。信号处理组件g1配备前级闩锁组件BR1、BG1和BB1、以及后级闩锁组件CR1、CG1和CB1，选择开关K1配备开关电路JR1、JG1、JB1。
而且，将后级闩锁组件CR1通过开关电路JR1连接到DAC1r，将后级闩锁组件CG1通过开关电路JG1连接到DAC1g，将后级闩锁组件CB1通过开关电路JB1连接到DAC1b。
还将后级闩锁组件CR1、CG1、CB1和开关电路JR1、JG1、JB1连接到同一闩锁脉冲型Y1。图17示出的数字驱动器的信号处理流程如图20的时序图所示。
本实施方式中，通过如图1～图8那样构成前级闩锁组件的第1闩锁电路(下文称为电平转换器闩锁电路)，能以低电耗对低于N沟道MOS晶体管的阈值电位的输入信号进行电平转换和闩锁。下文对此进行说明。
图1是示出本实施方式的电平转换器闩锁电路的一种组成的电路图。如该图所示，本电平转换器闩锁电路70配备：第1输入端子X1、第2输入端子X2、第1输出端子Y1、第2输出端子Y2、电流控制电路80、交叉耦合反相器电路81和复位电路82。
电流控制电路80配备3个P沟道MOS晶体管20～22。交叉耦合反相器电路81配备2个P沟道MOS晶体管23和24、以及2个N沟道MOS晶体管25、26。复位电路82配备2个N沟道MOS晶体管27、28。
交叉耦合反相器电路81具有的组成包含由晶体管23、25组成的第1CMOS反相器电路81a和由晶体管24、26组成的第2CMOS反相器电路81b，将第1CMOS反相器电路81a的输入和第2CMOS反相器电路81b的输出相互连接，并将第1CMOS反相器电路81a的输出和第2CMOS反相器电路81b的输入相互连接。即，将晶体管25、26的各源极连接到VSS，在节点n1上连接晶体管23、25的漏极并且在节点n2上连接晶体管23、25的栅极，在节点n3上连接晶体管24、26的漏极并且在节点n4上连接晶体管23、25的栅极，还将节点1、节点4和第2输出端子Y2连接，将节点2、节点3和第1输出端子Y1连接。
电流控制电路80中，将晶体管20的栅极连接触发器的输出，晶体管21的栅极连接第1输入端子X1，晶体管22的栅极连接第2输入端子X2，晶体管20的源极连接VDD，并将晶体管20的漏极和晶体管21、22的各源极连接。而且，晶体管21的漏极连接晶体管23的源极，晶体管22的漏极连接晶体管24的源极。利用上述组成，电流控制电路80根据触发器的输出(SMP)、输入到第1输入端子X1的信号和输入到第2输入端子X2的信号控制第1和第2CMOS反相器电路81a、81b中流通的电路。
复位电路82中，将晶体管27、28的各栅极和触发器的输出连接，将晶体管27的2个导通端子连接到第1输入端子X1和第1输出端子Y1，将晶体管28的2个导通端子连接到第2输入端子X2和第2输出端子Y2。
这里，分别对第1输入端子X1和第2输入端子X2供给图9所示的IN(第1输入信号)和INB(第2输入信号；IN的反相信号)的情况下，分别在第1输出端子Y1和第2输出端子Y2产生图9的OUT和OUTB表示的信号。下文对此进行说明。
例如，在图9的SMP为非作用“H(VDD)”且图9的IN为“H(VCC)”、INB为“L(VSS)”的状态下，晶体管20阻断，晶体管27、28导通。因而，通过X1对晶体管21、23、25的栅极供给VCC，通过X2对晶体管22、24、26的栅极供给VSS，晶体管21、23难流通电流，晶体管25容易流通电流，晶体管22、24容易流通电流，晶体管26难流通电流。
这里，图9的SMP变成“L”(作用)时，晶体管20导通，晶体管27、28阻断。于是，如上所述，晶体管21容易流通电流，晶体管22容易流通电流，所以从高电位侧电源VDD对第1CMOS反相器电路81a供给小电流，对第2CMOS反相器电路81b供给大电流。
又，各CMOS反相器电路中，晶体管23难流通电流，晶体管25容易流通电流，晶体管24容易流通电流，晶体管26难流通电流，所以第2CMOS反相器电路81b的输出n3的电位迅速升高，而连接第1CMOS反相器电路81a的输出n1的晶体管24的栅极电位比晶体管23的栅极电位升高得慢。这样，使晶体管24连续流通电流，而晶体管23逐渐变成阻断状态，从而第1CMOS反相器电路81a中不流通电流。
其结果，第2CMOS反相器电路81b的输出n3等于高电位侧电源(VDD)的电位，在第1输出端子Y1输出“VDD”(参考图9)。即，能将低于N沟道MOS晶体管的阈值电位的输入信号全振幅地电平转换到高电位侧电源VDD。又，此状态下，即使输入信号从“H(VCC)”变化到“L(VSS)”，也由于第1CMOS反相器电路81a的晶体管23阻断，如图9所示，第2CMOS反相器电路81b的输出n3及其连接的晶体管23的栅极电位不变。即，维持(闩锁)等于电平转换后的高电位侧电源VDD的电位的信号。
而且，如图9所示，交叉耦合反相器电路81中仅在电平转换开始、结束时(SMP的“H”/“L”变化时)流通电流，所以能抑制耗电。
又，如图9所示，SMP为非作用等情况下，将输入信号原样输出，所以对输入信号“H”进行电平转换时，形成VCC至VDD的电平转换，从而电平转换动作能高速化。
也可将恒定电位信号VREF1当作第2输入信号供给所述电平转换器闩锁电路(参考图1)的第2输入端子X2(参考图2)。此情况下，将VREF1取为低于N沟道MOS晶体管的阈值电位的正电位。这样，使第1输出端子Y1和第2输出端子Y2产生图13的OUT和OUTB表示的输出信号，能对输入信号进行电平转换和闩锁。而且，如该图所示，仅在电平转换开始、结束时(SMP的“H”/“L”变化时)流通电流，所以能抑制耗电。
而且，也可将固定信号VSS当作第2输入信号供给图1所示电平转换器闩锁电路的第2输入端子X2(参考图3)。此情况下，使晶体管21的沟道宽度/沟道长度(沟道宽度对沟道长度之比)大于晶体管22的沟道宽度/沟道长度(沟道宽度对沟道长度之比)，而且使第1CMOS反相器电路81a的逻辑阈值大于第2CMOS反相器电路81b的逻辑阈值。这样，能使第1输出端子Y1和第2输出端子Y2上产生图10的OUT和OUTB表示的输出信号，从而对输入信号进行电平转换和闩锁。又，如该图所示，仅在电平转换开始、结束时(SMP的“H”/“L”变化时)流通电流，所以能抑制耗电。再者，图3的组成中，晶体管21的沟道宽度/沟道长度(沟道宽度对沟道长度之比)为晶体管22的沟道宽度/沟道长度(沟道宽度对沟道长度之比)的α倍、将X1为v时晶体管21中流通的电流表为i21(v)、将X2为v时晶体管22中流通的电流表为i22(v)的情况下，可设定α的值，使i21(VCC)＝α×i22(VCC)<i22(VSS)而且i21(VSS)＝α×i22(VSS)>i22(VSS)(即，1<α<i22(VSS)/i22(VCC))。
又，逻辑阈值是表示CMOS反相器电路的输入输出(输入Vin和输出Vout)的关系的曲线与Vin＝Vout直线交叉的点的输入值。再者，图21(b)示出图21(a)所示CMOS反相器电路(OUT上输出输入到IN端子的逻辑的反相的逻辑门)的IN端子上输入的电压Vin与OUT端子输出的电压Vout的关系。Vin为VSS时，TRp导通且TRn阻断，所以Vout为VDD。而且，Vin高于TRn的阈值时，TRn导通，Vout开始渐渐下降，不久就变成VSS。一般将图21(b)所示的表示CMOS反相器电路的输入输出关系的曲线与Vin＝Vout的直线交叉的点的输入(＝输出)称为逻辑阈值。
也能图4那样构成本电平转换器闩锁电路。即，复位电路82中，将晶体管27的2个导通端子连接到VSS和第1输出端子Y1，将晶体管28的2个导通端子连接到VSS和第2输出端子Y2。其它组成舆图1相同。然后，对第第2输入端子X2供给恒定电位VREF。此情况下，将VREF取为小于VCC的正电位。这样，使第1输出端子Y1和第2输出端子Y2产生图11的OUT和OUTB表示的输出信号，能对输入信号进行电平转换和闩锁。而且，如该图所示，仅在电平转换开始、结束时(SMP的“H”/“L”变化时)流通电流，所以能抑制耗电。又，如图11所示，根据图4的组成，能在SMP为非作用时(复位时)将输出信号固定于VSS。
也能图7那样构成本电平转换器闩锁电路。即，用1个N沟道MOS晶体管29构成复位电路82，并将该晶体管29的2个导通端子分别连接到节点n2和节点n4，控制端子(栅极)连接触发器的输出SMP。再者，也可如图8所示，用N沟道MOS晶体管38和P沟道MOS晶体管39构成复位电路82，将该晶体管38的2个导通端子分别连接到节点n2和节点n4，控制端子(栅极)连接触发器的输出SMP，并将晶体管39的2个导通端子分别连接到节点n2和节点n4，控制端子(栅极)连接触发器的输出SMP。其它组成与图1相同。这样配置，则即便使第1和第2CMOS反相器电路81a、81b的输入(n2、n4)短路也能进行复位。此情况下，对第1输入端子X1和第2输入端子X2供给的信号与图2或图3的情况相同。例如，供给图14所示IN(第1输入信号)和INB(第2输入信号)的情况下，第1输出端子Y1和第2输出端子Y2上产生图14的OUT和OUTB表示的输出信号，能对输入信号进行电平转换和闩锁。而且，如该图所示，仅在电平转换开始、结束时(SMP的“H”/“L”变化时)流通电流，所以能抑制耗电。
也能图5那样构成本电平转换器闩锁电路。即，电流控制电路80中，将晶体管21的源极连接到VDD，晶体管21的漏极连接到晶体管20a(P沟道)的源极，将晶体管20a的漏极连接到晶体管23的源极，晶体管22的源极连接到VDD，晶体管21的漏极连接到晶体管20b(P沟道)的源极，晶体管20b的漏极连接到晶体管24的源极。再者，将晶体管20a、20b的栅极连接到触发器的输出，其它组成与图1相同。还能图4或图7那样构成复位电路82。
也能图6那样构成本电平转换器闩锁电路。即，用3个N沟道MOS晶体管20～22构成电流控制电路80，用2个N沟道MOS晶体管23、24和2个P沟道MOS晶体管25、26构成交叉耦合反相器电路81，用2个P沟道MOS晶体管27、28构成复位电路82。再者，将晶体管20的源极连接到VSS，晶体管25、26的漏极连接到VDD，其它连接关系如图1所说明。由此，例如分别对第1输入端子X1和第2输入端子X2供给图12所示IN(第1输入信号)和INB(第2输入信号)的情况下，第1输出端子Y1和第2输出端子Y2上分别产生图12的OUT和OUTB表示的输出信号，能对输入信号进行电平转换和闩锁。而且，如该图所示，仅在电平转换开始、结束时(SMP的“H”/“L”变化时)流通电流，所以能抑制耗电。还可图4那样构成复位电路82(但是，将晶体管27、28取为P沟道，并将它们连接到VDD)，又可图7那样构成该电路(但是，将晶体管29取为P沟道)。
工业上的实用性
本发明的信号处理电路和电平转换器，适合液晶显示装置等的源极驱动器(尤其适合数字驱动器)。

Claims (21)

1.一种信号处理电路，其特征在于，配备：
第1输入端子，该第1输入端子被供给输入信号；
第2输入端子，该第2输入端子被供给预定信号；
交叉耦合反相器电路，该交叉耦合反相器电路含有第1和第2CMOS反相器电路，并将第1CMOS反相器电路的输入和第2CMOS反相器电路的输出相互连接，将所述第1CMOS反相器电路的输出和第2CMOS反相器电路的输入相互连接；以及
电流控制电路，该电流控制电路连接第1电源以及所述第1和第2输入端子，并根据所述输入信号和预定信号，使所述第1和第2CMOS反相器电路流通电流，
所述第1CMOS反相器电路的输入能够连接所述第1输入端子且所述第2CMOS反相器电路的输入能够连接所述第2输入端子，
在所述第1CMOS反相器电路的输出或所述第2CMOS反相器电路的输出，产生输出信号。
2.如权利要求1中所述的信号处理电路，其特征在于，
所述电流控制电路配备开关晶体管、第1电流控制晶体管和第2电流控制晶体管，
将第1电流控制晶体管的控制端子连接到第1输入端子，将第2电流控制晶体管的控制端子连接到第2输入端子，
所述开关晶体管导通时，将第1和第2电流控制晶体管的一个导电端子连接到所述第1电源。
3.如权利要求2中所述的信号处理电路，其特征在于，
配备第1和第2复位开关，
第1复位开关导通时，将所述第1CMOS反相器电路的输入与所述第1输入端子连接，
第2复位开关导通时，将所述第2CMOS反相器电路的输入与所述第2输入端子连接，
所述开关晶体管阻断时，使所述第1和第2复位开关导通。
4.如权利要求1中所述的信号处理电路，其特征在于，
所述预定信号是等于第2电源的电位的恒定电位信号。
5.如权利要求1中所述的信号处理电路，其特征在于，
所述预定信号是输入信号的反相信号。
6.如权利要求1中所述的信号处理电路，其特征在于，
所述预定信号是高于接地电位且低于N沟道MOS晶体管的阈值电位的恒定电位信号。
7.如权利要求1中所述的信号处理电路，其特征在于，
所述预定信号是高于接地电位且低于输入信号最高电位的恒定电位信号。
8.如权利要求3中所述的信号处理电路，其特征在于，
所述第1电源是高电位侧电源，第2电源是低电位侧电源，
由P沟道MOS晶体管构成第1和第2电流控制晶体管以及开关晶体管，
由N沟道MOS晶体管构成第1和第2复位开关。
9.如权利要求3中所述的信号处理电路，其特征在于，
所述第1电源是低电位侧电源，第2电源是高电位侧电源，
由N沟道MOS晶体管构成第1和第2电流控制晶体管以及开关晶体管，
由P沟道MOS晶体管构成第1和第2复位开关。
10.一种信号处理电路，其特征在于，配备：
第1输入端子，该第1输入端子被供给输入信号；
第2输入端子，该第2输入端子被供给预定信号；
交叉耦合反相器电路，该交叉耦合反相器电路含有第1和第2CMOS反相器电路，并将第1CMOS反相器电路的输入和第2CMOS反相器电路的输出相互连接，将所述第1CMOS反相器电路的输出和第2CMOS反相器电路的输入相互连接；
电流控制电路，该电流控制电路连接第1电源以及所述第1和第2输入端子，并根据定时信号以及所述输入信号和预定信号，使所述第1和第2CMOS反相器电路流通电流；
输出端子，该输出端子与所述第1CMOS反相器电路的输出或所述第2CMOS反相器电路的输出连接，且输出输出信号；以及
复位电路，该复位电路根据所述定时信号，使输出信号复位，
所述电流控制电路配备开关晶体管、第1电流控制晶体管和第2电流控制晶体管，
对所述开关晶体管的控制端子输入所述定时信号，
将第1电流控制晶体管的控制端子连接到第1输入端子，并将第2电流控制晶体管的控制端子连接到第2输入端子，
将第1CMOS反相器电路连接到所述第1电流控制晶体管和第2电源，
将第2CMOS反相器电路连接到所述第2电流控制晶体管和第2电源，
由所述定时信号使开关晶体管导通时，将第1和第2电流控制晶体管的一个导通端子连接到所述第1电源，
所述复位电路在所述开关晶体管阻断时，将所述第1CMOS反相器电路的输入连接到所述第1输入端子，并将所述第2CMOS反相器电路的输入连接到所述第2输入端子。
11.如权利要求10中所述的信号处理电路，其特征在于，
所述预定信号是输入信号的反相信号。
12.如权利要求10中所述的信号处理电路，其特征在于，
所述预定信号是恒定电位信号。
13.如权利要求10中所述的信号处理电路，其特征在于，
所述输入信号，其最低电位等于所述第2电源的电位，其最高电位低于N沟道MOS晶体管的阈值电位。
14.如权利要求10中所述的信号处理电路，其特征在于，
所述预定信号是输入信号的反相信号、或是高于第2电源的电位且低于N沟道MOS晶体管的阈值电位的恒定电位信号。
15.如权利要求10中所述的信号处理电路，其特征在于，
第1电流控制晶体管的沟道尺寸与第2电流控制晶体管的沟道尺寸不同，并且所述第1CMOS反相器电路的逻辑阈值与第2CMOS反相器电路的逻辑阈值不同，
所述预定信号是等于第2电源的电位的恒定电位信号。
16.一种电平转换器，其特征在于，
配备权利要求1至15中任一项所述的信号处理电路。
17.一种显示板驱动电路，其特征在于，
配备权利要求16中所述的电平转换器。
18.一种显示装置，其特征在于，
配备显示板和权利要求17中所述的显示板驱动电路。
19.如权利要求18中所述的显示装置，其特征在于，
在单片上形成所述显示板和显示板驱动电路。
20.一种信号处理方法，其特征在于，
通过使用权利要求1或10中所述的信号处理电路，对输入信号进行电平转换和闩锁。
21.如权利要求20中所述的信号处理方法，其特征在于，
电平转换前将输入信号原样当作输出信号，电平转换时根据该输入信号的电平进行电平转换。
CN2007800108813A 2006-05-24 2007-03-07 信号处理电路、电平转换器、显示板驱动电路、显示装置以及信号处理方法 Expired - Fee Related CN101411066B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP144712/2006 2006-05-24
JP2006144712 2006-05-24
PCT/JP2007/054468 WO2007135799A1 (ja) 2006-05-24 2007-03-07 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法

Publications (2)

Publication Number Publication Date
CN101411066A CN101411066A (zh) 2009-04-15
CN101411066B true CN101411066B (zh) 2011-08-10

Family

ID=38723112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800108813A Expired - Fee Related CN101411066B (zh) 2006-05-24 2007-03-07 信号处理电路、电平转换器、显示板驱动电路、显示装置以及信号处理方法

Country Status (4)

Country Link
US (1) US7795945B2 (zh)
JP (1) JP4536816B2 (zh)
CN (1) CN101411066B (zh)
WO (1) WO2007135799A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800295A (zh) * 2012-09-03 2012-11-28 旭曜科技股份有限公司 可闩锁的转压系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589853B2 (ja) 2011-01-05 2014-09-17 富士通セミコンダクター株式会社 レベル変換回路及び半導体装置
US20120194252A1 (en) * 2011-01-31 2012-08-02 Hynix Semiconductor Inc. Method of shifting auto-zero voltage in analog comparators
US9300278B2 (en) * 2014-08-04 2016-03-29 Realtek Semiconductor Corp. Method and apparatus for calibrating CMOS inverter
TWI638520B (zh) * 2018-01-22 2018-10-11 佑華微電子股份有限公司 具有重置與栓鎖功能的電位轉換器
US10651832B2 (en) * 2018-08-10 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter
TWI691167B (zh) * 2018-10-03 2020-04-11 新唐科技股份有限公司 位準轉換器
KR102684973B1 (ko) * 2018-10-10 2024-07-17 삼성전자주식회사 래치 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148061A (en) * 1991-02-27 1992-09-15 Motorola, Inc. ECL to CMOS translation and latch logic circuit
US6107853A (en) * 1998-11-09 2000-08-22 Texas Instruments Incorporated Sense amplifier based flip-flop
US6369632B1 (en) * 1999-08-25 2002-04-09 Stmicroelectronics Limited CMOS switching circuitry
CN1734941A (zh) * 2005-08-30 2006-02-15 上海复旦微电子股份有限公司 电平转换电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759690B2 (zh) 1974-05-27 1982-12-16 Tokyo Shibaura Electric Co
JP3227932B2 (ja) * 1993-09-27 2001-11-12 ソニー株式会社 レベル変換回路
JP3174027B2 (ja) 1998-04-23 2001-06-11 松下電器産業株式会社 信号レベル変換回路
KR100355227B1 (ko) * 2000-01-06 2002-10-11 삼성전자 주식회사 데이터 수신기
KR100425474B1 (ko) * 2001-11-21 2004-03-30 삼성전자주식회사 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
JP2004186955A (ja) * 2002-12-03 2004-07-02 Mitsubishi Electric Corp 振幅変換回路
JP2004363843A (ja) * 2003-06-04 2004-12-24 Seiko Epson Corp 半導体集積回路
JP4249597B2 (ja) * 2003-11-13 2009-04-02 新日本無線株式会社 レベルシフト回路
US7514966B2 (en) * 2005-06-02 2009-04-07 Via Technologies, Inc. Fast, low offset ground sensing comparator
US7453294B1 (en) * 2005-06-28 2008-11-18 Altera Corporation Dynamic frequency divider with improved leakage tolerance
US7420393B2 (en) * 2006-07-07 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Single gate oxide level shifter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148061A (en) * 1991-02-27 1992-09-15 Motorola, Inc. ECL to CMOS translation and latch logic circuit
US6107853A (en) * 1998-11-09 2000-08-22 Texas Instruments Incorporated Sense amplifier based flip-flop
US6369632B1 (en) * 1999-08-25 2002-04-09 Stmicroelectronics Limited CMOS switching circuitry
CN1734941A (zh) * 2005-08-30 2006-02-15 上海复旦微电子股份有限公司 电平转换电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-363843A 2004.12.24
JP特开平11-308091A 1999.11.05
JP特开昭50-151433 1975.12.05

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800295A (zh) * 2012-09-03 2012-11-28 旭曜科技股份有限公司 可闩锁的转压系统

Also Published As

Publication number Publication date
JPWO2007135799A1 (ja) 2009-10-01
US20090051403A1 (en) 2009-02-26
JP4536816B2 (ja) 2010-09-01
CN101411066A (zh) 2009-04-15
WO2007135799A1 (ja) 2007-11-29
US7795945B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
CN101411066B (zh) 信号处理电路、电平转换器、显示板驱动电路、显示装置以及信号处理方法
CN109427285B (zh) 选通驱动电路和使用该选通驱动电路的电致发光显示器
WO2012008186A1 (ja) シフトレジスタおよびこれを備えた表示装置
CN105529009B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104766586B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN103262148B (zh) 扫描信号线驱动电路及具备其的显示装置
US8982015B2 (en) Shift register and active matrix device
CN105493195B (zh) 移位寄存器和显示装置
CN108648718A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109949749A (zh) 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
CN105390086B (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN110136653A (zh) 移位寄存器、栅极驱动电路及显示装置
CN102982777A (zh) 显示装置的栅极驱动电路、开关控制电路及移位寄存器
US20130002626A1 (en) Display device
CN104637430B (zh) 栅极驱动电路及显示装置
CN103035218A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN107452351A (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN103106869B (zh) 电平移位电路、扫描电路、显示装置和电子设备
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN102109696A (zh) 液晶显示装置
CN103403786A (zh) 驱动装置、驱动方法以及显示装置
CN109872699A (zh) 移位寄存器、栅极驱动电路和显示装置
CN108597430A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20200307