TWI638520B - 具有重置與栓鎖功能的電位轉換器 - Google Patents
具有重置與栓鎖功能的電位轉換器 Download PDFInfo
- Publication number
- TWI638520B TWI638520B TW107102253A TW107102253A TWI638520B TW I638520 B TWI638520 B TW I638520B TW 107102253 A TW107102253 A TW 107102253A TW 107102253 A TW107102253 A TW 107102253A TW I638520 B TWI638520 B TW I638520B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- node
- reset
- gate
- inverter
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本發明揭露一種具有重置與栓鎖功能的電位轉換器，包含：一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體、一第七電晶體、一第八電晶體、一第九電晶體、一第一反相器、一第二反相器、一第三反相器、一第一及閘、以及一第二及閘；接入一重置訊號、一隔離致能訊號、以及一資料輸入訊號，輸出一資料輸出訊號；當重置訊號為低電壓、隔離致能訊號為高電壓時，執行電位轉換將低電位準轉換為高電位準；當重置訊號與隔離致能訊號皆為低電壓時，資料輸出訊號維持在前一狀態；當重置訊號為高電壓時，資料輸出訊號維持0。
Description
本發明係有關一種電位轉換器，尤指一種具有重置與栓鎖功能的電位轉換器，能將低位準的高電壓轉換為高位準的高電壓。
在數位電子系統中，不同的子系統、模組或元件可能因其設計採用不同的電壓位準，因此當整合這些使用不同位準的構件時，便需要進行電位轉換。隨著電壓訊號位準的多樣化，電位轉換器的使用與越來越頻繁，其功能的需求也越高。
第1圖所示為習知的低位準的高電壓轉換為高位準的高電壓的電位轉換器的示意圖。如第1圖所示，當DATA_IN=1.8V時，IN1=0V、IN2=1.8V；其中，當IN1或IN2電壓大於NMOS M
N2或M
N1的閥值電壓時，NMOS M
N2或M
N1則導通。因此在DATA_IN=1.8V的狀況下，M
N1導通(ON)、M
N2則切斷(OFF)，使得WN0=0V，而M
P2導通(ON)、M
P1切斷(OFF)；透過M
P2將WN1拉升至5V，則DATA_OUT=5V；反之，當DATA_IN=0V時，DATA_OUT=0V。由於上述電路並未具備重置(Reset)功能，當禁能(disable)時，其輸出則成為未定義(undefined)。
第2圖所示為另一種習知的低位準的高電壓轉換為高位準的高電壓的電位轉換器的示意圖。此電路具備重置功能，因此可操作於兩種模式。如第2圖所示，於第一種模式中，當DATA_IN=1.8V、RESET=5V時，IN1=0V、IN2=1.8V；其中，當IN1或IN2電壓大於NMOS M
N2或M
N1的閥值電壓時，NMOS M
N2或M
N1則導通。因此在DATA_IN=1.8V、RESET=5V的狀況下，M
N1導通(ON)、M
N2切斷(OFF)、M
N3導通(ON)、M
N4導通(ON)，使得WN0=0V，而M
P2導通(ON)，M
P1切斷(OFF)；透過M
P2將WN1拉升至5V，則DATA_OUT=5V；反之，當DATA_IN=0V、RESET=5V時，DATA_OUT=0V。
另一方面，在第二種模式中，當RESET=0V時，M
N3切斷(OFF)、M
N4切斷(OFF)，在此狀況下，無論DATA_IN的輸入電壓為何， DATA_OUT皆為0V，達到將輸出電位重置的目的。然而，在第二種模式中，WN0與WN1並未被定義；因此，當DATA_IN有輸入訊號時，M
N2與M
N1會產生漏電問題，其原因在於NMOS的積體端(body)並未與其源極端(source)相連接，因此會經由其積體端漏電到地。
本發明之實施例揭露一種具有重置(reset)與栓鎖(latch)功能的電位轉換器，包含：一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體、一第七電晶體、一第八電晶體、一第九電晶體、一第一反相器、一第二反相器、一第三反相器、一第一及閘、以及一第二及閘；其中，該第一電晶體的柵極連接於一第二節點、源極接地、汲極連接於一第一節點；該第二電晶體的柵極連接於該第一節點、源極接地、汲極連接於該第二節點；該第三電晶體的柵極連接於一第三節點、源極連接於第四電晶體的汲極、汲極連接於該第二節點；該第四電晶體的柵極連接於一第四節點、源極接地、汲極連接於第三電晶體的源極；該第五電晶體的柵極連接於該第三節點、源極連接於第六電晶體的汲極、汲極連接於該第一節點；該第六電晶體的柵極連接於一第五節點、源極接地、汲極連接於第五電晶體的源極；該第七電晶體的柵極接入一重置訊號、源極接地、汲極連接於該第二節點；該第八電晶體的柵極連接於該第二節點、源極接一電源輸入、汲極連接於該第一節點；該第九電晶體的柵極連接於該第一節點、源極接一電源輸入、汲極連接於該第二節點；該第一反相器的輸入端接入一資料輸入訊號、輸出端連接於該第四節點與第二反相器的輸入端；該第二反相器的輸入端連接於該第四節點與第一反相器的輸出端、輸出端連接於該第五節點與第六電晶體的柵極；該第三反相器的輸入端接入該重置訊號、輸出端連接於該第六節點；該第一及閘的第一輸入端連接於第三反相器的輸出端、第二輸入端接入一隔離致能訊號、輸出端連接於該第三節點；該第二及閘的第一輸入端連接於第三反相器的輸出端、第二輸入端連接於該第二節點、輸出端輸出一資料輸出訊號。
在一較佳實施例中，該第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、及第七電晶體為N型金氧半場效電晶體(NMOS)，該第八電晶體、第九電晶體為P型金氧半場效電晶體(PMOS)。
在一較佳實施例中，該電源輸入=5V。
在一較佳實施例中，其中當該重置訊號=0V、隔離致能訊號=5V時，該電位轉換器係處於電位轉換模式，將資料輸入訊號由低位準的高電壓轉換為高位準的高電壓，該低位準電壓為1.8V、該高位準電壓為5V。
在一較佳實施例中，其中當該重置訊號=0V、隔離致能訊號=0V時，該電位轉換器係處於栓鎖模式，該資料輸出訊號維持不變。
在一較佳實施例中，其中當該重置訊號=5V時，該電位轉換器係處於重置模式，該資料輸出訊號維持0V。
以下係藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本發明說明書中的各項細節亦可基於不同觀點與應用在不悖離本發明之精神下進行各種修飾與變更。
須知，本說明書所附圖式繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應落在本發明所揭示之技術內容得能涵蓋之範圍內。
第3圖為本發明之一種具有重置與栓鎖功能的電位轉換器，能將低位準的高電壓轉換為高位準的高電壓，包含：一第一電晶體M
N1、一第二電晶體M
N2、一第三電晶體M
N3、一第四電晶體M
N4、一第五電晶體M
N5、一第六電晶體M
N6、一第七電晶體M
SW、一第八電晶體M
P1、一第九電晶體M
P2、一第一反相器110、一第二反相器120、一第三反相器130、一第一及閘140、以及一第二及閘150。
在本實施例中，該第一電晶體M
N1、第二電晶體M
N2、第三電晶體M
N3、第四電晶體M
N4、第五電晶體M
N5、第六電晶體M
N6、及第七電晶體M
SW為N型金氧半場效電晶體(NMOS)，該第八電晶體M
P1、第九電晶體M
P2為P型金氧半場效電晶體(PMOS)。
如第1圖所示，該第一電晶體M
N1的柵極連接於一第二節點WN1、源極接地、汲極連接於一第一節點WN0；該第二電晶體M
N2的柵極連接於該第一節點WN0、源極接地、汲極連接於該第二節點WN1；該第三電晶體M
N3的柵極連接於一第三節點ISORS_EN、源極連接於第四電晶體M
N4的汲極、汲極連接於該第二節點WN1；該第四電晶體M
N4的柵極連接於一第四節點IN1、源極接地、汲極連接於第三電晶體M
N3的源極；該第五電晶體M
N5的柵極連接於該第三節點ISORS_EN、源極連接於第六電晶體M
N6的汲極、汲極連接於該第一節點WN0；該第六電晶體M
N6的柵極連接於一第五節點IN2、源極接地、汲極連接於第五電晶體M
N5的源極；該第七電晶體M
SW的柵極接入一重置訊號RESET、源極接地、汲極連接於該第二節點WN1；該第八電晶體M
P1的柵極連接於該第二節點WN1、源極接一電源輸入、汲極連接於該第一節點WN0；該第九電晶體M
P2的柵極連接於該第一節點WN0、源極接一電源輸入、汲極連接於該第二節點WN1；該第一反相器110的輸入端接入一資料輸入訊號DATA_IN、輸出端連接於該第四節點IN1與第二反相器120的輸入端；該第二反相器120的輸入端連接於該第四節點IN4與第一反相器110的輸出端、輸出端連接於該第五節點IN2與第六電晶體M
N6的柵極；該第三反相器130的輸入端接入該重置訊號RESET、輸出端連接於該第六節點RESET_B；該第一及閘140的第一輸入端連接於第三反相器130的輸出端、第二輸入端接入一隔離致能訊號ISOL_EN、輸出端連接於該第三節點ISORS_EN；該第二及閘150的第一輸入端連接於第三反相器130的輸出端、第二輸入端連接於該第二節點WN1、輸出端輸出一資料輸出訊號DATA_OUT。
值得注意的事，其中該該第一電晶體M
N1、第二電晶體M
N2、第八電晶體M
P1、第九電晶體M
P2、第一反相器110、第二反相器120的連接方式與第1圖中習知的電位轉換器相似。
本發明之具有重置與栓鎖功能的電位轉換器除了具有將低位準的高電壓轉換為高位準的高電壓的功能外，尚具有重置與栓鎖的功能。以下分別說明本發明之具有重置與栓鎖功能的電位轉換器的三種操作模式；在此實施例中，該電源輸入=5V。
電位轉換模式：當RESET=0V、ISOL_EN=5V時，RESET_B=5V、ISORS_EN=5V；此時，M
N5與M
N3皆導通，該具有重置與栓鎖功能的電位轉換器係處於電位轉換模式，將DATA_IN由低位準的高電壓轉換為高位準的高電壓。IN1或IN2只要大於NMOS電晶體的閥值電壓(threshold voltage)，即可將NMOS即可將電晶體導通。當DATA_IN輸入一低位準電壓訊號1.8V時，IN1=0V、IN2=1.8V，M
N6導通、M
N4切斷、WN0=0V、M
N2切斷、M
P2導通，透過M
P2將WN1拉升至5V，則DATA_OUT=5V；反之，當DATA_IN輸入一0V時，則DATA_OUT=0V。
栓鎖模式：當RESET=0V、ISOL_EN=0V時，M
N5與M
N3皆切斷；由於此時並無外在觸發訊號改變電路的狀態，該具有重置與栓鎖功能的電位轉換器係處於栓鎖模式，該資料輸出訊號維持不變。此時不論DATA_IN輸入任何位準的訊號，WN0與WN1會保持再前一狀態，換言之，DATA_OUT的輸出值也鎖住在前一狀態的值。
重置模式：當RESET=5V時，M
SW導通、WN1=0V、WN0=5V，該具有重置與栓鎖功能的電位轉換器係處於重置模式，不論ISOL_EN或DATA_IN輸入任何訊號，DATA_OUT的輸出值都維持0V。
換言之，本發明之具有重置與栓鎖功能的電位轉換器實現了下列真值表(truth table)的操作：
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> RESET </td><td> ISOL_EN </td><td> DATA_IN </td><td> DATA_OUT </td></tr><tr><td> 1 </td><td> X </td><td> X </td><td> 0 </td></tr><tr><td> 0 </td><td> 0 </td><td> X </td><td> 維持前狀態 </td></tr><tr><td> 0 </td><td> 1 </td><td> 1/0 </td><td> 1/0 </td></tr></TBODY></TABLE>
第4圖所示為本發明之一種具有重置與栓鎖功能的電位轉換器的訊號波型圖示意圖。其中，MODE1、MODE2、MODE3分別代表電位轉換模式、栓鎖模式、以及重置模式，而 VDD_HV、VDD_LV則分別表示電源的高電壓與低電壓。如第4圖所示，在MODE1(電位轉換模式)中，DATA_OUT係將DATA_IN=1.8V時的位準提高；在MODE2(栓鎖模式)中，DATA_OUT維持在前一狀態；在MODE3(重置模式)中，DATA_OUT維持在0V。
然而，上述實施例僅例示性說明本發明之功效，而非用於限制本發明，任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。此外，在上述該些實施例中之元件的數量僅為例示性說明，亦非用於限制本發明。因此本發明之權利保護範圍，應如以下之申請專利範圍所列。
110‧‧‧第一反相器
120‧‧‧第二反相器
130‧‧‧第三反相器器
140‧‧‧第一及閘
150‧‧‧第二及閘
MN1‧‧‧第一電晶體
MN2‧‧‧第二電晶體
MN3‧‧‧第三電晶體
MN4‧‧‧第四電晶體
MN5‧‧‧第五電晶體
MN6‧‧‧第六電晶體
MSW‧‧‧第七電晶體
MP1‧‧‧第八電晶體
MP2‧‧‧第九電晶體
WN0‧‧‧第一節點
WN1‧‧‧第二節點
ISORS_EN‧‧‧第三節點
IN1‧‧‧第四節點
IN2‧‧‧第五節點
RESET_B‧‧‧第六節點
RESET‧‧‧重置訊號
ISOL_EN‧‧‧隔離致能訊號
DATA_IN‧‧‧資料輸入訊號
DATA_OUT‧‧‧資料輸出訊號
第1圖所示為習知的一種低位準的高電壓轉換為高位準的高電壓的電位轉換器的示意圖； 第2圖所示為習知的另一種低位準的高電壓轉換為高位準的高電壓的電位轉換器的示意圖；以及 第3圖所示為本發明之一種具有重置與栓鎖功能的電位轉換器示意圖；以及 第4圖所示為本發明之一種具有重置與栓鎖功能的電位轉換器的訊號波型圖示意圖。
Claims (5)
- 一種具有重置與栓鎖功能的電位轉換器，包含：一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體、一第七電晶體、一第八電晶體、一第九電晶體、一第一反相器、一第二反相器、一第三反相器、一第一及閘、以及一第二及閘； 其中，該第一電晶體的柵極連接於一第二節點、源極接地、汲極連接於一第一節點； 該第二電晶體的柵極連接於該第一節點、源極接地、汲極連接於該第二節點； 該第三電晶體的柵極連接於一第三節點、源極連接於第四電晶體的汲極、汲極連接於該第二節點； 該第四電晶體的柵極連接於一第四節點、源極接地、汲極連接於第三電晶體的源極； 該第五電晶體的柵極連接於該第三節點、源極連接於第六電晶體的汲極、汲極連接於該第一節點； 該第六電晶體的柵極連接於一第五節點、源極接地、汲極連接於第五電晶體的源極； 該第七電晶體的柵極接入一重置訊號、源極接地、汲極連接於該第二節點； 該第八電晶體的柵極連接於該第二節點、源極接一電源輸入、汲極連接於該第一節點； 該第九電晶體的柵極連接於該第一節點、源極接一電源輸入、汲極連接於該第二節點； 該第一反相器的輸入端接入一資料輸入訊號、輸出端連接於該第四節點與第二反相器的輸入端； 該第二反相器的輸入端連接於該第四節點與第一反相器的輸出端、輸出端連接於該第五節點與第六電晶體的柵極； 該第三反相器的輸入端接入該重置訊號、輸出端連接於該第六節點； 該第一及閘的第一輸入端連接於第三反相器的輸出端、第二輸入端接入一隔離致能訊號、輸出端連接於該第三節點； 該第二及閘的第一輸入端連接於第三反相器的輸出端、第二輸入端連接於該第二節點、輸出端輸出一資料輸出訊號。
- 如申請專利範圍第 1 項所述之具有重置與栓鎖功能的電位轉換器，其中，該電源輸入=5V。
- 如申請專利範圍第 2 項所述之具有重置與栓鎖功能的電位轉換器，其中，當該重置訊號=0V、隔離致能訊號=5V時，該具有重置與栓鎖功能的電位轉換器係處於電位轉換模式，將資料輸入訊號由低位準的高電壓轉換為高位準的高電壓，該低位準電壓為1.8V、該高位準電壓為5V。
- 如申請專利範圍第 2 項所述之具有重置與栓鎖功能的電位轉換器，其中，當該重置訊號=0V、隔離致能訊號=0V時，該具有重置與栓鎖功能的電位轉換器係處於栓鎖模式，該資料輸出訊號維持不變。
- 如申請專利範圍第 2 項所述之具有重置與栓鎖功能的電位轉換器，其中，當該重置訊號=5V時，該具有重置與栓鎖功能的電位轉換器係處於重置模式，該資料輸出訊號維持0V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107102253A TWI638520B (zh) | 2018-01-22 | 2018-01-22 | 具有重置與栓鎖功能的電位轉換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107102253A TWI638520B (zh) | 2018-01-22 | 2018-01-22 | 具有重置與栓鎖功能的電位轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI638520B true TWI638520B (zh) | 2018-10-11 |
| TW201933777A TW201933777A (zh) | 2019-08-16 |
Family
ID=64797546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107102253A TWI638520B (zh) | 2018-01-22 | 2018-01-22 | 具有重置與栓鎖功能的電位轉換器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI638520B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009003068A1 (en) * | 2007-06-26 | 2008-12-31 | Qualcomm Incorporated | Level shifter having low duty cycle distortion |
| US7795945B2 (en) * | 2006-05-24 | 2010-09-14 | Sharp Kabushiki Kaisha | Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method |
| TWI408901B (zh) * | 2009-07-31 | 2013-09-11 | Wintek Corp | 位準移位電路 |
| US9058858B2 (en) * | 2011-11-23 | 2015-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for dual rail SRAM level shifter with latching |
| US9564901B1 (en) * | 2015-12-17 | 2017-02-07 | Apple Inc. | Self-timed dynamic level shifter with falling edge generator |
| TW201711392A (zh) * | 2015-08-31 | 2017-03-16 | 賽普拉斯半導體公司 | 用於具備隔離之位準移位器的偏壓電路 |
-
2018
- 2018-01-22 TW TW107102253A patent/TWI638520B/zh not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795945B2 (en) * | 2006-05-24 | 2010-09-14 | Sharp Kabushiki Kaisha | Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method |
| WO2009003068A1 (en) * | 2007-06-26 | 2008-12-31 | Qualcomm Incorporated | Level shifter having low duty cycle distortion |
| EP2181503B1 (en) * | 2007-06-26 | 2014-05-21 | QUALCOMM Incorporated | Level shifter having low duty cycle distortion |
| TWI408901B (zh) * | 2009-07-31 | 2013-09-11 | Wintek Corp | 位準移位電路 |
| US9058858B2 (en) * | 2011-11-23 | 2015-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for dual rail SRAM level shifter with latching |
| TW201711392A (zh) * | 2015-08-31 | 2017-03-16 | 賽普拉斯半導體公司 | 用於具備隔離之位準移位器的偏壓電路 |
| US9564901B1 (en) * | 2015-12-17 | 2017-02-07 | Apple Inc. | Self-timed dynamic level shifter with falling edge generator |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201933777A (zh) | 2019-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205820B1 (en) | Systems and methods for translation of signal levels across voltage domains | |
| US6791391B2 (en) | Level shifting circuit | |
| US6377086B1 (en) | Low power dual-voltage sense circuit buffer | |
| US10164637B2 (en) | Level shifter for voltage conversion | |
| US6784700B1 (en) | Input buffer circuit | |
| TWI528718B (zh) | 輸出緩衝器 | |
| JPH0766710A (ja) | 入出力バッファ回路 | |
| US7064609B1 (en) | High voltage, low-offset operational amplifier with rail-to-rail common mode input range in a digital CMOS process | |
| TWI638520B (zh) | 具有重置與栓鎖功能的電位轉換器 | |
| US10601405B2 (en) | Buffer circuit | |
| TWM598009U (zh) | 具輸出控制電路之電位轉換器 | |
| JP2007180671A (ja) | レベルシフタ回路 | |
| JP6398285B2 (ja) | 出力回路 | |
| CN220156507U (zh) | 一种电平转换电路 | |
| CN113315496B (zh) | 电压检测电路以及上电复位电路 | |
| JP5886112B2 (ja) | 半導体集積回路装置、レベルシフト回路 | |
| TWM531694U (zh) | 電壓位準轉換器 | |
| TWM627595U (zh) | 降低功耗之電位轉換電路 | |
| TWM598007U (zh) | 高性能電壓位準轉換器 | |
| CN111049514A (zh) | 电平转换电路 | |
| TWM604082U (zh) | 低功率電壓位準轉換器 | |
| US20120062274A1 (en) | Schmitt circuit | |
| TWM649184U (zh) | 具改進性能之電壓位準轉換器 | |
| TWM628475U (zh) | 低功耗高性能電位轉換電路 | |
| TWM654863U (zh) | 具輸出緩衝之電位轉換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |