CN102800295A - 可闩锁的转压系统 - Google Patents

Abstract

本发明提供了一种可闩锁的转压系统，用于接收输入信号，其中，所述输入信号具有一第一电压及一第二电压，所述转压系统将该输入信号转压成具有一第三电压及第一电压的输出信号；其中，当一使能信号为所述第二电压时，该可闩锁的转压系统输入该输入信号；当使能信号为所述第一电压时，该可闩锁的转压系统闩锁住该输入信号，并将该输入信号转换成具有所述第三电压及所述第一电压的输出信号。本发明的可闩锁的转压系统，在使用读取信号控制两颗MOS晶体管开关信号传递前，闩锁器的输出信号与反向信号已闩锁存住，故在读取信号为高时，即可将信号进行传递，再利用正反馈将数据闩锁住，如此可增快电路速度，也达到了节省面积的目标。

Description

可闩锁的转压系统

技术领域

本发明涉及电压转换技术领域，特别是指一种可闩锁的转压系统。

背景技术

电压转压电路通常是用来将低压的控制信号转换为高压的控制信号，例如：应用于液晶显示器时，通常需要将数字控制信号由低电压转换成高电压，以驱动薄膜晶体管，故需要通过电压转压电路来进行电压的转换。

图1为一现有的数据驱动电路示意图，图2为该现有的数据驱动电路的电路图。如图1所示，当数据VIN传入，根据频率信号S将要显示的数据VIN储存在闩锁器（Latch）11后。配合下一个读取信号LD由电压VSS到电压VPP后，将数据VIN转存到闩锁器12，以及在读取信号LD由电压VPP到电压VSS后将数据VIN闩锁住。与此同时，将这些信号VIN利用DAC（Digital/Analog Converter，模拟/数字转换器）14转成对应的电压，再利用模拟运算放大器（Operational Amplifier，OP）15以放大驱动能力，进而去推动面板画素阵列的数据线负载。

其中，当数据由闩锁器11传至DAC 14，需要两个步骤，包括先将数据由闩锁器12闩锁住，再由转压器（Level Shifter，L/S）13转成正高电压后，才会由DAC 14将这些数字信号做处理。由图2电路所示，图3A和图3B为图2中闩锁器中电路部件的等效示意图，闩锁器12需由八颗低电压MOS晶体管（Low Voltage MOS，LV MOS）组成，转压器（Level Shifter，L/S）13由四颗高电压MOS晶体管（High Voltage MOS，HV MOS）组成。由图1及图2可知，一个现有的闩锁器12加上转压器（L/S）13约需十二颗晶体管，因此不但占用许多面积，同时也增加了许多功率消耗。因此，现有的电压转压电路的技术仍有改善的空间。

发明内容

本发明所要解决的技术问题主要在于提供一可闩锁的转压系统，以减少晶体管的使用数量并减小电路面积，进而减少功率消耗。

为解决上述技术问题，本发明的技术方案是这样实现的：

一种可闩锁的转压系统，其包含一第一NMOS晶体管、一第二NMOS晶体管、一第一PMOS晶体管、一第二PMOS晶体管、一第三NMOS晶体管、以及一第四NMOS晶体管。所述第一NMOS晶体管的栅极连接一使能输入端，以接收一使能信号，所述第一NMOS晶体管的源极连接至一第一输入信号，其中，所述第一输入信号具有一第一电压及一第二电压。所述第二NMOS晶体管的栅极连接所述使能输入端以接收所述使能信号，所述第二NMOS晶体管的源极连接至一第二输入信号，其中，所述第二输入信号具有所述第一电压及所述第二电压。所述第一PMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极及一第一输出端，以及所述第一PMOS晶体管的源极连接一第三电压。所述第二PMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第二PMOS晶体管的漏极连接至该第二NMOS晶体管的漏极及一第二输出端，以及所述第二PMOS晶体管的源极连接所述第三电压。所述第三NMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第三NMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极，以及所述第三NMOS晶体管的源极连接所述第一电压。所述第四NMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第四NMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极，以及所述第四NMOS晶体管的源极连接所述第一电压。其中，所述第二电压的电平值大于所述第一电压的电平值，所述第三电压的电平值大于所述第二电压的电平值，所述第一输入信号与所述第二输入信号反相。

一种可闩锁的转压系统，其包含一使能NMOS晶体管、一第一NMOS晶体管、一第二NMOS晶体管、一第一PMOS晶体管、一第二PMOS晶体管、一第三NMOS晶体管、以及一第四NMOS晶体管。所述使能NMOS晶体管的栅极连接一使能输入端，以接收一使能信号，所述使能NMOS晶体管的源极连接至一第一电压。所述第一NMOS晶体管的栅极连接一第一输入信号，所述第一NMOS晶体管的源极连接至所述使能NMOS晶体管的漏极，其中，所述第一输入信号具有所述第一电压及一第二电压。所述第二NMOS晶体管的栅极连接一第二输入信号，所述第二NMOS晶体管的源极连接至所述使能NMOS晶体管的漏极，其中，所述第二输入信号具有所述第一电压及所述第二电压。所述第一PMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极及一第一输出端，以及所述第一PMOS晶体管的源极连接一第三电压。所述第二PMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第二PMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极及一第二输出端，以及所述第二PMOS晶体管的源极连接所述第三电压。所述第三NMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第三NMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极，以及所述第三NMOS晶体管的源极连接所述第一电压。所述第四NMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第四NMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极，以及所述第四NMOS晶体管的源极连接所述第一电压。其中，所述第二电压的电平值大于所述第一电压的电平值，所述第三电压的电平值大于所述第二电压的电平值，所述第一输入信号与所述第二输入信号反相。

本发明的可闩锁的转压系统，在使用读取信号控制两颗MOS晶体管开关信号传递前，闩锁器的输出信号与反向信号VN已闩锁存住，故在读取信号为高时，即可将信号进行传递，再利用正反馈将数据闩锁住，如此可增快电路速度，此外本发明技术只使用六颗HVMOS晶体管来制造可闩锁的转压系统，也达到了节省面积的目标。

另外现有技术中，于低压信号转正负高压信号的过程，通常需要经过一级的第二电压转压器转正高压信号和一级的第一电压转压器转负高压信号，才能转出所需的正负高压，然而，使用本发明提出的可闩锁的转压系统只需要六颗MOS晶体管，即可转出所需要的正负高压，故能达到降低晶体管的使用数量而节省芯片面积的目的，并减少功率消耗。

附图说明

图1为现有技术的数据驱动电路的示意图；

图2为该现有技术的数据驱动电路的电路图；

图3A为图2中闩锁器中的电路部件的一等效电路示意图；

图3B为图2中闩锁器中的电路部件的另一等效电路示意图；

图4为本发明一种可闩锁的转压系统的使用示意图；

图5为本发明第一实施例的一种可闩锁的转压系统的电路图；

图6为本发明第一实施例的可闩锁的转压系统的另一电路图；

图7为本发明第一实施例的可闩锁的转压系统的仿真示意图；

图8为本发明第二实施例的一种可闩锁的转压系统的电路图；

图9为本发明第二实施例的可闩锁的转压系统的另一电路图；

图10为本发明第二实施例的可闩锁的转压系统的仿真示意图；

图11为本发明第一实施例的可闩锁的转压系统的应用示意图；

图12为本发明第二实施例的可闩锁的转压系统的应用示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

图4为本发明的一种可闩锁的转压系统300的使用示意图，可闩锁的转压系统300连接一闩锁器31，根据频率信号S将要显示的数据VIN储存在闩锁器31中，以将闩锁器31输出的数据VIN闩锁并转压至一模拟/数字转换器（Digital/Analog Converter，DAC）32的输入电压范围，进而转压成对应的电压，再利用模拟运算放大器（OperationalAmplifier，OP）33予以放大驱动，进而推动面板画素阵列的数据线负载。本发明的下述实施例中省略了有关闩锁器31根据频率信号S将要显示的数据VIN进行存储相关文字描述。

图5为本发明第一实施例的一种可闩锁的转压系统400的电路图，可闩锁的转压系统400包含一第一NMOS晶体管MN1、一第二NMOS晶体管MN2、一第一PMOS晶体管MP1、一第二PMOS晶体管MP2、一第三NMOS晶体管MN3、及一第四NMOS晶体管MN4。

所述第一NMOS晶体管MN1的栅极G连接至一使能输入端以接收一使能信号LD，以及所述第一NMOS晶体管MN1的源极S连接至一第一输入信号VP，其中，所述第一输入信号VP具有一第一电压VSS及一第二电压VPP。

所述第二NMOS晶体管MN2的栅极G连接至所述使能输入端以接收所述使能信号LD，以及所述第二NMOS晶体管MN2的源极S连接至一第二输入信号VN，其中，所述第二输入信号VN具有所述第一电压VSS及所述第二电压VPP。

所述第一PMOS晶体管MP1的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第一PMOS晶体管MP1的漏极D连接至所述第一NMOS晶体管MN1的漏极D及一第一输出端VOP，以及所述第一PMOS晶体管MP1的源极S连接一第三电压VPPH。

所述第二PMOS晶体管MP2的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第二PMOS晶体管MP2的漏极D连接至所述第二NMOS晶体管的漏极D及一第二输出端VON，以及所述第二PMOS晶体管MP2的源极S连接所述第三电压VPPH。

所述第三NMOS晶体管MN3的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第三NMOS晶体管MN3的漏极D连接至所述第二NMOS晶体管MN2的漏极D，以及所述第三NMOS晶体管MN3的源极S连接所述第一电压VSS。

所述第四NMOS晶体管MN4的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第四NMOS晶体管MN4的漏极D连接至所述第一NMOS晶体管MN1的漏极D，以及所述第四NMOS晶体管MN4的源极S连接所述第一电压VSS。

其中，所述第二电压VPP的电平值大于所述第一电压VSS的电平值，所述第三电压VPPH的电平值大于所述第二电压VPP的电平值。在本实施例中，所述第一电压VSS的电平值为0伏特，该第二电压VPP的电平值为1.8伏特，所述第三电压VPPH的电平值为5.0伏特。在其它实施例中，所述第一电压VSS的电平值、所述第二电压VPP的电平值与所述第三电压VPPH的电平值可依据一集成电路代工厂商所提供的制程设计套件（Process Design Kit，PDK）中高压制程晶体管的电压而定。

如图5所示，所述第一输入信号VP与所述第二输入信号VN为反相。当所述使能信号LD为所述第二电压VPP时，所述可闩锁的转压系统400输入所述第一输入信号VP与所述第二输入信号VN。当所述使能信号LD为所述第一电压VSS时，所述可闩锁的转压系统400闩锁住所述第一输入信号VP与所述第二输入信号VN。

如图5所示，当所述使能信号LD为所述第二电压VPP、所述第一输入信号VP为所述第二电压VPP、及所述第二输入信号VN为所述第一电压VSS时，所述第一NMOS晶体管MN1处于关闭状态，所述第二NMOS晶体管MN2处于开启状态。进一步地，因所述第二NMOS晶体管MN2的开启，所以第二输出端VON的电压逐渐拉低，而使所述第一PMOS晶体管MP1开启，进而将所述第一输出端VOP的电压逐渐向所述第三电压VPPH拉高。

当所述使能信号LD为所述第一电压VSS、所述第一输入信号VP为所述第二电压VPP、及所述第二输入信号VN为该第一电压VSS时，即所述使能信号LD由所述第二电压VPP转变为所述第一电压VSS后，所述第一NMOS晶体管MN1及所述第二NMOS晶体管MN2关闭。由于所述第一PMOS晶体管MP1在所述使能信号LD为所述第二电压VPP时已经开启，因此所述第一输出端VOP的电压将持续逐渐拉高，进而使所述第三NMOS晶体管MN3开启，以将第二输出端VON的电压逐渐拉低，形成正反馈，如此，将加速所述第一PMOS晶体管MP1的开启，最后将所述第一输出端VOP的电压闩锁在所述第三电压VPPH，将所述第二输出端VON的电压闩锁在所述第一电压VSS。

图6为本发明第一实施例的可闩锁的转压系统400的另一示意图。如图5所示，当所述使能信号LD为所述第二电压VPP、所述第一输入信号VP为所述第一电压VSS、及所述第二输入信号VN为所述第二电压VPP时，所述第一NMOS晶体管MN1处于开启状态，所述第二NMOS晶体管MN2处于关闭状态，第一输出端VOP的电压逐渐拉低，而使所述第二PMOS晶体管MP2开启，进而将所述第二输出端VON的电压逐渐拉高。

当所述使能信号LD为所述第一电压VSS、所述第一输入信号VP为所述第一电压VSS，以及所述第二输入信号VN为所述第二电压VPP时，所述第一NMOS晶体管MN1及所述第二NMOS晶体管MN2处于关闭状态，由于所述第二PMOS晶体管MP2在所述使能信号LD为所述第二电压VPP时已经开启，所述第二输出端VON的电压持续逐渐拉高，进而使所述第四NMOS晶体管MN4开启，以将第一输出端VOP的电压逐渐拉低，形成正反馈，因此将加速所述第二PMOS晶体管MP2的开启，进而将所述第二输出端VON的电压闩锁在所述第三电压VPPH，以及将所述第一输出端VOP的电压闩锁在所述第二电压VSS。

图7为本发明第一实施例的可闩锁的转压系统400的仿真示意图，如图6所示，第一输入信号VP与第二输入信号VN的电压范围为第一电压VSS值到第二电压VPP值（0~1.8V），读取信号LD（即使能信号LD）为第一电压VSS值到第二电压VPP值（0~1.8V），转为高压后为第一电压VSS值到第三电压VPPH值（0~5V）。

图8为本发明第二实施例的一种可闩锁的转压系统700的电路图，所述可闩锁的转压系统700包含一使能NMOS晶体管MNS、一第一NMOS晶体管MN1、一第二NMOS晶体管MN2、一第一PMOS晶体管MP1、一第二PMOS晶体管MP2、一第三NMOS晶体管MN3、及一第四NMOS晶体管MN4。

所述使能NMOS晶体管MNS的栅极G连接一输入端以接收一使能信号LD，以及所述使能NMOS晶体管MNS的源极S连接至一第一电压VSS。

所述第一NMOS晶体管MN1的栅极G连接一第一输入信号VP，所述第一NMOS晶体管MN1的源极S连接至所述使能NMOS晶体管MNS的漏极D，其中，所述第一输入信号VP具有所述第一电压VSS及一第二电压VPP。

所述第二NMOS晶体管MN2的栅极G连接一第二输入信号VN，以及所述第二NMOS晶体管MN2的源极S连接至所述使能NMOS晶体管MNS的漏极D，其中，所述第二输入信号VN具有所述第一电压VSS及所述第二电压VPP。

所述第一PMOS晶体管MP1的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第一PMOS晶体管MP1的漏极D连接至所述第一NMOS晶体管MN1的漏极D及一第一输出端VON，以及所述第一PMOS晶体管MP1的源极S连接一第三电压VPPH。

所述第二PMOS晶体管MP2的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第二PMOS晶体管MP2的漏极D连接至所述第二NMOS晶体管MN2的漏极D及一第二输出端VOP，以及所述第二PMOS晶体管MP2的源极S连接所述第三电压VPPH。

所述第三NMOS晶体管MN3的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第三NMOS晶体管MN3的漏极D连接至所述第二NMOS晶体管MN2的漏极D，以及所述第三NMOS晶体管MN3的源极S连接所述第一电压VSS。

所述第四NMOS晶体管MN4的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第四NMOS晶体管MN4的漏极D连接至所述第一NMOS晶体管MN1的漏极D，所述第四NMOS晶体管MN4的源极S连接所述第一电压VSS。

如图8所示，当所述使能信号LD为所述第二电压VPP时，所述可闩锁的转压系统700输入所述第一输入信号VP与所述第二输入信号VN。当所述使能信号LD为所述第一电压VSS时，所述可闩锁的转压系统700闩锁住所述第一输入信号VP与所述第二输入信号VN。

如图8所示，当所述使能信号LD为所述第二电压VPP、所述第一输入信号VP为所述第二电压VPP、及所述第二输入信号VN为所述第一电压VSS时，所述第一NMOS晶体管MN1处于开启状态，所述第二NMOS晶体管MN2处于关闭状态，第一输出端VON的电压逐渐拉低，而使所述第二PMOS晶体管MP2开启，以将所述第二输出端VOP的电压逐渐拉高。

当所述使能信号LD为所述第一电压VSS、所述第一输入信号VP为所述第二电压VPP、及所述第二输入信号VN为所述第一电压VSS时，所述第一NMOS晶体管MN1及所述第二NMOS晶体管MN2处于关闭状态。由于所述第二PMOS晶体管MP2在所述使能信号LD为所述第二电压VPP时已经开启，因此所述第二输出端VOP的电压逐渐拉高，进而使所述第四NMOS晶体管MN4开启，以将第一输出端VON的电压逐渐拉低，形成正反馈，最后加速第二PMOS晶体管MP2的开启，进而将所述第二输出端VOP的电压闩锁在所述第三电压VPPH，以及将所述第一输出端VON的电压闩锁在所述第二电压VSS。

图9为本发明第二实施例的可闩锁的转压系统700的另一示意图。如图8所示，当所述使能信号LD为所述第二电压VPP、所述第一输入信号VP为所述第一电压VSS、及所述第二输入信号VN为所述第二电压VPP时，所述第一NMOS晶体管MN1处于关闭状态，所述第二NMOS晶体管MN2处于开启状态，第二输出端VOP的电压逐渐拉低，而使所述第一PMOS晶体管MP1开启，进而将所述第一输出端VON的电压逐渐拉高。

当所述使能信号LD为所述第一电压VSS、所述第一输入信号VP为所述第一电压VSS、及所述第二输入信号VN为所述第二电压VPP时，所述第一NMOS晶体管MN1及所述第二NMOS晶体管MN2处于关闭状态。由于所述第一PMOS晶体管MP1在所述使能信号LD为所述第二电压VPP时已经开启，因此所述第一输出端VON的电压逐渐拉高，而使所述第三NMOS晶体管MN3开启，以将第二输出端VOP的电压逐渐拉低，形成正反馈，而加速第一PMOS晶体管MP1的开启，进而将所述第一输出端VON的电压闩锁在所述第三电压VPPH，以及将所述第二输出端VOP的电压闩锁在所述第一电压VSS。

图10为本发明第二实施例的可闩锁的转压系统700的仿真示意图，如图9所示，第一输入信号VP与第二输入信号VN的电压范围为第一电压VSS的电平值到第二电压VPP的电平值（0~1.8V），读取信号LD（即使能信号LD）为第一电压VSS的电平值到第二电压VPP的电平值（0~1.8V），转为高压后为第一电压VSS的电平值到第三电压VPPH的电平值（0~5V）。

图11为本发明第一实施例的可闩锁的转压系统400的应用示意图，其应用于一液晶显示面板系统100中，该液晶显示面板系统100包含一液晶显示面板110、一源极驱动装置120、一栅极驱动装置130、及一显示时序控制器140。

所述源极驱动装置120连接至所述液晶显示面板110，以依据一显示像素信号以驱动所述液晶显示面板110。所述源极驱动装置120由多个源极驱动器400’所组成，每一个源极驱动器400’均为前述之一的可闩锁的转压系统400，如前所述，其包含一第一NMOS晶体管MN1、一第二NMOS晶体管MN2、一第一PMOS晶体管MP1、一第二PMOS晶体管MP2、一第三NMOS晶体管MN3、及一第四NMOS晶体管MN4。

所述第一NMOS晶体管MN1的栅极G连接一使能输入端以接收一使能信号LD，所述第一NMOS晶体管MN1的源极S连接至一第一输入信号VP，其中，所述第一输入信号VP具有一第一电压VSS及一第二电压VPP。

所述第二NMOS晶体管MN2的栅极G连接所述使能输入端以接收所述使能信号LD，以及所述第二NMOS晶体管MN2的源极S连接至一第二输入信号VN，其中，所述第二输入信号VN具有所述第一电压VSS及所述第二电压VPP。

所述第一PMOS晶体管MP1的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第一PMOS晶体管MP1的漏极D连接至所述第一NMOS晶体管MN1的漏极D及一第一输出端VOP，以及所述第一PMOS晶体管MP1的源极S连接一第三电压VPPH。

所述第二PMOS晶体管MP2的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第二PMOS晶体管MP2的漏极D连接至所述第二NMOS晶体管的漏极D及一第二输出端VON，所述第二PMOS晶体管MP2的源极S连接所述第三电压VPPH。

所述第三NMOS晶体管MN3的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第三NMOS晶体管MN3的漏极D连接至所述第二NMOS晶体管MN2的漏极D，以及所述第三NMOS晶体管MN3的源极S连接所述第一电压VSS。

所述第四NMOS晶体管MN4的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第四NMOS晶体管MN4的漏极D连接至所述第一NMOS晶体管MN1的漏极D，以及所述第四NMOS晶体管MN4的源极S连接所述第一电压VSS。

所述栅极驱动装置130连接至所述液晶显示面板110，用以产生一显示驱动信号，进而驱动所述液晶显示面板110。

所述显示时序控制器140连接至所述源极驱动装置120、及所述栅极驱动装置130，用以供应所述源极驱动装置120及所述栅极驱动装置130输出所述显示像素信号及所述显示驱动信号的时序。

图12为本发明第二实施例的可闩锁的转压系统700的应用示意图，其应用于一液晶显示面板系统100中，所述液晶显示面板系统100包含一液晶显示面板110、一源极驱动装置120、一栅极驱动装置130、及一显示时序控制器140。

所述源极驱动装置120连接至所述液晶显示面板110，以依据一显示像素信号驱动所述液晶显示面板110。所述源极驱动装置120由多个源极驱动器700’所组成，每一个源极驱动器700’均为前述之一的可闩锁的转压系统700，如前所述，其包含一使能NMOS晶体管MNS、一第一NMOS晶体管MN1、一第二NMOS晶体管MN2、一第一PMOS晶体管MP1、一第二PMOS晶体管MP2、一第三NMOS晶体管MN3、及一第四NMOS晶体管MN4。

所述使能NMOS晶体管MNS的栅极G连接一使能输入端以接收一使能信号LD，所述使能NMOS晶体管MNS的源极S连接至一第一电压VSS。

所述第一NMOS晶体管MN1的栅极G连接一第一输入信号VP，所述第一NMOS晶体管MN1的源极S连接至所述使能NMOS晶体管MNS的漏极D，其中，所述第一输入信号VP具有所述第一电压VSS及一第二电压VPP。

所述第二NMOS晶体管MN2的栅极G连接一第二输入信号VN，所述第二NMOS晶体管MN2的源极S连接至所述使能NMOS晶体管MNS的漏极D，其中，所述第二输入信号VN具有所述第一电压VSS及所述第二电压VPP。

所述第一PMOS晶体管MP1的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第一PMOS晶体管MP1的漏极D连接至所述第一NMOS晶体管MN1的漏极D及一第一输出端VON，所述第一PMOS晶体管MP1的源极S连接一第三电压VPPH。

所述第二PMOS晶体管MP2的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第二PMOS晶体管MP2的漏极D连接至所述第二NMOS晶体管MN2的漏极D及一第二输出端VOP，以及所述第二PMOS晶体管MP2的源极S连接所述第三电压VPPH。

所述第三NMOS晶体管MN3的栅极G连接所述第一NMOS晶体管MN1的漏极D，所述第三NMOS晶体管MN3的漏极D连接至所述第二NMOS晶体管MN2的漏极D，以及所述第三NMOS晶体管MN3的源极S连接所述第一电压VSS。

所述第四NMOS晶体管MN4的栅极G连接所述第二NMOS晶体管MN2的漏极D，所述第四NMOS晶体管MN4的漏极D连接至所述第一NMOS晶体管MN1的漏极D，以及所述第四NMOS晶体管MN4的源极S连接所述第一电压VSS。

该栅极驱动装置130连接至所述液晶显示面板110，用以产生一显示驱动信号，进而驱动所述液晶显示面板110。

所述显示时序控制器140连接至所述源极驱动装置120、及所述栅极驱动装置130，用以供应所述源极驱动装置120及所述栅极驱动装置130输出所述显示像素信号及所述显示驱动信号的时序。

由前述说明可知，现有技术在闩锁器11将数据传至DAC前需要进行两个步骤，即需使用闩锁器12先将将数据闩锁住，再使用转压器13将数据信号转成正高压。然而，本发明的可闩锁的转压系统，在使用读取信号LD（即使能信号LD）控制两颗MOS晶体管即第一NMOS晶体管和第二NMOS晶体管开关信号传递前，闩锁器31的输出信号VP（即第一输入信号VP）与反向信号VN（即第二输入信号VN）已闩锁存住，故在读取信号LD（即使能信号LD）为高（High）时，即可将数据信号VIN进行传递，再利用正反馈将数据闩锁住，如此可增快电路速度，此外本发明技术只使用六颗HV MOS晶体管来制造可闩锁的转压系统，也达到了节省面积的目标。

由前述说明还可知，现有技术中，于低压信号转正负高压信号的过程，通常需要经过一级的第二电压转压器转正高压信号和一级的第一电压转压器转负高压信号，才能转出所需的正负高压，然而，使用本发明提出的可闩锁的转压系统只需要六颗MOS晶体管，即可转出所需要的正负高压，故能达到降低晶体管的使用数量而节省芯片面积的目的，并减少功率消耗。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (16)

1.一种可闩锁的转压系统，其特征在于，其包含：

一第一NMOS晶体管，所述第一NMOS晶体管的栅极连接一使能输入端以接收一使能信号，所述第一NMOS晶体管的源极连接至一第一输入信号，其中，所述第一输入信号具有一第一电压及一第二电压；

一第二NMOS晶体管，所述第二NMOS晶体管的栅极连接所述使能输入端以接收所述使能信号，所述第二NMOS晶体管的源极连接至一第二输入信号，其中，所述第二输入信号具有所述第一电压及所述第二电压；

一第一PMOS晶体管，所述第一PMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极及一第一输出端，以及所述第一PMOS晶体管的源极连接一第三电压；

一第二PMOS晶体管，所述第二PMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第二PMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极及一第二输出端，以及所述第二PMOS晶体管的源极连接所述第三电压；

一第三NMOS晶体管，所述第三NMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第三NMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极，以及所述第三NMOS晶体管的源极连接所述第一电压；以及

一第四NMOS晶体管，所述第四NMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第四NMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极，以及所述第四NMOS晶体管的源极连接所述第一电压；

其中，所述第二电压的电平值大于所述第一电压的电平值，所述第三电压的电平值大于所述第二电压的电平值，所述第一输入信号与所述第二输入信号反相。

2.根据权利要求1所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第二电压时，所述可闩锁的转压系统输入所述第一输入信号与所述第二输入信号。

3.根据权利要求1所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第一电压时，所述可闩锁的转压系统闩锁住所述第一输入信号与所述第二输入信号。

4.根据权利要求2所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第二电压、所述第一输入信号为所述第二电压、及所述第二输入信号为所述第一电压时，所述第一NMOS晶体管处于关闭状态，所述第二NMOS晶体管处于开启状态，以及第二输出端的电压逐渐拉低，以使所述第一PMOS晶体管开启，进而将所述第一输出端的电压逐渐拉高。

5.根据权利要求4所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第一电压、所述第一输入信号为该第二电压，以及所述第二输入信号为所述第一电压时，所述第一NMOS晶体管及所述第二NMOS晶体管处于关闭状态，藉由所述第一输出端的电压逐渐拉高，以使所述第三NMOS晶体管开启，进而将所述第二输出端的电压逐渐拉低，形成正反馈，以加速所述第一PMOS晶体管开启，进而将所述第一输出端的电压闩锁在所述第三电压，以及将所述第二输出端的电压闩锁在所述第一电压。

6.根据权利要求2所述可闩锁的转压系统，其特征在于，当所述使能信号为所述第二电压、所述第一输入信号为所述第一电压，以及所述第二输入信号为所述第二电压时，所述第一NMOS晶体管处于开启状态，所述第二NMOS晶体管处于关闭状态，所述第一输出端的电压逐渐拉低，以使所述第二PMOS晶体管开启，进而将所述第二输出端的电压拉高。

7.根据权利要求6所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第一电压、所述第一输入信号为所述第一电压、及所述第二输入信号为所述第二电压时，所述第一NMOS晶体管及所述第二NMOS晶体管处于关闭状态，所述第二输出端的电压逐渐拉高，而使所述第四NMOS晶体管开启，以将所述第一输出端的电压拉低，形成正反馈，以加速所述第二PMOS晶体管开启，进而将所述第二输出端的电压闩锁在所述第三电压，以及将所述第一输出端的电压闩锁在所述第二电压。

8.一种应用权利要求1至7任一项所述可闩锁的转压系统的液晶显示面板系统，其特征在于，所述液晶显示面板系统包含：

一液晶显示面板；

一源极驱动装置，连接至所述液晶显示面板，所述源极驱动装置包含多个所述可闩锁的转压系统，用以依据一显示像素信号驱动所述液晶显示面板；

一栅极驱动装置，连接至所述液晶显示面板，用以产生一显示驱动信号，进而驱动所述液晶显示面板；以及

一显示时序控制器，连接至所述源极驱动装置、及所述栅极驱动装置，用以供应所述源极驱动装置及所述栅极驱动装置输出所述显示像素信号及所述显示驱动信号的时序。

9.一种可闩锁的转压系统，其特征在于，其包含：

一使能NMOS晶体管，所述使能NMOS晶体管的栅极连接一使能输入端以接收一使能信号，以及所述使能NMOS晶体管的源极连接至一第一电压；

一第一NMOS晶体管，所述第一NMOS晶体管的栅极连接一第一输入信号，所述第一NMOS晶体管的源极连接至所述使能NMOS晶体管的漏极，其中，所述第一输入信号具有所述第一电压及一第二电压；

一第二NMOS晶体管，所述第二NMOS晶体管的栅极连接一第二输入信号，所述第二NMOS晶体管的源极连接至所述使能NMOS晶体管的漏极，其中，所述第二输入信号具有所述第一电压及所述第二电压；

一第一PMOS晶体管，所述第一PMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第一PMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极及一第一输出端，以及所述第一PMOS晶体管的源极连接一第三电压；

一第二PMOS晶体管，所述第二PMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第二PMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极及一第二输出端，以及所述第二PMOS晶体管的源极连接所述第三电压；

一第三NMOS晶体管，所述第三NMOS晶体管的栅极连接所述第一NMOS晶体管的漏极，所述第三NMOS晶体管的漏极连接至所述第二NMOS晶体管的漏极，以及所述第三NMOS晶体管的源极连接所述第一电压；以及

一第四NMOS晶体管，所述第四NMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，所述第四NMOS晶体管的漏极连接至所述第一NMOS晶体管的漏极，以及所述第四NMOS晶体管的源极连接所述第一电压；

其中，所述第二电压的电平值大于所述第一电压的电平值，所述第三电压的电平值大于所述第二电压的电平值，所述第一输入信号与所述第二输入信号反相。

10.根据权利要求9所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第二电压时，所述可闩锁的转压系统输入所述第一输入信号与所述第二输入信号。

11.根据权利要求9所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第一电压时，所述可闩锁的转压系统闩锁住所述第一输入信号与所述第二输入信号。

12.根据权利要求10所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第二电压、所述第一输入信号为所述第二电压，以及所述第二输入信号为所述第一电压时，所述第一NMOS晶体管处于开启状态，所述第二NMOS晶体管处于关闭状态，藉由所述第一输出端的电压逐渐拉低，以使所述第二PMOS晶体管开启，进而将所述第二输出端的电压拉高。

13.根据权利要求12所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第一电压、所述第一输入信号为所述第二电压，以及所述第二输入信号为所述第一电压时，所述第一NMOS晶体管及所述第二NMOS晶体管处于关闭状态，所述第二输出端的电压逐渐拉高，使所述第四NMOS晶体管开启，以将所述第一输出端的电压逐渐拉低，形成正反馈，以加速所述第二PMOS晶体管开启，进而将所述第二输出端的电压闩锁在所述第三电压，以及将所述第一输出端的电压闩锁在所述第二电压。

14.根据权利要求10所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第二电压、所述第一输入信号为所述第一电压，以及所述第二输入信号为所述第二电压时，所述第一NMOS晶体管处于关闭状态，所述第二NMOS晶体管处于开启状态，所述第二输出端的电压逐渐拉低，以使所述第一PMOS晶体管开启，进而将所述第一输出端的电压拉高。

15.根据权利要求14所述的可闩锁的转压系统，其特征在于，当所述使能信号为所述第一电压、所述第一输入信号为所述第一电压，以及所述第二输入信号为所述第二电压时，所述第一NMOS晶体管及所述第二NMOS晶体管处于关闭状态，所述第一输出端的电压逐渐拉高，使所述第三NMOS晶体管开启，以将所述第二输出端的电压逐渐拉低，形成正反馈，以加速所述第一PMOS晶体管开启，进而将所述第一输出端的电压闩锁在所述第三电压，将所述第二输出端的电压闩锁在所述第一电压。

16.一种应用权利要求9至15任一项所述可闩锁的转压系统的液晶显示面板系统，其特征在于，所述液晶显示面板系统包含：一液晶显示面板；

一源极驱动装置，连接至所述液晶显示面板，所述源极驱动装置包含多个所述可闩锁的转压系统，以依据一显示像素信号驱动所述液晶显示面板；

一栅极驱动装置，连接至所述液晶显示面板，用以产生一显示驱动信号，进而驱动所述触控液晶显示面板；以及

一显示时序控制器，连接至所述源极驱动装置、及所述栅极驱动装置，用以供应所述源极驱动装置及所述栅极驱动装置输出所述显示像素信号及所述显示驱动信号的时序。

Images