CN100474387C - 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备 - Google Patents
模拟缓冲器及其驱动方法，具有该缓冲器的显示设备 Download PDFInfo
- Publication number
- CN100474387C CN100474387C CNB2005100788951A CN200510078895A CN100474387C CN 100474387 C CN100474387 C CN 100474387C CN B2005100788951 A CNB2005100788951 A CN B2005100788951A CN 200510078895 A CN200510078895 A CN 200510078895A CN 100474387 C CN100474387 C CN 100474387C
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- aanalogvoltage
- input voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
Abstract
提供一种模拟缓冲器，具有模拟缓冲器的显示设备和驱动模拟缓冲器的方法。模拟缓冲器将模拟电压施加到负载。模拟缓冲器包括一个比较器和一个晶体管。所述比较器配置成将从外部设备接收的输入电压与施加到负载的模拟电压进行比较。当模拟电压低于输入电压时，晶体管导通以对负载进行充电或当模拟电压高于输入电压时，晶体管导通以对负载进行放电，和当模拟电压变成基本上与输入电压相同时，晶体管被关断。
Description
相关申请的互相参照
本申请要求2004年5月11日提交的韩国专利申请号NO.2004-33083的优先权，其内容在此结合作为参考。
技术领域
本发明涉及一种模拟缓冲器，一种具有模拟缓冲器的显示设备，和驱动模拟缓冲器的方法，尤其涉及在高灰度级和高分辨率应用中的模拟缓冲器。
背景技术
具有不同功能和形状的信息处理装置正在日益发展中。这些信息处理装置通常使用如液晶显示器(LCD)这种的显示设备来显示其中的信息处理。液晶显示器设备有许多的优点，例如，轻且薄，有低功率耗损并且能够显示高分辨率图像。
所述的液晶显示器设备可以分类为多晶硅类型或非晶硅类型。多晶硅类型的液晶显示器设备包括含有多晶硅(poly-Si)的薄膜晶体管(TFT)，并且非晶硅类型的液晶器显示器设备包括含有非晶硅(a-Si)的薄膜晶体管。
多晶硅类型的液晶显示器设备与非晶硅类型的液晶显示器设备相比，具有低功率耗损和高工作速度。然而，多晶硅类型的液晶显示器设备需要更复杂的制造过程。
一般多晶硅类型的液晶显示器设备用于小尺寸显示设备，非晶硅类型的液晶显示器设备用于如笔记本个人电脑(PC)，液晶显示器的监视器，电视机等这种大尺寸显示设备。
依据低温多晶硅(LTPS)技术，栅极驱动部分和数据驱动部分直接安装在显示板上。更进一步，一种用于驱动所述栅极和数据驱动部分的系统可以直接安装在显示板上。用于驱动所述栅极和数据驱动部分的系统包括一个如数模(D/A)转换器，模拟缓冲器等这种的模拟电路。所述模拟缓冲器的一个例子是源极跟随器。
图1是表示一个传统源极跟随器的等效电路示意图，图2是表示用于控制图1中开关的控制信号的时序图。源极跟随器的一个输入端电连接数据驱动部分的数/模转换器(或DAC)，并且源极跟随器的一个输出端电连接负载，该负载对应于显示板的源极线(或数据线)。
参考图1和2，当第一开关SW1导通时，数模转换器的输出电压Vd施加到节点‘A’并且第二开关SW2打开，以便补偿电容器C1进行充电直到节点‘A’和节点‘B’之间的电位差达到Vth，其对应于驱动器TFT100的阈值电压。
然后，第一开关SW1关断和第二开关SW2导通用来将节点‘B’的电压从Vd-Vth增加到Vd，从而节点‘A’的电压也从Vd增加到Vd+Vth。因为在节点‘A’和节点‘C’之间的电压差是阈值电压Vth，所以节点‘C’的电压变成Vd。
正如以上所描述的，源极跟随器的工作包括两个步骤。第一，源极跟随器通过导通第一开关SW1以通过补偿电容C1来存储阈值电压Vth，和第二，源极跟随器通过驱动器TFT100来驱动负载。
在充电期间源极跟随器使用负(N)类型TFT，和在放电期间使用正(P)类型TFT。因此，驱动器TFT100的电压绝对值Vgs(举例，|Vgs|)降低到如图3中所示的驱动器TFT100驱动功率的较低值。另外，用于存储阈值电压Vth的时间由于以上所描述的相同理由而增加。
图3是表示图1中源极跟随器输出电压的曲线图。参考图3，随着电压到达Vd时间的增加，负载的驱动速度下降。
图1中源极跟随器用了一个较长的时间来执行存储阈值电压的第一步骤和驱动负载的第二步骤。因此，需要较短时间以驱动源极线来显示移动图象的液晶显示器设备通常是不使用图1中源极跟随器。
再次参考图1，在驱动器TFT100的栅极端和驱动器TFT100的源极端之间产生寄生电容Cgs，并且在驱动器TFT100栅极端的和驱动器TFT100的漏极端之间产生寄生电容Cgd。寄生电容Cgs和Cgd与补偿电容C1之间电连通，用于影响驱动器TFT100的栅极电压。
以下的表达式1表示在用于驱动负载的第二步骤中驱动器TFT100的栅极电压。
表达式1
Vg＝Vcompensation×Vth/(Vcompensation+Vparastic)+Vd，
其中‘Vcompensation’表示补偿电容器C1的电压，并且“Vparastic”表示寄生电容Cgs和Cgd的电压。
参考表达式1，补偿电容器C1的电压和寄生电容Cgs和Cgd的电压影响着驱动器TFT100的栅极电压Vd。
以下的表达式2表示由寄生电容Cgs和Cgd所产生的误差电压Verror。
表达式2
Verror＝Vparasitic×Vth/(Vcompensation+Vparasitic)。
为了增强源极跟随器的驱动功率，可以加宽驱动器TFT100的沟道宽度。然而，当驱动器TFT100的沟道宽度增加时，寄生电容Cgs和Cgd也增加，因此误差电压Verror增加。
相反，当驱动器TFT100的沟道宽度减少时，寄生电容Cgs和Cgd也减少。然而，补偿电容器C1的充电时间增加。
正如以上所描述的，当一个源极跟随器驱动一个源极线以减少工作时间时源极跟随器需要一个较长的时间用于驱动源极线。然而，因为Ploly-siTFT的尺寸大于单位像素的宽度，所以在使用LTPS时形成具有大的尺寸和单位像素宽度的Ploly-siTFT是很困难的。
发明内容
本发明提供一种在模拟缓冲器制造晶体管过程期间内能够稳定输出电压的模拟缓冲器。所述的模拟缓冲器还能够减少源极驱动电路的尺寸。本发明还提供一种具有模拟缓冲器的显示设备和驱动该模拟缓冲器的方法。
依据本发明一个示范性实施例中的模拟缓冲器，该模拟缓冲器将模拟电压施加到负载上。该模拟缓冲器包括一个比较器和一个晶体管。比较器配置成将从外部设备接收的输入电压与施加到负载的模拟电压进行比较。当模拟电压低于输入电压时，晶体管导通以对负载进行充电并且当模拟电压基本上与输入电压相同时，晶体管关断。
依据本发明另一个示范性实施例的模拟缓冲器，该模拟缓冲器将模拟电压施加到负载上。该模拟缓冲器包括一个比较器和一个晶体管。比较器配置成将从外部设备接收的输入电压与施加到负载的模拟电压进行比较。当模拟电压高于输入电压时，晶体管导通以对负载进行放电并且当模拟电压基本上与输入电压相同时，晶体管关断。
仍然是依据本发明另一个示范性实施例中的模拟缓冲器，该模拟缓冲器将模拟电压施加到负载上。该模拟缓冲器包括一个比较器，第一晶体管和第二晶体管。比较器配置成将从外部设备接收的输入电压与施加到负载的模拟电压进行比较。当模拟电压低于输入电压时，第一晶体管导通对负载进行充电并且当模拟电压基本上与输入电压相同时，第一晶体管关断。当模拟电压高于输入电压时，第二晶体管导通对负载进行放电并且当模拟电压基本上与输入电压相同时，第二晶体管关断。
仍然是依据本发明另一个示范性实施例中的模拟缓冲器，该模拟缓冲器将模拟电压施加到具有预先设置参考电压的负载上。该模拟缓冲器包括一个比较器，第一晶体管和第二晶体管。比较器配置成将从外部设备接收的输入电压与参考电压进行比较。当输入电压低于参考电压时，第一晶体管导通提供一个电压给负载，其中该电压比参考电压高出一输入电压幅值。当输入电压高于参考电压时，第二晶体管导通提供一个电压给负载，其中该电压比参考电源低一输入电压的幅值。
依据本发明一个示范性实施例中的显示设备，该显示设备包括显示板和控制部分。显示板有大量的栅极线和大量的与栅极线基本上正交的数据线。显示板显示图像。控制部分接收用于显示图像的原始图像信号和用于控制显示板的控制信号。控制部分有一个用于接收输入电压的模拟缓冲器，并且产生施加到显示板数据线上的模拟电压。该模拟缓冲器包括一个比较器，第一晶体管和第二晶体管。所述比较器对输入电压与模拟电压进行比较。当模拟电压低于输入电压时，第一晶体管导通以对数据线进行充电，当模拟电压基本上与输入电压相同时，第一晶体管关断。当模拟电压高于输入电压时，第二晶体管导通以对数据线进行放电，当模拟电压基本上与输入电压相同时，第二晶体管关断。
本发明的另一个示范性实施例中，驱动模拟缓冲器以将模拟电压施加到负载的方法包括：从外部设备接收的输入电压与模拟电压进行比较；当模拟电压低于输入电压直到模拟电压基本上与输入电压相同为止，使用第一电压对负载进行充电；当模拟电压高于输入电压直到模拟电压基本上与输入电压相同为止，使用第二电压对负载进行放电。第一电压是电源电压并且第二电压是地电压。
附图说明
通过参考附图详细描述示范性实施例，本发明以上和其它的特征将会很明显，其中：
图1是表示传统源极跟随器的等效电路示意图；
图2是表示用于控制图1中开关的控制信号的时序图；
图3是表示图1中源极跟随器输出电压的曲线图；
图4是表示依据本发明一个示范性实施例的模拟缓冲器的原理电路示意图；
图5是表示图4中模拟缓冲器示范性实施例中的电路示意图；
图6是表示用于控制图5中模拟缓冲器的控制信号的时序图；
图7是表示依据本发明另一个示范性实施例的模拟缓冲器的电路示意图；
图8是表示用于控制图7中制模拟缓冲器的控制信号的时序图；
图9是表示根据图8中控制信号产生第一到第六控制信号的一个开关控制部分的原理电路示意图；
图10是表示根据本发明一个示范性实施例的液晶显示器(LCD)设备的方块图；
图11是表示图10中模拟缓冲器的电路示意图；
图12是表示用于图10中模拟缓冲器点反相(dot inversion)的控制信号的时序图；
图13是表示根据图12中控制信号产生第一到第九控制信号的一个开关控制部分的原理电路示意图；
图14是表示用于图11中模拟缓冲器列反相的控制信号的时序图；
图15是表示用于图11中模拟缓冲器线反相(line inversion)的控制信号的时序图；
图16是表示用于图11中模拟缓冲器帧反相的控制信号的时序图；
图17是表示图11中模拟缓冲器输出的曲线图，其在表1的状态下工作点反相；
图18和19是表示根据在表2或3的状态下点反相或列反相的充电的误差电压的曲线图；
图20和21是表示根据在表2或3的状态下对线反相或帧反相的充电的误差电压的曲线图；和
图22是表示依据本发明一个示范性实施例的模拟缓冲器输出的曲线图，该输出是由图15中的控制信号来控制。
具体实施方式
可以理解以下所描述的本发明示范性实施例能够在不脱离本发明的所公开的创新原理的情况下以许多种方式不同改变，并且本发明的范围不会局限于这些特定实施例。但是，对于本领域的技术人员来说提供的这些实施方式使得该公开内容是全面的和完整的，并且通过非限制性的实例的方式将全面的理解本发明的原理。
在下文中，将会参考附图进行详细地描述本发明的示范性实施例。
图4是表示依据本发明一个示范性实施例的模拟缓冲器的原理电路示意图。参考图4，模拟缓冲器包括一个比较器400和一个用于驱动负载的驱动器薄膜晶体管(TFT)410。
所述比较器400包括一个负极端，一个正极端和一个输出端。驱动器TFT410包括栅极端，漏极端和源极端。将输入电压Vin通过比较器400的负极端施加到比较器400。比较器400的正极端电连接驱动器TFT410的漏极端。比较器400的输出端电连接驱动器TFT410的栅极端。一个负载或多个负载电连接驱动器TFT410的漏极。例如，驱动器TFT410可以采用P型金属氧化物半导体(PMOS)晶体管。
在下文中，将会对模拟缓冲器的工作进行说明。
当施加到负载的电压是0V并且输入电压Vin施加到比较器400的负极端时，比较器400输出一个低电平电压用来导通驱动器TFT410。然后，提升负载电压。
比较器400的正极输入端电连接驱动器TFT400的漏极，以便当负载电压被提升等于输入电压Vin时，比较器400输出高电平电压用来关断驱动器TFT410。然后，等于输入电压Vin的负载电压不再提升。
正如以上所讨论的，当驱动器TFT410是PMOS TFT时，模拟缓冲器对负载进行充电。然而，当模拟缓冲器形成时包括具有NMOS TFT的驱动器TFT410，模拟缓冲器对负载进行放电。详细地说，所述NMOS TFT包括电连接地电压的源极端，电连接比较器400正极端的漏极和电连接比较器400输出端的栅极。
图5是表示图4中模拟缓冲器实施例中的电路示意图，并且图6是表示用于控制图5中模拟缓冲器的控制信号的时序图。
参考图5，所述模拟缓冲器包括比较器500和驱动器TFT600。比较器500包括第一反相器510和第二反相器520。第一反相器510包括第一PMOS晶体管PM1和第一NMOS晶体管NM1。第一PMOS晶体管PM1的栅极端电连接第一NMOS晶体管NM1的栅极端，和第一PMOS晶体管PM1的漏极端电连接第一NMOS晶体管NM1的漏极端。第一PMOS晶体管PM1的源极端电连接电源电压Vdd，和第一NMOS晶体管NM1的源极端电连接地电压。
第二反相器520包括第二PMOS晶体管PM2和第二NMOS晶体管NM2。第二PMOS晶体管PM2的栅极端电连接第二NMOS晶体管NM2的栅极端，和第二PMOS晶体管PM2的漏极端电连接第二NMOS晶体管NM2的漏极端。第二PMOS晶体管PM2的源极端电连接电源电压Vdd，和第二NMOS晶体管NM2的源极端电连接地电压。
第一和第二反相器510和520通过第一开关S1和第二开关S2互相电连接在一起。详细地说，第一PMOS晶体管PM1和第一NMOS晶体管NM1的栅极通过第一开关S1电连接第一PMOS晶体管PM1和第一NMOS晶体管NM1的漏极。第二PMOS晶体管PM2和第二NMOS晶体管NM2的栅极通过第二开关S2电连接第二PMOS晶体管PM2和第二NMOS晶体管NM2的漏极。
第一和第二反相器510和520的第一和第二PMOS晶体管PM1和PM2和第一及第二NMOS晶体管NM1和NM2工作在饱和区作为一个用于放大输入电压Vin的比较器。第一耦合电容Cc1位于第一和第二反相器510和520之间，第二耦合电容Cc2位于第二反相器520和驱动器TFT600之间。
第一补偿电容器Cp1的第一端和第二补偿电容器Cp2的第一端电连接第一PMOS晶体管PM1和第一NMOS晶体管NM1的漏极。第一补偿电容器Cp1的第二端通过第三开关S3电连接输入电压Vin，第一补偿电容器Cp1的第二端通过第四开关S4电连接地电压Vgnd’。第二补偿电容器Cp2的第二端电连接负载用于把负载电压Vload送回第一反相器510。
驱动器TFT600包括栅极端，源极端和漏极端。驱动器TFT600的栅极端通过第二补偿电容器Cc2电连接第二反相器520的输出端。驱动器TFT600的源极端电连接电源电压Vdd。驱动器TFT600的漏极端通过第五开关S5电连接驱动器TFT600的栅极端，通过第六开关S6电连接负载，以及通过第七开关S7电连接地电压。负载通过第八开关S8电连接地电压。驱动器TFT600采用第三PMOS晶体管PM3。
第一、第二、第三、第五和第八开关S1，S2，S3，S5和S8由图6中的第一开关控制信号SC1导通，第四和第六开关S4和S6由图6中的第二开关控制信号SC2导通，第七开关S7由图6中的第三开关控制信号SC3导通。
在下文中，将会对具有以上所表示结构的模拟缓冲器的工作进行说明。
第一、第二、第三、第五和第八开关S1，S2，S3，S5和S8由第一开关控制信号SC1导通。另外，第七开关S7由第三开关控制信号SC3导通以对驱动器TFT600进行初始化。第一开关控制信号SC1在第一时间周期T1内是高电平。在第一时间周期T1内，存储输入电压Vin。
当第三开关S3导通时，输入电压Vin存储在第一补偿电容器Cp1中，并且节点‘C’的电压Vc通过第一和第二PMOS晶体管PM1和PM2以及第一和第二NMOS晶体管NM1和NM2充电到Vdd-Vth，来关断驱动器TFT600。
另外，第八开关S8由第一开关控制信号SC1导通，用于将负载与地电连接。因此，负载放电使得电压大概为0V。
在第一时间周期T1结束时，第二开关控制信号SC2充电到高电平。第二开关控制信号SC2在第二时间期间T2保持高电平。第四和第六开关S4和S6由第二开关控制信号SC2导通。在第二时间周期期间内，驱动负载。
当第四开关S4导通时，用于存储输入电压Vin的第一补偿电容器Cp1的节点‘A’电连接地电压Vgnd’以便节点‘A’的电压低于大概0V。因此，因为节点‘B’通过第一补偿电容器Cp1电耦合节点‘A’，所以节点‘B’的电压降低。节点‘B’电压变化由第一和第二反相器510和520放大，用来将节点‘C’的电压降低到大概0V。因此，驱动器TFT600导通用来增加负载电压Vload。
当第四和第六开关S4和S6由第二开关控制信号SC2导通时，第一补偿电容器Cp1，第二补偿电容器Cp2和负载电容Cload电耦合在一起。当Va＝Vin-Vgnd’时，其中Va表示节点‘A’的电压变化，以下的表达式3表示节点‘B’的电压变化Vb。
表达式3
Vb＝{[Cp1×(Cp2+Cload)]/[Cp1×(Cp2+Cload)+Cp2×Cload]}×Va
＝α×Va
因此，表达式3中的α由如下来表示。
表达式4
α＝{[Cp1×(Cp2+Cload)]/[Cp1×(Cp2+Cload)+Cp2×Cload]}
当第一反相器510的逻辑阈值电压是Vlth时，节点‘B’的电压Vb由以下的表达式4.1来表示。
表达式4.1
Vb＝Vlth-α×Va
当α×Va高于Voffset时，其中Voffset是用于驱动驱动器TFT600的比较器500的最小电压，节点‘B’的电压变化(例如，α×Va)由第一和第二反相器510和520放大，以便节点‘C’的电压Vc降低到大概0V。因此，导通驱动器TFT600。
当负载电压Vload增加时，‘B’节点电压Vb由于第二补偿电容器Cp2而增加。换句话说，‘B’节点电压Vb最初由于第一补偿电容器Cp1而降低并且由于第二补偿电容Cp2而增加。当驱动驱动器TFT600时，第一和第二补偿电容器Cp1和Cp2电串联在一起。
‘B’节点电压Vb的变化可以由以下表达式5来表示。
表达式5
Vb＝[Cp2/(Cp1+Cp2)]×Vout＝β×Vout，
其中Vout将在以下说明。
换句话说，‘B’节点电压Vb首先通过第一补偿电容器Cp1减少数量为α×Va，然后‘B’节点电压Vb通过第二补偿电容器Cp2增加数量为β×Vout，由以下的表达式6来表示。
表达式6
Vb＝Vlth-α×Va+β×Vout。
当‘B’节点电压Vb的减小量等于‘B’节点电压Vb的增加量时，‘B’节点电压Vb由第一和第二反相器510和520放大以提高‘C’节点电压Vc。当提高‘C’节点电压Vc以用于关断驱动器TFT600时，固定负载电压Vload。
当‘B’节点电压Vb高于Vlth+Voffset时，关断驱动器TFT600。当驱动器TFT600关断时，关断电压(off-voltage)Vout由以下表达式7来表示。
表达式7
Vlth+Voffset＝Vlth-α×Va+β×Vout
因此，驱动器TFT600的关断电压Vout由以下表达式8来表示。
表达式8
Vout＝(Voffset+α×Va)/β
当Va等于Vin-Vgnd’时，表达式8的关断电压Vout可以由以下表达式9到11来表示。
表达式9
Vout＝[Voffset+α×(Vin-Vgnd’)]/β
表达式10
Vout＝[α×Vin+(Voffset-α×Vgnd’)]/β
表达式11
Vout＝(α×Vin)/β+Vdc，
其中Vdc对应模拟缓冲器产生的误差电压，并且Vdc等于(Voffset-α×Vgnd’)/β。当Vdc小的足够可以略去时，表达式11可以由以下的表达式12来表示。
表达式12
Vout≈(α×Vin)/β＝γ×Vin
其中γ等于α/β。
当将输入电压Vin施加到模拟缓冲器时，γ×Vin提供给负载，γ×Vin是与输入电压Vin直接成比例的。例如，当γ是1时，输入电压Vin直接施加到负载。
当液晶显示器设备采用了以上所描述的模拟缓冲器时，通过调节数模转换器的输出电压等于γ×Vin，可以来调节输出和输入相等。
依据本发明实施例的模拟缓冲器有‘C’节点电压Vc(例如，Vdd-Vth)，该‘C’节点电压Vc提供给驱动器TFT600的栅极。换句话说，通过电源电压Vdd驱动驱动器TFT600，该电压高于输入电压Vin，以便负载电压Vload在短时间内接近目标电平。
另外，比较器500不受驱动器TFT600的阈值电压的影响，其在制作过程中可以通过变化来改变。更进一步，驱动器TFT600依据比较器500的输出来充电或放电。因此，负载电压Vload的阈值电压的影响可以减到最小。
正如以上所讨论的，模拟缓冲器仅仅对负载充电，并且在下文中，将会说明被配置成对负载充电和放电的模拟缓冲器。
图7是表示依据本发明另一个实施例的模拟缓冲器的电路示意图。参考图7，模拟缓冲器包括一个比较器500，第一驱动器TFT700和第二驱动器TFT710。第一驱动器TFT700采用PMOS晶体管，并且第二驱动器TFT710采用NMOS晶体管。
所述比较器500包括第一反相器510和第二反相器520。第一和第二反相器510和520与图5中第一和第二反相器510和520具有相同的结构。因此，省略了更进一步的说明。
如图7，第一补偿电容器Cp1的第一端电连接第一反相器510的第一PMOS晶体管PM1和第一NMOS晶体管NM1的栅极。第一补偿电容器Cp1的第二端电连接节点‘A’。
当第三开关S3或第九开关S9导通时，将输入电压Vin提供给节点‘A’。当第四开关S4或第九开关S9导通时，将地电压Vgnd’提供给节点‘A’。
第二补偿电容器Cp2的第一端电连接第一反相器510的第一PMOS晶体管PM1和第一NMOS晶体管NM1的栅极。第二补偿电容器Cp2的第二端电连接负载用来将负载电压Vload送回到第一反相器510，以便将负载电压Vload提供给第一反相器510。
第一驱动器TFT700包括栅极，其通过第二耦合电容器Cc2电连接第二反相器520的输出端；源极，其电连接电源电压Vdd；和漏极，其通过第五开关S5电连接第一驱动器TFT700的栅极。第一驱动器TFT700的漏极还通过开关S6电连接负载，以及通过第七开关S7电连接地电压Vgnd’。当第八开关S8导通时，负载电连接公共电压Vcom。
第二驱动器TFT710包括栅极，其通过第二耦合电容器Cc2电连接第二反相器520的输出端；和漏极，其通过第十三开关S13电连接电源电压Vdd。第二驱动器TFT710的漏极还通过第十一开关S11电连接第二驱动器TFT710的栅极，以及通过第十二开关S12电连接负载。第二驱动器TFT710的源极电连接地电压。
图8是表示用于控制图7中模拟缓冲器的控制信号的时序图，和图9是表示根据图8中控制信号产生第一到第六控制信号的一个开关控制部分的原理电路示意图。第一到第六控制信号导通第一到第十三开关S1，S3...S13。
参考图8和图9，控制信号部分包括第一与门800，第二与门810，第三与门820，第四与门830，第五与门840和第六与门850。
第一与门800接收充电控制信号Ch和第一开关控制信号SC1并且输出第一控制信号CON1。第二与门810接收充电控制信号Ch和第二开关控制信号SC2并且输出第二控制信号CON2。第三与门820接收充电控制信号Ch和第三开关控制信号SC3并且输出第三控制信号CON3。第四与门830接收放电控制信号DisCh和第一开关控制信号SC1并且输出第四控制信号CON4。第五与门840接收放电控制信号DisCh和第二开关控制信号SC2并且输出第五控制信号CON5。第六与门850接收放电控制信号Di sCh和第三开关控制信号SC3并且输出第六控制信号CON6。
参考图7和8，第一到第十三开关S1，S3...S13由第一到第六控制信号CON1...CON6导通。
详细地说，当第一开关控制信号SC1是高电平时，第一开关S1，第二开关S2和第八开关S8导通。当第一控制信号CON1是高电平或第一开关控制信号SC1和充电控制信号Ch是高电平时，第三开关S3和第五开关S5导通。当第二控制信号CON2是高电平或第二开关控制信号SC2和充电控制信号Ch是高电平时，第四开关S4和第六开关S6导通。当第三控制信号CON3是高电平或第三开关控制信号SC3和充电控制信号Ch是高电平时，第七开关S7导通。
当第四控制信号CON4是高电平或第一开关控制信号SC1和放电控制信号DisCh是高电平时，第十开关S10和第十一开关S11导通。当第五控制信号CON5是高电平或第二开关控制信号SC2和放电控制信号DisCh是高电平时，第九开关S9和第十二开关S12导通。当第六控制信号CON6是高电平或第三开关控制信号SC3和放电控制信号DisCh是高电平时，第十三开关S13导通。
在下文中，将会对具有以上所表示结构的模拟缓冲器的工作进行说明。
首先，将会对负载充电的工作进行说明。
当第一开关控制信号SC1是高电平时，第一开关S1，第二开关S2和第八开关S8导通。另外，第三和第五开关S3和S5由第一控制信号CON1导通。第三控制信号CON3导通第七开关S7用于初始化第一驱动器TFT700。
当第三开关S3导通时，第一补偿电容器Cp1由输入电压Vin进行充电，并且第一和第二反相器510和520放大输入电压Vin以便‘C’节点电压Vc增加到Vdd-Vth的值，用来关断第一驱动器TFT700。另外，当第八开关S8导通时，负载电连接公共电压Vcom。
然后，响应于第二控制信号CON2导通第四和第六开关S4和S6。当第四开关S4导通时，‘A’节点电压从Vin降低到Vgnd’。因此，‘B’节点电压由于第一补偿电容器Cp1也降低。‘B’节点电压Vb的变化由第一和第二反相器510和520放大，以便‘C’节点电压降低到大概0V，用于导通第一驱动器TFT700。当第一驱动器TFT700导通时，负载电压Vload增加。
当负载电压Vload增加时，‘B’节点电压Vb由于第二补偿电容器Cp2也增加。也就是说，‘B’节点电压首先由于第一补偿电容Cp1而降低，然后由于第二补偿电容Cp2而增加。
当‘B’节点电压Vb的增量等于‘B’节点电压Vb的减量时，‘B’节点电压由第一和第二反相器510和520放大，以用于增加‘C’节点电压Vc。因此，第一驱动器TFT700关断从而负载电压Vload变成恒定值。
在下文中，将会将负载电压Vload放电的工作进行说明。
当第一开关控制信号SC1是高电平时，第一，第二和第八开关S1，S2和S8导通。当第四开关控制信号SC4是高电平时，第十和第十一开关S10和S11导通用来初始化第二驱动器TFT710。
当第十一开关S11导通用来将‘A’节点与地电压Vgnd’电连接时，‘A’节点电压Va降低到地电压Vgnd’和‘C’节点电压Vc变成第二驱动器TFT710的阈值电压Vlth。
然后，第五控制信号CON5导通第九和第十二开关S9和S12。当第九开关S9导通时，‘A’节点电压从地电压Vgnd’增加到输入电压Vin。当‘A’节点电压Va增加时，‘B’节点电压Vb也会增加由以下表达式13所表示的α×Vin’的量。
表达式13
Vb＝Vlth+α×Vin’
其中Vlth表示第二驱动器TFT710的逻辑阈值电压，Vin’表示Vin-Vgnd’。
如表达式13所示，增加的‘B’节点电压Vb通过第一和第二反相器510和520来放大以用于增加‘C’节点电压Vc从而导通第二驱动器TFT710。当第二驱动器TFT710导通时，负载电连接地从而负载电压Vload降低。
当负载电压的降低值由Vfall表示时，‘V’节点电压Vb由于第二补偿电容器Cp2而降低数量β×Vfall，该数量由以下表达式14所示。
表达式14
Vb＝Vlth+α×Vin’-β×Vfall
当‘B’节点电压Vb等于Vlth-Voffset时，第二驱动器TFT710关断。因此，降低的负载电压Vfall可以如下表示。
表达式15
Vlth+α×Vin’-β×Vfall＝Vlth-Voffset，
Vfall＝(α×Vin’+Voffset)/β
当每次关断第二驱动器TFT710时，负载的输出电压Vout是Vcom-Vfall。因此，输出电压Vout可以如下表示。
表达式16
Vout＝Vcom-(α×Vin’+Voffset)/β，
＝Vcom-(α/β)×Vin+Vdc
当通过调节地电压Vgnd’，误差电压Vdc被调节到很小时，表达式16中的Vout可以如下表示。
表达式17
Vout≈Vcom-(α/β)×Vin＝Vcom-γ×Vin
如表达式17所示，依据本发明实施例的模拟缓冲器可以将输入电压Vin与公共电压Vcom相加或从公共电压Vcom中减去输出电压Vin。详细地说，当输入电压Vin高于公共电压Vcom时，模拟缓冲器对负载进行放电。当输入电压Vin低于共公电压Vcom时，模拟缓冲器对负载进行充电。
以上所说明的，负载被预先充电到例如Vcom。做为选择，负载可以充电到地电压(例如，0V)。因此，模拟缓冲器可以将输入电压Vin与地电压相加和/或从地电压中减去输入电压Vin。
图10是表示依据本发明一个实施例的液晶显示器设备的方块图，和图11是表示图10中模拟缓冲器的电路示意图。
参考图10，液晶显示器设备包括液晶显示控制板900，栅极驱动部分910，源极驱动部分920和时序控制器930。所述的液晶显示控制板900显示图像。栅极驱动部分910提供栅极驱动信号给液晶显示控制板900。源极驱动部分920提供数据信号给液晶显示控制板900。时序控制器930根据来自外部设备的原始图像信号和原始控制信号来控制栅极驱动部件910和源极驱动部件920。
源极驱动部分920包括锁存器部分922，数/模转换器924，模拟缓冲器926和开关控制部分928。锁存器部分922锁存来自时序控制器930的红，绿和蓝(RGB)数据信号，以用来将点序列型时序系统转换成线序列型时序系统。数/模转换器924接收来自锁存器部分922的具有线序列型时序系统的RGB数据信号，以用来将RGB数据信号转换成模拟电压。模拟缓冲器926接收来自数/模转换器924的模拟电压并且将模拟电压提供给液晶显示控制板900。开关控制部分928根据时序控制器930提供的控制信号来控制模拟缓冲器926。
参考图11，模拟缓冲器926包括第一反相器510，第二反相器520，第一驱动器TFT700，第二驱动器710，第一补偿电容器Cp1，第二补偿电容器Cp2，第一耦合电容器Cc1和第二耦合电容器Cc2。
用于驱动红色(R)像素的R-源极线SL-R，用于驱动绿色(G)像素的G-源极线SL-G，和用于驱动蓝色(B)像素的B-源极线SL-B电连接模拟缓冲器926的输出端。例如，在图11中，三个源极线电连接模拟缓冲器926的输出端。作为选择，多于三个源极线可以电连接模拟缓冲器926的输出端。
详细地说，R-源极线SL-R通过第十四开关S14电连接模拟缓冲器926的输出端，G-源极线SL-G通过第十五开关S15电连接模拟缓冲器926的输出端，B-源极线SL-B通过第十六开关S16电连接模拟缓冲器926的输出端。
另外，R-源极线SL-R通过第十七开关S17电连接公共电压Vcom，G-源极线SL-G通过第十八开关S18电连接公共电压Vcom，并且B-源极线SL-B通过第十九开关S19电连接公共电压Vcom。
图12是表示模拟缓冲器点反相的控制信号的时序图，和图13是表示用于根据图12中控制信号产生第一到第九控制信号的开关控制部分928的原理电路示意图。第一到第九控制信号导通第一到第十九开关S1，S2...S19中的一个。
参考图12和13，开关控制部分928包括第一与门800，第二与门810，第三与门820，第四与门830，第五与门840，第六与门850，第七与门860，第八与门870和第九与门880。第一，第二，第三，第四，第五和第六与门800，810，820，830，840和850与图9中的这些与门相同。因此略去进一步的说明。
第七与门860接收第一开关控制信号SC1和R-控制信号‘R’并且输出第七控制信号CON7。第八与门870接收第一开关控制信号SC1和G-控制信号‘G’并且输出第八控制信号CON8。第九与门880接收第一开关控制信号SC1和B-控制信号‘B’并且输出第九控制信号CON9。
再次参考图11，第一到第九控制信号CON1，CON2...CON9中的一个控制信号导通第一到第十九开关S1，S2...S19。
同样参考以上图7所示由第一到第六控制信号CON1，CON2...CON6中的一个控制信号导通第一到第十三开关S1，S2...S13。因此，略去进一步的说明。
响应R-控制信号‘R’导通第十四开关S14，响应G-控制信号‘G’导通第十五开关S15，和响应B-控制信号‘B’导通第十六开关S16。
当第七控制信号CON7是高电平或R-控制信号和第一开关控制信号SC1都是高电平时，第十七开关S17导通。当第八控制信号CON8是高电平或G-控制信号和第一开关控制信号SC1都是高电平时，第十八开关S18导通。当第九控制信号CON9是高电平或B-控制信号和第一开关控制信号SC1都是高电平时，第十九开关S19导通。
第一和第二反相器510和520，第一和第二驱动器TFT700和710，第一和第二补偿电容器Cp1和Cp2，以及第一和第二耦合电容器Cc1和Cc2与图7中的内容相同。因此，略去进一步的说明。
用于控制第一到第十九开关S1，S2...S19的控制信号由图9中时序控制器930所提供。作为选择，用于控制第一到第十九开关S1，S2...S19的控制信号可以由外部设备所提供。
在下文中，将会对具有以上所描述结构的液晶显示器设备的工作进行说明。
首先，将会对液晶显示器设备的点反相工作进行说明。
再次参考图12和13，当第N栅极线被驱动时，第N线时间被分成三个时间区间，即第一时间周期T1-1，第二时间周期T1-2和第三时间周期T1-3。在第N线时间的第一时间周期T1-1的期间内，R-控制信号‘R’和充电控制信号Ch是高电平状态，从而第一驱动器TFT700由第一控制信号CON1导通。因此，由图10中数/模转换器924所提供的模拟数据电压(或输入电压)Vin施加到R-源极线SL-R。
在第N线时间的第二时间周期T1-2的期间内，G-控制信号‘G’和放电控制信号DisCh是高电平状态，从而第二驱动器TFT710由第四控制信号CON4导通用来对G-源极线SL-G进行放电。
在第N线时间的第三时间周期T1-3的期间内，B-控制信号‘B’和充电控制信号Ch是高电平状态，从而第一驱动器TFT700由第一控制信号CON1导通。因此，模拟数据电压Vin施加到B-源极线SL-B。
当第(N+1)栅极线被驱动时，第(N+1)线时间被分成三个时间区间，即第一时间周期T2-1，第二时间周期T2-2和第三时间周期T2-3。在第(N+1)线时间的第一时间周期T2-1的期间内，R-控制信号‘R’和放电控制信号DisCh是高电平状态，从而第二驱动器TFT710导通用来对R-源极线SL-R进行放电。
在第(N+1)线时间的第二时间周期T2-2的期间内，G-控制信号‘G’和充电控制信号Ch是高电平状态，从而第一驱动器TFT700导通。因此，模拟数据电压Vin施加到放电G-源极线SL-G中，该放电G-源极线SL-G在第N线时间的第二时间周期T1-2的期间内被放电。
在第(N+1)线时间的第三时间周期T2-3的期间内，B-控制信号‘B’和放电控制信号DisCh是高电平状态，从而第二驱动器TFT710导通以用来对B-源极线SL-B进行放电。
因此，模拟数据电压Vin施加到每个点(或像素)中从而一个点的模拟数据电压Vin与施加到沿着经度和纬度方向的附近点的模拟数据电压Vin是相反的。
图14是表示用于图11中模拟缓冲器列反相的控制信号的时序图。
参考图14，当第N栅极线被驱动时，第N线时间被分成三个时间区间，即第一时间周期T1-1，第二时间周期T1-2和第三时间周期T1-3。在第N线时间的第一时间周期T1-1的期间内，R-控制信号‘R’和充电控制信号Ch是高电平状态，从而第一驱动器TFT700由第一控制信号CON1导通。因此，由图10中数/模转换器924所提供的模拟数据电压(或输入电压)Vin施加到R-源极线SL-R。
在第N线时间的第二时间周期T1-2的期间内，G-控制信号‘G’和放电控制信号DisCh是高电平状态，从而第二驱动器TFT710由第四控制信号CON4导通用来对G-源极线SL-G进行放电。
在第N线时间的第三时间周期T1-3的期间内，B-控制信号‘B’和充电控制信号Ch是高电平状态，从而第一驱动器TFT700由第一控制信号CON1导通。因此，模拟数据电压Vin施加到B-源极线SL-B。
当第(N+1)栅极线被驱动时，第(N+1)线时间被分成三个时间区间，即第一时间周期T2-1，第二时间周期T2-2和第三时间周期T2-3。在第(N+1)线时间的第一时间周期T2-1的期间内，R-控制信号‘R’和充电控制信号Ch是高电平状态，从而第一驱动器TFT700导通。因此，模拟数据电压Vin施加到R-源极线SL-R。
在第(N+1)线时间的第二时间周期T2-2的期间内，G-控制信号‘G’和放电控制信号DisCh是高电平状态，从而第二驱动器TFT710导通用来对G-源极线SL-G进行放电。
因此，模拟数据电压Vin施加到每个列(或沿着列线排列的像素)从而列的模拟数据电压Vin与施加到沿着行方向的附近列的模拟数据电压Vin是相反的。
图15是表示用于图11中模拟缓冲器线反相的控制信号的时序图。
参考图15，当第N栅极线被驱动时，第N线时间被分成三个时间区间，即第一时间周期T1-1，第二时间周期T1-2和第三时间周期T1-3。当第(N+1)栅极线被驱动时，第(N+1)线时间被分成第一时间周期T2-1，第二时间周期T2-2和第三时间周期T2-3三个时间区间。在第N线时间的期间内，公共电压Vcom是低电平(Vcom-L)，且在第(N+1)线时间的期间内，公共电压Vcom是高电平(Vcom-H)。
在第N线时间的第一时间周期T1-1的期间内，R-控制信号‘R’和充电控制信号Ch是高电平状态。当第一开关控制信号SC1是高电平时，第十七开关S17导通以用来将R-源极线与低电平(Vcom-L)的公共电压Vcom电连接在一起。因此，R-源极线被放电。当第二开关控制信号SC2是高电平时，第一驱动器TFT700导通，从而来自图10中数/模转换器924的模拟数据电压Vin施加到R-源极线SL-R中，该R-源极线SL-R在先前的步骤的中被放电。
在第N线时间的第二时间周期T1-2的期间内，G-源极线SL-G被放电以等于低电压(Vcom-L)的公共电压Vcom，然后第一驱动器TFT700导通从而模拟数据电压Vin施加到G-源极线SL-G。
在第N线时间的第三时间周期T1-3的期间内，B-源极线SL-B被放电以等于低电压(Vcom-L)的公共电压Vcom，然后第一驱动器TFT700导通从而模拟数据电压Vin施加到B-源极线SL-B。
在第(N+1)线时间的第一时间周期T2-1的期间内，R-控制信号‘R’和放电控制信号DisCh是高电平状态。当第一开关控制信号SC1是高电平时，R-th数据线DL-R由高电平(Vcom-H)的公共电压Vcom进行充电，并且当第二开关控制信号SC2是高电平时，第二驱动器TFT710导通用来对R-源极线SL-R进行放电，从而R-源极线SL-R的电压从高电平(Vcom-H)的公共电压Vcom降低到模拟数据电压Vin。
在第(N+1)线时间的第二时间周期T2-2的期间内，G-源极线SL-G由高电平(Vcom-H)的公共电压Vcom进行充电，然后G-源极线SL-G由模拟数据电压Vin进行放电。在第(N+1)线时间的第三时间周期T2-3的期间内，B-源极线SL-B由高电平(Vcom-H)的公共电压Vcom进行充电，然后B-源极线SL-B由模拟数据电压Vin进行放电。
依据本实施例，模拟缓冲器如以上描述进行放电和充电，从而相反的模拟数据电压施加到彼此临近的源极线。因此，执行线反相。
图16是表示用于图11中模拟缓冲器帧反相的控制信号的时序图。
参考图16，在第N帧期间内，公共电压Vcom处于低电平(Vcom-L)并且在第(N+1)电平期间内，公共电压Vcom处于高电平(Vcom-H)。在第N帧期间内，充电控制信号Ch处于高电平并且在第(N+1)帧期间内，放电控制信号DisCh处于高电平。
因此，在第N帧期间内，第一驱动器TFT700导通以用来连续地将模拟数据电压Vin提供给R-源极线SL-R，G-源极线SL-G和B-源极线SL-B，然后，在第(N+1)电平期间内，第二驱动器TFT710被导以通用来对R-源极线SL-R，G-源极线SL-G和B-源极线SL-B进行放电。
依据本实施例，模拟缓冲器926如以上描述进行放电和充电，从而依据帧来施加相反的模拟数据电压。因此，执行帧反相。
当源极驱动部分920没有调制公共电压Vcom并且液晶显示器设备没有采用倍增结构时，每个源极线使用两个电阻线和两个解码器用来产生高电压电平和低电压电平。
当源极驱动部分920调制公共电压Vcom时，每个源极线使用一个解码器，但是每个源极线使用两个电阻线用于伽马(灰度系数)校正。
然而，依据本发明的一个实施例，负载预先由公共电压Vcom进行充电并且模拟输入电压Vin施加到第一补偿电容器Cp1中，然后第一补偿电容器Cp1放电到大概为0V。接着模拟缓冲器926执行放电直到对第一补偿电容器Cp1进行补偿从而负载电压Vload变成Vcom-Vin。因此，模拟缓冲器926输出一个低于公共电压Vcom的电压。
依据本实施例，模拟缓冲器926由公共电压Vcom对第一补偿电容器Cp1进行充电，然后输出一个高电平电压和一个低电平电压。因此，数/模转换器和电阻线的数量可能被减少到不具有公共电压Vcom反向的传统设备的一半。
图17是表示图11中模拟缓冲器926输出的曲线图，其在表1的状态下执行点反相。
参考图17，当模拟缓冲器926在表1的状态下执行点反相时，输出电压的速度变化不会减少，即使当输出电压达到大概9V或1V时，其是符合目标电压的。因此，负载的驱动速度增加从而RGB源极线可以在大概51μs中被驱动，当驱动一个栅极线时，其是符合栅极线时间。
例如，具有四分之一视频图形阵列(QVGA)分辨率的液晶显示控制板900使用模拟缓冲器926，并且在线时间期间内，一个栅极线在大概51μs中被驱动。R-源极线SL-R，G-源极线SL-G和B-源极线SL-B在大概51μs中被驱动。因此，模拟缓冲器926具有大概17μs的工作时间。
表1
| 应用电压 | 13V |
| 模拟缓冲器工作时间 | 17μs |
| 负载简况 | 18PF，4K T3模式 |
| 输入电压(Vin)范围 | 1V-4V |
| 公共电压 | 5V |
| 输出电压范围(Vcom-H) | 1V-4V |
| 输出电压范围(Vcom-L) | 6V-9V |
| 反相类型 | 点反相 |
| Vgnd’，Vcom’ | 0V，5V |
表2
| TFT试验 | PM1，M2 | PM2，NM2 | DPM1 | DNM1 |
| 试验1 | Vth+1V | Vth+1V | Vth+1V | 不改变 |
| 试验2 | Vth+1V | Vth+1V | Vth-1V | 不改变 |
| 试验3 | Vth-1V | Vth-1V | Vth+1V | 不改变 |
| 试验4 | Vth-1V | Vth-1V | Vth-1V | 不改变 |
| 试验5 | Vth+1V | Vth-1V | Vth+1V | 不改变 |
| 试验6 | Vth+1V | Vth-1V | Vth-1V | 不改变 |
| 试验7 | Vth-1V | Vth+1V | Vth+1V | 不改变 |
| 试验8 | Vth-1V | Vth+1V | Vth-1V | 不改变 |
表3
| TFT试验 | PM1，NM1 | PM2，NM2 | DPM1 | DNM1 |
| 试验9 | Vth+1V | Vth+1V | 不改变 | Vth+1V |
| 试验10 | Vth+1V | Vth+1V | 不改变 | Vth-1V |
| 试验11 | Vth-1V | Vth-1V | 不改变 | Vth+1V |
| 试验12 | Vth-1V | Vth-1V | 不改变 | Vth-1V |
| 试验13 | Vth+1V | Vth-1V | 不改变 | Vth+1V |
| 试验14 | Vth+1V | Vth-1V | 不改变 | Vth-1V |
| 试验15 | Vth-1V | Vth+1V | 不改变 | Vth+1V |
| 试验16 | Vth-1V | Vth+1V | 不改变 | Vth-1V |
表2和3显示了当一个阈值电压施加到模拟缓冲器926中驱动器TFTs700和710之一的一个栅极端时的状态。驱动器TFT700或710阈值电压的标准偏差大概是200mV。依据表2和3，阈值电压改变了大概1V或1000mV，其是标准偏差的5倍。
接下来讨论依据表2和3中所示阈值电压的改变的模拟缓冲器926的输出。
图18和19是表示根据在表2或3的状态下对点反相或列反相期间充电的误差电压的曲线图，并且图20和21是表示根据在表2或3的状态下对线反相或帧反相期间充电的误差电压的曲线图。
参考图18和19，在表2和3的状态下点反相或列反相的期间内，模拟缓冲器926的输出电压大概有28mV的最大偏差。参考图20和21，在表2和3的状态下线反相或帧反相的期间内，模拟缓冲器926的输出电压大概有28mV的最大偏差。
如图18到21所示，即使当阈值电压有大概1000mV的偏差，模拟缓冲器926的输出有大概22mV或28mV的偏差。因此，显示质量可以得到提高。
图22是表示由图15中控制信号所控制的模拟缓冲器926的输出的曲线图。
参考图22，R-源极线SL-R，G-源极线SL-G和B-源极线SL-B由低电平(Vcom-L)的公共电压Vcom预先进行放电，然后R-源极线SL-R，G-源极线SL-G和B-源极线SL-B由负载电压Vload进行充电，该负载电压是在第一线时间预先设定的。
R-源极线SL-R，G-源极线SL-G和B-源极线SL-B由高电平(Vcom-H)的公共电压Vcom预先进行充电，然后R-源极线SL-R，G-源极线SL-G和B-源极线SL-B由负载电压Vload进行放电，该负载电压是在第一线时间预先设定的。
依据本发明一个实施例中的模拟缓冲器包括一个比较器和一个驱动器TFT。驱动器TFT由比较器进行驱动并且包括第一和第二反相器。驱动器TFT的阈值电压受驱动器TFT制造过程所影响。然而，模拟缓冲器的工作与驱动器TFT制造过程无关，因此，最小化输出电压的变化。
此外，依据本发明一个实施例的模拟缓冲器在短时间内执行充电和放电，从而当驱动一个栅极线时，可以驱动大量的源极线。因此，当模拟缓冲器被用于高分辨率液晶显示控制板的源极驱动电路或具有多路输出选择结构的源极驱动电路中时，可以实现高分辨率的应用。
此外，依据本发明一个实施例，通过公共电压进行充电的负载，进一步通过输入电压进行充电或通过输入电压进行放电，以减少源极驱动器中使用的数模转换器，编码器和电阻线的数量。因此，可以减小源极驱动器电路的面积。
虽然已经描述的本发明实施例，但是值得注意的是在不脱离本发明所附权利要求所限定的精神和范围的情况下，能够进行不同的改变、代替和修改。
Claims (20)
1、一种模拟缓冲器，用于将模拟电压施加到负载，包括：
比较器，用于将从外部设备接收的输入电压与施加到负载的模拟电压进行比较；和
晶体管，该晶体管的栅极端电连接比较器的输出端，
该晶体管用于执行以下操作中的一个：当模拟电压低于输入电压时导通，以对负载进行充电；以及当模拟电压高于输入电压时导通，以对负载进行放电；
并且，该晶体管用于当模拟电压基本上与输入电压相同时关断。
2、如权利要求1中所述的模拟缓冲器，其特征在于，该晶体管是PMOS晶体管，其还具有电连接电源电压的源极端、电连接负载的漏极端。
3、如权利要求2中所述的模拟缓冲器，其特征在于，所述比较器包括：
第一电容器，首先由输入电压进行充电然后进行放电；
第二电容器，当所述PMOS晶体管导通时，用于反馈施加到负载的模拟电压；和
反相器部分，当第一电容器放电时，用于导通所述PMOS晶体管并且当反馈的模拟电压基本上和输入电压相同时，用于关断所述PMOS晶体管。
4、如权利要求3中所述的模拟缓冲器，其特征在于，所述反相器部分包括：
第一反相器，具有一个电连接输入电压的输入端和一个输出端；和
第二反相器，具有一个电连接第一反相器输出端的输入端，和一个电连接所述PMOS晶体管的输出端。
5、如权利要求1中所述的模拟缓冲器，其特征在于，所述晶体管是NMOS晶体管，其还具有一个电连接地电压的源极端和电连接负载的漏极端。
6、如权利要求5中所述的模拟缓冲器，其特征在于，所述比较器包括：
第一电容器，首先由地电压进行放电然后由输入电压进行充电；
第二电容器，当所述NMOS晶体管导通时，用于反馈施加到负载的模拟电压；和
反相器部分，当第一电容器充电时，用于导通所述NMOS晶体管并且当反馈的模拟电压基本上和输入电压相同时，用于关断所述NMOS晶体管。
7、一种模拟缓冲器，用于将模拟电压施加到具有参考电压的负载，包括：
比较器，用于将从外部设备接收的输入电压与参考电压进行比较；
第一晶体管，该第一晶体管的栅极端电连接该比较器的输出端，该第一晶体管用于当输入电压低于参考电压时导通，以提供一个电压给负载，其中该电压比参考电压高出一输入电压幅值；和
第二晶体管，该第二晶体管的栅极端电连接该比较器的该输出端，该第二晶体管用于当输入电压高于参考电压时导通，以提供一个电压给负载，其中该电压比参考电压低一输入电压幅值。
8、如权利要求7所述的模拟缓冲器，其特征在于，该第一晶体管是PMOS晶体管，其还具有电连接电源电压的源极端、以及电连接该第一晶体管的栅极端的漏极端，而该第二晶体管是NMOS晶体管，其还具有电连接地的源极端、以及电连接该第二晶体管的栅极端的漏极端。
9、如权利要求7所述的模拟缓冲器，其特征在于，参考电压是公共电压和地电压其中的一种。
10、如权利要求7所述的模拟缓冲器，其特征在于，预先设定参考电压。
11、一个显示设备包括：
显示板，用于显示图像，该显示板具有大量的栅极线和与栅极线基本上正交的数据线；和
控制部分，用于接收用于显示图像的第一图像信号和控制显示板的控制信号，所述控制部分具有模拟缓冲器，其接收一个输入电压并且产生一个施加到显示板数据线的模拟电压，所述模拟缓冲器包括：
比较器，用于将输入电压与模拟电压进行比较；
第一晶体管，用于当模拟电压低于输入电压时导通，以对数据线进行充电，而当模拟电压基本上与输入电压相同时关断；和
第二晶体管，用于当模拟电压高于输入电压时导通，以对数据线进行放电，而当模拟电压基本上与输入电压相同时关断。
12、如权利要求11中所述的显示设备，其特征在于，该第一晶体管是PMOS晶体管，其具有电连接该比较器的输出端的栅极端、电连接电源电压的源极端、以及电连接该第一晶体管的栅极端的漏极端，而该第二晶体管是NMOS晶体管，其具有电连接该比较器的输出端的栅极端、电连接地电压的源极端、以及电连接该第二晶体管的栅极端的漏极端。
13、如权利要求11中所述的显示设备，其特征在于，当驱动其中一个栅极线时，数据线进行充电，并且当驱动其中一个栅极线时，第一和第二晶体管交替工作以将模拟电压施加到数据线。
14、如权利要求11中所述的显示设备，其特征在于，当驱动其中一个栅极线时，数据线进行充电，当驱动栅极线的第N栅极线时，第一和第二晶体管交替地工作，并且当驱动第(N+1)栅极线时，第一和第二晶体管将模拟电压施加到数据线从而当驱动第N栅极线时，在第一和第二晶体管之间的第一栅极线首先工作。
15、如权利要求11中所述的显示设备，其特征在于，当驱动第N栅极线时，首先将数据线充电到具有第一电压电平的第一参考电压，当驱动第(N+1)栅极线时，将数据线充电到第二参考电压，该第二参考电压具有比第一电压电平高的第二电压电平，并且当驱动第N栅极线时，仅仅第一晶体管工作和当驱动第(N+1)栅极线时，仅仅第二晶体管工作从而将模拟电压施加到数据线。
16、如权利要求11中所述的显示设备，其特征在于，在第N帧的期间内，数据线充电到具有第一电压电平的第一参考电压，在第(N+1)帧的期间内，数据线充电到第二参考电压，该第二参考电压具有比第一电压电平高的第二电压电平，并且在第N帧的期间内，仅仅第一晶体管工作和在第(N+1)帧的期间内，仅仅第二晶体管工作从而将模拟电压施加到数据线。
17、如权利要求11中所述的显示设备，其特征在于，第一图像信号是原始图像信号。
18、如权利要求11中所述的显示设备，其特征在于，控制信号是原始控制信号。
19、一种驱动模拟缓冲器的方法，该模拟缓冲器用于将模拟电压施加到负载，包括：
将从外部设备接收的输入电压与参考电压进行比较；
当模拟电压低于输入电压时，用第一电压对负载进行充电直到模拟电压基本上与输入电压相同；和
当模拟电压高于输入电压时，用第二电压对负载进行放电直到模拟电压基本上与输入电压相同。
20、如权利要求19中所述的方法，其特征在于，第一电压是电源电压和第二电压是地电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR33083/04 | 2004-05-11 | ||
| KR1020040033083A KR101097914B1 (ko) | 2004-05-11 | 2004-05-11 | 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1722212A CN1722212A (zh) | 2006-01-18 |
| CN100474387C true CN100474387C (zh) | 2009-04-01 |
Family
ID=35374687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100788951A Active CN100474387C (zh) | 2004-05-11 | 2005-05-11 | 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7535467B2 (zh) |
| JP (1) | JP4748414B2 (zh) |
| KR (1) | KR101097914B1 (zh) |
| CN (1) | CN100474387C (zh) |
| TW (1) | TWI386890B (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604067B1 (ko) * | 2004-12-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치 |
| JP4509004B2 (ja) * | 2005-03-31 | 2010-07-21 | 三星モバイルディスプレイ株式會社 | バッファー及びこれを利用したデータ駆動回路と発光表示装置 |
| JP2007147959A (ja) | 2005-11-28 | 2007-06-14 | Nec Lcd Technologies Ltd | Ｌｃｄパネルの駆動回路 |
| CN101427298B (zh) * | 2006-05-24 | 2013-04-10 | 夏普株式会社 | 模拟输出电路和数据信号线驱动电路及显示装置、电位写入方法 |
| DE102006034122A1 (de) * | 2006-07-24 | 2008-01-31 | Robert Bosch Gmbh | Fahrerassistenzsystem |
| TWI371023B (en) * | 2006-10-10 | 2012-08-21 | Chimei Innolux Corp | Analogue buffer, compensating operation method thereof, and display therewith |
| KR101363669B1 (ko) * | 2006-12-26 | 2014-02-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동 방법 |
| US7482864B1 (en) * | 2007-01-31 | 2009-01-27 | The Board Of Trustees Of The Leland Stanford Junior University | Method and system for FET-based amplifier circuits |
| TWI341092B (en) * | 2007-09-13 | 2011-04-21 | Chimei Innolux Corp | System for displaying image |
| JP5169333B2 (ja) * | 2008-03-07 | 2013-03-27 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
| KR100985759B1 (ko) * | 2008-08-13 | 2010-10-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 입력 버퍼 회로 |
| US8339159B2 (en) | 2008-08-13 | 2012-12-25 | Hynix Semiconductor Inc. | Input buffer circuit of semiconductor apparatus |
| EP2169824A1 (en) * | 2008-09-25 | 2010-03-31 | Moscad Design & Automation Sàrl | A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator |
| US8476975B2 (en) * | 2011-11-02 | 2013-07-02 | Himax Technologies Limited | Operational amplifying device |
| KR102074423B1 (ko) * | 2013-07-22 | 2020-02-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| KR102024828B1 (ko) * | 2013-11-13 | 2019-09-24 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
| TWI579821B (zh) * | 2015-09-15 | 2017-04-21 | 瑞鼎科技股份有限公司 | 應用於液晶顯示裝置之驅動電路 |
| KR102594624B1 (ko) * | 2018-07-20 | 2023-10-25 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR102112328B1 (ko) * | 2019-05-21 | 2020-05-19 | 주식회사 에이코닉 | 디스플레이 장치의 출력 드라이버 |
| JP7378270B2 (ja) * | 2019-10-31 | 2023-11-13 | 旭化成エレクトロニクス株式会社 | デバイスおよびシステム |
| CN113889024B (zh) * | 2020-06-16 | 2022-12-06 | 联咏科技股份有限公司 | 源极驱动器及其驱动电路 |
| TWI792878B (zh) * | 2022-01-20 | 2023-02-11 | 大陸商集璞（上海）科技有限公司 | 地電位差異補償電路、顯示器驅動晶片、顯示器及資訊處理裝置 |
| TWI792877B (zh) * | 2022-01-20 | 2023-02-11 | 大陸商集璞（上海）科技有限公司 | 地電位差異補償電路、顯示器驅動晶片、顯示器及資訊處理裝置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3858199A (en) * | 1973-01-03 | 1974-12-31 | Westinghouse Electric Corp | Tracking level detector |
| JP2594909B2 (ja) * | 1985-11-27 | 1997-03-26 | 株式会社日立製作所 | コンパレータ |
| JP3506561B2 (ja) * | 1996-06-27 | 2004-03-15 | 沖電気工業株式会社 | 出力回路 |
| JP4145988B2 (ja) * | 1998-04-07 | 2008-09-03 | 東芝松下ディスプレイテクノロジー株式会社 | アナログバッファおよび表示装置 |
| JP4542633B2 (ja) * | 1998-05-11 | 2010-09-15 | 東芝モバイルディスプレイ株式会社 | 負荷駆動回路および液晶表示装置 |
| JP4535537B2 (ja) * | 1999-10-27 | 2010-09-01 | 東芝モバイルディスプレイ株式会社 | 負荷駆動回路および液晶表示装置 |
| TW476854B (en) * | 1998-05-11 | 2002-02-21 | Toshiba Corp | Circuit for increasing signal amplitude, circuit for driving load and liquid crystal display apparatus |
| JP3564347B2 (ja) * | 1999-02-19 | 2004-09-08 | 株式会社東芝 | 表示装置の駆動回路及び液晶表示装置 |
| KR100344186B1 (ko) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | 액정표시장치의 소오스 구동회로 및 그 구동방법 |
| JP3777913B2 (ja) * | 1999-10-28 | 2006-05-24 | 株式会社日立製作所 | 液晶駆動回路及び液晶表示装置 |
| KR100546710B1 (ko) * | 2003-07-02 | 2006-01-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 아날로그 버퍼회로 |
-
2004
- 2004-05-11 KR KR1020040033083A patent/KR101097914B1/ko active IP Right Grant
-
2005
- 2005-05-05 US US11/122,769 patent/US7535467B2/en active Active
- 2005-05-10 JP JP2005137846A patent/JP4748414B2/ja active Active
- 2005-05-11 CN CNB2005100788951A patent/CN100474387C/zh active Active
- 2005-05-11 TW TW094115279A patent/TWI386890B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005333635A (ja) | 2005-12-02 |
| TW200617865A (en) | 2006-06-01 |
| US20050258997A1 (en) | 2005-11-24 |
| TWI386890B (zh) | 2013-02-21 |
| CN1722212A (zh) | 2006-01-18 |
| KR20050108046A (ko) | 2005-11-16 |
| JP4748414B2 (ja) | 2011-08-17 |
| KR101097914B1 (ko) | 2011-12-23 |
| US7535467B2 (en) | 2009-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474387C (zh) | 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备 | |
| US7986288B2 (en) | Liquid crystal display device | |
| JP2806098B2 (ja) | 表示装置の駆動方法 | |
| CN100442348C (zh) | 用于信号放大的电路及其在有源矩阵装置中的应用 | |
| CN100483937C (zh) | 放大电路及显示装置 | |
| CN100495491C (zh) | 显示装置的驱动电路 | |
| WO1996016347A1 (fr) | Dispositif d'excitation de cristaux liquides, dispositif d'affichage a cristaux liquides, tampon analogique et procede d'excitation de cristaux liquides | |
| JPH11119734A (ja) | 液晶表示装置の駆動回路、及び液晶表示装置 | |
| KR101169052B1 (ko) | 액정표시장치의 아날로그 샘플링 장치 | |
| CN101552841A (zh) | 输出放大电路及使用该电路的显示装置的数据驱动器 | |
| US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| CN102034420A (zh) | 输出放大电路以及使用该电路的显示装置的数据驱动器 | |
| US6628261B1 (en) | Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line | |
| KR20080011896A (ko) | 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치 | |
| CN104078013A (zh) | 放大电路、源极驱动器、光电装置及电子设备 | |
| KR20050068839A (ko) | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 | |
| US9978326B2 (en) | Liquid crystal display device and driving method thereof | |
| US20090174372A1 (en) | Analog Output Circuit, Data Signal Line Driving Circuit, Display, and Potential Writing Method | |
| JP2000338461A (ja) | 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置 | |
| US8310428B2 (en) | Display panel driving voltage output circuit | |
| CN101373574A (zh) | 显示器驱动装置 | |
| KR102634178B1 (ko) | 게이트 구동회로와 이를 이용한 표시장치 | |
| JPH11259052A (ja) | 液晶表示装置の駆動回路 | |
| JP4160141B2 (ja) | 液晶表示装置 | |
| CN100559445C (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MONITOR CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20121029 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121029 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co., Ltd. |