TWI386890B - 類比緩衝器，具有該類比緩衝器之顯示裝置及驅動該類比緩衝器之方法 - Google Patents

類比緩衝器，具有該類比緩衝器之顯示裝置及驅動該類比緩衝器之方法 Download PDF

Info

Publication number
TWI386890B
TWI386890B TW094115279A TW94115279A TWI386890B TW I386890 B TWI386890 B TW I386890B TW 094115279 A TW094115279 A TW 094115279A TW 94115279 A TW94115279 A TW 94115279A TW I386890 B TWI386890 B TW I386890B
Authority
TW
Taiwan
Prior art keywords
voltage
analog
transistor
load
input voltage
Prior art date
Application number
TW094115279A
Other languages
English (en)
Other versions
TW200617865A (en
Inventor
Cheol-Min Kim
Oh-Kyong Kwon
Hyun-Jae Kim
Il-Gon Kim
Kook-Chul Moon
Chul-Ho Kim
Kee-Chan Park
Jin-Young Choi
Su-Gyeong Lee
Tae-Hyeong Park
Hyun-Sook Shim
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200617865A publication Critical patent/TW200617865A/zh
Application granted granted Critical
Publication of TWI386890B publication Critical patent/TWI386890B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Control Of El Displays (AREA)

Description

類比緩衝器，具有該類比緩衝器之顯示裝置及驅動該類比緩衝器之方法
本發明係關於一種類比緩衝器、一種具有該類比緩衝器之顯示裝置及一種驅動該類比緩衝器之方法，且更特定言之，本發明係關於一種用於高灰階及高解析度應用之類比緩衝器。
當前正日益開發具有多種功能及形狀之資訊處理設備。此等資訊處理設備通常使用諸如液晶顯示器(LCD)之顯示裝置以顯示其中處理之資訊。LCD裝置具有多種優點，例如：其重量輕且薄，具有低功率消耗，且能夠顯示高解析度影像。
可將LCD裝置分類為多晶矽類型或非晶矽類型。多晶矽類型之LCD裝置包括含多晶矽(poly－Si)之薄膜電晶體(TFT)，及非晶矽類型之LCD裝置包括含非晶矽(a－Si)之TFT。
多晶矽類型之LCD裝置與非晶矽類型之LCD裝置相比具有低功率消耗及高操作速度。然而，多晶矽類型之LCD裝置需要更為複雜之製造過程。
多晶矽類型之LCD裝置通常用於小尺寸之顯示裝置，及非晶矽類型之LCD裝置用於大尺寸之顯示裝置，諸如：筆記型電腦(PC)、LCD螢幕、電視機等等。
根據低溫多晶矽(LTPS)技術，將閘極驅動區及資料驅動區直接安裝於顯示面板上。此外，可將用於驅動該閘極驅動區及該資料驅動區之系統安裝於該顯示面板上。用於驅動閘極驅動區及資料驅動區之系統包括諸如數位/類比(D/A)轉換器之類比電路、一類比緩衝器等。該類比緩衝器之一實例為源極跟隨器。
圖1為說明一習知源極跟隨器之等效電路圖，及圖2為說明用於控制圖1中之開關之控制訊號的時序圖。該源極跟隨器之一輸入端子電連接至資料驅動區之一D/A轉換器(或DAC)，且該源極跟隨器之一輸出端子電連接至對應於顯示面板之源極線(或資料線)的負載。
參看圖1與圖2，當接通一第一開關SW1時，DAC之輸出電壓Vd施加至節點"A"且接通一第二開關SW2，使得補償電容器C1充電直至節點"A"與節點"B"間之電位差達到對應於驅動器TFT 100之臨限電壓之Vth為止。
接著，斷開第一開關SW1且接通第二開關SW2，以將節點"B"之電壓自Vd－Vth升高至Vd，使得節點"A"之電壓亦自Vd升高至Vd＋Vth。節點"C"之電壓變為Vd，此因為節點"A"與節點"C"間之電壓差為臨限電壓Vth。
如上文所描述，源極跟隨器之操作涉及兩個步驟。第一，該源極跟隨器藉由接通第一開關SW1由補償電容器C1儲存臨限電壓Vth；及第二，該源極跟隨器由驅動器TFT 100驅動負載。
源極跟隨器在充電期間使用一負(N)型TFT，且在放電期間使用一正(P)型TFT。因此，驅動器TFT 100之Vgs之絕對值(例如，|Vgs|)減小以降低如圖3中所示之驅動器TFT 100之驅動功率。另外，由於上述之相同原因，增長了用於儲存臨限電壓Vth之時間。
圖3為說明圖1中之源極跟隨器之輸出電壓之圖表。參看圖3，當用於使電壓達到Vd之時間增長時，負載之驅動速度降低。
圖1中之源極跟隨器需要長時間來執行儲存臨限電壓之第一步驟及驅動該等負載之第二步驟。因此，圖1中之源極跟隨器通常不用於需要短時間以用於驅動源極線以顯示動態影像之LCD裝置中。
再次參看圖1，一寄生電容Cgs產生於驅動器TFT 100之一閘極端子與驅動器TFT 100之一源極端子之間，且一寄生電容Cgd產生於驅動器TFT 100之該閘極端子與驅動器TFT 100之一汲極端子之間。寄生電容Cgs與Cgd與補償電容器C1電通訊以影響驅動器TFT 100之閘極電壓。
以下之表達式1表示在用於驅動負載之第二步驟中驅動器TFT 100之閘極電壓。
表達式1
Vg＝Vcompensation×Vth/(Vcompensation＋Vparasitic)＋Vd，其中"Vcompensation"表示補償電容器C1之電壓，及"Vparasitic"表示該等寄生電容Cgs與Cgd之電壓。
參看表達式1，驅動器TFT 100之閘極電壓Vd受補償電容器C1之電壓與該等寄生電容Cgs與Cgd之電壓影響。
以下之表達式2表示由寄生電容Cgs與Cgd產生之誤差電壓Verror。
表達式2
Verror＝Vparasitic×Vth/(Vcompensation＋Vparasitic)。
為了增強源極跟隨器之驅動功率，加寬驅動器TFT 100之通道寬度。然而，當驅動器TFT 100之通道寬度增加時，寄生電容Cgs與Cgd亦增大，因此增大了誤差電壓Verror。
相反，當驅動器TFT 100之通道寬度減小時，寄生電容Cgs與Cgd亦減小。然而，用於使補償電容器C1充電之時間增加了。
如上文所描述，由於一源極跟隨器驅動一源極線以減少操作時間，因此源極跟隨器需要一長時間以用於驅動源極線。然而，利用LTPS難以形成一具有大尺寸及寬度之一像素的poly－Si TFT，因為poly－Si TFT之尺寸大於一像素之寬度。
本發明提供一種類比緩衝器，其能夠在製造該類比緩衝器中之電晶體之過程中穩定輸出電壓。該類比緩衝器亦能夠減小一源極驅動器電路之尺寸。本發明亦提供一種具有該類比緩衝器之顯示裝置及一種驅動該類比緩衝器之方法。
在根據本發明之一例示性類比緩衝器中，該類比緩衝器將一類比電壓施加至一負載。該類比緩衝器包括一比較器及一電晶體。該比較器係經組態為比較一自一外部裝置提供之輸入電壓與施加至該負載之類比電壓。當該類比電壓低於該輸入電壓時接通該電晶體以使該負載充電，且當該類比電壓與該輸入電壓大體上相同時斷開該電晶體。
在根據本發明之另一例示性類比緩衝器中，該類比緩衝器將一類比電壓施加至一負載。該類比緩衝器包括一比較器及一電晶體。該比較器係經組態為比較一自一外部裝置提供之輸入電壓與施加至該負載之類比電壓。當該類比電壓高於該輸入電壓時接通該電晶體以使該負載放電，且當該類比電壓與該輸入電壓大體上相同時斷開該電晶體。
在根據本發明之另一例示性類比緩衝器中，該類比緩衝器將一類比電壓施加至一負載。該類比緩衝器包括一比較器、一第一電晶體及一第二電晶體。該比較器係經組態為比較一自一外部裝置提供之輸入電壓與施加至該負載之類比電壓。當該類比電壓低於該輸入電壓時接通該第一電晶體以使該負載充電，且當該類比電壓與該輸入電壓大體上相同時斷開該第一電晶體。當該類比電壓高於該輸入電壓時接通該第二電晶體以使該負載放電，且當該類比電壓與該輸入電壓大體上相同時斷開該第二電晶體。
在根據本發明之另一例示性類比緩衝器中，該類比緩衝器將一類比電壓施加至一具有預先設定之參考電壓之負載。該類比緩衝器包括一比較器、一第一電晶體及一第二電晶體。該比較器係經組態為比較一自一外部裝置提供之輸入電壓與該參考電壓。當該輸入電壓低於該參考電壓時，接通該第一電晶體以將一比參考電壓高出該輸入電壓之一振幅的電壓施加至該負載。當該輸入電壓高於該參考電壓時，接通該第二電晶體以將一比該參考電壓低出該輸入電壓之一振幅的電壓施加至該負載。
在根據本發明之一例示性顯示裝置中，該顯示裝置包括一顯示面板及一控制區。該顯示面板具有複數個閘極線及大體上垂直於該等閘極線之複數個資料線。該顯示面板顯示一影像。該控制區接收一用於顯示該影像之原始影像訊號及一用於控制該顯示面板之控制訊號。該控制區具有一接收一輸入電壓且產生一施加至該顯示面板之該等資料線之類比電壓的類比緩衝器。該類比緩衝器包括一比較器、一第一電晶體及一第二電晶體。該比較器係經組態為比較該輸入電壓與該類比電壓。當該類比電壓低於該輸入電壓時接通該第一電晶體以使該等資料線充電，且當該類比電壓與該輸入電壓大體上相同時斷開該第一電晶體。當該類比電壓高於該輸入電壓時接通該第二電晶體以使該等資料線放電，且當該類比電壓與該輸入電壓大體上相同時斷開該第二電晶體。
在本發明之另一例示性實施例中，一種驅動一類比緩衝器用以將一類比電壓施加至一負載之方法包含：比較一自一外部裝置接收之輸入電壓與該類比電壓；當該類比電壓低於該輸入電壓時，以第一電壓使該負載充電，直至該類比電壓與該輸入電壓大體上相同為止；及當該類比電壓高於該輸入電壓時，以第二電壓使該負載放電，直至該類比電壓與該輸入電壓大體上相同為止。該第一電壓為源電壓，且該第二電壓為接地電壓。
應瞭解：在不背離本文所揭示之發明原理之前提下，可以多種不同方式來修改以下描述之本發明之例示性實施例，且因此本發明之範疇不限於此等特定實施例。更確切地說，提供此等實施例以使得此揭示案將為詳盡且完整的，且將以實例而非限制之方式將本發明之概念充分傳達至熟習此項技術者。
在下文中，將參看附圖來詳細描述本發明之例示性實施例。
圖4為說明根據本發明之一例示性實施例之類比緩衝器的概念電路圖。參看圖4，類比緩衝器包括比較器400及用於驅動負載之驅動器薄膜電晶體(TFT)410。
比較器400包括負端子、正端子及輸出端子。驅動器TFT410包括閘極端子、汲極端子及源極端子。輸入電壓Vin透過比較器400之負端子施加至比較器400。比較器400之正端子電連接至驅動器TFT 410之汲極端子。比較器400之輸出端子電連接至驅動器TFT 410之閘極端子。負載電連接至驅動器TFT 410之汲電極。P型MOS(金屬氧化物半導體)(PMOS)電晶體可(例如)用作為驅動器TFT 410。
在下文中，將說明類比緩衝器之操作。
當施加至負載之電壓為0 V且將輸入電壓Vin施加至比較器400之負端子時，比較器400以低位準輸出一電壓以接通驅動器TFT 410。接著，該負載之電壓升高。
比較器400之正輸入端子電連接至驅動器TFT 410之汲電極，使得當負載之電壓升高至等於輸入電壓Vin時，比較器400以高位準輸出一電壓以斷開驅動器TFT 410。接著，該負載之電壓未升高至等於輸入電壓Vin。
如上文所論述，當使PMOS TFT作為驅動器TFT 410時，類比緩衝器使負載充電。然而，當形成類比緩衝器(例如)以使負載放電時，該類比緩衝器包括具有NMOS TFT之驅動器TFT 410。詳言之，該NMOS TFT包括一電連接至接地電壓之源極端子、一電連接至比較器400之正端子之汲電極及一電連接至比較器400之輸出端子之閘電極。
圖5為說明圖4中之類比緩衝器之一實例的電路圖，及圖6為說明用於控制圖5中之類比緩衝器之控制訊號的時序圖。
參看圖5，類比緩衝器包括比較器500及驅動器TFT 600。比較器500包括第一反相器510及第二反相器520。第一反相器510包括第一PMOS電晶體PM1及第一NMOS電晶體NM1。第一PMOS電晶體PM1之閘極端子電連接至第一NMOS電晶體NM1之閘極端子，且第一PMOS電晶體PM1之汲極端子電連接至第一NMOS電晶體NM1之汲極端子。第一PMOS電晶體PM1之源極端子電連接至源電壓Vdd，且第一NMOS電晶體NM1之源極端子電連接至接地電壓。
第二反相器520包括第二PMOS電晶體PM2及第二NMOS電晶體NM2。第二PMOS電晶體PM2之閘極端子電連接至第二NMOS電晶體NM2之閘極端子，且第二PMOS電晶體PM2之汲極端子電連接至第二NMOS電晶體NM2之汲極端子。第二PMOS電晶體PM2之源極端子電連接至源電壓Vdd，且第二NMOS電晶體NM2之源極端子電連接至接地電壓。
第一及第二反相器510及520透過第一開關S1及第二開關S2相互電連接。詳言之，第一PMOS電晶體PM1與第一NMOS電晶體NM1之閘電極透過第一開關S1，電連接至第一PMOS電晶體PM1與第一NMOS電晶體NM1之汲電極。第二PMOS電晶體PM2與第二NMOS電晶體NM2之閘電極透過第二開關S2，電連接至第二PMOS電晶體PM2與第二NMOS電晶體NM2之汲電極。
第一及第二反相器510及520之第一及第二PMOS電晶體PM1及PM2，與第一及第二NMOS電晶體NM1及NM2，在一飽和區域內作為比較器運作以用於放大輸入電壓Vin。第一耦合電容器Cc1位於第一與第二反相器510與520之間，且第二耦合電容器Cc2位於第二反相器520與驅動器TFT 600之間。
第一補償電容器Cp1之第一端子及第二補償電容器Cp2之第一端子電連接至第一PMOS電晶體PM1與第一NMOS電晶體NM1之汲電極。第一補償電容器Cp1之第二端子透過第三開關S3電連接至輸入電壓Vin，且第一補償電容器Cp1之第二端子透過第四開關S4電連接至接地電壓Vgnd'。第二補償電容器Cp2之第二端子電連接至負載以用於將負載電壓Vload傳輸返回至第一反相器510。
驅動器TFT 600包括閘極端子、源極端子及汲極端子。驅動器TFT 600之閘極端子透過第二補償電容器Cc2電連接至第二反相器520之輸出端子。驅動器TFT 600之源極端子電連接至源電壓Vdd。驅動器TFT 600之汲極端子透過第五開關S5電連接至驅動器TFT 600之閘極端子、透過第六開關S6電連接至負載，且透過第七開關S7電連接至接地電壓。該負載透過第八開關S8電連接至接地電壓。第三PMOS電晶體PM3用作驅動器TFT 600。
藉由圖6中之第一開關控制訊號SC1接通第一、第二、第三、第五及第八開關S1、S2、S3、S5及S8，藉由圖6中之第二開關控制訊號SC2接通第四及第六開關S4及S6，且藉由圖6中之第三開關控制訊號SC3接通第七開關S7。
在下文中，將說明具有上述結構之類比緩衝器之操作。
藉由第一開關控制訊號SC1接通第一、第二、第三、第五及第八開關S1、S2、S3、S5及S8。另外，藉由第三開關控制訊號SC3接通第七開關S7以初始化驅動器TFT 600。第一開關控制訊號SC1在第一時期T1內為高的。在第一時期T1內儲存輸入電壓Vin。
當接通第三開關S3時，輸入電壓Vin儲存於第一補償電容器Cp1中，且藉由第一及第二PMOS電晶體PM1及PM2與第一及第二NMOS電晶體NM1及NM2將節點"C"之電壓Vc充電至Vdd－Vth，以斷開驅動器TFT 600。
另外，藉由第一開關控制訊號SC1接通第八開關S8以將負載電連接至地面。因此，將該負載放電以具有約0V之電壓。
在第一時期T1之末端，第二開關控制訊號SC2改變為高的。第二開關控制訊號SC2在第二時期T2內保持為高的。藉由第二開關控制訊號SC2接通第四及第六開關S4及S6。在第二時期內驅動該負載。
當接通第四開關S4時，用於儲存輸入電壓Vin之第一補償電容器Cp1之節點"A"電連接至接地電壓Vgnd'，使得節點"A"之電壓降低至約0 V。因此，節點"B"之電壓降低，此因為節點"B"透過第一補償電容器Cp1與節點"A"電耦合。藉由第一及第二反相器510及520放大節點"B"之電壓變化，以將節點"C"之電壓降低至約0 V。因此，接通驅動器TFT 600以增大負載之電壓Vload。
當藉由第二開關控制訊號SC2接通第四及第六開關S4及S6時，第一補償電容器Cp1、第二補償電容器Cp2及負載電容器Cload相互電耦合。當Va＝Vin－Vgnd'時，其中Va表示節點"A"之電壓之變化，節點"B"之電壓變化Vb由以下表達式3表示。
表達式3
Vb＝{[Cp1×(Cp2＋Cload)]/[Cp1×(Cp2＋Cload)＋Cp2×Cload]}×Va＝α×Va。
因此，表達式3中之α如下表示。
表達式4
α＝{[Cp1×(Cp2＋Cload)]/[Cp1×(Cp2＋Cload)＋Cp2×Cload]}。
當第一反相器510之邏輯臨限電壓為Vlth時，節點"B"之電壓Vb由以下表達式4.1表示。
表達式4.1
Vb＝Vlth－α×Va。
當α×Va高於Voffset時，其中Voffset為用於驅動該驅動器TFT 600之比較器500之最小電壓，藉由第一及第二反相器510及520放大節點"B"之電壓變化(例如，α×Va)，使得節點"C"之電壓Vc降低至約0 V。因此，接通驅動器TFT 600。
當負載電壓Vload增大時，"B"節點電壓Vb由於第二補償電容器Cp2而增大。換言之，"B"節點電壓Vb最初由於第一補償電容器Cp1而減小，且由於第二補償電容器Cp2而增大。當驅動該驅動器TFT 600時，以串聯方式電連接第一及第二補償電容器Cp1及Cp2。
可由以下表達式5表達"B"節點電壓Vb之變化。
表達式5
Vb＝[Cp2/(Cp1＋Cp2)]×Vout＝β×Vout，其中將在下文中說明Vout。
換言之，如以下表達式6所表達，"B"節點電壓Vb首先藉由第一補償電容器Cp1減少α×Va之量，且接著"B"節點電壓Vb藉由第二補償電容器Cp2增加β×Vout之量。
表達式6
Vb＝Vlth－α×Va＋β×Vout。
當"B"節點電壓Vb之減少量等於"B"節點電壓Vb之增加量時，"B"節點電壓Vb藉由第一及第二反相器510及520放大以升高"C"節點電壓Vc。當升高"C"節點電壓Vc以斷開驅動器TFT 600時，負載電壓Vload為固定的。
當"B"節點電壓Vb高於Vlth＋Voffset時，斷開驅動器TFT 600。當斷開驅動器TFT 600時，由以下表達式7表示斷開電壓Vout。
表達式7
Vlth＋Voffset＝Vlth－α×Va＋β×Vout因此，由以下表達式8表達驅動器TFT 600之斷開電壓Vout。
表達式8
Vout＝(Voffset＋α×Va)/β。
當Va等於Vin－Vgnd'時，表達式8之斷開電壓Vout可由以下表達式9至11表達。
表達式9
Vout＝[Voffset＋α×(Vin－Vgnd')]/β。
表達式10
Vout＝[α×Vin＋(Voffset－α×Vgnd')]/β。
表達式11
Vout＝(α×Vin)/β＋Vdc，其中Vdc對應於產生於類比緩衝器中之誤差電壓，且Vdc等於(Voffset－α×Vgnd')/β。當Vdc小到足以可忽略時，可由以下表達式12表示表達式11。
其中γ等於α/β。
當輸入電壓Vin施加至類比緩衝器時，直接與輸入電壓Vin成比例之γ×Vin施加至負載。舉例而言，當γ為1時，輸入電壓Vin直接施加至負載。
當LCD裝置使用上述之類比緩衝器時，藉由將DAC之輸出電壓調整為γ×Vin可將輸出及輸入調整為相等的。
根據本例示性實施例之類比緩衝器具有施加至驅動器TFT 600之閘電極的"C"節點電壓Vc(例如，Vdd－Vth)。換言之，驅動器TFT 600由高於輸入電壓Vin之源電壓Vdd驅動，使得負載電壓Vload在短時間內接近目標位準。
另外，比較器500對可藉由製造過程中之變化而改變之驅動器TFT 600之臨限電壓不敏感。此外，驅動器TFT 600根據比較器500之輸出充電或放電。因此，可使臨限電壓對負載電壓Vload之影響最小化。
如上文所論述，類比緩衝器僅將負載充電，且在下文中將說明經組態為使負載充電及放電之類比緩衝器。
圖7為說明根據本發明之另一例示性實施例之類比緩衝器的電路圖。參看圖7，類比緩衝器包括比較器500、第一驅動器TFT 700及第二驅動器TFT 710。第一驅動器TFT 700使用PMOS電晶體，且第二驅動器TFT 710使用NMOS電晶體。
比較器500包括第一反相器510及第二反相器520。第一及第二反相器510及520具有與圖5中之第一及第二反相器510及520之結構相同之結構。因此，將省略任何進一步之說明。
如圖7中所展示，第一補償電容器Cp1之第一端子電連接至第一反相器510之第一PMOS電晶體PM1與第一NMOS電晶體NM1之閘電極。第一補償電容器Cp1之第二端子電連接至節點"A"。
當接通第三開關S3或第九開關S9時，輸入電壓Vin施加至節點"A"。當接通第四開關S4或第九開關S9時，接地電壓Vgnd'施加至節點"A"。
第二補償電容器Cp2之第一端子電連接至第一反相器510之第一PMOS電晶體PM1與第一NMOS電晶體NM1之閘電極。第二補償電容器Cp2之第二端子電連接至負載，以將負載電壓Vload傳輸返回至第一反相器510，使得負載電壓Vload施加至第一反相器510。
第一驅動器TFT 700包括：一閘電極，其透過第二耦合電容器Cc2電連接至第二反相器520之輸出端子；一源電極，其電連接至源電壓Vdd；及一汲電極，其透過第五開關S5電連接至第一驅動器TFT 700之閘電極。第一驅動器TFT 700之汲電極亦透過第六開關S6電連接至負載，且透過第七開關S7電連接至接地電壓Vgnd'。當接通第八開關S8時，該負載電連接至共用電壓Vcom。
第二驅動器TFT 710包括：一閘電極，其透過第二耦合電容器Cc2電連接至第二反相器520之輸出；及一汲電極，其透過第十三開關S13電連接至源電壓Vdd。第二驅動器TFT 710之汲電極亦透過第十一開關S11電連接至第二驅動器TFT 710之閘電極，且透過第十二開關S12電連接至負載。第二驅動器TFT 710之源電極電連接至接地電壓。
圖8為說明用於控制圖7中之類比緩衝器之控制訊號的時序圖，且圖9為說明用於根據圖8中之控制訊號產生第一至第六控制訊號之開關控制區的概念電路圖。第一至第六控制訊號接通第一至第十三開關S1、S2...S13。
參看圖8及圖9，開關控制區包括第一及閘800、第二及閘810、第三及閘820、第四及閘830、第五及閘840及第六及閘850。
第一及閘800接收充電控制訊號Ch及第一開關控制訊號SC1，且輸出第一控制訊號CON1。第二及閘810接收充電控制訊號Ch及第二開關控制訊號SC2，且輸出第二控制訊號CON2。第三及閘820接收充電控制訊號Ch及第三開關控制訊號SC3，且輸出第三控制訊號CON3。第四及閘830接收放電控制訊號DisCh及第一開關控制訊號SC1，且輸出第四控制訊號CON4。第五及閘840接收放電控制訊號DisCh及第二開關控制訊號SC2，且輸出第五控制訊號CON5。第六及閘850接收放電控制訊號DisCh及第三開關控制訊號SC3，且輸出第六控制訊號CON6。
參看圖7與圖8，第一至第十三開關S1、S2...S13藉由第一至第六控制訊號CON1...CON6接通。
詳言之，當第一開關控制訊號SC1為高的時，接通第一開關S1、第二開關S2及第八開關S8。當第一控制訊號CON1為高的或第一開關控制訊號SC1與充電控制訊號Ch皆為高的時，接通第三開關S3及第五開關S5。當第二控制訊號CON2為高的或第二開關控制訊號SC2與充電控制訊號Ch皆為高的時，接通第四開關S4及第六開關S6。當第三控制訊號CON3為高的或第三開關控制訊號SC3與充電控制訊號Ch皆為高的時，接通第七開關S7。
當第四控制訊號CON4為高的或第一開關控制訊號SC1與放電控制訊號DisCh皆為高的時，接通第十開關S10及第十一開關S11。當第五控制訊號CON5為高的或第二開關控制訊號SC2與放電控制訊號DisCh皆為高的時，接通第九開關S9及第十二開關S12。當第六控制訊號CON6為高的或第三開關控制訊號SC3與放電控制訊號DisCh皆為高的時，接通第十三開關S13。
在下文中，將說明具有上述結構之類比緩衝器之操作。
首先，將說明用於使負載充電之操作。
當第一開關控制訊號SC1為高的時，接通第一開關S1、第二開關S2及第八開關S8。另外，藉由第一控制訊號CON1接通第三及第五開關S3及S5。第三控制訊號CON3接通第七開關S7以初始化第一驅動器TFT 700。
當接通第三開關S3時，藉由輸入電壓Vin使第一補償電容器Cp1充電，且第一及第二反相器510及520放大輸入電壓Vin，使得"C"節點電壓Vc增加至Vdd－Vth之值以斷開第一驅動器TFT 700。另外，當接通第八開關S8時，負載電連接至共用電壓Vcom。
接著，回應第二控制訊號CON2接通第四及第六開關S4及S6。當接通第四開關S4時，"A"節點電壓自Vin減小至Vgnd'。因此，"B"節點電壓亦由於第一補償電容器Cp1而減小。藉由第一及第二反相器510及520放大"B"節點電壓Vb之變化，使得"C"節點電壓降低至約0 V以接通第一驅動器TFT 700。當接通第一驅動器TFT 700時，負載電壓Vload增大。
當負載電壓Vload增大時，"B"節點電壓Vb亦由於第二補償電容器Cp2而增大。意即，"B"節點電壓首先由於第一補償電容器Cp1而降低，且接著由於第二補償電容器Cp2而升高。
當增加之"B"節點電壓Vb之量變為等於減少之"B"節點電壓Vb之量時，藉由第一及第二反相器510及520放大"B"節點電壓以升高"C"節點電壓Vc。因此，斷開第一驅動器TFT 700，使得負載電壓Vload變為恆定的。
在下文中，將說明用於使負載電壓Vload放電之操作。
當第一開關控制訊號SC1為高的時，接通第一、第二及第八開關S1、S2及S8。當第四開關控制訊號SC4為高的時，接通第十及第十一開關S10及S11以初始化第二驅動器TFT 710。
當接通第十一開關S11以將"A"節點電連接至接地電壓Vgnd'時，"A"節點電壓Va降低至接地電壓Vgnd'，且"C"節點電壓Vc變為第二驅動器TFT 710之臨限電壓Vlth。
接著，第五控制訊號CON5接通第九及第十二開關S9及S12。當接通第九開關S9時，"A"節點電壓自接地電壓Vgnd'升高至輸入電壓Vin。當"A"節點電壓Va升高時，"B"節點電壓Vb亦升高α×Vin'之量，如由以下表達式13所表示。
表達式13
Vb＝Vlth＋α×Vin'，其中Vlth表示第二驅動器TFT 710之邏輯臨限電壓，且Vin'表示Vin－Vgnd'。
如表達式13中所示，藉由第一及第二反相器510及520放大升高之"B"節點電壓Vb，以升高"C"節點電壓Vc，使得第二驅動器TFT 710被接通。當接通第二驅動器TFT 710時，負載電連接至地面，使得負載電壓Vload降低。
當降低之負載電壓之量由Vfall表示時，"B"節點電壓Vb由於第二補償電容器Cp2而降低β×Vfall之量，如由以下表達式14所展示。
表達式14
Vb＝Vlth＋α×Vin'－β×Vfall。
當"B"節點電壓Vb等於Vlth－Voffset時，斷開第二驅動器TFT 710。因此，降低之負載電壓Vfall可如下表示。
表達式15
Vlth＋α×Vin'－β×Vfall＝Vlth－Voffset，Vfall＝(α×Vin'＋Voffset)/β。
當斷開第二驅動器TFT 710之時，負載之輸出電壓Vout為Vcom－Vfall。因此，輸出電壓Vout可如下表示。
表達式16
Vout＝Vcom－(α×Vin'＋Voffset)/β，＝Vcom－(α/β)×Vin＋Vdc。
當藉由調整接地電壓Vgnd'將誤差電壓Vdc調整為小的時，表達式16中之Vout可如下表達。
表達式17
Vout Vcom－(α/β)×Vin＝Vcom－γ×Vin如表達式17中所展示，根據本實施例之類比緩衝器可將共用電壓Vcom加上輸入電壓Vin，或可自共用電壓Vcom減去輸入電壓Vin。詳言之，當輸入電壓Vin高於共用電壓Vcom時，類比緩衝器使負載放電。當輸入電壓Vin低於共用電壓Vcom時，類比緩衝器使負載充電。
在以上說明中，使負載預先充電為(例如)Vcom。或者，可使負載充電為接地電壓(例如，0 V)。因此，類比緩衝器可將接地電壓加上輸入電壓Vin，或自接地電壓減去輸入電壓Vin。
圖10為說明根據本發明之一例示性實施例之LCD裝置的方塊圖，且圖11為說明圖10中之類比緩衝器的電路圖。
參看圖10，LCD裝置包括LCD面板900，閘極驅動區910、源極驅動區920及時序控制器930。LCD面板900顯示影像。閘極驅動區910為LCD面板900提供閘極驅動訊號。源極驅動區920為LCD面板900提供資料訊號。時序控制器930根據自外部裝置提供之原始影像訊號及原始控制訊號，控制閘極驅動區910及源極驅動區920。
源極驅動區920包括鎖存區922、D/A轉換器924、類比緩衝器926及開關控制區928。鎖存區922鎖存提供自時序控制器930之紅色、綠色及藍色(RGB)資料訊號，以將點序列類型之時序系統轉換成線序列類型之時序系統。D/A轉換器924接收來自鎖存區922之具有線序列類型之時序系統的RGB資料訊號，以將RGB資料訊號轉換成類比電壓。類比緩衝器926接收來自D/A轉換器924之類比電壓，且為LCD面板900提供類比電壓。開關控制區928根據自時序控制器930提供之控制訊號來控制類比緩衝器926。
參看圖11，類比緩衝器926包括第一反相器510、第二反相器520、第一驅動器TFT 700、第二驅動器TFT 710、第一補償電容器Cp1、第二補償電容器Cp2、第一耦合電容器Cc1及第二耦合電容器Cc2。
用於驅動紅色(R)像素之R源極線SL－R、用於驅動綠色(G)像素之G源極線SL－G及用於驅動藍色(B)像素之B源極線SL－B電連接至類比緩衝器926之輸出端子。舉例而言，在圖11中，三條源極線電連接至類比緩衝器926之輸出端子。或者，三條以上之源極線可電連接至類比緩衝器926之輸出端子。
詳言之，R源極線SL－R透過第十四開關S14電連接至類比緩衝器926之輸出端子，G源極線SL－G透過第十五開關S15電連接至類比緩衝器926之輸出端子，且B源極線SL－B透過第十六開關S16電連接至類比緩衝器926之輸出端子。
另外，R源極線SL－R透過第十七開關S17電連接至共用電壓Vcom，G源極線SL－G透過第十八開關S18電連接至共用電壓Vcom，且B源極線SL－B透過第十九開關S19電連接至共用電壓Vcom。
圖12為說明用於類比緩衝器926之點反轉之控制訊號的時序圖，且圖13為說明用於根據圖12中之控制訊號產生第一至第九控制訊號之開關控制區928的概念電路圖。第一至第九控制訊號接通第一至第十九開關S1、S2…S19中之一者。
參看圖12與圖13，開關控制區928包括第一及閘800、第二及閘810、第三及閘820、第四及閘830、第五及閘840、第六及閘850、第七及閘860、第八及閘870及第九及閘880。第一、第二、第三、第四、第五及第六及閘800、810、820、830、840及850與圖9中之彼等及閘相同。因此，將省略任何進一步之說明。
第七及閘860接收第一開關控制訊號SC1及R控制訊號"R"，且輸出第七控制訊號CON7。第八及閘870接收第一開關控制訊號SC1及G控制訊號"G"，且輸出第八控制訊號CON8。第九及閘880接收第一開關控制訊號SC1及B控制訊號"B"，且輸出第九控制訊號CON9。
再次參看圖11，藉由第一至第九控制訊號CON1、CON2…CON9中之一者接通第一至第十九開關S1、S2…S19。
如上文參看圖7所述，藉由第一至第六控制訊號CON1、CON2…CON6中之一者接通第一至第十三開關S1、S2…S13。因此，將省略任何進一步之說明。
回應R控制訊號"R"接通第十四開關S14，回應G控制訊號"G"接通第十五開關S15，且回應B控制訊號"B"接通第十六開關S16。
當第七控制訊號CON7為高的或R控制訊號與第一開關控制訊號SC1皆為高的時，接通第十七開關S17。當第八控制訊號CON8為高的或G控制訊號與第一開關控制訊號SC1皆為高的時，接通第十八開關S18。當第九控制訊號CON9為高的或B控制訊號與第一開關控制訊號SC1皆為高的時，接通第十九開關S19。
第一及第二反相器510及520、第一及第二驅動器TFT 700及710、第一及第二補償電容器Cp1及Cp2、及第一及第二耦合電容器Cc1及Cc2與圖7中之彼等器件相同。因此，將省略任何進一步之說明。
自圖9中之時序控制器930提供用於控制第一至第十九開關S1、S2…S19之控制訊號。或者，可自外部裝置提供用於控制第一至第十九開關S1、S2…S19之控制訊號。
在下文中，將說明具有上述結構之LCD裝置之操作。
首先，將說明LCD裝置之點反轉操作。
再次參看圖12與13，在驅動第N閘極線時，第N線時間被分為三個時間間隔：第一時期T1－1、第二時期T1－2及第三時期T1－3。在第N線時間之第一時期T1－1內，R控制訊號"R"及充電控制訊號Ch處於高狀態中，使得藉由第一控制訊號CON1接通第一驅動器TFT 700。因此，自圖10中之D/A轉換器924提供之類比資料電壓(或輸入電壓)Vin施加至R源極線SL－R。
在第N線時間之第二時期T1－2內，G控制訊號"G"及放電控制訊號DisCh處於高狀態中，使得藉由第四控制訊號CON4接通第二驅動器TFT 710以使G源極線SL－G放電。
在第N線時間之第三時期T1－3內，B控制訊號"B"及充電控制訊號Ch處於高狀態中，使得藉由第一控制訊號CON1接通第一驅動器TFT 700。因此，類比資料電壓Vin施加至B源極線SL－B。
在驅動第(N＋1)閘極線時，第(N＋1)線時間被分為三個時間間隔：第一時期T2－1、第二時期T2－2及第三時期T2－3。在第(N＋1)線時間之第一時期T2－1內，R控制訊號"R"及放電控制訊號DisCh處於高狀態中，使得第二驅動器TFT 710被接通以使R源極線SL－R放電。
在第(N＋1)線時間之第二時期T2－2內，G控制訊號"G"及充電控制訊號Ch處於高狀態中，使得第一驅動器TFT 700被接通。因此，施加類比資料電壓Vin以使在第N線時間之第二時期T1－2內放電之G源極線SL－G放電。
在第(N＋1)線時間之第三時期T2－3內，B控制訊號"B"及放電控制訊號DisCh處於高狀態中，使得第二驅動器TFT 710被接通以使B源極線SL－B放電。
因此，類比資料電壓Vin施加至每一點(或像素)，使得一點之類比資料電壓Vin與沿著縱向及橫向方向施加至相鄰點之類比資料電壓Vin相反。
圖14為說明用於圖11中之類比緩衝器之行反轉之控制訊號的時序圖。
參看圖14，在驅動第N閘極線時，第N線時間被分為三個時間間隔：第一時期T1－1、第二時期T1－2及第三時期T1－3。在第N線時間之第一時期T1－1內，R控制訊號"R"及充電控制訊號Ch處於高狀態中，使得藉由第一控制訊號CON1接通第一驅動器TFT 700。因此，自圖10中之D/A轉換器924提供之類比資料電壓(或輸入電壓)Vin施加至R源極線SL－R。
在第N線時間之第二時期T1－2內，G控制訊號"G"及放電控制訊號DisCh處於高狀態中，使得藉由第四控制訊號CON4接通第二驅動器TFT 710以使G源極線SL－G放電。
在第N線時間之第三時期T1－3內，B控制訊號"B"及充電控制訊號Ch處於高狀態中，使得藉由第一控制訊號CON1接通第一驅動器TFT 700。因此，類比資料電壓Vin施加至B源極線SL－B。
在驅動第(N＋1)閘極線時，第(N＋1)線時間被分為三個時間間隔：第一時期T2－1、第二時期T2－2及第三時期T2－3。在第(N＋1)線時間之第一時期T2－1內，R控制訊號"R"及充電控制訊號Ch處於高狀態中，使得第一驅動器TFT 700被接通。因此，類比資料電壓Vin施加至R源極線SL－R。
在第(N＋1)線時間之第二時期T2－2內，G控制訊號"G"及放電控制訊號DisCh處於高狀態中，使得第二驅動器TFT 710被接通以使G源極線SL－G放電。
因此，類比資料電壓Vin施加至每一行(或沿著行線排列之像素)，使得一行之類比資料電壓Vin與沿著列方向施加至相鄰行之類比資料電壓Vin相反。
圖15為說明用於圖11中之類比緩衝器之線反轉之控制訊號的時序圖。
參看圖15，在驅動第N閘極線時，第N線時間被分為三個時間間隔：第一時期T1－1、第二時期T1－2及第三時期T1－3。在驅動第(N＋1)閘極線時，第(N＋1)線時間被分為三個時間間隔：第一時期T2－1、第二時期T2－2及第三時期T2－3。在第N線時間內，共用電壓Vcom為低的(Vcom－L)，且在第(N＋1)線時間內，共用電壓Vcom為高的(Vcom－H)。
在第N線時間之第一時期T1－1內，R控制訊號"R"及充電控制訊號Ch處於高狀態中。當第一開關控制訊號SC1為高的時，接通第十七開關S17以將R源極線電連接至低位準之共用電壓Vcom(Vcom－L)。因此，使R源極線放電。當第二開關控制訊號SC2為高的時，接通第一驅動器TFT 700，使得自圖10中之D/A轉換器924提供之類比資料電壓Vin施加至在先前步驟放電之R源極線SL－R。
在第N線時間之第二時期T1－2內，使G源極線SL－G放電為等於低位準之共用電壓Vcom(Vcom－L)，且接著接通第一驅動器TFT 700，使得類比資料電壓Vin施加至G源極線SL－G。
在第N線時間之第三時期T1－3內，使B源極線SL－B放電為等於低位準之共用電壓Vcom(Vcom－L)，且接著接通第一驅動器TFT 700，使得類比資料電壓Vin施加至B源極線SL－B。
在第(N＋1)線時間之第一時期T2－1內，R控制訊號"R"及放電控制訊號DisCh處於高狀態中。當第一開關控制訊號SC1為高的時，藉由高位準之共用電壓Vcom(Vcom－H)使第R資料線DL－R充電，且當第二開關控制訊號SC2為高的時，接通第二驅動器TFT 710以使R源極線SL－R放電，使得R源極線SL－R之電壓自高位準之共用電壓Vcom(Vcom－H)降低至類比資料電壓Vin。
在第(N＋1)線時間之第二時期T2－2內，藉由高位準之共用電壓Vcom(Vcom－H)使G源極線SL－G充電，且接著藉由類比資料電壓Vin使G源極線SL－G放電。在第(N＋1)線時間之第三時期T2－3內，藉由高位準之共用電壓Vcom(Vcom－H)使B源極線SL－B充電，且接著藉由類比資料電壓Vin使B源極線SL－B放電。
根據本實施例，使類比緩衝器如上文所述地放電及充電，使得相反類比資料電壓相互施加至相鄰之源極線。因此，執行線反轉。
圖16為說明用於圖11中之類比緩衝器之訊框反轉之控制訊號的時序圖。
參看圖16，共用電壓Vcom在第N訊框期間處於低位準(Vcom－L)中，且共用電壓Vcom在第(N＋1)級期間處於高位準(Vcom－H)中。在第N訊框期間，充電控制訊號Ch處於高位準中，且在第(N＋1)訊框期間，放電控制訊號DisCh處於高位準中。
因此，在第N訊框期間接通第一驅動器TFT 700，以將類比資料電壓Vin循序施加至R源極線SL－R、G源極線SL－G及B源極線SL－B，且接著，在第(N＋1)訊框期間接通第二驅動器TFT 710，以使R源極線SL－R、G源極線SL－G及B源極線SL－B放電。
根據本實施例，使類比緩衝器926如上文所述地充電及放電，使得根據訊框來施加相反類比資料電壓。因此，執行訊框反轉。
當源極驅動區920不調變共用電壓Vcom且LCD裝置不採用多工結構時，每一源極線使用兩條電阻線及兩個解碼器以產生高電壓位準及低電壓位準。
當源極驅動區920調變共用電壓Vcom時，每一源極線使用一個解碼器，但每一源極線使用兩條電阻線以用於伽瑪校正。
然而，根據本發明之一例示性實施例，預先藉由共用電壓Vcom使負載充電，且類比輸入電壓Vin施加至第一補償電容器Cp1，且接著使第一補償電容器Cp1放電至約0 V。接著，類比緩衝器926執行放電，直至第一補償電容器Cp1被補償為使得負載電壓Vload變為Vcom－Vin為止。因此，類比緩衝器926輸出低於共用電壓Vcom之電壓。
根據本實施例，類比緩衝器926藉由共用電壓Vcom使第一補償電容器Cp1充電，且接著輸出高位準電壓及低位準電壓。因此，大量D/A轉換器及電阻線可減少為不具有共用電壓Vcom反轉之習知裝置中之數目的一半。
圖17為說明圖11中之類比緩衝器926之輸出之圖表，該類比緩衝器926在表1之條件下進行點反轉。
參看圖17，當類比緩衝器926在表1之條件下執行點反轉時，輸出電壓之速度變化不減小，即使當對應於目標電壓之輸出電壓接近約9V或約1 V時。因此，負載之驅動速度增加，使得可在51μs內驅動RGB源極線，該51μs對應於當驅動一閘極線時之閘極線時間。
具有(例如)四分之一視頻圖形陣列(QVGA)解析度之LCD面板900使用類比緩衝器926，且驅動一閘極線之線時間為約51μs。在約51μs內驅動R源極線SL－R、G源極線SL－G及B源極線SL－B。因此，類比緩衝器926具有約17μs之操作時間。
表2及表3展示當臨限電壓施加至類比緩衝器926中之驅動器TFT 700與710中之一者的閘極端子時的條件。驅動器TFT 700或710之臨限電壓之標準偏差為約200 mV。根據表2與表3，臨限電壓改變約1 V或1000 mV，其為標準偏差之五倍。
如下論述根據如表2與表3中所示之臨限電壓之變化的類比緩衝器926之輸出。
圖18與圖19為說明根據在表2或表3之條件下之點反轉或行反轉期間內之充電的誤差電壓之圖表，且圖20與圖21為說明根據在表2或表3之條件下之線反轉或訊框反轉中之充電的誤差電壓之圖表。
參看圖18與19，在表2與表3之條件下之點反轉或行反轉期間，類比緩衝器926之輸出電壓具有約28 mV之最大偏差。參看圖20與21，在表2與表3之條件下之線反轉或訊框反轉期間，類比緩衝器926之輸出電壓具有約28 mV之最大偏差。
如圖18至圖21中所展示，即使當臨限電壓具有約1000 mV之偏差時，類比緩衝器926之輸出具有約22 mV或約28 mV之偏差。因此，可增強顯示品質。
圖22為說明由圖15中之控制訊號控制之類比緩衝器926之輸出的圖表。
參看圖22，預先藉由低位準之共用電壓Vcom(Vcom－L)使R源極線SL－R、G源極線SL－G及B源極線SL－B放電，且接著藉由先前設定於第一線時間之負載電壓Vload使R源極線SL－R、G源極線SL－G及B源極線SL－B充電。
預先藉由高位準之共用電壓Vcom(Vcom－H)使R源極線SL－R、G源極線SL－G及B源極線SL－B充電，且接著藉由先前設定於第一線時間之負載電壓Vload使R源極線SL－R、G源極線SL－G及B源極線SL－B放電。
根據本發明之一例示性實施例之類比緩衝器包括比較器及驅動器TFT。該驅動器TFT由比較器驅動且包括第一及第二反相器。驅動器TFT之臨限電壓受到製造驅動器TFT之過程影響。然而，類比緩衝器不管製造驅動器TFT之過程而操作，因此使輸出電壓之變化最小化。
此外，根據本發明之一例示性實施例之類比緩衝器在短時間內執行放電及充電，使得在驅動一閘極線時可驅動複數個源極線。因此，當用於高解析度LCD面板之源極驅動器電路或具有解多工結構之源極驅動器電路使用該類比緩衝器時，可實現高解析度之應用。
此外，根據本發明之一例示性實施例，藉由共用電壓充電之負載藉由輸入電壓進一步充電或藉由該輸入電壓放電，以減少用於源極驅動器中之大量DAC解碼器及電阻線。因此，可減小源極驅動器電路之面積。
已描述了本發明之該等例示性實施例，應注意：在不背離如附加之專利申請範圍所界定之本發明之精神及範疇的前提下，可做出多種改變、替代及變更。
SW1,SW2,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15,S16,S17,S18,S19．．．開關
A,B,C．．．節點
C1,Cp1,Cp2．．．補償電容器
100,410,600,700,710．．．驅動器薄膜電晶體
400,500．．．比較器
510,520．．．反相器
PM1,PM2,PM3．．．PMOS電晶體
NM1,NM2．．．NMOS電晶體
Cc1,Cc2．．．耦合電容器
Cload．．．負載電容器
800,810,820,830,840,850,860,870,880．．．及閘
900．．．液晶顯示器面板
910．．．閘極驅動區
920．．．源極驅動區
922．．．鎖存區
924．．．數位/類比轉換器
926．．．類比緩衝器
928．．．開關控制區
930．．．時序控制器
SL－R,SL－G,SL－B．．．源極線
Vin．．．輸入電壓
Vd．．．輸出電壓
VD D ．．．源電壓
Vload．．．負載電壓
Vgnd'．．．接地電壓
Vcom．．．共用電壓
Cgd,Cgs．．．寄生電容
SC1,SC2,SC3．．．開關控制訊號
Ch．．．充電控制訊號
DisCh．．．放電控制訊號
R,G,B,CON1,CON2,CON3,CON4,CON5,CON6,CON7,CON8,CON9．．．控制訊號
圖1為說明一習知源極跟隨器之等效電路圖；圖2為說明一用於控制圖1中之開關之控制訊號的時序圖；圖3為說明圖1中之源極跟隨器之輸出電壓之圖表；圖4為說明根據本發明之一例示實施例之類比緩衝器的概念電路圖；圖5為說明圖4中之類比緩衝器之一實例的電路圖；圖6為說明一用於控制圖5中之類比緩衝器之控制訊號的時序圖；圖7為說明根據本發明之另一例示實施例之類比緩衝器的電路圖；圖8為說明用於控制圖7中之類比緩衝器之控制訊號的時序圖；圖9為說明用於根據圖8中之控制訊號產生第一至第六控制訊號之開關控制區的概念電路圖；圖10為說明根據本發明之一例示實施例之液晶顯示器(LCD)裝置的方塊圖；圖11為說明圖10中之類比緩衝器的電路圖；圖12為說明一用於圖10中之類比緩衝器之點反轉之控制訊號的時序圖；圖13為說明用於根據圖12中之控制訊號產生第一至第九控制訊號之開關控制區的概念電路圖；圖14為說明一用於圖11中之類比緩衝器之行反轉之控制訊號的時序圖；圖15為說明一用於圖11中之類比緩衝器之線反轉之控制訊號的時序圖；圖16為說明一用於圖11中之類比緩衝器之訊框反轉之控制訊號的時序圖；圖17為說明圖11中之類比緩衝器之輸出之圖表，該類比緩衝器在表1之條件下操作點反轉；圖18與圖19為說明根據在表2或表3之條件下之點反轉或行反轉中之充電的誤差電壓之圖表；圖20與圖21為說明根據在表2或表3之條件下之線反轉或訊框反轉中之充電的誤差電壓之圖表；及圖22為說明由圖15中之控制訊號控制的根據本發明之一例示實施例的類比緩衝器之輸出之圖表。
500．．．比較器
510,520．．．反相器
600．．．驅動器薄膜電晶體
A,B,C．．．節點
Cc1,Cc2．．．耦合電容器
Cload．．．負載電容器
Cp1,Cp2．．．補償電容器
NM1,NM2．．．NMOS電晶體
PM1,PM2,PM3．．．PMOS電晶體
S1,S2,S3,S4,S5,S6,S7,S8．．．開關
VD D ．．．源電壓
Vgnd'．．．接地電壓
Vin．．．輸入電壓
Vload．．．負載電壓

Claims (20)

  1. 一種用於將一類比電壓施加至一負載之類比緩衝器，其包含：一比較器，其用於比較一接收自一外部裝置之輸入電壓與該施加至該負載之類比電壓；及一電晶體，其用於執行當該類比電壓低於該輸入電壓時接通以使該負載充電及當該類比電壓高於該輸入電壓時接通以使該負載放電中之一者，且用於當該類比電壓與該輸入電壓大體上相同時斷開，其中該比較器包含一用於反饋該施加至該負載之類比電壓之第一電容器。
  2. 如請求項1之類比緩衝器，其中該電晶體為一PMOS電晶體，其具有一電連接至一源電壓之第一電極及一電連接至該負載之第二電極。
  3. 如請求項2之類比緩衝器，其中該比較器包含：一第二電容器，其首先藉由該輸入電壓充電且接著被放電；及一反相器區，其用於在該第二電容器放電時接通該PMOS電晶體，且用於在該反饋之類比電壓與該輸入電壓大體上相同時，斷開該PMOS電晶體，其中該第一電容器當該PMOS電晶體接通時響應。
  4. 如請求項3之類比緩衝器，其中該反相器區包含：一第一反相器，其具有一電連接至該輸入電壓之輸入端子及一輸出端子；及 一第二反相器，其具有一電連接至該第一反相器之該輸出端子的輸入端子及一電連接至該PMOS電晶體之輸出端子。
  5. 如請求項1之類比緩衝器，其中該電晶體為一NMOS電晶體，其具有一電連接至一接地電壓之第一電極及一電連接至該負載之第二電極。
  6. 如請求項5之類比緩衝器，其中該比較器包含：一第二電容器，其首先藉由該接地電壓放電，且接著藉由該輸入電壓充電；及一反相器區，其用於在該第二電容器充電時接通該NMOS電晶體，且用於在該反饋之類比電壓與該輸入電壓大體上相同時，斷開該NMOS電晶體，其中該第一電容器當該NMOS電晶體接通時響應。
  7. 一種用於將一類比電壓施加至一具有一參考電壓之負載之類比緩衝器，其包含：一比較器，其用於比較一接收自一外部裝置之輸入電壓與該參考電壓；一第一電晶體，其用於當該輸入電壓低於該參考電壓時，接通以將一比該參考電壓高出該輸入電壓之一振幅的電壓施加至該負載；及一第二電晶體，其用於當該輸入電壓高於該參考電壓時，接通以將一比該參考電壓低達該輸入電壓之一振幅的電壓施加至該負載，其中該比較器包含一用於反饋該參考電壓之電容器。
  8. 如請求項7之類比緩衝器，其中該第一電晶體為一具有一電連接至一源電壓之第一電極之PMOS電晶體，且該第二電晶體為一具有一電連接至一地面之第一電極之NMOS電晶體。
  9. 如請求項7之類比緩衝器，其中該參考電壓為一共用電壓與一接地電壓中之一者。
  10. 如請求項7之類比緩衝器，其中該參考電壓係預先設定的。
  11. 一種顯示裝置，其包含：一用於顯示一影像之顯示面板，其具有複數個閘極線及大體上垂直於該等閘極線之複數個資料線；及一控制區，其用於接收一用於顯示該影像之第一影像訊號及一用於控制該顯示面板之控制訊號，該控制區具有一接收一輸入電壓且產生一施加至該顯示面板之該等資料線之類比電壓的類比緩衝器，該類比緩衝器包括：一比較器，其用於比較該輸入電壓與該類比電壓；一第一電晶體，其用於當該類比電壓低於該輸入電壓時接通以使該等資料線充電，且用於當該類比電壓與該輸入電壓大體上相同時斷開；及一第二電晶體，其用於當該類比電壓高於該輸入電壓時接通以使該等資料線放電，且用於當該類比電壓與該輸入電壓大體上相同時斷開，其中該比較器包含一用於反饋該類比電壓之電容器。
  12. 如請求項11之顯示裝置，其中該第一電晶體為一具有一電連接至一源電壓之第一電極之PMOS電晶體，且該第二電晶體為一具有一電連接至一接地電壓之第一電極之NMOS電晶體。
  13. 如請求項11之顯示裝置，其中在驅動該等閘極線中之一者時，使該等資料線充電，且在驅動該等閘極線中之一者時，該第一電晶體與該第二電晶體交替地操作以將該類比電壓施加至該等資料線。
  14. 如請求項11之顯示裝置，其中在驅動該等閘極線中之一者時，使該等資料線充電，在驅動該等閘極線中之一第n閘極線時，該第一電晶體與該第二電晶體交替操作，且在驅動一第(n+1)閘極線時，該第一電晶體與該第二電晶體將該類比電壓施加至該等資料線，使得在驅動第n閘極線時，首先操作之位於該第一電晶體與該第二電晶體之間之一第一閘極線先操作。
  15. 如請求項11之顯示裝置，其中在驅動一第n閘極線時，使該等資料線首先充電為一具有一第一電壓位準之第一參考電壓，在驅動一第(n+1)閘極線時，使該等資料線充電為一具有一高於該第一電壓位準之第二電壓位準的第二參考電壓，且該第一電晶體僅在驅動該第n閘極線時操作及該第二電晶體僅在驅動該第(n+1)閘極線時操作，以將該類比電壓施加至該等資料線。
  16. 如請求項11之顯示裝置，其中在一第n訊框期間，使該等資料線充電為一具有一第一電壓位準之第一參考電 壓，在一第(n+1)訊框期間，使該等資料線充電為一具有一高於該第一電壓位準之第二電壓位準的第二參考電壓，且該第一電晶體僅在該第n訊框期間操作及該第二電晶體僅在該第(n+1)訊框期間操作，以將該類比電壓施加至該等資料線。
  17. 如請求項11之顯示裝置，其中該第一影像訊號為一原始影像訊號。
  18. 如請求項11之顯示裝置，其中該控制訊號為一原始控制訊號。
  19. 一種驅動一類比緩衝器以將一類比電壓施加至一負載之方法，其包含：比較一接收自一外部裝置之輸入電壓與該施加至該負載且由一電容器反饋之類比電壓；當該類比電壓低於該輸入電壓時，以一第一電壓使該負載充電直至該類比電壓與該輸入電壓大體上相同為止；及當該類比電壓高於該輸入電壓時，以一第二電壓使該負載放電直至該類比電壓與該輸入電壓大體上相同為止。
  20. 如請求項19之方法，其中該第一電壓為一源電壓，且該第二電壓為一接地電壓。
TW094115279A 2004-05-11 2005-05-11 類比緩衝器，具有該類比緩衝器之顯示裝置及驅動該類比緩衝器之方法 TWI386890B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040033083A KR101097914B1 (ko) 2004-05-11 2004-05-11 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법

Publications (2)

Publication Number Publication Date
TW200617865A TW200617865A (en) 2006-06-01
TWI386890B true TWI386890B (zh) 2013-02-21

Family

ID=35374687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094115279A TWI386890B (zh) 2004-05-11 2005-05-11 類比緩衝器，具有該類比緩衝器之顯示裝置及驅動該類比緩衝器之方法

Country Status (5)

Country Link
US (1) US7535467B2 (zh)
JP (1) JP4748414B2 (zh)
KR (1) KR101097914B1 (zh)
CN (1) CN100474387C (zh)
TW (1) TWI386890B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630594B (zh) * 2013-07-22 2018-07-21 三星顯示器有限公司 顯示裝置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604067B1 (ko) * 2004-12-24 2006-07-24 삼성에스디아이 주식회사 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
JP4509004B2 (ja) * 2005-03-31 2010-07-21 三星モバイルディスプレイ株式會社 バッファー及びこれを利用したデータ駆動回路と発光表示装置
JP2007147959A (ja) 2005-11-28 2007-06-14 Nec Lcd Technologies Ltd Ｌｃｄパネルの駆動回路
US20090174372A1 (en) * 2006-05-24 2009-07-09 Kazuhiro Maeda Analog Output Circuit, Data Signal Line Driving Circuit, Display, and Potential Writing Method
DE102006034122A1 (de) * 2006-07-24 2008-01-31 Robert Bosch Gmbh Fahrerassistenzsystem
TWI371023B (en) * 2006-10-10 2012-08-21 Chimei Innolux Corp Analogue buffer, compensating operation method thereof, and display therewith
KR101363669B1 (ko) * 2006-12-26 2014-02-14 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
US7482864B1 (en) * 2007-01-31 2009-01-27 The Board Of Trustees Of The Leland Stanford Junior University Method and system for FET-based amplifier circuits
TWI341092B (en) * 2007-09-13 2011-04-21 Chimei Innolux Corp System for displaying image
JP5169333B2 (ja) * 2008-03-07 2013-03-27 株式会社リコー 電流モード制御型スイッチングレギュレータ
KR100985759B1 (ko) * 2008-08-13 2010-10-06 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼 회로
US8339159B2 (en) 2008-08-13 2012-12-25 Hynix Semiconductor Inc. Input buffer circuit of semiconductor apparatus
EP2169824A1 (en) * 2008-09-25 2010-03-31 Moscad Design & Automation Sàrl A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator
US8476975B2 (en) * 2011-11-02 2013-07-02 Himax Technologies Limited Operational amplifying device
KR102024828B1 (ko) * 2013-11-13 2019-09-24 엘지디스플레이 주식회사 유기발광표시장치
TWI579821B (zh) * 2015-09-15 2017-04-21 瑞鼎科技股份有限公司 應用於液晶顯示裝置之驅動電路
KR102594624B1 (ko) * 2018-07-20 2023-10-25 엘지디스플레이 주식회사 표시 장치
KR102112328B1 (ko) * 2019-05-21 2020-05-19 주식회사 에이코닉 디스플레이 장치의 출력 드라이버
JP7378270B2 (ja) * 2019-10-31 2023-11-13 旭化成エレクトロニクス株式会社 デバイスおよびシステム
CN113889024B (zh) * 2020-06-16 2022-12-06 联咏科技股份有限公司 源极驱动器及其驱动电路
TWI792877B (zh) * 2022-01-20 2023-02-11 大陸商集璞（上海）科技有限公司 地電位差異補償電路、顯示器驅動晶片、顯示器及資訊處理裝置
TWI792878B (zh) * 2022-01-20 2023-02-11 大陸商集璞（上海）科技有限公司 地電位差異補償電路、顯示器驅動晶片、顯示器及資訊處理裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296143A (ja) * 1998-04-07 1999-10-29 Toshiba Corp アナログバッファおよび表示装置
JP2001125545A (ja) * 1999-10-27 2001-05-11 Toshiba Corp 負荷駆動回路および液晶表示装置
TW476058B (en) * 1999-08-05 2002-02-11 Ntek Res Co Ltd Circuit and method for driving source of liquid crystal display
TW476854B (en) * 1998-05-11 2002-02-21 Toshiba Corp Circuit for increasing signal amplitude, circuit for driving load and liquid crystal display apparatus
US6498596B1 (en) * 1999-02-19 2002-12-24 Kabushiki Kaisha Toshiba Driving circuit for display device and liquid crystal display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858199A (en) * 1973-01-03 1974-12-31 Westinghouse Electric Corp Tracking level detector
JP2594909B2 (ja) * 1985-11-27 1997-03-26 株式会社日立製作所 コンパレータ
JP3506561B2 (ja) * 1996-06-27 2004-03-15 沖電気工業株式会社 出力回路
JP4542633B2 (ja) * 1998-05-11 2010-09-15 東芝モバイルディスプレイ株式会社 負荷駆動回路および液晶表示装置
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
KR100546710B1 (ko) * 2003-07-02 2006-01-26 엘지.필립스 엘시디 주식회사 액정표시장치의 아날로그 버퍼회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296143A (ja) * 1998-04-07 1999-10-29 Toshiba Corp アナログバッファおよび表示装置
TW476854B (en) * 1998-05-11 2002-02-21 Toshiba Corp Circuit for increasing signal amplitude, circuit for driving load and liquid crystal display apparatus
US6498596B1 (en) * 1999-02-19 2002-12-24 Kabushiki Kaisha Toshiba Driving circuit for display device and liquid crystal display device
TW476058B (en) * 1999-08-05 2002-02-11 Ntek Res Co Ltd Circuit and method for driving source of liquid crystal display
JP2001125545A (ja) * 1999-10-27 2001-05-11 Toshiba Corp 負荷駆動回路および液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630594B (zh) * 2013-07-22 2018-07-21 三星顯示器有限公司 顯示裝置

Also Published As

Publication number Publication date
US20050258997A1 (en) 2005-11-24
US7535467B2 (en) 2009-05-19
JP2005333635A (ja) 2005-12-02
JP4748414B2 (ja) 2011-08-17
KR101097914B1 (ko) 2011-12-23
TW200617865A (en) 2006-06-01
CN1722212A (zh) 2006-01-18
CN100474387C (zh) 2009-04-01
KR20050108046A (ko) 2005-11-16

Similar Documents

Publication Publication Date Title
TWI386890B (zh) 類比緩衝器，具有該類比緩衝器之顯示裝置及驅動該類比緩衝器之方法
US9543912B2 (en) Buffer circuit having an enhanced slew-rate and source driving circuit including the same
JP4449189B2 (ja) 画像表示装置およびその駆動方法
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US6731170B2 (en) Source drive amplifier of a liquid crystal display
US8139015B2 (en) Amplification circuit, driver circuit for display, and display
US7683897B2 (en) Data driver capable of an offset compensation and display apparatus having the same
US7880651B2 (en) Sample and hold circuit and digital-to-analog converter circuit
US10235960B2 (en) Source driver capable of high speed charging and discharging
JP2011008028A (ja) 信号線駆動回路および表示装置、並びに電子機器
KR20050033797A (ko) 액정표시장치, 전원회로 및 액정표시장치의 제어방법
US7573456B2 (en) Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device
US8310428B2 (en) Display panel driving voltage output circuit
KR101039027B1 (ko) 레벨 시프터 및 이를 포함하는 표시 장치
JP5086010B2 (ja) Ｌｃｄパネル駆動回路
KR101006445B1 (ko) 평판 표시 장치의 구동 장치
JP2005292773A (ja) 液晶ディスプレイの駆動装置
KR101006446B1 (ko) 평판 표시 장치용 아날로그 증폭기 및 그 구동 방법
KR100973819B1 (ko) 평판 표시 장치용 아날로그 증폭기
KR100940570B1 (ko) 평판 표시 장치용 아날로그 증폭기 및 그 구동 방법
JP2002164511A (ja) ディジタル・アナログ変換回路および液晶表示装置
JPH10294660A (ja) 差動増幅装置
JP2005283623A (ja) 出力回路及び表示駆動装置