CN104200789B - 显示装置、像素电路及像素电路驱动方法 - Google Patents

Abstract

本发明揭露一种显示装置、像素电路及像素电路驱动方法。像素电路包含显示单元、记忆体单元及电压调整单元。显示单元耦接于扫描线、数据线与直流共用电极。电压调整单元耦接于显示单元及记忆体单元之间，并耦接于控制信号线及储存信号线。扫描线于数据写入期间提供高位准扫描信号，显示单元根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元。此外，控制信号线及储存信号线于电压调整期间分别提供高位准控制信号及低位准储存信号，电压调整单元根据高位准控制信号以将低位准储存信号写入显示单元。上述低位准储存信号的电压值相等于直流共用电极提供的共用电压的电压值。

Description

显示装置、像素电路及像素电路驱动方法

技术领域

本发明是有关于一种显示技术及其驱动方法，且特别是有关于一种显示装置、应用于显示装置的像素电路及其驱动方法。

背景技术

随着科技的进步及人们对于生活品质的要求，穿戴式产品因而崛起。探究穿戴式产品崛起的缘由，应是穿戴式产品相较于可携式产品(如手机、平板电脑)有更加轻便及易于携带的优势。此外，现有的穿戴式产品往往配备身体状态监控机制，对于生活品质要求较高的消费者会趋向购买穿戴式产品以了解个人身体的状态，而相应地调整其作息，以期维持其个人生活品质。

由于穿戴式产品相较于上述可携式产品更加轻薄，相应地，穿戴式产品的电池容量亦随之缩减，因此，穿戴式产品对于其本身的耗电的要求变得越加严苛。据此，能够大幅降低耗电量的像素记忆体(Memory In Pixel，MIP)技术越来越受到重视。由于传统MIP电路架构是利用Vb及Vw这两个反向信号来与共同电压Vcom形成高、低电位两种不同夹压，并搭配交流共同电压AC-Vcom的周期性反转的特性来反转上述Vb及Vw信号的相位，以避免液晶受损。因此，传统MIP电路架构只适用于交流共同电压AC-Vcom。

然而，经实验得知，交流共同电压AC-Vcom会经由寄生电容产生耦合杂讯(coupling noise)，此耦合杂讯会干扰触碰面板的感应器，造成触碰面板功能错误，如此，将导致搭配触碰面板的产品不适用于传统采用交流共同电压AC-Vcom的MIP电路。

由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。

发明内容

发明内容旨在提供本发明的简化摘要，以使阅读者对本发明具备基本的理解。此发明内容并非本发明的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。

本发明内容的一目的是在提供一种显示装置、像素电路及像素电路驱动方法，借以改善先前技术的缺点。

为达上述目的，本发明内容的一技术方案是关于一种像素电路，其包含显示单元、记忆体单元及电压调整单元。显示单元耦接于扫描线、数据线与直流共用电极。电压调整单元耦接于显示单元及记忆体单元之间，并耦接于控制信号线及储存信号线。扫描线于数据写入期间提供高位准扫描信号，显示单元根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元。此外，控制信号线及储存信号线于电压调整期间分别提供高位准控制信号及低位准储存信号，电压调整单元根据高位准控制信号以将低位准储存信号写入显示单元。上述低位准储存信号的电压值相等于直流共用电极提供的共用电压的电压值。

为达上述目的，本发明内容的另一技术方案是关于一种显示装置，其包含显示面板及除频电路。上述显示面板包含多个像素电路，而这些像素电路中的每一者包含显示单元、记忆体单元及电压调整单元。显示单元耦接于扫描线、数据线与直流共用电极。电压调整单元耦接于显示单元及记忆体单元之间，并耦接于控制信号线。除频电路耦接于下一级扫描线及控制信号线。上述扫描线于数据写入期间提供高位准扫描信号，显示单元根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元。另外，除频电路根据下一级扫描线所提供的下一级扫描信号而提供控制信号予控制信号线，借以透过控制信号线以控制电压调整单元。此外，除频电路于电压调整期间根据下一级扫描信号而提供高位准控制信号，借以控制电压调整单元以将低位准信号写入显示单元。上述低位准信号的电压值相等于直流共用电极提供的共用电压的电压值。

为达上述目的，本发明内容的再一技术方案是关于一种像素电路驱动方法。上述像素电路包含显示单元及记忆体单元。显示单元耦接于扫描线、数据线与直流共用电极。上述像素电路驱动方法包含：

由扫描线于数据写入期间提供高位准扫描信号；

由显示单元于数据写入期间根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元；

由控制信号线于电压调整期间提供高位准控制信号；以及

根据高位准控制信号以于电压调整期间将低位准信号写入显示单元，其中低位准信号的电压值相等于直流共用电极提供的共用电压的电压值。

因此，根据本发明的技术内容，本发明实施例通过提供一种显示装置、像素电路及像素电路驱动方法，借以解决像素记忆体(Memory In Pixel，MIP)技术采用交流共同电压AC-VCOM而产生耦合杂讯(coupling noise)的问题，以使采用MIP技术的产品于搭配触碰面板(Touch Panel,TP)时，不会有触控功能错误的状况发生。

在参阅下文实施方式后，本发明所属技术领域中具有通常知识者当可轻易了解本发明的基本精神及其他发明目的，以及本发明所采用的技术手段与实施态样。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1是绘示依照本发明一实施例的一种像素电路的电路方块示意图；

图2是绘示依照本发明另一实施例的一种像素电路的驱动波形示意图；

图3是绘示依照本发明再一实施例的一种像素电路的驱动波形示意图；

图4A是绘示依照本发明又一实施例的一种像素电路的驱动波形示意图；

图4B是绘示依照本发明另一实施例的一种像素电路的模拟波形示意图。

图5是绘示依照本发明再一实施例的一种像素电路的示意图；

图6是绘示依照本发明又一实施例的一种显示装置的电路方块示意图；

图7是绘示依照本发明另一实施例的一种如图6所示的显示装置的部分电路示意图；

图8是绘示依照本发明再一实施例的一种如图6所示的显示装置的部分电路示意图；

图9是绘示依照本发明又一实施例的一种像素电路的驱动波形示意图；

图10是绘示依照本发明另一实施方式的一种像素电路的驱动方法流程图

根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。

具体实施方式

为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。

除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域中具有通常知识者所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。

另外，关于本文中所使用的耦接，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

图1是绘示依照本发明一实施例的一种像素电路100的电路方块示意图。如图所示，像素电路100包含显示单元110、电压调整单元120及记忆体单元130。于连接关系上，显示单元110耦接于共用电极以接收直流共用电压Vcom，并耦接于扫描线及数据线以分别接收扫描信号SRn及数据电压Vdata。另外，电压调整单元120耦接于显示单元110及记忆体单元130之间，并耦接于控制信号线、启用信号线及储存信号线以分别接收控制信号OE、启用信号IE及储存信号Vb。

为说明图1所示的像素电路100的操作方式，请一并参阅图2，其是绘示依照本发明另一实施例的一种像素电路100的驱动波形示意图。于正常显示模式(Normal Mode)期间M1，启用信号IE及控制信号OE皆为低位准，电压调整单元120根据上述低位准的启用信号IE及控制信号OE而关闭，此时，显示单元110依据扫描信号Vscan(如：图1的扫描信号SRn)而开启或关闭，以相应地根据数据电压Vdata而显示画面。

接着，于缓冲模式(Pre-still Mode)期间M2的时段P1，启用信号IE为高位准，电压调整单元120的写入路径根据上述高位准的启用信号IE而开启，此时，像素电路100透过电压调整单元120对记忆体单元130写入数据电压Vdata。随后，于静态模式(Still Mode)期间M3，启用信号IE为低位准，电压调整单元120的写入路径根据上述低位准的启用信号IE而关闭，然而，此期间的控制信号OE为高位准，因此，电压调整单元120的输出路径根据上述高位准的控制信号OE而开启，此时，显示单元110可根据记忆体单元130内储存的数据电压Vdata以显示相应画面。

如上所述，耦接到显示单元110的共用电极所提供的共用电压Vcom为直流共用电压，据此，本发明实施例的像素电路100不需采用交流共同电压AC-Vcom技术，因而得以有效地解决采用交流共同电压AC-Vcom而产生耦合杂讯(coupling noise)的问题。如此一来，采用本发明实施例的像素电路100的产品于搭配触碰面板(Touch Panel,TP)时，触碰面板的功能不会被影响。总结而论，本发明实施例的像素电路100可有效地解决采用交流共同电压AC-Vcom技术的缺失，以使触碰面板能正常运作，因此，采用本发明实施例的像素电路100的产品除可大幅降低耗电量外，更可搭配触碰面板以让使用者直觉式地进行操作，进而提升采用本发明实施例的像素电路100的产品的实用性。

请参阅图3，其进一步绘示图2所示的缓冲模式期间M2的详细驱动波形。上述缓冲模式期间M2包含数据写入期间t1及电压调整期间t2。如图3所示，于数据写入期间t1，扫描信号SRn为高位准，显示单元110依据高位准的扫描信号SRn将数据电压Vdata写入记忆体单元130，并根据数据电压Vdata以于显示单元110中形成像素电压Vp。

举例而言，于数据写入期间t1，显示单元110依据高位准的扫描信号SRn将约-5V(伏特)的数据电压Vdata写入记忆体单元130，同时，显示单元110亦会根据上述约-5V的数据电压Vdata，于显示单元110内的像素电容(图中未示)上形成约-5V的像素电压Vp(请参阅图3的像素电压Vp的波形)。详细而言，上述约-5V的像素电压Vp是像素电极(图中未示)与共用电极之间的电压差，此电压差将使得显示单元110于整个缓冲模式期间M2显示白画面，此白画面可能会被使用者察觉，而影响使用者的观感。

因此，本发明更提出图4A所示的像素电路100的操作方式，以解决上述显示单元110显示白画面而影响使用者的观感的问题。如图所示，于数据写入期间t1，扫描线提供高位准的扫描信号SRn，电压调整单元120根据高位准的扫描信号SRn而开启，使得显示单元110透过电压调整单元120以将数据电压Vdata写入记忆体单元130。

随后，于电压调整期间t2，扫描线提供低位准的扫描信号SRn，电压调整单元120根据低位准的扫描信号SRn而关闭，因此，显示单元110于电压调整期间t2不再对记忆体单元130写入数据电压Vdata。同时，控制信号线及储存信号线于电压调整期间t2分别提供高位准控制信号OE及低位准储存信号Vb，电压调整单元120根据高位准控制信号OE而开启，以将低位准储存信号Vb写入显示单元110，使得像素电压Vp为低位准电压。如图所示，由于共用电极提供的共用电压Vcom于电压调整期间t2亦为低位准电压，换言之，低位准储存信号Vb的电压值相等于共用电极提供的共用电压Vcom的电压值，因此，显示单元110的像素电极(图中未示)与共用电极之间不再有压差，而能避免显示单元110显示白画面。

图4B是绘示依照本发明另一实施例的一种像素电路100的模拟波形示意图。请参阅图4B的像素电压波形Vp(-5V)，于数据写入期间t1，像素电压Vp约为-5V(伏特)，此时，显示单元110于数据写入期间t1会根据前述-5V的像素电压Vp而短暂地显示白画面。请继续参阅图4B的像素电压波形Vp(-5V)，于电压调整期间t2，像素电压Vp约为0V(伏特)，亦即显示单元110的像素电压Vp已被调整为相等于共用电极提供的直流共用电压Vcom，因此，显示单元110的像素电极(图中未示)与共用电极之间不再有压差，从而显示单元110仅会在数据写入期间t1短暂地显示白画面。上述数据写入期间t1的持续时间极短，而不会被使用者察觉，如此一来，图4A所提出的像素电路100的操作方式当能进一步提升使用者的观感。

本发明实施例的像素电路100的解决问题的技术手段已说明如上，以下仅举例几个实现像素电路100的实施例，以使本发明更易于理解，然本发明并不以后续实施例为限，合先叙明。

图5是绘示依照本发明再一实施例的一种像素电路100A的示意图。相较于图1所示的像素电路100，图5的像素电路100A进一步提供其内部电路的实现方式之一。如图5所示，显示单元110元包含晶体管T1、晶体管T2、储存电容Cst及液晶电容Clc。晶体管T1及晶体管T2皆包含第一端、控制端及第二端，储存电容Cst及液晶电容Clc皆包含第一端及第二端。于连接关系上，晶体管T1的第一端耦接于数据线以接收数据电压Vdata，晶体管T1的控制端耦接于扫描线以接收扫描信号SRn。晶体管T2的第一端耦接于晶体管T1的第二端，晶体管T2的控制端耦接于控制信号线以接收控制信号OE。另一方面，储存电容Cst的第一端耦接于晶体管T2的第二端，储存电容Cst的第二端用以耦接于直流共用电极以接收直流共用电压Vcom。液晶电容Clc的第一端与晶体管T1的第二端耦接以形成像素电极Ep，液晶电容Clc的第二端用以耦接于直流共用电极以接收直流共用电压Vcom。

再者，电压调整单元120包含晶体管T3、晶体管T4、晶体管T5、晶体管T6及晶体管T7。上述晶体管T3～T7皆包含第一端、控制端以及第二端。于连接结构上，晶体管T3的第一端耦接于显示单元110的晶体管T2的第一端，晶体管T3的控制端耦接于控制信号线以接收控制信号OE，晶体管T3的第二端透过晶体管T7耦接于储存信号线以接收储存信号Vb。此外，晶体管T4的第一端耦接于显示单元110的晶体管T2的第一端及晶体管T3的第一端，晶体管T4的控制端耦接于扫描线以接收扫描信号SRn。再者，晶体管T5的第一端耦接于晶体管T4的第二端，晶体管T5的控制端耦接于启用信号线以接收启用信号IE。

另外，晶体管T6的第一端耦接于储存信号线以接收储存信号Vw，晶体管T6的控制端耦接于记忆体单元130，晶体管T6的第二端耦接于晶体管T3的第二端。再者，晶体管T7的第一端耦接于晶体管T6的第二端及晶体管T3的第二端，晶体管T7的控制端耦接于记忆体单元130，晶体管T7的第二端耦接于储存信号线以接收储存信号Vb。

再者，记忆体单元130包含晶体管T8、非门(NOT gate)IN1及非门(NOTgate)IN2。进一步而言，晶体管T8包含第一端、控制端及第二端，而非门IN1及非门IN2皆包含输入端及输出端。于连接关系上，晶体管T8的控制端耦接于启用信号线以接收启用信号IE。此外，非门IN1的输入端耦接于晶体管T8的第一端，非门IN1的输出端耦接于晶体管T7的控制端。另外，非门IN2的输入端耦接于非门IN1的输出端，非门IN2的输出端耦接于晶体管T8的第二端。

请一并参阅图4A及图5，以例示性地说明图5的像素电路100A的操作方式。于数据写入期间t1，扫描线及启用信号线分别提供高位准扫描信号SRn及高位准启动信号IE，而控制信号线则提供低位准控制信号OE。因此，晶体管T1及晶体管T4皆根据高位准扫描信号SRn而开启，晶体管T5根据高位准启动信号IE而开启，以使像素电路100A透过晶体管T1、晶体管T4及晶体管T5将数据线所提供的数据电压Vdata写入记忆体单元130，并根据数据电压Vdata以于显示单元110的像素电极Ep形成像素电压Vp。另一方面，晶体管T3则根据低位准控制信号OE而关闭。

在本实施例中，于电压调整期间t2，控制信号线提供高位准控制信号OE，而扫描线提供低位准扫描信号SRn。因此，晶体管T1及晶体管T4则根据低位准扫描信号SRn而关闭，晶体管T3则根据高位准控制信号OE而开启，以使晶体管T3将低位准储存信号Vb写入显示单元110的像素电极Ep，使得数据写入期间t1储存于像素电极Ep的像素电压Vp成为低位准电压。由于上述低位准储存信号Vb的电压值相等于共用电极提供的共用电压Vcom的电压值，因此，显示单元110的像素电极Ep与共用电极之间不再有压差，而能避免显示单元110显示白画面。

需说明的是，在图5所示的实施例中，晶体管T1、晶体管T3、晶体管T4、晶体管T5、晶体管T6及晶体管T7可包含N型金属氧化物半导体场效应晶体管。此外，晶体管T2以及晶体管T8可包含P型金属氧化物半导体场效应晶体管。然本发明并不以图5所示的实施例为限，其仅用以例示性地说明本发明的实现方式之一，在不脱离本发明的精神的状况下，对上述实施例进行的修改或润饰依旧落入本发明的专利范围内。

图6是绘示依照本发明又一实施例的一种显示装置1000的电路方块示意图。上述显示装置1000包含显示面板1100、除频器1200(详细电路是绘示于后续图7及图8)、数据驱动器1400及栅极驱动器1500。显示面板1100包含多个如图1所示的像素电路100或图5所示的像素电路100A。

为进一步说明显示装置1000的内部结构配置关系，请参阅图7及图8，其是绘示依照本发明另一实施例的一种显示装置1000中的部分电路方块示意图。另一方面，为说明图7及图8所示的电路的操作方式，本发明更绘制图9，其绘示依照本发明又一实施例的一种像素电路的驱动波形示意图。

首先，说明图7的实施例。如图所示，除频电路1200耦接于下一级扫描线以接收下一级扫描信号SR(n+1)，并耦接于控制信号线LOE以提供控制信号OE至电压调整单元120。大体而言，除频电路1200可根据下一级扫描线所提供的下一级扫描信号SR(n+1)而提供控制信号OE予控制信号线LOE，借以透过控制信号线LOE以控制电压调整单元120。

请一并参阅图7及图9，以说明图7所示的电路的操作方式。于电压调整期间t2，下一级扫描线所提供的下一级扫描信号SR(n+1)为高位准信号，除频电路1200可根据高位准的下一级扫描信号SR(n+1)而提供高位准控制信号OE，借以控制电压调整单元120以将低位准信号Vb写入显示单元110，以使显示单元110的像素电极(图中未示)与共用电极之间不再有电压差，而能避免显示单元110显示白画面。

其次，说明图8所示的实施例。相较于图7的实施例，图8所示的实施例还包含与门1300。如图8所示，与门1300耦接于除频电路1200与控制信号线LOE之间，并耦接于控制信号线以接收控制信号OE。大体而言，除频电路1200可根据下一级扫描线所提供的下一级扫描信号SR(n+1)而提供准备信号DSR予与门1300。随后，与门1300用以对除频电路1200所提供的准备信号DSR及控制信号OE进行运算，以提供逻辑信号OEn予控制信号线LOE，借以透过控制信号线LOE以控制电压调整单元120。

请一并参阅图8及图9，以说明图8所示的电路的操作方式。于电压调整期间t2，下一级扫描线所提供的下一级扫描信号SR(n+1)为高位准信号，而控制信号OE亦为高位准信号。除频电路1200可根据下一级扫描线所提供的下一级扫描信号SR(n+1)而提供高位准的准备信号DSR予与门1300。随后，与门1300对高位准的准备信号DSR及高位准的控制信号OE进行运算，而提供高位准的逻辑信号OEn予控制信号线LOE，借以控制电压调整单元120以将低位准信号Vb写入显示单元110，以使显示单元110的像素电极(图中未示)与共用电极之间不再有压差，而能避免显示单元110显示白画面。

在本实施例中，在正常显示模式期间M1之前，还包含一前置处理模式期间M4，此前置处理模式期间M4包含期间t4及期间t5。于期间t4时，由于除频电路1200未收到脉冲信号(例如，高位准的下一级扫描信号SR(n+1))，因此，除频电路1200维持输出高位准的准备信号DSR。于期间t5时，下一级扫描线提供高位准的下一级扫描信号SR(n+1)，因此，除频电路1200根据高位准的下一级扫描信号SR(n+1)而输出低位准的准备信号DSR。同时，控制信号OE为高位准信号，与门1300对低位准的准备信号DSR及高位准的控制信号OE进行运算，而提供低位准的逻辑信号OEn予控制信号线LOE以关闭电压调整单元120。此外，于正常显示模式期间M1，控制信号OE为低位准信号，与门1300对低位准的准备信号DSR及低位准的控制信号OE进行运算，而提供低位准的逻辑信号OEn予控制信号线LOE以关闭电压调整单元120。

如此一来，即可确保电压调整单元120于正常显示模式期间M1处于关闭状态，以断开显示单元110及记忆体单元130的连结，使得显示单元110依据扫描信号SRn而开启或关闭，以相应地根据数据电压Vdata而显示画面，而不受记忆体单元130内储存的电压的影响。

需说明的是，请一并参阅图1至图9。由于本发明实施例采用直流共用电压Vcom，因此，上述实施例的各个操作信号与采用交流共用电压AC-Vcom略有不同，举例说明如下。在一实施例中，数据电压Vdata于数据写入期间t1及电压调整期间t2内包含单一正位准电压(例如5V)及单一负位准电压(例如-5V)，储存信号Vw包含正位准电压(例如5V)及负位准电压(例如-5V)，储存信号Vb包含低位准电压(例如0V)。然本发明并不以上述实施例为限，其仅用以例示性地说明本发明的实现方式之一，在不脱离本发明的精神的状况下，对上述实施例进行的修改或润饰依旧落入本发明的专利范围内。

图10是绘示依照本发明另一实施方式的一种像素电路的驱动方法1100流程图。如图所示，像素电路的驱动方法1100包含以下步骤：

步骤1110：由扫描线于数据写入期间提供高位准扫描信号；

步骤1120：由显示单元于数据写入期间根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元；

步骤1130：由控制信号线于电压调整期间提供高位准控制信号；以及

步骤1140：根据高位准控制信号以于电压调整期间将低位准信号写入显示单元，其中低位准信号的电压值相等于直流共用电极提供的共用电压的电压值。

为使本发明的像素电路的驱动方法1100易于理解，请一并参阅图1的像素电路100及图4A的相应操作波形。于步骤1110中，由扫描线于数据写入期间t1提供高位准扫描信号SRn。于步骤1120中，由显示单元110于数据写入期间t1根据高位准扫描信号SRn以将数据线所提供的数据电压Vdata写入记忆体单元130。于步骤1130中，由控制信号线于电压调整期间t2提供高位准控制信号OE。于步骤1140中，可通过电压调整单元120根据高位准控制信号OE以于电压调整期间t2将低位准信号写入显示单元110，其中低位准信号的电压值相等于直流共用电极提供的共用电压Vcom的电压值。

如上所述，本发明实施例的像素电路的驱动方法1100中采用的是直流共同电压，据此，本发明的像素电路的驱动方法1100不采用交流共同电压AC-Vcom技术，因而得以有效地解决采用交流共同电压AC-Vcom而产生耦合杂讯的问题，如此，触碰面板(Touch Panel,TP)的功能不会被影响。因此，采用本发明的像素电路的驱动方法1100的产品除可大幅降低耗电量外，更可搭配触碰面板以让使用者直觉式地进行操作，进而提升采用本发明的像素电路驱动方法1100的产品的实用性。

此外，请参阅图4A，虽然采用本发明的像素电路的驱动方法1100将使得显示单元110于数据写入期间t1根据电压差(亦即像素电压Vp)而短暂地显示白画面。然而，于电压调整期间t2，显示单元110的像素电压Vp已被调整为相等于共用电极提供的直流共用电压Vcom，因此，显示单元110的像素电极(图中未示)与共用电极之间不再有电压差，从而显示单元110仅会在数据写入期间t1短暂地显示白画面。上述数据写入期间t1的持续时间极短，而不会被使用者察觉，如此一来，采用本发明的像素电路的驱动方法1100当能进一步提升使用者的观感。

在另一实施例中，请参阅步骤1120，由控制信号线于电压调整期间提供高位准控制信号的步骤包含：由控制信号线于电压调整期间根据下一级扫描信号而提供高位准控制信号。请参阅图7及图9，于电压调整期间t2，可通过除频电路1200依据下一级扫描信号SR(n+1)输出高位准控制信号OE，以透过控制信号线LOE提供高位准控制信号OE予电压调整单元120。

于再一实施例中，像素电路的驱动方法1100还包含根据下一级扫描信号而提供准备信号；以及对准备信号及控制信号进行运算，以提供逻辑信号予控制信号线。请参阅图8及图9，于电压调整期间t2，可通过除频电路1200根据高位准的下一级扫描信号SR(n+1)而提供高位准的准备信号DSR予与门1300。随后，可通过与门1300对高位准的准备信号DSR及高位准的控制信号OE进行运算，而提供高位准的逻辑信号OEn予控制信号线LOE，借以控制电压调整单元120以将低位准信号Vb写入显示单元110，以使显示单元110的像素电极(图中未示)与共用电极之间不再有压差，而能避免显示单元110显示白画面。

于又一实施例中，像素电路的驱动方法1100还包含由像素电路于静态模式中根据记忆体单元内的数据电压以显示相应画面；控制信号线于正常显示模式提供低位准控制信号；以及对准备信号及低位准控制信号进行运算，以于正常显示模式提供低位准逻辑信号予控制信号线，借以透过控制信号线以关闭电压调整单元。请参阅图8及图9，像素电路100于静态模式期间M3中根据记忆体单元130内的数据电压以显示相应画面。控制信号线于正常显示模式期间M1提供低位准控制信号OE，随后，可通过与门1300对准备信号DSR及低位准控制信号OE进行运算，以于正常显示模式期间M1提供低位准逻辑信号OEn予控制信号线LOE，借以透过控制信号线LOE以关闭电压调整单元120。

如上所述的像素电路的驱动方法1100皆可由软件、硬件与/或固件来执行。举例来说，若以执行速度及精确性为首要考量，则基本上可选用硬件与/或固件为主；若以设计弹性为首要考量，则基本上可选用软件为主；或者，可同时采用软件、硬件及固件协同作业。应了解到，以上所举的这些例子并没有所谓孰优孰劣之分，亦并非用以限制本发明，熟习此项技艺者当视当时需要弹性设计。

再者，所属技术领域中具有通常知识者当可明白，像素电路的驱动方法1100中的各步骤依其执行的功能予以命名，仅是为了让本案的技术更加明显易懂，并非用以限定该等步骤。将各步骤予以整合成同一步骤或分拆成多个步骤，或者将任一步骤更换到另一步骤中执行，皆仍属于本发明的实施方式。

由上述本发明实施方式可知，应用本发明具有下列优点。本发明实施例通过提供一种显示装置、像素电路及像素电路驱动方法，借以解决像素记忆体(Memory In Pixel，MIP)技术采用交流共同电压AC-VCOM而产生耦合杂讯(coupling noise)的问题，以使采用MIP技术的产品于搭配触碰面板(Touch Panel,TP)时，不会有触控功能错误的状况发生。

此外，采用本发明实施例的显示装置、像素电路及像素电路驱动方法的产品除可大幅降低耗电量外，更可搭配触碰面板以让使用者直觉式地进行操作，进而提升采用本发明实施例的显示装置、像素电路及像素电路驱动方法的产品的实用性。

再者，本发明实施例的显示装置、像素电路及像素电路驱动方法可于电压调整期间，将低位准信号写入显示单元，使得像素电压为低位准电压。如此一来，由于共用电极提供的共用电压于电压调整期间亦为低位准电压，换言之，低位准信号的电压值相等于共用电极提供的共用电压的电压值，因此，显示单元的像素电极与共用电极之间不再有压差，而能避免显示单元显示白画面。

虽然上文实施方式中揭露了本发明的具体实施例，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不悖离本发明的原理与精神的情形下，当可对其进行各种更动与修饰，因此本发明的保护范围当以附随权利要求书所界定的范围为准。

Claims (13)

1.一种像素电路，其特征在于，包含：

一显示单元，耦接于一扫描线、一数据线与一直流共用电极；

一记忆体单元；以及

一电压调整单元，耦接于该显示单元及该记忆体单元之间，并耦接于一控制信号线及一储存信号线；

其中该扫描线于一数据写入期间提供一高位准扫描信号，该显示单元根据该高位准扫描信号以将该数据线所提供的一数据电压通过电压调整单元写入该记忆体单元；

其中该控制信号线及该储存信号线于一电压调整期间分别提供一高位准控制信号及一低位准储存信号，该电压调整单元根据该高位准控制信号以将该低位准储存信号写入该显示单元，其中该低位准储存信号的电压值相等于该直流共用电极提供的一共用电压的电压值。

2.根据权利要求1所述的像素电路，其特征在于，该电压调整单元包含：

一第一晶体管，包含一第一端、一控制端以及一第二端，其中该第一晶体管的该第一端耦接于该显示单元，该第一晶体管的该控制端耦接于该控制信号线，该第一晶体管的该第二端耦接于该储存信号线；

其中该第一晶体管于该电压调整期间根据该高位准控制信号而开启，以使该第一晶体管将该低位准储存信号写入该显示单元。

3.根据权利要求2所述的像素电路，其特征在于，该电压调整单元还包含：

一第二晶体管，包含一第一端、一控制端以及一第二端，其中该第二晶体管的该第一端耦接于该显示单元及该第一晶体管的该第一端，该第二晶体管的该控制端耦接于该扫描线，该第二晶体管的该第二端耦接于该记忆体单元；

其中该扫描线及该控制信号线于该数据写入期间分别提供该高位准扫描信号及一低位准控制信号，第二晶体管及该第一晶体管分别该根据该高位准扫描信号及该低位准控制信号而开启及关闭，以使该显示单元通过该第二晶体管将该数据线所提供的该数据电压写入该记忆体单元。

4.根据权利要求3所述的像素电路，其特征在于，该电压调整单元还包含：

一第三晶体管，包含一第一端、一控制端以及一第二端，其中该第三晶体管的该第一端耦接于该第二晶体管的该第二端，该第三晶体管的该控制端耦接于一启用信号线，该第三晶体管的该第二端耦接于该记忆体单元；

其中该启用信号线于该数据写入期间提供一高位准启动信号，该第三晶体管根据该高位准启动信号而开启，以使该显示单元通过该第二晶体管及该第三晶体管将该数据线所提供的该数据电压写入该记忆体单元。

5.根据权利要求3所述的像素电路，其特征在于，该显示单元元包含：

一第四晶体管，包含一第一端、一控制端及一第二端，其中该第四晶体管的该第一端耦接于该数据线，该第四晶体管的该控制端耦接于该扫描线，该第四晶体管的该第二端耦接于该第二晶体管的该第一端；

一第五晶体管，包含一第一端、一控制端及一第二端，其中该第五晶体管的该第一端耦接于该第四晶体管的该第二端，该第五晶体管的该控制端耦接于该控制信号线；

一储存电容，包含一第一端及一第二端，其中该储存电容的该第一端耦接于该第五晶体管的该第二端，该储存电容的该第二端用以耦接于该直流共用电极；以及

一液晶电容，包含一第一端及一第二端，其中该液晶电容的该第一端耦接于该第四晶体管的该第二端及该第五晶体管的该第一端，该液晶电容的该第二端用以耦接于该直流共用电极。

6.根据权利要求1至5任一项所述的像素电路，其特征在于，该像素电路依序操作于一正常显示模式、一缓冲模式及一静态模式，其中该像素电路于该静态模式中根据该记忆体单元内的该数据电压以显示相应画面，其中该缓冲模式包含该数据写入期间及该电压调整期间，该数据电压于该数据写入期间及该电压调整期间内包含单一正位准电压及单一负位准电压。

7.一显示装置，其特征在于，包含：

一显示面板，包含多个像素电路，其中所述像素电路的每一者包含：一显示单元，耦接于一扫描线、一数据线与一直流共用电极，其中该扫描线于一数据写入期间提供一高位准扫描信号；一记忆体单元，该显示单元根据该高位准扫描信号以将该数据线所提供的一数据电压写入该记忆体单元；以及一电压调整单元，耦接于该显示单元及该记忆体单元之间，并耦接于一控制信号线；以及

一除频电路，耦接于一下一级扫描线及该控制信号线，并根据该下一级扫描线所提供的一下一级扫描信号而提供一控制信号予该控制信号线，借以通过该控制信号线以控制该电压调整单元，其中该除频电路于一电压调整期间根据该下一级扫描信号而提供一高位准控制信号，借以控制该电压调整单元以将一低位准信号写入该显示单元，其中该低位准信号的电压值相等于该直流共用电极提供的一共用电压的电压值。

8.根据权利要求7所述的显示装置，其特征在于，还包含：

一与门，耦接于该除频电路与该控制信号线之间，并耦接于一启用信号线，其中该与门用以对该除频电路所提供的该控制信号及该启用信号线所提供的一启用信号进行运算，以提供一逻辑信号予该控制信号线，借以通过该控制信号线以控制该电压调整单元。

9.根据权利要求8所述的显示装置，其特征在于，该像素电路依序操作于一正常显示模式、一缓冲模式及一静态模式，该缓冲模式包含该数据写入期间及该电压调整期间，其中该像素电路于该静态模式中根据该记忆体单元内的该数据电压以显示相应画面，其中该启用信号线于该正常显示模式提供一低位准启用信号，该与门对该控制信号及该低位准启用信号进行运算，以提供一低位准逻辑信号予该控制信号线，借以通过该控制信号线以关闭该电压调整单元。

10.一种像素电路的驱动方法，其特征在于，该像素电路包含一显示单元、一记忆体单元以及一电压调整单元，该显示单元耦接于一扫描线、一数据线与一直流共用电极，电压调整单元耦接于该显示单元及该记忆体单元之间，并耦接于一控制信号线，其中该像素电路驱动方法包含：

由该扫描线于一数据写入期间提供一高位准扫描信号；

由该显示单元于该数据写入期间根据该高位准扫描信号以将该数据线所提供的一数据电压写入该记忆体单元；

由一控制信号线于一电压调整期间提供一高位准控制信号；以及

根据该高位准控制信号以于该电压调整期间将一低位准信号写入该显示单元，其中该低位准信号的电压值相等于该直流共用电极提供的一共用电压的电压值。

11.根据权利要求10所述的像素电路的驱动方法，其特征在于，由该控制信号线于该电压调整期间提供该高位准控制信号的步骤包含：

由该控制信号线于一电压调整期间根据一下一级扫描信号而提供该高位准控制信号。

12.根据权利要求10所述的像素电路的驱动方法，其特征在于，还包含：

根据一下一级扫描信号而提供一准备信号；以及

对该准备信号及该控制信号进行运算，以提供一逻辑信号予该控制信号线。

13.根据权利要求12所述的像素电路的驱动方法，其特征在于，该像素电路依序操作于一正常显示模式、一缓冲模式及一静态模式，该缓冲模式包含该数据写入期间及该电压调整期间，其中该像素电路驱动方法还包含：

由该像素电路于该静态模式中根据该记忆体单元内的该数据电压以显示相应画面；

该控制信号线于该正常显示模式提供一低位准控制信号；以及

对该准备信号及该低位准的控制信号进行运算，以于该正常显示模式提供一低位准逻辑信号予该控制信号线，借以通过该控制信号线以关闭一电压调整单元。