TW454338B - Ferroelectric non-volatile memory device - Google Patents

Description

454338 五、發明說明（1) 【發明領域】 本發明係有關於一種鐵電非揮發性的記憶體裝置，特別 係有關於一種鐵電非揮發性的記憶體裝置設有一鐵電電容 器連接至一MOS (Metai Oxide Semiconductor，金屬氧化 半導體）或 ΜI S ( M e t a 1 I n s u 1 a t 〇 r S e m i c ο n d u c t 〇 r，金屬 絕緣半導體）場效應電晶體。 【先前技術】

在一半導體及鐵電之間依其鐵電之極化方向加以相接， 一狀態為電子觸發該半導體表面，另一狀態為電洞被介 入，已有嘗試利用一鐵電於一M0S場效應電晶體之之柵絕 緣薄膜，以製造一非揮發性的記憶體裝置，其係於電源關 閉後仍能保持記憶體内容，並使該二狀態對應於Μ (Γ及 ” Γ ，然而，還沒有實際的裝置被應用，由於下列的原 因’以目前的結構很難製造該裝置。营一半導體及鐵電 互連接在一為T，一介面狀態會形成以g捉！于及售其 阻擅了一場效摩雷晶贈之漁極-没極（source-drain )典 必須經過_的路徑。 為解決此一問題，可採用一M _F IS (Μ :金屬或導體，F : 鐵電，I :絕緣體，S :半導體）結構及一MFMIS結構。在 該M F IS結構，一介電（介電體的）薄膜如一二氧化石夕 (Si02)薄膜，在一半導體插入一鐵電薄膜及一半導體基 板幾乎不會形成任何介面狀態，在該MFMIS結構，一傳導 層介於一鐵電薄膜及一介電薄膜之間，然而，若該串連結 構之鐵電及介電薄膜的使用如該場效應電晶體之柵絕緣膜

C:\Logo-5\Five Continents\PF1081.ptd 第5頁 5 4 3 3 8 五、發明說明（2) '—- 薄’新的問題將會產生：（1 )資料寫入電壓升高，（2 )資料 保_留時間縮短。其問題解釋如;。 在此以一範例之結構解釋該寫入電壓升高問題，在此例 中，該半導體基板由石夕所製成，該鐵電薄膜由绔鈦酸鹽部 (PZT : PbZivxTix〇3 )所製成，該介電薄膜由二氧化硬所 製成’該M F I S結構可採用如柵電極之結構，但此訂I $妹 構採用這些材料身原子.在ρ—ζ Τ薄膜及妙原子在二氧 化矽薄膜的袓一矣擴散，該二氧化矽之介電常數為3. 9，妙 ΡΖΪ之介電常數依锆及鈦之混合比例而定，其介^ 6 0 0之間，在此為敘述方便假設為3 9 0，大致而言，該二氧+、 化矽薄膜之厚度為PZT薄膜的1/10。 因為該電容器之電容量與介電常數成正比，與該薄膜成 反比’該鐵電電容器及該介電電容器之電容量的比例為 1 .1，‘ 一電谷益為串連連接且施以一電壓，該電壓 每一電容器之靜電比例成反比，該施以鐵電電容器之電; 為該介電電容器之1 /1 〇，即總電壓的1 / 1丨，假設一MFS結‘： 構之P Z T薄膜直接位於該S i基板加以形成，該薄膜之極化· 可被逆差至5V，一MFMIS結構形成相同薄膜之厚度，其需 要5,5又之高電壓加以極化。 、 請參照第9A及9B圖之縮短資料之保留時間，該MFMIS結 、一 構之等效電路如第9 A圖所示，在第9 A圖中，請參照標號cF 為一鐵電電容器；（^為一介電電容器，在此例中，其整個 半導體保持於接地電位而不考慮該半導體之電容量的消 耗。

454338

若一電壓V施於一上電極，電壓vF及1施於該二 。。 該VF及¥丨滿足 免谷益

Wv …⑴ 令土 Q為鐵電電容器之上及下電極的電荷量，如 所示’在一介質部分之淨電荷位於該二電容0 A圖 條件下’該電荷量± Q亦出現在介電電容器之電極、、 該介電電容器具有Qzqv!的關係，將α)之方程式，因為 ‘τ · 、1'入產 Q = C! ( V-VF ) …（2) 鐵電電容器Q及VF之間的關係展現了遲滯現象，如第X, 圊所示’將方程式（2)繪於第9B圖可獲得一直線，在直 線上有一交叉點代表一電壓施於鐵電及在電容器電極之電 荷量，請參照第9B圖所示，當施以一大的電壓後，電壓維 持在V ’其中以一點A代表Q及VF ’當一大的電壓停止供應’ 後’電壓維持在V，以一點B代表Q及VF。 若在施以一大的電壓後，電壓回歸至〇，鐵電電容器之^^ 及VF改變為一點C如第9B圖所示，其極化方向及電場方向 為相反的，換句話說，在施以一正電壓至具有MF IS或 M F ΜI S柵結構之場效應電晶體之柵電極將資料寫入後，若 將柵電壓歸0以保留資料，在相對該極化方向施於該鐵電 .一...露〕i，誶保留極化在一很短的時間内消失。特別在串連 -置入（series-inserted)介電電容器之電容量很小時， 一' '反向電場的大小隨之接近該鐵電之高壓電場（極化重設 為0所需之電場），該極化保留時間變得很短。

C:\Logo-5\Five Continents\PF1081.ptd 第7頁 ^8454338 、發明說明（4) 該短暫的保留時間不僅在町丨s &MFM丨s結構中不被忽 略，並且在MFS結構亦然。即使在一鐵電薄膜及一半導體 =膜之間形成具有.低陷解狀ϋ密度之界面，'一場效應電晶 體具有一精密的MFS柵電極結構，該鐵電電容器及一保留 層的電容量於半導體表面形成一串連電容器，並具有如第 9Β圖幾乎相同的問題。 ’、 由於此一原因，一傳統非揮發性的記憶裝置利用一鐵電 做為一MOS場效應電晶體之柵絕緣薄膜必須採用MF〖s或 MFMIS結構，以在該半導體基板及該鐵電薄膜之間不會形 成介面狀癌、，然而，這種型態的結構增加j料寫入之電 壓及縮短資料的保留時間。 ”’ 【發明概要】 本發明目為提供一鐵電非揮發性的記憶體裝置， 鐵電電容器於一記憶單元結構，能夠降低資赳窵厶之 並延長資料的保留時間。 % 根棣本發明目為提供--鐵電非揮發性的記憶體 冬 包括一MOS或MIS單元電晶體，及二鐵電電容器至該〉其、' 之柵電極且具有相同的保_化，其•中以在相對阳體 之柵電極的另一方向，利用極化該電容器t鐵電舊=晶體 儲存資料，及一選擇器電晶體形成於—電容器之二皞加以 根據本發明目為提供一鐵電非揮發性的記憶體J。 包括一MOS或1IS單元電晶j，二鐵電電 二’足 一端點連接至該單元電晶體之柵電極，且該二鐵;個設有 具有相同的保留極化’厂遷體..連

454338五、發明說明（5)

wh =其令以存一^於單元電晶體之 柵電極的 存資料。 本發明包含以下排列分佈特徵： -電容器設有—端點連接至單元 —端點經由一位元線連 ，之柵電極，另 容器設有-端點連接；= 晶體’另-電 -字線。 ◎選擇器電晶體之柵電極連接至 (2)分佈⑴中，該單元電晶體連線。（S〇UrCe) C 3 )在排列分佈〇 )中， 為接地，其汲極N 電日日體之源極（source ) 其/及極（drain )連接至位元線。 志Ϊ本發明，一鐵電電容器加逆形 ^ f —If極化〇 鐵電薄膜之保留產化所產生的電荷不會兔轉於單元電晶盤之丰導體通 逼录面。 -I： 在此例子，因為電壓直槔典力丄乾，兹^^資料 气t屋a^L降.低，由於該二鐵電電容器之内部電場為〇而 忽略資料是否維持於"（Γ或"丨"狀態，該資料保留時間可被 延長，即利用鐵電電容器在一記憶體單元結構，該寫入資 料電摩JL被.隆，篇—1料保留.亭册長。

C

修正 --- 和年〆月/；>日修 .if.

454338 案號 891085% 五 、發明說明(6) —1 此外’由於§玄選擇為電晶體相對於單元電晶體連接至 鐵電電容器之另一側，可防止未使用單元被寫入電壓: 變。 吓办 【圖式說明】 為了讓本發明之上述和其他目的、特徵、和優點处 顯特徵’下文特舉本發明較佳實施例，並配合所附明 作詳細說明如下。 圃武’ 第1A及1 B圖：本發明鐵電非揮發性的記憶體裝置 別為等效之電路圖； & ’其分 第2A圖：本發明利用一MOSFET之記憶體操作分 路配置圖； f 5之電 第2 B圖：施一讀取電壓之没極電流變化圖. 第3A及3B圖：本發明較佳實施例鐵電非；發 裝置之等效電路圖； 的5& 體 第4A及4B圖··第3A及3B圖之記憶單元連接至—抑_ BL、字線WL及一屏極線PL之狀態電路圖. 早元線 第5A至5D圖：第4A及4B圖之單元電晶體 接至數條線之電路圖； 平70結構連 第6圖：第5D圖電路所配置基本妗 楚7 A 2? 7 η ® ·α 、、'口構之剖視圖； 第7Α至7D圖.在無共同接地點存在 第8Α至8D圖··第7Α至7D圖之電趾~ _乾例之電路圖； 及 置之正視圖； 第9A及9B圖：習用鐵電非揮發性 圖。 體裝置之電路

454338 五、發明說明（7) 【發明說明】 請參照第1 A及1 B圖本發明較佳實施例鐵電非揮發性的記 憶體裝置所示。 如第1 A及1 B圖所示為鐵電非揮發性的記憶體裝置為一記 憶單元結構之等效電路，該二鐵電電容器CA&CB《—端設 有相同保留極化（remanent polarization)連接至一電 晶體之一柵（M0SFET，金屬氧化物半導體場效應電晶體.）

Tr，其具有一金屬氧化物半導體（M0S)之結構，該電容 器(^之另一端連接至一端點a，電容器(^之另一端速接至一 端點B ’該電晶體Tr及該電容器CA &CB組成一記憶體單元，〇 該電容器CA及(：8之鐵電薄膜由PZT所製成，且具有相同之面 積及薄膜厚度。

本記憶單元結構可利用於一類比記憶裝置，然而’為了 描述方便’其操作將利用一數位記憶裝置進行描述。雖 繚示’記憶體單元係以矩陣方式排列以形成記憶體陣列 在本結構之記憶體單元寫入資料"〇 "或11 1 "，該端點B為 接地’及一正或負電壓施於端點A，當由於電晶體Tr之大 拇電容量影響，位於半導體一侧之電位不可忽略時，i /2 之電壓施於端點A以在二串聯非鐵電電容器之間設定半導

體之電位成一浮動狀態，或一中間電位。 六^該描述中’ 1”之狀態為正電壓施於端點a ’使鐵電電 容器5，極化产下，鐵電電容器q之極化向上如第1/1圖所 不，〇之狀態為負電壓施於端點A，使鐵電電容器Ca之極 化向上，鐵電電容器匕之極化向下如第16圖所示。

454338 五、發明說明（8) 當"0 "或π Γ寫入後端點A之電壓重設為零’因為該二鐵 電電容器CA及(：0具有相同的保留極化’因此沒有電荷觸發 電晶體ΤΓ之栅電極及半導體表面之通道區域。於是，\^由 方程式qg=cgvg (qg :柵電極之電荷，cG :柵電容量，VG : 柵電位）.的關係保持於0V。因此，無論資料之狀態是否為 "〇"或"1π ’該二鐵電電容器CA及4之内電場為0。該資料保 存時間如同一般單一電晶體/單一電容器鐵電記憶單元， 其具有類似於dram之結構，因為電壓直接施於鐵電電容 器’該寫入電壓甚至低於鐵電薄膜之相對高介電常數。 在讀取寫入記憶單元之資料時，端點A為開路，半導體 基板為接地，將一正電壓施於端點B，如在此例之第丨八圖 所示，當寫入資料為"1"時，鐵電電容器Cb之極化有很大 的改變，柵電極之電荷qg自〇改變◊若p為鐵電薄膜上正^ 壓之極化量，QG= (Pr + p)S (S :鐵電電容器之面積，^ 鐵電薄膜之保留極化）’ P = - Pr施以一正電壓前，在給予 以足舜的正電壓後變為胙ps (ps :飽和極化），電荷產 生於接近半導體之表面，適當的選擇電晶體Tr之臨界電 壓’其源極-没極（source-drain )路徑以一逆向電子流 動為電流。 當寫入資料為"〇"時，鐵電薄膜沒有反向極化的產生， 甚至施以-足夠大的正電壓，僅（Ps〜Pr)s之電魏於柵 電極產生。由於一般ps及己之間的差很小，幾乎沒有負電 荷進入該半導體表面。在此例中’該電晶體I之源極_、汲 極路徑沒有任何電流流動。

^^>4338 五、發明說明（9) 因此，施以一脈衝電壓至端點B加以讀取資料並同時測 量MOSFET之汲極電流’在讀取時，該讀取電壓升高且流經 MOSFET之柵絕緣薄膜。然而，該讀取電壓並不需要持續直 到P = PS以寫入資料"Γ1 ，甚至運MQG = PrS設定p = 0即可完成 讀取操作。 在s買取後’端點A及B重設至〇v，對寫入資料為而 言’其狀遽將回至讀取之前’維持qg = 〇。對寫入資料為 1 1"而言，當讀取電壓重設至〇時，該極化不會完美的回到 原始狀態’為此原因，在於讀取資料為一適當頻率之.前提 下，資料n 1"被重寫。 在此結構下，端點B為接地，一正或負電壓施於端點A， 鐵電電容器CA及心之鐵電薄膜以相對柵電極之相反方向極 化，資料可依照該鐵電薄膜之極化方向及保留極化加以儲 存，沒有由鐵電薄膜之極化而起通道區域上產生電荷， 此該二鐵電電容器cA及CB之内部電場為〇不論資料是否維键 於”(Γ或"Γ之狀態，資料保留時間得以延長，甴於電壓直. 接施於鐵電薄膜’該資料之寫入電壓得以減小。

利用一電路模擬器SPICE分析此電晶體結構之特性結 果，第2A圖料為利用操作分析之電路，第2B圖所示為汲 極電流呈現在讀取脈衝施加之改變D Ο 當開關SWO、SWUSW2分別為關、開及關，一正或負電 壓施以儲存資料"0”或”'開關·、sw;及SW2 1久/則’因而維持記憶麗狀態，開關㈣、SW1 謂2为別為開、關及關，一電壓施於端點⑽以讀取資

C;\Logo-5\Five Continents\PF108Lptd 第13頁

454338 五、發明說明（ίο) 料’请參照弟2 A及2 B圖所不，資料"〇"或” 1，’可經由量測 淡極電流加以讀取。 本發明之實施例將配合圖示詳述如下。本實施例於第1 A 及1B圖之結構中增加一選擇器電晶體設有一姑osfet，以便 在寫入電壓不影響一非選擇單元。 將MOSFET為一開關以供選擇寫入動作，該jj〇sFET連接至 在第1A及1B圖上端點A (或端點B )的部分（第3A圖），或 於柵及一電容器之間之一部分（第3B圖），換句話說，在 第3A圖之結構所示，單元電晶體Q1之柵連接於電容器(^及 CB之節點’且CA及CB加以串連。一選擇器電晶體Q2連接於 一電容器CB及一端點b之間’該端點a、b及c連接一驅動器 DR ’此結構如第3B圖所示，一選擇器電晶體Q2設於單元電 晶體Q1之柵及電容器CB之間。 無論選擇器電晶體是否連接於第3 A圖或第3B圖之兩個& 置’當該單元不被選擇時’同樣能夠使選擇器電晶體保 關閉效應。在製造期間，第3 A圖之結構為較佳，因為二電 容器可直接形成於單元電晶體之浮動柵電極，此實施例將 探討第3 A圖之結構做為單位單元處理之排列結構。 根據第3 A圖之結構所示’在寫入時，一電壓施於端點◦ 開啟/關閉選擇器電晶體Q2以控制顯示於端點§及&之間的 一電壓是否施加於鐵電電容器CA及心。於是，在端點§、b 及g之電壓相對於周圍電路必須獨立控制，建構此記憶f 元排列需至少三控制線§1、kl及C。若線V及c相互平 行’單元間以類似的方式連接’同時不做為選擇器開關的

C:\Logo-5\Five Continents\PF1081.ptd 第14頁 ^54338 五、發明說明（11) 角色，因此，線及£1必須相互交錯’該三條線的設置如 第4Α或4Β圖所示，根據習知技術’線§_!、及C分別參考 為屏極線（plate line，PL)、位元線（bit line，BL) 及字線（word line，WL)。 請參照第4 A圖所示，電容器CA之一端連接至單元電晶體 Q1之柵電極，及其另一端連接至屏極線PL，電晶體CB之一 端連接至單元電晶體Q1之柵電極’及其另一端經由選擇器 電晶體Q2連接至位元線BL，該選擇器電晶體Q2之柵電極連 接至字線WL，請參照第4B圖所示，除了屏極線PL平行於字 線WL外，其餘連接方式相同。 h

讀取過程將敘述如下。在讀取時，一電容器之一端為開 路’其它電容器之極化為反向，同時一電流流經d-e路徑 被偵測’一新的電流偵測線被安排設置，其不適合為非高 單元密度排列，因此，端點d連接至字線WL、單元線BL 在’如一SOI (Si firm on an insulator)基板將在最後 加以敘述。 當極化反轉經過該屏極線PL沒有介質的選擇器電晶體Q2 做為單元選擇時，線連接至端點4必須跨過屏極線PL，在 ，, 另一方面’當極化反向經過位元線BL時，屏極線pl必須為、 開路’所以端點4不能連接至屏極線pL，因此，可應用連 接方法限制為四種如第5 至5 D圖所示。 請參照第5A圖所示，除了第4A圖之結構外，單元電晶體 Q1之源極為接地，其汲極連接至字線WL，請參照第5B圖所

454338 五、發明說明（12) 示，除了第4B圖之結構外，單元電晶體Q1之源極為接地， 其没極連接至位元線BL，請參照第5C圖所示，除了第4A圖 的結構外’單元電晶體!^之源極為接地，其汲極連接至單 元線BL ’請參照第5D圖所示，除了第4B圖的結構外，單元 電晶體Q1之源極為接地，其汲極連接至字線WL。 一單元電晶體Q1結構之源極為接地，其汲極連接至字線 WL ’如第5D圖之配接線，其為如第6圖所示之裝置結構之 侧視圖，一η-通道MOS電晶體（單元電晶體）Q1由η-型擴 散區域62及一栅電極63所組成，及一η-通道MOS電晶體 C選擇器電晶體）Q2由η-型擴散區域64及一栅電極65所組 成，該η-通道MOS電晶體形成於一ρ-型矽基板61以便被設 置為相互相鄰。電容器電極67及68經由一鐵電薄膜66形成 於單7L電晶體Q1之柵電極63，因而構成該二鐵電電晶體Ca

及CB。 若沒有共同接地點存在，如一 s〇I基板，可將一線接 加以讀取。連接方法如第以至7])圖所示，利用一鄰接單元 的線加以實際排列。 請參照第7A圖所示，不同於第5A圖所示，單元電晶體Q1 之源極並未接地，但連接至一鄰接單元之位元線BL2，該 鄰接單兀與一位元線BL i平行且連接至選擇器電容器Q2, 請參照第7B圖所示，不同於第5Bi，單元電晶錄之源極 未接地:但連接至字線WL。請參照第几圖所示，不同於第 2圖够單兀電日_曰體91之源極未接地，但連接至字線乳。請 參照㈣圖所示’ +同於㈣圖’單元電晶體以源極未

454338 五、發明說明（13) 接地’但連接至鄰接單元之位元線BL2，位元線BL2平行位 元線BL1而該位元線BL1連接至選擇器電晶體Q2。 凊參照第8A至8D圖本實施例之單元排列。第8A至㈣圖分 別對應於第7A至7D圖。如同第8A至8D圊所示，第7A至7D圖 之電路佈局不需要更改就引至在一基板上。 清參照第1圖所示之單元結構之外，本發明較實施例， 選擇器電晶體Q2連接至相對於單元電晶體，即位於鐵電電 容器CB及位元線BL之間之鐵電電容器Cb之端點，結果，該 實料保留時間可被延長，且資料寫入電壓能被減小，再 者’可防止未使用單元被寫入電壓所影響，所以記憶體之" "^靠度能被提升。 本發明並不限於上述實施例，本實施例利用pZT如鐵電 電容器之鐵電材料，但本發明不限於此ΡΖ1Γ鐵電材料，任 何鐵電材料皆可加以利用，二鐵電電容器連接至M〇S電 體之柵電極，其具有不同鐵電薄膜之厚度，但其材料必 相同及其面積必須相等。 %效應電晶體不限於JJOS電晶體，其利用一柵絕緣薄膜 代替一栅氧化薄膜而為一MIS電晶體。再者，矽板片不限 於一npn板片，亦可為一p_通道電晶體。 根據如上所述之本發明，一記憶體單元結構由連接二鐵 電電谷器所構成，該二鐵電電容器於MOS柵電極或mis場效 應電晶體設有幾乎相同的保留極化，經由相對電晶體之柵 電極的另一方向極化電容器之鐵電薄膜加以儲存資料，由 於電壓直接施於鐵電薄膜，該資料寫入電壓能夠減少，同

C:\Logo5\Five Continents\PFl〇81*ptd

454338 五、發明說明（Ϊ4) =鐵電相之極化在電晶體 電荷產生，由於該二鐵電電容 導體表面引起 保持穩態為〇，資料保留時間° °場在儲存資科後 此外，因為該選擇器電晶體；單元電日體連接至 使用單元被寫入電壓所影響。 定=已以前述較佳實施例揭示，然其並非用以限 二任何熟習此技藝者，在不脫離本發明之精神和 in杳、&备可作各種之更動與修改，因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。 編 C:\Logo-5\Five Continents\PF1081.ptd 第18頁

Claims (1)

1. 454338 六、申請專利範圍 1、一種鐵電非揮發性的記憶體装置’其包含： 一MOS或MIS單元電晶體，其設有一柵電極； 二鐵電電晶體，其連接至該單元電晶體之柵電極並具 有相同的保留極化；及 一選擇器電晶體，其連接至該二電晶體之一； 其中資料儲存由在該單元電晶體之柵電極之相反方向 上將該電容器之鐵電薄膜加以極化。 依申請專利範圍第1項所述之鐵電非揮發性的記憶體 裝置，其中之一電容器設有一端點連接至該單元電晶 體之柵電極，及其另一端點經由該選擇性電晶體連接 至一位元線，另一電晶體設有一端點連接至該單元電 晶體之柵電極，及其另一端點連接至一屏極線，及該

   選擇性電晶體之栅電極連接至一字線。 一種鐵電非揮發性的記憶體裝置，其包含： 1 題 —單元電晶體’其由具有一栅電極並由場效應電晶體 所組成； 二鐵電電容器，其相互串 柵電極並具有相同的保留 一選擇器電晶體，其連接 一驅動斋’其在該單元電 極化該電晶體之鐵電薄膜 4、依申請專利範圍第3項所 裝置，其中在寫入資料時 加一電壓至該選擇器電晶 聯且連接至該單元電晶體之 極化； 至該二電晶體之一；及 晶體之柵電極之相反方向上 加以儲存資。 述之鐵電非揮發性的記憶體 ’為了開啟選擇器電晶體施 體至栅電極’經由該選擇器

   4 54 3 3 8 六、申請專利範圍 電晶體及該驅動器產生一電壓在對應於該電容器之資 料加以極化。 5、 依申請專利範圍第4項所述之鐵電非揮發性的記憶體 裝置’其中在讀取資料時，為了讀取對應於該電容器 之一極化方向之資料，該驅動器經由該選擇器電晶體 施以一脈衝電壓至每一電容器之一端。 6、 依申請專利範圍第3項所述之鐵電非揮發性的記憶體 裝置’其中該選擇器電晶體連接於該其中之一電容器 之一端及該單元電晶體之栅電極。 7、 依申請專利範圍第3項所述之鐵電非揮發性的記憶體q 裝置’其中該選擇器電晶體連接至其中之一電容器之 一端及一伺服端。

   依申請專利範圍第3項所述之鐵電非揮發性的記憶 裝置’其中該記憶裝置另包括一屏極線、一位元線 一字線，該電容器包含第一及第二電容器，該第一 容器設有一端點連接至該單元電容器之柵電極及其另 一端點連接至該屏極線，該第二電容器設有一端點連

   接至該单元電晶體之撕電極及其另一端點經由該選擇 器電晶體連接至該位元線，及該選擇器電晶體之柵電 極連接至該字線。 9、依申請專利範圍第8項所述之鐵電非揮發性的記憶體 裝置，其中該位元線及該屏極線為相互平行且跨越該 字線。 1 〇、依申請專利範圍第9項所述之鐵電非揮發性的記憶體

   C:\Logo-5\Five Continents\PF1081,ptd 第21頁 454338 六、申請專利範圍 11 12 13 14 15 裝 及 依 裝 及 依 裝 至 連 依 裝 至 線 依 裝 元 依 裝 置，其 一汲極 申請專 置，其 申請專 置，其 相鄰該 接至該 申請專 置，其 連接至 申請專 置，其 線。 申請專 中該單元電晶體設有一接地源極（source ) (drain )連接裘該字線。 利範圍第9項所述之鐵電非揮發性的記憶體 中該單元電晶體設有—接地源極（source) (drain)連接至該位元線。 利範圍第9項所述之鐵電非揮發性的記憶體 中該單元電晶體設有一源極（source )連接 位元線之另一位元線，及一汲極（drai η ) 字線。 利範圍第9項所述之鐵電非揮發性的記憶體G) 中該單元電晶體設有一源極（source )連接 該字線，及一汲極（dr a i η )連接至該位元 利範圍第8項所述之鐵電非揮發性的記憶 中該字線及該屏極線為相互平行且跨越該位

   16 17 利範圍第1 4項所述之鐵電非揮發性的記憶體 置，其中該單元電晶體設有一接地源極（source) ，及一 ί及極（drain)連接至該字線。 依申請專利範圍第1 4項所述之鐵電非揮發性的記憶 體裝置，其中該單元電晶體設有一接地源極（source )，及一没極（drain)連接至該字線。 依申請專利範圍第1 4項所述之鐵電非揮發性的記憶體 裝置，其中該單元電晶體設有一源極（source )連接

   C:\Logo-5\Five C〇ntinents\PF1081.ptd 第22頁 45433 θ

   至=字線，及一汲極連接至該位元線。 六、申請專利範圍 18 η:範圍第“項所述之鐵電非揮發性的記憶體 單元電晶體設有-源極（―）連接 =接該位元線之另一位元線，及一汲極（drain) 連接至該字線。 1 9、一種鐵電非揮發性的記憶體裝置，其包含： 一單元電晶體，其由一η-通道M〇s電晶體所組成，該 MOS電晶體設有一p_型矽基板，一對第一n_型擴散區 形成於該P-型矽基板，一柵電極設有一絕緣介質層置 於該P-型石夕基板介於該第一卜型擴散區之間； 一選擇器電晶體’其鄰接於該單元電晶體並由一n_通 道MOS電晶體加以組成，該n-通道M〇s電晶體設有一對 第二η-型擴散區形成於該p_型基板，及一第二柵電極 設有一絕緣介質層置覆於該p-型矽基板介於該第二^ 型擴散區之間；及 _ 二電容器，其由鐵電薄膜形成於該單元電晶體之柵電 極’及二鐵電薄膜之電容器電極形成於該鐵電薄膜； 其中該電容器之一連接於該選擇器電晶體之第二n-型 擴散區域。 2 0、依申請專利範圍第1 9項所述之鐵電非揮發性的記憶體 裝置，其中該記憶體裝置另包括一屏極線連接至另一 電容器之電容器電極，一字線連接至該選擇器電容器 之第二柵電極，及一位元線連接至該選擇器電晶體之 第'一 型擴散區域，及該早元電晶體之第·一 η-型擴散

   C:\Logo-5\Five Continents\PF108i.ptd

   454338 六'申請專利範圍 區域分別接地及連接至該字線。 2 1、依申請專利範圍第1 9項所述之鐵電非揮發性的記憶體 裝置’另包括·一驅動Is在該早元電晶體之撕電極的相 反方向上極化該電容器之鐵電薄膜以儲存資料。 22、依申請專利範圍第2 1項所述之鐵電非揮發性的記憶體 裝置，其中該驅動器包括一驅動單元，在寫入資料時 ，為了開啟選擇器電晶體，該驅動單元經由該選擇器 電晶體施加一電壓至該選擇器電晶體之柵電極以極化 在該電容器之相對的資料，在讀取資料時，為了讀取 對應於該電容器之一極化方向之資料，該驅動器經由 7 該選擇器電晶體施以一脈衝電壓至每一電容器之一端

   C:\Logo-5\Five Continents\PF1081.ptd 第24頁