TW447127B - Substrate and production method thereof - Google Patents

Substrate and production method thereof Download PDF

Info

Publication number
TW447127B
TW447127B TW087104399A TW87104399A TW447127B TW 447127 B TW447127 B TW 447127B TW 087104399 A TW087104399 A TW 087104399A TW 87104399 A TW87104399 A TW 87104399A TW 447127 B TW447127 B TW 447127B
Authority
TW
Taiwan
Prior art keywords
layer
porous
substrate
manufacturing
patent application
Prior art date
Application number
TW087104399A
Other languages
English (en)
Inventor
Kiyofumi Sakaguchi
Nobuhiko Sato
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW447127B publication Critical patent/TW447127B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Description

447 12 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明Ο ) 發明背景 發明領域 本發明相關於半導體基體的製造方法,尤其相關於可 用於在介電分離層或絕緣體上的單晶半導體層中或是在 s i基體上的單晶化合物半導體中形成電子裝置或積體電 路的半導體基體的製造方法。 相關的背景技術 在絕緣體上形成單晶S i (矽)半導體層一般稱爲絕 緣體上半導體(SO I )技術,且已有各種不同的硏究, 因爲利用S 0 I技術的裝置具有用於一般S i積體電路的 製備的大塊S i基體所不能達到的各種不同的優點。更明 確地說,使用S 0 I技術提供以下各種不同的優點: 1.容易實施介電分離以達成較高的積體程度; 2 .抗輻射性優異; 3. 可減小雜散電容量以達成較高的速率; 4. 可省略阱形成步驟: 5 .可防止閉鎖,及 6.可藉著薄膜的形成製造完全耗盡場效電晶體。 這些特徵的細節可見在Ιοιαπ^Ι of Crystal Growth,
Vol. 63,No. 3,第 429 — 590 頁(1983)中由 G.W. Cullen編輯的「非單晶絕緣體上的單晶矽(Singlecrystal silicon on non-single-crystal insulators)」 特 別報導 (請先閲讀背面之;£.意事項再填窝本頁) '裝----I I--訂 -------- 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) -4- 447127 A7 B7 五、發明說明(2 ) 並且’近年來,對SO ί基體有許多的報告發表,用 來在MO s F Ε Τ實現較高的速率及較低的功率消耗( 1994年的IEEE SOI會議)。並且,使用 I基體容許縮短裝置處理步驟,因爲與在大塊s i晶 圓上形成裝置的情況相比,在裝置下方存在有絕緣層而簡 化了裝置絕緣過程。因此,與形成在大塊S i上的 MO S F E T或I C相比,預期有晶圓成本及處理成本的 降低,且有較高的性能。 特別是|預期完全耗盡型MO S F E T可藉著驅動功 率的改進而達成較高的速率及較低的功率消耗。 MOSFET的臨限電壓(V + h)—般由通道部份的雜 質濃度決定,而在利用S 0 I結構的完全耗盡型 MOSFET的情況中,耗盡層的厚度也受SO I的膜厚 度的影響。因此,爲了以高產率製造大面積的積體電路, 一向強烈地想要使S 0 I膜厚度均勻。 並且,形成在化合物半導體上的裝置具有優異的特徵 ,例如高速或發射光,在矽基體上無法達成這些特徵。目 前,此種裝置大多藉著磊晶生長而形成在例如G a A s或 類似者的化合物半導體基體上。但是,化合物半導體基體 有缺點,例如昂貴,低機械強度’及難以製備大面積的晶 圓等。 鑑於此種情況,曾嘗試在便宜’機械強度強,及易於 製備成具有大面積的矽晶圓上異質磊晶生長化合物半導體 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -5- (請先閱讀背面之注意事項再填寫本頁) I I i I ·!ιιιί-- 經濟部智慧財產局員工消費合作社印製 447 12 7 A7 ----- B7 五、發明說明(3 ) 對於形成S ◦ I基體的硏究從1 9 7 0年代開始就很 活躍。在開始階段,曾硏究在絕緣藍寶石基體上異質磊晶 生長單晶矽的方法(s〇S _:藍寶石上矽)’,以及藉著利 用多孔S i的氧化的介電分離來形成s〇 I結構的方法( FIPOS:藉著多孔氧化矽的完全隔離)。 F I POS方法包含藉著質子植入(imai等人在 1 9 8 3 年的:L Crystal Growth, Vol. 63 第 5 4 7 頁的報 告)或藉著磊晶生長及定圖型在P型單晶S i基體的表面 上形成N型S i層的島,然後藉著在HF溶液中的陽極化 使只有P型S i基體成多孔狀而從表面側環繞S i島,並 且藉著加速氧化達成N型S i島的介電隔離。 氧離子植入法稱爲S IMOX法,由K. Izumi首先提 出。在氧離子以1 〇17到1 〇18/cm2 (平方公分)的 濃度被植入S i晶圓內之後,晶圓在氬/氧氣氛中於大約 1 3 2 0 °C的高溫退火,因而使植入的氧離子於相應於離 子植入的投射行程(R p〕的深度附近與S i原子結合而形 成矽氧化物膜。在此操作中,存在於氧化的矽層上且藉著 氧離子植入而成多孔狀的S i層重新結晶而形成單晶矽層 。表面S ί層中的缺陷數目原先高達1 〇5/cm2,但是 藉著維持植入的氧離子量於大約4 X 1 0 17/c m2而被 減小至大約1 0 2 / c m 2。但是,因爲爲了維持想要的 S i氧化物層的膜品質及想要的表面S i層的結晶性而將 植入能量及植入量限制於窄小的範圍,所以表面S i層及 內埋的S i氧化物(BOX :內埋氧化物)層的厚度一向 本紙張尺度適用辛國國家標準(CNS)A4規格(210 X 297公釐) -6 - (請先閱讀背面之注意事項再填寫本頁)
- II I I 1 訂-I I I I 經濟部智慧財產局員工消費合作社印製 4 4712 A7 B? 五、發明說明(4 ) 受限置於特定的値。因此,爲獲得具有想要的膜厚度的表 面S i層,向來必須犧牲氧化或磊晶生長。在此種情況中 ,有膜厚度的均勻性不可避免地退化的問題,因爲由於此 種過程所造成的膜厚度的均勻性的退化加至原始的膜厚度 分佈。 也曾有報告指出BOX層含有S i氧化物有缺陷地形 成的區域,稱爲「管(pipe )」。造成此種有缺陷地形成 的原因之一爲於植入時的外來物質,例如灰塵》在此種管 的部份中,在主動層與支撐基體之間產生漏洩而使裝置特 性退化。 以與一般的半導體製程相比較大的植入量的 S I MO X法的離子植入需要長的植入時間,甚至是使用 專門爲此目的開發的設備。因爲離子植入是藉著以具有預 定電流的離子束掃描或是藉著膨脹離子束來實施,所以可 預期隨著晶圓面積的增加需要更長的時間。並且,可預期 具有大面積的晶圓的熱處理變得較困難,因爲產生由於晶 圓內的溫度分佈所造成的例如滑移等問題。因爲 S IMOX法需要有在S i半導體製程中不常採用的於 1 3 0 0 °C或更高溫度的熱處理,所以待解決的問題可能 會增加,例如設備開發,金屬污染,及滑移。 除了上述的傳統S 0 I形成方法之外,最近提出藉著 熱處理或以黏著劑將單晶S i基體結合於另一熱氧化的單 晶S i基體以獲得S 0 I結構的方法。在此方法中,用於 裝置形成的主動層必須形成爲均勻的薄膜。換句話說,具 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (锖先閱讀背面之生意事項再填寫本頁) 裝-------—訂-111 ο 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 447127 A7 _B7__ 五、發明說明(5 ) 有數百微米的厚度的單晶S i基體必須形成爲1微米等級 或更小的薄膜。此薄膜的彤成是藉著如下所述的三種方法 實施: 1 .藉著拋光的薄膜形成法; 2 ·藉著局部電漿蝕刻的薄膜形成法; 2 .藉著選擇性蝕刻的薄膜形成法。 以上述的方法1,難以藉著拋光提供均勻的薄膜。特 別是在形成具有次微米厚度的薄膜的情況中,厚度的變動 高達數十百分比,因而使均勻薄膜的形成成爲大問題。此 形成薄膜的難題隨著晶圓直徑的增加變得更嚴重。 在上述的方法2中,在藉著方法1的硏磨而形成大約 1到3 (微米)的薄膜之後,於整個表面上的許多點 測量厚度分佈,然後在以例如S F 6的直徑數m m (毫米) 的電漿束的掃描下實施電漿蝕刻,以根據測量的分佈校正 厚度分佈,因而形成具有想要的厚度的薄膜。曾有報告指 出此方法已達成大約± 1 0 nm (毫微米)的膜厚度分佈 。但是,如果在電漿蝕刻期間在基體上有粒子存在’則此 粒子作用成爲蝕刻掩模,因而在基體上形成凸出部。 並且,因爲電漿蝕刻後的表面很粗,所以電漿蝕刻後 必須有接觸拋光的操作,但是被指出有控制最終膜厚度的 困難以及膜厚度分佈由於拋光操作而退化’因爲拋光量是 由拋光時間控制。另外,因爲例如膠態矽石的拋光材料在 拋光操作中與主動層的表面直接接觸,所以可能由於拋光 操作而形成破碎層及產生加工應變。另外,隨著晶圓面積 ------------(.裝 --------訂---------ο (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -8 - 447127 A7 Μι B7 五、發明說明(ί> ) 變大’電漿蝕刻時間隨晶圓面積的增加成比例增加,因而 可能導致物料通過量的大幅減小·> .上述的方法3包含預先提供要形成爲可被選擇性蝕亥!J 的薄膜結構的基體。例如,在p型基體上,例如藉著磊晶 生長而堆疊含有濃度爲1 〇19/CIn3 (立方公分)或更 大的硼原子的薄P+型s i層及薄P型S i層,因而獲得第 一基體。此基體在中間置有例如爲氧化物膜的絕緣層之下 被黏著於第二基體,然後藉著從後表面的硏磨及拋光使第 一基體變薄。隨後,將p型層選擇性蝕刻以曝露p +型層, 然後將Ρ+型層選擇性蝕刻以曝露Ρ型層,因而完成s〇I 結構。Maszara詳細報告此方法(W,P. Maszara在1991年 的 J. Electrochera. Soc·,Vol. 138 第 3 4 1 頁的報告)。 選擇性蝕刻法被認爲可有效獲得均勻的薄膜,但是具 有以下的問題: (1 )選擇比爲大約1 0 2,而此不夠充分; (2 )飩刻之後必須接觸拋光,因爲蝕刻後的表面粗 。但是,膜厚度的均勻性傾向於隨膜厚度的減小而退化。 並且,雖然拋光量是由拋光時間控制,但是很難控制,因 爲拋光速率會變動。此在形成例如具有1 〇 〇 n m的厚度 的超薄S 0 I層時更是嚴重的問題。 (3) SOI層的結晶性不充分,因爲離子植入,磊 晶生長,或是異質蓋晶生長是在高濃度的硼摻雜的S i層 上實施。並且,要結合的表面的性質比一般S i晶圓的表 面性質差。 (請先閱讀背©之沒意事項再填寫本頁) ^------ί-ί;7·Ι------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -9- 4 4712 A7 B7 五、發明說明(7 ) , (請先閲讀背面之注意事項再填窝本頁) 以上各點可見1 9 9 1年J. Elect. Mater. Vol. 20中 第 2 6 7 頁的 C. Harendt 等人的報告,Proceeding of the 1st International Symposium on Semiconductor Wafer Bonding: Science, Technology and Applications·,(The Electrochemical Society)VoI. 92-7 中第 3 7 5 頁的-H. Baumgart 等人的報告,以及 Proceeding of the 1st International Symposium on Semiconductor Wafer Bonding: Science, Technology and Applications,(The Electrochemical Society)Vol. 92-7 中第 1 6 5 頁的 C.E. Hunt 等人的報告。 並且,選擇性蝕刻的選擇性受例如硼的雜質的濃度差 異以及雜質於深度方向的分佈輪廓陡度很大的影響。因此 ,如果實施高溫結合退火以增加結合強度或是實施高溫磊 晶生長以增進結晶性,雜質濃度的分佈於深度方向擴展, 因而使蝕刻選擇性退化。亦即,蝕刻選擇性的增進向來與 結晶性的增進及結合強度的增進不易相容。 經濟部智慧財產局員工消費合作社印製 近來,Yonehara等人提出一種沒有以上的問題的結合 S 0 I方法,且膜厚度均勻性及結晶性均優異,可達成成 批製程(見 1 9 9 4 年的 Appl. Phys. Letter, Vol. 64第 2 1 0 8頁的Yonehara等人的報告)。此方法採用第一 S i基體3 1上的多孔層3 2成爲選擇性蝕刻的材料。在 非多孔狀單晶S i層3 3在多孔層上磊晶生長之後,經由 S i氧化物(絕緣)層3 5結合於第二基體3 4 (圖5A )°藉著例如從後表面硏磨而使第一基體變薄,以於基體 的整個面積上曝露多孔S i層(圖5B)。藉著以例如 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 447127 A7 ___B7___ 五、發明說明(8 ) KOH或HF + H2〇2的選擇性蝕刻溶液蝕刻而去除曝露 的多孔Si (圖5C)=在此操作中,多孔Si對大塊 S i (非多孔狀單晶S i )的鈾刻的選擇比可高達 1 0 0 0 0 0倍,因而可在膜厚度無重大改變下藉著在第 二基體上留下在多孔層上預先生長的非多孔狀單晶S i層 而形成SO I基體。因此,可藉著磊晶生長操作大致決定 S 0 I的膜厚度均勻性。因爲磊晶生長可在一般半導體製 程所採用的c V D裝置中實施,所以根據Sato等人的報告 (S SDM9 5 )已達成例如1 0 〇 士 2%的均勻度。並 且,曾有報告指出磊晶S i層的結晶度爲令人滿意的 3 . 5xi02/cm2。 多孔S i是在1 9 56年由Uh 1 i r等人在硏究半 導體的電拋光的過程中發現(A. Uhlir在1 9 5 6年的 Bell Syst. Tech. J.,Vol. 35 第 3 3 3 頁的報告)。藉著在 HF溶液中陽極化S i基體可形成多孔S i ,且多孔S i 爲海綿狀的形狀,具有藉著電解蝕刻從大塊S i所形成的 小孔。孔具有大約數毫微米的直徑,且形成爲具有例如 1 0 i1/ c m2的密度,但是這些會隨陽極化的條件及 S i的電阻係數而變。
Unag ami等人硏究S i在陽極化中的分解反應,而報 告指出S i在HF溶液中的陽極化反應需要正電洞。其反 應如下(T. Unagami 在 1 9 8 0 年的 J. Electrochem. Soc., Vol. 127第4 7 6頁的報告): <請先閱讀背面之注意事項再填寫本I) 裝— ί —訂i —丨· rv 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -11 - 447127 A7 I_______ B7 五、發明說明(9 )
Si+2HF+(2-n) e"^S i Fa+2H + + n e ~ f請先閱讀背面之注意寧項再填寫本頁} S i F2+2HF^S i F4 + H2 S i F4+2HF^H2S i Fe 或
Si+4HF+(4 — λ) e+— SiF4 + 4H + + λ e '
SiF4 + 2HF-^HsSiFs 其中e +及e —分別代表正電洞及電子。並且,n及λ爲溶 解一S i原子所需的正電洞的數目,而報告指出多孔S i 在η > 2或λ > 4的條件下形成。 經濟部智慧財產局員工消費合作社印製 根據以上報告,可使含有正電洞的Ρ型S_i成多孔狀 ,而不能使N型S i成多孔狀。此多孔狀結構形成的選擇 性由 Nagano 等人及 Imai 證實(Nagano, Nakajima,Yasuno, ◦ hnaka,及 Kajiwara在 1 9 7 9 年的 Technical Research Report of Electronic Communications Society, Vol. 79, SSD79-9549 中的報告Imai 在 1 9 8 1 年的 Solid-State Electronics, Vol, 24第 1 5 9 頁的報告)。 在傳統方法中,蝕刻的選擇性根據雜質濃度的差異及 其於深度方向的分佈輪廓而變’因而使濃度分佈擴散的熱 處理(在結合,磊晶生長’氧化等時)的溫度被限制於大 約8 0 0 °C或更低。另一方面,在此方法中’因爲蝕刻速 率是由多孔結構與大塊結構之間的差異來決定’所以熱處 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -12- 447127 A7 B7 五、發明說明(1〇) 理所牽涉到的熱處理溫度的限制非常少,已有報告指出 達到大約1 1 8 0 °C。例如’已知結合後的熱處理可增加 結合的晶圓的結合強度’以及減少結合界面中所產生的空 洞數目及大小。並且,在根據此種結構差異的蝕刻中,最 終澱積在多孔s i上的粒子不影響膜厚度的均勻性。 並且,在以玻璃爲代表的具有不規則的結晶結構的光 透射性基體的情況中,澱積在其上的薄S i膜通常變成非 晶狀或至多成多晶狀,反映基體的結晶不規則性,因而不 能在此種基體上製備高性能的裝置。這是由於基體爲非晶 狀的事實,因此只是在其上澱積S i層無法獲得令人滿意 的單晶層。 另一方面,採用結合方法的半導體基體永遠需要兩個 晶圓,其中之一大多由拋光或蝕刻去除,因而導致成本的 增加,而最終導致地球有限資源的顯著浪費。 因此,爲了利用採用結合製程的S 0 I的特徵,一直 想要有可以可再現地提供具有令人滿意的品質的S 0 I基 體且同時例如藉著晶圓的再使用而實現節約資源及減少成 本的方法。 最近,Sakaguchi等人提出重新使用在結合步驟中消耗 的第一基體的方法(曰本專利申請案特許公開第0 7 -3 0 2 8 8 9 號)。 在藉著使用多孔S i而實施結合及蝕回的上述方法中 ,採用以下的方法,而非藉著從第一基體的後表面拋光或 蝕刻第一基體而曝露的多孔s1的步驟。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- (請先閱讀背面之注意事項再填寫本頁) -裝----1 ---訂—I-- 經濟部智慧財產局員工消費合作社印製 447127 A7 ______B7__ 五、發明說明(11 ) 在使第一S i基體4 1的表面區域成多孔狀以形成第 —多孔層4 2之後,在其上形成單晶S i層4 3,且將此 單晶S i層4 3經由絕緣層4 5黏著於與第一基體4 1分 開的第二S i基體44的主要表面(圖6A)。然後結合 的晶圓藉著多孔層分離(圖6 B ),且藉著蝕刻來選擇性 去除存留在第二S i基體的表面上的多孔S i層,以獲得 S Ο I基體(圖6 C )。結合晶圓的分離是藉著用以下方 式來破壞多孔層而達成: 於垂直於結合的晶圓的內側面的方向施加充分且均勻 的拉力或壓力於整個晶圓; 施加振動能量,例如超音波: 曝露於晶圓邊緣的多孔層,蝕刻多孔S i層的曝露部 份某一定量,然後插入刀片或類似者至蝕刻部份內; 曝露於晶圓邊緣的多孔層,以例如水的液體禁漬多孔 S i層,然後加熱或冷卻整個結合的晶圓以使液體膨脹; 或 於平行於第二(或第一)基體的方向施加力於第一( 或第二)基體。 這些方法所根據的事實是雖然多孔S i的機械強度取 決於孔隙度的位準,但是其強度被認爲比大塊S i的強度 低很多。例如,如果孔隙度爲5 0 %,則多孔層的機械強 度被認爲是大塊S i的機械強度的大約一半。因此,如果 對結合的晶圓施加壓力,拉力,或剪力,則多孔S i層首 先破裂。隨著孔隙度位準的增加,可以用較弱的力使多孔 (請先閲讀背面之注意事項再填寫本頁) 一裝------ - 訂·!-- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14- 447127 _________A7 — B7 五、發明說明(12 ) 層破裂。 (請先閲讀背面之注$項再填窝本頁) 孔隙度是定義成孔的體積相對於多孔層的虛表體積的 百分比,多孔層的虛表體積即構成多孔層的材料的體積與 孔體積的和。 但是,在日本專利申請案特許公開第0 7-3 0 2 8 8 9號所揭示的方法中,在多孔層的厚度內於厚 度方向的分離位置無法被界定,因而在某些情況中晶圓的 良率退化 > 因爲分離位置於各晶圓中均不同。並且,晶圓 分離後存留的多孔S i層的厚度有大幅的變動。因此|即 使使用高度選擇性的蝕刻,爲了滿足S 0 I有高度均勻的 膜厚度,某些情況中的晶圓良率仍然會退化。 並且,曰.本專利申請案特許公開第8 — 2 1 3 6 4 5 號敘述藉著多孔層來分離的方法,但是並未敘述多孔層的 層結構。另外,S ο n y的T a n a k: a y a等人在1 9 9 6年的F a Η Congress of Applied Physics Society 的出版前樣本第 6 7 3頁中提出在處理過程中藉著改變電流來製備多孔 S i 〇 經濟部智慧財產局員工消費合作社印製 日本專利申請案特許公開第8 _ 2 1 3 6 4 5號敘述 分離於分離層的任何位置處發生,亦即分離位置無法被界 定。在此種情況中,存留的多孔S i層的厚度於整個晶圓 上變動,且當藉著蝕刻去除多孔S i時,只要對於由非多 孔狀單晶所構成的主動層的蝕刻速率不爲零,主動層(裝 置形成層)就或多或少也被蝕刻,導致晶圓平面有變動的 厚度。並且,即使存留的多孔S i未被去除,分離位置所 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 447127 A7 _______B7____ 五、發明說明(I3 ) 導致的表面階梯含蓋範圍也留在晶圓上。並且,上述的 1 9 9 6 年的 Fall Cong.ress of Applied Physics Society 的 出版前樣本第6 7 3頁中所述的方法指出分離由多孔S i 的中心部.份發生,因而必須去除存留在二晶圓上的多孔 S i層。 爲了製備具有令人滿意的品質的結合s 0 I基體,多 孔層的飩刻步驟一向被認爲是必要的。蝕刻步驟需要將基 體輸送至蝕刻裝置內及從蝕刻裝置中送出,需要管理蝕刻 裝置及蝕刻劑,需要在蝕刻後淸洗基體等。因此,如果可 省略蝕刻步驟,則可大幅減少S 0 I基體的製備時間。 發明槪說 本發明的目的爲提供一種基體的製造方法,可省略多 孔層的選擇性蝕刻步驟。 本發明的另一目的爲提供用來不昂貴地製備以SO I 基體爲代表的具有令人滿意的品質的半導體基體的方法。 本發明提供一種基體的製造方法,包含: 預備具有第一層及設置在第一層上且相鄰於第一層的 第二層的第一基體構件的步驟; 將第一基體構件結合於第二基體構件的步驟;及 分離第一基體構件與第二基體構件的歩騾,以將第二 層轉移至第二基體構件上,其中第一基體構件與第二基體 構件的分離是於第一層與第二層之間的界面處實施。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填窝本頁) 裝-----!訂--— — — — — — —^1 經濟部智慧財產局員工消費合作社印製 -16- 經濟部智慧財產局員工消費合作社印製 447127 A7 ____B7_____ 五、發明說明(14 ) 圖式的簡要敘述 圖1A,IB,1C,及1D爲顯示根據本發明的基 體的製造方法的例子的剖面圖; 圖2A,2B,2C,2〇 ’ 2E,及2F爲顯示根 據本發明的基體的製造方法的另一例子的剖面圖; 圖3A,3B,3C,及3D爲顯示根據本發明的基 體的製造方法的另一例子的剖面圖; 圖4A,4B ’ 4C,及4D爲顯不根據本發明的基 體的製造方法的另一例子的剖面圖; 圖5A,5B,及5C爲顯示第一種傳統方法的剖面 圖; 圖6 A,6B,及6C爲顯示第二種傳統方法的剖面. 圖。 元件對照表 2 第一基體構件 3 基體 11 第一基體構件 12 第一層 13 第二層 1 3 f 曝露表面(分離表面) 1 4 絕緣膜 1 4 f 絕緣表面 15 第二基體構件 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 2耵公釐) -17 - (請先閱讀背面之注意事項再填寫本頁) 裝·!----訂---- 經濟部智慧財產局員工消費合作社印製 447127 A7 _B7 五、發明說明(15 ) (請先閲讀背面之注意事項再填寫本頁)
2 1 第 基 體 構 件 2 2 第 — 層 2 3 第 — 層 2 4 非 多 孔 膜 2 5 非 多 孔 膜 2 6 絕 緣 層 2 7 絕 緣 層 2 8 第 基 體 構 件 2 9 第 二 基 體 構 件 3 1 Mr 第 — S i 基 體 3 2 多 孔 層 3 3 非 多 孔 狀 PFT FpT 晶 3 4 第 二 基 體 3 5 砂 氧 化 物 ( 絕 4 1 第 — S i 基 體 4 2 多 孔 層 4 2 - 多 孔 層 4 3 單 晶 S i 層 4 4 第 一 S i 基 體 4 5 絕 緣 層 1 0 1 第 基 體 1 0 2 第 一 多 孔 層 1 0 2 一 非 多 孔 層 10 3 第二多孔層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -18- 447127 Α7 Β7 五、發明說明(16 ) 10 4 多孔區域 105 另一層 10 6 第二基體 較佳實施例的詳細敘述 圖1 A至1 D顯示根據本發明的基體的製造方法的基 本例子。 如圖1 A所示’預備具有第一層1 2及設置在第—層 上且相鄰於第一層的第二層1 3的第一基體構件2。 然後,如圖1 B所示,第一基體構件2與第二基體構 件1 5結合。數字14表示絕緣膜》 然後,如圖1 C所示,第一基體構件2與第二基體構 件1 5分離’因而使第二層1 3轉移至第二基體構件1 5 的絕緣表面1 4 f上。 因爲分離是在第一層12與第二層13之間的界面處 發生’所以第一層不會存留在轉移至第二基體構件1 5上 的第二層1 3的曝露表面(分離表面)1 3 ί上。 因此’如圖1 D所示,可在不對第二層1 3的曝露表 面1 3 f實施選擇性蝕刻或選擇性拋光下獲得具有平滑表 面的基體3。如果有需要,可使基體3的第二層1 3的表 面1 3 ί承受平滑處理‘,例如在非氧化氣氛中的熱處理。 本發明中採用的第一基體構件包含至少第—層及第二 層’此二層由互相不同的材料形成,且具有互相不同的機 械強度。 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公愛) (請先閲讀背面之注意事項再填寫本頁) --------訂·---I----一 經濟部智葸財產局員工消費合作社印製 19 447127 A7 B7 五、發明說明(17 ) (請先閱讀背面之注意事項再填寫本頁) 使用非多孔層成爲第二層。構成第二層的材料的例子 包含Si ,化合物半導體例如GaAs , InP等,金屬 ’及碳,但是不受限於此。並且,此層不必定要形成於整 個表面上,而可藉由定圖型處理被部份蝕刻。並且在此非 多孔層上,可形成絕緣層,例如氧化物層。 第二基體構件可能爲S i構件,表面上形成有S i氧 化物膜的S i構件,例如石英,熔凝石英,藍寶石,或矽 石玻璃等的光透射性構件,或是金屬構件,但是構成第二 基體構件的材料不受限制。 第一基體構件及第二基體携件最好爲扳形或是盤形。 在結合的情況中,最好在第一基體構件及第二基體構 件的至少之一的要結合的表面上形成絕緣層,例如氧化物 膜,而經由此絕緣層結合二基體構件。圖1 A至1 D顯示 絕緣層1 4形成在第二基體構件1 5的表面上的例子。 經濟部智慧財產局員工消費合作社印製 爲了於第一層與第二層之間的界面處實施分離,可藉 著於此界面處使用多孔層或是藉著於此界面處實施離子植 入而形成機械上較弱的分離層。否則,也可藉著引入缺陷 於此界面內而形成機械上較弱的分離層。 可例如藉著施加例如壓力,拉力,剪力,或楔形物的 力等的外力,藉著施加超音波或熱,藉著將多孔S i氧化 以使其從其周邊膨脹而對多孔S i施加內部壓力,藉著以 脈衝加熱施加熱應力,或是藉著軟化來達成分離,但是不 受限於此。 以下說明形成分離層的方法。
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —2CN 447127 A7 ____B7___ 五、發明說明(18 ) (請先閲讀背面之注意事項再填窝本頁) 已知由於在異質磊晶生長中使用不同材料而有的晶格 常數的不同,缺陷會被引入至不同材料之間的界面內或是 磊晶層內。並且’在形成二異接面的雙重異質磊晶的情況 中,依二磊晶層的厚度關係而定,缺陷傾向於被引入至超 薄的膜內。因此,當不同材料在超薄的磊晶層上磊晶生長 時,缺陷被引入至此超薄的磊晶層內。可藉著晶格常數的 不同及引入缺陷來使界面較弱,因而可於此界面處達成分 離。 另一方面,可在不使用異質磊晶生長下形成分離層。 例如使用多孔材料。 可例如藉著在H F溶液中陽極化S i基體構件而形成 多孔層。多孔層具有海綿狀的結構,其中形成有距離爲 1 0 一1到1 0 nm的直徑爲1 〇 一1到1 〇 nm的孔。相對 於單晶S i的密度2 . 33g/cm3 (克/立方公分), 多孔層的密度可隨HF溶液的濃度在5 0%到2 0%的範 圍內的變化或是隨陽極化所用的電流密度的變化而在 經濟部智慧財產局員工消費合作社印製 2 . 1到0 · 6g/cm3的範圍內變化。因此,可改變孔 隙度的位準。即使密度可減小至小於單晶S i的密度的一 半,多孔S i仍然維持單結晶性,因而可在多孔層上磊晶 生長單晶S i »但是,在1 0 〇 〇 °C以上,內部的孔開始 重新排列,因而使加速蝕刻的特性退化。因此,最好藉著 低溫生長來實施S ί層的嘉晶生長,例如.分子束嘉晶生長 ,電漿CVD,低壓CVD,光CVD *偏壓濺射,或是 液相生長等。但是,如果預先在多孔材料中的孔的內壁上 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -21 - 4471 2 7 A7 __B7_ 五、發明說明(19 ) 例如藉著低温氧化來形成保護膜,則也可高溫生長。 因爲多孔層內含有大空間,所以表面面積與體積相比 顯著較大。因此,與一般的單晶層相比,化學触刻速率顯 著增加。 並且,雖然依孔隙度而定,但是多孔層的機械強度比 大塊S i的機械強度低。因此,如果對一部份包含多孔層 的S i基體施加壓力,牽引力,或剪力,則多孔層首先破 裂。隨著多孔層的孔隙度的增加,可以用較弱的力使多孔 層破裂。 在多孔S i上的磊晶生長中,爲了藉著充塡多孔S i 的表面的孔而增進磊晶層的品質,必須以在Η 2 (氫)中烘 焙的烘焙步驟成爲第一步驟(N. Sato等人在1 9 9 5年的 Electrochem. Soc·,Vol. 142, No. 9 第 3 1 1 6 頁的報告 )。在此Ha中的烘焙步驟中,消耗多孔S i的最外層以充 塡孔。因此,可藉著形成二或更多的多孔層來達成就在磊 晶層下方的分離,其中一超薄的最外層多.孔層形成爲具有 低孔隙度,而就在藉由非多孔狀結構形成處理及/或磊晶 生長而形成的此磊晶層下方的多孔S i層形成爲具有大孔 隙度。 並且,氧化物膜被去除的多孔S i層或是不具有任何 氧化物膜的多孔S i層在例如上述的Η 2中的烘焙的熱處理 期間展現孔的凝聚,因而機械強度變得較弱,且在孔的內 壁上沒有氧化物膜之下易於分離。因此,也可藉著此種處 理達成藉著第一層與第二層的界面的分離。 (請先閲璜背面之沒意事頃再填窝本頁) "/ 裝 ------1 訂---1----Λ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -22- 447127 A7 --- B7 五、發明說明(2〇 ) (請先閱讀背面之注意事項再填寫本頁) 否則,也可使陽極化後的多孔s i層在不低溫氧化下 承受尚溫處理’例如磊晶生長,氧化結合,及類似者,此 造成多孔S i的結構改變,其中藉著陽極化所獲得的小孔 凝聚而導致孔的膨脹《因此,藉著由於就在磊晶層的下方 的孔的膨脹所造成的在多孔S i層與非多孔狀磊晶s i層 之間的應變,使分離發生於多孔S i層與非多孔狀磊晶 S i層之間的界面。因此,也可藉著此種處理達成於第一 層與第二層之間的界面處的分離。 也已知離子植入層內會產生氣泡,因而具有如同多孔 材料形成於內部的結構。因此,此層變得在機械上較脆, 而可與在藉著陽極化而獲得的多孔層中相同地達成加速氧 化或加速蝕刻。因此,也可藉著植入離子於.第一層與第二 層之間的界面內而達成於此界面處的分離。 此‘方法中採用的離子不受特別的限制,而可爲可產生 植入破壞層,植入元素的高集中層(應變層),或氣泡含 有層的任何種類的離子。 本發明中所指的界面表示包含界面的附近區域的界面 〇 經濟部智慧財產局員工消費合作社印製 對於離子植入,以下可供參考》 日本專利申請案特許公開第5 — 2 1 1 1 2 8號提出 藉著離子植入形成氣泡層,藉著熱處理造成晶體重新排列 及氣泡凝聚,及於氣泡層實施分離的方法。 也曾有報告指出將氦或氫離子植入至大塊S i內並於 隨後熱處理可在植入區域內產生密度爲大約1〇16到 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -23- 447127 A7 -__ B7 五、發明說明(21 ) 1 〇17/cm3的直徑爲數nm到數十nm的微小空穴( 例如,A. Van Veen, C.C. Griffi o e η,及 J. Η, E v a n s 在 M a t. Res. Soc. Symp. Proce. 107 ( 1 9 8 8 年美國賓州匹兹堡 的Material Res. Soc.)第4 4 9頁的報告)。最近的硏究 利用此種微小空穴成爲金屬雜質的吸氣位置8 V. Raineri及S.U. Campisano曾報告指出將氣離子植入 至大塊S i內,隨後加以熱處理以獲得微小空穴,然後在 基體上形成槽溝以曝露微小空穴的側面,並實施氧化處理 ,可選擇性氧化微小空穴而獲得內埋的氧化S i層,亦即 S Ο I 結構.(V. Raineri 及 S.U. Campisano 1 9 9 5 年在 Appl. Phys. Lett. 66第 3 6 5 4 頁的報告)。 另外,在本發明的基體製造方法中,藉著上述方法分 離的第一基體構件可在去除存留在其分離面上的第一層或 是在因爲不需要所以沒有此種去除之後1以及在如果表面 平坦度不足時所實施的表面平坦處理之後,再次被使用成 爲第一基體構件或第二基體構件,或是其他應用所用的基 體。 並且,具有轉移的第二層的第二基體構件的分離表面 可藉著在含有氫的非氧化氣氛中熱處理而被平坦化’不需 依賴一般半導體製程中採用的抛光或蝕刻。此種藉由熱處 理的平坦化可在選擇適當的條件之下實現只有原子階梯局 部曝露的平坦位準。 如前所述,在本發明中,可於整個基體上實施於第一 層與第二層的界面處的分離,因而容許簡化或省略將第二 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -24 - (請先閱讀背面之泫意事項再填寫本頁) --------訂--- I -----1 S), 經濟部智慧財產局員工消費合作社印製 447127 A7 _____B7 _ 五、發明說明(22 ) 基體構件的分離表面平坦化的平坦化步驟,此平坦化步驟 在傳統方法中被認爲是不可缺少的。因爲蝕刻或拋光可能 會使轉移至第二基體構件的第二層的厚度劣化,所以如果 可以省略此蝕刻或拋光,則可增進第二層的均勻度。因此 ,可以高良率製造基體,甚至是在要求超高均勻度時。 也可將兩個第二基體構件同時結合於第一基體構件的 兩側而實施結合,分離,及層的轉移,以獲得兩個基體。 藉著形成第二層成爲澱積膜,特別是磊晶膜,可排除 大塊S i特有的缺陷,因而可增進裝置的製造良率。甚至 在目前的技術中|具有此種膜的磊晶晶圓被採用來製造高 性能裝置,例如C P U。隨著漸增的晶圓尺寸,高品質晶 體的製備被認爲較困難,因而大塊晶圓的品質不可避免地 變得較低。因此,對於磊晶S i膜及結合SOI中的磊晶 生長的膜的需求漸增β 並且,SO I基體中的半導體層的導電型式及雜質濃 度可藉著控制磊晶膜之導電型式及雜質濃度而任意決定。 因此,可從相同的第一基體構件製備具有導電型式及雜質 濃度互不相同的導電層的S 0 I基體,因而磊晶膜的使用 擴大了應用範圍。 另外,可容易地獲得具有高濃度內埋層的S 0 I基體 。此種優點無法藉著如日本專利申請案特許公開第5 -2 1 1 1 2 8號中所揭示的藉著離子植入分離大塊晶圓的 最外層的方法獲得。 在第一層及第二層均由磊晶膜構成的情況中,基體構 (請先閲讀背面之注意事項再填寫本頁) ---I---—訂-----I--一 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用令國國家標準(CNS)A4規格(210x297公釐) -25- 447127 A7 B7 五、發明說明(23 ) 件不因第一層及第二層的形成而消耗,因而第一基體構件 可在無任何厚度損失下半永久地再使用。 (請先閱讀背面之注意事項再填寫本頁) 如前所說明,本發明容許將具有優異結晶性的S ί層 或是非多孔狀單晶化合物半導體層轉移至具有大面積的經 濟效益優異的基體的絕緣表面上,同時充分抑制傳統方法 中由晶格常數或熱膨脹係數的差異所造成的破裂問題,因 而在基體構件的絕緣表面上形成具有令人滿意的結晶性的 半導體層。. 經濟部智慧財產局員工消費合作社印製 以下參考圖2 Α至2 F敘述在本發明的基體製造方法 中使用多孔層實施分離的方法的例子。如圖2 A所示,預 備第一單晶基體構件1 1 ,例如S i晶圓,且在其主要表 面上形成至少第一層1 2。然後,如圖2 B所示,至少在 第一層1 2上形成至少第二層1 3。第二層1 3可從單晶 S i層,多晶S i層,非晶S i層,使其多孔狀表面成非 孔狀的層,金屬膜,化合物半導體膜,超導體膜,及類似 者中任意選擇。例如MO S F E T的裝置結構可形成在此 層或膜中。在第二層具有多層結構的情況中,可獲得具有 內埋層的SO I結構。例如爲S i 〇2所構成的絕緣層1 4 形成在第二層1 3的最外層上,以使可能的結合界面平面 與主動層遠離。然後,如圖2 C所示,於室溫將第二基體 構件1 5的表面結合於第一基體構件的絕緣層1 4的表面 〇 在澱積單晶S ί成爲第二層的情況中,最好在例如藉 著熱氧化而在此單晶S i的表面上形成氧化的S i之後實 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 經濟部智慧財產局員工消費合作社印製 447127 A7 ___B7____ 五、發明說明(24 ) 施結合。第二基體構件可例如從S i基體,上面具有氧化 S i膜的S i基體,例如石英的光透射性基體,藍寶石基 體,及類似者中選擇’但是這些例子並非限制性,可採用 任何具有充分平滑的結合表面的基體。圖2 C顯示第二基 體構件經由形成在第一基體構件的表面上的絕緣層1 4結 合於第一基體構件的狀態,但是在第二層1 3不包含S i 或是第二基體構件不包含S i的情況中,可省略絕緣層 14° 可藉著使用三個構件來實施結合,亦即藉著在第一基 體構件11與第二基體構件15之間插置絕緣構件。 然後施加熱處理以增加結合強度。 然後,如圖2D所示,藉著第一層1 2與第二層1 3 的界面分離二基體構件。於第一層與第二層的界面處或其 附近,預先形成有潛在因數(latent factor),於第一層 1 2與第二層1 3之間的界面處或其附近構成分離層。界 定分離層的因數的例子如前所述包含由陽極化條件或隨後 的熱處理所造成的孔隙度或孔尺寸的變化,二不同材料之 間熱膨脹係數的差異,以及藉著離子植入的引入元素,缺 陷層,或氣泡層。如前所述,可藉著施加例如壓力,牽引 力,剪力,或楔形物力等的外力,施加超音波或熱,藉著 由於多孔S i的氧化所造成的從多孔S i的周邊的膨脹而 施加內部壓力,施加藉著脈衝加熱所造成的熱應力,或藉 著軟化來達成分離,但是並不限於這些。 如圖2 E所示,獲得其中第一層1 2不存留在第二層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -27 - (請先閲讀背面之注意事項再填寫本頁) 人 N - I I I I I I I ----!··λ 經濟部智慧財產局員工消費合作社印製 447 12 7 A7 ____B7_—__ 五、發明說明(25 ) 1 3的分離表面上的半導體基體。在第二基體構件1 5上 ,第二層13於基體的整個區域形成爲平坦且均勻的薄層 狀態。釦此,藉著經由絕緣層1 4結合第二基體構件1 5 與第一基體構件14而獲得的半導體基體構成適合於製備 隔離的電子裝置的S 0 I基體。 如果分離後的第二基體構件1 5的表面(亦即第二層 的分離表面)具有不容許的表面不規則,則實施表面平滑 處理,例如在非氧化氣氛中的熱處理。 第一基體構件1 1被再次使用成爲.用來製備S 0 I基 體的第一基體構件1 1或第二基體構件1 5,如果有需要 必須先去除存留在第一基體構件上的第一層12及實施表 面平滑化(參考圖2F)。 如圖3Α至3 D所示,也可採用圖1 Α至1 D或圖 2 A至2 F所示的步驟同時使用兩個半導體基體構件,將 兩個第二基體構件結合於第一基體構件的兩側_。 第一基體構件2 1可被再次使用成.爲用來製備另一 SO I基體的第一基體構件2 1或第二基體構件2 8 (或 2 9 ),如果有需要必須先去除存留在第一基體構件上的 第一層2 2或2 3,並在表面具有不容許的不規則時實施 表面平滑化。 基體構件2 8及2 9不需爲相同的材料。並且,多孔 膜2 4,2 5不需爲相同的材料,且可省略絕緣層2 6及 2 Ί。 圖4 Α至4 D顯示在本發明的基體製造方法中藉著使 本紙張尺度適用争國國家標準(CNS)A4規格(210 X 297公釐) ,28 - III------IX > -----1函 t I------n'「 <請先閱讀背面之>i意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 447127 A7 一一_______B7_ 五、發明說明(26 ) 用多個多孔層來實施分離的方法。 如圖4A所示,在第一基體1 〇 1的表面上,形成有 由第一多孔層1 0 2及與第一多孔層1 〇 2相比具有較高 的孔隙度的第二多孔層1 0 3所構成的多孔區域1 0 4。 多孔區域可藉著使非多孔狀基體構件的表面部份成多孔狀 或是藉著在非多孔狀基體構件的表面上形成多孔區域而獲 得。第二多孔層1 0 3最好比第一多孔層1 0 2厚。 然後,如圖4B所示,將第一多孔層1 0 2轉變成非 多孔層1 0 2'。此種轉變可例如藉著對多孔層1 0 2實施 在非氧化氣氛中的熱處理而達成。非氧化氣氛最好是如上 所述的含有氫的氣氛,且熱處理的溫度低於構成多孔層.的 材料的熔點,明確地說在從6 0 0°C到1 4 0 0°C的範圍 內,以9 0 0 °C到1 2 0 0 °C較佳。熱處理時間根據第一 多孔層的孔隙度及厚度適當地決定,以將第一多孔層完全 轉變成非多孔層。在此操作中,第二多孔層1 0 3不轉變 成非多孔層。 然後,如圖4 C所示,將第一基體1 0 1結合於第二 基體1 0 6,使得非多孔層1 0 2 >的表面經由另一層 1 0 5 (如果有需要)與第二基體1 〇 6的表面接觸。 此另一層1 0 5是由與非多孔層1 〇 2 >的材料不同 的材料構成,且可在結合之前預先形成在非多孔層 1 0 2 >的表面及第二基體構件1 〇 6的表面之一或兩者 上。 當非多孔層1 0 2 >與第二基體構件1 〇 6爲不同材 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -29- (請先閱讀背面之注意事項再填寫本頁)
447 1 2 7 A7 B7 五、發明說明(27 ) 料時,可省略另—層1 0 5。 然後’如圖4D所示’結合的基體構件1〇1及 1 〇 6藉著施加外力或是藉著產生內部壓力而分離,因而 使基體構件被第二多孔層1 〇 3與非多孔層1 〇 2 —之間 與結合界面不同的界面分割。在此操作中,於此分離界面 附近的第二多孔層1 〇 3的一部份可能破裂及喪失。. 因爲可在不使多孔層1 〇 3存留在非多孔層1 〇 2'的 分離表面上之下達成分離,所以上面具有非多孔層 1 0 2 —的第二基體1 〇 6不須承受選擇性蝕刻或選擇性 拋光。 如果有需要,具有非多孔層1 〇 2,的第二基體1 0 6 可被熱處理,以使非多孔層1 0 2,的分離表面平坦化。 可藉著在第二多孔層1 0 3上磊晶生長單晶半導體層 而形成非多孔層1 0 2 >。也可藉著使多孔層1 〇 2成非 多孔狀且然後在其上嘉晶生長單晶半導體層來形成非多孔 層 1 0 2 '。 當非多孔層1 0 2 >包含矽時,另一層1 〇 5包含例 如藉著氧化非多孔層1 0 2 >的表面而形成的矽氧化物層 。當非多孔層1 0 2 ~不包含如上所述的藉著磊晶生長而 形成的單晶半導體層時,此矽氧化物層最好形成爲非常博 的層。 另外,在第二多孔層1 〇 3與基體構件1 0 1之間, 可形成具有小於第二多孔層1 〇 3的孔隙度的孔隙度的第 三多孔層。 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公袭) -30 - (請先閱讀背面之尤意事項再填寫本頁) ---- 1 II I -------- 經濟部智慧財產局員工消費合作社印製 « 44712 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(28 ) 〔例1〕 第一單晶S i基體構件的表面在以下的條件下在H F 溶液中被陽極化。 .用來形成要首先形成的最外層的第一多孔層的條件: 電流密度: lmA/cm2(毫安培/平方公分) 陽極化溶液: HF:H2〇: C2H5〇H=l:1: 1 時間: 0.1分鐘 多孔Si的厚度:〇.〇2ym 用來形成其次要形成的第二多孔層的條件: 電流密度: 陽極化溶液 時間: 多孔Si的厚度:0.lAm 用來形成最後要形成的第三多孔層的條件: 電流密度: 7mA/cm2 (毫安培/平方公分) 5 0 mA./ cm2 (毫安培/平方公分 ) HF :Η2〇: 〇2Η5〇Η = 1 : 1 : 1 5秒 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -31 - (請先閲讀背面之注意事項再填寫本頁) 裝 ------ ^----- 447127 A7 _____B7___ 五、發明說明(29 ) 陽極化溶液: HF:H2〇: C2Hs〇H=l : 1 : 1 .時間: 1分鐘 多孔Si的厚度:lgm 在适些陽極化條件下,藉著使用5 QmA/ cm2電流 密度所形成且具有比第一多孔層厚的厚度的第二多孔S i 層展現與其他的多孔S i層相比較大的孔隙度以及變得結 構較脆。 然後基體構件在氧氣氛中於4 0 0°C被氧化1小時, 因而使多孔S i的孔的內部表面被熱氧化物膜覆蓋。然後 ,成爲第一基體構件的晶圓被放置在磊晶生長裝置中的氫 氣氛之下,然後於1 0 4 0°C被烘焙5分鐘,因而使多孔 S i的表面區域的孔被充塡,且使以lmA/cm2的電流 密度形成的最外層的第一多孔S i層藉著S i原子的遷移 而轉變成非多孔狀態。 隨後,在表面成非多孔狀的多孔S i上,在以下的生 長條件下藉著CVD (化學蒸汽澱積)磊晶生長厚度爲 0 . 3ym的單晶S i : 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 Ι/min (公升/ 分鐘) 氣體壓力: 80Torr(托) (請先閱讀背面之注意事項再填寫本頁) Λ/裴. 1111111. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用辛國固家標準(CNS)A4規格(210 X 297公釐) -32-
447127 五、發明說明(30 )
溫度: 9 5 0 °C 生長速率: 0.3从m/min (微米/分鐘) 然後,在磊晶生長的S ί層的表面區域藉著熱氧化而 形成厚度爲2 0 0 nm的S i 〇2層。 使第一基體構件的S i 〇2層的表面與另一S i基體構 件(第二基體構件)的表面疊置且互相接觸,並且於 1 1 8 0°C實施熱處理5分鐘,因而獲得強固的結合。 藉著施加外力使結合的基體構件分離,因而使具有較 大孔隙度的第二多孔層破裂,且分離發生於非多孔層與多 孔層之間的界面處。 結果,可獲得具有在形成於第二基體構件上的S i氧 化物膜上的厚度爲0 . 2#m的單晶S i層的SO I基體 。多孔S i不存留在單晶S i層的表面(分離表面)上。 於如此形成的單晶S i層的整個區域上的1 〇 〇點處所測 量的厚度展現2 0 1 ±4 nm的均勻度。 S 0 I表面粗糙τ但是此狀態中的基體可用於表面性 質不重要的應用中,例如製備太陽電池或微機械。但是, 在對表面性質非常敏感的應用中,例如薄膜電晶體的製造 中,必須藉著實施例如於1 1 0 0 °c的在例如氫的非氧化 氣氛中的熱處理來將所獲得的基體的表面平坦化。以原子 力顯微鏡評估的熱處理後的在5 0 //m見方的區域中的表 面粗糙度爲大約0 . 2 nm (均方根),與商業販賣的 S i晶圓的粗糙度相等= (請先閱讀背面之注意事項再填寫本頁) ΛΓ 裝 I----訂-------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐)_ -33- 447 1 2 A7 B7 五、發明說明(31 ) 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 使第一基體構件承受在4 9%的氫氟酸及3 0%的過 氧化氫的混合溶液中於攪拌之下的存留在其上的多孔S i 的選擇性蝕刻,然後在氫氣氛中退火,因而再次被使用成 爲第一或第二基體構件。第三多孔層可省略a 〔例2〕 第一單晶S i基體構件的表面在以下的條件下在HF 溶液中被陽極化,因而使表面成多孔狀: 電流密度: 7mA/cxn2(毫安培/平方公分) 陽極化溶液: HF:H2〇:C2H5〇H=l:l: 1 時間:. 5分鐘 多孔Si的厚度:5em 其次,在不氧化下於如此形成的多孔S i上,在以下 的生長條件下藉著CVD磊晶生長厚度爲0.3#m的單 晶S i : 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 Ι/min(公升/ 分鐘) (諝先閲讀背面之生意事項再填寫本頁) 褒 ------- 訂.!---- 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -34- 447127 A7 __ B7 五、發明說明(32 ) 氣體壓力: 80Torr (托) 溫度: 9501 生長速率: 0.3em/min (微米/分鐘) 然後,在磊晶生長的S i層的表面藉著熱氧化而形成 厚度爲2 0 0 nm的S i 〇2層。 使第一基體構件的S i〇2層的表面與另i基體構 件(第二基體構件)的表面疊置且互相接觸,並且於 1 1 8 0°C實施熱處理5分鐘,因而獲得強固的結合。 藉著施加外力使結合的基體分離,因而使分離就在磊 晶層的下方發生。 如前所述•當陽極化後的多孔S i層在不低溫氧化之 下承受磊晶生長,氧化,結合,及高溫處理的過程時,其 進行結構的改變|因而使藉著陽極化所獲得的小孔互相凝 聚而使孔尺寸膨脹。因爲就在磊晶層的下方的此種孔的膨 脹造成在多孔S i層與磊晶S i層之間的應變,所以分離 藉著應變發生於二者之間的界面處。 結果,可獲得在形成於第二基體構件上的S i氧化物 膜上的厚度爲0 . 的單晶S i層。多孔S i不存留 在單晶S i層的分離表面上。於如此形成的單晶s i層的 整個區域上的1 0 0點處所測量的厚度展現2 0 1 土 4 n m的均勻度。 S 0 I表面粗糙,但是所獲得的此狀態的基體可用於 表面性質不重要的應用中,例如製備太陽電池或微機械。 (諳先閲讀背面之注意事項再填寫本頁) -/ 裝 -------訂-------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -35- 447127 A7 經濟部智慧財產局員工消費合作社印製 .____B7_____五、發明說明⑶> 但是,在此例子中,實施於1 1 0 o°c的在氫氣氛中的熱 處理。以原子力顯微鏡評估的在5 0 見方的區域.中的 表面粗糙度爲大約0 2 nm (均方根),滅商業販賣的 S i晶圓的粗糙度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 使第一基體構件承受在4 9%的氫氟酸及3 0%的過 氧化氫的混合溶液中於攪拌之下的存留在其上的多孔S i 的選擇性蝕刻,因而去除多孔S i ,然後承受表面拋光, 因而使所得的·基體構件可再次被使用成爲第一或第二基體 構件。 〔例3〕 第一單晶S i基體構件的表面在以下的條件下浸在 HF溶液中被陽極化,因而使表面成多孔狀: 電流密度: 7mA/cm3(毫安培/平方公分) 陽極化溶液: HF:H2〇:C2H5〇H=l:l: 1 時間: 3分鐘 多孔Si的厚度:3#m 其次,基體構件在氧氣氛中於4 0 0 °C被氧化1小時 ,因而使多孔s i的孔的內部表面被熱氧化物膜覆蓋。然 {請先閱讀背面之沒意事項再填寫本頁) , I I I I — 訂.! I I —-- 「 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -36- 4471 2 7 A7 B7 五、發明說明(34 ) 後’在多孔S i上,在以下的生長條件下藉著C V D磊晶 生長厚度爲Q . 15em的單晶Si : 來源氣體: 氣體流量: 氣體壓力: 溫度: 生長速率: (請先閲讀背面之注意事項再填寫本頁) S i Η 2 C 1 2 / Η 2 0.5/18 0 l/min (公升/ 分鐘) 8 0 Τ ο I· r (托)
9 5 0 °C 0 . 3 m / m i n (微米 / 分鐘) 然後,在磊晶生長的S i層的表面區域藉著熱氧化而 形成厚度爲1 0 0 nm的S i 〇2層。 從成爲第一基體構件的晶圓表面實施氫離子植入,使 得投射行程到達多孔S i /磊晶S i界面的附近。植入的 離子不受限制,可爲任何可於界面處產生例如植入破壞層 ,植入元素的高濃度層(應變層),或氣泡層的分離層的 元素* 經濟部智慧財產局員工消費合作杜印製 使第一基體構件的s i 〇2層的表面與另一S i基體構 件(第二基體構件)的表面疊置且互相接觸,並且退火5 分鐘,因而獲得強固的結合。退火是在使得構成分離層的 植入破壞層,植入元素的高濃度層(應變層),或氣泡層 不擴散的條件下實施。 藉著施加外力使結合的基體構件分離,因而使分離發 生於多孔S i層與嘉晶S i層的界面處。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -37- 447 12 7 A7 _ B7 五、發明說明(35 ) 結果’可獲得在第二基體構件的S i氧化物膜上厚度 爲0 lvm的單晶S i層。多孔S i不存留在單晶S i 層的分離表面上。於如此形成的單晶S i層的整個區域上 的1 .0 Q點處所測量的厚度展現1 〇 1 土 2 n m的均勻度 〇 然後,實施於1 1 0 0°C的在氫氣氛中的熱處理1小 時。以原子力顯微鏡評估的在5 0 見方的區域中的表 面粗糙度爲大約0·2nm(均方根),與商業販賣的 S i晶圓的粗糙度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 使第一基體構件在4 9%的氫氟酸及3 0%的過氧化 氬的混合溶液中於攪拌之下承受藉著選擇性蝕刻的存留的 多孔S i的去除,而可再次被使用成爲第一或第二基體構 件。 〔例4〕 第一單晶S i基體構件的表面在以下的條件下浸在 H F溶液中被陽極化,因而使表面成多孔狀: 電流密度: 7mA/cm2(毫安培/平方公分) 陽極化溶液: HF :H2〇: C2H5〇H=l : 1 : 1 時間: 5分鐘 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .(請先閲讀背面之注意事項再填寫本頁) '-1^^ --------訂· I — — ---- 經濟部智慧財產局員工消費合作社印製 -38- 447127 A7 一一 B7 五、發明說明(36 ) 多孔Si的厚度:5"m (請先閲讀背面之注意事項再填寫本頁) 其次,基體構件在氧氣氛中於4 0 0 °C被氧化1小時 ,因而使多孔S i的孔的內部表面被熱氧化物膜覆蓋。然 後,以HF去除多孔S i層的表面部份中的氧化物膜。如 此,多孔S i層的表面部份中的孔的內壁不被氧化物膜覆 蓋,而只有多孔S i層的下方部份中的孔的內壁表面被氧 化物膜覆蓋。然後,基體構件在氫中於1 0 4 0°C被烘焙 5分鐘,因而使多孔S i的表面的孔被充塡。然後,在具 有被充塡的孔的多孔S i的表面上,在以下的生長條件下 藉著CVD磊晶生長厚度爲0 . 5gm的單晶S i的p —磊 晶層及厚度爲0 . Ι/iin的單晶S i的n +晶晶層: 來源氣體: S i Η 2 C 1 a / Η 2 氣體流量: 0.5/180 i/min (公升/ 分鐘) 氣體壓力: 80Torr(托)
溫度: 9 5 0 V 經濟部智慧財產局員工消費合作社印製 生長速率: 0_3vm/min (微米/分鐘) 然後,在磊晶生長的S i層的表面區域藉著熱氧化而 形成厚度爲2 0 0 nm的S i 〇2層。 使第一基體構件的S i 〇2層的表面與另一S i基體構 件(第二基體構件)的表面疊置且互相接觸,並且於 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公S ) -39- ^ 447127 __B7_._ 五、發明說明(37 ) 1 1 8 0 °C退火5分鐘,因而獲得強固的結合。 藉著施加外力使結合的基體構件分離,因而使分離就 在? _磊晶層的下方發生。 因爲在多孔S i上的磊晶生長之前,實施了孔的內壁 的氧化,形成的氧化物膜的去除,以及在氫中的烘焙,所 以在藉著以H F的去除而缺乏孔壁上的氧化物膜的多孔 S 1的表面側層展現孔的凝聚.,因而使具有較低的機械強 度的表面側層形成爲就在非多孔層下方的分離層。 結果,可獲得在第二基體構件的S i氧化物膜上具有 n +內埋層的厚度爲1 . 4 # m的單晶S i層。多孔S i不 存留在如此,形成的單晶S i層的表面上,且於單晶S i層 的聱個面積區域上的10 0點處所測量的厚度展現1 . 4 ±0.02#m的均勻度。 然後,實施於1 1 0 0 °C的在氫氣氛中的熱處理1小 時=以原子力顯微鏡評估的在5 0 見方的區域中的表 面粗度爲大約0 . 2nm (平均平方粗度),與商業販賣 的S i晶圓的粗度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶s i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 使第一基體構件承受存留的多孔s i的表面拋光,而 可再次被使用成爲第一或第二基體構件》 〔例5〕 第一單晶S i基體構件的表面在以下的條件下浸在 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填窝本頁) 裝 - ----!.訂------ 經濟部智慧財產局員工消費合作杜印製 -40- 447127 經濟部智慧財產局員工消費合作社印製 A7 B7 » - ~ ------- 五、發明說明(38 ) H F溶液中被陽極化,因而使表面成多孔狀: 電流密度: 7mA/cm2(毫安培/平方公分) 陽極化溶液: H F : Η 2 0 : C 2 Η 5 Ο Η = 1 : 1 : 1 時間: 5分鐘 多孔Si的厚度:5/zm 其次,基體構件在氧氣氛中於4 0 0°C被氧化1小時 ,因而使多孔S i的孔的內部表面被熱氧化物膜覆蓋。然 後,以HF去除多孔S i層的表面部份中的熱氧化物膜。 然後,成爲第一基體構件的晶圓被置於磊晶生長裝置中, 且在氫中於1 0 4 0°C被烘焙5分鐘,以充塡在多孔S i 的表面側的孔。在具有如此被充塡的表面孔的多孔S i的 表面上 > 在以下的生長條件下藉著MO C VD〔金屬有機 化學蒸汽澱積)磊晶生長厚度爲0.5的單晶 G 3 A s 來源氣體: TMG/AsH3/H2 氣體壓力: 8 0 丁 〇 r r (托)
溫度: 7 0 0 °C 使第一基體構件的G a A s層的表面與另一S i基體 構件(第二基體構件)的表面疊置且互相接觸,並且於 -----------1·;-裝--------訂- ί請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -41 - 4471 2 7 A7 ______ B7_ 五、發明說明(39 ) 7 〇 o°c退火1小時,因而獲得強固的結合。 (請先閱讀背面之注意事項再填寫本頁) 藉著施加外力使結合的基體構件分離,因而使分離就 在G a A s嘉晶層的下方發生。 因爲在磊晶生長之前,使多孔S i的表面側層在氫中 的烘焙期間承受以H F對孔壁上的氧化物膜的去除,所以 在缺乏孔壁上的氧化物膜的表面側層展現孔的凝聚,且具 有較低的機械強度,因而形成分離層。 結果,可獲得在第二S i基體構件上的厚度爲0 . 5 izm的單晶G a A s層。於如此形成的單晶G a A s層的 整個區域上的1 0 0點處所測量的厚度展現0 . 5 土 Ο.ΟΙ/zm的均勻度。 然後,因爲G a A s層的表面粗糙且可能有S i的殘 留物,所以實施表面接觸拋光。如此,經拋光的表面粗糙 度與商業販賣的G a A s晶圓的粗糙度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶 G a A s層未顯示產生任何新的晶體缺陷而維持優異的結 晶性。 經濟部智慧財產局員工消費合作杜印製 可使用表面氧化的S i基體構件取代S i基體構件成 爲第二基體構件。並且,可在S i基體構件上或在 G a A s膜上形成澱積的S i 〇2膜之後實施結合。在此種 情況中,最後獲得的基體被使用成爲在絕緣基體構件上的 G a A s 。 使第一基體構件在4 9 %的氫氟酸及3 0 %的過氧化 氫的混合溶液中於攪拌之下承受選擇性蝕刻,以去除存留 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -42- 447127 A7 B7 五、發明說明(4〇 ) 在第一基體構件上的多孔S i ,而可再次被使用成爲第一 或第二基體構件。 <請先閲讀背面之注意事項再填窝本頁) 〔例6〕 在第一單晶S i基體構件上,在以下的生長條件下藉 著CVD磊晶生長厚度爲0 . 02vm的單晶Ge : 來 源 氣 sm. · m. · : G e Η 4 / Η 2 氣 體 流 且 _ 里 · 0 -1 / 18 0 1 /m i η (公升/ 分 鐘) 菊1 體 壓 力: 8 0 Τ 0 r r ( 托) 溫 度 7 0 0 °C 生 長 速 率: : 0 • 0 5 β τη / mi η (微米/分鐘) 然 後, 1在嘉晶G丨 s層上: 1在以下的生長條件下藉著 CVD磊晶.生長厚度爲〇 . 5vm的單晶S i : 經濟部智慧財產局員工消費合作社印製 來源氣體: SiH4Ci2/H2 氣體流量: 0.5/180 Ι/min(公升/ 分鐘) 氣體壓力: 80Torr(托)
溫度: 9 5 0 °C 生長速率: 0.3#m/min (微米/分鐘) -43- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 447127 A7 __B7_ 五、發明說明(41 ) 然後,在磊晶生長的S i層的表面區域藉著熱氧化而 形成厚度爲200nm的SiOa層。 (諳先閲讀背面之注意事項再填寫本頁) 使S i 0 2層的表面與分開的S i基體構件(第二基體 構件)的表面疊置且互相接觸,並且於1 1 8 0°C退火5 分鐘,因而獲得強固的結合。 藉著施加外力使結合的基體構件分離,因而使分離發 生於磊晶S i/Ge界面處。 已知由於S i與G e之間晶格常數的差異,所以缺陷 被引入至界面內。並且,如果任一層爲超薄,則缺陷傾向 於被引入至此超薄膜中。因此,在此例中,缺陷被引入至 G e膜內。因爲此種晶格常數的差異以及缺陷的引入,所 以使得S i /G e界面變弱而造成裂開》 結果,可獲得在S i氧化物膜上厚度爲0 . 5 //m的 單晶S i層。於單晶S i層的整個區域上的_1 0 0點處所 測量的厚度展現501±10nm的均勻度。 另外,實施於1 1 0 0°c的在氫中的熱處理1小時。 以原子力顯微鏡評估的在5 0 見方的區域中的表面粗 經濟部智慧財產局員工消費合作社印製 度爲大約0 · 2nm (均方根),與商業販賣的S i晶圓 的粗度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 使第一基體構件承受藉著表面拋光的存留的G e層的 去除,而可再次被使用成爲第一或第二基體構件。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -44- 4471 2 7 A7 B7 五、發明說明(42 ) 〔例7〕 第一單晶S i基體構件的表面在以下的條件下浸在 H F溶液中被陽極化。 用來形成要首先形成的第一多孔層的條件: 電流密度: 1 mA/cm2(毫安培/平方公分) 陽極化溶液: Η F:H2〇:C2H5〇H=1:1 1 時間: 0 .1分鐘 多孔S i的厚度: 0 .0 2 仁 m 用來形成第二多孔層的條件: 電流密度: 50mA/cm2(毫安培/平方公分 ) 陽極化溶液: HF :H2〇: C2H5〇H=l : 1 : 1 時間: 5秒 多孔Si的厚度:〇.l/zm 用來形成第三多孔層的條件: 電流密度: 7mA/cm2(毫安培/平方公分) 陽極化溶液: HF:H2〇:C2H5〇H=l: 1: 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 -45 - (請先閲讀背面之注意事項再填寫本頁) 裝--------訂i 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 447127 A7 ______B7__ 五、發明說明(43 ) 1 時間: 1分鐘 多孔Si的厚度:lem 在這些陽極化條件下’藉著使用5 0 mA/ c m2電流 --I -----I 1 ΧΛ ill!— ^ · ---I I---^ Ί {請先閲請背面之注意事項再填窝本頁) 密 度 所 形 成 且具有比 第一 多孔 層 厚的厚 度 的 第 二 多 孔 S 層 展 現 較 大 的孔隙度以及變得彳 洁構較脆。 然 後 基 體構件在 氧氣 氛中 於 4 0 0 DC 被 氧 化 1 小 時 > 因 而 使 多 孔 S i的孔 的內 部表 面 被熱氧 化 物 膜 覆 蓋 〇 然 後 S 成 爲 第 — 基體構件 的晶 圓被 放 置在嘉 晶 生 長 裝 置 中 > 且 在 氫 氣 氛 中 於1 0 4 0 t: 被烘 焙 5分鐘 ? 因 而 使 多 孔 S i 的 表 面 側 的孔被充塡 。結: 果,, 以 1 m A / ( :Ώ ti 2 的 蕾 J't *! 流 密 度 形 成 的 最 外 層的第一 多孔 S i 層 轉變成 非 多 孔 狀 能 1» 隨 後 在 轉 變 成 非多孔狀 態的 層上 9 在以下 的 生 長 條 件 下 藉 著 C V D 磊 晶 生長厚度爲0 .3 β r η的單晶S i 來 源 氣 驢 體 : S i Η 2 C 1 2 :/ Η 2 氣 體 Pa 流 量 0 .5 / 1 8 0 1 / m i η ( 公 升 / 分 鐘) 氣 體 壓 力 • 8 〇 T 〇 r r (托) 溫 度 9 5 0 °C 生 長 速 率 * 0 .3 β m / mi η ( 微 米. / : 分鐘 ) 然 後 T 在嘉晶生 長的 Si 層 的表面 區 域 藉 著 熱 氧 化 而 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -46- 447127 A7 ------ B7 五、發明說明(44 ) 开/成厚度爲200nrn的S i 〇2層。 以N 2電漿表面處理分開的石英基體構件(第二基體構 件)並以水淸洗然後,使第一基體的S i 〇2層的表面與 石英基體構件的電漿處理過的表面疊置且互相接觸,並且 於4 0 〇°C實施熱處理6 0分鐘,因而獲得強固的結合。 藉著施加外力使結合的基體構件分離,亦即,藉著造 成就在非多孔層S i層下方的具有較大孔隙度的層的破壞 ’以分成兩個基體構件。 因爲在多孔S i上嘉晶生長之前,藉著在氯中的供培 使第一多孔S i層成非多孔狀,所以以5 OmA/cm2電 流密度所形成且設置成就在非多孔S i下方的多孔S i層 變成具有最高孔隙度的層。 結果,可獲得在第二基體構件的S i氧化物膜上的厚 度爲0 _ 2//m的非多孔狀單晶S i層。多孔Si不存留 在單晶S i層的表面上。於如此形成的單晶s i層的整個 區域上的1 0 0點處所測量的厚度展現2 Ο 1 ±4 nm的 均勻度。 另外,實施於1 0 0 0°C或更低的在氫中的熱處理3 小時。以原子力顯微鏡評估的在5 0 /zm見方的區域中的 表面粗糙度爲大約0 . 2 nm (均方根),與商業販賣的 Si晶圓的粗糙度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 使第一基體構件承受在4 9%的氫氟酸及3 0%的過 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -47 - (請先閲續背面之注意事項再填寫本頁) .--Vr 裝-----!一訂--------- 經濟部智慧財產局員工消費合作社印製 ^ 447127 A7 _______B7__ 五、發明說明(45 ) (請先閲讀背面之庄意事項再填寫本頁) 氧化氫的混合溶液中於攪拌之下的選擇性蝕刻,以去除存 留在第一基體構件上的多孔S i 。然後,使第一基體構件 承受在氫氣氛中退火,因而可再次被使用成爲第一或第二 基體構件。第三多孔層可省略。 〔例8〕 第一單晶S i基體構件的表面在以下的條件下浸在 H F溶液中被陽極化》 用來形成要首先形成的第一多孔層的條件: 電流密度: lmA/cm2(毫安培/平方公分) 陽極化溶液: HF:H2〇:C2Hs〇H=1:1: 1 時間: 0 . 2 5分鐘 多孔Si的厚度:〇.〇5//m 用來形成第二多孔層的條件: 經濟部智慧財產局員工消費合作社印製 電流密度: 50mA/cm2(毫安培/平方公分 ) 陽極化溶液:. HF : H2O : C2HsOH=1 : 1 : 1 時間: 5秒 多孔Si的厚度:O.lym 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -48- 447121 A7 ____B7__ 五、發明說明(4ό ) .用來形成第三多孔層的條件: 電流密度: 7mA/cm2(毫安培/平方公分) 陽極化溶液: HF:H2〇:C2H5〇H=l:l: 1 時間: 1分鐘 多孔Si的厚度:1仁m 在這些陽極化條件下,以5 OmA/cm2電流密度所 形成的第二多孔S i層變得比第一多孔層厚,且展現最大 的孔隙度,因而第二多孔S i層變得在結構上較脆。 然後基體構件在氧氣氛中於4 0 0 °C被氧化1小時, 因而使多孔S i的孔的內部表面被熱氧化物膜覆蓋。然後 ,成爲第一基體構件的晶圓被放置在氫烘焙裝置中,且在 氫氣氛中於1 0 4 0°C被烘焙5分鐘,因而使多孔S i的 表面側的孔被充塡。結果,以1 m A / c m 2的電流密度形 成的最外層的第一多孔S i層轉變成非多孔狀態。如此獲 得的非多孔層爲具有優異品質的單晶層= 然後,在不實施蒸汽磊晶生長之下,在磊晶生長的 S i層的表面區域藉著熱氧化而形成厚度爲2 0 nm的 S i 0 2 層。 使S i 〇2層的表面與另一 S i基體構件(第二基體構 件)的表面疊置且互相接觸,並且於1 1 8 0°C實施熱處 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (諳先閲讀背面之注意事項再填寫本頁) ----I I--訂---------1 經濟部智慧財產局員工消費合作社印製 -49- 經濟部智慧財產局員工消費合作社印製 447127 A7 __'__B7_ 五、發明說明(47 ) 理5分鐘,因而獲得強固的結合。 藉著施加外力使結合的基體構件分離,亦即,藉著造 成具有最大孔隙度的層的破壞,以分成兩個基體構件。 多孔S i的表面上的熱處理具有移動s i原子的功能 ,因而充塡表面側上的孔。並且,H2去除表面氧化物膜且 防止其再生(N. Sato等人在1 9 9 6年的J. Electrochem. Soc.,Vol· 142,No. 9 第 3 1 1 6 頁的報告)。在 Η 2 烘焙 中,構成第一多孔S i層的S i原子被消耗以充塡孔,因 而使以5 OmA/cm2電流密度所形成且設置成就在非多 孔狀單晶S ί的最外層下方的第二多孔S i層展現最高的 孔隙度: 結果,可獲得在第二基體構件的S i氧化物膜上的厚 度爲40η ιώ的單晶S i層。於如此形成的單晶S i層的 整個區域上的1 0 0點處所測量的厚度展現4 0 ± 0 . 8 n m的均句度。 另外,實施於1 0 0 0°C的在氫中的熱處理1小時。 以原子力顯微鏡評.估的在5 0 見方的區域中的表面粗 糙度爲大約0 . 2nm (均方根),與商業販賣的S i晶 圓的粗糙度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 使第一基體構件承受在4 9%的氫氟酸及3 0%的過 氧化氫的混合溶液中於攪拌之下的選擇性蝕刻,以去除存 留在第一基體構件上的多孔S i。然後,使第一基體構件 {請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -50- 447127
五、發明說明(48 ) 承受在氫氣氛中退火,因而可再次被使用成爲第一或第二 基體構件。第三多孔層可省略。 〔例9〕 第一單晶S i基體的表面在以下的條件下浸在H F溶 液中被陽極化,因而使表面成多孔狀: 電流密度: lmA/cm2(毫安培/平方公分) 陽極化溶液: HF:H2〇:C2H5〇H=l:1: 1 時間: 0 . 5分鐘 多孔Si的厚度:O.lem 然後基體構件在氧氣氛中於4 0 0°C被氧化1小時, 因而使多孔S i的孔的內部表面被熱氧化物膜覆蓋。然後 I: ,成爲第一基體構件的晶圓被放置在磊晶生長裝置中,且 在氫氣氛中於1 0 4 0°C被烘焙5分鐘,因而使多孔S i 的表面側的孔被充塡。隨後,在如此形成的多孔S i上, 在以下的生長條件下藉著CVD磊晶生長厚度爲〇 . 3 4 m的單晶S i : 來源氣體: SiH2Cl2/H2 氣體流量: 0.5/180 Ι/min (公升/ 分鐘) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -51 - (請先閱讀背面之注意事項再填寫本頁} -λι 裝 丨訂---------. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 447 1 2 7 A7 ____B7__ 五、發明說明(49 ) 氣體壓力: 80Torr(托) 溫度: 9 5 0 °C ' 生長速率: 0.34m/min(微米/分鐘) 然後,在磊晶生長的S i層的表面區域藉著熱氧化而 形成厚度爲2 0 0 nm的S i 〇2層。 使S丨〇2層的表面與另一 s i基體構件(第二基體構 件)的表面疊置且互相接觸,並且於1 1 8 0°C實施退火 5分鐘|因而獲得強固的結合》 藉著施加外力使結合的基體分離,以藉著薄多孔層分 開二者。 結果,可獲得在第二基體構件的S i氧化物膜上的厚 度爲0 . 的單晶S i層。未轉變成非多孔狀態而存 留的多孔層在分離後不存留成爲層,而只存留成爲單晶 S i層上的表面粗糙度。於如此形成的單晶S i層的整個 區域上的1 0 0點處所測量的厚度展現2 0 1 ±4 nm的 均勻度。 對於對表面性質非常敏感的應用,例如薄膜電晶體的 製造,另外實施於1 1 0 0°C的在氫氣氛中的熱處理1小 時。以原子力顯微鏡評估的在5 0 見方的區域中的表 面粗糙度爲大約0·2nm(均方根),與商業販賣的 S i晶圓的粗糙度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性。 I n H 1. * n )aJI . (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -52- 經濟部智慧財產局員工消費合作社印製 4471 2 7 A7 ---------B7_ 五、發明說明(so ) 使表面粗糙的第一基體構件在不蝕刻或拋光下承受藉 著氫退火的表面平滑處理,因而可再次被使用成爲第一或 第二基體構件。 〔例 1 0〕 . 第一單晶S i基體構件的表面在以下的條件下浸在 H F溶液中被陽極化,因而使表面成多孔狀: 電流密度: lmA/cm2(毫安培/平方公分) 陽極化溶液· HF:H2〇: C2H5〇H=l : 1 ·· 1 時間: 1分鐘 多孔Si的厚度:〇.2#m 然後,基體構件在不氧化多孔層中的孔的內部表面下 被放置在磊晶生長裝置中,且在氫氣氛中於1 〇 4 or被 烘焙5分鐘,因而使多孔s i的表面側上的孔被充塡。隨 後,在如此形成的多孔S i上,在以下的生長條件下藉著 CVD磊晶生長厚度爲0 . 3#m的單晶S i : 來源氣體: SiHaCIs/Hs 氣體流量: 0.5/180 Ι/min(公升/ 分鐘) 氣體壓力: 8〇Torr(托) _本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱〉 -53- — — — — — — — — — — Λ r 裝· — — — 訂·!1"" — "'「 (請先閱讀背面之注意事項再填寫本頁) 447127 A7 ________ B7 五、發明說明⑸)
溫度: 9 5 0 °C 生長速率: 〇· 3vm/min (微米/分鐘) 然後’在磊晶生長的S i層的表面區域藉著熱氧化而 形成厚度爲2 0 0 nm的S ί 〇2層》 使S i 〇2層的表面與另一 s i基體構件(第二基體構 件)的表面疊置且互相接觸,並且於1 1 8 0°C實施退火 5分鐘,因而獲得強固的結合。 藉著施加外力使結合的基體分離,以藉著未被轉變成 非多孔狀態而存留的多孔層的薄的部份分開二者。 結果,可獲得在S i氧化物膜上的厚度爲〇 . 2#m 的單晶S i層。因.爲多孔S i層的孔的內壁在磊晶生長之 前未被氧化,所以就在磊晶層下方的多孔S i變脆。並且 ,因爲變脆的多孔層非常薄,所以在分離後不存留成爲層 ,而只存留成爲單晶S i層上的表面粗糙度。於如此形成 的單晶s i層的整個區域上的1 〇 〇點處所測量的厚度展 現2 0 1±4ηπι的均勻度。 另外,實施於1 1 0 0°C的在氫氣氛中的熱處理1小 時。以原子力顯微鏡評估的在5 0 見方的區域中的表 面粗糙度爲大約0.2nm(均方根),與商業販賣的 S i晶圓的粗糙度相等。 以透射電子顯微鏡觀察截面證實磊晶生長的單晶S i 層未顯示產生任何新的晶體缺陷而維持優異的結晶性a 藉著以4 9 %的氫氟酸及3 0 %的過氧化氫的混合溶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -54- (請先閲讀背面之注意事項再填寫本頁) 裝'-------訂---------? 經濟部智慧財產局員工消費合作杜印製 447127 A7 _B7__ 五、發明說明(52 ) 液的稍微表面蝕刻來去除第一基體構件上的表面粗糙度。 然後,使第一基體承受氫退火,因而可再次被使用成爲第 —或第二基體構件。 〔例 1 1〕 由單晶S i晶圓構成的第一基體構件的表面在以下的 條件下浸在H F溶液中被陽極化,因而使表面成多孔狀。 用來形成要首先形成的第一多孔層的條件: 電流密度: lmA/cm2(毫安培/平方公分) 陽極化溶液: HF:H2〇:C2H5〇H=l:l: 1 時間: 0.1分鐘 多孔s i的厚度:0 . 0 2从Π1 用來形成其次要形成的第二多孔層的條件: 電流密度: 5〇mA/cm2 (毫安培/平方公分 ) 陽極化溶液: HF:H2〇: C2H5〇H=l : 1 : 1 時間: 5秒 多孔Si的厚度:O.lvm 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 -----訂------- 經濟部智慧財產局員工消費合作社印製 -55- 447127 A7 __;____B7 五、發明說明(53 ) (请先閱讀背面之沒意事項再填窝本頁) 在這些陽極化條件下,以5 0 m A / c m 2電流密度所 形成的第二多孔I層變得比第一多孔層厚,且展現較大的 孔隙度,因_而變成結構上較脆 然後基體構件在氧氣氛中於4 0 Ot被氧化1小時, 因而使多孔S i的孔的內部表面被熱氧化物膜覆蓋。然後 ,晶圓被放置在磊晶生長裝置中,且在氫氣氛中於 1 0 4 0 °C被烘焙5分鐘,因而使第一多孔層轉變成非多 孔狀單晶S i層。第二多孔層設置成就在非多孔狀單晶 S i層的下方。 隨後’在如此形成的非多孔狀S i ,在以下的生長條 件下藉著CVD磊晶生長厚度爲〇 . 3/im的單晶S i : 來 源 氣 體: S i Η 2 C 1 2 / H 2 氣 體 流 里 . 0 • 5 / 1 8 0 1 /m i n (公升 / 分 鐘 ) 氣 體 壓 力: 8 0 τ 〇 r r (托 ) 溫 度 9 5 0 °C 生 長 速 率: 0 3 μ m / mi n (微米/分鐘) 然 後, 在嘉晶生 長 的 S i 層 的表 面 區域藉著熱氧化 而 經濟部智慧財產局員工消費合作社印製 形成厚度爲2 0 nm的S i 〇2層。 分開地,預備單晶S i晶圓成爲第二基體構件β 使第一基體上的S i 〇2層的表面與第二基體構件的 S i表面疊置且互相接觸,並且於1 1 8 0°C實施退火5 -56- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 447 12 7 A7 B7 五、發明說明(64 ) 分鐘,因而獲得強固的結合。 <諳先閲讀背面之注意事項再填寫本頁) 藉著施加外力使成爲由結合的兩基體構件.所構成的複 合構件的結合的晶圓分離.,以藉著具有較大孔隙度的第二 多孔層分開二者。 如前所說明,在磊晶生長之前的在氫中的烘焙造成構 成第一多孔S i的原子的遷移而充塡孔,因而形成與磊晶 層整合的非多孔層,而形成非多孔狀單晶S i層。 結果,可獲得在S i氧化物膜上的厚度爲〇 . 2 /zm 的單晶S i層》於如此形成的單晶S i層的整個區域上的 1 0 0點處所測量的厚度展現2 0 1 土 4 nm的均勻度。 因爲在第二基體構件上的非多孔狀單晶S i層的表面粗糙 ,所以實施於1 1 0 0°C的在氫中的熱處理1小時。以原 子力顯微鏡評估的在5 0 見方的區域中的表面粗糙度 爲大約0 2 n m (均方根)。 經濟部智慧財產局員工消費合作社印製 藉著在4 9 %的氫氟酸及3 0%的過氧化氫的混合溶 液中於攪拌之下的選擇性蝕刻來去除存留在第一基體構件 上的表面粗糙度。然後使第一基體構件承受在氫氣氛中的 退火,因而再次被使用成爲第一或第二基體構件。 在上述的每一例子中,可藉著使用一第一基體構件, 在第一基體構件的兩表面上均形成上述的層,且將二第二 基體構件結合於兩表面並將二第二基體構件從結合的構件 分離,而同時製造兩個so I基體。 在以上的例子中,在結合的基體構件分離之後,採用 拋光,熱處理,或蝕刻來去除存留在第一基體構件上的多 -57- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 447127 A7 ___B7__ 五、發明說明(55 ) 孔S i層。在蝕刻的情況中’可採用以下的選擇性蝕刻液 :· 體成爲蝕刻劑: 氫氟酸; 氫氟酸+過氧化氫溶液; 氫氟酸+乙醇; 氫氟酸+乙醇+過氧化氫溶液: 含有緩衝劑的氫氟酸; 含有緩衝劑的氫氟酸+過氧化氫溶液; 含有緩衝劑的氫氟酸+乙醇; 含有緩衝劑的氫氟酸+乙醇+過氧化氫溶液。 並且,甚至在使用一般的s i蝕刻液體時,也可藉著 多孔S i的非常大的表面面積達成選擇性蝕刻至某一程度 〇 如前所說明,因爲根據本發明,在第二基體構件的分 離表面上大致沒有存留的層,所以可省略分離表面的選擇 性蝕刻或選擇性拋光,因而可不昂貴地製造基體。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -58- (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 447 1 2 7 A8 BS C8 D8 六、申請專利範圍 1.—種基體的製造方法,包含以下步驟: (請先聞讀背面之注意事項再填寫本頁) 預備具有第一層及設置在第一層上且相鄰於第一層的 第二層的第一基體構件; 將第一基體構件結合於第二基體構件; 分離第一基體構件與第二基體構件,以將第二層轉移 至第二基體構件上’其中第一基體構件與第二基體構件的 分離是藉著第一層與第二層的界面來實施;及 在分離步驟之後’使第二層承受在非氧化氣氛中的熱 處理。 2·如申請專利範圍第1項的基體的製造方法,其中 在第一基體構件的表面上形成多孔區域之後,使多孔區域 的表面部份的表面側部份成非多孔狀,以形成非多孔狀態 的第二層及多孔狀態的第一層。 3 .如申請專利範圍第1項的基體的製造方法,其中 由於第一層的分離而暴露的第二層的表面在不採用選擇性 蝕刻或選擇性拋光下藉著在非氧化氣氛中的熱處理而平滑 化= 經濟部智慧財產局員工消費合作社印製 4 .如申請專利範圍第1項的基體的製造方法,其中 第一多孔層及具有比第一多孔層的孔隙度高的孔隙度的第 二多孔層形成在第一基體構件的表面上,且 使第一多孔層成非多孔狀以形成非多孔狀態的第二層 ,使得第二:層形成在第二多孔層上且相鄰於第二多孔層。 5 .如申請專利範圍第1項的基體的製造方法,其中 多孔層形成在第一基體構件的表面上,且包含非多孔層的 本紙張尺度適用中國國家標準(CNS )八4規《格(210 X 297公釐) 〇g 447127 A8 B8 C8 D8 六、申請專利範圍 第二層是在不氧化多孔層的孔的壁表面下藉著磊晶生長而 形成。 (請先聞讀背面之注意事項再填寫本頁) 6 _如申請專利範圍第1項的基體的製造方法,其中 於第一層與第二層的界面處實施離子植入^ 7 ♦如申請專利範圍第1項的基體的製造方法,其中 多孔層形成在第一基體構件的表面上,然後多孔層的 孔的壁表面被氧化,且 去除在多孔層的表面側上的氧化物膜,然後使多孔層 的表面側承受在非氧化氣氛中的熱處理。 8 .如申請專利範圍第1項的基體的製造方法,其中 第一多孔層,具有比第一多孔層的孔隙度高的孔隙度 的第二多孔層,及具有比第二多孔層的孔隙度低的孔隙度 的第三多孔層形成在第一基體構件的表面上,且 使第一多孔層成非多孔狀,第二多孔層相鄰於非多孔 狀的層。 9 .如申請專利範圍第8項的基體的製造方法,其中 在使第一多孔層成非多孔狀之後,實施磊晶生長。 經濟部智葸財產局員工消費合作社印製 1 0 .如申請專利範圍第1項的基體的製造方法,其 中 多孔層形成在第一基體構件的表面上,且多孔層的孔 的壁表面被氧化,且 使具有氧化的孔壁的多孔層承受在還原氣氛中的熱處 理》 11.如申請專利範圍第10項的基體的製造方法, 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X 297公釐) -00- AB,CD 經濟部智慧財產局員工消費合作社印製 447127 六、申請專利範圍 其中在藉著熱處理而成非多孔狀的表面上實施磊晶生長。 1 2 ·如申請專利範圍第1項的基體的製造方法,其 中 在第一基體構件的表面上形成多孔層之後,在不氧化 多孔層之下,使多孔層承受在非氧化氣氛中的熱處理,以 使多孔層的表面成非多孔狀,且 在成非多孔狀的表面上實施磊晶生長。 1 3 .如申請專利範圍第1項的基體的製造方法,其 中第一基體構件包含砍11 1 4 .如申請專利範圍第1項的基體的製造方法,其 中第一層包含多孔材料。 15.如申請專利範圍第1項的基體的製造方法,其 中第二層包含非多孔材料。 1 6 .如申請專利範圍第1項的基體的製造方法,其 中第二層包含非多孔狀半導體層及設置在其上的氧化物層 〇 1 7 .如申請專利範圍第1項的基體的製造方法,其 中第二層包含導電型式或雜質濃度不同的多個層。 1 8 .如申請專利範圍第1項的基體的製造方法,其 中在第二層形成之前,第一層的多孔層中的孔的壁表面於 低溫被氧化,且去除在多孔層的表面附近的壁表面上的氧 化物膜。 1 9 .如申請專利範圍第1項的基體的製造方法,其 中第二層包含藉著熱處理使多孔層的至少表面側部份成非 本紙張尺度適用中國國家標率(CNS >A4規格(210X297公釐)—61 - 、—聋-- (請先閲讀背面之注意事項i填寫本頁) 章
    447127 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 多孔狀而形成的層’及形成在成爲非多孔狀的層的表面上 的氧化物膜。 2 0 .如申請專利範圍第1 9項的基體的製造方法, 其中熱處理是在氫中實施。 2 1 .如申請專利範圍第1項的基體的製造方法,其 中分離後的第一基體構件被再使用》 2 2 .如申請專利範圍第1項的基體的製造方法,其 中分離是藉著壓力’牽引力,剪力,插入楔形物,熱處理 ,氧化,施加振動,或線切割而實施。 2 3 .如申請專利範圍第1項的基體的製造方法,其 中第二基體構件的至少要結合的表面包含矽氧化物或矽。 2 4 .如申請專利範圍第1項的基體的製造方法,其 中第二基體構件包含光透射性構件。 2 5 .如申請專利範圔第4項的基體的製造方法,其 中第一孔層的厚度小於第二多孔層的厚度。 2 6 . —種基體’由如申請專利範圍第1項的基體的 製造方法製得。 2 7 . —種半導體基體的製造方法,包含以下步驟: (a )預備包含在多孔層上的非多孔狀單晶層的第一 基體; (.b )將第一基體結合於第二基體,使得非多孔狀單 晶層位在結合的基體的內部而形成複合結構; (c)在多孔層與非多孔狀單晶層之間的界面處分離 複合結構,以將非多孔狀單晶層轉移至第二基體上;及 (請先聞讀背面之注意事項再填寫本頁) -裝- 訂 ,象_ 本紙掁尺度逋用中國國家標準(CNS )八4規格(2I0X297公釐) -62- 447127 A8 B8 C8 D8 六、申請專利範圍 (d )使非多孔狀單晶層承受在非氧化氣氛中的熱處 理。 2 8 .如申請專利範圍第2 7項所述的半導體基體的 製造方法,其中非氧化氣氛爲含有氫的還原氣氛° 2 9 .如申請專利範圍第2 7項所述的半導體基體的 製造方法,其中形成複合結構的步驟是藉著將第一基體經 由一絕緣層而結合於第二基體來實施° 3 〇 .如申請專利範圍第2 9項所述的半導體基體的 製造方法,其中絕緣層是藉著氧化非多孔狀單晶層的表面 而形成。 3 1 .如申請專利範圍第2 9項所述的半導體基體的 製造方法,其中絕緣層是形成在第二基體上的絕緣層。 3 2 .如申請專利範圍第2 7項所述的半導體基體的 製造方法,其中非多孔狀單晶層爲單晶矽層。 3 3 .如申請專利範圍第2 9項所述的半導體基體的 製造方法,其中多孔層是藉著陽極化單晶矽而形成。 經濟部智慧財產局員工消費合作社印製 3 4 ·如申請專利範圍第2 7項所述的半導體基體的 製造方法,其中分離步驟(c )係執行成使得非多孔狀單 晶層在轉移至第二基體上之後在非多孔狀單晶層的表面上 不存留有任何殘餘物》 -63- 本紙張尺度適用申國國家標準(CNS)A4規格(210X297公釐)
TW087104399A 1997-03-26 1998-03-24 Substrate and production method thereof TW447127B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7351897 1997-03-26

Publications (1)

Publication Number Publication Date
TW447127B true TW447127B (en) 2001-07-21

Family

ID=13520554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104399A TW447127B (en) 1997-03-26 1998-03-24 Substrate and production method thereof

Country Status (8)

Country Link
US (2) US6221738B1 (zh)
EP (1) EP0867921A3 (zh)
KR (1) KR100265539B1 (zh)
CN (1) CN1139969C (zh)
AU (1) AU744654B2 (zh)
CA (1) CA2233096C (zh)
SG (1) SG63832A1 (zh)
TW (1) TW447127B (zh)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Soiウエーハの製造方法
US7294535B1 (en) * 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6890827B1 (en) * 1999-01-13 2005-05-10 Agere Systems Inc. Method of fabricating a silicon on insulator transistor structure for imbedded DRAM
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
JP2001284622A (ja) 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
DE10032579B4 (de) * 2000-07-05 2020-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
EP1386349A1 (en) * 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US6806171B1 (en) 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
JP2003110108A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体装置の製造方法及びその構造
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7202139B2 (en) * 2002-02-07 2007-04-10 Taiwan Semiconductor Manufacturing Company , Ltd. MOSFET device with a strained channel
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
CN100391004C (zh) 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
EP1595285A1 (de) * 2003-01-30 2005-11-16 X-FAB Semiconductor Foundries AG Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
TW200500290A (en) * 2003-02-10 2005-01-01 Reveo Inc Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US6967167B2 (en) * 2003-09-30 2005-11-22 International Business Machines Corporation Silicon dioxide removing method
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
CN1317739C (zh) * 2004-11-23 2007-05-23 中国电子科技集团公司第二十四研究所 在具有图形的绝缘硅基衬底上制作硅薄膜的方法
DE102004060363B4 (de) * 2004-12-15 2010-12-16 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US7459344B2 (en) * 2006-08-10 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming micromachined structure
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
US7868374B2 (en) * 2008-02-21 2011-01-11 International Business Machines Corporation Semitubular metal-oxide-semiconductor field effect transistor
WO2010021623A1 (en) * 2008-08-21 2010-02-25 Midwest Research Institute Epitaxial growth of silicon for layer transfer
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
DE102009053262A1 (de) * 2009-11-13 2011-05-19 Institut Für Solarenergieforschung Gmbh Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere einer Solarzelle, mit einem solchen Halbleiterschichtsubstrat
CN101789466B (zh) * 2010-02-10 2011-12-07 上海理工大学 太阳能电池制作方法
JP5460418B2 (ja) * 2010-03-29 2014-04-02 オリジン電気株式会社 接合部材の製造方法及び接合部材製造装置
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微系统与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
WO2016090636A1 (zh) * 2014-12-12 2016-06-16 浙江中纳晶微电子科技有限公司 一种晶圆临时键合及分离的方法
CN110676205B (zh) * 2019-09-17 2023-01-06 中国电子科技集团公司第十一研究所 芯片的衬底的多次使用方法及红外探测器
CN110890418B (zh) * 2019-12-02 2021-11-05 中国科学院上海微系统与信息技术研究所 一种具有双埋氧层的晶体管结构及其制备方法
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3177084D1 (en) * 1980-04-10 1989-09-21 Massachusetts Inst Technology Method of producing sheets of crystalline material
US4445965A (en) 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US4906594A (en) * 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
JPH01131031A (ja) * 1987-11-16 1989-05-23 Seiko Epson Corp ガラス転写体の製造方法
DE3888184D1 (de) 1988-11-17 1994-04-07 Ibm Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich.
CA1315574C (en) * 1989-02-02 1993-04-06 Aron M. Rosenfeld Colour change devices incorporating thin anodic films
ATE217447T1 (de) 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
US5750000A (en) 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69334324D1 (de) 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
EP1179842A3 (en) * 1992-01-31 2002-09-04 Canon Kabushiki Kaisha Semiconductor substrate and method for preparing same
JP3261685B2 (ja) 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
TW330313B (en) 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
SG55413A1 (en) 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method

Also Published As

Publication number Publication date
CN1206221A (zh) 1999-01-27
CA2233096C (en) 2003-01-07
EP0867921A2 (en) 1998-09-30
SG63832A1 (en) 1999-03-30
KR19980080687A (ko) 1998-11-25
EP0867921A3 (en) 1999-03-17
AU5952298A (en) 1998-10-01
AU744654B2 (en) 2002-02-28
KR100265539B1 (ko) 2000-09-15
US6221738B1 (en) 2001-04-24
CN1139969C (zh) 2004-02-25
CA2233096A1 (en) 1998-09-26
US6569748B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
TW447127B (en) Substrate and production method thereof
TW404061B (en) Semiconductor substrate and method of manufacturing the same
JP3352340B2 (ja) 半導体基体とその製造方法
US6054363A (en) Method of manufacturing semiconductor article
EP0843345B1 (en) Method of manufacturing a semiconductor article
JP3293736B2 (ja) 半導体基板の作製方法および貼り合わせ基体
TW424330B (en) Semiconductor article and method of manufacturing the same
CA2220600C (en) Method of manufacturing semiconductor article
US20030087503A1 (en) Process for production of semiconductor substrate
CA2233132C (en) Semiconductor substrate and process for producing same
JPH10200080A (ja) 半導体部材の製造方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JP3293767B2 (ja) 半導体部材の製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP2002118242A (ja) 半導体部材の製造方法
JP3293766B2 (ja) 半導体部材の製造方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法
JP3796358B2 (ja) 半導体基板の作製方法及び基板から半導体層を分離する方法
JP2001291851A (ja) 半導体部材の製造方法
JP2002289818A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees