^45 5 〇 2 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（i ) 本發明係有關於一半導體記憶體’及特別是指，適合 用作如一動態隨機存取記憶體【下文中以DRAM代表】的 一記憶體的一半導體記憶體，及該半導體記憶體具有感測 放大器用以經一位元線接收對應一選定字元線的一記憶體 5 晶胞之資料與放大已接收的資料。 近來，在由DRAMs代表增加容量的半導體記憶體中， 為了降低功率消耗之目的，低於一外部電力供應電壓的一 内部降壓（step-down )電壓通常用作由一記憶體晶胞之儲 存電荷所決定的一位元線電壓。 10 無論如何，在藉由放大從記憶體晶胞輸出的微電荷來重 寫一 DRAM之一記憶體晶胞内的一感測放大器中，當電壓 下降時，驅動能力下降與重寫時間增加。這使DRAM之週 期時間與存取時間增加。為了縮短重寫時間，一加速型感 測放大器已經如揭露在日本專利已公開的第2-18784或5- 15 62467號中被提出。 第1圖係顯示使用習用加速型感測放大器之一 DRAM 的一局部架構之一示意圖。在這DRAM中，大量的記憶體 晶胞陣列以矩陣方式被形成在一晶片上，及包括--與個 別的記愧體晶胞陣列對應的感測放大器。 20 參考第1圖，一記憶體晶胞1包括一金屬氧化半導體（下 文中簡稱MOS)電晶體及一電容元件。雖然僅一記憶體晶 胞1被顯示在第1圖中，實際上大量的記憶體晶胞係以一 矩陣方式在排列。諸記憶體晶胞1的電晶體之閘極係連接 至對應此記憶體晶胞1的一字元線此電晶體之汲極 第4頁 — — —1111111 — — « - — —lull — — — — — — Hi I - <請先閲讀背面之注意事項再填寫本頁> 本Λ張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） A7 A7 經濟部智慧財產局員工消費合作社印製 20 B7 五、發明說明（2 ) 、 係連接至對應此記憶體晶胞1的一位元線BL。 一列解碼器2解碼一列位址信號及從在--與以一矩陣 方式形成的記憶晶胞陣列的各列對應的字元線WL間啟動 連接至一記憶體晶胞1的字元線WL來存取。一行解碼器 5 3解碼一行位址信號及從在一一與以一矩陣方式形成的記 憶體晶胞陣列之各行對應的數對位元線BL和/BL間選擇連 接至一記憶體晶胞1的一對位元線BL和/BL來存取。此行
解碼器3導通一對應行閘5及連接選定的位元線對bl與/BL 至一資料匯流排。 10 參考標號4.!至4_n代蠢以--與這些對的位元線BL和 /BL對應來被形成的正反/感測放大器。各感測放大器放大 根據儲存在資料讀取中已存取的記憶體晶胞丨之電容元件 内的電荷而在一對位元線BL與/BL上產生的一差異電壓。 上述的行閘5係供連接對應從行解碼器3至一資料匯流排 15的一輸出信號的的一對位元線BL與/BL·用的一行選擇電晶 體。一位元線預先充電/均衡電路7預先充電一對位元線虹 與/BL及一正反器之輸入/輸出節點至一預先充電電壓 (典型的VII/2 )。 參考仏號8代表為被逹接在一起的感測放大器至七 之正反器6的高電位端之一信號線。在此信號線8上的-信號係以PSA表示。參考標號9代表為被連接在一起的正 反器6的低電位端之_信號線。在此信號線9上的一信號 係以NSA代表。當信號psA肖㈣分別改變至高與餘 準及這些位準到達一定的位準時，各正反器6開始進行啟 , 裝-------訂---------線 ί請先閱讀背面之注意事項再填窝本頁)
經濟部智慧財產局員工消費合作社印*J^ 44^5〇2 a7 --*---B7______ 五、發明說明（3 ) 動。 參考標號11代表連接信號線8與一外部電壓VCC之電 力供應之間的一 p型MOS電晶體；12為連接信號線8與 一内部降壓電壓VII之電力供應之間的一 p型m〇S電晶 5體；及13為連接信號線9與接地電壓之電力供應之間的一 η型MOS電晶體。這些電晶體11至13構成感測放大器4ι 至4，n之一驅動電路（感測放大驅動器）β 一感測放大驅動 控制電路10控制三電晶體11至13之開/關。 在前述裝置中，為了寫入資料至一記憶體晶胞1中，一 10列解碼器2解碼一列位址信號及啟動連接至資料應被儲存 於其中的記憶體晶胞1之一字元線WL。行解碼器3亦解 碼一行位址信號並輸出一行選擇信號至對應行選擇電晶體 5之閘極’致使連接至資料將被儲存於其中的記憶體晶胞1 之一對位元線BL與/BL被連接至資料匯流排。 15 根據資料被寫入、及對應電荷被儲存在存取記憶體晶胞 1之電容元件中，在位元線BL與/BL中的一條改變至高位 準和另一條改變至低位準。當藉由列解碼器2的字元線WL 之啟動在此後被停止時’存取記憶體丨之電晶體被截止， 及儲存在電容元件中的電荷被保持儲存。因此，資料被儲 20 存在記憶體晶胞1中。 為了從一記憶體晶胞1中讀取資料，列解碼器2解碼一 列位址信號及啟動連接至資料將由其中被讀取的記憶體晶 胞1之一字元線WL·。因此，一差異電壓對應儲存在將被 存取的記憶體晶胞1之電容元件中電荷數量而被產生在一 第6頁 木紙張尺度適用中國國家標準<CNS)A4規輅（210x297公釐） I- I I ^ I I I ί I ^ I I ^ - I n n ^ n I I I .1 ϋ ϋ il· I 1 I 先閱讀背面之注帝？^項再填寫本頁> 經濟部智慧財產局員Η消費合作社印製 A7 B7 五、發明說明（4 ) 對位元線BL與/BL上。 當電晶體11至13在此後的個別適當的時間被導通時， 信號PSA與NSA開始分別改變至高與低位準。當這些信 號PSA與NSA到達一定位準時，感測放大器之正反器6 5開始進行啟動及在這對位元線BL與/BL上的差異電壓增加 之一方向下操作。 行解碼器3解碼一行位址信號及輸出一行選擇信號至對 應的行選擇電晶體5’藉以讓連接至資料將由其中被讀取 的記憶體晶胞的此對位元線BL與/BL連接至資料匯流排。 iO因此，資料從記憶體晶胞1被讀出而在位元線BL與/BL上 被放大以及經資料匯流排輸出或重寫入此記憶體晶胞i 中。 在加速型丨放大器中’當感測放大器4_,至4_n之正反 益6藉由導止這些電晶體π至13來被驅動時，p 15型MOS電晶型MOS電晶體13首先被導通以供應高 於内部降壓電i f II的外部電壓VCC當作一記憶體儲存電 壓至信號線8。 當一對位元線BL與/BL之電壓位準到達此記憶體儲存 電壓時’ p型MOS電晶體11被截止、p型MOS電晶體12 2〇 被導通、及在記憶體儲存電壓位準的一電壓被供應至信號 線8。由此可見’在驅動之初始階段藉由使用高於内部降 壓電壓VII之外部電壓VCC來驅動此對位元線bl與/BL， 讓重寫至記憶體晶胞1之時間被縮短。 近來，比如一 FCRAM(快速週期隨機存取記憶體）的— 第7頁 衣紙張尺度適用*國國家標準（CNTS>Ai規格（210 X 297公爱） 1 — — — — !— — — — — — » - I I I I I I ί 11}11111 <請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 .445S Ο 2 Α7 ______Β7___ 五、發明說明（5 ) ' 快速週期記憶體在已經提出申請的日本專利申請字號第9-145406中描述，及更高重寫速度是持續增加的需要。習用 方法藉由加速能到達某些界限的高速度但不適用在非常高 速週期時間下操作的一記憶體。 5 本發明之一目的係在縮短一感測放大器之放大時間及增 加一記憶體之週期時間的速度。 為了實現前述目的，在本發明之一半導體記憶體中，為 了感測放大器，由一第一電力供應電壓所驅動的第一感測 放大驅動電路被分散’由第一感測放大驅動電路所加速的 10 記憶體因此被分散。 根據此設置，感測操作之速度能藉由利用高於一記憶體 儲存電壓（降壓電壓）的第一電力供應電壓加速感測放大 器來被增加。此外，分散驅動電路相較於習用記憶體能增 加各感測放大器之加速能力。所以，感測操作之速度相較 15 於一簡單加速度方法更能被增加》因此，大量縮短感測放 大器之放大時間與增加半導體記憶體之週期時間的速度係 可能的。 附圖之詳細說明 第1圖係顯示一習用半導體記憶體之一局部架構的一電 20 路圖； 第2圖係顯示根據本發明之第一實施例的一半導體記憶 體之一局部架構的一電路囷； 第3圖係顯示在第2圖中顯示的一感測放大驅動控制電 路之設置的電路圖； 第8頁 I I J (1 — — — — · — — — — —--^ (請先閲讀背面之注意事項再填窝本頁) 本紙張尺度適用令國國家標準（CNS)A4規格（21〇 X 297公釐） 經濟部智慧財產局員工消費合作杜印f A7 m_ 五、發明說明（6 ) 第4圖係顯示解釋在第2圖中的感測放大驅動控制電路 之操作的一時序圖； 第5A及第5B圖係顯示在重存（rest〇re )操作中操作波 形之圖’其中第5A圖顯示習用操作波形及第5B圖顯示第 5 —實施例之操作波形； 第ό圖係顯示根據本發明之第二實施例的一半導體記憶 體之一局部架構的一電路圖； 第7圖係顯示根據本發明之第三實施例的一半導體記憶 體之一局部架構的一電路囷；及 10 第8圖係顯示應用在第三實施例尹的一升壓電路之設置 的一電路圖。 在下文中’本發明之實施例將隨著參照圖示進行描述。 苐2圖係顯示根據本發明之第一實施例的一半導體記憶 體之一局部架構的一示意圖。如第1圖中的相同參考標號 15定義如第1圖中的相同部分。本實施例之半導體記憶體能 應用於一 DRAM、例如一 FCRAM。 在本實施例’如第2圖中顯示，p型m〇S電晶趙11 (第 一感測放大驅動電路）係供驅動感測放大器4」至4 n之正 反器6用的感測放大驅動器，以及η型M0S電晶體13 — 20 一對應個別的感測放大器至4_η而被提供於其中β ρ型 M0S電晶體11及η型M0S電晶體13根據自—感測放大 驅動控制電路10被供應至該等記憶體之閘極的驅動信號 LEPX與LEZ來控制早獨的感測放大器之驅動時間。 如第1圖’構成感測放大驅動器之另一卩型M〇s電晶 第9Ϊ 本紙張m甲中國Θ家標準（CNS>A4規格（210 X 297公釐） I 裝- ------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 445502
五、發明說明（7 ) 體12(—第二感測放大驅動電路）係由感測放大器夂至 所共用。此p型MOS電晶體12根據自感測放大驅動控制 電路10被供應至電晶體之閘極的一驅動信號LEX來控制 感測放大器4_〗至4_n之驅動時間。被供應至此p型電晶體 5 12的一内部降壓電壓VII係藉由一内部降壓電路μ產生並 為一低於一外部電壓VCC (例如：2.5V )之電壓（例 如：2‘〇V)。 内部降壓電路15包括其源極被連接至外部電壓vcC之 電力供應的一電晶體16及供控制此電晶體16之導通用的 10 一控制電路17。在此内部降壓電路15中，控制電路17控 制電晶體16之閘極電位使由外部電壓VCC產生内部降壓 電壓VII。 為從一記憶體晶胞1讀出資料，一列解碼器2解碼一列 位址信號及啟動連接至資料將被讀出的記憶體晶胞1之一 15 位元線WL。因此，儲存在將被存取的記憶體晶胞1之— 電容元件中的電荷被讀出至一對位元線BL與/BL。為藉由 感測放大器放大讀出電荷，感測放大驅動控制電路1 〇联動 電晶體11至13來作感測放大驅動器。 第一 ’ p型MOS電晶體11及η型MOS電晶體13被導 2〇 通以藉由高於為一記憶體儲存電壓之内部降壓電壓VII的 外部電壓VCC來驅動感測放大器》當在位元線BL與/BL 上的被放大電壓之位準到達内部降壓電壓VII時，ρ型MOS 電晶體11被截止、ρ型MOS電晶體12被導通、及感測放 大器之驅動電壓被固定至内部降壓電壓VII。 第10頁 本紙張尺度適用中國國家標準（CNS〉A4規格（2】0 X 297公釐） <請先閱讚背面之注意事項再瑱寫本頁) • n 1 丨— II 訂·！--II _線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印—" A7 B? 五、發明說明（8 ) 在如前述之本實施例中’各感測放大器4」至4_n藉由外 部電壓VCC而被加速，所以一重寫（重存）操作能在高速 下被執行。各p型MOS電晶體11亦以--對應個別的感 測放大器4_,至4_n下被分散°因此’相較於感測放大器4 -1 5 至4_。係由一個p型MOS電晶體11來驅動之習用方法，每 個感測放大器之驅動能力能被增加。而相較於一簡單加速 方法，這更能增加重存操作之速度。 第3圖係顯示在第2圖中顯示的感測放大驅動控制電路 10之設置的一示意圖。第4圖係供解釋電路1〇之操作用 10 的一時序圖。 當例如讀或寫的一啟動命令被輸入至本實施例之半導艘 記憶體中時，如在第4圖顯示中的一 RAS (列位址閘門） 啟動信號上升。 當這RAS啟動信號上升時，如第2圖所述，連接至一 15將被存取的記憶體晶胞1之一字元線WL被選定，及這記 憶體晶胞1之電荷被讀取至一對位元線BL與/BL上。此後， 供驅動感測放大器4·,至4_n用的一開始信號（根據RAS啟 動信號產生的一脈波信號）被輸出。 當開始信號上升至’’H”時1驅動信號LEPX經過在第3 20圖顯示的感測放大驅動控制電路10内的一反或閘24、一 反相器27、一反及閘29、及一反相器30與33下降至”L”， 以及驅動信號（LEZ經過反或閘25與26及反相器28、3 1 與35上升至’’H”。因為通過反相器3〇與31的這兩信號經 一反或閘32與一反相器34被輸出，驅動信號LEX改變 第11頁 ---I--I------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 木紙張又度適用中國國家標準（CNS)A.i規格（2】〇 297公釐） 4 45 5 02 a? B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 至’Ή”。因此，在第2圖中顯示的p-MOS電晶體η及n-M〇s 電晶體Π被導通以開始記憶體晶胞1之重存操作。 使用這P型MOS電晶體11之加速週期直至在位元線bl 與/BL上產生的電壓位準到達内部降壓電壓VII之位準為 5 止。即是，在位元線BL與/BL上的電壓位準在某一感測放 大器下被監測’及監測信號被輸入至在感測放大驅動控制 電路10内的一比較器21之一輸入端。對應内部降壓電壓 VII的一參考信號被輸入至比較器21之另一輪入端。當位 元線位準監測信號之電壓到達參考信號之電壓VII時，比 10 較器21輸出位準’’L”之一信號》 當比較器21之一輸出節點N01之電壓改變至，’L”時，驅 動信號LEPX經過反相器22、反或閘23與24、反相器27、 反及閘29、以及反相器30與33而上升至”H”。所以，顯 示在第2圖中的p型MOS電晶體11被截止以停止加速。 15 同時，從反相器30輸入反或閘32之一信號由”η”變 成”L”，所以經過此反或閘32與反相器34輸出的驅動信號 LEX下降至’’L”。因此，在第2圖中顯示的p型MOS電晶 體12被導通以固定在内部降壓電壓VII之位準下重存的位 元線BL與/BL在内部降壓電壓VII之位準。 20 通常，一 p型MOS電晶體之驅動能力係低於一 11型MOS 電晶體之驅動能力。所以，此加速方法僅應用充電側。因 此，在如第4圖顯示其中感測放大器被維持啟動的週期内， 供驅動η型MOS電晶體13用之驅動信號LEZ保持位 準”Η'為預先充電位元線BL與/BL之電壓位準，一重置 第12頁 - —Ill —llll— ·1111111 ^ ---I — III (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS)A4規格（2KU297公釐） A7 五、發明說明（10 ) 、 信號根據RAS啟動信號之下降側邊改變至’Ή”，以及感測 放大器藉由分別改變驅動信號LEX與LEZ至，Ή”與”L，，來 被重置。 在前述實施例中，一對位元線BL與/BL之電魔位準藉 5由使用實際上應用於一記憶體之儲存區域的一感測放大器 來被監測。雖然*使一假感測放大器用於監測及藉由使用 此假感測放大器來監測一對位元線BL與/BL之電壓位準亦 是可能的。 第5A與5B圖係顯示在重存操作期間内的操作波形之 10圖。第5A圖顯示在習用加速方法中的操作波形。第5B圖 顯不當如在本實施例中以--對應感測放大器4_i至4.n來 被分散的p型MOS電晶體11被藉由此驅動方法被驅動時 的操作波形。如在第5A圖與第5B圖中明顯顯示，本實施 例相較於習用方法能大大縮短針對—對位元線BL與/Β[上 15的電壓到達一預定位準所要求的時間以及顯著縮短重存時 間。 本發明之第二實施例將接著被描述。第6圖係顯示根據 此第二實施例的一半導體記憶體之—局部架構之一示意 圖如第2圖中的相同參考標號表示如在第6圖中的相同 20部分，及其之一詳細說明將被省略。 、在本實把例中，如第6圖所示，感測放大器4】至4』被 成對分級，以及-ρ型M〇S電晶體U與一 口型m〇s電晶 體3為各組而提供’其中P型MOS電晶體11為供驅動一 正反器6用的一感測放大驅動器。舉例來說，兩感測放大 本紙張α適用由---- . ! Μ -----* ---^-------!線 (請先閲讀背面之注意事項再填寫本再) 經濟部智慧財產局員工消費合作社印製 A7 --'___B7_ 五、發明說明（11 ) . 器4“與4_2構成一組，及一 p型M〇s電晶體丨丨與一 n型 MOS電晶體13為該組而提供。再者，另一 p型MOS電晶 體11與另一 η型MOS電晶體π (圖中未示）為感測放大 器4·3與4_4而提供。其餘的設置與操作係如同顯示在第2 5 圖中的第一實施例。 在此第二實施例中，Ρ型MOS電晶體11之各感測放大 器之驅動能力有些少於顯示在第2圖中的第一實施例但甚 大於習用記憶體’所以重存操作之速度能被增加。此外， 因為電晶體之總數量能減少至第一實施例之一半，在晶片 10 區域之一增加能被壓制。 在第6圖中，一組係藉由兩感測放大器構成。無論如何， 本發明並不调限此設置。即是，一組能包括大量感測放大 器（除了所有感測放大器至4_η外）。構成一組的感測放 大器之數目能藉由在重存時間與晶片區域間的協調而適當 15 決定。 本發明之第三實施例將接著被描述。第7圓係顯示根據 第三實施例之一半導體記憶體之一局部架構的示意圖。如 第2圖中的相同參考標號表示如在第7圖中的相同部分， 及其之一詳細說明將被省略。 20 在本實施例中，如第7圖顯示，一ρ型MOS電晶趙π 係連接在一信號線8及一内部升壓（step-up )電壓VPP之 電力供應之間。一p型MOS電晶體12係連接在信號線8 及一外部電壓VCC之電力供應之間。内部升壓電壓vpp 係藉由如第8圖之一升壓電路從外部電壓VCC產生。其餘 第14頁 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ---I--I --------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 五、發明說明（) 的設置與操作係如同顯示在第2圖中的第一實施例。 如在第8圖中顯示’内部升壓電路包括升壓控制電路41 與42、連接這些上升控制電路41與42的MOS電容43至 46、連接該等m〇S電容43至46與外部電壓VCC之電力 3供應之間的η型MOS電晶體47至50、分別連接至n型MOS 電晶體48與50之汲極的ρ型MOS電晶體51與52、及連 接至ρ型MOS電晶體51與52的共同沒極與外部電壓VCC 之電力供應之間的一 η型MOS電晶體53。 在如前述之升壓電路架構中，上升控制電路41與42供 1〇應時鐘（clock)信號至MOS電容43至46以驅動這些MOS 電容43至46。VPP電力線藉由以下交替地執行來維持在 升壓電位 ( 1 )至MOS電容46的外部電壓VCC.之充電及 由MOS電容44至VPP電力線的電荷之供應；及（2)由 MOS電谷46至VPP電力線的電荷之供應及至電容44 15的外部電壓vcc之充電。升壓電壓乂？1^被供應至顯示在 第7圖中的ρ型MOS電晶趙11。 根據第三實施例，重存操作如在第一實施例中能在高速 下執行。此外，第三實施例能解決外部電壓vcc之用途當 作一記憶體儲存電壓。 20 前述之各實施例僅針對包含本發明之一特定範例。所 以，本發明之技術領域不應限制於這些實施例的說明。即 是，本發明在不違反它的精神與主要特徵要點。 舉例來說，在上述實施例中，加速僅應用於ρ型M〇s 電晶體，但加速亦能應用於η型MOS電晶體。 第15頁 本纸張反度適用申國國家標準（CNS>A4規格（210 X 297公釐） ------I I · ' — — — I— ^ -------- (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 17控制電路 21比較器 22、 27 ' 28、30 23、 24、25、26 20 29反及閘 41 ' 42升壓控制電路 6正反器 BL、/BL位元線 Ν01輸出節點 445502 A7 五、發明說明（13 ) 、 再者’在第一與第三實施例中，各感測放大器設有一 η 型MOS電晶體13。雖然，各組之感測放大器亦能設有一 MOS電晶體13、或所有的感測放大器4」至4.η能設有一共 用的MOS電晶體13。 5 在第二實施例中，供感測放大器4“至4.η用的η蛩MOS 電晶體13之數目亦能小於ρ型MOS電晶體11之數目。換 句話說，一 η型MOS電晶體13能由所有感測放大器斗心至 4.π共用。 而且’各實施例之半導體記憶體能應用於除了一 FCRAM 10 的一：DRAM。 【元件標號對照表】 1記憶體晶胞 10感測放大驅動控制電路 U、12、51、52p型MOS電晶體/電晶體 13、47-50、53 η型MOS電晶體/電晶體 15 15内部降壓電路 16電晶體 2列解碼器 31、33、34、35 反相器 32反或閘 4-!至4_η感測放大器 43-46 MOS 電容 8信號線 LEPX、LEZ、LEX驅動信號 VCC外部電壓 第16頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
In---- - -1.--- ------1 訂·-------線 (請先M讀背面之注意事項再填寫本頁) A7 _B7_ 五、發明說明（Μ ) VII内部降壓電壓 VPP内部升壓電壓 WL字元線 -------------裝--- (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 頁 7 本紙張適用由g國家標準（CNS)A4規格（2]0 X 297公釐）