TW307011B - - Google Patents

Description

A7 B7 經濟部中央棣準局員工消費合作社印製 五'、發明説明（l ) 本發明大致關於動態記憶髏積體電路，並特別關於其 中的感測電路。 隨著更多記憶體儲存需求之增加，積體電路記憶體已 經逐漸地變成密實。當製造技術與設計選項已經一代一代 十分成功地維持記億體儲存之穩定的增加時，仍持續著對 新的高容量電路之需求。 動態隨機存取記憶體（D R A Μ )裝置由諸單一記憶體晶 胞之安排所組成。每個記憶體晶胞包含了能保持電荷的電 容以及供存取電容電荷用的存取電晶體。電荷被稱爲資料 位元並且能夠爲髙電位或低電位。資料能夠在寫入模式期 間儲存入記憶體晶胞，或者資料能夠在讀取模式期間從記 憶體晶胞被取回。資料在稱爲數位線的信號線上傳送，此 信號線經由作爲交換裝置用的電晶體而連接至輸入/輸出 (I/O)線。對所儲存資料每一位元而言，其眞實邏輯狀態 可在I/O線上獲得，而其補數邏輯狀態可在I/O補數線上 獲得。所以每一記億體晶胞有兩條數位線，亦即數位線與 數位補數線。 諸記憶體晶胞典型地被配置於陣列中而且每一晶胞具 有一位址可確定其在陣列中的位置。該陣列包含了交錯列 的組態並且每一交點與一記憶體晶胞有關。爲了從晶胞讀 取或寫入晶胞，必須選擇或定址所針對的特定晶胞。所選 取晶胞的位址由送至列解碼器與行解碼器的輸入信號表 示。列解碼器反應於列位址而致動一字組線。所選取的字 組線使得與所選取字組線互相溝通的諸記憶體晶胞的每一 (請先閱讀背面之注意事18-.,填寫本页) 裝. 訂 線 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） -4 - 3ϋ?〇ϋ Α7 經濟部中央標準局員工消費合作社印製 Β7五、發明説明（2 ) 個存取電晶體被致動。行解碼器反應於行位址而選取一數 位線對。對讀取操作而言，所選取的字組線致動供所給定 列位址用的諸存取電晶體，而且資料被栓鎖至數位線對。 傳統的動態記憶體使用製造成積體電路內電容之記憶 體晶胞來儲存資料。也就是說，邏緝的“1”被儲存爲電‘ 容上的電荷，而電容在邏輯的被放電。成對的數位 線被製造爲積體電路上的金龎線並且連接至記憶體晶胞以 便傳送儲存在記憶體晶胞內的資料。感測放大器被用於感 測在數位線上的微小變動，並且驅使數位線至讀取記憶體 晶胞或寫入記憶體晶胞用的全功率供應電軌。雖然已發展 獨特的製造技術與程序以減少記憶體晶胞與存取電路的尺 寸，數位線結構的實際間隔需求產生了使可用印模面積最 大化的障礙。也就是說，由於諸數位線對而使記憶體晶胞 尺寸之減少不能被完全地開發。 由於上述諸原因，並由於以下所述在閱讀並瞭解本專 利說明書後對熟悉此技藝者將變成顯而易見的其他原因， 在此技藝中便需要一種減少對印模面積需求之感測電路， 藉以允許更密集地生成記憶體。 上述使積體電路記憶體生成量增加的諸問題以及其他 問題是本發明所專注的，並且這些問題將藉由閱讀並思索 下列專利說明而瞭解。將描述一種動態記憶體電路，其使 用一種藉由採用共同晶胞極板爲供感測電路用的參照而減 少存取記憶體晶胞所需金屬數位線數目之感測電路。 尤其，本發明描述一種積體電路，其包含具有多數個 裝 訂 J Λ>{ , (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標率（CNS ) Α4規格（210X 297公釐） 經濟部中央樣準局員工消費合作社印製 Μ Β7五、發明説明（3 ) 記憶體晶胞電容的一積體電路，諸電容具有第一與第二極 板，該第一極板形成爲共同極板；連接至該多數個記憶體 晶胞電容與一數位線的多數個存取裝置，每一裝置用以將 該多數個記憶體晶胞電容之一的第二極板選擇性地連接至 該數位線；以及一選擇性地連接至數位線之感測放大器電 路，具有選擇性地連接至該共同極板之參照節點》 本發明能包括電氣性地位於感測放大器電路的參照節 點與共同極板之間的絕緣電路，用以將感測放大器電路選 擇性地連接至該共同極板。另外，本發明能包括電氣性地 位於感測放大器電路的第二節點與數位線之間的絕緣電 路，以便將感測放大器電路選擇性地連接至該數位線。 積體電路能夠包括使感測放大器電路平衡用的平衡電 路》在一實施例中，此平衡電路包含一電晶體，其源極連 接至參照節點且其汲極連接至感測放大器電路的第二節 點。在另一實施例中，平衡電路包含一電晶體，其源極連 接至參照節點且其汲極連接至數位線。在又另一實施例 中，平衡電路包含連接至數位線之偏壓電路。 在又另一實施例中，動態記憶體積體電路包含多數個 具有第一與第二極板的記憶體晶胞電容，該第一極板形成 爲共同極板；以及多數個其閘極連接至字組線的存取電晶 體，每一電晶體用以選擇性地將該多數個記憶體晶胞電容 之一的第二極板連接至一數位線。記憶體更包含一個具有 第一與第二節點的感測放大器；電氣性地位於感測放大器 的第一節點與共同極板之間的絕緣電路，以便使感測放大 I-'裝 I 訂 II ( 線 (請光閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） m Μ Β7 經濟部中央棣準局貝工消費合作社印製 五、發明説明（4 ) 器選擇性地連接至共同極板；以及電氣性地位於感測放大 器的第二節點與數位線之間的絕緣電路，以便使感測放大 器選擇性地連接至數位線。 在一實施例中包括了感測儲存於動態記憶體晶胞內的 資料之方法。此方法包含諸步驟爲將感測放大器第一節點 連接至共同極板參照電壓；將感測放大器第二節點電氣連 接至數位線；傳送介於共同極板參照電屋與數位線電壓之 間的電壓差；以及利用感測放大器感測該電壓差。 另一實施例包括了感測儲存於具有第一極板與共同極 板的多數個動態記憶體晶胞電容內的資料之方法》此方法 包含諸步驟爲使具有選擇性地連接至共同極板的第一節點 以及選擇性地連接至數位線的第二節點之感測放大器電路 平衡；使感測放大器電路第一節點電氣絕緣於共同極板 以及感測儲存於一動態記憶體晶胞電容內的資料。感測儲 存於動態記憶體晶胞電容內的資料之步驟能包含諸步驟爲 將一動態記憶體晶胞電容選擇性地連接至數位線；使感測 放大器電路第二節點電氣絕緣於所選取的記憶體晶胞電 容；以及利用感測放大器電路感測在第一節點與第二節點 之間的電壓差》 在一實施例中藉由使其源極連接至第一節點且汲極連 接至第二節點的電晶體致動，並藉由使第一節點連接至共 同極板而使感測放大器電路平衡。替代的平衡方法包含了 諸步驟爲使第二節點電氣絕緣於數位線；使其源極連接至 第一節點且汲極連接至數位線的電晶體致動；使第二節點 裝 訂 ( f (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度財關家標準（ 匸呢）六4規格（210/ 297公釐） 經濟部中央標率局貝工消費合作杜印裝 A7 B7 五、發明説明（5 ) 電氣性地連接至數位線；以及使第一節點連接至共同極 板。 V/第1圖是相關的記憶體感測電路之結構圖； v«第2圖是第1圖之感測電路的時序圖； v第3圖是本發明之感測電路的結構圖； V第4圖是第3圖中電路的時序圖； \弟5圖是本發明之感测電路的另一結構圖； 圖是第5圖中電路的時序圚； 谋7圖是感測操作的詳細圖示； 读8圖是相關的記憶體電路之簡化的佈線圖：以& 谦9圖是將本發明納入的記憶體電路之簡化的佈線 圖。 在下列較佳實施例之詳細描述中，參考了形成本說 書一部份的諸附圖，而且在此描述中經由舉例說明顯示了 可實現本發明之明確的諸較佳實施例》這些實施例予以非 常詳細的描述，使得熟悉此技藝者能實現本發明，並可知 能利用其他實施例而且在不背離本發明之精神與範疇的前 提下，可完成邏輯的、機械的、與電子的諸變化。因此下 列詳細描述將不予採用爲限制，而且本發明之範疇僅由所 附加諸申請專利範圍予以定義。 參看第1圖，描述了傳統動態記憶體存取電路的一部 份》記憶髖陣列10 0具有製造成電容的多數個記憶體晶胞 102(0)-(n)，每一電容具有形成爲共同晶胞極板1G4的 —電容極板以及連接至存取電晶體106(0)-(η)的另一節

SuvOll (請，先鬩讀背面之注意事令.4,填寫本頁) .裝. 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部中央標隼局員工消费合作社印製 A7 B7__五、發明説明（6 ) 點。每一存取電晶體爲η型電晶體，其閘極連接至字組線 108(0)-(η)。晶胞極板1〇4典型地藉由一偏壓電源（未 繪示出）而偏壓至電源供應電壓（Vcc)的一半。 數位線110與112各自連接至某些存取電晶體與記憶 體晶胞。當存取電晶體10 6被選擇性地致動時，儲存在相 對應記億體晶胞102上的電荷耦合至諸數位線之一。N型 絕緣電晶體U 4與1 1 6被用以使數位線1 1 〇與11 2分別地 絕緣於η型感測放大器118與ρ型感測放大器12 0。利用平 衡電晶體122使諸感測放大器的諸節點如以下所述地平衡 於相同的電壓。 在操作時，儲存在記憶體晶胞內的資料能依照第2圖 中所示程序而被存取及感測。第一步驟爲當由一偏壓電路 (未繪示出）提供電源時，藉由使電晶體122(EQ)的閘極 保持高態而使感測放大器118與120的節點129與131平 衡至Vcc/2。跨越感測放大器的電壓差因此爲零，而每一 節點具有等於供應電屋（Vcc) —半之較佳電壓。下一步驟 爲藉由提供高電壓於絕緣電晶體11 4與11 6的閘極（分別爲 ISO A與ISO B)而使其致動》這使得數位線110與112 連接至感測放大器118與120並允許諸數位線亦穩定於 Vcc/2。然後藉由提昇相關字組線108(0)-(n)的閘極電 壓而選擇性地致動記憶體晶胞存取電晶體106(0)-(η)之 一》然後儲存於所選取記憶體晶胞102上的電荷，或電荷 之缺乏便與諸數位線之一共享。如果邏輯的“1”儲存於 該電容上，相關的數位線將稍微地提昇比如大約100毫伏 --------J —裝------訂-----f線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS )六4规格（210 X 297公釐）

經濟部中央樣隼局員工消費合作社印製 A7 B7五、發明説明（7 ) 的電壓。可知與該數位線共享的電荷直接地依儲存於記憶 體晶胞上的電荷而定。如果記憶體晶胞未帶電荷，該數位 線電壓將下降比如100毫伏。 如熟悉此技藝者所熟知，η型感測放大器118與P型感 測放大器1 2 0感測在諸數位線之間的差異並且反應於此差 異而驅使數位線至全功率電軌。η型感測放大器118具有 兩個η通道電晶體，其閘極交錯耦合至其他電晶體的源 極。每一電晶體的汲極連接在一起並由NLat線控制》 NLat線典型地被預先充電至節點129與131己被平衡至的 相同位準，Vcc/2 »降低在NLat線上的電壓以便感測在 節點之一上的高電壓。假設例如節點129比節點131高 10 0毫伏，電晶體11 9將在NLat線下降至比節點12 9低的 臨界電壓時開始導通。然後節點131將被拉至NLat的電位 以保證電晶體117不會導通。同樣地，p型感測放大器120 具有兩個交錯耦合的P通道電晶體121與125。每一電晶體 的汲極連接在一起並由PLat線控制》PLat線典型地被預 先充電至節點129與131己被平衡至的相同位準， Ycc/2。提昇在PLat線上的電壓以便感測在節點之一上 的低電壓》假設例如節點1 3 1比節點1 2 9低1 0 0毫伏，電 晶體121將在PLat線增加至比節點131高的臨界電壓時開 始導通。然後節點1 2 9將被拉至PLat的電位以保證電晶體 125不會導通。NLat與PLat分別地被閃控至全功率電 軌，亦即接地線以及Vcc。因此如果數位線之一較高，該 數位線將被驅使至Vcc而互補數位線被拉至接地電位» J 裝 訂 (線 { (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -10 A7 B7 307011 五、發明説明（8 ) (請先閱讀背面之注意事項再填寫本頁) \/tl第2圖中所見，諸數位線上的電壓直到字組線被致 動後瞬間之前都是相等的》η型感測放大器首先被閃控以 驅使一線爲低態，然後Ρ型感測放大器被閃控以驅使另一 線爲髙態。諸數位線維持栓鎖在這些全功率位準直到平衡 電晶體122再次被致動爲止》在字組線爲高態而數位線被 栓鎖的期間，記憶體晶胞被刷新》 如上所述，諸數位線被製造爲金臑線，這些線需要相 當大量的印模面積，而且產生了增加記憶體裝置密度之障 礙。因此減少數位線的數目將是有益的》第3圖舉例說明 本發明的一感測電路。記憧體陣列1^3由製造成電容的記 憶體晶胞126(0)-(η)所組成，而諸電容一節點連接至共 同晶胞極板127。晶胞極板由偏壓電路（未繪示出）偏壓至 Vcc的一半。每一記憶體晶胞12 6的另一極板連接至η型存 取電晶體128(0)-(η)之一。諸存取電晶體連接至數位線 124，而且其閘極連接至字組線130(0):(11)之--》 經濟部中央樣準局員工消費合作社印裝 提供絕緣電晶體132與134以便使數位線124與晶胞 極板127分別選擇性地絕緣於η型感測放大器136與ρ型感 測的節點135與137。提供η型平衡電晶體139 使感測放大器節點13 5與13 7平衡至一共同電壓》 參看第4圖，爲了感測儲存於記憶體晶胞上的資料， 數位線124以及晶胞極板藉由使電晶體139的閘極（EQ)致 動而平衡。如前文所述，晶胞極板被保持在VCC/2，因而 數位線亦被保持在VCC/2 »在感測所儲存資料之前，將平 衡電晶體139關閉。然後藉由降低絕緣電晶體134的閘極 本紙张尺度適用中國國家梯準（CNS ) A4規格（210 X 297公釐） η 五、發明説明（9 ) 電壓（ISO Cell)而將其關閉，使感測放大器的節點137 絕緣於晶胞極板127。節點137的電壓在電晶體139關閉 時被拉低。例如，節點137的電壓在電晶體139關閉時降 低大約20毫伏。然而由於數位線124上的大電容量抵抗了 電晶體139的耦合效應並維持相當穩定的電壓，節點135 相對地保持不變。因此可知當電晶體139關閉時，在感測 放大器節點135與137之間立刻分佈一微小的電壓差。因 爲由儲存於記憶體晶胞上的資料所導致的典型電壓差大約 爲100毫伏，由耦合所導致的20毫伏差異是明顯的而且必 須如以下所解釋地予以注意。在晶胞極板絕緣的情形下， 諸存取電晶體1 28(0)-( η)之一藉由提昇相對應的字組線 130(0)-(η)而選擇性地使其致動。儲存於記憶體晶胞內 的電荷、或電荷之缺乏係與數位線以及感測放大器節點所 共享。數位線上的電壓變化係依儲存於記憶體晶胞內的電 荷而定，此電壓差典型地爲大約±100毫伏。 經濟部中央標準局員工消費合作社印裝 在電荷已耦合至數位線之後，藉由降低絕緣電晶體 132的閘極電壓（ISO Digit)而將其關閉，使節點135 絕緣於數位線。藉由使節點135絕緣於數位線124，數位 線124的電容量消除了而且節點135將被拉低與節點137 所被拉低相同的童。因此在感測放大器節點135與137之 間的總差異等於儲存在所選取記憶體晶胞上的電荷。 然後如熟悉此技藝者所知，利用NLat與PLat閃控感 測放大器以驅使節點135至適當的電壓位準。也就是說， 如果節點135高於平衡位準，將該節點驅使至Vcc ;如果 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）„ p _

經濟部中央標準局員工消費合作社印製 五 ' 發明説明（10 ) 節點1 3 5低於平衡位準，則驅使其接地。然後藉由提昇 ISO Digit使絕緣電晶體132再致動，使整條數位線124 能到達適當的功率電軌而且記憶體晶胞能被刷新。在字組 線130返回低位準之後，平衡電晶體能再致動以保證感測 放大器兩節點以及數位線在致動絕緣電晶體134(IS0 Cell)之前皆位於接近Vcc/2之穩定的相同電壓。在感測 放大器致動的冏時經由電晶體139連接節點135與137將 導致感測放大器內的交錯電流。此交錯電流能相當大而且 在經濟效益上是不良好的。可知當一感測放大器節點原來 在Vcc位準而另一者在接地位準時，最終的平衡位準將接 近Vcc/2 »因此晶胞極板127的偏壓位準維持相當地未受 影響。本發明在供應電壓的大範園變化中維持記憶體晶胞 電壓差，而無晶胞邊際之實質損失。傳統技術由於參照電 抵UUI地您姗供麗雪馨而定，在資料已被寫入記憶體晶 胞之後會在供應電壓變化中損失了晶胞邊際。在本發明 中，參^重JR里記億體晶胞兩者皆依賴晶胞極板，因此參 照電壓之變化反映在數位線上，而且晶胞邊際未受影響。 或者如第5圖中所示，可利用不同的平衡技術。絕緣 電晶體133能被用以使節點137選擇性地連接至數位線 124，藉由強迫節點137至其相反狀態而平衡諸感測放大 器。也就是說，藉由首先使節點135絕緣於數位線124以 及然後使電晶體133致動，感測放大器將會強迫數位線上 的電壓變化其狀態。例如如果在電晶體13 3被致動時數位 線爲“1” ，數位線上的電壓將會被η型感測放大器強迫轉 --------:丨裝------訂-----~線 C (請先閱讀背面之注意事項再填寫本頁) 本紙掁尺度適用中國國家標準（CNS ) /U規格（210 X 297公釐） 13 - 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（1 1 ) 變至低態。可知藉由保持節點135固定及利用電晶體 133，能避免電流交錯。能利用觸發或追蹤電路（未繪示 出）將電壓栓鎖在接近Vcc/2的位準。在一實施例中將使 用計時電路導通平衡電晶體139以及關閉感測放大器136 與 1 38。 第6圖圖示此平衡電路之時序》藉由降低平衡電晶體 139之閘極電壓（EQ)而使其關閉》絕緣電晶體134藉由降 低其閘極電壓（ISO Cell)而關閉，使晶胞極板絕緣於該 電路》將字組線130提昇以存取一記憶體晶胞126，而且 藉由降低電晶體132的閘極電壓（ISO Digit)而將其解 除致動。利用NLat與PLat閃控諸感測放大器，而且使電 晶體13 2再致動以刷新記憶體晶胞。在字組線已返回低態 後，將電晶體132關閉使數位線124絕緣於節點135。電 晶體133藉由提昇其閘極電壓（ISO Equii)而使其致 動，並且使節點137連接至數位線。感測放大器將會藉由 使數位線充電或放電而強迫數位線開始轉變狀態》當數位 線上電壓大約爲Vcc/2時，計時或觸發電路將使平衡電晶 體139致動並關閉感測放大器。節點135與137因此平衡 而且電晶體132與134被致動。最後關閉電晶體133而且 晶胞極板127的偏壓位準維持充分地不受影響》 第3圖中顯示一個非必須的偏壓電路141。此電路能 用以使數位線142偏屋至電壓位準Vcc/2。藉由使電晶體 1 3 2與1 3 9作用，感測放大器諸節點能在致動電晶體1 3 4 之前被平衡至Vcc/2。此平衡選項需要額外的印模面積， I 裝 訂 ^ 备 (請先閱讀背'面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 14

Α7 Β7 經濟部中央揉準局員工消費合作社印製 五、發明説明（1 2 ) 因此在經濟效益上比其他平衡電路更不令人滿意。 第7圖是在第3圖的電路中所選取的含有儲存爲“1” 的資料之記憶體晶胞上感測操作的更詳細圖示。可看出在 電晶體1 39的閘極（EQ)從Vcc( 3 . 6伏特）下降之前’感測 放大器諸節點135與137等於1.8伏特（Vcc/2)。節點 137在EQ到達低態時被耦合至低態，因此在節點135與 137之間產生微小差異。藉由提昇其相關的字組線130而 選取諸記憶體晶胞126之一》儲存於記憶體晶胞上的電荷 係與數位線124及節點135共享》數位線的電容量比記憶 體晶胞的電容量更高，因此節點135的電壓僅增加記憶體 晶胞上電壓降的一小部份。電晶體132藉由降低ISO Digit線而關閉。結果節點135被耦合至低態而且在感測 放大器諸節點之間的電壓差反映了記憶體晶胞電荷的眞實 値。在感測放大器被電氣絕緣於數位線之後，η型感測放 大器136被閃控（標示爲點Ν)，然後ρ型感測放大器138被 閃控（標示爲點Ρ)»注意節點135在η型感測放大器被閃控 之後被耦合至低態，但在Ρ型感測放大器被閃控時被拉 高》電晶體132再致動使節點135連接至數位線與記憶體 晶胞126。感測放大器兩節點在ISO Digit線到達高態 時被耦合至高態。節點1 35由ρ型感測放大器拉至高態， 而節點13 7由η型感測放大器拉至低態》記憶體晶胞在電 晶體132與電晶體130致動期間被刷新。也就是說，將記 憶體晶胞1 2 6上的電壓拉至V c c使晶胞再充電。如熟悉此 技藝者所知，可知電晶體13 2與13 0上閘極電壓被連接至 --------^丨装------訂-----八線 (請先閱讀背•面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 15 -

$ufOU 經濟部中央樣準局貝工消費合作杜印裂 五、發明説明（1 3 ) 比Vcc位準更髙的啣筒電壓。在使節點137連接至晶胞極 板之前，EQ線返回高態使電晶體139致動而且節點13 5與 1 37被平衡至Vcc/2。 藉由使用現存的晶胞極板爲供感測放大器用之參照， 能夠減少供給定數量的記憶體所需的數位線之數目。而且 將記憶體晶胞連接至數位線所需的空間亦減少，因此允許 記憶體晶胞之壓縮。參看第8圖，所陳述的積體電路使用 兩條數位線140使記憶體晶胞142連接至每一感測放大器 144。諸記憶體晶胞被安排成使得每隔一條列線14 6與每 隔一條數位線的交點有一記憶體晶胞142 »因此在此圖示 內每個感測放大器144能選擇性地感測四個不同的記憶體 晶胞。可看出由於佈線間隔之需求，不能完全地實現記憶 體晶胞尺寸內任何縮減》相反地，第9圖圖示一種將本發 明的晶胞極板偏屋納入之積體電路。記憶體晶胞1 50位在 數位線148與列線152的每個交點。感測放大器電路1 54 利用如上面所詳細描述的晶胞極板而偏壓，並且能選擇性 地感測在此圖示內四個不同的記憶體晶胞》 藉由消除第二條數位線，記憶體晶胞之空間能大大地 減少。本發明允許使用6F 2大小的記憶體晶胞，而傅統電 路使用8F2記憶體晶胞，其中F是熟悉此技藝者所熟知的 裝置外形尺寸。 已描述一種需要較少數位線的積體電路動態記憶體。 此積體電路使用一條數位線以及供感測儲存於記憶體晶胞 電容上的電荷用之記憶體晶胞極板。由於晶胞極板是積體 ---------批衣-- (請先閱讀背面之注意事A填寫本頁) 、y5 本紙張尺度適用中國國家橾準（CNS ) A4規格（210 X 297公釐） 16 -

II:. 經濟部中央標準局員工消費合作社印製 I A7 B7 五、發明説明（14 ) 電路內先前存在的結構，消除一條數位線允許了完全地開 發記憶體晶胞與相關電路之小型化。已描述能夠在感測記 憶體晶胞電荷之前使感測放大器節點平衡的三種電路。藉 由使用晶胞極板爲參照，維持了完整的電壓差而且不會因 供應電壓之變化而損失晶胞邊際。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 裝 訂 線 f ( (請先閱讀背ά之注意事項再填寫本頁) 〔"'•r'·'5^,:¾ '...;'.ίτ' -..^-4 A7 B7 五、發明説明（1 5 ) 元件標號對照 經濟部中央標準局員工消費合作社印製 100.. ..記憶體陣列 10 2.. ..記憶體晶胞 104.. ..晶胞極板 106.. ..存取電晶體 108.. ..字組線 110.. ..數位線 112.. .:數位線 114.. ..絕緣電晶體 116.. ..絕緣電晶體 117.. ..η通道電晶體 118.. ..η型感測放大器 119.. ..η通道電晶體 12 0.. ..Ρ型感測放大器 12 1.. ..Ρ通道電晶體 122.. ..平衡電晶體 123.. ..記憶體陣列 124.. ..數位線 12 5.. ..Ρ通道電晶體 12 6.. ..記憶體晶胞 127.. ..晶胞極板 128.. ..存取電晶體 (請先閲讀背面之注意事I.填寫本頁 、-° 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18 - A7 B7 五、發明説明（16 ) 經濟部中央標準局員工消費合作社印製 129. ...節點 130. ...字組線 13 1. ...節點 132. ...絕緣電晶體 133. ...絕緣電晶體 134. ...絕緣電晶體 135. ...節點 136. ...η型感測放大器 137. ...節點 138. ...Ρ型感測放大器 139. ...平衡電晶體 140. ...數位線 14 1. ...偏壓電路 142. ...記憶體晶胞 144. ...感測放大器 14 6. ...列線 148. ...數位線 150. ...記憶體晶胞 15 2. ...列線 154. ..·感測放大器 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 3u7Cil A8 BS C8 D8 六、申請專利範圍 —種積體電路，包含： (請尤閲讀兔面之注意事項再填寫本頁) 多數個具有第一與第二極板的記憶體晶胞電容，該第 一極板形成爲共同極板； 連接至該多數個記憶體晶胞電容與一數位線的多數個 存取裝置，每一裝置用以將該多數個記憶體晶胞電容之一 的第二極板選擇性地連接至該數位線；以及 選擇性地連接至該數位線之感測放大器電路，具有選 擇性地連接至該共同極板之參照節點。 π如申請專利範圍第1項之積體電路，更包含： 電氣性地位於該感測放大器電路參照節點與該共同極 板之間的一絕緣電路，用以將該感測放大器選擇性地連接 至該共同極板。 Υ如申請專利範圍第1項之積體電路，更包含使感測放大器 電路平衡用的平衡電路。 γ如申請專利範圍第3項之積體電路，其中該平衡電路包含 一電晶體，其源極連接至該參照節點且其汲極連接至該感 测放大器電路的第二節點。 經濟部中央標準局貝工消費合作社印裝 如申請專利範圍第3項之積體電路，其中該平衡電路包含 一電晶體，其源極連接至該參照節點且其汲極連接至該數 位線。 如申請專利範圍第3項之積體電路，其中該平衡電路包含 連接至該數位線的一偏壓電路。 义/如申請專利範圍第1項之積體電路，更包含： 電氣性地位於該感測放大器電路第二節點與該數位線 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） -20 -

   經濟部中央樑準局貝工消費合作社印製 '申請專利範圍 之間的一絕緣電路，用以將該感測放大器電路選擇性地連 接至該數位線。 &一種動態記憶體積體電路，包含： 多數個具有第一與第二極板的記憶體晶胞電容，該第 一極板形成爲共同極板； 多數個其閘極連接至字組線的存取電晶體，每一電晶 體用以將該多數個記憶體晶胞電容之一的第二極板選擇性 地連接至一數位線； 具有第一節點與第二節點的感測放大器； 電氣性地位於該感測放大器的第一節點與該共同極板 之間的絕緣電路，用以使該感測放大器選擇性地連接至該 共同極板；以及 電氣性地位於該感測放大器的第二節點與該數位線之 間的絕緣電路，以便使該感測放大器選擇性地連接至該數 位線。 命:如申請專利範圃第8項之動態記憶體積體電路，更包含連 接於該感測放大器第一節點與第二節點之間的平衡電路。 如申請專利範圍第8項之動態記憶體積體電路，更包含使 該感測放大器平衡用的的平衡電路。 如申請專利範圍第10項之動態記憶體稹髖電路，其中該平 衡電路包含一電晶體，其源極連接至該第一節點且其汲極 連接至該感測放大器電路的第二節點。 ΐγ如申請專利範圍第10項之動態記憶體積髖電路，其中該平 衡電路包含一電晶體，其源極連接至該第一節點且其汲極 本紙張尺度逋用中國國家梯準（CNS > A4规格（210X297公釐）-21 - (請¾閔讀脅面之注意事'ι--?.填寫本頁 -裝. 訂 '線

   3晴ίΐ Β8 C8 D8 六、申請專利範圍 連接至該數位線。 13 . —種感測儲存於動態記億體晶胞内的資料之方法，該方法 包含諸步驟： 將感測放大器第一節點連接至共同極板參照電壓； 將感測放大器第二節點電氣連接至數位線； 傳送介於共同極板參照電壓與數位線電壓之間的電壓 差；以及 利用感测放大器感測該電壓差。 14.—種感測儲存於多數値具有第一極板與共同極板的動態記 億體晶胞電容内的資料之方法，該方法包含諸步驟： 使其第一節點選擇性地連接至該共同極板且其第二節 點選擇性地連接至數位線之感測放大器電路平衡； 使該感測放大器電路第一節點電氣絶線於該共同極 板；以及 感測儲存於動態記億體晶胞電容内的資料。 15 .如申請專利範圍第14項之方法，其中感測儲存於動態記億 體晶胞電容内的資料之步驟更包含諸步驟： 將一動態記億體晶胞電容選擇性地連接至該數位線； 使該感测放大器電路第二節點電氣絶緣於所選取的記 億體晶胞電容；以及 利用感測放大器電路感測在該第一節點與該第二節點 之間的電壓差。 16.如申請專利範圍第14項之方法，其中使感測放大器電路平 衡的步驟包含諸步驟： -22 - 本紙張尺度逋用中國國家梂準（CNS ) Α4規格（210Χ297公釐） 裝 訂 線 (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央榡準局負工消費合作社印製 A8 Βδ C8 D8 六、申請專利範圍 使其源極連接至該第一節點且其汲極連接至該第二節 點的電晶體致動；以及 使該第一節點連接至該共同極板》 17.如申請專利範圍第14項之方法，其中使感測放大器電路平 衡的步驟包含諸步驟： 使該第二節點電氣絕緣於該數位線； 使其源極連接至該第一節點且其汲極連接至該數位線 的電晶體致動； 使該第二節點電氣連接至該數位線；以及 使該第一節點連接至該共同極板。 (請先閲讀常面之注意事項再填寫本頁) 裝· 、νβ 線 經濟部中央標準局另工消费合作社印製 -23 - 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐）