TW300996B - - Google Patents

Description

Α7 Β7 3〇〇 五、發明説明（1 ) 本發明係關於動態記憶體積體電路，並特別關於其中 的感測電路。 隨著更多記憶體儲存空間的需求增加，積體電路記憶 體已逐漸變成密集的。在記憶體儲存的製造技術與設計選 擇已經一代一代持續穩定地、完全成功地增加的同時，仍 持續著對新的高密度電路之需求》 動態隨機存取記憶體（D R A Μ )裝置由單獨的記憶體胞 元之配置組成。每一記憶體胞元包含一個能夠保存電荷的 電容，以及一個供存取該電容電荷用的存取電晶體。該電 荷被稱爲資料位元，並且能爲高電壓位準或低電壓位準。 資料能在寫入模式期間被儲存入記憶體胞元中，或可在讀 取模式期間從記憶體胞元被取回。資料於稱爲位元線或數 位線之信號線上傳送，該線經由做爲開關裝置的電晶體而 連接至輸入/輸出線。對所儲存資料的每一位元而言，其 眞實的邏輯狀態可於一條1/0線上得到，而其互補的邏輯 狀態可於一條1/0補數線上得到。因此，每一記憶體胞元 具有兩條數位線，亦即數位線與數位補數線。 記憶體胞元典型地被安排成陣列，而且每一胞元有一 位址以確定其在陣列中的位置》該陣列包含交錯列的結 構，且每一交點連繫一記憶體胞元。爲了從胞元讀出或寫 入，必須選取或定址正在討論的該特定胞元。所選取胞元 之位址由送至列解碼器與行解碼器的輸入信號表示。列解 碼器反應於列位址而使一字組線致能。所選取的字組線使 與所選取字組線有關聯的每一記憶體胞元的諸存取電晶體 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨Ο X 297公釐） 裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 3〇〇 A7 B7 經濟部中央標率局員工消費合作社印製 五、發明説明（2 ) 致能。行解碼器反應於行位址而選取一數位線對》對讀取 操作而言，所選取的位元線使所給定列位址的諸存取電晶 體致能，而且資料被栓鎖至數位線對。 傳統的動態記憶體使用被製造成積體電路內部電容之 記憶體胞元以儲存資料》也就是說，邏輯的“ 1”被儲存 爲電容上的電荷，而電容在邏輯“Q”時放電。成對的數 位線被製造爲積體電路上的金屬線並且連接至記憶體胞元 以便傳送儲存在記憶體胞元內的資料。感測放大器被用於 感測在數位線上的微小變動，並且驅使數位線至讀取記憶 體胞元或寫入記憶體胞元用的全功率供應軌。雖然已發展 單一製造技術與程序以減少記憶體胞元與存取電路的尺 寸，數位線結構的實際間隔需求產生了使可用印模面積最 大化的障礙。也就是說，記億體胞元尺寸之減少由於數位 線對而不能被完全地開發。 由於上述諸原因，並由於以下所述在閱讀並瞭解本專 利說明書後對熟悉此技藝者將變成顯而易見的其他原因， 在此技藝中便需要一種減少對印模面積需求之感測電路， 藉以允許更密集地生成記憶體》 上述使積體電路記憶體生成量增加的諸問題以及其他 問題是本發明所專注的，並且這些問題將藉由閱讀並思索 下列專利說明而瞭解》將描述一種使用可減少存取記憶體 胞元所需金屬數位線數目的感測電路之動態記憶體電路》 尤其，本發明描述一種積體電路，其包含具有多數個 記憶體胞元電容的一積體電路；連接至該多數個記憶體胞 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 線 3009^6 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（3 ) 元電容與一數位線的多數個存取裝置，每一裝置用以選擇 性地將該多數個記憶體胞元電容之一連接至該數位線；以 及一感測放大器電路，具有各自選擇性地連接至該數位線 之第一與第二節點。 該積體電路更能包含電氣性地位於感測放大器電路的 第一節點與數位線之間的絕緣電路，以便選擇性地將第一 節點連接至該數位線》絕緣電路亦能電氣性地位於感測放 大器電路的第二節點與數位線之間，以便選擇性地將第二 節點連接至該數位線》 在一實施例中，積體電路包含使感測放大器電路平衡 用的平衡電路。此平衡電路能包含一電晶體，其源極連接 至第一節點且其汲極連接至感測放大器電路的第二節點。 在另一實施例中，動態記憶體積體電路包含多數個記 憶體胞元電容，以及連接至該多數個記憶體胞元電容與一 數位線的多數個存取裝置，每一裝置用以選擇性地將該多 數個記憶體胞元電容之一連接至該數位線。提供一個具有 第一與第二節點的感測放大器。第一絕緣電路電氣性地位 於感測放大器的第一節點與數位線之間，以便選擇性地使 第一節點絕緣於該數位線；而且第二絕緣電路電氣性地位 於感測放大器的第二節點與數位線之間，以便選擇性地使 第二節點絕緣於該數位線。 在又另一實施例中，描述了感測儲存在多數個動態記 憶體胞元電容中的資料之方法。該方法包含諸步驟爲使其 第一節點與第二節點選擇性地連接至數位線之感測放大器 ^ ； 裝 Ί I 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 B7

3vJGWG 五、發明説明（4 ) 電路平衡；使感測放大器電路的第二節點電氣性地絕緣； 以及感測儲存在動態記憶體胞元電容中的資料。感測儲存 在動態記憶體胞元電容中資料的步驟能包含諸步驟爲將一 動態記憶體胞元電容選擇性地連接至數位線；使感測放大 器電路的第一節點電氣性地絕緣於數位線；以及使用感測 放大器電路感測在第一與第二節點之間的電壓差。另外， 使感測放大器電路平衡的步驟能包含諸步驟爲使感測放大 器電路的第一節點絕緣於數位線；將第二節點選擇性地連 接至數位線；以及使其源極連接至第一節點而其汲極連接 至第二節點的電晶體起動。 圖是相關的記憶體感測電路之結構圖； u第2圖是第1圖之感測電路的時序圖； v第3圖是本發明之感測電路的結構圖； V第4圖是第3圖中電路的時序圖； 'v第5圖是第3圖中電路的另一時序圖； '-第6圖是感測與平衡操作的詳細圖示； \第7圖是另一平衡操作的詳細圖示； ^第8圖是相關的記憶體電路之簡化的佈線圖； V第9圖是將本發明納入的記憶體電路之簡化的佈線 圖； 在下列較佳實施例之詳細描述中，參考了形成本說明 書一部份的諸附圖，而且在此描述中經由舉例說明顯示了 可實現本發明之明確的諸較佳實施例。這些實施例予以非 常詳細的描述，使得熟悉此技藝者能實現本發明，並可知 本紙張尺度逋用中國國家橾準（CNS ) Α4規格（210Χ297公釐） ： ;-----裝-- (請先閱讀背面之注意事項再填寫本頁) ,νβ 線 經濟部中央標準局員工消费合作杜印家 經濟部中央標隼局員工消費合作社印製 3c/Ut#i^〇 A7 B7 _五、發明説明（5 ) 可利用其他實施例而且在不背離本發明之精神與範疇的前 提下，可完成邏輯的、機械的、與電子的諸變化。因此下 列詳細描述將不予採用爲限制，而且本發明之範疇僅由所 附加諸聲明予以定義。 參看第1圖，描述了傳統動態記憶體存取電路的一部 份。記憶體陣列1GG具有製造成電容的多數個記憶體胞元 102(0)-(n)，每一電容具有形成爲共同胞元板104的一 電容板以及連接至存取電晶體106 (0)-(n)的另一節點。 每一存取電晶體爲η型電晶體，其閘極連接至字組線 1 0 8 ( 0 ) - ( η )。胞立板104典型地藉由一偏壓電源（未繪 示出）而偏壓至電源供應電壓（Vcc)的一半》 數位線110與112各自連接至某些存取電晶體與記憶 體胞元。當存取電晶體10 6被選擇性地致能時，儲存在相 對應記憶體胞元102上的電荷耦合至諸數位線之一。N型 絕緣電晶體114與116被用以使數位線1 1 0與1 1 2分別地 賴緣III.型感測.放.大器1 1 8與P型感測放大器1 2 0 »利用平 衡電晶體122使諸感測放大器的諸節點如以下所述平衡於 相同的電壓》 在操作時，儲存在記憶體胞元內的資料能依照第2圖 中所示程序而被存取及感測。第一步驟爲當以一偏壓電路 (未繪示出）提供電源時，藉由使電晶體122(EQ)的閘極 保持高態而使感測放大器118與120的節點129與131平 衡至Vcc/2。跨越感測放大器的電壓差因此爲零，而每一 節點具有等於供應電壓（Vcc) —半之較佳電壓。下一步驟 I ^ . 扣衣 、v5 線 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 3009^6 A7 B7 五、發明説明（6 ) 爲藉由提供高電鼷於絕緣電晶體114與116的閘極（分別爲 ISO A與ISO B)而使其作用。這使得數位線110與112 連接至感測放大器118與120並允許諸數位線亦穩定於 Vcc/2 »然後藉由提昇相關字組線108(0)-(η)的閘極電 壓而選擇性地使記憶體胞元存取電晶體106(0 )-(!〇之一 起作用。然後與諸數位線之一共享儲存於所選取記憶體胞 元102上的電荷、或電荷之缺乏。如果邏輯的“1”儲存 於電容上，相關的數位線將稍微地提昇比如大約10 0毫伏 的電壓。可知與該數位線共享的電荷直接地由儲存於記憶 體胞元上的電荷而定。如果記憶體胞元未帶電荷，該數位 線電壓將下降比如1Q0毫伏》 如熟悉此技藝者所熟知，η型感測放大器118與ρ型感 測放大器120感測在諸數位線之間的差異並反應於此差異 而驅使數位線至全功率軌。η型感測放大器118具有兩個η 通道電晶體，其閘極交錯耦合至其他電晶體的源極。每一 電晶體的汲極連接在一起並由N La t線控制。NLat線典型 地被預先充電至節點129與131己被平衡至的相同位準， Vcc/2。降低在NLat線上的電壓以便感測在節點之一上 的高電屋》假設例如節點129比節點131高100毫伏，電 晶體11 9將在NLat線下降至比節點129低的臨界電壓時開 始導通。然後節點131將被拉至NLat的電位以保證電晶體 117不會導通。同樣地，p型感測放大器120具有兩個交錯 耦合的P通道電晶體12 1與125。每一電晶體的汲極連接在 一起並由PLat線控制。PLat線典型地被預先充電至節點 本紙張尺度適用中國國家標準（cns )A4規格（21 〇 χ 297公釐） ： .-----批衣-- (請先閱讀背面之注意事項再填寫本頁) ’V3 線 經濟部中央標準局員工消費合作社印製 A7 _B7_ 五、發明説明（7 ) 129與131己被平衡至的相同位準，Vcc/2。提昇在PLat 線上的電壓以便感測在節點之一上的低電壓。假設例如節 點131比節點129低100毫伏，電晶體121將在PLat線增 加至比節點131高的臨界電壓時開始導通。然後節點129 將被拉至PLat的電位以保證電晶體125不會導通。NLat 與PLat分別地被閃控至全功率軌，亦即接地線以及Vcc。 因此如果數位線之一較高，該數位線將被驅使至Vcc而互 補數位線被拉至接地電位。 如第2圖中所見，諸數位線上的電壓在字組線起作用 後瞬間之前都是相等的。η型感測放大器首先被閃控以驅 使一線爲低態，然後Ρ型感測放大器首先被閃控以驅使另 一線爲高態。諸數位線維持栓鎖在這些全功率位準直到平 衡電晶體122再次起作用。在字組線爲高態而數位線被栓 鎖的期間，記憶體胞元被刷新。 如上所述，諸數位線被製造爲金屬線，這些線需要相 當大量的印模面積，而且產生了增加記憶體裝置密度之障 礙。因此減少數位線的數目將是有益的。第3圖舉例說明 本發明的一感測電路。記憶體陣列1 2 3由製造成電容的記 憶體胞元126(0)-(η)所組成，而諸電容一節點連接至共 同胞元板127。胞元板由偏壓電路（未繪示出）偏壓至Vcc 的一半。每一記憶體胞元126的另一板連接至η型存取電 晶體1 2 8 ( 0 ) - ( η )之一。諸存取電晶體連接至數位線 124，而且其閘極連接至字組線130(0 )-(η)之一。提供 絕緣電晶體1 3 2以便選擇性地使數位線1 2 4絕緣於η型感測 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -10 Μ I I 批衣 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（8 ) 放大器136與p型感測放大器138兩者的節點135»同樣 地，η型絕緣/平衡電晶體134連接於諸感測放大器的節點 13 7與數位線12 4之間》提供η型平衡電晶體13 9以使感測 放大器的節點135與137平衡至一共同電壓。如以下所 述，此共同電壓最好接近Vcc/2。 .參看第4圖，爲了感測儲存於記憶體胞元126上的資 ί 料，數位線124以及感測放大器的節點135與137藉由使 電晶體1 39 (EQ)的閘極起作用而平衡。然後藉由降低電晶 體134的閘極電壓（ISO Equil)而將其關閉》在感測所 儲存資料之前，將平衡電晶體139關閉。節點137的電壓 在電晶體139關閉時被拉低。例如，節點137的電壓在電 晶體139關閉時降低大約20毫伏。然而由於數位線124上 的大電容量抵抗電晶體139的耦合效應並維持相當穩定的 電壓，節點135相對地保持不變。因此可知當電晶體139 關閉時，在感測放大器節點1 3 5與1 3 7之間立刻分佈一小 的電壓差。因爲由儲存於記憶體胞元上的資料所導致的典 型電壓差大約爲100毫伏，由耦合所導致的20毫伏差異是 明顯的而且必須如以下所解釋地予以注意。 \^節點137栓鎖至平衡電壓而使耦合效應較少。諸存 取電晶體128(0)-(n)之一藉由提昇相對應的字組線 130(0)-(n)而使其起作用。儲存於記憶體胞元內的電 荷、或電荷之缺乏係與數位線以及感測放大器節點1 3 5所 共享。數位線上的電壓變化係由儲存於記憶體胞元內的電 荷而定，此電壓差如上面所述典型地爲大約±100毫伏。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -II - |_^--·-----扣衣------1T------A (請先閲讀背面之注意事項再填寫本頁) Α7 經濟部中央標準局員工消費合作衽印製 _Β7__五、發明説明（9 ) 在電荷已耦合至數位線之後，藉由降低絕緣電晶體 132的閘極電壓（ISO Digit)而將其關閉，使節點135 絕緣於所選取的位元線。藉由使節點135絕緣於位元線 124，數位線124的電容量消除了而且節點135將被拉低 與節點137所被拉低相同的量。因此在感測放大器節點 1 3 5與1 3 7之間的總差異等於儲存在所選取記憶體胞元上 的電荷》 然後如熟悉此技藝者所知，利用NLat與PLat閃控感 測放大器以驅使節點13 5至適當的電壓位準。也就是說， 如果節點1 35高於平衡位準，將該節點驅使至Vcc ;如果 節點135低於平衡位準，則驅使其接地。然後藉由提昇 ISO Digit使絕緣電晶體132再起作用，使整條數位線 124能到達適當的功率軌而且記憶體胞元能被刷新。在字 組線130返回低位準之後，平衡電晶體能再作用以保證感 測放大器兩節點以及數位線皆被平衡》 在感測放大器作用的同時經由電晶體139連接節點 135與137將導致感測放大器內的交錯電流。此交錯電流 能相當大而且在經濟效益上是不良好的》可知當一感測放 大器節點原來在Vcc位準而另一者在接地位準時，最終的 平衡位準將接近Vcc/2 » Vfe者，電晶體134能用以選擇性地將節點13 7連接至 數位線124，以便藉由強迫節點137至相反狀態而使諸感 ’ 測放大器平衡。也就是說，藉由首先使節點135絕緣於數 位線1 2 4以及其次使電晶體1 3 4作用，諸感測放大器將強 「 | 裝 訂 線 (請先閱讀背面之注意事項再填寫本ί ) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 12 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（10 ) 迫數位線上的電壓變化其狀態》例如，如果當電晶體134 作用時數位線爲“1” ，數位線上的電壓將被迫由η型感測 放大器轉變至低態。可知藉由使節點1 3 5保持固定以及利 用電晶體134，可避免交錯電流。觸發或追蹤電路（未繪 示出）能用以將電壓栓鎖在接近Vcc/2的位準。有一實施 例將採用一時序電路以導通平衡電晶體1 3 9並關閉感測放 大器136與138。 、结5圖圖示此替代的平衡電路之時序》藉由降低平衡 電晶體139之閘極電壓（EQ)而使其關閉。電晶體134藉由 降低其閘極電壓（ISO Equil)而關閉。將字組線130提 昇以存取一記憶體胞元126，而且藉由降低電晶體132的 閘極電壓（ISO Digit)而將其解除作用。利用NLat與 PLat閃控諸感測放大器，而且使電晶體132再作用以刷新 記憶體胞元。在字組線已返回低態後，將電晶體132關閉 以使數位線124絕緣於節點135。藉由提昇電晶體134的 閘極電壓（ISO Equil)而使其作用，並且使節點137連 接至數位線。感測放大器將會藉由使數位線充電或放電而 強迫數位線開始轉變狀態。當數位線上電壓大約爲Vcc/2 時，時序或觸發電路將使平衡電晶體13 9作用並關閉感測 放大器。節點135與137因此平衡而且電晶體132作用。 最後關閉電晶體1 3 4。 第3圖中顯示一個非必須的偏壓電路141。此電路能 用以使數位線142偏壓至預定的電壓位準》藉由使電晶體 132與139作用，感測放大器諸節點能被平衡至該預定電 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公釐）_丨3 一 (請先閲讀背面之注意事項再填寫本頁) 裝- 、-° 線 經濟部中央標準局員工消资合作社印製 A7 B7 _五、發明説明（11 ) 壓位準。此平衡選項需要額外的印模面積，因此在經濟效 益上比其他平衡電路更不令人滿意。 圖是在第3圖的電路中所選取的含有儲存爲“1” 的資料之記憶體胞元上感測操作的更詳細圖示。可看出在 電晶體13 9的閘極（EQ)從Vcc( 3 . 6伏特）下降之前，感測 放大器諸節點135與137等於1.8伏特（Vcc/2)。節點 137在EQ到達低態時被拉低，因此在節點135與137之間 產生小差異。藉由提昇其相關的字組線130而選取諸記憶 髖胞元126之一》儲存於記憶體胞元上的電荷與數位線及 節點135共享》數位線124的電容量比記憶體胞元的電容 量更高，因此節點135的電壓僅增加記憶體胞元上電壓降 的一小部份。電晶體132藉由降低ISO Digit線而關 閉。結果節點135被拉低而且在感測放大器諸節點之間的 電壓差反映了記憶體胞元電荷的眞實値。在感測放大器被 電氣絕緣於數位線之後，η型感測放大器136被閃控（標示 爲點Ν)，然後ρ型感測放大器138被閃控（標示爲點Ρ)。 注意節點1 3 5在η型感測放大器被閃控之後被拉低，但在ρ 型感測放大器被閃控時被拉高。電晶體132再作用使節點 135連接至數位線與記憶體胞元126 »感測放大器兩節點 在ISO Digit線到達高態時被拉高。節點135由ρ型感測 放大器拉至高態，而節點137由η型感測放大器拉至低 態。記憶體胞元在電晶體1 3 2與電晶體1 3 0作用期間被刷 新。也就是說，將記憶體胞元126上的電壓拉至Vcc以便 對胞元再充電。如熟悉此技藝者所知，可知電晶體132與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_丨4 _ ^ 批衣 訂 11 線 (請先閱讀背面之注意事項再填离本頁) Α7 經濟部中央樣準局貝工消費合作社印製 Β7_五、發明説明（12 ) 130上閘極電壓被連接至比Vcc位準更高的啷筒電壓。EQ 線返回高態使電晶體139作用，而且節點135與137被平 衡至Vcc/2 » X/第7圖與第6圖類似，然而感測放大器諸節點135與 1 3 7利用電晶體1 3 4而平衡。在諸節點已藉由感測放大器 而驅使至全功率軌之後，將ISO Equil提昇以使電晶體 134作用。因此節點137最初被拉高，然後於數位線上的 電荷被放電時開始返回低態》當節點1 3 7上的電壓位準大 約爲Vcc/2時，電晶體139作用而且諸感測放大器被關閉 以使節點135與137平衡。如果平衡的電壓位準保持在大 約等於NLat與PLat的偏壓位準，此電壓位準會變化》 藉由使用單端感測電路，可減少供所給定記憶體量用 所需的數位線之數目。而且減少了將記憶體胞元連接至數 位線所需的空間，因此允許記憶體胞元之壓縮。參看第8 圖，所陳述的積體電路使用兩條數位線140使記憶體胞元 142連接至每一感測放大器144。諸記憶體胞元被安排使 得每隔一條列線146與每隔一條數位線的交點有一記憶體 胞元142。因此在此圖示內每個感測放大器144能選擇性 地感測四個不同的記憶體胞元。可看出由於佈線間隔之需 求，不能完全地實現記憶體胞元尺寸內任何縮減。相反 地，第9圖圖示一種將本發明的胞元板偏壓納入之積體電 路。記憶體胞元150位在數位線148與列線152的每個交 點。感測放大器電路154利用如上面所詳細描述的單端電 路而偏壓，並且能選擇性地感測在此圖示內四個不同的記 — ^ ^ 裝 訂I 矣 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) A4規格（2丨0 X 297公釐） 300 A7 B7 五、發明説明（13 ) 憶體胞元。 藉由消除第二條數位線’記憶體胞元之空間能大大地 減少。本發明允許使用6 F 2大小的記憶體胞元’而傳統電 路使用8F2記憶體胞元，其中F是熟悉此技藝者所熟知的 裝置外形尺寸。 已描述一種需要較少數位線的積體電路動態記憶體。 此積體電路使用一條數位線而非兩條數位線供感測儲存於 記憶體胞元電容上的電荷。消除一條數位線允許完全地利 用記憶體胞元與相關電路之小型化。另外，已展示用以在 感測儲存於記憶體胞元內的資料之前使單端感測放大器平 衡的數種電路與方法。 ； ； 裝 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公慶） 16 五、發明説明（14 ) A7 B7 元件標號對照 經濟部中央標準局員工消費合作社印製 10 0.. ..記憶體陣列 10 2.. ..記憶體胞元 104.. ..胞元板 10 6.. ..存取電晶體 108.. ..字組線 110.. ..數位線 112.. ..數位線 114.. ..絕緣電晶體 116.. ..絕緣電晶體 117.. ..η通道電晶體 118.. ..η型感測放大器 119.. ..η通道電晶體 120.. ..Ρ型感測放大器 12 1.. ..Ρ通道電晶體 12 2.. ..平衡電晶體 123.. ..記憶體陣列 124.. ..數位線 12 5.. ..Ρ通道電晶體 126.. ..記憶體胞元 127.. ..胞元板 128.. ..存取電晶體 --^--------------、1T------i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 SOOddQ a? B7 五、發明説明（15 ) 129. ...節點 130. ...字組線 13 1. ...節點 132. ...絕緣電晶體 134. ...絕緣/平衡電晶體 135. ...節點 136. ...η型感測放大器 13 7. ...節點 138. ...Ρ型感測放大器 139. ...平衡電晶體 14 0. ...數位線 141. ...偏壓電路 142. ...記憶體胞元 144. ...感測放大器 14 6. ...列線 148. ...數位線 150. ...記憶體胞元 15 2. ...列線 154. ...感測放大器 - 裝 ： 訂 务 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21 ox 297公釐）

Claims (1)

1. 經濟部中央橾準局員工消費合作社印製 A8 Βδ C8 D8 六、申請專利範圍 4.—種積體電路，包含： 多數個記憶體胞元電容； 連接至該多數個記憶體胞元電容與一數位線的多數個 存取裝置，每一裝置用以選擇性地將該多數個記憶體胞元 電容之一連接至該數位線；以及 感測放大器電路，其第一與第二節點各自選擇性地連 接至該數位線》 如申請專利範圍第1項之積體電路，更包含： 電氣性地位於該感測放大器電路第一節點與該數位線 之間的一絕緣電路，用以選擇性地將該第一節點連接至該 數位線。 sy如申請專利範圍第1項之積體電路，更包含： 電氣性地位於該感測放大器電路第二節點與該數位線 之間的一絕緣電路，用以選擇性地將該第二節點連接至該 數位線。 ^如申請專利範圍第1項之積體電路，更包含使感測放大器 電路平衡用的平衡電路。 如申請專利範圍第4項之積體電路，其中該平衡電路包含 一電晶體，其源極連接至該第一節點且其汲極連接至感測 放大器電路的第二節點。 . 一種動態記憶體積體電路，包含： 多數個記憶體胞元電容； 連接至該多數個記憶體胞元電容與一數位線的多數個 存取裝置，每一裝置用以選擇性地將該多數個記憶體胞元 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19 - I IJ I、— i I I 裝 I I 訂 II 1 線 (請先閱讀背面之注意事項再填寫本頁) AO 3009^6 ll D8 六、申請專利範圍 電容之一連接至該數位線； 具有第一與第二節點的一感測放大器； 第一絕緣電路，電氣性地位於該感測放大器第一節點 與該數位線之間，用以選擇性地使該第一節點絕緣於該數 位線；以及 第二絕緣電路，電氣性地位於該感測放大器第二節點 與該數位線之間，用以選擇性地使該第二節點絕緣於該數 位線。 一種感測儲存於多數個動態記憶體胞元電容中的資料之方 法，該方法包含諸步驟： 使其第一與第二節點選擇性地連接至數位線之感測放 大器電路平衡； 使感測放大器電路的第二節點電氣性地絕緣；以及 感測儲存於動態記憶體胞元電容內的資料》 N8 .如申請專利範圍第7項之方法，其中感測儲存於動態記憶 體胞元電容內之資料的步驟更包含諸步驟： 經濟部中央標準局貞工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 將一動態記憶體胞元電容選擇性地連接至該數位線； 將該感測放大器電路第一節點電氣性地絕緣於該數位 線；以及 利用感測放大器電路，感測在該第一節點與該第二節 點之間的電壓差。 、.如申請專利範圍第7項之方法*其中使該感測放大器電路 平衡的步驟更包含諸步驟： 將該感測放大器電路第一節點電氣性地絕緣於該數位 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20 - Ο B8 C8 D8 六、申請專利範圍 線； 將該第二節點選擇性地連接至該數位線；以及 使其源極連接至該第一節點且汲極連接至該第二節點 的電晶體作用》 ------.-----裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） -21 _