TW437170B

TW437170B - Method and circuit for external synchronization

Info

Publication number: TW437170B
Application number: TW089105754A
Authority: TW
Inventors: Akira Yokomizo
Original assignee: Akira Yokomizo
Priority date: 1996-10-30
Filing date: 1997-10-28
Publication date: 2001-05-28
Also published as: KR20000052959A; US6097224A; EP0840449A3; TW449974B; TW418564B; CN1235713A; SG60139A1; US6130566A; EP0840449A2; WO1998019397A1; US6104774A

Description

rV 4371 7 0 A7 B7 五、發明說明（1 ) 【產業上之利用領域】本發明係關於外部同步方法及外部同步電路，該外部同步方法係在於製造頻率與數位輸入訊號的頻率相同且相位與外部觸發訊號的相位位置一致之數位訊號。【先前之技術】一般，半導體主動元件的載止頻率爲有限，因此所能使用的最高頻率便受到限制。例如，圖2 1中，數位訊號（1 )與（2 )的波形係其反復頻率f爲相同者。但訊號（1 )的波形係其上升中的Η位準區間T A與下降中的L位準區間T B的比爲1 : 1 (負載50%)，相對的，由於訊號（2)的波形係其區間T A與區間T B的比並非形成1 : 1 ，因此頻率f爲上升中。因而當半導體主動元件（I C )接受負載5 0 % 的訊號（1 )的輸入波形而於動作可能範圍的最上限進行動作時，若輸入訊號的波形從負載5 0 %的狀態（訊號（ 1 ))往較小的負載的波形（訊號（2 ))偏移的話，則該I C將會被輸入超過其動作可能範圍的頻率之訊號，而導致該I C無法執行應對該輸入訊號的頻率之動作。因此，所需處理的數位訊號最理想是屬於區間τ A與區間T B的比爲1 : 1 (負載5 0 % )之波形。換言之，只要所需處理的數位訊號能一直予以整形成爲負載5 0 % 之波形的話，便可使用相同的半導體主動元件來處理較高頻率的訊號。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) 裝---I---- 訂·--I--- 經濟部智慧財產局員工消費合作社印製 Α7 4371 7 Ο ______Β7______ 五、發明說明（2 ) 以下將依據t述之觀點來考察有關外部同步電路。 (請先閱讀背面之注意事項再填寫本頁) (外部同步電路）習知’彩色影像訊號之寫入用同步脈衝訊號產生電路及讀取用同步脈衝訊號產生電路等中必須要有供以產生與水平同步訊號同步的同步脈衝訊號之外部同步電路。習知，製作出頻率與輸入訊號的頻率相同 > 且相位與觸發脈衝訊號的相位位置一致的訊號之同步訊號選擇電路係例如有圖2 2所示者（日本特開昭6 1 — 9 5 6 0 6號 )。亦即，接受必要的同步脈衝訊號的重複頻率ί的m倍 (m爲2以上的整數）之頻率的基準訊號So ，並藉由延遲元件D L 1 ，D L 2來使其基準訊號的相位順次地偏移，藉此來製成η個（η爲2以上的整數）的相位不同之副基準訊號Sa ，Sb，Sc ，且在接受觸發脈衝訊號G時開始利用分頻器2 3，2 4，2 5來對這些副基準訊號進行分頻處理，並藉由邏輯電路2 2來邏輯合成這些經過分頻後的訊號，進而來取出同步輸出訊號。經濟部智慧財產局員工消費合作社印製習知之同步訊號選擇電路，係直列連接多數的延遲元件DL1 ，DL2· ·.，並通以基準訊號，而來進行使相位順次地偏移之操作，藉此來從基準訊號S 〇作成η個的相位不同之副基準訊號S a ，S b，S c 。但是，就順次地令上述的相位偏移之技術而言，一旦在處理高頻（5 OMH z〜1 00MHz程度）時，通過延遲元件DL1 ，DL2· · ·之前的訊號波形將會在通本紙張尺度適用ΐ國國家標準（CNS)A4規格（210 X 297公釐） 1 4371 7 Ο Α7 ___Β7 五、發明說明（3 ) 過各延遲元件時一點一點地潰散接踵而來，因而使得所進 (請先閱讀背面之注意事項再填寫本頁) 行的分割相位處理失去意義。尤其是即使逋過延遲元件之前的訊號波形爲負載5 0 %的波形’藉由通過於延遲元件，訊號波形從負載5 0 %偏移而來時，實質上頻率將會變高，而導致會有超過I C的動作可能的能力之頻率界限等的問題產生。又，就順次地令上述的相位偏移之技術而言，在處理低頻（1 Μ Η z程度）時，由於所需之延遲元件的數目爲 2 0 0 0〜3 0 0 0個，因此不論是由經濟面或元件發熱的情況來看皆爲不利之舉。因此，最理想的是能提供一種不必藉由上述令相位順次地偏移之技術，而使用數量極少的半導體元件，便能取出與觸發脈衝訊號同步之同步脈衝訊號之外部同步電路。習知，當外部觸發脈衝訊號變動時，將難以自動地使其與輸出脈衝同步。經濟部智慧財產局員工消費合作杜印製因應於此，最理想的是能提供一種可使同步脈衝輸入訊號與外部觸發脈衝訊號同步之構成簡單，且數位輸入訊號被整形成負載5 0 %的波形而輸出之實甩的外部同步方法及外部同步電路。又’取理想的是品提供一種即使外部觸發脈衝訊號產生變動’也能夠自動地使同步脈衝輸入訊號與外部觸發脈衝訊號同步之外部同步方法及外部同步電路。本發明之目的’係在於提供一種可使同步脈衝輸入訊號與外部觸發脈衝訊號同步之構成簡單，且數位輸入§妒本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） -6^ 4371 7 0 A7 ____B7_ 五、發明說明（4 ) 被整形成負載5 0%的波形而輸出之實用的外部同步方法及外部同步電路。又’本發明之其他的目的，係在於提供一種即使外部觸發脈衝訊號產生變動，也能夠自動地使同步脈衝輸入訊號與外部觸發脈衝訊號同步之外部同步方法及外部同步電路。【發明之開示】爲了達成上述之目的，本發明係形成以下所示之構成 0 首先，申請專利範圍第1項所記載之外部同步方法，該外部同步方法係在於使同步脈衝輸入訊號與外部觸發脈衝訊號得以同步，其特徵爲：在下次的外部觸發脈衝訊號（E X T — T R I G )來到爲止的期間，於同步脈衝輸入訊號的週期（T )中作成多數與外部觸發脈衝訊號（EXT - TR I G)同步之內部觸發脈衝訊號（I N T — T R I G )，並以前後時間差的方式分別地供應給第1負載決定電路（3 )及第2負載決定電路（4 ) ’且交替地從內部觸發脈衝訊號的位置來計測對應於同歩脈衝輸入訊號的週期之負載5 0 %的定時位置，而得以令輸出脈衝能夠在內部觸發脈衝訊號（ SET — A1 ，SETAS)的位置上升，以及令輸出脈衝可以在對應於上述經計測後之負載5 0 %的定時位置（ S A 1 ，S A 2 )下降。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先間讀背面之注意事項再填寫本頁) 裝---I----訂----I----^ 經濟部智慧財產局員工消費合作社印製 4371 7 〇 A7 B7 五、發明說明（） C請先閱讀背面之注意事項再填寫本頁) 在此’除了外部觸發脈衝訊號之外，由於可在同步脈衝輸入訊號的週期（T )中自我產生內部觸發脈衝訊號（ I NT - TRIG)，因此能夠容易地取得同步之輸出脈衝。並且，由於可實際自內部觸發脈衝訊號的位置來計測對應於同步脈衝輸入訊號的週期之負載5 0%的定時位置，因此能取得正確位置之負載5 0%的輸出。總而言之，即使是外部觸發脈衝訊號的到來間隔爲變動之情況’或外部觸發脈衝訊號的脈衝寬度爲變動之情況 ’也不會受到任何的影響，而容易地輸出與同步脈衝輸入訊號同步之觸發脈衝訊號。甚至，無論同步脈衝輸入訊號 (C K )所持有週期長度是如何，或同步脈衝輸入訊號（ C K )爲形成負載變動的波形，也能夠隨時取得負載5 〇 %的波形之輸出。藉此將可以提高所使由之半導體元件的頻率界限。同樣的在申請專利範圍第1 ，2項所記載之外部同步方法或第3〜1 4項所記載之外部同步電路中也可得到此作用效果。經濟部智慧財產局員工消費合作社印製其次，申請專利範圍第2項所記載之外部同步方法，係如申請專利範圍第1項所記載之外部同步方法，其中預備A，B二組的第1負載決定電路與第2負載決定電路， --組供以處理外部觸發脈衝訊號間的1個區間，另一組則供以處理相鄰的區間。因此，外部觸發脈衝訊號即使是在其中一組的動作中到來，還是能夠藉由另一組來使輸出波形與外部觸發脈衝訊號同步。其次’中請專利範圍第3項所記載之外部同步電路係本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 ^ Δ371 7 Ο Α7 ____Β7 五、發明說明（6 ) 具備有：一內部觸發脈衝作成電路（3 1 0 )，該內部觸發脈衝作成電路（3 1 0 )係於接受來自定時產生電路（ 301 ，311)的定時訊號之後，計測來自同步脈衝輸入訊號（E X T — C K )的1周期（T )之外部觸發脈衝訊號（E X T - T R I G )的相位位置，並於其次的每一周期（T)，以對應於外部觸發脈衝訊號（EXT -T R I G )之到來的相位位置來作成內部觸發脈衝訊號（ IN丁一TRIG)，且予以輸出：及一波型轉換訊號作成電路（3 3 0 )，該波型轉換訊號作成電路（3 3 0 )係接受上述內部觸發脈衝訊號（ I NT — TRIG)，並於外部觸發脈衝訊號（EXT -TR I G)的各區間中，將內部觸發脈衝訊號（TR I G 一 A )予以前後分開而輸出第1群訊號（s E T — A 1 ) 及第2群訊號（SET — A2):及一第1觸發器（6)，該第1觸發器（6)係於接受上述第1群訊號（S ET_A 1 )後而動作；及一第2觸發器（8)，該第2觸發器（8)係於接受上述第2群訊號（SET — A2 )後而動作；及一第1負載決定電路（3) ’該第1負載決定電路（ 3 )係於接受上述第1觸發器（6 )的輸出後振盪動作，並計算其振盪循環數’而來決定所需輸出之同步脈衝訊號的負載5 0 %的定時位置，且輸出該內容的一-致輸出，然後重新設疋上述弟1觸發器（6 );及本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----i I-----裝 ----II 訂· —-------的 <請先閱讀背面之注意事項再填寫本頁) 1 4371 7 Ο Α7 __Β7__ 五、發明說明（7 ) 一·第2負載決定電路（4 )，該第2負載決定電路（ 4 )係於接受上述第2觸發器（8 )的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0 %的定時位置，且輸出該內容的一致輸出，然後重新設定上述第2觸發器（8):及一輸出用的觸發器（5 4)，該輸出用的觸發器（ 5 4)係同步設定上述第1群訊號（SET — A 1 )及第 2群訊號（S E T - A 2 )，並根據來自上述第1負載決定電路（3)及第2負載決定電路（4)的一致輸出來進行反相動作。經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在此，於下次的外部觸發脈衝訊號（E X T -TR I G)來到爲止的期間，在同步脈衝輸入訊號的1週期（T )中作成多數與外部觸發脈衝訊號同步之內部觸發脈衝訊號（I N T - T R I G )，並以前後時間差的方式分別地供應給第1負載決定電路（3 )及第2負載決定電路（4 )，且交替地從內部觸發脈衝訊號的位置來計測對應於同步脈衝輸入訊號的週期之負載5 0 %的定時位置，而得以令輸出脈衝能夠在內部觸發脈衝訊號的位置上升，以及令輸出脈衝可以在對應於上述經計測後之負載5 0 % 的定時位置下降。並且’除了外部觸發脈衝訊號之外，由於可在同步脈衝輸入訊號的週期（T)中自我產生內部觸發脈衝訊號（I N T — T R I G )，因此能夠容易地取得同步之輸出脈衝。甚至’即使是外部觸發脈衝訊號的脈衝寬度或外部觸發脈衝訊號的到來間隔爲變動之情況，也不本紙張尺度適用争國國家標準（CNS)A4規格（210x 297公釐）經濟部智慧財產局員工消費合作社印製 ‘ 4371 7 Ο Α7 __Β7_五、發明說明（8 ) 會受到任何的影響，而容易地輸出與同步脈衝輸入訊號丨司步之觸發脈衝訊號。又，由於可實際自內部觸發脈衝訊號的位置來計測對應於同步脈衝輸入訊號的週期之負載5 〇 %的定時位置’因此能取得正確位置之負載5 〇 %的輸出〇其次，申請專利範圍第9項所記載之外部同步電路係具備有：一內部觸發脈衝作成電路（3 10) ’該內部觸發脈衝作成電路（3 1 0 )係於接受來自定時產生電路（ 3 0 1，3 1 1 )的定時訊號之後，計測來自同步脈衝輸入訊號（E X T - C K )的1周期（T )之外部觸發脈衝訊號（EXT — TR I G)的相位位置，並於其次的每一周期（T )，以對應於外部觸發脈衝訊號（E X T -T R I G )之到來的相位位置來作成基準內部觸發脈衝訊號（I N T — T R I G )，且將此訊號予以交替分開於外部觸發脈衝訊號（E X T - T R I G )的A區間與相鄰的 B區間，然後輸出該內部觸發脈衝訊號（Τ R 1 G 一 A， T R I G - B );及 -· A側的波型轉換訊號作成電路（3 3 0 ) ’該波型轉換訊號作成電路（3 3 0 )係接受上述內部觸發脈衝訊號的一方（T R I G — A )，並於上述A區間中，分別將內部觸發脈衝訊號（TR I G — A )予以前後分開而輸出第1群訊號（SET — A1 )及第2群訊號（SET — A 2 ):及 I ----------- 裝—---訂----I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNTS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 r 4371 7 Ο A7 ___B7_____ 五、發明說明（9 ) 一第1觸發器（6)，該第1觸發器（6)係於接受上述A側的弟1群訊號（s E T — A 1 )後而動作：及 —第2觸發器（8)，該第2觸發器（8)f系於接受上述Α側的第2群訊號（s Ε 丁― Α 2 )後而動作；及 ―弟1負載決定電路（3a)，該第丨負載決定電路 (3 A )係於接受上述A側的第i觸發器的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 〇 %的定時位置，且輸出該內容的一致輸出 ’然後重新設定上述A側的第1觸發器；及一第2負載決定電路（4a)，該第2負載決定電路 (4 A )係於接受上述A側的第2觸發器的輸出後振盪動作’並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0%的定時位置，且輸出該內容的一致輸出，然後重新設定上述A側的第2觸發器：及一 B側的波型轉換訊號作成電路（3 3 0 )，該波型轉換訊號作成電路（3 3 0 )係接受上述內部觸發脈衝訊號的另一方（TrIG_B)，並於上述B區間中，分別將內部觸發脈衝訊號（T R I g - B )予以前後分開而輸出第1群訊號（SET_b 1 )及第2群訊號（SET — B 2 ):及 —第1觸發器（6)，該第1觸發器（6)係於接受上述B側的第1群訊號（S E T - B 1 )後而動作；及一第2觸發器（8)，該第2觸發器（8)係於接受上-述B側的第2群訊號（s e τ 一 B 2 )後而動作；及本紙張尺度適用中國規格⑵0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝·----I--訂-----1!_缺 4371 7 Ο A7 __B7__ 10 五、發明說明（） (請先間讀背面之注意事項再填寫本頁) 一第1負載決定電路（3B)，該第1負載決定電路 (3 B )係於接受上述B側的第1觸發器（6 )的輸出後振盪劻作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0 %的定時位置，且輸出該內容的一致輸出’然後重新設定上述B側的第1觸發器（6 ):及一第2負載決定電路（4 B )，該第2負載決定電路 (4 B )係於接受上述B側的第2觸發器（8 )的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0 %的定時位置，且輸出該內容的一致輸出，然後重新設定上述B側的第2觸發器（8 );及一輸出用的觸發器（5 4)，該輸出用的觸發器（ 5 4 )係分別同步設定上述A側及B側的第1群訊號（ SET — Al ’ SET-ΒΙ)及第 2 群訊號（SET — A 2，S E T - B 2 ) ’並分別根據來自上述A側及B側的第1負載決定電路（3)及第2負載決定電路（4)的一致輸出來進行反相動作。經濟部智慧財產局員工消費合作社印製在此，由於申請專利範圍第9項所記載之外部同步電路具備有：A及B 2組的第1負載決定電路及第2負載決定電路，因此即使外部觸發脈衝訊號是在其中一組的動作中到來’還是能夠藉由另一組來使輸出波形與外部觸發脈衝訊號同步。其次’申請專利範圍第4或1 〇項所記載之外部同步電路’係如申請專利範圍第3或9項所記載之外部同步電路’其中上述各負載決定電路（3，4 )係分別由：本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4371 7 0 A7 B7 11 五、發明說明（）延遲線振盪器（4 1 ):及計算其振盪循環數之計數器（4 7 )與閂鎖電路（ 4 8 ):及算出其計數値的1 / 2的値之運算電路（4 9 );及當上述計數器的値與該運算結果一致時執行一致輸出之一致電路（50)而構成者；又，於上述各負載決定電路（3 ，4 )之前分別設置有0 R閘極（7，9 )，並經由該〇 R閘極，在不存在有內部觸發脈衝訊號（TR I G — A，TR I G — B)的區間中輸入供以指示實際計測區間（該實際計測區間的長度要比同步脈衝輸入訊號的1週期（τ)還要長若干）之訊號（WC-A1/B1，WC— A2/B2)，藉此僅在實際計測區間（T 3 )進行延遲線振盪器的振盪，並且將目標計測區間（Τ 1 )的定時訊號（1 / 2 C K - A 1 / B 1 ， 1 / 2 C K - A 2 / B 2 )(該目標計測區間（ T 1 )的定時訊號係供以指示振盪中對應於同步脈衝輸入訊號之1週期（T )的長度位置）供應給上述閂鎖電路（ 4 8)，而來閂鎖計數器（4 7 )的値。在此，首先是利用每一同步脈衝輸入訊號（CK)之 1週期（T )的整數倍間隔所傳送來的目標計測區間（丁1)之定時訊號（1/2CK — A1/B1 ’ 1/ 2CK — A2/B2)來計測1週期的長度。其次，運算電路（4 9 )將根據此計測値來算出其計數値的1 / 2的値，亦即負載5 0 %的定時値。然後，在上述整數倍的間本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-------訂------—|_城經濟部智慧財產局員工消費合作社印製 Α7 437丨 7 Ο ___Β7 12 五、發明說明（）隔內執行自與外部觸發脈衝訊號同步的位置算起的長度之計測，當該計測値與上述算出的値（計數値的1 / 2 )-致時，一致輸出（SA，SB)將自一致電路（50)) 中被予以輸出。並且，此一致輸出將被利用於使同步脈衝輸入訊號能夠在負載5 0 %的定時位置下降。因此，將可對應於持有任意的週期之同步脈衝輸入訊號（C K )，且即使觸發脈衝週期爲變動之情況時也能夠應變處理。總而言之，若利用此外部同步電路的話，則由於可明確地區分目標計測區間與實際計測區間，而使得能夠實際計測而求得同步脈衝輸入訊號（C K )的1週期，因此將可對應於持有任意的週期之同步脈衝輸入訊號（CK)，且即使觸發脈衝週期爲變動之情況時也能夠應變處理。同樣的在申請專利範圍第4項或第10項之外部同步電路中也可得到此作用效果。其次，申請專利範圍第5或1 1項所記載之外部同步電路，係如申請專利範圍第4或1 0項所記載之外部同步電路，其中上述延遲線振盪器（4 1 )係由：將一方的輸入端子作爲振盪器的輸入端子之ΝΑ N D 閘極（4 2 ):及作爲延遲元件而被連接於該N A N D閘極的輸出端子之奇數段的反相器（43):及從該反相器的最終段的輸出端子往上述N A N D閘極的另一方輸入端子歸回之反饋回路（4 4 )中所被插入之本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — —— — —--- 裝---- I 訂-1111111-^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作杜印製 { 4371 70 A7 ____B7_____ 13 五、發明說明（）反相器（45)而構成者。在此，若根據此外部同步電路的話，則由於是屬於利用延遲線振盪器的輸出來進行計測之形態’因此不會有相位誤差之問題產生。藉此而能夠進行精度非常高的計測。又，由於延遲線振盪器的回路是以奇數段的反相器而構成，因此即使是在振盪器的輸出側出現誤差’也會因爲反相後而歸回到輸出側’而使得誤差能夠相抵’進而可以取得精度非常高且安定的振盪循環。再者’由於是屬於利用振盪器的輸出來執行計測之形態，因此也不會有相位誤差之問題產生，所以與習知藉由相位分割來進行定時位置的分度之情況比較之下’將可進行延遲元件數量非常少之高精度的測定。同樣的在申請專利範圍第1 6項或第2 2 項中也可得到此作用效果。其次，申請專利範圍第6或1 2項所記載之外部同步電路，係如申請專利範圍第3或9項所記載之外部同步電路，其中在將來自上述各負載決定電路（3，4 )的一致輸出予以輸入至觸發器（5 4 )的各路徑中設置AND閘極（5 1 ，5 2 )，該A N D閘極（5 1 ，5 2 )係供以禁止一致輸出發生於實際計測區間中。藉此將可確保安定的動作。

其次，申請專利範圍第7或1 3項所記載之外部同步電路，係如申請專利範圍第6或1 2項所記載之外部同步電路，其中將表示外部同步觸發訊號（EXT — TR I G )的區間之外部同步觸發區間訊號（T R I G — S Τ Ο P A 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁)

-------- --I — I I I 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ 4371 7 Ο Α7 _Β7 14 五、發明說明（），TR 1 G - STOP B)予以輸入至關閉上述一致輸出之A N D鬧極。在此，假設A側尙處於處理中而觸發脈衝到來的情況下，將處理轉移至B側時，藉由一致輸出（作爲延長前次的動作）來防止輸出脈衝在未與新的觸發脈衝同步之狀況下，於前次同步的位置下降，藉此來有效地防止觸發脈衝到來時產生錯誤的動作。總而言之，由於可在關閉上述一致輸出的AND閘極中輸入外部觸發脈衝區劃訊號（TR I G — STOPA， TRIG— STOPB)，因此而得以防止輸出脈衝在未與新的觸發脈衝同步之狀況下，於前次同步的位置下降〇其次，申請專利範圍第1 9項所記載之外部同步電路，係如申請專利範圍第1 4，1 5，1 6 ，1 7或1 8項所記載之外部同步電路，其中設置一輸出用的0 R閘極（ 5 6 )來取代上述輸出用的觸發器（5 4 )，該輸出用的〇R閘極（5 6 )係供以將接受上述第1群訊號（s E T - A 1 )後而動作之第1觸發器（6 )的輸出，以及接受上述第2群訊號（S E T — A 2 )後而動作之第2觸發器 (8 )的輸出予以作爲輸入之用。在此’與設置輸出用的觸發器（5 4 )之情況比較下，將可形成較爲簡單之構成》其次’申請專利範圍第2 5項所記載之外部同步電路，係如申請專利範圍第2 0 ，2 1 ，2 2 ，2 3或2 4 I胃 ^ΤΓ- -- (請先閱讀背面之注意事項再填寫本頁) 裝------—丨訂------ I-- ，r 4371 7 0 A7 ______B7___ 五、發明說明（15) (請先閲讀背面之注意事項再填寫本頁) 所記載之外部同步電路，其中設置一輸出用的〇 R閘極（ 5 6 )來取代上述輸出用的觸發器（5 4 )，該輸出用的 Ο R閘極（5 6 )係供以將接受上述A側及B側的第1群訊號（S E T - A 1 ，S E T — B 1 )後而動作之第1觸發器的輸出，以及接受上述第2群訊號（SET — A2， S E T - B 2 )後而動作之第2觸發器的輸出予以作爲輸入之用。在此，同樣地與設置輸出用的觸發器（5 4 )之情況比較下，將可形成較爲簡單之構成。【發明之開示】【發明之實施形態】以下，根據圖面來詳細說明本發明之實施形態。 <波形整形電路> 圖1所示之數位波形整形電路1係具備有：經濟部智慧財產局員工消費合作社印製一定時產生電路2 ，該定時產生電路2係供以由同步脈衝輸入訊號C K作成所需的定時訊號C K F ’ 1/2CKW，1/2CK，CKW;及一負載決定電路3 ’該負載決定電路3爲：接受在此定時產生電路2所作成之定時訊號CKF ’ 1/2CKW ，1/2CK，（^〖，後’決定且指示所需輸出之同步脈衝訊號的負載値（在此爲5 0 % )之定時位置；及一寬度作成電路5 *該寬度作成電路5係根據在上述本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） .Vr 4371 7 0 A7 _____B7___ 五、發明說明（16) 負載決定電路3中所被決定指示之時間位置，而來作成持有相當於上述負載5 0 %的脈衝寬度之同步脈衝訊號（ RS—FFQ)，並予以輸出該同步脈衝訊號。 (1 )定時產生電路2 圖2中，CK係表示被輸入至定時產生電路2的同步脈衝輸入訊號’雖然重複之頻率爲一定（週期T)，但負載爲變動之同步脈衝輸入訊號。在此爲了易於了解，而將同步脈衝輸入訊號CK予以誇張描繪（作爲該同步脈衝輸入訊號CK的負載在途中產生變動之波形）。定時產生電路2係供以由同步脈衝輸入訊號C K作成所需的定時訊號CKF，1/2CKW，1/2CK， C K W (圖 2 )。其中，CKF係表示藉由在同步脈衝輸入訊號CK的前緣產生之短脈衝而形成的定時訊號，供以作爲構成寬度作成電路5的1^3觸發器（：[13_??)5 3之輸入用。 1 / 2 C K係表示供以確定目標計測區間T 1 (計測同步脈衝輸入訊號CK的1週期T的長度之區間）之定時訊號，具體而言，係將同步脈衝輸入訊號CK予以1/2 分週而取得之訊號。並且 > 目標計測區間的確立係利用此訊號1 / 2 c K之奇數號的1週期區間T 1。 1 / 2 C K W係表示供以確立實際計測區間T 3 (供以在上述目標計測區間T 1的全域持續進行計測動作之區間）之定時訊號。本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -19 - (請先閱讀背面之注意事項再填寫本頁) 裝 * 11 ί I !訂^ 經濟部智慧財產局員工消費合作社印製 Α7 4371 7 Ο __Β7 ,17、五、發明說明（）此1/2 CKW爲較上述1/2 CK的下降慢若干之訊號，亦即與同步脈衝輸入訊號C K同時上升’而於1 / 2 C Κ下降之後下降’且寬度要比同步脈衝輸Α訊號c κ 的1週期Τ長若干之訊號。換言之’在此1/2 C KW的 1/2週期的寬度內作成令1/2 CK延遲若干之訊號，並獲得與1 / 2 c K的邏輯和’而藉此來取得此 1 / 2 c K W。 C K W係於每次同步脈衝輸入訊號c K來到時，設定振盪對照區間（從訊號的前緣開始到其次的同步脈衝輸入的前緣爲止之區間）之訊號。在此爲供以確立振盪對照區間丁 4 (係以實測負載5 0 %的定時位置之區間）之定時訊號。此C K W係於不進行上述C K的計測之週期區間，亦即在上述定時訊號1/2 CK的偶數號之1週期區間 T 2中，與上述1/2 C K的奇數號之1週期區間Τ 1的開始，及與上述1 / 2 C K的偶數號之1週期區間T 2的終了同時上升，且超過該區間Τ 1及T 2的一半（負載 5 0 %的定時位置）爲止的區間內是處於Η位準，之後該區間Τ 1的終了之前及該區間Τ 2的開始之前會下降。 (2)第1負載決定電路3 負載決定電路3係具有：接受上述定時訊號1/2 CKW，且針對奇數號的1 週期Τ 1來計測其長度之周期測定電路1 〇 ;及接受其測定結果，而來算出該奇數號的1週期Τ 1的 ------------ 裝--------訂·--------^ {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印？^ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^2{Γ- 經濟部智慧財產局員工消費合作社印製 TV 4371 7 Ο Α7 _________Β7_ 五、發明說明（18) 一半的値’亦即算出負載5 Ο %的時間位置之運算電路 1 9 ;及接受上述定時訊號CKW，而在CKW處於Η位準的期間，針對訊號C Κ來實測負載5 0 %的定時位置之實測電路2 0。又，周期測定電路1 0係由延遲線振盪器1 1 ，計數器1 7及閂鎖電路1 8所構成，並且使運算電路1 9及一致電路2 8能夠接受來自閂鎖電路1 8的水平輸出。 (a )延遲線振盪器1 1 延遲線振盪器1 1係由：在一方的輸入端子接受上述定時訊號1 /2 C KW之 N A N D閘極1 2 ;及被連接於該NAND閘極12的輸出端子之奇數段的 C*MOS反相器13(延遲元件）：及被插入至反饋回路14(該反饋回路14係由反相器 1 3的輸出端子往上述NAND閘極的另一方的輸入端子而形成）之反相用的反相器15等而構成者。又，作爲延遲元件的反相器1 3除了可以使用 C · MO S反相器之外，也可以使用E C L反相器及 I I L反相器等。此延遲線振盪器1 1將從上述定時產生電路2接受定時訊號1 / 2 C K W (實際計測區間T 3 )，然後在其訊號上升時開始進行供以計測的振盪，並於訊號下降時停止本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂---------^

Vr 4371 7 Ο A7 _______B7_ 19 五、發明說明（）振盪。亦即，通常NAND閘極1 2之一方的輸入端子爲邏輯位,L ’輸出爲Η ’反相器1 3之輸出爲L，以及反相器1 5之輸出（N A N D閘極1 2之另一方的輸入端子 )爲Η的狀態時停止振盪。但若通常n A N D閘極1 2之一方的輸入端子轉換成邏輯位準Η的話，則當N A N D闕極1 2的輸出爲L，反相器1 3的輸出爲Η，反相器1 5 的輸出爲L ’ NAND閘極1 2之另一方的輸入爲Η， N A N D閘極1 2的輸出爲Η等之狀態時進行振盪。然後在定時訊號1 / 2 C K W (實際計測區間Τ 3 )下降時停止振攝。此定時訊號1 / 2 C K W (實際計測區間Τ 3 )的上升係與上述定時訊號1 / 2 C Κ (目標記測區間Τ 1 )的上升同時，而下降方面將比定時訊號1 / 2 C Κ稍微慢許多。換言之，此延遲線振盪器1 1係於將上述同步脈衝輸入訊號Ε X T — C Κ予以分爲1 /2週期後而取得之定時訊號1 / 2 C Κ上升時（目標記測區間Τ 1的起點）開始振盪，並且在定時訊號1 / 2 C Κ下降後（目標記測區間 Τ 1的終點）停止振盪。藉此，在定時訊號1 / 2 C Κ的各奇數1週期間（目標記測區間Τ 1 )將持續進行振盪》 (b)計數器17 計數器1 7係在於計測同步脈衝輸入端子C K被連主妾於上述延遲線振盪器1 1的輸出端子時’上述延遲線振Μ (諳先間讀背面之注意事項再填寫本頁> 裝 *------訂---111-¾ 經濟部智慧財產局員工消費合作社印制衣本紙張尺度適用_國國家標準（CNS)A4規格<210x297公釐） ^22- 經濟部智慧財產局員工消費合作社印製 4371 7 0 A7 __B7^ 。/ 20、五、發明說明（）器1 1的輸出D L - 0 S C 1的變化’亦即在於5十測每一循環振盪之1次產生的輸出變化。並且’在計數器1 7的淸除端子C L輸入上述定時訊號1 / 2 C K w (實際計測區間T 3 )。因此，計數器1 7係與延遲線振盪器1 1的振盪及停止的動作相同，並且在上述定時訊號1/2 CK (目標計測區間T 1 )上升的同時開始計測’而且在上述定時訊號 i / 2 C K (目標計測區間T 1 )下降之後停上計測。藉此，在定時訊號1 / 2 C K (目標計測區間丁 1 )的各奇數號的1週期區間之間將可持續進行振盪的循環數之計測〇 (C )閂鎖電路1 8 閂鎖電路1 8 ，係輸入上述計數器1 7的位數輸出，並且在同步脈衝輸入端子c K輸入有：在上述定時產生電路2中作成之定時訊號1/2 CK (目標計測區間T 1 ) 〇因此，此閂鎖電路1 8係於定時訊號1/2 CK (目標計測區間T 1 )下降時’亦即目標計測區間τ 1終了時，將可閂鎖計數器1 7的計數値（振盪的循環數）。藉此，在此閃鎖電路1 8中’將能夠鎖住對應於定時訊號1 / 2 C K (目標計測區間Τ 1 )之各奇數號的]_週期區間的長度〔同步脈衝輸入訊號C K的1週期T )之振擾循環數的計數値。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23 - --------I I I ---I----訂---I--I ! {請先閱讀背面之注意事項再填寫本頁} ；yr 4371 7 0 經濟部智慧財產局員工消費合作社印製 A7 ___B7______ 21 五、發明說明（） (3 )運算電路1 9 運算電路1 9 ，係於接收上述閂鎖電路1 8的輸出後 ’計算出定時訊號1 / 2 C K (目標計測區間T 1 )之奇數號的1週期間之振盪循環數的計數値的一半的値，亦即算出5 0%的負載値。該値將成爲一致電路2 8的一方之輸入値。 (4 )實測電路2 0 實測電路2 0係具有與上述週期測定電路1 0相同構成之延遲線振盪器2 1，及第2計數器2 7。此延遲線振盪器2 1與第2計數器2 7係接收上述定時訊號C K W。因此，延遲線振盪器2 1將於C K W處於 Η位準的期間（振盪對照區間T 4 )持續振盪。在該區間Τ 4中進行振盪的的期間，計數器2 7將計算延遲線振盪器2 1的振盪循環數。並於計算的途中，計數値將通過負載5 0%的定時位置（訊號CK)。 (5 ) —致電路2 8 一致電路2 8係於一方的輸入自上述運算電路1 9中所取得之負載5 0 %的算出値，而於另一方的輸入自上述計數器2 7中所取得的計數値，然後針對兩者加以比對。因此，延遲線振盪器2 1與計數器2 7將進入偶數號的1週期區間’ 一旦計數値增加的話，則由於途中經過相本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} 裝！ —訂-------- 43717 0 A7 B7 oo 五、發明說明（）當於負載5 0 %的計數値，因此此刻將會出現圖2所示之一致輸出S A。 <請先閱讀背面之注意事項再填寫本頁) 並且，在奇數號的最初1週期T 1中將不會出現一致輸出S A。如此一來，第1負載決定電路3將決定所必須輸出之同步脈衝訊號之所期望之負載値（負載5 0 % )的定時位置，並以一致輸出S A來指示寬度作成電路5。 (6 )寬度作成電路5 寬度作成電路5係於R S - F F 5 a的設定輸入端子 S接收上述定時訊號CKF，並於復位輸入端子R接收上述一致輸出SA。因此，寬度作成電路5的RS — F F 5 a將藉由在同步脈衝輸入訊號CK的每1週期的前綠產生之定時訊號CKF來予以設定，且藉由在負載5 0 %的定時位置所產生的一致輸出S A來予以復位。經濟部智慧財產局員工消費合作社印製藉此，寬度作成電路5係於R S — F F 5 a的輸出Q 將於同步脈衝輸入訊號C K的每1週期的各脈衝的前緣上升，且於負載5 0 %的定時位置下降，而取得正常的同步脈衝輸出。此外，由於在奇數號的最初1週期T 1中不會出現一致輸出S A，因此可以忽略此部分。這樣一來’即使同步脈衝輸入訊號C K的負載在途中形成變化的波形，也會因爲通過該數位波形整形電路1而被整形成必定持有負載5 0 %的波形之同步脈衝訊號，然本紙張尺度適用中國國家標準（CNSM4規格（210 X 297公髮） ' 4371 70 A7 __B7__ 五、發明說明（23) 後予以輸出（R S - F F Q )。 (7 )第2實施形態圖3係表示第2實施形態。在此設置同一構成之2組的負載決定電路3 ，4 ，兩電路係如圖4之動作循環C 1 ，C 2所示一般，彼此間相差2週期分的同步脈衝輸人訊號EXT — CK而交互動作。並且，配合所需，將第1負載決定電路3稱爲A側，將第2負載決定電路4稱爲B側，而且賦予參照圖號A，B以示區別。 (i )負載決定電路3，4 第1負載決定電路3係如圖4所示一般，以同步脈衝輸入訊號EXT— CK的每4週期（4T)爲1單位（動作循環C1)，並於其中前半的第1週期（tl)計測同步脈衝輸入訊號EXT — CK的1週期的長度（A側的目標記測區間）T 1 A，且使用此計測的結果來算出1週期的長度T的一半値（負載5 0 %的定時位置）*然後根據這些値在後半的第3週期（t 3)及第4週期（t 4)中，分別從同步脈衝輸入訊號E X T - C K的前緣計測出與此算出値一致爲止的長度，亦即計測出負載5 ◦ %的定時位置爲止的長度T5A，而於一致時，輸出負載50%的定時位置之一致輸出S A。第2負載決定電路4具有動作循環C 2 ，該動作循瓌 C 2係與第1負載決定電路3偏差2週期。亦即，第2負 (請先閱讀背面之注意事項再填寫本頁) 裝！--- -訂---------^ 經濟部智慧財產局員工消費合作社印製本紙張尺度遶用中國國家標準（CNS)A4規格（210 X 297公釐） -267 經濟部智慧財產局員工消費合作社印製 ' 4371 7 Ο Α7 __Β7 _ 24 五、發明說明（）載決定電路4係如圖4所示一般，以同步脈衝輸入訊號 EXT— CK的每4週期（t 3〜t 6)爲1單位（動作循環C2) ’並於其中前半的第1週期（t 3)計測同步脈衝輸入訊號E X T - C K的1週期的長度（b側的目標記測區間）T 1 B ’且使用此計測的結果來算出1週期的長度的一半的値（負載5 0%的定時位置），然後根據這些値在後半的第3週期（t 5)及第4週期（t 6)中，分別從同步脈衝輸入訊號E X T - C K的前緣計測出與此算出値一致爲止的長度，亦即計測出負載5 〇 %的定時位置爲止的長度T 5 B，而於一致時，輸出負載5 〇%的定時位置之一致輸出S B。上述各負載決定電路3，4係將圖1所述之負載決定電路3的構成予以簡略化，並以1組的延遲線振盪器1 1 ，計數器1 7及閂鎖電路1 8來構成同時具有上述週期測定電路1 0及實測電路2 0雙重功用者。亦即，於電路中省略上述之實測電路2 0，並於閂鎖電路1 8連接有運算電路1 9 ，且將此運算電路1 9的輸出作爲一方的輸入，而將計數器1 7的輸出作爲另一方的輸入。 (ii)RS-FF6!8

R S - F F 6，8係設置於第1負載決定電路3之前，且其Q輸出將經由0 R閘極7 ( 0 R — A )而被輸入至負載決定電路3的延遲線振盪器1 1 ，同時還被輸入至〇 R 阐極5 b的一方之輸入端子。然後，上述一致電路2 8的本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） --I---------裝----- ---訂·!-----^ <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 vr 43717 0 A7 __B7__ 95 五、發明說明（）輸出，亦即負載決定電路3的輸出將被輸入至前置R S -F F 6的復位端子R。該R S — F F 6係與〇 R閘極5 b 共同構成寬度作成電路5。此RS — F F 6係於定時產生電路2內之J K — FF 的Q N (圖4之（8 ))爲Η時，亦即A側爲振盪對照區間時，將藉由在同步脈衝輸入訊號E X T — C K的前緣所產生的短脈衝SET—A(圖4之（9))來予以設定，且藉最後的一致輸出SA(圖4之（15))予以復位（參照圖4之（1 1 ))。因此，在第3週期t 3 ’第4週期t 4產生於 RS — F F 6的輸出端子Q之脈衝p 1 ，p 2將經由OR 閘極5 b而於輸出（0 U T )出現。又，與第1負載決定電路3的構成完全相同之第2負載決定電路4之前將設置有R S — F F 8及◦ R閘極9 ，且其Q輸出將經由OR閘極9 (OR — B)來予以輸入至負載決定電路4的延遲線振Μ器1 1 ，同時還被輸入至 OR閘極5 b的另一方之輸入端子。然後，上述一致電路 2 8的輸出’亦即負載決定電路4的輸出將被輸入至前置 RS — FF8的復位端子R。該RS — FF8係與〇R閘極5 b共同構成寬度作成電路5。此RS — FF 8係於定時產生電路2內之J K — FF 的Q (圖4之（7 ))爲Η時，亦即B側爲振盪對照區間時，將藉由在同步脈衝輸入訊號E XT - C Κ的前緣所產生的短脈衝SET — B (圖4之（16))來予以設定，本紙張尺度適用令國國家標準（CNS)A4規格（210 κ 297公釐） -28- ---I —----I I— _ I I I--I — ^ I I---I (請先閱讀背面之注意事項再填寫本頁) 4371 7 Ο Α7 _________Β7 五、發明說明（26) 且藉一致輸出S B (圖4之（2 1 ))來予以復位（參照 0 4 之（1 8 ))。 (請先閱讀背面之注意事項再填寫本頁> 因此，在第5週期t 5，第6週期t 6產生於 RS — FF8的輸出端子q之脈衝P3 ’ P4將經由Or 閘極5 b而於輸出（OUT)出現。 (i i i )定時產生電路2 定時產生電路2，係於內部作成定時訊號 SET- AB，1/2CK，1/2CK-DL，WC， JK — FF — Q，JK — FF - QN ’並且利用這些訊號作成而輸出定時訊號SET - A，SET— B， 1/2CKA，1/2CKB，WCA，WC- B。 SET—AB(圖4之（3))係屬於在同步脈衝輸入訊號E X T - C K的前緣發生之由短脈衝所構成的定時訊號。 1 / 2 C K (圖4之（4 ))係屬於供以確定所需計測同步脈衝輸入訊號E X T — C K的1週期T的長度的區問（目標値計測區間）之定時訊號。具體而言，是將同步經濟部智慧財產局員工消費合作社印製脈衝輸入訊號E XT — C K分爲1/2週期而取得之訊號〇 W C (圖4之（6 ))係屬於供以確立實際計測區間 T3A，T3B的定時訊號，該區間T3A，T3B爲供以使計測動作能夠在上述目標値計測區間T 1持續動作之區間。此W C訊號將比上述1 / 2 C K的下降慢許多，亦本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -Μ - 經濟部智慧財產局員工消費合作社印製 4371 7 Ο Α7 _____Β7____ 27五、發明說明（）即雖與同步脈衝輸入訊號E XT - C K同時上升，但寬度要比同步脈衝輸入訊號E X T - C K長1週期T。換言之，在定時訊號WC的1/2週期的寬度內作成令1/2CK延遲若干之訊號1/2CK— DL (圖4之 ¢5))，並獲得與1/2CK的邏輯和，而藉此來取得此定時訊號w C。 JK — FF — Q (圖4之（7))係屬於定時產生電路2內之J K 一 F F的輸出Q之訊號，當輸出Q爲Η時，指示Α側爲測定區間（Β側爲振盪對照區間）。又，J K 一 FFQN (圖4之（8))係屬於定時產生電路2內之 J K — F F的輸出QN之訊號，當輸出QN爲Η時，指示 Β側爲測定區間（Α側爲振盪對照區間）。當定時產生電路2內之JK — FF的輸出QN (圖4 之（8 ))爲Η時，亦即，A側爲振盪對照區間時， SET - A (圖4之（9))係屬於在同步脈衝输入訊號 EXT - CK的前緣發生之由短脈衝所構成的定時訊號，並且形成A側之R S — F F 6的設定輸入。當定時產生電路2內之JK_FF的輸出Q (圖4之 (7 ))爲Η時，亦即’ B側爲振盪對照區間時，S E T 一 Β (圖4之（1 6 ))係屬於在同步脈衝輸入訊號 Ε X Τ - C Κ的前緣發生之由短脈衝所構成的定時訊號，並且形成Β側之R S — F F 8的設定輸入。 1/2CKA (圖4之（14))係屬於供以確立A 側的目標記測區間Τ 1 A之訊號。換言之，當定時產生電 ------------ 裝---I----訂----I----^ -*-請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公楚） 4371 7 0 A7 ___B7__ 28 五、發明說明（）路2內之JK — FF的輸出Q (圖4之（7))爲Η時，亦即，Α側爲測定區間（Β側爲振盪對照區間）時， 1 / 2 C K A (圖4之（1 4 ))係屬於供以取出 1 / 2 C K之訊號。又，1/2CKB (圖4之（20))係屬於供以確立B側的目標記測區間T 1 B之訊號。換言之，當定時產生電路2內之JK — FF的輸出QN (圖4之（8))爲 Η時，亦即，B側爲測定區間（A側爲振盪對照區間）時，：L/2CKA (圖4之（20))係屬於供以取出 1/2CK之訊號。 W C - A，W C - B係屬於供給實際計測區間T 3 A ，T 3 B之定時訊號，並且具有比T 1還要長的脈衝寬度 (i v )動作首先，同步脈衝輸入訊號CK將進入。並且’定時產生電路2開始將同步脈衝輸入訊號E X T - C K予以分爲 1/2周期，就產生第1週期t 1之最初的SET - AB 時（圖4之a)而言，JK 一 FF的輸出Q(圖4之（7 ))將處於Η位準，藉此使得能夠選擇指示B側的負載決定電路3進行測定動作。因此，定時訊號W C — Β (圖4中之（1 0 ))將經由◦ R閘極7而被輸入至延遲線振盪器1 1 ，然後在開始進行振盪的同時，輸入至計數器1 7的淸除端子c L ’ Μ ---- (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂---------^ 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4371 7 Ο Α7 B7 經濟部智慧財產局員工消費合作社印製 OQ五、發明說明（）在訊號上升時，計數器1 7將開始計算振盪的循環數。延遲線振盪器1 1的振盪將至少持續到第2週期丨2 的同步脈衝上升終了爲止。延遲線振盪器1 1的振盪將藉由在第3週期t 3的同步脈衝上升之前產生的W C - B的下降’亦即在經過若干的同步脈衝輸入訊號E X T - C K之實際計測區間T 3 A 終了時（圖4中之c點）結束。並且於此期間，在持有相當於同步脈衝輸入訊號 EXT — CK的1週期T的長度之1/2 CKA的目標計測區間T 1 B終了處（圖8中之1點）’亦即在被輸入至閂鎖電路1 8的同步脈衝輸入端子CK之1/2 CKA下降時，閂鎖電路1 8將鎖住計數器1 7的計數値（1週期的長度T = T 1 A )。 .，在此，運算電路1 9將接受閂鎖電路1 8的輸出’並運算1週期的長度T之計數値的一半（亦即’ 5 0%之負載的定時位置），然後輸出其運算結果，並予以輸入至一致電路2 8的一方之輸入端子B 1〜Β η。一旦進入第3週期t 3的話，則將可藉由SET - A (圖4之（9))的到來，而來設定RS — FF6 (圖4 之d點）。並且，RS — FF6的設定輸出Q (圖4之（ 1 1 ))將經由OR閘極5 b而出現於輸出OUT，同時經由0 R閘極7來加諸於A側的延遲線振盪器1 1 ，而使其振盪。並且，R S — F F 6的設定輸出Q經由〇 R閘極 7來加諸於A側的計數器1 7的淸除C L而來解除淸除處 <請先閱讀背面之注意事項再填寫本頁) 裝--------訂-------I 1^ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32 - A7 d37l 7 〇 B7__________ on 五、發明說明（）理，而開始計算振盪的循環數。 (請先閱讀背面之注意事項再填寫本頁> 此外，計數器1 7的輸出將被輸入至一致電路2 8的另一.方之輸入端子A 1〜A η，且計數器1 7的計數値將步進地增加，而當與上述運算電路1 9的輸出値（1週期的長度Τ的一半）一致的一瞬間（圖4之e點）1將自一致電路2 8中產生一致輸出S A。此一致輸出S A將被輸入至R S - F F 6的復位輸入端子QN，而使觸發器復位。因此，此一致輸出SA產生時，RS — FF6的輸出Q (圖4之（1 1))將會下降，而於◦ R閘極5 b出現脈衝P 1。當然，此輸出脈衝P 1將形成：在外部同步脈衝輸入訊號E XT - C K的前緣上升，而於負載5 0%的位置下降之脈衝。經濟部智慧財產局員工消費合作社印製接著，一旦進入第4週期t 4的話，則將可再度藉由 SET — A (圖4之（9))的到來（圖4之f點），而來設定RS-FF6。並且，RS — FF6的設定輸出Q (圖4之（1 1 ))將經由〇 R閘極5 b而出現於輸出〇 U T ’同時經由〇 R閘極7來加諸於A側的延遲線振盪器1 1 ，而使其振盪。並且，RS — FF6的設定輸出Q 經由0 R閘極7來加諸於A側的計數器1 7的淸除C L而來解除淸除處理，而開始計算振盪的循環數。此外，當計數器1 7的計數値與上述運算電路1 9的輸出値（1週期的長度T的一半）一致時（圖4之g點），將再度自一致電路2 8中產生一致輸出SA。又，由於 -33^ 本紙張尺度適用中國國家標準（CNS)A4規袼（210 x 297公釐） 437? 7 Ο Α7 ___ Β7__ 31 五、發明說明（）是藉由此一致輸出SA來將RS—FF6予以復位，因此 R S — F F 6的設定輸出Q (圖4之（1 1 ))將會下降，並於0 R閘極5 b出現脈衝P 2。當然，此輸出脈衝 P 2也會形成：在外部同步脈衝輸入訊號EXT - CK的前緣上升1而於負載5 0 %的位置下降之脈衝。同樣地在B側也進行較上述A側的動作慢2週期之相同的動作。亦即，在第3週期t 3的S E T — A B產生時，JK— FF的QN輸出（圖4之（8))將處於Η位準，藉此使得能夠選擇指示Β側的負載決定電路4進行測定動作。因此，定時訊號WC - Β (圖4中之（17))將上升（圖4之h點），並經由◦ R閘極9來加諸於B側的延遲線振盪器1 1 ，然後在開始進行振盪的同時，輸入至計數器1 7的淸除端子C L，此刻計數器1 7將開始計算振盪的循環數。 B側的延遲線振盪器1 1的振盪將至少持續到第4週期t 4的同步脈衝上升終了爲止。 B側的延遲線振盪器1 1的振盪將藉由在第5週期 t 5的同步脈衝上升之前產生的WC - B的下降’亦即在經過若干的同步脈衝輸入訊號E X T - C K之實際計測區間T 3 B終了時（圖4中之j點）結束。並且於此期間，在持有相當於同步脈衝輸入訊號 EXT - CK的1週期T的長度之1/2 CKA的目標計測區間T 1 B終了處（圖4中之1點），亦即在被輸入至本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 - ------ 訂·---！|_^ 經濟部智慧財產局員工消費合作社印製 • 4371 7 〇 Α7 _____ Β7______ 32 五、發明說明（）閂鎖電路1 8的同步脈衝輸入端子c K之1 / 2 C Κ B下降時，閂鎖電路1 8將鎖住計數器1 7的計數値（1週期的長度T = T 1 B )。在此，運算電路1 9將接受閂鎖電路1 8的輸出 > 並運算1週期的長度T之計數値的一半（亦即’ 5 0 %之負載的定時位置），然後輸出其運算結果，並予以輸入至一致電路2 8的一方之輸入端子B 1〜Bn。一旦進入第5週期t 5的話，則將可藉由s Ετ — Β (圖4之（16))的到來，而來設定Rs — FF8 (圖 4之k點）》並且，RS — FF8的設定輸出Q (圖4之（1 8) )將經由0 R閘極5 b而出現於輸出0 U T ’同時經由 0 R閘極9來加諸於B側的延遲線振盪器1 1 ’而使其振盪。而且，RS — FF8的設定輸出〇經由0 R聞極9來加諸於B側的計數器1 7的淸除C L而來解除淸除處理’ 而開始計算振盪的循環數。此外，B側的計數器1 7的輸出將被輸入至一致電路 2 8的另一方之輸入端子A 1〜A η，且計數器1 7的計數値將步進地增加，而當與上述運算電路1 9的輸出値（ 1週期的長度Τ的一半）一致的一瞬間（圖4之q點），將自一致電路2 8中產生一致輸出s B ° 此一致輸出S β將被輸入至R s 一 F ^ 8的復位輸入端子Q N，而使觸發器復位。因此，在產生一致輸出SB時，RS — FF8的洽疋 _ ---- - - - — _ _ 私紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁〕裝----— 111 訂--------- 經濟部智慧財產局員工消費合作社印製 437彳 7 Ο Α7 ______Β7_ riri 五、發明說明（）輸出Q (圖4之（18))將會下降，並於OR閘極5b 出現脈衝P 3。當然’此輸出脈衝p 3也會形成：在外部同步脈衝輸入訊號EXT — CK的前緣上升，而於負載5 0%的位置下降之脈衝。接著’一旦進入第6週期t 6的話，則將可再度藉由 SET — B (圖4之（16))的到來（圖4之r點），而來設定RS — FF8。並且，RS — FF8的設定輸出 Q (圖4之（1 8 ))將經由〇 R閘極5 b而出現於輸出 0 U T，同時經由〇 R閘極9來加諸於B側的延遲線振盪器1 1 ，而使其振盪。並且，RS — FF8的設定輸出Q 經由0 R閘極9來加諸於B側的計數器1 7的淸除C L而來解除淸除處理，而開始計算振盪的循環數。此外，當計數器1 7的計數値與上述運算電路1 9的輸出値（1週期的長度T的一半）一致時（圖4之s點），將再度自一致電路2 8中產生一致輸出S B。又，由於是藉由此一致輸出S B來將R S — F F 8予以復位，因此 RS — FF8的設定輸出Q (圖4之（1 1))將會下降，並於0 R閘極5 b出現脈衝P 4。當然，此輸出脈衝P 4也會形成：在外部同步脈衝輸入訊號E X T — C K的前緣上升，而於負載5 0 %的位置下降之脈衝。進而能夠自◦ R閘極5 b取得與同步脈衝輸入訊號 EXT - CK同步且爲負載5 0%之輸出脈衝。上述之作本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · 36 - (請先閱讀背面之注意事項再填寫本頁) --------訂---------^* 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 4371 70 a7 __E7___ 34 五、發明說明（）用效果係：由於同步脈衝輸入訊號E XT — C K的負載即使是在5 0 %的前後5或以上的情沅時，也能夠取得，因此對於數位波形的整形非常有效，且可以將半導體主動元件的動作可能領域延伸至非常高的頻率爲止。 (8 )第3實施形態第5圖係表示第3實施形態。該實施形態係於圖3的電路中，在寬度作成電路5中設置預設定可能之 D — FF 5 c ，並將其QN端子與D端子直接連結，且經由OR閘極5 d來將SET — A，SET — B的訊號（亦即S ET — AB )輸入至預設定輸入端子PR的同時，經由OR閘極3 3來將一致輸出SA，SB輸入至 D — FF 5 c的同步脈衝輸入端子CK者。並且，從一致電路2 8的一致輸出端子S A，S B往 0 R閘極3 3的線路中，設置有供以關閉測定期間中的一致輸出之AND閘極3 1 ，32。第6圖係表τκ第5圖的電路的主要兀件的動作。在同步脈衝輸入訊號E X T - C K的第1週期t 1產生SET — AB時（圖6中之a)，定時訊號WC— A( 圖6中之（1 0 ))將經由◦ R閘極7來輸入至延遲線振盪器1 1 ，然後在開始進行振盪的同時，將被輸入計數器 1 7的淸除端子C L，此刻計數器1 7將開始計算振盪的循環數。而且，延遲線振盪器1 1的振盪將至少在第2週期t 2的脈衝上升終了爲止繼續進行。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------^ 437丨 7 0 A7 B7 35 五、發明說明（）延遲線振盪器1 1的振盪將在wc- A下降，亦即在實際計測區間T 3 A終了時（圖6中之C )結束。並在此期間，1 / 2 C K A的目標計測區間T 1 A終了處（圖6 中之b )，亦即1 / 2 C K A下降時，閂鎖電路1 8將鎖住計數器17的計數値（1週期的長度T^TIA)。在此，運算電路1 9將接受閂鎖電路1 8的輸出，並運算1週期的長度T之計數値的一半（5 0%之負載的定時位置），然後輸出其運算結果’並予以輸入至一致電路 2 8的一方之輸入端子B 1〜Β η。一旦進入第3週期t 3的話，則將可藉由SET - A (圖6之（9))的到來，而來設定RS — FF6 (圖6 之d點）。並且，RS — FF6的設定輸出Q (圖6之（ 1 1 ))將被輸入至A N D閘極3 1 ，同時經由0 R閘極 7來加諸於A側的延遲線振盪器1 1 ’而使其振盪。又’ 由於R S - F F 6的設定輸出Q可經由OR閘極7來加諸於A側的計數器1 7的淸除C L而來解除淸除處理，因此能夠開始進行振盪循環數的計測。此外，計數器1 7的輸出將被輸入至一致電路2 8的另一方之輸入端子A 1〜A η，且計數器1 7的計數値將步進地增加，而當與上述運算電路1 9的輸出値（1週期的長度Τ的一半）一致的一瞬間（圖6之e點），將自一致電路2 8中產生_一致輸出S A。此一致輸出SA將被輸入至RS — F F 6的復位輸入端子QN，而使觸發器復位。並於此一致輸出S A產生時 (請先閱讀背面之注意事項再填寫本頁) 裝.I — -----訂·--------i#· 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） -Ί38^ % Λ3Ή7 Ο 4 Α7 __Β7_ 五、發明說明（36) ，RS — FF6的輸出Q (圖6之（1 1))將會下降，而以脈衝P 1的形態來形成A N D閘極3 1的輸入。因此，於一致輸出S A的前緣，自供以輸入脈衝P 1 及一致輸出S A的A N D閘極3 1中產生短脈衝A N D -A—OUT(圖6之（16)，並經由OR閘極33而形成D — F F 5 c的脈衝輸入。由於輸出側的觸發器之D — F F 5 c可藉由S ET_ A B來予以每次預行設定，因此若將上述短脈衝A N D -A — OUT (圖6之（1 6 ))作爲同步脈衝輸入來加諸於D — FF5 c的話，則於此刻的D-FF5 c的Q輸出將會下降，並以脈衝P 1 ~之形態來出現於輸出端子0 U τ。當然，此輸出脈衝p 1 /將形成：在外部同步脈衝輸入訊號EXT — CK的前緣上升，而於1週期的長度T的一半（負載5 0%)的位置下降之脈衝。又1在第1週期tl產生的一致輸出SA1 (圖6之 (15))，由於RS-FF6的Q輸出是產生於L下降的期間，因此不會在A N D閫極3 1出現輸出，且 D—FF5c不會切換。因此，當A側處於測定區間（J K 一 F F的Q端子爲 Η位準）時而產生的一致輸出S A 1的影響，將會在 AND阐極3 1被除去，且不會出現於輸出OUT。接著，一旦進入第4週期t 4的話，則將可藉由再次到來的SET — A (圖6之（9))，而來設定RS — FF6(圖6之f點）。並且iRS — FF6的設定輸出本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝------- 訂---------^ 經濟部智慧財產局員工消費合作社印製 4371 70 A7 ___B7 五、發明說明（） Q(圖4之（11))將被輸入至AND閘極31 ，同時經由0 R閘極7來加諸於A側的延遲線振盪器1 1 ，而使其振盪。並且’解除計數器1 7的淸除處理，而得以開始進行振盪循環數的計測。並且，當計數器1 7的計數値與上述運算電路1 9的輸出値（1週期的長度T的一半）一致時（圖6之g點），將再度自一致電路2 8中產生一致輸出SA。而且，在此一致輸出SA產生時，RS — FF6的輸出Q (圖6之（1 1))將會下降，而以脈衝 P 2的形態來形成A N D閘極3 1的輸入。因此，於一致輸出S A的前緣，自供以輸入脈衝P 2 及一致輸出SA的AND閘極31中產生短脈衝AND-A — OUT (圖6之（16)，並經由OR閘極33而形成D — FF 5 c的脈衝輸入。由於D — F F 5 c可藉由S E T — A B來予以每次預行設定，因此若將上述短脈衝A N D - A — 0 U T (圖6 之〔1 6 ))作爲同步脈衝輸入來加諸於d — FF 5 c的話，則於此刻的D — F F 5 c的Q輸出將會下降，並以脈衝P 2 _之形態來出現於輸出端子OUT。當然，此輸出脈衝P 2 ’將形成：在外部同步脈衝輸入訊號E X T - C K的前緣上升，而於1週期的長度T的一半（負載5 0 % )的位置下降之脈衝。同樣地在B側也進行較上述A側的動作慢2週期之相同的動作。亦即，在第3週期t 3的S E T - A B產生時，JK— FF的QN輸出（圖6之（8))將處於Η位準本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁> -I ,¾ in---—訂------|_嫂經濟部智慧財產局員工消費合作社印製 A7 4371 70 _______B7 38, 五、發明說明（），藉此使得能夠選擇指示B側的負載決定電路4進行測定動作。因此，定時訊號WC — B (圖6中之（19))將上升（圖6之h點），並經由0 R閘極9來加諸於B側的延遲線振邊器1 1 ，然後在開始進行振Μ的同時，輸入至計數器1 7的淸除端子C L，此刻計數器1 7將開始計算振盪的循環數。 Β側的延遲線振盪器1 1的振盪將至少持續到第4週期t 4的同步脈衝上升終了爲止。 B側的延遲線振盪器1 1的振盪係藉由第5週期t 5 的同步脈衝上升之前所產生的WC - B的下降，亦即在經過若干同步脈衝輸入訊號E X T — C K的1週期之實際計測區間T 3 B終了時（圖6中之j點）結束。並在此期間，在持有相當於同步脈衝輸入訊號EXT - CK的1週期 T的長度之1 / 2 C K A的目標計測區間τ 1 B終了處（圖6中之1點）’亦即被輸入至閂鎖電路1 8的同步脈衝輸入端子CK之1/2 CKB下降時，閂鎖電路1 8將鎖住計數器1 7的計數値（1週期的長度T = Τ 1 B )。在此，B側的運算電路1 9將接受閂鎖電路1 8的輸出，並運算1週期的長度T之計數値的一半（亦即，5 〇 %之負載的定時位置），然後輸出其運算結果，並予以輸入至·一致電路2 8的一方之輸入端子Β 1〜Β η。一旦進入第5週期t 5的話，則將可藉由S ΕΤ-Β (圖6之（17))的到來，而來設定RS — FF8 (圖了41 - — <請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 4371 7 Ο Α7 ______Β7 39 五、發明說明（） 6之k點）。並且’RS — FF8的設定輸出Q (圖6之 (1 9 ))將被輸入至Λ N D關極3 2 ，同時經由0 R閘極9來加諸於Β側的延遲線振盪器1 1 ，而使其振盪，且加諸於Β側的計數器1 7的淸除C L而來解除淸除處理，而使計數動作得以開始。此外，Β側的計數器1 7的輸出將被輸入至一致電路 28的另一方之輸入端子Α1〜An，且計數器i 7的計數値將步進地增加，而當與上述運算電路1 9的輸出値（ 1週期的長度T的一半）一致的一瞬間（圖6之q點），將自一致電路2 8中產生一致輸出S B。此一致輸出S B將被輸入至R s - F F 8的復位輸入端子QN，而使觸發器復位。並於此一致輸出s B產生時，RS-FF8的設定輸出Q (圖6之（19))將會下降，而以脈衝P 3的形態來形成A N D閘極3 2的輸入。因此，於一致輸出S B的前緣，自洪以輸入脈衝P 3及一致輸出S B的AND閘極3 2中產生短脈衝AND — B -OUT(圖6之（25)，並經由OR閘極33而形成 D — FF 5 c的脈衝輸入。由於D — FF 5 c可藉由SET — AB來予以每次預行設定，因此若將上述短脈衝AND — B— OUT (圖6 之（2 5 ))作爲同步脈衝輸入來加諸於D - F F 5 c的話，則於此刻的D - F F 5 c的Q輸出將會下降，並以脈衝p 3 /之形態來出現於輸出端子0 U T。當然，此輸出脈衝Ρ 3 /將形成：在外部同步脈衝輸本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------^ 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4371 7〇 A7 __B7 4Π 五、發明說明（）入訊號EXT - CK的前緣上升，而於1週期的長度τ的 '半（負載5 0 % )的位置下降之脈衝。又’在第3週期 t3產生的一致輸出SB1 (圖6之（22)) ’由於 RS — F F 8的Q輸出是產生於L下降的期間，因此不會在AND閛極3 2出現輸出，且D — FF 5 c不會切換。因此，當B側處於測定區間（J K 一 F F的Q N端子爲Η位準）時而產生的一致輸出S B 1的影響’將會在 AND閘極3 1被除去，且不會出現於輸出〇UT。接著，一旦進入第6週期t 6的話，則將可藉由再次到來的SET — B (圖6之（17))，而來設定RS — FF8 (圖6之r點）。並且，RS—FF8的設定輸出 Q (圖6之（19))將被輸入至AND閘極32，同時經由0 R閘極9來加諸於B側的延遲線振盪器1 1 ，而使其振盪。並且，解除計數器1 7的淸除處理1而得以開始進行振盪循環數的計測。此外，當計數器1 7的計數値與上述運算電路1 9的輸出値（1週期的長度T的一半）一致時（圖6之s點），將再度自·-致電路2 8中產生一致輸出S B。又，由於是藉此一致輸出SB來使RS — FF8復位，因此RS — FF8的輸出Q (圖6之（19))將會下降，且以脈衝P 4的形態來形成A N D閘極3 2的輸入。因此，於一致輸出S B的前緣，自供以輸入脈衝P 4 及一致輸出S A的AND閘極3 2中產生短脈衝AND -B—OUT(圖6之（23)，並經由〇R閘極33而形 —----------- ! 11 訂·ίι!ιι_^ (請先閱讀背面之注意事項再填寫本頁) 4371 7〇 A7 經濟部智慧財產局員工消費合作社印製 B7__ 41五、發明說明（）成D — F F 5 c的脈衝輸入。由於D - F F 5 c可藉由S ET — AB來予以每次預行設定，因此若將上述短脈衝A N D 一 B 一 ◦ u τ (圖6 之（2 3 ))作爲同步脈衝輸入來加諸於D — F F 5 c的話，則於此刻的D - F F 5 c的Q輸出將會下降’並以脈衝P 4 —之形態來出現於輸出端子〇 U T。當然’此輸出脈衝P 4 >將形成：在外部同步脈衝輸入訊號EXT -c κ的前緣上升，而於1週期的長度τ的一半（負載5 〇 %)的位置下降之脈衝。進而能夠自D - F F 5 c的Q輸出中取得與同步脈衝輸入訊號E X T — C K同步且負載5 0 %的輸出脈衝 PI' ，P2> ，P3^ ，P4—...。上述之倍頻與負載修正之作用效果係：由於同步脈衝輸入訊號E X T -C K的負載即使是在5 0 %的前後’或以上的情況時’也能夠取得，因此對於數位波形的整形非常有效’且可以將半導體主動元件的動作可能領域延伸至非常高的頻率爲止〇 <倍頻電路> 圖7之倍頻電路2 0 1在此設置同一構成之2組的負載決定電路3，4，兩電路係如圖8之動作循環C 1 ， C 2所示一般，彼此間相差2週期分的同步脈衝輸入訊號 EXT - CK而交互動作。並且，配合所需’將第1負載決定電路3稱爲A側，將第2負載決定電路4稱爲B側’ (請先閱讀背面之注意事項再填寫本頁) 裝------- - 訂---------0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4371 70 A7 B7 1 II _ " — 42 五、發明說明（）而且賦予參照圖號A，B以示區別。亦即，倍頻電路2 0 1係具備有： {請先閱讀背面之注意事項再填寫本頁) 一定時產生電路（2 )，該定時產生電路（2 )係供以由同步脈衝輸入訊號E X T - C K作成所需的定時訊號，而該所需的定時訊號係包含：供以指布將目標計測區間 T 1 A，T 1 B (該目標計測區間爲同步脈衝輸人訊號 E X T - C K之1週期T的長度所必須計測之區間）予以空出同步脈衝輸入訊號E XT - C K之1週期T的整數倍問隔之訊號1 / 2 C K A ’ 1 / 2 C K B，及供以指示實際計測區間T 3 A，T 3 B (該實際計測區間係供以使較目標記測區間長若干的計測動作繼續）之訊號W C - A ’ W C — B ;及一第1負載決定電路及第2負載決定電路3 ’ 4 ’該第1 ，第2負載決定電路3，4係屬於接受上述定時訊號後，決定且指示所需輸出之同步脈衝訊號的負載5 0 %的定時位置之電路，並且至少彼此間進行1週期分的重合動作及2週期分的偏移動作。經濟部智慧財產局員工消費合作社印製 (1 )負載決定電路3，4 兩負載決定電路3 ，4係分別由：延遲線振盪器1 1 ，及計算其振盪循環數之計數器1 7，及閂鎖其計數器1 7的內容之閂鎖電路1 8 ;及算出其計數値的1/4的値，2/4的値及3/4的 ^纸張尺度過用中國國家標準（CNS)A4規格（210 X 297公釐） 4371 7 Ο Α7 ___Β7_ 五、發明說明（43) 値之第1運算電路2 19 ，第2運算電路2 20，第3運算電路2 2 1 ，及分別設置於各運算電路219 ，220 ，221之第 1 一致電路2 2 2 ，第2 —致電路2 2 3 ，第3 —致電路 2 2 4而構成者。 (a )延遲線振盪器1 1 延遲線振盪器1 1係由：將一方的輸入端子作爲振盪器的輸入端子之N A N D 閘極1 2 ;及作爲延遲元件而被連接於該NAND閘極12的輸入端子之奇數段的C 一 M〇 S反相器1 3 ;及自該反相器13的輸入端子往上述NAND閘極 315的另一方的輸入端子之反饋回路14中所被插入之反相用的反相器15等而構成者。在此作爲延遲元件的反相器13，除了 C - M0S反相器之外，也可使用ECL反相器，IIL反相器等。此延遲線振盪器1 1將從上述定時產生電路2接受定時訊號W C — A，W C - B (實際計測區間T 3 A ’ T 3 B )，然後在其訊號上升時開始進行供以計測的振盪，並於訊號下降時停止振盪。亦即’通常N A N D閘極 1 2之一方的輸入端子爲邏輯位準1 ’輸出爲H ’反相器 1 3之輸出爲L，以及反相器1 5之輸出（N A N D閘極 1 2之另一方的輸入端子）爲H的狀態時停止振盪。但若本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公餐） (請先閱讀背面之泣^^項再填寫本頁) -I --------訂·--------^ 經濟部智慧財產局員工消費合作社印製 43717 0 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（）適常NAND閘極12之一方的輸入端子轉換成邏輯位準 Η的話，則當N A N D閘極1 2的輸出爲L ’反相器1 3 的輸出爲Η，反相器1 5的輸出爲L，NAND閛極1 2 之另一方的輸入爲Η，NAND閘極1 2的輸出爲L等之狀態時進行振盪。然後在定時訊號W C — A ’ W C - Β ( 實際計測區間T 3 A，T 3 B )下降時停止振盪。此定時訊號W C - A，W C - B (實際計測區間丁 3A，T3B)的上升係與上述定時訊號1/2CK ( 目標記測區間T1A，ΤΙ B)的上升同時，而下降方面將比定時訊號1 / 2 C K稍微慢許多。換言之，此延遲線振盪器11係於將上述同步脈衝輸入訊號EXT-CK予以分爲1 / 2週期後而取得之定時訊號1 / 2 C K上升時 (目標記測區間T 1 A，T 1 B的起點）開始振盪，並且在定時訊號1 / 2 C K下降後（目標記測區間T 1 A， T 1 B的終點）停止振盪。藉此’在定時訊號1 / 2 C K的各奇數1週期間（目標pS測區間T 1 A，T 1 B )將持繪進彳了振湯。 (b)計數器17 計數器1 7係在於計測同步脈衝輸入端子CK被連接於上述延遲線振盪器1 1的輸出端子時，上述延遲線振盪器1 1的輸出D L — 0 S C - A的變化，亦即在於計測每一循環振盪之1次產生的輸出變化。並且，在計數器1 7 的淸除端子C L輸入與上述上述延遲線振盪器1 1相同之本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------I — ---I (請先閱讀背面之注咅心事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 4371 7 0 A7 B7 45 五、發明說明（）輸入訊號1亦即輸入定時訊號W C - A，W C - B (實際計測區間T 3 Λ，T 3 B )等。因此，計數器1 7係與延遲線振盪器1 1的振盪及停止的動作相同，並且在上述定時訊號1 / 2 C Κ (目標計測區間τ 1 A ’ Τ 1 Β )上升的同時開始計測’而且在上述定時訊號1 / 2 C K (目標計測區間T 1 A，T 1 B ) 下降之後停上計測。藉此，在定時訊號1 / 2 C K (目標計測區間Τ 1 A，Τ 1 B )的1週期區間之間將可持續進行振盪的循環數之計測。 (c )閂鎖電路1 8 閂鎖電路1 8，係輸入上述計數器1 7的位數輸出，並且在同步脈衝輸入端子C K輸入有：在上述定時產生電路2中作成之定時訊號1 / 2 C K (目標計測區間Τ 1 ) 〇因此，此閂鎖電路1 8係於定時訊號1 / 2 C K (目標計測區間Τ 1 A，Τ 1 B )下降時，亦即目標計測區間 Τ 1 A，Τ 1 B終了時，將可閂鎖計數器1 7的計數値（振盪的循環數）。藉此’在此閂鎖電路1 8中’將能夠鎖住對應於定時訊號1 / 2 c K (目標計測區間Τ 1 A，Τ 1 B )之1週期區間的長度（同步脈衝輸入訊號E X T — C K的1週期 T )之振盪循環數的計數値。本纸張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） -------------1 --------訂---------始' I (請先閱讀背面之注意事項再填寫本頁) Ί 0 1，4371 70 } A7 ------B7 46 五、發明說明（） (d) 運算電路 219，220，221 第1運算電路2 1 9 ，第2運算電路2 2 0及第3運算電路2 2 1係於接收上述閂鎖電路1 8的平行輸出後’ 計算出被閂鎖之振盪循環數的計數値之1 / 4的値’ 2/4的値及3/4的値，亦即算出2 5%，5 0% 1 7 0 %的負載値。其中，2 5 %的負載値將成爲第1 —致電路2 2 2的一方之輸入値，5 0%的負載値將成爲第2 一致電路2 2 3的一方之輸入値，7 5%的負載値將成爲第3 —致電路2 2 4的一方之輸入値。 (e) —致電路 222，223，224 第1 一致電路222，第2 —致電路223及第3 — 致電路2 2 4係分別將上述第1運算電路2 1 9 ，第2運算電路2 2 0及第3運算電路2 2 1的平行輸出（運算結果1/4的値，2/4的値及3/4的値）的其中之一作爲一方的輸入，而將上述計數器1 7的輸出作爲另一方的輸入。然後，當上述計數器1 7的計數値增加到與上述3 個運算結果一致時，一致電路222，223 ，224將輸出·一致輸出 SA1 ，SA2，SA3 或 SB1 ，SB2 ，S B 3。 (2 )前置F F及前置OR閘極第1負載決定電路3，第2負載決定電路4之前將分別設置有RS觸發器（簡稱FF) 6，8，該本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) i 裝--------訂---------4¾ 經濟部智慧財產局員工消費合作社印製 Λ7 :437170 —__B7 五、發明說明（47 ) (請先閱讀背面之注意事項再填寫本頁) R S - F F 6，8係於上述目標記測區間與其次的目標記測區間之間的振盪對照區間T 6 A，T 6 B中’將每次被設定爲與同步脈衝輸入訊號E X T — C K的1週期T的前緣同步，且藉最後的一致輸出S A 3，S B 3予以復位。又，第1負載決定電路3 ，第2負載決定電路4之前將分別設置有〇 R閘極7，9 ，經由該◦ R閘極7，9，將上述RS-FF6 ，8的輸出及供以指示上述實際計測區間T3A，T3B的訊號WC — A，WC — B予以輸入至所屬的負載決定電路3及4。並且，具備有供以切換狀態之輸出用的觸發器5 c ，該觸發器5 c將每次被復位爲爲與同步脈衝輸入訊號E XT — C K的1週期T的前緣同步，且根據自第1負載決定電路3 ，第2負載決定電路4 取得的一致輸出SA1，SA2，SA3或SB1， SB2，SB3來切換狀態。詳而言之，第1負載決定電路3之前設置有 RS-FF6 ，且其Q輸出將經由OR閘極7 (OR — A )而被輸入至負載決定電路3的延遲線振盪器1 1 ，同時經濟部智慧財產局員工消費合作社印製還被輸入至AND閘極3 1的一方之輸入端子。然後，上述-·致電路2 2 4的輸出’亦即負載7 5%的一致輸出將被輸入至前置R S — F F1 6的復位端子R。該 RS_F F 6係與輸出用的D — FF 5 c共同構成寬度作成電路5的一部分。此RS-F F 6係於定時產生電路2內之j k — FF 的Q N (圖8之（8 ))爲Η時，亦即a側爲振盪對照區本紙張尺度刺中關家標準（CNSM‘l規格⑵D X 297公复） -50- 4371 70 Λ7 B7 五、發明說明（48) 間時，將藉由在同步脈衝輸入訊號E XT — C K的前緣所 {請先閱讀背面之注意事項再填寫本頁) 產生的短脈衝s E T — A (圖8之（9 ))來予以設定，且藉最後的一致輸出S A 3 (圖8之（1 6 ))予以復位 (參照圖8之（1 1 ))。因此，在第3週期t 3，第4週期t 4產生於RS — F F 6的輸出端子Q之脈衝P 1 ，P 2將加諸於A N D閘極3 1的一方，且在脈衝P 1 ，P 2輸出的期間，一致輸出 SA1 ，SA2 ，SA3 將經由 OR 閘極 33 (〇R — 2 )而加諸於預設定可能之D - F F 5 c的同步脈衝輸入端子C K。經濟部智慧財產局員工消費合作社印製又，與第1負載決定電路3的構成完全相同之第2負載決定電路4之前將設置有RS - FF 8及OR閘極9，且其Q輸出將經由OR閘極9 (OR — B)來予以輸入至負載決定電路4的延遲線振盪器1 1 ，同時還被輸入至 AND閘極3 1的一方之輸入端子。然後，上述一致電路 2 8的輸出，亦即負載決定電路4的輸出將被輸入至前置 RS — FF8的復位端子R。該RS-FF 8係與 D-FF5 c共同構成寬度作成電路5。此RS-FF8係於定時產生電路2內之J K 一 FF 的Q (圖8之（7 ))爲Η時，亦即B側爲振盪對照區間時，將藉由在同步脈衝輸入訊號Ε X Τ — C Κ的前緣所產生的短脈衝SET_B (圖8之（16))來予以設定，且藉一致輸出SB (圖8之（23))的最後者（雖圖中未示，但具有與圖8之（1 6 )的SA 3相同之脈衝）予本紙張尺度適用中國國家標準（CNS)A·!規格（210x297公釐） -51 - 4371 7 0 a? B7 五、發明說明（）以復位（參照圖8之（1 8 ))。 (請先閱讀背面之注意事項再填寫本頁) 因此’在第5週期t 5 ，第6週期t 6產生於R S -FF 8的輸出端子<3之脈衝P 3 ，P4將加諸於AND閘極3 2的一方，且在脈衝P 3 ’ P 4輸出的期間，一致輸出 SB1 ，SB2 ’ SB3 將經由 OR 閘極 33 (OR — 2 )而加諸於預設定可能之D_F F 5 c的同步脈衝輸入端子C K。 (3)寬度作成電路5 寬度作成電路5係具有預設定可能之D — F F c，並且其Q N端子與D端子直接連結。又，經由〇 R閘極5 d 將 SET — A，SET — B 的訊號（亦即 SET — AB) 予以輸入至預設定輸入端子P R的同時，經由0 R閛極 33 將一致輸出 SA1 ，SA2，SA3 或 SB1 ， SB 2，SB 3予以輸入至D - FF c的同步脈衝輸入端子C K。經濟部智慧財產局員工消費合作社印製又，從一致電路222 ，223 ，224的一致輸出端子SA1 ，SA2 ，SA3往〇R閘極33的線路中設置有供以關閉在測定期間中進行一致輸出之A N D閘極 3 1 ，藉而取得與來自RS — FF6，8的Q輸出之間的 AND。又，從一致電路222，223 ’ 224的一致輸出端子S B 1 ，S B 2 ，S B 3往〇 R閘極3 3的線路中設置有供以關閉在測定期間中進行一致輸出之A N D閘極本紙張尺度適用中國國家標準（CNS)AJ規格（210 X 297公釐） -52 -

Vr 4371 7 0 A7 _______B7 五、發明說明（5Q ) 32 ，藉而取得與來自rs — FF6 ，8的Q輸出之間的 AND = (4 )定時產生電路2 定時產生電路2，係於內部作成定時訊號S E T -AB，1/2CK，1/2CK - DL ’WC，JK 一 FF — Q，JK — FF — QN，並且利用這些訊號作成而輸出定時訊號 SET-A，SET — B，1/2CKA ’ 1/2CKB，WCA，WC — B。 SET—AB (圖8之（3))係屬於在同步脈衝輸入訊號E X T - C K的前緣發生之由短脈衝所構成的定時訊號。 1/2CK (圖8之（4))係屬於供以確定所需計測同步脈衝輸入訊號E X T - C K的1週期T的長度的區間（目標値計測區間）T 1之定時訊號。具體而言，是將同步脈衝輸入訊號EXT— CK分爲1/2週期而取得之訊號。 W C (圖8之（6 ))係屬於供以確立實際計測區間 T3A，T3B的定時訊號，該區間T3A，丁 3B爲供以使計測動作能夠在上述目標値計測區間T 1持續動作之區間。此W C訊號將比上述1 / 2 C K的下降慢許多’亦即雖與同步脈衝輸入訊號E X T - C K同時上升，但寬度要比同步脈衝輸入訊號EXT - CK長1週期丁。換言之，在定時訊號W C的1 / 2週期的寬度內作成令1 / (請先閱讀背面之注意事項再填寫本頁) 装----11 訂---------岭* 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -53 - 4371 7 0 A7 B7 經濟部智慧財產局員工消費合作杜印製

五、發明說明（5 ) 2CK延遲若干之訊號i/SCK — DL (圖8之（5) )，並獲得與1 / 2 C K的邏輯和’而藉此來取得此定時訊號w C ° jK — FF - Q (圖8之（7))係屬於定時產生電路2內之J K 一 F F的輸出Q之訊號’當輸出Q爲H時’ 指示A側爲測定區間（B側爲振盪對照區間）。又’ J K —FFQN (圖8之（8))係屬於定時產生電路2內之 j K - F F的輸出QN之訊號，當輸出QN爲Η時，指示 Β側爲測定區間（Α側爲振盪對照區間）° 當定時產生電路2內之JK一FF的輸出QN(圖8 之（8 ))爲Η時，亦即，A側爲振盪對照區間時， SET—A(圖8之（9))係屬於在同步脈衝輸入訊號 E X 丁一 C K的前緣發生之由短脈衝所構成的定時訊號，並且形成A側之R S - F F 6的設定輸入。當定時產生電路2內之JK — FF的輸出Q (圖8之 (7 ))爲Η時，亦即，B側爲振盪對照區間時，S E T 一 Β (圖8之（1 8 ))係屬於在同步脈衝輸入訊號 EXT-CK的前緣發生之由短脈衝所構成的定時訊號，並且形成B側之R S - F F 8的設定輸入。 i / 2 C K A (圖8之（1 4 ))係屬於供以確立A 側的目標記測區間T 1 A之訊號。換言之，當定時產生電路2內之】K — FF的輸出Q (圖8之（7))爲Η時，亦即，Α側爲測定區問（Β側爲振盪對照區間）時，1 / 2CKA 〔圖4之（14))係屬於供以取出1/2CK (請先閱讀背面之注意事項再填寫本頁)

‘衣--------訂---I I 峻本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) -54- 經濟部智慧財產局員工消費合作社印製 r»1 4371 7 Ο Λ7 ____B7 五、發明說明（52 ) 之訊號。又’ 1 / 2 C Κ B (圖8之（2 0 ))係屬於供以確立B側的目標記測區間T 1 B之訊號。換言之，當定時產生電路2內之JK-FF的輸出QN(圖8之（8))爲 Η時，亦即，B側爲測定區間（A側爲振盪對照區間）時，1/2CKA (圖8之（20))係屬於供以取出1/ 2 C K之訊號》 W C - A，W C — B係屬於供給實際計測區間T 3 A ’ T 3 B之定時訊號，並且具有比T 1還要長的脈衝寬度 (5 )動作第1負載決定電路3係如圖8所示一般，以同步脈衝輸入訊號EXT — CK的每4週期（4T)爲1單位（動作循環C 1 )，並於其中前半的第1週期（t 1 )計測同步脈衝輸入訊號E X T - C K的1週期的長度（A側的目標記測區間）T 1 A，且使用此計測的結果來算出1週期的長度的1/4，2/4，3/4的値（負載25%， 5 0 %，7 5 %的定時位置），然後根據這些値在後半的第3週期（t 3)及第4週期（t 4)中，分別從同步脈衝輸入訊號E X T - C K的前緣計測出與此算出値一致爲止的長度，亦即計測出負載2 5 %，5 0 %，7 5 %的定時位置爲止的長度（圖8中係以T 5 A來表示其最大的 75%的定時位置爲止的長度），而於一致時，輸出負載本紙張尺度適闬中國國家標準（CNS)A4規格（210 X 297公釐） , —111. 褒·----------— — — — — — ^ I {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 1 4371 70 a7 ___B7____ 五、發明說明（53 ) 2 5%，50%，75%的定時位置之一致輸出SA1， S A 2 f S Λ 3。第2負載決定電路4具有動作循環C 2 ’該動作循環 c 2係與第1負載決定電路3偏差2週期。亦即，第2負載決定電路4係如圖8所示一般，以同步脈衝輸入訊號 EXT - CK的每4週期（t 3〜t 6)爲1單位（動作循環C 2 )，並於其中前半的第1週期（t 3 )計測同步脈衝輸入訊號E X T - C K的1週期的長度（B側的目標記測區間）τ 1 B ，且使用此計測的結果來算出1週期的長度的1/4，2/4 ’ 3/4的値（負載2 5%’ 50 %，75%的定時位置），然後根據這些値在後半的第3 週期（t 5)及第4週期（t 6)中，分別從同步脈衝輸入訊號E X T - C K的前緣計測出與此算出値一致爲止的長度，亦即計測出負載25%，50%，75%的定時位置爲止的長度（圖8中係以T5B來表示其最大的75% 的定時位置爲止的長度），而於一致時，輸出負載2 5 % ，50%，75%的定時位置之一致輸出SB1 ，SB2 ，S B 3 〇第8圖係表示第7圖的電路的主要元件的動作。 (i ) A側第1週期t 1 在同步脈衝輸入訊號EXT—CK的第1週期t1產生SET — AB時（圖8中之a)，定時訊號WC— A( 圖8中之（1〇))將經由〇R閘極7來輸入至延遲線振本紙張尺度適用中國國家標準（CNS)A.l規格（210 X 297公釐）-56 - (請先閱讀背面之注意事項再填寫本頁) 衣--------訂--I---!_綠 ^ 4371 7 η Α7 __Β7 五、發明說明（54 ) {請先閱讀背面之注意事項再填寫本頁) 盪器1 1 ，然後在開始進行振盪的同時，將被輸入計數器 1 7的淸除端子C L，此刻計數器1 7將開始計算振盪的循環數。而且，延遲線振盪器1 1的振盪將至少在第2週期t 2的脈衝上升終了爲止繼續進行。延遲線振盪器1 1的振盪將在W C - A下降，亦即在實際計測區間T 3 A終了時（圖8中之c )結束。並在此期間，1 / 2 C K A的目標計測區間T 1 A終了處（圖8 中之b )，亦即1 / 2 C K A下降時，閂鎖電路1 8將鎖住計數器17的計數値週期的長度Τ = Τ1Α)。在此，運算電路219 ，220，221將接受閂鎖電路1 8的輸出，並運算1週期的長度Τ之計數値的1/ 4的値，2/4的値，3/4的値（25%，50%， 75%之負載的定時位置），然後輸出其運算結果，並予以輸入至一致電路222，223 ’ 2 2 4的一方之輸入端子Β 1〜Β η。 (i ) Α側第3週期t 3 經濟部智慧財產局員工消費合作社印製 ―旦進入第3週期t 3的話，則將可藉由S E T - A (圖8之¢9))的到來，而來設定RS — FF6 (圖8 之d點）。並且’RS—FF6的設定輸出Q(圖8之（ 1 1 ))將被輸入至A N D閘極3 1 ，同時經由0 R閘極 7來加諸於A側的延遲線振盪器1 1 ，而使其振盪。又，由於RS - F F 6的設定輸出Q可經由〇R閘極 7來加諸於A側的計數器1 7的淸除C L而來解除淸除處本纸張尺度適用中國國家標準（CNS)A4規格（21ϋ X 297公釐） -57 - A7 4371 7 〇 __B7_____ 五、發明說明（55 ) 理，因此能夠開始進行振盪循環數的計測。 (請先閱讀背面之沒意事項再填寫本頁) 此外，計數器1 7的輸出將被輸入至一致電路2 2 2 ，223 ，224的另一方之輸入端子A1〜An ，且計數器1 7的計數値將步進地增加，而當與上述運算電路 219 ，220，221的輸出値（1週期的長度T的 1 / 4的値，2 / 4的値，3 / 4的値）一致的一瞬間（圖8之el，e2，e3點），將自一致電路222， 223 ，224 中產生一致輸出 SA1 ，SA2，SA3 〇此一致輸出SA1 ，SA2，SA3中最大的SA3 將被輸入至R S - F F 6的復位端子R，而使觸發器復位。並於此一致輸出SA3產生時，RS — FF6的輸出Q (圖8之（1 1 ))將會下降，而以脈衝P 1的形態來形成AND閘極31的輸入。經濟部智慧財產局員工消費合作社印製另一方面，由於一致輸出是在此S A 3之前產生 SA1 ，SA2 ，因此僅於脈衝P1的寬度內，自AND 閘極3 1產生一致輸出S A 1 ，S A 2，S A 3 (供以作爲 AND — A — OUT (圖 8 之（17))，並經由〇R 閘極3 3而形成D — FF 5 c的脈衝輸入。正確的，S A 3係屬在一致輸出S A 3的前緣產生之短脈衝。由於輸出側的觸發器之D — FF 5 c可藉由S ET - A或S E T _ B (亦即S E T — A B )來予以每次預行設定，因此若將對應於上述一致輸出S A 1 ，S A 2，本紙張尺度適用中國國家標準（CNS)A<1規格（2】〇 X 297公釐） -58 - 經濟部智慧財產局員工消費合作社印製 v 4371 70 A7 _B7_____ 五、發明說明（56 ) SA3的短脈衝AND-A-OUT(圖8之（17)) 作爲同步脈衝輸入來加諸於D - F F 5 c的話’則每次的 D—FF5C的Q輸出將被予以反相’而以脈衝xl ’ X 2之形態來出現於輸出端子〇 U T。當然’此輸出脈衝 xl ，x2係1週期與T的外部同步脈衝輸入訊號EXT - C K的前緣同步上升且頻率形成2倍的數位訊號’並且輸出波形係形成於1週期的長度（原本的1週期的一半 1/2T)的剛好一半（負載5 0%)的位置，亦即於原本的輸入波形的週期的1 /4 T的位置下降之脈衝。又，在第1週期t 1產生的一致輸出SA1 ’ SA2 ，SA3 (圖 8 之（15))，由於 RS — FF6 的 Q 輸出是產生於L下降的期間，因此不會在A N D閘極3 1出現輸出，且D_F F 5 c不會切換。因此，當A側處於測定區間（J K _ F F的Q端子爲 Η位準）時而產生的一致輸出SA 1的影響，將會在 AND閘極3 1被除去，且不會出現於輸出OUT。 (i 1 i ) A側第4週期t 4 接著，一旦進入第4週期t 4的話，則將可藉由再次到來的SET—A(圖8之（9))，而來設定 RS-FF6 (圖8之f點）。並且，RS-FF6的設定輸出Q (圖8之（1 1 ))將被輸入至AND聞極3 1 ’同時經由0 R閘極7來加諸於A側的延遲線振盪器1 1 ，而使其振盪。並且，解除計數器1 7的淸除處理，而得本紙張尺度適用中國國家標準（CNS)A4規格（210 X四7公釐）-59 - ------[I I , 衣. — —It!·訂-I— II----碎 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 r 4371 7 Ο A? ____B7_____ 五、發明說明（57 ) 以開始進行振盪循環數的計測。此外，當計數器1 7的計數値與上述運算電路2 1 9 ，220 ，221的輸出値（1週期的長度τ的1/4的値，2/4的値，3/4的値）一致時（圖8之el ， g2，g3點），將再度自一致電路222，223， 224中產生一致輸出SAl ，SA2，SA3。並且，在此一致輸出SA3產生時’ RS — FF6的輸出Q (圖8之（1 1 ))將會下降，而以脈衝P 2的形態來形成A N D閘極3 1的輸入。另一方面，一致輸出是在此SA3之前產生SAl ，SA2。因此，僅於脈衝P 1的寬度內’自AND閘極3 1產生一致輸出SAl ，SA2 ，SA3 (供以作爲AND — A — OUT (圖8之（17))，並經由〇R閘極33而形成D — FF5C的脈衝輸入。又，由於D — FF 5 c可藉由SET — AB來予以每次預行設定，因此若將對應於上述一致輸出S A 1 ’ SA2，SA3 的短脈衝 AND-A — OUT (圖 8 之（ 1 7 ))作爲同步脈衝輸入來加諸於D — F F 5 c的話，則此刻的D — F F 5 c的Q輸出將被予以反相，而以脈衝 X 3 ，X 4之形態來出現於輸出端子OUT。當然，此輸出脈衝X 3 ，X 4係1週期與T的外部同步脈衝輸入訊號 E X T _ C K的前緣同步上升且頻率形成2倍的數位訊號，並且輸出波形係形成於1週期的長度（原本的1週期的一半1 / 2 T )的剛好一半（負載5 〇 % )的位置，亦即本紙張尺度適用中國國家標準（CNS)A4規格（2j〇x：297公f -----------^-------1 訂-----1 —Λ' <請先閲讀背面之注意事項再填寫本頁> 4371 7 0 α7 Η7 五、發明說明（58) 於原本的輸入波形的週期的1 / 4 T的位置下降之脈衝。 (請先閱讀背面之注意事項再填寫本頁) (1 v ) B側第3週期t 3 同樣地在B側也進行較上述A側的動作慢2週期之相同的動作。亦即，在第3週期t 3的SET — AB產生時，JK— FF的QN輸出（圖8之（8))將處於Η位準，藉此使得能夠選擇指示Β側的負載決定電路4進行測定動作。因此，定時訊號WC—B (圖8中之（19))將上升（圖8之h點），並經由◦ R閘極9來加諸於B側的延遲線振盪器1 1 ，然後在開始進行振盪的同時，輸入至計數器1 7的淸除端子C L，此刻計數器1 7將開始計算振盪的循環數。 (v ) B側第4週期t 4 B側的延遲線振盪器1 1的振盪將至少持續到第4週期t 4的同步脈衝上升終了爲止。經濟部智慧財產局員工消費合作社印製 B側的延遲線振擾器1 1的振盪將在W C — B下降，亦即在實際計測區間T 3 B終了時（圖8中之」點）結束。並在此期間’ 1 / 2 C K A的目標計測區間T 1 B終了處（圖8中之i點）’亦即1 / 2 C K B下降時，閂鎖電路1 8將鎖住計數器1 7的計數値（1週期的長度 T = T 1 B )。在此，B側的運算電路2 1 9 ，2 2 0，2 2 1將接本紙張尺度適用中國國家標準（CNS)Ai規格（210x 297公釐）-61 - 經濟部智慧財產局員工消費合作社印製 4371 70 a； __B7

KQ 五、發明說明（）受閂鎖電路1 8的輸出，並運算1週期的長度T之計數値的1 / 4的値，2 / 4的値’ 3 / 4的値（2 5 %，5 0 %，7 5 %之負載的定時位置）’然後輸出其運算結果，並予以輸入至一致電路2 2 2 ’ 223 ，224的一方之輸入端子Β 1〜Β η。 (ν i ) Β側第5週期t 5 •一旦進入第5週期t 5的話1則將可藉由S ET - B (圖8之（18))的到來，而來設定RS - FF8 (圖 8之k點）。並且，RS — FF8的Q輸出（圖8之（ 20))將被輸入至AND閘極32 ，同時經由OR閘極 9來加諸於B側的延遲線振盪器1 1 1而使其振盪，且加諸於B側的計數器1 7的淸除C L而來解除淸除處理，而使計數動作得以開始。此外，B側的計數器1 7的輸出將被輸入至一致電路 222 ，223 ，224的另一方之輸入端子A1〜An ，且計數器1 7的計數値將步進地增加，而當與上述運算電路219 ，220，221的輸出値（1週期的長度T 的1 / 4的値，2 / 4的値，3 / 4的値）一致的一瞬間 (圖8之Ql ，q2 ，q3點），將自一致電路2 8中產生一致輸出 SB1，SB2，SB3。

此一致輸出SB1 ，SB2 ，SB3中最大的SB3 將被輸入至R S - F F 8的復位端子R，而使觸發器復位。並於此一致輸出S B 3產生時，R S - F F 8的輸出Q 本紙張尺度適用中國國家標準（CNS)A4規格αίο X 297公釐）-62- (請先閱讀背面之注意事項再填寫本頁) (\农--------訂---------線，經濟部智慧財產局員工消費合作社印製 1 4371 7 Ο Α7 ___m 五、發明說明（6(3 ) (圖8之（2 0 ))將會下降’而以脈衝P 3的形態來形成A N D閘極3 2的輸入" 另一方面，由於一致輸出是在此S B 3之前產生 SB1 ，SB2 ，因此僅於脈衝P3的寬度內，自AND 閘極3 2產生一致輸出S B 1 ，S B 2，S B 3 (供以作爲AND_B — 〇UT (圖8之（24))，並經由〇只閘極3 3而形成D — FF5 c的脈衝輸入。正確的，S B 3係屬在一致輸出S B 3的前緣產生之短脈衝。由於輸出側的觸發器之D_F F 5 c可藉由S ET — A B來予以每次預行設定，因此若將對應於上述一致輸出 SB1 ，SB2，SB3 的短脈衝 AND — B — OUT ( 圖8之（2 4 ))作爲同步脈衝輸入來加諸於 D_F F 5 c的話’則每次的D — F F 5 c的Q輸出將會下降，而以脈衝y 1 ，y 2之形態來出現於輸出端子 01JT。當然，此輸出脈衝y 1 ，y 2係1週期與τ的外部同步脈衝輸入訊號E XT — C K的前緣同步上升且頻率形成2倍的數位訊號，並且輸出波形係形成於1週期的長度（原本的1週期的一半1 / 2 T )的剛好一半（負載 5 0 % )的位置，亦即於原本的輸入波形的週期的 1 / 4 了的位置下降之脈衝。又，在第3週期t 3產生的一致輸出SB1 ，SB2 ，SB3 (圖 8 之（23))，由於 RS — FF8 的 Q 輸出是產生於L下降的期間，因此不會在A N D閛極3 2出本紙張尺度適用t國囤家標準（CNS)Al規格（2]〇χ 297公釐） -63- I-- ^ · I I-----^ ---------I (請先閱讀背面之注意事項再填寫本頁) Α7 437 1 7 Ο _____Β7____ 五、發明說明（61 ) 現輸出’且D_FF 5 c不會切換。因此’當B側處於測定區間（j K _ f F的Q端子爲 Η位準）時而產生的一致輸出S Β 1的影響，將會在 AND閘極3 2被除去，且不會出現於輸出OUT。 (v i i ) B側第6週期t 6 接著，一旦進入第6週期t 6的話，則將可藉由再次到來的SET— B (圖8之（18))，而來設定RS — FF8(圖8之r點）。並且，RS — FF8的設定輸出 Q (圖8之（20))將被輸入至AND閘極32，同時經由0 R閘極9來加諸於B側的延遲線振盪器1 1 ，而使其振盪。並且，解除計數器1 7的淸除處理，而得以開始進行振盪循環數的計測。此外，當計數器1 7的計數値與上述運算電路219 ，220，221的輸出値（1週期的長度T的1/4的値，2/4的値，3/4的値）一致時（圖8之s 1，s 2，s 3點），將再度自一致電路 222 ，223 ，224 中產生一致輸出 SB1 ，SB2 ，S B 3。又，由於是藉此一致輸出SB1 ，SB2，SB3來使RS — FF8復位，因此RS — FF8的輸出Q (圖8 之（2 0 ))將會下降，且以脈衝P 4的形態來形成 AND閘極3 2的輸入。另一方面，一致輸出是在此 SB3之前產生SB1，SB2。因此，僅於脈衝P 4的寬度內，自A N D閘極3 2產本紙張又度適用令國國家標準（CNS)A4規格（210x297公釐） -64 - (請先閱讀背面之注意事項再填寫本頁) 装.！-----訂 *----!·^ΐ 經濟邸智慧財產局員工消費合作社印製 1 4371 7 〇 Λ7 ____Β7______ 五、發明說明（62 ) 生一致輸出S B 1 ，s B 2，S B 3 (供以作爲A N D — B — OUT (圖8之（24))，並經由〇R閘極33而形成D — FF5c的脈衝輸入。又，由於D — FF 5 c可藉由SET — AB來予以每次預行設定，因此若將對應於上述一致輸出S B 1， SB2 ，SB3的短脈衝AND — B —〇UT (圖8之（ 2 4 ))作爲同步脈衝輸入來加諸於D — FF 5 c的話，則此刻的D - F F 5 c的Q輸出將被予以反相，而以脈衝 y 3 ，y 4之形態來出現於輸出端子0 U T。當然，此輸出脈衝y 3 ，y 4係1週期與T的外部同步脈衝輸入訊號 E XT - C K的前緣同步上升且頻率形成2倍的數位訊號，並且輸出波形係形成於1週期的長度（原本的1週期的 --半1 / 2 T )的剛好一半（負載5 0 % )的位置，亦即於原本的輸入波形的週期的1 / 4 T的位置下降之脈衝。進而能夠自D — F F 5 c的Q輸出中取得與同步脈衝輸入訊號E XT — C K同步之2倍的頻率之數位訊號，亦即其輸出波形的負載爲5 0%之輸出脈衝xl，x2， x3 ，x4，yl ，y2，y3，y4···。上述之倍頻與負載修正之作用效果係：由於同步脈衝輸入訊號 E X T - C K的負載即使是在5 0 %的前後，或以上的情況時，也能夠取得，因此對於倍頻電路之數位波形的整形非常有效，且可以將半導體主動元件的動作可能領域延伸至非常高的頻率爲止。本紙張尺度適用_國國家標準（CNSM4規格（210 X 297公釐） -65 - f請先閱讀背面之注意事項再填寫本頁) 我--------訂---------線經濟部智慧財產局員工消費合作社印製 4371 7 0 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（63) <外部同步方法及外部同步電路>

Si] 9及圖1 〇係表不左右分開外部同步電路之圖示。此外部同步電路係具備有：一定時產生電路301 ，302 ;及一內部觸發脈衝作成電路3 1 0，該內部觸發脈衝作成電路3 1 0係於接受來自定時產生電路3 0 1的定時訊號之後，計測來自同步脈衝輸入訊號EXT — CK的1周期T之外部觸發脈衝訊號EXT — TR I G (圖4 ( 1 ) )的相位位置，並於其次的每一周期T，以對應於外部觸發脈衝訊號E X T — T R I G之到來的相位位置來作成基準內部觸發脈衝訊號INT - TRIG，且予以輸出，又，在外部觸發脈衝訊號E X T _ T R I G到來時，分別於被區劃成的A區間與相鄰的B區間輸出內部觸發脈衝訊號 TRIG-A，TRIG-B;及一負載決定電路3 ，4，該兩組的負載決定電路3 ， 4係於接受在定時產生電路3 0 2所作成之定時訊號後，決定且指示所需輸出之同步脈衝訊號的負載5 0%之定時位置。（該兩組的負載決定電路3 ，4將賦予圖號A ’ B 以示區別） (1 )定時產生電路3 0 1 第1定時產生電路3 0 1在於作成而輸出：接受外部觸發脈衝訊號EXT-TRIG(第4圖（ 1 ))，而將此外部觸發脈衝訊號Ε Χ Τ 一丁 R 1 G予以 -------— — — —— ▲衣-------- I I I I J ---I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)/\4規格（210 χ 297公釐） -66 - Λ7 分 4371 7 Ο __W__ 五、發明說明（64 ) 變換成一定的脈衝寬度之基準外部觸發脈衝訊號T R I G AB (第4圖（8));及供以區別外部觸發脈衝訊號E X T - T R I G的到來所被區劃成的一區間（A區間）與相鄰的區間（b區間）之外部觸發脈衝區劃訊號T R I G - S T 0 P A , 丁 RIG — STQPB (第 4 圖（2)的 D — Ff-Q，同圖（3)的 D — FF — QN)。 (2 )內部觸發脈衝訊號作成電路3 1 0 內部觸發脈衝訊號作成電路310爲作成：於輸入外部觸發脈衝訊號E X T — T R I G時替換2系統a，B的內部觸發脈衝訊號T R I G — A，T R I G B 〔圖5 ( 25) (26))之電路。該內部觸發脈衝訊號作成電路310係具備有：第2定時訊號產生電路311;及第1及第2相位位置賦予電路3 1 2 ’ 3 1 3 ;及作成基準內部觸發脈衝訊號I NT - TR丨g2〇r 閘極（FSA1) 325;及在外部觸發脈衝訊號E X T - T R I G到來時，將此基準內部觸發脈衝訊號I N T - T R I G作爲內部觸發脈衝訊號T R I G - A，T R I G — B而分別予以輸出至上述A區間與相鄰的B區間之邏輯閘極部（A N D - A， AND — B) 326。本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）_ 67 _ (請先閱讀背面之注意事項再填寫本頁) 衣--------訂--------- 經濟部智慧財產局員工消費合作社印製 Α7 4371 7 Ο ___Β7_ 五、發明說明（65 ) (a)定時產生電路301 爲了能夠知道外部觸發脈衝訊號到底是處於如何的相位位置，定時產生電路3 0 1將於同步脈衝輸入訊號 E X T — C K的1週期T內製成一供以指示相位位置計測區間之定時訊號C K F A ’ C K F B (相位位置計測區間訊號）（第4圖之（10) (11))。此相位位置計測區間訊號C K F A ’ C K F B係形成與同步脈衝輸入訊號EXT - CK同步上升，且於同步脈衝輸入訊號EXT - CK的1週期T內下降之訊號C第4 圖之脈衝寬度T 2 )。這是爲了能夠在同步脈衝輸入訊號 E X T - C K的1週期T內的任何位置上即使外部觸發脈衝訊號E X T — T R I G來到，也可以把握計測其位置。此實施形態中，爲了能夠至少在C K F A，C K F B的二系統中掌握住1週期T內的全區間，而儘可能使用負載較寬的訊號CKFA，CKFB (負載爲50%以上），令彼此間的相位偏移1 8 0 z。因此，負載爲5 0 %以上的結果，外部觸發脈衝訊號E X T — T R I G無論是在同步脈衝輸入訊號E X T _ C K的1週期T內的任何位置上來到，兩訊號C K F A，C K F B的Η位準之區間必定會在某處重疊，且令彼此間的相位偏移1 8 0 '，藉此而得以取得高精度的測定。 (b )第1及第2位相位置賦予電路3 1 2，3 1 3 第1及第2位相位置賦予電路3 1 2 ，3 1 3的構成本紙張尺度適用中國國家標準（CNS)i\4規格（2〗〇χ297公釐） -68- ------------ ^ - -------' — —— — — — I— I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 4371 7 0 A7 B7 五、發明說明（）完全相同。該第1及第2位相位置賦予電路3 1 2 ，3 1 3係分別具有：延遲線振盪器3 1 4 :及計測振盪循環數之計數器3 2 0 ;及在產生基準外部觸發脈衝訊號TRIG—AB的定時位置（圖1 2之Gl ，G2，G3或G4)鎖住計數器 320的內容之閂鎖電路321;及該被閂住的値（X 1 ，X 2 . . · y 1 ，y 2 . . · )與計數器3 2 0的輸出値一致時執行輸出之一致電路 3 2 2 ;及在上述閂鎖電路3 2 1中被鎖住的相位位置不適切時，亦即閂鎖後的結果完全爲「0」時，利用該閂鎖電路的輸出來輸出一致停止訊號之OR閘極（OR - AD 〇 ) 3 2 3 :及輸入該OR閘極3 2 3與一致電路3 2 2的輸出之 A N D 閘極 3 2 4。又，於第1位相位置賦予電路3 1 2的延遲線振盪$ 3 1 4中輸入有來自定時產生電路3 0 1的位相位置計_丨區間訊號CKFA，又，於第2位相位置賦予電路3 1 3 的延遲線振盪器314中輸入有來自定時產生電路3◦丨的位相位置計測區間訊號C K F B。 (1 )延遲線振盪器3 1 4 未紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-69 - (請先閲讀背面之注意事項再填寫本頁) 装 ------- 訂·--II 丨 II* 經濟部智慧財產局員工消費合作杜印製 4371 7 Ο Α7 __Β7 _ 五、發明說明（67 ) 延遲線振盪器3 1 4係由：將一方的輸入端子作爲振盪器的輸入端子之N A N D 閘極3 1 5 ;及作爲延遲元件而被連接於該NAND閘極315的輸入端子之奇數段的C—MO S反相器3 1 6 :及自該反相器316的輸入端子往上述NAND閘極 315的另一方的輸入端子之反饋回路317中所被插入之反相用的反相器318等而構成者。在此作爲延遲元件的反相器3 1 6 ，除了 C—MO S 反相器之外，也可使用ECL反相器，IIL反相器等。此延遲線振盪器3 1 4將從上述定時產生電路3 0 1 接受相位位置計測區間訊號C K F A，C K F B (第4圖 (10) (11))，然後在其訊號上升時開始進行供以計測的振盪，並於訊號下降時停止振盪。亦即，通常 NAND閘極3 1 5之一方的輸入端子爲邏輯位準L，輸出爲Η，反相器316之輸出爲L，以及反相器318之輸出（NAND閘極3 1 5之另一方的輸入端子）爲Η的狀態時停止振盪。但若通常N A N D閘極3 1 5之一方的輸入端子轉換成邏輯位準Η的話，則當N A N D閘極 3 1 5的輸出爲L，反相器3 1 6的輸出爲Η，反相器 3 1 8的輸出爲L，NAND閘極3 1 5之另一方的輸入爲Η，N A N D閘極3 1 5的輸出爲Η等之狀態時進行振盪。然後在相位位置計測區間訊號C K F A，C K F Β下降時停止振盪。本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐〉 -70- (請先閱讀背面之注意事項再填寫本頁) 装------—訂--------味經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製

Vr 43717 0 A? _ __B7_____ 五、發明說明（68 ) (i i )計數器3 2 〇計數器3 2 Ο係在於計測同步脈衝輸入端子C Κ被連接於上述延遲線振盪器3 1 4的輸出端子時，上述延遲線振盪器3 14的輸出01-08(：—1，01 — 〇3(：-2的變化’亦即在於計測每一循環振盪之1次產生的輸出變化。並且，在計數器3 2 0的淸除端子C L輸入與上述上述延遲線振盪器3 1 4相同之輸入訊號，亦即輸入相位指標訊號CKFA，CKFB。因此’計數器3 2 0係與延遲線振盪器3 1 4的振盪及停止的動作相同，並且在上述定時訊號CKF A， C K F B上升的同時開始計測，而且在上述定時訊號 C K F A，C K F B下降之後停上計測。 (i i 1 )閂鎖電路3 2 1 門鎖電路3 2 1係輸入上述計數器3 2 0的位數輸出，並於同步脈衝輸入端子CK輸入在上述定時產生電路 3 0 1中作成之基準外部觸發脈衝訊號TR I G - AB。因此，該閂鎖電路3 2 1係於基準外部觸發脈衝訊號 T R I G - A B上升時’亦即，外部觸發脈衝訊號到來時 (圖1 2的G 1 ，G 2，G 3或G 4點），鎖住計數器 3 2 0的計數値（振盪的循環數）X或y (圖1 2的X 1 .xS’.-.’yl’yS，···。因此，閂鎖電路3 2 1將可鎖住從同步脈衝輸入訊號 ------------ i------- 訂---I--I--繞 ,« (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -71 - 4371 7 〇 Α7 Β7 經濟部智慧財產局員工消費合作社印製 69 五、發明說明（） E X T - C K的上升到基準外部觸發脈衝訊號τ R I G — Λ B到來爲止的長度計測後之振盪循環數的計數値（外部觸發脈衝訊號到來之相位位置χ或y )。 (i v ) —致電路一致電路3 2 2係以問鎖電路3 2 1的水平輸出作爲一方的輸入，而以上述計數器3 2 0的輸出S A作爲另一方的輸入。然後，一致電路3 2 2係於上述計數器3 2 0 的計數値增加至上述閂鎖電路3 2 1的輸出値（外部觸發脈衝訊號到來的相位位置x或γ )爲止時’輸出一致輸出 S A。 —致輸出SA將於OR閘極3 2 3的輸出（第4圖（ 17))爲Η的期間，自AND閘極324取出而形成訊號 FSA1 (第 13 圖（20)的脈衝 xl ，x2 ，x3 •..)或FSB1 (第13圖（21)的脈衝yl ， y 2 ' y 3 · · ·)，並經由〇R閘極325而合成爲基準內部觸發脈衝訊號I NT - TR I G ’然後傳送至邏輯閘極部3 2 6。接著，基準內部觸發脈衝訊號I N T -T R I G將通過邏輯閘極部3 2 6 ’而藉此分別自A區間及B區間取出基準內部觸發脈衝訊號T R I G - A， TRIG — B (第 5 圖（25) ( 2 6 )。在此，所謂0 R閘極3 2 3的輸出爲Η ’係指 C K F Α在閂鎖電路3 2 1中被閂鎖時爲處於Η狀態，亦即表示測定Ε X Τ — T R I G的相位位置的條件完備。並本紙張尺度適用中國國家標準（CNS)A4規格（210x297公i ) -72^ ------------- 裝--------訂-------— -續 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 '4371 7 Ο Α7 ___Β7__ 五、發明說明（7()) 且，只有在此情況’ 0 R 3 2 3輸出形成Η ° 進而可在以外部觸發脈衝訊號D - F F 一 <3 ’ D 一 F F — QN所示之Α區間與Β區間內取得與外部觸發脈衝訊號EX丁-TRIG同步而產生之複數個的內部觸發脈衝訊號TRIG — A ’TRIG — B (第5圖（25 )(26)° (3 )定時產生電路3 0 2 圖1 4係表示定時產生電路3 0 2的電路構成。此第 3定時產生電路3 0 2係供以製作A系統及B系統共通之定時訊號 1/2CK-A1/B1 ，1/2CK — A2/ B2，WC — Al/Bl ，WC — A2/B2，並將這些訊號供應給負載決定電路3 A ’ 4 A，3 B，4 B。又，由於A系統及B系統是分別由2個負載決定電路3 > 4所

構成，因而須製作出供以選擇（二擇一）構成A系統及B 系統的2個負載決定電路3，4之中的一方之定時訊號 BLOCK - SEL，並將此訊號供應給位於各負載決定電路 3A，4A，3B，4B 的前面之 D — FF331 ， D-FF332。又，FF意指觸發器。 1/2CK — A1/B1 (圖 15 之（9))- 1/2CK — A2/B2 (圖15之（6))係屬於供以

確定所需計測同步脈衝輸入訊號E X T — C K的1週期T ♦ 的長度的區間（目標値計測區間）T 1之定時訊號。具體而言1是將同步脈衝輸入訊號EXT- CK分爲1/2週本紙張尺度適用中國國家標準（CJVS)A·}規格（Μ〇χ297公釐）-73 - ------------ 裂----- - - 訂---I--- — 破， (請先閱讀背面之注意事項再填寫本頁) Λ7

Vr 4371 7 Ο __B7____ 五、發明說明（71 ) 期而取得之訊號= W C — A 1 / B 1 (圖 1 5 之（1 1 )) ’ WC—A2/B2 (圖15之（8))係屬於供以確立實際計測區間T 3的定時訊號，該區間T 3爲供以使計測動作能夠在上述目標値計測區間T 1持續動作之區間。此 WC-A 1/B 1 ，WC — A2/B 2訊號將比上述 1 / 2 C K的下降慢許多，亦即雖與同步脈衝輸入訊號 E XT — C K同時上升，但寬度要比同步脈衝輸入訊號 EXT — CK長1週期T。換言之，在定時訊號WC的 1/2週期的寬度內作成令1/2 CK延遲若干之訊號 DL—AB1 (圖 15 之（10)) ，DL — AB2(圖 15 之（7))並獲得與 1/2CK -A1/B1， 1/2 CK - A 2/B 2的邏輯和，而藉此來取得此定時訊號w C。 BLOCK— SEL (圖15之（12))係屬於定時產生電路3 0 2內之J K — F F的輸出Q之訊號，亦即在同步脈衝輸入訊號E XT — C K的每2週期下降時反相之訊號’並且爲供以切換負載決定電路3 ，4時使用之動作電路切換訊號。此動作電路切換訊號B L 〇 C K -S E L係於輸出Q爲Η時，供以指示負載決定電路3側（ A 1 / Β 1側）爲測定區間（負載決定電路4側（a 2 / B 2側）爲振盪對照區間），另外，當輸出Q爲L時，則供以指示負載決定電路4側（A 2 / B 2側）爲測定區間 (負載決定電路3側（A 1 / B 1側）爲振盪對照區間）本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — II ---- I ---i I I I----^ {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 74 經濟部智慧財產局員工消費合作杜印製 > 43*71 7 0 A7 _____B7 五、發明說明（72 ) (4 )波型轉換訊號作成電路3 3 0 上述定時產生電路3 0 2的動作電路切換訊號 β L 〇 CK — S E L將被輸入至構成波型轉換訊號作成電路 330 之 D — FF331 ，332 (D — FF-RA， Ε) — FF — RB)的資料輸入端子D，並且該 D — FF33 1 ，332的同步脈衝輸入端子CK將輸入有內部觸發脈衝訊號TR I G - A，TR I G — Β。 D — F F 3 3 1的QN輸出端子將被連接有AND閘極3 3 3 ’且Q輸出端子將被連接有AnD閘極3 3 4，而兩AND閘極3 3 3 ，3 3 4將分別被輸入有內部觸發

脈衝訊號T R I G - A及外部觸發脈衝區劃訊號T R I G 一 S Τ Ο P A。同樣地’ D — F F 3 3 2的QN輸出端子將被連接有 A N D閘極3 3 5 ，且Q輸出端子將被連接有A N D閘極 336 ’而兩AND閘極335，336將分別被輸入有內部觸發脈衝訊號T R I G - B及外部觸發脈衝區劃訊號 TRIG — STOPB。又’從上述AND閘極3 33，3 34取出SET -A1’SET — A2(圖 15 之（17) (15))，而從上述AND閘極335，336取出SET — B1， SET — B2(圖 15 之（21) (20))。 SET — A1 (圖15之（17))係於定時產生電本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）.75- ------------^:--------訂---------蜂 (請先閱讀背面之注意事項再填寫本頁) rv 4371 7 Ο Λ7 一- _Β7 五、發明說明（73 ) 路3 〇 2內的J Κ — FF的Q爲L時，亦即動作電路切換訊號 BLOCK— SEL (圖 15 之（12))爲 L 時（ (請先閱讀背面之注意事項再填寫本頁) A 1 / B 1側爲振盪對照區間T 6的情況時），s E T — A 1係屬於在內部觸發脈衝訊號T R I G — A的前緣產生之由短脈衝所形成之定時訊號，且形成A 1側（負載決定電路3A側）之RS—FF6的設定輸入。 SET-A2 (圖15之（15))係來自定時產生電路302的動作電路切換訊號BLOCK—SEL(圖 1 5之（1 2 ))爲L時（A 2 / B 2側爲振盪對照區間 T 6的情況時），SET- A2係屬於在內部觸發脈衝訊號TR I G-A的前緣產生之由短脈衝所形成之定時訊號，且形成A 2側（負載決定電路4 A側）之R S — F F 8 的設定輸入。 SET — B1 (圖15之（21))係來自定時產生電路302的動作電路切換訊號BL〇CK_SEL (圖 1 5之（1 2 ))爲L時（A 1 / B 1側爲振盪對照區間經濟部智慧財產局員工消費合作社印製 T 6的情況時），S E T — A 2係屬於在內部觸發脈衝訊號T R I G - A的前緣產生之由短脈衝所形成之定時訊號，且形成B 1側（負載決定電路3 B側）之R S - F F 6 的設定輸入。 SET — B2 (圖15之（20))係來自定時產生電路3 0 2的動作電路切換訊號B L 〇 C K — S E L (圖 1 5之（1 2 ))爲L時（A 2 / B 2側爲振盪對照區間 T 6的情況時），S E T — A 2係屬於在內部觸發脈衝訊本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐) -76 - 經濟部智慧財產局員工消費合作社印製 :rv 4371 7 Ο A7 _B7 五、發明說明（74 ) 號TR I G - A的前緣產生之由短脈衝所形成之定時訊號，且形成B 2側（負載決定電路4 B側）之R S — F F 8 的設定輸入。 (5)負載決定電路3，4 如圖10所示，將負載決定電路3 ，4設成1組，並再予以設置2系統A，B而形成2組的負載決定電路3 A ，4 A，3 B，4 B。該2組的負載決定電路3A，4A，3B，4B係分別具有：延遲線振盪器4 1 ;及供以計測振盪循環數之計數器4 7 ;及閂鎖其計數器4 7的內容之閂鎖電路4 8 ;及供以算出其計數値的1 / 2的値之運算電路4 9 ;及設置於運算電路4 9之一致電路5 0。 (a )延遲線振盪器4 1 延遲線振盪器4 1係由：將一方的輸入端子作爲振盪器的輸入端子之N A N D 閘極4 2 ;及作爲延遲元件而被連接於該N A N D閘極4 2的輸入端子之奇數段的C一M0S反相器43;及自該反相器4 3的輸入端子往上述N AND閘極4 2 的另一方的輸入端子之反饋回路4 4中所被插入之反相用本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公f ) -77- (請先閲讀背面之注音心事項再填寫本頁> ---1----訂 *-----1 — ·-^ 70 A? B7 五、發明說明（）的反相器4 5等而構成者。在此作爲延遲元件的反相器4 3 ，除了 C_M〇S反相器之外，也可使用ECL反相器，IIL反相器等。此延遲線振盪器4 1將從上述定時產生電路3 0 2接受定時訊號WC— Al/Bl ，WC — A2/B2 (實際計測區間T 3 )，然後在其訊號上升時開始進行供以計測的振盪，並於訊號下降時停止振盪。亦即’通常N A N D 閘極4 2之一方的輸入端子爲邏輯位準L ，輸出爲Η，反相器4 3之輸出爲L，以及反相器4 5之輸出（NAND 閘極4 2之另一方的輸入端子）爲Η的狀態時停止振盪。但若通常NAND閘極4 2之一方的輸入端子轉換成邏輯位準Η的話，則當N A N D閘極4 2的輸出爲L，反相器 4 3的輸出爲Η ’反相器4 5的輸出爲L ’ NAND閘極 4 2之另一方的輸入爲Η，NAND閘極4 2的輸出爲Η 等之狀態時進行振盪。然後在定時訊號WC - A 1/Β 1 ，W C - A 2 / B 2 (實際計測區間T 3 )下降時停止振竭。 ml. 此定時訊號WC-A1/B1 ’WC — A2/B2 ( 實際計測區間T 3 )的上升係與上述定時訊號1 / 2 C K -Al/Bl - 1/2CK-A2/B2 (目標記測區間 T 1 )的上升同時，而下降方面將比定時訊號1/2 CK 一 Al/Bl ，1/2CK - A2/B2 稍微慢許多。換言之，此延遲線振盪器4 1係於將上述同步脈衝輸入訊號 E X T - C K予以分爲1 / 2週期後而取得之定時訊號本紙張尺度適用中國國家標準（CNS)Al規格（210 x 297公i ) * 78 - (請先閱讀背面之生音^事項再填寫本頁) 裝----1 — 11訂-----1---峻經濟部智慧財產局員工消費合作社印製十 4371 7 Ο Α7 I______W___ 五、發明說明（76 ) 1/2CK — Al/Bl ，1/2CK — A2/B2 上升時（目標記測區間T 1的起點）開始振盪，並且在定時訊號 1/2CK — A1/B1 ，1/2CK — A2/B2 下降後（目標記測區間T 1的終點）停止振盪。 (b )計數器4 7 計數器4 7係在於計測同步脈衝輸入端子c K被連接於上述延遲線振盪器1 1的輸出端子時，上述延遲線振盪器4 1的輸出D L — 0 S C — A的變化，亦即在於計測每 --循環振還之1次產生的輸出變化。並且’經由線路4 6在計數器4 7的淸除端子CL輸入與上述上述延遲線振盪器4 1相同之輸入訊號，亦即輸入定時訊號WC — Al/Bl ，WC - A2/B2 (實際計測區間T 3 )等。因此，計數器4 7係與延遲線振盪器 4 1的振盪及停止的動作相同，並且在上述定時訊號1/ (請先閱讀背面之注意事項再填寫本頁) 計號標訊目時 (定 2 述 B 上 \ 在 2 且 A 而 I , K測 C 計 2 始 /開 1 時，同 1 的 B 升 \ 上 '~I N A 1 1 T K 間 C 區 2 測經濟部智慧財產局員工消費合作社印製 1—1 B / IX 〇 A 測 I 計 K / 上 C 1 停 2 ，後/ 1之1 β降號 /下訊 1 }時 A 1定 IT在 K 間， C 區此 2 測藉 /計 1If 巨 κίν 2 Β \ 2 A I K C 2 2 2 T 間區測 ηΒΤ 標目測計之數環循的盪振 Β行 /進 2 續 Α持一可 K 將 C 間之間區

8 4 路電鎖閂 C 期週的本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-79 - 經濟部智慧財產局員工消費合作社印製 v 4371 7 Ο Λ7 _______B7__ 五、發明說明（77 ) 閂鎖電路4 8 ，係輸入上述計數器4 7的位數輸出，並且在同步脈衝輸入端子CK輸入有：在上述定時產生電路302中作成之定時訊號1/2CK-A1/B1 ， 1 / 2 c K — A 2 / B 2 (目標計測區間τ 1 )。因此，此閂鎖電路4 8係於定時訊號1 / 2 C ΚΑΙ / B 1 ， 1 / 2 C K - A 2 / B 2 ( 目標計測區間 T 1 )下降時，亦即目標計測區間T 1終了時，將可閂鎖計數器4 7的計數値（振盪的循環數）。藉此，在此閂鎖電路4 8中，將能夠鎖住對應於定時訊號1/2 CK -A 1 / B 1 ，1 / 2 C K — A 2 / B 2 (目標計測區間 T 1 )之1週期區間的長度（同步脈衝輸入訊號EXT — CK的1週期T)之振盪循環數的計數値。 (d )運算電路4 9 運算電路4 9係接受上述閂鎖電路4 8的平行輸出，而來算出被鎖住之振盪循環數的計數値的1/2的値，亦即算出5 0 %的負載値。該5 0 %的負載値係形成一致電路5 0的一方之輸入値。 (e )—致電路5 0 一致電路5 0係將上述運算電路4 9的平行輸出（運算結果1/2的値）作爲一方的輸入，而將上述計數器 4 7的輸出作爲另一方的輸入。然後，當上述計數器4 7 的計數値增加到與上述運算結果一致時，一致電路5 0將本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公^ -80 - ---------I! --------訂---------綠· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 43717 0 a? __Β7___ 五、發明說明（78 ) 輸出一致輸出SA，SB。實際上，負載決定電路3Α係輸出一致輸出SA1 ，負載決定電路4 Α係輸出一致輸出 SA2 ’負載決定電路3B係輸出·一致輸出SB 1 ，負載決定電路4 B係輸出一致輸出S B 2。 (6)前置FF及前置OR閘極 A ’ B各組的負載決定電路3 ，4之前將分別設置有 RS — FF6 ’ 8，該RS — FF6 ，8係於上述目標記測區間與其次的目標記測區間之間的振盪對照區間T 6中，將每次被設定爲與上述訊號SET - Al ，SET — A2 ，SET— Bl ，SET — B2同步，且藉一致輸出 S A 1 ’ S B 1予以復位。亦即，A 1 ，B 1側（負載決定電路3 A，4 A側）的RS — FF6 ，8，將每次被設定爲與上述訊號SET —Al，SET — B1同步，且藉一致輸出SA1 ， S A 2，S B 1 ，S B 2予以復位。又，A 2側及B 2側的RS — FF6 ，8 ，將每次被設定爲與上述訊號SET —A2，SET — B2同步，且藉一致輸出SA2， S B 2予以復位。又’ A ’ B各組的負載決定電路3，4之前將分別設置有0 R聞極7，9 ，經由該0 R聞極7，9，將上述 R S - F F 6 ’ 8的輸出及供以指示上述實際計測區間 T 3 的訊號 W C — A 1 / B 1 ，W C - A 2 / B 2 予以輸入至所屬的負載決定電路3及4。本紙張尺度適用中國國家標準（CNS)A.l規格（210 X 297公釐） -81 - ------------t---—----訂---------竣 (清先閱讀背面之ii意事項再填寫本頁) 經濟部智慧財產扃員工消費合作社印製 vV 4371 7 0 a? 137 五、發明說明（79 ) 接著，寬度作成電路5係具備有供以切換狀態之輸出用的觸發器（D - FF) 54，該觸發器（D-FF) 54將被復位爲與上述訊號3£丁一六1 ，SET — A2 ，SET-B1 ，SET — B2同步，且根據自A，B各組的負載決定電路3及4取得的一致輸出SA1 ，SA2 ，S B 1，S B 2來切換狀態。 (a ) A系統的構成詳而言之，A系統（A側）的負載決定電路3，4 ( 3A，4A)之中，第1負載決定電路3A之前設置有 rS — FF6 ，且其Q輸出將經由〇R閘極7 (OR — A 1 )而被輸入至負載決定電路3的延遲線振盪器4 1 ，同時還被輸入至AND閘極51的一方之輸入端子。然後，上述一致電路5 0的輸出，亦即負載5 0%的一致輸出將被輸入至前置R S — F F 6的復位端子R，同時還經由上述AND閘極5 1及OR閘極5 3來輸入至 D — FF 5 4的同步脈衝輸入端子CK。並且，該 D — F F 5 4係與R S — F F 6共同構成寬度作成電路5 的一部分。

此 RS — FF6 (RS — FF — Al— Q;圖 17 之 (10))係於定時產生電路302內之JK-FF的Q 爲L時，亦即A 1側爲振盪對照區間時，將藉由與內部觸發脈衝TRIG—A同步而產生的短脈衝SET—A1( 圖1 7之（6 ))來予以設定，且藉上述一致輸出S A 1 本紙張尺度適用中國國家標準（CNS)A-l規格（210x 297公釐） -82- ------------ ^-------訂--------*·^ (請先閱讀背面之泛意事項再填寫本頁) 4371 70 A7 B7 五、發明說明（80 ) (圖17之（13))予以復位（參照圖17之（10) )0 因此1藉由在圖1 7之第4週期t 4 ，第5週期t 5 中產生於 RS — FF6 (RS — FF — Al— Q;圖 17 之（1 〇 ))的輸出端子Q之脈衝P 3 ，P 4，一致輸出 SA1將通過AND閘極51 (AND — A1 ;圖17之 (14))，以及通過OR閘極5 3而形成輸出用的 D 一 F F 5 4的同步脈衝輸入。藉此，在輸出用的 ϋ 一 FF 54的輸出端子（OUT)將出現脈衝P3 > ， p4 ~。P3 '係藉由在圖1 7的K，r點所產生的 SET — A1而上升，另P4 Μ系藉由d ，s點所產生的一致輸出 SA1 (AND — A1 ;圖 17 之（14))而下降。又，與第1負載決定電路3的構成完全相同之第2負載決定電路4 A之前將設置有R S - F F 8及◦ R閘極9 ，且其Q輸出將經由OR閘極9 (OR—A2)來予以輸入至負載決定電路4 A的延遲線振盪器4 1 ，同時還被輸入至AND閘極5 2的一方之輸入端子。然後，上述一致電路5 0的輸出，亦即負載決定電路 4 A的負載5 0%的一致輸出將被輸入至前置 R S — F F 8的復位端子R，同時還經由上述A N D閘極 5 2及OR閘極5 3來輸入至F 5 4的同步脈衝輸入端子CK。並且，該RS-FF8係與OR閘極 D — FF54共同構成寬度作成電路5。本紙張尺度適用中囡國家標準（CNS)A4規格（210 X 297公釐）-83- ί請先閲讀背面之注意事項再填寫本頁) i------訂---- -----綠經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製

Vr 4371 7 0 A? B7 五、發明說明（81 ) 此 RS-FF8 (RS — FF— A2— Q;圖 17 之 (17))係於定時產生電路302内之JK—FF的Q 爲Η時’亦即A 2側爲振盪對照區間時，將藉由與內部觸發脈衝TRIG — A同步而產生的短脈衝SET — A2 ( 圖1 7之（7))來予以設定，且藉上述一致輸出SA2 (圖1 7之（1 9 ))予以復位（參照圖1 7之（1 7 ) )。因此，藉由在圖17之第2週期t 2 ，第3週期t 3 中產生於RS-FF8 (RS — A2-Q;圖17之（ 17))的輸出端子Q之脈衝pi ，P2 ，將產生2個一致輸出SA2。然後，一致輸出SA2將通過AND閘極 52 (AND — A2;圖17之（20))，以及通過 ◦ R閘極5 3而形成輸出用的D_F F 5 4的同步脈衝輸入。藉此’在輸出用的D - FF54的輸出端子（OUT )將出現脈衝P 1 > ，P 2 / 。其中，P 1 Μ系藉由在圖 17的d ’ f點所產生的SET — Α2而上升，另Ρ2 -係藉由e ，g點所產生的一致輸出SA2 (正確爲輸出 AND — A2 :圖17之（20))而下降。但就圖1 7之一例而言，由於第6週期t 6中第2外部觸發脈衝訊號EXT — TR I G (圖1 7之G2)到來之故’將不會產生第2個SET-A2 (參照圖15之（ 15) ’圖1 7之（7 ))。因此，不會產生第2個脈衝 P 2 (虛線所示者）。本紙張尺度適用中國國家標準（CNS)如規格（21〇 x 297公釐）-84- ------------ 裝--------訂-------1嫂 (請先閱讀背面之注意事項再填寫本頁) r 43Ή 7 Ο Λ7 U7 五、發明說明（82 ) (b ) B系統的構成有關B系統（B側）的負載決定電路3 ，4 ( 3 B， (請先閱讀背面之注意事項再填寫本頁) 4 B )的前置F F及前置0 R閘極之構成係與上述者相同。亦即，第1負載決定電路3 B之前設置有r s _ F F 6 ，且其Q輸出將經由OR閘極7 (OR — B1)而被輸入至負載決定電路3 B的延遲線振盪器4 1 ，同時還被輸入至AND閘極5 1的一方之輸入端子。然後，上述一致電路5 0的輸出，亦即負載5 0%的一致輸出SB 1將被輸入至前置RS - FF6的復位端子 R，同時還經由上述AND閘極5 1及OR閘極5 3來輸入至D — FF54的同步脈衝輸入端子CK。並且，該 D — F F 5 4係與RS - F F 6共同構成寬度作成電路5 的一部分。此 RS — FF6 (RS-FF — B1-Q;圖 18 之 (22))係於定時產生電路302內之JK—FF的Q 爲L時，亦即B 1側爲振盪對照區間時，將藉由與內部觸發脈衝TRIG-B同步而產生的短脈衝SET—B1 ( 圖18之（21))來予以設定，且藉上述一致輸出經濟部智慧財產局員工消費合作社印製 5 B 1 (圖1 8之（2 4 ))予以復位（參照圖1 8之（ 2 2))。因此，藉由在圖18之第8週期t8 ，第9週期t9 中產生於 RS — FF6 (RS — FF-B1-Q;圖 18 之（22))的輸出端子Q之脈衝P7，P8 ，一致輸出 SB1將通過AND閘極51 (AND — B1 ;圖18之 ^紙張尺度適用中國國家標準（CNSM4規格（210x297公釐) 經濟部智慧財產局員工消費合作杜印製，43WT0 A7 ___ B7 ___ 五、發明說明（83) (25)) ’以及通過〇R閘極53而形成輸出用的 D — F F 5 4的同步脈衝輸入。藉此，在輸出用的D — F F 5 4的輸出端子（OUT )將出現脈衝P 7 / ，P 8 。p 7 Μ系藉由在圖1 8的 Κ 2，r 2點所產生的S Ε Τ — Β 1而上升，另Ρ 8 /係藉由q2，s2點所產生的一致輸出SB1 (正確爲 AND — B1 :圖18之（25))而下降。又，與第1負載決定電路3 B的構成完全相同之第2 負載決定電路4 B之前將設置有r s - F F 8及0 R閘極 9 ，且其Q輸出將經由〇 R閘極9 ( 0 R — B 2 )來予以輸入至負載決定電路4 B的延遲線振擾器4 1 ，同時還被輸入至AND鬧極5 2的一方之輸入端子。然後，上述一致電路5 0的輸出，亦即負載決定電路 4B的負載5 0%的一致輸出將被輸入至前置 RS — FF8的復位端子R，同時還經由上述AND閘極 5 2及OR閘極5 3來輸入至D — F F 5 4的同步脈衝輸入端子CK。並且，該RS — FF8係與OR閘極 D - FF 5 4共同構成寬度作成電路5。此 RS — FF8 (RS-FF — B2— Q;圖 18 之 (27))係於定時產生電路302內之JK一FF的Q 爲Η時，亦即B 2側爲振盪對照區間時，將藉由與內部觸發脈衝TRIG-Β同步而產生的短脈衝SET—Β2 ( 圖18之（26))來予以設定，且藉上述一致輸出 SB2 (圖18之（29))予以復位（參照圖18之（ -------I---- --------訂---------邊 (請先閱讀背面之注意事項再填寫本頁) 本紙張又度適用中國國家標準（CNS)A4規格C2]0 X 297公t ) - 86 - A? 4371 7 Ο Β7__ 五、發明說明（84) 2 7))。因此，藉由在圖18之第6週期t 6 ，第7週期t 7 中產生於RS — FF8 (RS — B2 — Q :圖18之（ 2 7))的輸出端子Q之脈衝P5，P6 ，將產生2個一致輸出SB2(正確爲AND-B2;圖18之（30) )0 然後，一致輸出SB 2將通過AND閘極5 2 C AND — B2;圖17之（20))，以及通過OR閘極 5 3而形成輸出用的D — FF54的同步脈衝輸入。藉此，在輸出用的D — F F 5 4的輸出端子（〇 U T )將出現脈衝P5> ，P6> 。其中，P5'係藉由在圖18的 d2 ，f2點所產生的SET — B2而上升，另P6#係藉由e 2 ，g2點所產生的一致輸出SB 2 (正確爲輸出 AND — B2 ;圖18之（30))而下降。 (7 )寬度作成電路5 寬度作成電路5係具有預設定可能之D_ F F 5 4，並且其QN端子與D端子直接連結。又，經由or閘極 55 將 SET-A1，SET — A2，SET-B1， S E T - B 2的訊號予以輸入至預設定輸入端子PR的同時，經由0 R閘極5 3將一致輸出S A 1 ，S A 2， SB1 ，3已2予以輸入至1)一？卩5 4的同步脈衝輸入端子C K。又，從各負載決定電路3Α，4Α，3Β，4Β的一本紙張尺度適用中S國家標準（CNSM4規格（210 x 297公釐） -87 - ------------ ------II 訂----II---嫂 (請先閱讀背面之注音W事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 43717 0 A7 ____J37_____ 五、發明說明（85) 致電路50之一致輸出端子SAl，SA2. ’ SBl S B 2往0 R閘極5 3的線路中設置有供以關閉在測定期間中進行一致輸出ul ，u2，u3 ’ . ·（圖18及圖 1 8)之AND閘極5 1或5 2，藉而取得與來§RS — FF6，8的Q輸出之間的AND。又，RS — FF6或RS— FF8的Q輸出上升之後，外部觸發脈衝訊號EXT - TR I G (圖1 8之觸發脈衝G 3 )馬上來到的情況時，亦即在將R S — F F 6或

I RS — FF8予以復位的一致輸出SA1，SA2 ’ SB 1 ，SB2產生之前，外部觸發脈衝訊號EXT -T R I G到來的情況時，自新的外部觸發脈衝訊號E X T —TR I G產生正確的一致輸出（圖1 8'之e 3點）之前，舊的一致輸出（圖1 8之w點）時間上較先產生，而導致D — F 5 4的Q輸出下降。在此爲了防範此不良情況的產生，而在A系統的A N D閘極5 1 ，5 2的輸入中加諸外部觸發脈衝訊號T R I G — S T 0 P A，且在B系統的 AND閘極5 1 ，52的輸入中加諸外部觸發脈衝訊號 TRIG-STOPB。 (8 )動作 (a )槪要構成上述各組A，B之第1負載決定電路3，第2負載決定電路4係如圖1 7及圖1 8所示之動作循環C 1 ， C 2 ，彼此以同步脈衝輸入訊號EXT - CK的2週期分本紙張尺度適用中國囤家標準（CNS)A4規格（210 X 297公釐） -88- (請先閱讀背面之注意事項再填寫本頁) · ----I--訂-------114¾ 經濟部智慧財產局員工消費合作社印製 43*71 7 0 ; 〜 A7 _ B7 五、發明說明（6) 偏移交亙動作。然後’當其中一組（例如A側之一組）進行處理時’由於外部觸發脈衝訊號E X T — T R I G的到來，而使得來不及處理時1將會自動地移至另一方的B組進行處理。就本實施形態而言，當外部觸發脈衝訊號E X T — T R I G的到來時’會自動地切換A系統與B系統。 A側的第2負載決定電路4 A係如圖1 7及圖1 8所示一般，以同步脈衝輸入訊號EXT — CK的每4週期（ 4T)爲1單位（動作循環C1)，並於其中前半的第1 週期（t 1 )計測同步脈衝輸入訊號EXT — CK的1週期的長度（A 2側的目標記測區間）T 1 。然後，使用此計測的結果來算出1週期的長度的1 / 2的値（負載5 0 %的定時位置）。接著在後半的第3週期（t 3 )及第4 週期（t 4 )中，分別從與內部觸發脈衝訊號T R I G -A同步之訊號SET — A2的產生時刻（圖1 7的d點， f點），令延遲線振盪器4 1振盪，而來計測出與上述算出値一致爲止的長度，亦即計測出負載5 0 %的定時位置爲止的長度T 5，並於一致時，輸出負載5 0%的定時位置之一致輸出SA2 (圖17的e點，g點）。 A側的第2負載決定電路3 A具有動作循環C2，該動作循環C 2係與第1負載決定電路3偏差2週期。亦即，第1負載決定電路3 A係如圖1 〇所示一般，以同步脈衝輸入訊號EXT — CK的每4週期（t 3〜t 6)爲1 單位（動作循環C 2)，並於其中前半的第1週期（t 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------- -------- · I I----,1·" (請先閱讀背面之注意事項再填寫本頁) 4371 70 A7 B7 五、發明說明（） )計測同步脈衝輸入訊號EXT—CK的1週期的長度（ B側的目標記測區間）Τ' 1 ，且使用此計測的結果來算出 1週期的長度的1/2的値（負載5 0%的定時位置）。接著在後半的第4週期（t 4)及第5週期（t 5)中，分別從與內部觸發脈衝訊號T R I G - A同步之訊號 SET — A1的產生時刻（圖17的k點，1"點），令延遲線振盪器4 1振盪。然後，藉由此振動循環數的計測，而來計測出與上述算出値一致爲止的長度，亦即計測出負載5 〇 %的定時位置爲止的長度T 5 ’並於一致時，輸出負載5 0%的定時位置之一致輸出SA1 (圖17的Q點，s點）。 (b ) A側的動作（觸發脈衝G 1後） (1 ) 4 A側第1週期t 1 就圖1 7之一例而言，在同步脈衝輸入訊號EXT - CK的第1週期t 1 ，第1外部觸發脈衝訊號G1將到來〇之前，於圖1 0之a點，定時訊號WC—A2/B2 (圖1 7中之（1 6 ))將經由〇R閘極9來輸入至負載決定電路4 A與4 B的延遲線振盪器4 1 ，然後分別在延遲線振盪器4 1開始進行振盪的同時，將被輸入計數器 4 7的淸除端子C L，此刻計數器4 7將開始計算振盪的循環數。而且，延遲線振盪器4 1的振盪將至少在第2週期t 2的脈衝上升終了爲止繼續進行。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-------訂------I I 經濟部智慧財產局員工消費合作杜印製 4371 70 A7 B7 五、發明說明（8) (請先閱讀背面之注意事項再填寫本頁) 4 A側（A系統的第2負載決定電路4 A側）的延遲線振盪器4 1的振盪將在WC — A 2/B 2下降，亦即在實際計測區間T 3 A終了時（圖1 7中之c )結束。並在此期間，1 / 2 C K — A 2 / B 2的目標計測區間丁 1 A 終了處（圖17中之b)，亦即1/2CK — A2/B2 下降時，閂鎖電路4 8將鎖住計數器4 7的計數値（1週期的長度T=T1)。在此，運算電路4 9將接受閂鎖電路4 8的輸出，並運算1週期的長度Τ之計數値的1/2的値（5 0%之負載的定時位置），然後輸出其運算結果，並予以輸入至一致電路5 0的一方之輸入端子Β 1〜Β η。 (1 i ) 4 Α側第2週期t 2 經濟部智慧財產局員工消費合作社印製一旦進入第2週期t 2的話，則將可藉由SET -A2 (圖17之（7))的到來，而來設定RS — FF8 (圖17之d點）。並且，RS — FF8的Q輸出（圖 17之（17))將被輸入至AND閘極52 ，同時經由 0 R閘極9來加諸於負載決定電路4 A側的延遲線振盪器 41 ，而使其振盪。又，由於RS—FF8的Q輸出可經由0 R閘極9來加諸於4 A側的計數器4 7的淸除C L而來解除淸除處理，因此能夠開始進行振盪循環數的計測。此外，計數器4 7的輸出將被輸入至一致電路5 0的另一方之輸入端子A1〜An，且計數器47的計數値將步進地增加，而當與上述運算電路4 9的輸出値（1週期本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4371 7 0 A7 B7 五、發明說明（89) 的長度T的1/2的値）一致的一瞬間（圖1 7之e點），將自一致電路5ϋ中產生一致輸出SA2。此一致輸出S A 2將被輸入至R S - F F 8的復位輸入端子R，而使觸發器復位。並於此一致輸出SA2產生時，RS-FF8的Q輸出（圖17之（17))將會下降，而以脈衝P 1的形態來形成A N D閘極5 2的輸入。並且，僅於脈衝P 1的寬度內，自供以輸入此脈衝P 1與一致輸出SA2與外部觸發脈衝訊號TRIG— ST◦PA之AND閘極52產生一致輸出SA2(寬度狹窄的脈衝AND - A2)(圖17之（20))，並經由OR閘極5 3而形成D_FF 5 4的脈衝輸入。由於輸出側的觸發器之D_F F 5 4可藉由S ET — A 1 或 SET — A2 或 SET — B 1 或 SET— B2 來予以每次預行設定，因此若將對應於上述一致輸出S A 2的短脈衝AND — A2 (圖17之（20))作爲同步脈衝輸入來加諸於D — F F 5 4的話，則每次的D - F F 5 4 的Q輸出將被予以反相，而以脈衝P 1 '之形態來出現於輸出端子0 U T。 (i i i ) 4 A側第3週期t 3 接著，一旦進入第3週期t 3的話’則將可藉由再次到來的SET — A2 (圖17之（7))，而來設定RS —FF8(圖17之f點）。並且’RS — FF8的Q輸出（圖17之（17))將被輸入至AND閘極52 ’同本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -92 - (請先閲讀背面之注意事項再填寫本頁) 裝 ----—訂--I---ί_Μ 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 1 4371 7 Ο Α7 ___Β7___ 五、發明說明（9Q ) 時經由◦ R閘極9來加諸於4 A側的延遲線振盪器4 1 ，而使其振盪。並且，解除計數器4 7的淸除處理，而得以開始進行振盪循環數的計測。此外，當計數器4 7的計數値與上述運算電路4 9的輸出値（1週期的長度T的 1/2的値）一致時（圖1 7之g點），將再度自一致電路5 0中產生一致輸出SA2。並且，在此一致輸出SA2產生時，RS — FF8的 Q輸出（圖17之（17))將會下降，而以脈衝P2的形態來形成A N D閘極5 2的輸入。因此，僅於脈衝P 1 的寬度內，自供以輸入此脈衝P 1與一致輸出SA 2與外部觸發脈衝訊號T R I G — S 丁 Ο P A之A N D閘極5 2 產生一致輸出SA2 (寬度狹窄的脈衝AND — A2 ;圖 9之（2 0 ))，並經由0 R閘極5 3而形成 D—FF54的脈衝輸入。由於D — F F 5 4可藉由S ET — A 2來予以每次預行設定，因此若將對應於上述一致輸出S A 2的短脈衝 AND—A2 (圖9之（20))作爲同步脈衝輸入來加諸於D - F F 5 4的話，則每次的D - F F 5 4的Q輸出將被予以反相，而以脈衝P 2 /之形態來出現於輸出端子 OUT。上述之輸出脈衝P 1 / ，P 2 / ，係與外部觸發脈衝訊號EXT — TR I G同步上升，且爲持有外部同步脈衝輸入訊號EXT-CK與同一週期之數位同步脈衝訊號，其結果爲形成使同步脈衝輸入訊號E X T — C K與外部觸 i紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - (請先閱讀背面之注意事項再填寫本頁) 裝 ------—訂 - -------0 經濟部智慧財產局員工消費合作社印製 r 4371 7 Ο A7 ______B7 五、發明說明（91 ) 發脈衝訊號EXT — TRI G完全同步者。並且，其波形爲形成.負載5 0 %者。 (1 v ) 3 A側第3週期t 3 同樣地在3 A側（A系統之第1負載決定電路3 A側 )也進行較上述4 A側的動作慢2週期之相同的動作。亦即，一旦進入第3週期t 3的話，則供以指示實際計測區間（T3)的訊號WC — A1/B1 (圖 17 之（9)) 將上升（圖1 7之h點），並經由OR閘極7來加諸於負載決定電路3 A的延遲線振盪器4 1 ，然後在開始進行振盪的同時，輸入至計數器4 7的淸除端子C L，此刻計數器4 7將開始計算振盪的循環數。 (v ) 3 A側第4週期t 4 3 A側的延遲線振盪器4 1的振盪將至少持續到第4 週期t 4的同步脈衝上升終了爲止》 3 A側的延遲線振盪器4 1的振盪將藉由在第5週期 t 5的同步脈衝上升之前產生的WC - A 1/B 1的下降，亦即在經過若干的同步脈衝輸入訊號EXT- CK之實際計測區間T 3終了時（圖1 7中之j點）結束。並且於此期間，在持有相當於同步脈衝輸入訊號 EXT-CK的1週期T的長度之1/2 CK — A 1/ B 1的目標計測區間T 1終了處（圖1 7中之i點），亦即在被輸入至閂鎖電路4 8的同步脈衝輸入端子C K之 (請先閱讀背面之注意事項再填寫本頁> -----11 —-^-叮·-----— 1 •抽本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) · 94 - 經濟部智慧財產局員工消費合作社印製 Γ 43*7 彳 7 Ο Α7 ____Β7_____ 五、發明說明（92 ) 1/2 CK_A l/B 1下降時’閂鎖電路4 8將鎖住計數器4 7的計數値（1週期的長度T二T 1 )。在此，A 1側的運算電路4 9將接受閂鎖電路4 8的輸出，並運算1週期的長度T之計數値的1 / 2的値（亦即，50%之負載的定時位置），然後輸出其運算結果，並予以輸入至一致電路5 0的一方之輸入端子B 1〜Β η 〇一旦進入第4週期t 4的話，則將可藉由SET_ A 1 (圖17之（6))的到來，而來設定RS — FF6 (圖17之k點）。並且’RS — FF6的Q輸出（圖 17之（10))將被輸入至AND閘極51 ，同時經由 0 R閘極7來加諸於3 A側的延遲線振盪器4 1 ，而使其振盪。並且，加諸於3 A側的計數器4 7的淸除C L而來解除淸除處理，而開始計算振盪的循環數。此外，3 A側的計數器4 7的輸出將被輸入至一致電路5 0的另一方之輸入端子A 1〜An，且計數器47的計數値將步進地增加，而當與上述運算電路4 9的輸出値 (1週期的長度T的1 / 2的値）一致的一瞬間（圖1 7 之q點），將自一致電路50中產生一致輸出SA1。此一致輸出SA 1將被輸入至RS - F F 6的復位輸入端子R，而使觸發器復位。因此，此一致輸出SA1產生時，RS — FF6的Q輸出（圖17之（10))將會下降，並以脈衝P 3的形態來形成A N D閘極5 1的輸入本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ 95 - ----------- 裝-----訂---------^ (請先閱讀背面之注意事項再填寫本頁) 1 4371 70 A7 _B7_ 五、發明說明（93) 因此，自供以輸入此脈衝P 3與一致輸出S A 1與 TR I G— STOPA之AND閘極5 1產生一致輸出 SA1 (輸出 AND — A1 ;圖 17 之（14))，並經由OR閘極5 3而形成D_F F 5 4的脈衝輸入。正確地，輸出AND - A 1爲產生於一致輸出SA 1的前緣之短脈衝。由於D — F F 5 4可藉由S E T — A 1來予以每次預行設定，因此若將對應於上述一致輸出S A 1的短脈衝 AND-A1 (圖17之（14))作爲同步脈衝輸入來加諸於D - F F 5 4的話，則此刻的D - F F 5 4的Q輸出將會下降，而以脈衝P 3 >之形態來出現於輸出端子 OUT。又，在第3週期t 3產生的一致輸出SA1 (圖17 之ul)，由於RS — FF6的Q輸出是產生於L下降的期間，因此不會在AND閘極5 1出現輸出，且 D - F F 5 4不會切換。因此，當3 A側處於測定區間時而產生的一致輸出u 1的影響，將會在AND閘極5 1被 II I -------- ^--------^ I I I---- <請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 T U ο 出輸於現出會不且去除

期週. 5 第第入進側旦 A 一 3 ’ )著 1 接 V 5 次再由藉可將則話的 5 t Mnt 期週 5 5 輸同 R Q ，定的 1 設 6 5 來 F 極而 F 聞， I D )s N )R A 6 ，至 C 且入之並輸 7 〇被 1 } 將圖點 } ( r ) ^| 之 ο A 7 1 I 1 ( T 圖之 E ( 7 S 6 1 的 F 圖來 F C 到 I 出本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) _ 96 - 經濟部智慧財產局員工消費合作社印製 'ι· 4371 7 Ο a? _____Β7___ 〇4 五、發明說明（）時經由0 R閘極7來加諸於A 1側的延遲線振還器4 1 ’ 而使其振盪。並且’解除計數器4 7的淸除處理’而得以開始進行振盪循環數的計測。此外，當計數器4 7的計數値與上述運算電路4 9的輸出値（1週期的長度T的1/2的値）一致時（圖1 7 之s點），將再度自一致電路5 0中產生一致輸出SA 1 〇又，由於是藉此一致輸出SA 1來使RS — F F 6復位，因此RS — FF6的Q輸出（圖17之（10))將會下降，且以脈衝P 4的形態來形成A N D閘極5 1的輸入》因此，僅於脈衝P 4的寬度內，自供以輸入此脈衝 P4 與一致輸出 SA1 與 TR I G — STOPA 之 AND 閘極5 1產生一致输出SA1 (供以作爲AND - A1 ( 圖17之（14))，並經由OR閘極53而形成 D—FF54的脈衝輸入。又，由於D-FF 54可藉由SET — A 1來予以每次預行設定，因此若將對應於上述一致輸出S A 1的短脈衝AND — A1 (圖17之（14))作爲同步脈衝輸入來加諸於D - F F 5 4的話，則此刻的D — F F 5 4的Q 輸出將被予以反相，而以脈衝P 4 _之形態來出現於輸出端子 ο U T。進而能夠自D — F F 5 4的Q輸出中取得與同步脈衝輸入訊號EXT — CK同步，且持有與同步脈衝輸入訊號 EXT—CK同一週期T之數位同步脈衝訊號P1〆，本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐）-97- ------I---- *----I 訂·--— II---0 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 Γ 4371 7 Ο Α7 ____Β7____ 五、發明說明（95) Ρ2〃，Ρ3> ，_ · ·。該同步化與負載修正之作用效果係：由於同步脈衝輸入訊號β X Ί' - C Κ的負載即使是在5 0 %的前後，或以上的情況時，也能夠取得，因此對於外部同步電路之數位波形的整形非常有效，且可以將半導體主動元件的動作可能領域延伸至非常高的頻率爲止。 (c ) Β側的動作（觸發脈衝G 2後） (ι)4Β側第6週期t6〜第7週期t7 就圖1 7之一例而言，在同步脈衝輸入訊號E XT -CK的第6週期t 6，第6外部觸發脈衝訊號G2將到來。並且，從S E T - A 2開始的5 0 %負載位置的計測中外部觸發脈衝訊號G 2將到來。一旦外部觸發脈衝訊號G 2來到的話，則定時產生電路3 0 1內部的D - F F將反相，藉此外部觸發脈衝區劃訊號TR I G — S TOPA將切換成L狀態，而TR I G —S T〇P B將切換成Η狀態（B側選擇狀態）。因此，屬於Α系統的D — FF3 3 1之AND閘極3 3 3， 334 (SET — A1 ，SET — A2)將被關閉，取而代之，屬於B系統的D — FF 3 3 2之AND閘極3 3 5 ’ 336 (SET— Bl ，SET — B2)將形成能動狀 m 〇此刻，根據動作電路切換訊號BLOCK - SEL爲 Η或L狀態，而來產生SET — Β 1或SET — B2。就本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -98- (請先閱讀背面之注意事項再填寫本頁) ---I I I — I 訂 --------战經濟部智慧財產局員工消費合作社印製丨 43Ή70 A7 ____B7__ 五、發明說明（96) 本實施例而言，如圖1 5之（2 〇 ) ( 2 1 )所示一般’ 首先是產生SET — B2 (圖15之d2，ί2)。接受此SET—B2 (圖18之（26))後，4Β 側（Β系統的第2負載決定電路4Β)的RS - FF8將被設定（圖18之d2點）。並且，RS — FF8的Q輸出（圖18之（27))將被輸入至AND閘極52 ’同時經由0 R閘極9來加諸於負載決定電路4 B側的延遲線振盪器41 ，而使其振盪。又，由於R S - F F 8的Q輸出可經由0 R閘極9來加諸於4 B側的計數器4 7的淸除C L而來解除淸除處理，因此能夠開始進行振盪循環數的計測。又，由於1週期 T的測定是經常進行’因此相當於運算電路4 9之5 0% 負載的運算結果，亦已輸入至一致電路5 0。計數器4 7的計數値將步進地增加，而當與上述運算電路4 9的輸出値（1週期的長度T的1/2的値）一致的一瞬間（圖1 8之e 2點），將自一致電路5 0中產生一致輸出S B 2。藉此一致輸出SB2，RS — FF8將被復位，且其 Q輸出（圖1 8之（2 7 ))將會下降，並以脈衝P 5的形態來形成A N D閘極5 1的輸入。並且，自供以輸入此脈衝P 5與一致輸出S B 2與外部觸發脈衝區劃訊號 TR I G— STOPB之AND閘極5 2產生一致輸出 SB2 (寬度狹窄的脈衝AND — B2 ;圖18之（30 ))，並經由◦ R閘極5 3而形成D — F F 5 4的脈衝輸本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) _ 99 - ----------- -------—訂-----I I I I ^ (請先閱讀背面之注意事項再填寫本頁) 7〇 A7 B7 Q7 五、發明說明（）入。 <請先閱讀背面之注意事項再填寫本頁) 由於D — F F 5 4可藉由S ET — B 2來予以每次預行設定，因此若將對應於上述一致輸出S B 2的短脈衝 AND — B2 (圖1 8之（3 0))作爲同步脈衝輸入來加諸於D — F F 5 4的話，則每次的D — FF 5 4的Q輸出將被予以反相（下降動作），而以脈衝P 5 ’之形態來出現於輸出端子OUT。又，就第8圖所示之例而言，於第 6週期t 6中，由於D — FF 5 4已在d 1的位置被預設定，因此P 5 _將形成比G 2的位置稍前上升之較寬的脈衝 (ii)4B側第7週期t7〜第8週期t8 經濟部智慧財產局員工消費合作社印製若SET-B2 (圖18之（26))的再度到來的話（圖17之f點），則RS — FF8將被設定。並且， RS — FF8的Q輸出（圖18之（27))將被輸入至 AND閘極5 2，同時經由OR閘極9來加諸於負載決定電路4 B側的延遲線振盪器4 1 ，而使其振盪。又，由於 R S _ F F 8的Q輸出可經由0 R閘極9來加諸於4 B側的計數器4 7的淸除C L而來解除淸除處理，因此能夠開始進行振盪循環數的計測。此外，當計數器4 7的計數値與上述運算電路4 9的輸出値（1週期的長度T的1 / 2的値）一致的話（圖 1 8之g 2點），則將再度自一致電路5 0中產生一致輸出SB2。此一致輸出SB2將被輸入至RS - FF8的 -100- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4371 7 〇 A7 B7 五、發明說明（98) {請先閱讀背面之注意事項再填寫本頁) 復位輸入端子R，而使觸發器復位。並於此一致輸出 SA2產生時’ RS — FF8的Q輸出（圖1 8之（27 ))將會下降，而以脈衝P 6的形態來形成A N D閘極 5 2的輸入。因此，自供以輸入此脈衝p 1與一致輸出 SA2與外部觸發脈衝區劃訊號TR I G — STOPB之 AND閘極52產生一致輸出SB2(AND—B2:圖 18之（30))’並經由OR閘極53而形成 D - F F 5 4的脈衝輸入。由於D_F F 5 4可藉由S ET — B 2來予以每次預行設定，因此若將對應於上述一致輸出S B 2的短脈衝 AND-B2 (圖18之（26))作爲同步脈衝輸入來加諸於D _ F F 5 4的話，則每次的D - F F 5 4的Q輸出將被予以反相，而以脈衝P 6 >之形態來出現於輸出端子〇U T。經濟部智慧財產局員工消費合作社印製亦即，上述之輸出脈衝P5 > ，P6 >之中，輸出脈衝P5<係與第6週期t6之前次的SET — A2 (圖 1 7之d 1點）同步上升，且在外部同步脈衝輸入訊號 EXT — TRIG到來後，形成在一致輸出SB2 (圖 1 7之e 2點）下降之訊號。此下降的位置係與外部同步脈衝輸入訊號E X T - T R I G到來後同時上升之同步脈衝輸入訊號E X T - C K的負載5 0 %訊號的位置一致。並且，上述之輸出脈衝P 6 _係與外部同步脈衝輸入訊號E X T - T R I G同步上升，且爲持有與外部同步脈衝輸入訊號EXT - CK同一週期之數位同步脈衝訊號，其 -101 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 ，4371 70 B7 五、發明說明（99) (請先閱讀背面之注意事項再填寫本頁> 結果爲形成使同步脈衝輸入訊號E X T ~ c K與外部觸發脈衝訊號E XT — TR I G完全同步者。並且，其波形爲形成負載5 0%者。 (i i i) 3B側第8週期t8〜第9週期t9 同樣地在3 B側（B系統之第1負載決定電路3 b側 )也進行較上述4 B側的動作慢2週期之相同的動作。亦即，藉由振盪’計測，運算及一致的動作來進行1週期的測定，並於第8週期t 8中，若產生SET — B1 (圖 1 8之（2 1 ))的話，則R S - F F 6將被設定（圖 1 8之k 2點）。並且，RS — FF6的Q輸出（圖18之（22)) 將被輸入至AND閘極5 1 ’问時經由Or間極1y來加諸於3 B側（負載決定電路3 B側）的延遲線振盪器4 1 ，而使其振盪。並且，加諸於3 B側的計數器4 7的淸除 C L而來解除淸除處理，而開始計算振盪的循環數^ 經濟部智慧財產局員工消費合作社印製而且，計數器4 7的計數値將步進地增加，而當與上述運算電路4 9的輸出値（1週期的長度丁的丨/2的値 )—致的一瞬間（圖1 8之q 2點），將自~致電路5 0 中產生一致輸出SB 1。此一致輸出S B 1將被輸入至R S - F F 6的復位輸入端子R，而使觸發器復位。因此’此一致輸出S B 1產生時，RS — FF6的Q輸出（圖18之（22))將會下降，並以脈衝P 7的形態來形成A N D閘極5 1的輸入本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-102 - Α7 4371 7 Ο ___Β7___ 五、發明說明（1QQ) 〇因此，自供以輸入此脈衝P 3與一致輸出s B 1與 TR I G — STOPB之AND閘極5 1產生一致輸出 SB1 (輸出 AND-ΒΙ :圖 18 之（25))，並經由OR閘極5 3而形成D - F F 5 4的脈衝輸入。但正確的輸出AND — B 1應爲產生於一致輸出 SB1的前緣之短脈衝。由於D — F F 5 4可藉由S ET — B 1來予以每次預行設定，因此若將對應於上述一致輸出S B 1的短脈衝 AND — B1 (圖18之（25))作爲同步脈衝輸入來加諸於D_F F 5 4的話，則此刻的D - FF 5 4的Q輸出將會下降，而以脈衝P 7 '之形態來出現於輸出端子 OUT。又，在第3週期t 3 ，及第7週期t 7等所產生的一致輸出SB1 (圖18之u3)，由於RS — FF6 的Q輸出是產生於L下降的期間，因此不會在AND閘極 5 1出現輸出，且D — FF 5 4不會切換。因此，當3 B側處於測定區間時而產生的一致輸出 u 3的影響，將會在AND閘極5 1被除去，且不會出現於輸出◦ U T。 (iv)3B側第9週期t9〜第10週期tl〇接著，於第9週期t9中，由於SET — B1 (圖 1 8之（2 1 ))的再次來到（圖1 8之r 2點），因此 RS — FF6將被予以設定。並且，RS — FF6的Q輸本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注奇¥項再填寫本頁> 裝----！ I I 訂_ ------1慕^ 經濟部智慧財產局員工消費合作社印製 -103- 斤 4371 7 0 A7 B7 五、發明說明（）出（圖18之（22))將形成AND閘極51的輸入，同時經由0 R閘極7來加諸於3 B側的延遲線振盪器4 1 ’而使其振盪。並且，解除計數器4 7的淸除處理，而得以開始進行振盪循環數的計測。此外，當計數器4 7的計數値與上述運算電路4 9的輸出値（1週期的長度T的1/2的値）一致時（圖1 8 之s2點），將再度自一致電路50中產生一致輸出 SB1。又，由於是藉此一致輸出SB1來使 RS — FF6復位，因此RS-FF6的Q輸出（圖1 8 之（2 2 ))將會下降，且以脈衝P 8的形態來形成 AND閘極51的輸入。因此，將可自供以輸入此脈衝P 8與一致輸出S B 1 與TR I G—STOPB之AND閘極5 1產生一致輸出 SB1 (作爲 AND — B1 ;圖 18 之（25))，並經由OR閘極5 3而形成D_F F 5 4的脈衝輸入。又，由於D — FF5 4可藉由SET — B 1來予以每次預行設定，因此若將對應於上述一致輸出S B 1的短脈衝AND-ΒΙ (圖18之（25))作爲同步脈衝輸入來加諸於D — F F 5 4的話，則此刻的D — F F 5 4的Q 輸出將被予以反相，而以脈衝P 8 ’之形態來出現於輸出端子 ο U T。進而能夠自D — F F 5 4的Q輸出中取得與同步脈衝輸入訊號EXT — CK同步，且持有與外部同步脈衝輸入訊號EXT - CK同一週期T之數位同步脈衝訊號P 5 > 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) _辦- (請先閱讀背面之注意事項再填寫本頁)

裝- -----—訂-----JIIA 經濟部智慧財產局員工消費合作社印製 A7 B7 4371 70 五、發明說明（），P 6 ' ’ P 7 — ’ P 8 '...。並且，其波形必爲被修正成負載5 0 %者。此同步化與負載修正之作用效果係：由於同步脈衝輸入訊號E X T — C K的負載即使是在5 0 %的前後，或以上的情況時，也能夠取得，因此對於外部同步電路之數位波形的整形非常有效，且可以將半導體主動元件的動作可能領域延伸至非常高的頻率爲止。 (d ) A側的動作（觸發脈衝G 3後） (i)4A側第10週期ttl〇〜第11週期til 就圖1 7之一例而言，在同步脈衝輸入訊號EXT -CK的第1 0週期t 1 〇，第3外部觸發脈衝訊號G2將到來。並且，從S ET — B 2開始的5 0%負載位置的計測中外部觸發脈衝訊號G 2將到來。

一旦外部觸發脈衝訊號G 2來到的話，則定時產生電路3 0 1內部的D - F F將反相，藉此外部觸發脈衝區劃訊號TRI G— ST0PA將切換成Η狀態，而TRI G (請先閱讀背面之注意事項再填寫本頁) 裝·！ -----訂---------^ 經濟部智慧財產局員工消費合作杜印製

的統系 Β 於屬此因 ο 態狀 L 成換切將 Β Ρο Τ S 1 統 Τ 系 E A 5 於 < 屬 6 ， 3 之 3 代 ’ 而 5 取 3 ， 3 閉極關閘被 D 將 \ly A 2 之 Β 2 _ 3 τ 3 Ε F S F ， 1 1 D Β τ Ε S /IV 4 3 3 3 3 3 極閘 D Ν A 之一—I 3 3 F F i D 的

A

態狀動匕匕成形將 2 A I T E S κ c 〇 s L 或 B -—_ 號 A 訊 I 換 T 切 E 路 s 電生作產動來據而根’ , 態刻狀此 L 或 Η τ Ε

爲就 L 。 Ε 2 s A -105 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）」4371 7 0 A7 ------... B7 五、發明說明（1Q3) 本實施例而Η，如圖15之（15) (17)所示一般，首先是產生SET-A2 (圖15之d3，ί3)。 (請先閱讀背面之注意事項再填寫本頁) 接受此SET — A2 (圖17之（7))後，RS — FF8將被設定（圖17之d3點）。並且，RS — FF8的Q輸出（圖1 7之（1 7))將被輸入至AND 聞極5 2 ’同時經由〇 R閘極9來加諸於負載決定電路 4 A側的延遲線振盪器4 1 ，而使其振盪。又，由於R s _ F F 8的Q輸出可經由〇 r閘極9來加諸於4 A側的計數器4 7的淸除C L而來解除淸除處理，因此能夠開始進行振盪循環數的計測。又’由於1週期T的測定是經常進行，因此相當於運算電路4 9之5 0%負載的運算結果，亦已輸入至一致電路5 0。計數器4 7的計數値將步進地增加，而當與上述運算電路4 9的輸出値（1週期的長度τ的1/2的値）一致的一瞬間（圖1 7之e 3點），將自一致電路5 0中產生 •一致輸出S A 2。經濟部智慧財產局員工消費合作社印製藉此一致輸出SA2 ，RS — FF8將被復位，且其 Q輸出（圖17之（17))將會下降1並以脈衝P9的形態來形成A N D閘極5 2的輸入。並且，自供以輸入此脈衝P 9與一致輸出S A 2與外部觸發脈衝區劃訊號 TR I G — STOPA之AND閘極5 2產生一致輸出 SA2 (寬度狹窄的脈衝AND — A2 ;圖1 7之（2〇 ))，並經由〇R閘極5 3而形成D — FF 5 4的脈衝輸本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -106 - 4371 7 Ο Α7 ___Β7 五、發明說明（1ίΗ) 入。 <請先閱讀背面之注意事項再填寫本頁) 由於D - F F 5 4可藉由S Ε Τ _ A 2來予以每次預行設定，因此若將對應於上述一致輸出S A 2的短脈衝 AND — A2 (圖17之（20))作爲同步脈衝輸入來加諸於D-FF 5 4的話，則每次的D — FF 5 4的Q輸出將被予以反相（下降動作），而以脈衝P 9 >之形態來出現於輸出端子◦ U T。另一方面，在上述觸發脈衝訊號G 2到來時，B 2側的RS - FF8的Q輸出將藉由第1 〇週期t 1 0之前次的SET — B2 (圖18之d2)而保持於上升狀態，因此至B 2側的R S - F F 8被復位爲止尙於5 0%負載位置進行計測。因此，若不作任何處理的話，則自S Ε T — B 2 (圖 1 8之d 2 )計算後的5 0%負載位置上將出現一致輸出 SB2 (圖18之w點），因而導致輸出下降。亦即，無法與新的觸發脈衝訊號G 3同步，而於與先前的觸發脈衝訊號G 2同步之位置上令輸出OUT下降。經濟部智慧財產局員工消費合作社印製在此’於AND閘極5 2加諸TR I G — ST0PA ，並且在A側進行動作時，使在b側產生之一致輸出 S B 2不會影響到輸出側之方式來關閉該a N D閘極5 2 〇同理’在A側的A N D閘極5 1將被加諸有一外部觸發脈衝區劃訊號T R I G — S Τ 0 P A，並且在B側的 A N D閘極5 1 ，5 2將被加諸有..一外部觸發脈衝區劃訊本紙張尺度適用中國國家標準（CNS)A4規格（21G: 297公楚)-1〇7 - 4371 7 0 A7 B7 五、發明說明（1Q5) <請先閲讀背面之注音3事項再填寫本頁) 號TR I G - STOPB。此外，雖然在觸發脈衝訊號 G 2到來之第6週期t 6的終了時也會產生一致輸出 S A 2 (圖1 7之w點），但因可藉由A側的A N D閘極 5 2來予以去除，因此不會影響到輸出。 (ii)4A側第11週期til〜第12週期tl2 若SET—A2 (圖17之（7))的再度到來的話 (圖17之f 3點）’則RS — FF8將被設定。並且， RS—FF8的Q輸出（圖17之（17))將被輸入至 AND閘極52 ’同時經由OR閘極9來加諸於負載決定電路4 A側的延遲線振盪器4 1 ，而使其振盪。又，由於 R S - F F 8的Q輸出可經由OR閘極9來加諸於4A側的計數器4 7的淸除C L而來解除淸除處理，因此能夠開始進行振盪循環數的計測。此外’當計數器4 7的計數値與上述運算電路4 9的輸出値（1週期的長度T的1/2的値）一致的話（圖 17之旦3點），則將再度自一致電路50中產生一致輸出 S A 2。經濟部智慧財產局員工消費合作社印製此一致輸出SA2產生時，RS — FF8的Q輸出（圖1 7之（1 7 ))將會下降，而以脈衝P 1 〇的形態來形成A N D閘極5 2的輸入。因此，自供以輸入此脈衝 P 1 0與一致輸出S A 2與外部觸發脈衝區劃訊號 TRIG—ST◦PA之AND閘極52產生一致輸出 SA2 (AND — A2 ;圖 17 之（20))，並經由本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _⑽- 4371 7 0 A7 B7 五、發明說明（106) OR閘極5 3而形成D — F F 5 4的脈衝輸入。由於D — F F 5 4可藉由S ET — A 2來予以每次預行設定’因此若將對應於上述一致輸出S A 2的短脈衝 AND — A2 (圖17之（20))作爲同步脈衝輸入來加諸於D - FF 5 4的話，則每次的D_F F 5 4的Q輸出將被予以反相，而以脈衝p 1 0 _之形態來出現於輸出端子〇U T。亦即’上述之輸出脈衝Ρ9< ，P10>之中，輸出脈衝P9 >係與第1 〇週期t 1 〇之前次的SET — B2 (圖1 7之d 2點）同步上升，且在外部同步脈衝輸入訊號EXT - TRIG (觸發脈衝G3)到來後，形成在一致輸出SB 2 (圖17之e 3點）下降之訊號。此下降的位置係與外部同步脈衝輸入訊號E X T — TRIG到來後同時上升之同步脈衝輸入訊號EXT-C K的負載5 〇%訊號的位置一致。並且，上述之輸出脈衝P 1 〇 ’係與外部同步脈衝輸入訊號EXT - TR I G同步上升，且爲持有與外部同步脈衝輸入訊號EXT-CK同一週期之數位同步脈衝訊號，其結果爲形成使同步脈衝輸入訊號E XT — C K與外部觸發脈衝訊號EXT - TR I G完全同步者。並且，其波形爲形成負載5 0 %者。 (iii)3A側第12週期tl2〜第13週期本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）_ 1〇9 · (諳先閱讀背面之ji意事項軎填寫本頁) ^-------t------!_§. 經濟部智慧財產局員工消費合作杜印製 Α7 4371 7 Ο _____Β7 五、發明說明（1〇7) (請先閱讀背面之注t事項再填寫本頁) 同樣地在3 Α側C Α系統之第1負載決定電路3 Α側 )也進行較上述4 A側的動作慢2週期之相同的動作。亦即，藉由振盪，計測，運算及一致的動作來進行1週期的測定’並於第12週期t 12中，若產生SET — A1 ( 圖17之（6))的話’則RS — FF6將被設定（圖 1 7之k 3點）。並且’ RS — FF6的輸出Q (圖1 7之（10)) 將被輸入至AND閘極5 1 ，同時經由OR閘極7來加諸於3 A側（負載決定電路3 A側）的延遲線振盪器4 1 ，而使其振盪。並且，加諸於3 A側的計數器4 7的淸除 C L而來解除淸除處理，而開始計算振盪的循環數。而且，計數器4 7的計數値將步進地增加，而當與上述運算電路4 9的輸出値（1週期的長度T的1/2的値 )一致的一瞬間（圖17之q3點），將自一致電路50 中產生一致輸出SA1。經濟部智慧財產局員工消費合作社印製此一致輸出SA1將被輸入至RS — FF 6的復位輸入端子R，而使觸發器復位。因此，此一致輸出S A 1產生時，RS — FF6的輸出Q (圖17之（10))將會下降，並以脈衝P 1 1的形態來形成A N D閘極5 1的輸入。因此，自供以輸入此脈衝p 1 1與一致輸出s A 1與 TR I G — ST0PA之AND閘極5 1產生一致輸出 SA1 (輸出 AND-A1 ;圖 17 之（14))，並經由〇R閘極5 3而形成D — F F 5 4的脈衝輸入。但正確 -11U - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 1 4371 70 A7 __B7__ 五、發明說明（1C>8) 的輸出AND — A 1應爲產生於一致輸出SA 1的前緣之短脈衝。由於D — FF54可藉由SET — A 1來予以每次預行設定，因此若將對應於上述一致輸出S A 1的短脈衝 AND — A 1 (圖17之（14))作爲同步脈衝輸入來加諸於D _ F F 5 4的話，則此刻的D — F F 5 4的Q輸出將會下降，而以脈衝P 1 1 ’之形態來出現於輸出端子 OUT。

又，在第9週期t 9 ，及第1 1週期t 1 1等所產生的一致輸出SA1及SA2 (圖17之ul ，u2)，由於RS — FF6 ，8的Q輸出是產生於L下降的期間，因此不會在AND閘極5 1 ，52出現輸出，且 D - FF 5 4不會切換。因此，當A 1或A2側處於測定區間時而產生的一致輸出u 1 ，u 2的影響，將會在 AND閘極51， 52被除去，且不會出現於輸出OUT (iv)3A側第13週期tl3〜第14週期tl4 接著，於第13週期t 13中，由於SET — A1 ( 圖17之（6))的再次來到（圖17之r3點），因此 R S — F F 6將被予以設定。並且’當計數器4 7的計數値與上述運算電路4 9的輸出値（1週期的長度T的1/ 2的値）一致時（圖1 7之s 3點）’將再度自一致電路 5 0中產生一致輸出S A 1。本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） -111 - ---------I I 裝-----！訂·!--j*^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 v 4371 7 Ο A7 __B7__ 五、發明說明（1<39) 因此，能夠自D — F F 5 4的Q輸出中取得與同步脈衝輸入訊號Ε X Τ - C Κ同步’且持有與外部同步脈衝輸入訊號E XT — C Κ同一週期Τ之數位同步脈衝訊號 P9 一，Ρ10—，Ρ11'，Ρ12 一 ..·。並且，其波形必爲被修正成負載5 0 %者。此同步化與負載修正之作用效果係：由於同步脈衝輸入訊號E XT — CK的負載即使是在5 0%的前後’或以上的情況時，也能夠取得，因此對於外部同步電路之數位波形的整形非常有效，且可以將半導體主動元件的動作可能領域延伸至非常高的頻率爲止。但就圖1 7之一例而言，由於產生一致輸出SA 1的同時，第4外部觸發脈衝訊號G 4被輸入之故’因此 P 1 2 將形成接續前者之長度較長者。以下同樣地在第1 4週期t 1 4以後’當外部同步脈衝輸入訊號EXT - TR I G被輸入時，從與該訊號同步的位置令輸出脈衝上升，並於來到同步脈衝輸入訊號 E X T - C K的1週期之剛好一半的位置時進行令輸出脈衝下降的動作，其結果將使同步脈衝輸入訊號E X T -CK與外部同步脈衝輸入訊號EXT — TR I G同步。 (9 )其他實施形態在上述之實施形態中，雖然於寬度作成電路5中使用預設定可能之D — F F 5 4，但如圖2 0所示一般，可設置一輸出用的OR閘極56來代替D — FF54 ，並藉由本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -112 - ^1 ^1 ^1 ^1 ϋ ϋ H 1 B— ^eJ» 1· ϋ I n I (請先閱讀背面之注意事項再填寫本頁) 4371 7 〇 A7 B7 五、發明說明（11°) 此0 R閘極5 6來取出被設置於上述各負載決定電路3 A ，4A，3B，4B 之前的 RS — FF'6 , 8 的 Q 輸出， (請先閱讀背面之注意事項再填寫本頁> 進而能夠取得所期望的輸出（圖1 8之（3 3 ))。在此省略說明有關此實施形態的動作，而此實施形態爲單純地合成前置觸發器6 ，8的Q輸出，亦即單純地合成圖 17 及圖 18 之 RS — FF6 — Al — Q (P3， P4，P11，P12) ’RS-FF6-A2 — Q( P1，P2，P9，P10) ，RS-FF6-B1 — Q (P 7，P8) ’RS-FF6-B2 — Q ( P 5，P6 )者。其特徵爲原封不動地直接取出這些前置觸發器6， 8的Q輸出。如此構成之優點係電路構成要比圖1 〇之情況來得簡單。又，在上述之實施形態中，雖然是使用以同步脈衝輸入訊號EXT-CK的1週期爲單位之波形的CKFA， CKFB ，但也可使用以2週期爲單位之波形的CKFA ，C K F B。以上所述之要約，係如下述。經濟部智慧財產局員工消費合作社印製 (A)無論輸入訊號是否爲負載5 0%者，爲了達成能夠提供一種可整形成負載5 0 %而輸出之波形整形電路之目的，而設置一負載決定電路，該負載決定電路爲：接受在此定時產生電路2所作成之定時訊號後，決定且指示所需輸出之同步脈衝訊號的負載5 0%之定時位置，並且，該負載決定電路係由：在第1週期（以每一同步脈衝輸入訊號（CK)之1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · 113 - ^ 4371 7 Ο Α7 __Β7___ 111 五、發明說明（）週期（τ )的整數倍間隔所傳送來的週期）中計 '測i M _ 的長度之周期測定電路1 ο ;及 {請先閱讀背面之注意事項再填寫本頁) 根據其値算出1週期的一半長度之運算電路19 在同步脈衝輸入訊號的各週期中實行其長度的計 '測之實測電路2 0 ;及當該計測値與上述算出的値一致時，在上述負載5 0 %的定時位置執行一致輸出之一致電路2 8而構成者；而且，根據與同步脈衝輸入訊號EXT-CK的前緣 IrJ歩之訊號及在上述負載決疋電路3中所被決定指示之時間位置，而來作成持有相當於上述負載5 0 %的脈衝寬度之同步脈衝訊號，並予以輸出該同步脈衝訊號（參照圖1 )° 經濟部智慧財產局員工消費合作社印製 (B )爲了達成能夠提供一種可使同步脈衝輸入訊號與外部觸發脈衝訊號同步之構成簡單，且數位輸入訊號被整形成負載5 0 %的波形而輸出之實用的外部同步方法之目的，而於下次的外部觸發脈衝訊號EXT - TR I G來到爲止的期間，於同步脈衝輸入訊號的週期T中作成多數與外部觸發脈衝訊號EXT-TRIG同步之內部觸發脈衝訊號I N T - T R I G，並以前後時間差的方式分別地供應給第1負載決定電路3及第2負載決定電路4 ’且交替地從內部觸發脈衝訊號的位置來計測對應於同步脈衝輸入訊號的週期之負載5 0%的定時位置，而得以令輸出脈衝能夠在內部觸發脈衝訊號S E T — A 1 ’ S E T A 2的位置上升，以及令輸出脈衝可以在對應於上述經計測後之本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -114- 4371 7 0 A7 B7 五、發明說明（112) 負載50%的定時位置SA1 ，SA2下降（參照圖7) 〇 {請先閱讀背面之注意事項再填寫本頁) (c )爲了達成能夠提供一種構成簡單，且數位輸入訊號被整形成負載5 0 %的波形而輸出之倍頻電路之目的 ’而設置一接受在定時產生電路3 0 2所作成之定時訊號後’決定且指示所需輸出之同步脈衝訊號的負載5 0 %之定時位置的負載決定電路，並在第1週期（以每一同步脈衝輸入訊號（C K )之1週期（T )的整數倍間隔所傳送來之週期）中計測1週期的長度，然後根據此計測値來算出對應於負載25%，50%，75%的値，且在上述間隔內第2各週期中執行其長度的計測，當該計測値與上述算出的値一致時，輸出一致輸出SA1 ，SA2，SA3 或SB1 ，SB2 ，SB3 ，接著再根據於同步脈衝輸入訊號E XT — C K的前緣與此一致輸出同步之訊號S E T 一 A B，來作成頻率爲同步脈衝輸入訊號的2倍，且其負載爲5 0 %的同步脈衝訊號，並予以輸出該同步脈衝訊號 (參照圖9 )。經濟部智慧財產局員工消費合作社印製【圖面之簡單的說明】第1圖係表示本發明之數位波形整形電路的第1實施形態之時間圖。第2圖係表示第1圖之電路的主要部分的動作之時間圖。第3圖係表示本發明之數位波形整形電路的第2實施本紙張又度適用中國國家標準（CNS)A4規格（210x 297公釐） -115 - A7 4371 70 B7__ 五、發明說明（113) 形態之時間圖。第4圖係表示第3圖之電路的主要部分的動作之時間圖° 第5圖係表示本發明之數位波形整形電路的第3實施形態之時間圖》第6圖係表示第5圖之電路的主要部分的動作之時間圖。第7圖係表示本發明之倍頻電路之實施形態圖。第8圖係表示第7圖之電路的主要部分的動作之時間圖。第9圖係表示本發明之外部同步電路的第1實施形態之電路圖的左半部分。第1 0圖係表示本發明之外部同步電路的第1實施形態之電路圖的右半部分。第1 1圖係表示第9、1 0圖之電路的主要部分的動作之時間圖。第1 2圖係表示第1 1圖之時間圖的上半部分之擴大圖。第13圖係表示第11圖之時間圖的下半部分之擴大圖。第1 4圖係表示第9圖之定時產生電路3 0 2的具體例之電路圖。第1 5圖係表示第9圖之定時產生電路3 0 2與波型轉換訊號作成電路的部分動作之時間圖。本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） ----I - ----1 ^ n I I--—訂---------"5 (請先閱讀背面之沒意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -116- 經濟部智慧財產局員工消費合作杜印製 ★ 4371 7 Ο A7 _ B7 五、發明說明（114) 第16圖係表示第18圖之負載決定電路與寬度作成電路的部分動作之時間圖。第17圖係表示第16圖之時間圖的上半部分之擴大圖。第18圖係表示第16圖之時間圖的上半部分之擴大圖。第1 9圖係表示作成圖9之定時產生電路3 0 1的 CKFA，CKFB之例圖。其中，圖（a)係表示使一致於同步脈衝輸入訊號的1週期之情況。圖（b )係表示使一致於同步脈衝輸入訊號的2週期之情況。第2 0圖係表示本發明之外部同步電路的其他實施形態圖。第2 1圖係表示供以說明半導體主動元件之頻率的變化圖。第2 2圖係表示使用於習知之同步訊號選擇電路的相位分割部之構成圖。主要元件對照表 1，2 :邏輯訊號

Sa 1 Sb ·副基準訊號 DL1、DL2 :延遲元件 823，824，825:分頻器 2 2 :邏輯電路 CK :同步脈衝輸入訊號本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -Ί 17 - ----------------— ί 訂-- ----I I 1^ (諳先閱讀背面之注意事項再填寫本頁) 4371 7 Ο 五、發明說明（115) 2 :定時產生電路 3 :負載決定電路 Τ :週期 10:週期測定電路 19 :運算電路 2 0 :實測電路 2 8 : —致電路 5 :實度作成電路 Τ 1 :目標計測區間 Τ 3 :實際計測區間 Τ 4 :振盪對照區間 1 1 :延遲線振盪器 1 7 :計數器 1 8 :閂鎖電路 2 1 :延遲線振盪器 5 b : ◦ R閘極 Α7 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

號訊號發訊觸發步觸同步極部同閘外部器 D 極：內發極N閘 G : 觸閘 A D 路 I G HR: N 器回 RI 前 02A 相饋 TR : : 3 N 反反 I T 8 9 > : : : τ I ，， 1 2 3 4 X T 673111EW 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11B - *' 4371 7 Ο Α7 _Β7 五、發明說明（116) SA1，SA2 :定時位置路路路路電電電電成成予予作作賦賦發號置置觸訊位位步換相相同轉位位部型 1 2 內波第第 0 0 2 3 一—i CO 一—t I—Η 3 3 3 3 (請先閲讀背面之;i意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -119 -

Claims

經濟部智慧財產局員工消費合作社印製 '、‘ 4371 7 0 as W B8 C8 ___ D8 ___ t、申請專利範圍 1 . 一種外部同步方法，該外部同步方法係在於使同步脈衝輸入訊號與外部觸發脈衝訊號得以同步，其特徵爲在下次的外部觸發脈衝訊號來到爲止的期間’於同步脈衝輸入訊號的週期中作成多數與外部觸發脈衝訊號同步之內部觸發脈衝訊號，並以前後時間差的方式分別地供應給第1負載決定電路及第2負載決定電路，且交替地從內部觸發脈衝訊號的位置來計測對應於同步脈衝輸入訊號的週期之負載5 0 %的定時位置，而得以令輸出脈衝能夠在內部觸發脈衝訊號的位置上升，以及令輸出脈衝可以在對應於上述經計測後之負載5 0 %的定時位置下降。 2 .如申請專利範圍第1項所記載之外部同步方法，其中預備A，B二組的第1負載決定電路與第2負載決定電路，一組供以處理外部觸發脈衝訊號間的1個區間，另一組則供以處理相鄰的區間。 3 . —種外部同步電路，其特徵係具備有：一內部觸發脈衝作成電路，該內部觸發脈衝作成電路係於接受來自定時產生電路的定時訊號之後，計測來自同步脈衝輸入訊號的1周期τ之外部觸發脈衝訊號的相位位置1並於其次的每一周期T，以對應於外部觸發脈衝訊號之到來的相位位置來作成內部觸發脈衝訊號，且予以輸出 ;及一波型轉換訊號作成電路，該波型轉換訊號作成電路係接受上述內部觸發脈衝訊號’並於外部觸發脈衝訊號的本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -120- ------------- i ------訂·--------·"I (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 Π8 4371 7〇六、申請專利範圍各區間中’將內部觸發脈衝訊號予以前後分開而輸出第丄群訊號及第2群訊號：及一第1觸發器，該第1觸發器係於接受上述第1群訊號後而動作；及一第2觸發器，該第2觸發器係於接受上述第2群訊號後而動作：及一第1負載決定電路’該第1負載決定電路係於接受上述第1觸發器的輸出後振盪動作，並計算其振盪循環數 ’而來決定所需輸出之同步脈衝訊號的負載5 0%的定時位置’且輸出該內容的一致輸出，然後重新設定上述第1 觸發器；及一第2負載決定電路，該第2負載決定電路係於接受上述第2觸發器的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0 %的定時位置，且輸出該內容的一致輸出，然後重新設定上述第2 觸發器；及一輸出用的觸發器，該輸出用的觸發器係同步設定上述第1群訊號及第2群訊號，並根據來自上述第1負載決定電路及第2負載決定電路的一致輸出來進行反相動作。 4 ·如申請專利範圍第3項所記載之外部同步電路，其中上述各負載決定電路係分別由：延遲線振盪器；及計算其振盪循環數之計數器與閂鎖電路；及算出其計數値的1 / 2的値之運算電路；及 (請先閱讀背面之注意事項再填寫本頁〕裝--------訂！-----%、經濟部智慧財產局員工湞費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） -121 - 4371 70 A8 B8 C8 D8 六、申請專利範圍當上述計數器的値與該運算結果一致時執行一致輸出之一致電路而構成者；又，於上述各負載決定電路之前分別設置有〇 R閘極，並經由該0 R閘極，在不存在有內部觸發脈衝訊號的區間中輸入供以指示實際計測區間（該實際計測區間的長度要比同步脈衝輸入訊號的1週期還要長若干）之訊號，藉此僅在實際計測區間進行延遲線振盪器的振盪，並且將目標計測區間的定時訊號（該目標計測區間的定時訊號係供以指示振盪中對應於同步脈衝輸入訊號之1週期的長度位置）供應給上述閂鎖電路，而來閂鎖計數器的値。 5 .如申請專利範圍第4項所記載之外部同步電路，其中上述延遲線振盪器係由：將一方的輸入端子作爲振盪器的輸入端子之N A N D 閘極：及作爲延遲元件而被連接於該N A N D閘極的輸出端子之奇數段的反相器；及從該反相器的最終段的輸出端子往上述N A N D閫極的另一方輸入端子歸回之反饋回路中所被插入之反相器而構成者。 6 .如申請專利範圍第3項所記載之外部同步電路，其中在將來自上述各負載決定電路的一致輸出予以輸入至觸發器的各路徑中設置A N D閘極，該A N D閘極係供以禁止…致輸出發生於實際計測區間中。 7 ·如申請專利範圍第6項所記載之外部同步電路，本紙張尺度適用中國家標準（CNTS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) h--------訂---------^ 經濟部智慧財產局員工消費合作社印5^. -122- 4371 7 Ο Α8 Β8 C8 D8 六、申請專利範圍其中將表示外部同步觸發訊號的區間之外部同步觸發區間訊號予以輸入至關閉上述一致輸出之A N D閘極。 8 .如申請專利範圍第3 * 4，5，6或7項所記載之外部同步電路，其中設置一輸出用的0 R閘極來取代上述輸出用的觸發器，該輸出用的OR閘極係供以將接受上述第1群訊號後而動作之第1觸發器的輸出，以及接受上述第2群訊號後而動作之第2觸發器的輸出予以作爲輸入之用。 9 . 一種外部同步電路，其特徵係具備有：一內部觸發脈衝作成電路，該內部觸發脈衝作成電路係於接受來自定時產生電路的定時訊號之後，計測來自同步脈衝輸入訊號的1周期T之外部觸發脈衝訊號的相位位置，並於其次的每一周期（T)，以對應於外部觸發脈衝訊號之到來的相位位置來作成基準內部觸發脈衝訊號，且將此訊號予以交替分開於外部觸發脈衝訊號的A區間與相鄰的B區間，然後輸出該內部觸發脈衝訊號；及一 A側的波型轉換訊號作成電路，該波型轉換訊號作成電路係接受上述內部觸發脈衝訊號的一方，並於上述A 區間中，分別將內部觸發脈衝訊號予以前後分開而輸出第 1群訊號及第2群訊號；及一第1觸發器，該第1觸發器係於接受上述A側的第 1群訊號（S E T _ A 1 )後而動作；及一第2觸發器，該第2觸發器係於接受上述A側的第 2群訊號（SET—A2)後而動作；及本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — — — — — — — — — — I— ^ — — — — — — In (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -123- 4371 7 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製六、申請專利範圍一第1負載決定電路，該第1負載決定電路係於接受上述A側的第1觸發器的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0 % 的定時位置，且輸出該內容的一致輸出，然後重新設定上述A側的第1觸發器；及一第2負載決定電路，該第2負載決定電路係於接受上述A側的第2觸發器的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0% 的定時位置，且輸出該內容的一致輸出 > 然後重新設定上述A側的第2觸發器：及一 B側的波型轉換訊號作成電路，該波型轉換訊號作成電路係接受上述內部觸發脈衝訊號的另一方，並於上述 B區間中，分別將內部觸發脈衝訊號予以前後分開而輸出第1群訊號及第2群訊號：及一第1觸發器，該第1觸發器係於接受上述B側的第 1群訊號（S E T - B 1 )後而動作；及一第2觸發器，該第2觸發器係於接受上述B側的第 2群訊號（S E T — B 2 )後而動作；及一第1負載決定電路，該第1負載決定電路係於接受上述B側的第1觸發器的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 0 % 的定時位置，且輸出該內容的一致輸出，然後重新設定上述B側的第1觸發器；及一第2負載決定電路，該第2負載決定電路係於接受 <請先閱讀背面之注意事項再填寫本頁) . I I -----訂 --------*4&. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -124- ABCD 4371 7 0 六、申請專利範圍上述B側的第2觸發器的輸出後振盪動作，並計算其振盪循環數，而來決定所需輸出之同步脈衝訊號的負載5 〇 % 的定時位置，且輸出該內容的一致輸出，然後重新設定上述B側的第2觸發器；及一輸出用的觸發器’該輸出用的觸發器係分別同步設定上述A側及B側的第1群訊號及第2群訊號，並分別根據來自上述A側及B側的第1負載決定電路及第2負載決定電路的一致輸出來進行反相動作。 1 〇 .如申請專利範圍第9項所記載之外部同步電路，其中上述各負載決定電路係分別由：延遲線振盪器；及計算其振盪循環數之計數器與閂鎖電路；及算出其計數値的1/2的値之運算電路；及當上述計數器的値與該運算結果一致時執行一致輸出之一致電路而構成者；又，於上述各負載決定電路之前分別設置有OR閘極，並經由該0 R閘極，在不存在有內部觸發脈衝訊號的區間中輸入供以指示實際計測區間（該實際計測區間的長度要比同步脈衝輸入訊號的1週期還要長若干）之訊號，藉此僅在實際計測區間進行延遲線振盪器的振盪，並且將目標計測區間的定時訊號（該目標計測區間的定時訊號係供以指示振盪中對應於同步脈衝輸入訊號之1週期的長度位置）供應給上述閂鎖電路，而來閂鎖計數器的値。 1 1 .如申請專利範圍第1 0項所記載之外部同步電 ^------^ ills — —---i& (請先閱讀背面之注意事項再填寫本頁) 緩濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -125- 經濟部智慧財產局員工消費合作社印製 ‘ 4371 7 Ο Β8 C8 D8 六、申請專利耗圍路，其中上述延遲線振盪器係由：將一方的輸人端子作爲振盪器的輸入端子之N A N D 闊極，及作爲延遲元件而被連接於該N A N D閘極的輸出端子之奇數段的反相器：及從該反相器的最終段的輸出端子往上述N A N D閘極的另一方輸入端子歸回之反饋回路中所被插入之反相器而構成者。 1 2 .如申請專利範圍第9項所記載之外部同步電路，其中在將來自上述各負載決定電路的一致輸出予以輸入至觸發器的各路徑中設置A N D閘極，該A N D閘極係供以禁止一致輸出發生於實際計測區間中。 1 3 .如申請專利範圍第1 2項所記載之外部同步電路，其中將表示外部同步觸發訊號的區間之外部同步觸發區間訊號予以輸入至關閉上述一致輸出之A N D閘極。 1 4 .如申請專利範圍第9 ，1 0，1 1 ，1 2或 1 3項所記載之外部同步電路，其中設置一輸出用的〇R 閘極來取代上述輸出用的觸發器，該輸出用的0 R閘極係供以將接受上述A側及B側的第1群訊號後而動作之第1 觸發器的輸出，以及接受上述第2群訊號後而動作之第2 觸發器的輸出予以作爲輸入之用。本紙張尺度適用中國國家標準（CNS)A4規格（21Q χ 297公髮） -126- I !| .kii--1訂----I----" {請先閱讀背面之注意事項再填寫本頁)