TW302540B - - Google Patents

Description

A7 B7

^〇2S4Q 五、發明説明（丨） 〔產業上之利用領域〕 (請先聞讀背面之注意事項再填寫本頁) 本發明係關於一種半導體記憶裝置，尤其是’關於一 種利用於將強介質電容器使用作爲記憶手段的R am的有 效技術者。 〔以往之技術〕 使用強介質之記憶體，鐵電隨機存取記憶體（以下簡 稱爲F E RAM)，係在強介質之分極方向施行記憶的非 易失記憶體。FERAM係與以往之動態型RAM (以下 ，簡稱爲DRAM)同樣地，記憶格係由一位址選擇用 MO S F E T及資訊記憶用電容器所構成。欲將非易失資 訊寫入在所期望之記憶格，係將上述MO S F E T作爲導 通狀態而將電容器之一方電極連接於位元線而供應〇 V或 V c c之寫入信號》此時，由於在電容器之另一方電極的 陽極電極爲V c c /2之電位，因在電容器之強介質膜施 加電壓，而對應於非易失資訊產生分極。該分極方向係作 爲強介質膜之特性，而切斷電源也不會喪失。 經濟部中央標準局員工消費合作社印製 欲讀出上述記憶格之非易失資訊，則在例如將位元線 充電成0V之後，成爲浮動狀態，然後將上述 MO S F E T成爲導通狀態。如此，因陽極電極之電壓爲

Vc c/2，因此在被選擇之強介質膜有電場施加於電容 器。該電場係經常向單一方向，對應於非易失資訊而有將 強介質之分極成爲維持現狀之情形與反轉之情形。在分極 反轉時有大電流流入記憶格。該流進之電流例以揭示在例 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐) -4 一 A7 B7 五、發明説明（2 ) 如日本專利公報特開平3 - 2 8 3 1 7 6號之方法加以檢 測，即可讀出上述非易失資訊。 作爲解決隨著分極反轉的強介質膜之劣化，及讀出速 度之降低的問題之法，在上述公報中，有如下之提案。亦 即，在一般之動作時，將板極電壓成爲例如V c c而使用 作爲DRAM，在遮斷電源之前藉上述F ERAM寫入動 作儲存作爲非易失資訊，如上所述，將陽極電極成爲 V c c，則對於電容器之存儲部之0V或V c c均不會反 轉分極之方向，而可解決隨著上述分極反轉的強介質膜之 劣化問題，也不會降低讀出速度。如此，在投入電源時， 藉上述F E RAM讀出非易失資訊，則實效上可作爲非易 失記憶體之功能。 〔發明欲解決之課題〕 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 然而，在上述DRAM及FERAM之兩用方式中， 有從易失資訊向非易失資訊之變化動作成爲複雜之問題， 而在微電腦等之資料處理系統有使用上不方便之問題》亦 即，對於所有記憶格，首先以D RAM動作讀出資訊之後 ，對應於該資訊須以F E RAM動作儲作爲非易失性。尤 其是，藉意外之事故而遮斷電源時，很難迅速地結束以上 之動作。 本案發明人等注重於不必要將系統上之所有資訊予以 非易失化並予以記憶，及隨著半導體技術之進展而愈增加 記憶容量之趨勢，考量隨著系統或所處理之資料處理之種 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5 經濟部中央標準局員工消费合作社印裝 A 7 B7 五、發明説明（3 ) 類等而可篩分成非易失部分與易失部分而可使用》 本發明之目的係在於提供一種在施行資料處理等之信 號處理裝置之實際上使用極方便的半導體記憶裝置。本發 明之上述以及其他目的及新穎之特徵，係由本發明之專利 說明書之說明及所附圖式趨向明瞭。 〔解決課題所用之手段〕 簡單地說明在本案發明所揭示之發明中代表性者的概 要，係如下述。亦即，具有強介質之資訊記憶用電容器及 位址選擇用MO S F E T所成的記憶格係在字線及位元線 之交點具備矩陣配置所成的複數記憶墊塊：將形成於這種 記憶墊塊內之資訊記憶用電容器之一方電極共通化所成的 陽極電極之電位可程式成與傳送至連接有上述記憶格之位 元線的二進位寫入信號無關地在強介質未產生分極之反轉 的第1電鼴或可程式成對應於傳送至連接有上述記憶格之 位元線的二進位寫入信號在強介質產生分極之反轉的第2 電壓。 〔作用〕 依照上述之手段，由於對應於所處理之資料之種類而 在一半導體記憶裝置之內部可程式地設定非易失部分及易 失部分，因此只要記憶相對應於上述所決定之記憶區的資 料，因此可得到使用上極方便之具有非易失記憶功能的半 導體記憶裝置。 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) *-β

T 一 6 - A 7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（4 ) 〔實施例〕 在第1圇表示本發明所適用的半導體記憶裝置之一實 施例的概略構成圖。該實施例之半導體記憶裝置係整體上 具有G (G i g a :千兆）位元之大記憶容量》例如在以 8位元（1位元組）之單位施行記億存取者，可利用作爲 約1 2 8M (兆）位元組之記憶裝置。 在本實施例中，記憶陣列係被分割成複數之記憶墊塊。 一單位墊塊係具有1 6M位元之記憶容量，整體上因設有 6 4個墊塊而成爲上述1 G位元之記憶容量。如上所述， 因施行1位元組之單位的記憶存取，因此在單位墊塊行 2 Μ位元組之記憶。 在本實施例中，如上述，供應於整體上由6 4個所成 之記憶墊塊之各該陽極電極的陽極電壓V P L，係可設成 如Vs s之0V或是如Vc c/2之中間電壓。在同圖中 附有斜線之8個記憶墊塊，係因設定成VPL = Vs s ， 而動作作爲一般之DRAM，使用作爲非易失性區。動作 作爲上述DRAM之易失性區，係在較小規模之微電腦等 使用作爲主記憶體，而動作作爲上述F E RAM之非易失 性區係使用作爲檔案記憶體。 在第2圖表示本發明的半導體記憶裝置之記憶墊塊電 位設定電路之一實施例的概略方塊圖。對於由單位墊塊1 至單位墊塊6 4爲止之各記憶墊塊的上述陽極電極，係分 別設有供應如V c c/2之中間電壓的P通道型 (請先閱讀背面之注意事項再填寫本頁) -L/_Li. 裝- 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -7 - 0〇2b4Q 五、發明説明（5 A7 B7 經濟部中央標準局員工消費合作社印製 Μ 0 S Μ 0 S 道型Μ 非易失 制信號 而在單 控制信 態而在 電壓》 易 /非易 號，對 控制信 期設定 之動作 塊選擇 控制信 每一電 在 —實施 2圖之 半導體 料用之 亦即， F Ε Τ，及供應電路之接地電位 FET。這些一對之Ρ通道型Μ OSFET之閘極，係被共通化 墊塊選擇暫存器所供應之控制信 若爲高電平則Ν通道型MO S F 位墊塊之陽極電極給與如V s s 號若爲低電平則Ρ通道型MO S 上述單位墊塊之陽極電極給與如 V s s的Ν通道型 OSFET及Ν通 而供應有由易失/ 號。例如，上述控 Ε Τ成爲導通狀態 之接地電位。上述 F Ε Τ成爲導通狀 V c c/2之中間 失/非 失設定 應於各 號，並 對每一 的上述 控制信 號記憶 源投入 第3圖 例的方 各記憶 基板， 輸入， 從外部 易失墊 命令及 單位墊 保持該 上述單 控制信 號之功 在非易 的上述 ，表示 塊圖。 塊Μ A 而且具 輸出緩 端子所 塊選擇 由外部 塊而輸 信號。 位墊塊 號之輸 能，藉 失性之 初期設 本發明 並未特 T 〇〜 有位址 衝器而 供應之 暫存器，係 輸入或內部 入如上述之 在該構成中 施行指示在 入。又，設 這種墊塊選 記憶元件， 定。 的半導體裝 別加以限制 M A T 6 4 或控制信號 可分別視作 各輸入信號 依外部 產生之 高電平 ，依電 易失/ 置形成 擇位址 而可自 輸入之易失 墊塊位址信 /低電平之 源投入之初 非易失模態 上述內部墊 信號將上述 動地施行在 置之一記憶墊塊之 ，上述第1圖或第 ，係不但形成在一 之輸入緩衝器，資 一半導體記憶體。 ，係經共用於半導 --------IL--^ 裝------訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 經濟部中央標準局負工消費合作社印製 A7 B7五、發明説明（6 ) 體記憶裝置之输入緩衝器予以输入，惟除了形成於其中之 記憶墊塊選擇信號M S的位址信號以外的其他之位址信號 ，係經由位址匯流排傳送至各記憶墊塊之輸入緩衝器或输 入，輸出緩衝器。因此，設有存取經如上述之內部匯流排 所供應之位址信號XAD，YAD及墊塊選擇信號或由上 述控制電路C Ο Ν Τ所形成之各種控制信號的输入緩衝器 〇 其理由，係如上所述，在具有約1 G位元之記憶容量 者，則如上述之構成者可有效率地布置，而且可減少較長 拉入之信號線數，而且可加速信號傳動速度。又，除此以 外，如上所述，還可使墊塊單位之易失/非易失之指定成 爲方便者。亦即，供應於記憶陣列之陽極電極的陽極電壓 VPL，係經由例示於同圖之Ρ通道型MOSFET及Ν 通道型MO S F Ε Τ所成的開關SW選擇性地供應設定於 電路之接地電位Vs s或Vc c/2的半事先充電電壓 Η V C。 記憶電路係並未特別限制，惟由正反器F F所構成， 使用作爲易失/非易失墊塊選擇暫存器。在該正反相器電 路F F記憶有對應於易失/非易失之1或〇的二進信號。 開關控制電路係對應於上述記憶信號而產生開關電路S W 之控制信號。上述正反器F F係在由控制信號群所指定之 特定的模態設定動作，對由墊塊選擇信號MS所指定者因 寫入上述記憶資訊而由外部軟體地施行易失/非易失之設 定0 (請先閲讀背面之注意事項再填寫本頁) 裝·

、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（7 ) 記憶電路係由保險絲等之可施行只限一次之程式的記 憶手段所構成也可以。在此時，半導體記億裝置係在半導 體晶片上完成之時刻設定有各記憶墊塊之易失/非易失化 ，而不實行以後之變更。代替上述保險，也可以依接合選 擇者。 硿上述輸入緩衝器之位址信號X A D係供應於X觸碼 器而在此選擇記憶陣列之一條字線。在X解碼器也包括字 線驅動器。經上述輸入緩衝器之位址信號YAD係供應於 Y解碼器而在此形成有記憶陣列的8對相輔位元線之Y選 擇信號。Y選擇信號係將包括於讀出放大器中之記憶陣列 的相輔位元線傳送至連接於輸入，輸出線的行開關，而這 些輸入输出線係對應於上述輸入，輸出緩衡器而被連接。 在本實施例中，雖未予圖示，惟也設有X系統與Y系 統之冗餘電硌。上述X系統之冗餘電路係包括記憶不良位 址之記憶電路，及位址比較電路。比較所記憶之不良位址 與所输入之X位址，若不一致時，則選擇對應於直接輸入 之位址的字線，若所記憶之不良位址與所輸入之位址一致 時，則禁止正規電路之不良字線的選擇動作，而且輸出選 擇預備字線的選擇信號。在Y系統電路也設置同樣之電路 ，由此，當檢出對於不良位元線之記憶存取時，則停止依 Y解碼器所產生之不良位元線之選擇動作，代替此，形成 有選擇爲了預備所設置之位元線的選擇信號。 在第4圖，表示上述記憶陣列部之一實施例的主要部 分電路圖。在同圖中，4條字線，兩對相輔位元線與有關 (請先聞讀背面之注意事項再填寫本頁) 裝. -訂 本紙張尺度逋用中國國家標準（CNS )八4规格（2l〇X297公釐〉 -10 - 經濟部中央標準局員工消費合作杜印製 A7 _______ B7 五、發明説明（8 ) 連於道些之讀出放大器及事先充電電路等作爲代表加以例 示。在同圖，作爲所謂共享讀出方式，爲以讀出放大器作 爲中心而左右地配置有記憶陣列ARY — L與ARY — R 者’其中，左邊之陣列ARY— L係如上所示，而右邊之 陣列ARY — R係由黑箱表示。又，僅構成相對應於一對 相輔位元線B L L與/B L L之各電路的MO S F E T作 爲代表附加有電路圖號。 記憶格係由位址選擇用MO S F E TQm及資訊記憶 用電容器C s所構成。位址選擇用MO S F E TQm之閘 極係連接於字線WLi ，而該MOSFETQm之汲極係 連接於位元線/B L L，又在源極連接有資訊記憶電容器 C s。資訊記憶用電容器C s之另一方電極係被共用化而 給與陽極電壓VPL。這種資訊記憶用電容器C s係作爲 該介質膜而使用強介質膜。在板極電壓V P L，經由如上 所述之P通道型MO S F E T及N通道型MO S F E T所

成的開關供應HVC ( = Vcc/2)或Vcc ( = 〇V )β

上述位元線B L L與/B L L，係如同圖所示，平行 地配置，而爲了使位元線之容量成爲平衡等視需要適當地 交叉。該相輔位元線BLL及/BLL，係由開關 MO S F E TQ 1與Q 2與讀出放大器之輸入輸出節點相 連接》讀出放大器係由閘極與汲極交叉連接而成爲閂形態 的N通道型MOSFETQ5，Q6及P通道型 MOSFETQ7與Q8所構成。N通道型MOSFET 本紙張尺度適用中國國家標¥ ( CNS ) A4規格（210X297公嫠) (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 -11 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（9 ) Q 5與Q 6之源極係連接於共用源極線C s N。P通道型 MO S F E TQ 7與Q 8之源極係連接於共用源極線 C S P »如例示地表示於共用源極線C S P，設有P通道 型MOSFET之功率開關M0SFETQ14，若定時 信號<pSAP成爲行電平則M0SFETQ1 4形成導通 狀態，而實行在讀出放大器之動作時供應必須之電壓。在 對應於N通道型MO S F E TQ 5與Q 6的共用源極線 CSN，設有未予圖示之N通道型MOSFET，而在線 上動作定時時供應電路之接地電位。 將這些讀出放大器予以活性化的功率開關 MO S F E T，係爲了實行讀出動作，在讀出放大器開始 放大動作之時刻，將僅能供應較小電流的功率開關 MO S F E T成爲導通狀態，或是藉由讀出放大器之放大 動作使位元線B LL與/B L L之間的電位差形成某程度 大小的時刻，將流動大電流之功率開關MO S F E T成爲 導通狀態而階段地實行放大動作。在上述讀出放大器之輸 入，输出節點，設有可短路相輔位元線的MO S F E T Q 1 1 ，及將半事先充電電壓HV C供應於相輔位元線的 M0SFETQ9與Ql1所成的事先充電電路。這些 M0SFETQ9〜Ql1之閘極，係共用地供應有事先 充電信號P C。 M0SFETQ12與Q13係構成依列選擇信號 Y S施行開關控制之列開關。在本實施例中，係由一列選 擇信號Y S可選擇8對之位元線。因此，上述列選擇信號 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^1' 1· ^^1 ^l·— ^^1 In .HI I— ^^1 (請先閲讀背面之注意事項再填寫本頁) -12 _ 經濟部中央標準局員工消費合作社印製 A7 _B7_ 五、發明説明（10 ) Y S係共用地供應於構成設於對應於例示地表示於同圖之 兩對位元線及未予圖示之剩餘6對之位元線的8個讀出放 大器之输入输出節點的列開關之MO S F E T之閘極，經 由這種開關MO S F E T分別連接有8對位元線與對應於 第3圖之输入，輸出信號I/O 0〜7的8對输入，输 出線。 在第5(A)圖係表示設於本發明之半導體記憶裝置 之易失/非易失墊塊選擇暫存器及其選擇電路之一實施例 的概略電路圖。在上述選擇電路，也包括實行上述易失/ 非易失墊塊選擇暫存器之易失/非易失設定及剛投入電源 後之自動設定。 易失/非易失墊塊選擇暫存器，係在如上述由6 4個 構成記憶墊塊數時，乃由對應於此之數的正反器F F 〇〜 F F 6 3所構成。如一個正反器F F 〇之電路作爲代表所 例示地表示，使用由實行對應於從資料端子D所供應之易 失/非易失之資料存取之時脈反相器電路C N 1所構成的 输入電路，及記憶經這些輸入電路CN1所存取之信號的 反相器電路1N及將其輸出信號回授於输入的回授用之時 脈反相器電路CN 2，及接受上述記憶用反相器電路 1N1之输出，而形成選擇上述Vcc/2或Vs s之陽 極電壓之選擇信號S 0的输出反相器電路1 N 2所構成的 直通閂電路。 設有將從外部端子A 0〜A η所供應之位址信號或由 電源導通時成爲動作狀態之位址計數器所形成的暫存器設 本^張尺度適用中國國家橾準（CNS ) Α4規格（210X297公釐） ~ 一 13 - (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 A7 B7 ^02540 五、發明説明（11 ) (請先閲讀背面之注意事項再填寫本頁) 定用位址信號予以解碼的解碼器D E C »並沒有特別限制 ，惟骸解碼器D E C係形成對應於上述6 4個正反器 F F 〇〜F F 6 3之任一正反器的選擇信號。該選擇信號 係供應於上述回授用之時脈反相器電路C N 2，而由反相 器電路1 N 3所反轉之信號係供應於上述輸入用之時脈反 相器電路C N 1 » 在一般之動作狀態下，解碼器D E C之輸出信號係均 成爲非選擇之行電平。回授用之時脈反相器電路C N 2係 隨上述行電平之信號成爲動作狀態，因將反相器電路 1 N 1之輸出信號回授至輸入側，因此動作正回授迴路而 實行保持資訊。此時，輸入用之時脈反相器CN 1 ，係由 上述反相器電路1 N 3之输出信號之高電平成爲非動作狀 態，而輸出形成高阻抗狀態，而對上述資訊保持動作不會 有影響。上述解碼器D E C之輸出信號成爲高電平之選擇 電平時，上述回授用之時脈反相器電路C N 2係成爲輸出 高阻抗狀態，反而輸入用之時脈反相器電路C N 1係成爲 動作狀態，實行供應於输入端子的寫入信號之存取。 經濟部中央標準局員工消費合作社印製 僅由如上述之暫存器所成時，因剛投入電源之後逐一 指定各正反器F F 0〜F F 6 3，對應於各該正反器必須 從資料端子D記憶行電平/高電平之易失/非易失資訊， 因此，使用上極不方便。如此，僅在初期設定時，從上述 外部端子A 0〜A η及資料端子D，對每一各記憶墊塊實 行對應於易失/非易失之資訊的寫入。該寫入係除了如上 述之正反器F F 〇〜F F 6 3之外，利用將陽極電壓 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐) —' ' -14 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（12 ) VPL經常設定在Vc c/2的陣列ARY，在該處實行 寫入。 上述自動設定用陣列ARY係具備：一條字線，及結 合於對應在至少上述記憶墊塊數之位元線與讀出放大器及 字線驅動器及Y解碼器YD E C及讀出放大器S A與各正 反器FFO〜FF6 3之間，而響應於從上述解碼器 YD E C所輸出之選擇信號，並將讀出放大器S A之輸出 資料中之一資料傅送至資料傳送線D T L所用的Y開關 YS。在如上述之初期設定或剛投入電源之後產生控制信 號C 〇 m俾施行上述字線之選擇動作。在初期設定時，從 資料端子D所輸入之易失/非易失之設定資訊係寫入在上 述正反器F F 〇〜F F 6 3，同時也寫入在上述自動設定 用陣列。 構成如此，剛投入電源之 後，由位元計數器產生位 址信號時，上述陣列與正反器係同時成爲選擇狀態，而記 憶在上述陣列之記憶資訊係傳送至正反器，而可形成對應 於上述初期設定之易失/非易失之自動設定》在該構成中 ，係與如上述保險絲等之只能一次之可程式者相比較，隨 系統之變更或所管理之資料處理之種類，因由重設上述初 期設定而可任意地實行，因此在使用上成爲更方便者。 在第5 (B)圖表示設於本發明之半導體記憶裝置之 易失/非易失墊塊選擇暫存器及其選擇電路之其他實施例 的概略電路圖。與第5 (A)圖之不同點說明如下。從外 部端子（位址输入端子）A0〜An及資料端子將易失/ 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 袈. 訂 -15 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（13 ) 非易失記憶陣列分配資料依次輸入至陣列ARY (第2記 憶電路）內之記憶格M0〜M6 3之後，切斷對該半導體 記憶裝置之電源，然後再投入電源之情形加以考量。投入 電源時，由控制信號輸入端子C om輸入高電平之 控制信號。字線驅動器係接收上述控制信號而將字線WL 作爲選擇電平。讀出放大器S A係放大來自記憶格Μ 0〜 Μ6 3之讀出資料。Υ解碼器YD E C係響應於上述控制 信號而爲了控制將讀出放大器S Α之各放大資料一併傅送 至對應之資料傳送線UTL0 — 6 3的選擇信號YSEL 輸出至Y開關Y S。反相器1 N 4係將輸入於控制信輸入 端子C 〇 m之上述控制信號的反轉信號傳送至各正反器 FF〇〜FF63的反相器CN2、 IN3。然後，控制 信號输入端子Com之電平係成低電平。藉這些之 控制，投入電源時，可一併陣列ARY內之記億格M0〜 M63之資料而可傳送至各正反器FF0〜FF63，而 各正反器FF0〜FF63，各正反器FF0〜FF63 係實質以相同之時間易失而接收易失資訊而形成可鎖存之 情事。在第5(A)圖中，投入電源時，從陣列ARY重 複6 4次對正反器F F 〇〜F F 6 3之資料轉送，而在第 5 (B)圖中，只以一次之資料轉送（並聯轉送）即可以 。由此，在第5 (B)圖之方式中，成爲可縮短投入電源 時對正反器F F 0〜F F 6 3的資料之設定時間，因此， 形成可縮短半導體記憶裝置之投入電源上昇時間。 在第6圖，表示本發明之半導體記憶裝置之其他實施 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐〉 ------------^ 装------訂 (請先閣讀背面之注意事項再填寫本頁) -16 - 經濟部中央標準局員工消費合作社印製 A7 __B7 五、發明説明（14 ) 例的概略構成圖。在本實施例中，配設鄰接設定於易失領 域之記憶墊塊與設定於非易失領域之記憶墊塊，而在兩個 記億墊塊之位元線（資料線）間設置資料轉送用之開關 MO S F E T。例如，選擇易失領域A之字線A而由讀出 放大器A實行其讀出與放大。之後，與選擇非易失領域B 之字線B之同時產生轉送信號，當連接上述兩 個記憶墊 塊間之位元線，則由上述讀出放大器A被放大之大信號振 幅傳送至非易失領域之位元線而在非易失領域B實行在字 線單位之寫入。 設置這種功能時，在資料之加工使用易失領域，視需 要實行資料之重寫。在結束資料處理而切斷電源之前，而 在上述易失領域更新動作，又在時間稍延遲下，而在非易 失領域也更新動作，因而較簡單地可實行資料轉送。相反 *在剛投入電源之後，由上述非易失領域對易失領域與上 述同樣，若實行資料轉送時，則在電源遮斷前之狀態也可 簡單地恢復原狀。上述非易失領域與易失領域間之資料轉 送，係說明在剛投入電源之後及電源遮斷前實行，惟並不 被限定於此，視需要，在此以外之時刻也可實行資料轉送 〇 在第7圖，表示用以說明在本發明之半導體記憶裝置 之易失模態與非易失模態之記億格之動作狀態的特性圖。 在（A)表示易失模態動作之特性圖，在（B)表示非易 失模態動作之特性圖。 _( A )之易失模態之條件係如下所述。將陽極電壓作 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） . 1 - - — -I HM ^^1 m In ^I --I— -I ^^1 n (請先閲讀背面之注意事項再填寫本頁) -17 - 經濟部中央標準局員工消費合作社印製 A7 B7___ 五、發明説明（15 )

爲VPL，而作爲位元線之高電平側之電壓VMP (H) 與低電平側之電壓V Μ P ( L )時，則如同圖所示，成爲 VPLSVMP (L) <VMP (Η)或是 VMP (L) <VMP (H) SVPL。如上述之實施例，作爲VPL =Vs s，而將 VMP (L)作爲 Vs s ，將 VMP (H )作爲V c c時，則相當於前者之條件。在這種條件下之 寫入與讀出，係如同圖，分極之方向係相同，而實行〇讀 出，1讀出與寫入。在相當於後者之條件之例子，爲將 VPL設定在VCC時。在此時，分極之方向係與（A) 相反地在負方向成爲一定，實行在這種負方向中與上述同 樣之0讀出，1讀出與寫入。 (B )之非易失模態之條件係如下所述。與上述同樣 ，將陽極電壓作爲V P L，而作爲位元線之高電平側之電 壓VMP (H)與低電平側之電壓VMP (L)時，則如 同圖所示，成爲VMP(L)<VPL<VMP(H) ’ 但是，當然VPL與VMP (L)及VPL與VMP (H )之間的電壓差，係可分極之反轉的閾值電壓以上。如上 述之實施例，將VP L作爲V c c/2時，相當於該條件 ，1讀出係在正方向之分極實行，0讀出係在負方向之分 極實行，而藉從1至0之重寫使正方向之分極方向變化成 負方向。相反地，藉從0至1之重寫使負方向之分極方向 變化成正方向。 上述之非易失模態與易失模態之切換係如上所述’將 低電平VMP (L)與高電平VMP (H)固定在如 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -n' n ml ti^· In ^^1 ^^1 - ϊ^ι (請先聞讀背面之注意事項再填寫本萸) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（16 ) Vs s與Vc c，藉將陽極電壓VPL變更爲Vs s (或 Vc c )與Vc c/2而實現者以外，將VPL固定在例 如Vs s ，在非易失模態係將低電平VMP (L)成爲 -Vcc/2，而將高電平VMP (H)作爲+Vcc/ 2。在易失模態係將低電平VMP (L)成爲Vs s ，而 將高電平VMP (H)作爲+Vcc也可以。但是，在此 時，將位元線之電位若在如上述之非易失模態時須向負方 向僅移位V c c/2，因此，讀出放大器之動作電壓成爲 —Vc c/2與Vc c/2，而且隨此，位元線之事先充 電電壓也變更成V s s。 將VPL固定在例如Vcc/2，在非易失模態係將 低電平VMP (L)成爲Vs s，而將高電平VMP (H )作爲Vc c。在易失模態係將低電平VMP (L)作爲 Vcc/2，將髙電平VMP (H)作爲3Vcc/也可 以。但是，在此時，將位元線之電位係如上述之非易失模 態時須向負方向僅移位V c c/2，因此，讀出放大之動 作電壓昇壓爲Vs s與3Vcc/2，而且隨此，位元線 之事先充電電壓也變更成V c c。如上所述之電壓設定最 容易瞭解，惟其他，即使在上述分極之反轉形成對應於須 要之閾值電壓之負電壓或昇壓電壓，當然也可以實現同樣 之情形。 如上所述，位元線之高電平/低電平在電位爲易失模 態與非易失模態時不相同者，在第3圖之實施例，代替對 應於上述陽極電壓V P L所設置的開關，對應於各該動作 ^紙張尺度適用中國國家橾準（CNS ) A4規格（210父297公^ -----„---.--f 裝------訂 (請先閱讀背面之注意事項再填寫本頁) 19 - 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明（17 ) 模態而藉由開關所控制之開關，對讀出放大器之動作電壓 切換爲所須電壓及事先設定電壓。又設有負電壓產生電路 或昇壓電壓發生電路，俾形成上述讀出放大器之動作電壓 。這種讀出放大器所須要之動作電壓係作爲從外部端子所 供應之構成也可以。 在第8圖表示本發明的半導體記憶裝置之其他實施例 的概略電路圖。在該實施例中，藉由強介質膜成爲非易失 化之記憶格係使用於缺陷救濟用之不良位址記憶用。記憶 陣列由一個所構成，惟隨其記憶容量，實際上也可以分割 成複數墊塊或塊。或是同圖係瞭解爲功能地表示所分割成 的複數記憶陣列中之一個記憶陣列及其位址選擇電路。 未予圖示之X位址緩衝器及Y位址緩衝器，係依據與 其同步而從控制器控制端子所供應之位址選通信號（ RAS，CAS)存取從上述之同樣的位址端子時系列地 輸入之位址信號。同步於行位址選通信號（RAS)而存 取在X位址緩衝器之X系統位址信號，係藉X解碼器電路 X — D E C實行解碼位址信號，而經由字驅動器實行一條 字線的選擇動作。同步於列位址選通信號（CA S )而存 取在Y位址緩衝器之Y系統位址信號，係输入在Y解碼器 電路Y D E C，在此實行解碼位址信號而形成位元線之選 擇信號。 在同圓，描繪成從Y解碼器電路YD E C有信號線延 伸至記憶陣列部，惟此乃用以表現藉Y位址所指定之記憶 格者，實際上在記憶陣列部配設有相輔位元線，該相輔位 „------f 策------訂------^ I (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（18 ) 元線係經由列開關連接於输入输出線I /〇。γ解碼器電 路YD E C係形成有選擇上述列開關之選擇信號。 在該實施例中，作爲動態型RAM之記憶陣列係由： 作爲正規電路之正規陣列，及實行在位元單位之缺陷救濟 的冗餘陣列所構成。在同圖中，雖被省略，惟也可以設置 實行位元線單位之缺陷救濟之如以往在位元線單位上的冗 餘電路》亦即，藉具備記億Y系統之不良位址所記憶的記 憶電路，及相比較這種記憶電路之記憶資訊與Y系統之位 址信號的比較電路的冗餘切換電路，若選擇不良位址時則 代替正規陣列之位元線，切換成冗餘用之位元線。上述Y 系統之不良位址的記憶電路係共未特別加以限制，惟也可 以使用如以往之保險絲所構成者。 上述正規陣列及冗餘陣列，係藉陽極電壓被固定在 V S S，而以易失模態實行動作。亦即，這些正規陣列與 冗餘陣列係使用作爲上述動態型RAM之記憶陣列，而對 應於此所設置之讀出放大器，係放大在這種記憶陣列之相 輔位元線上所讀出的微小之記憶資訊，而對藉上述之讀出 動作正失去記憶電荷之記憶格施行重寫》如上所述，在採 用共用讀出放大器方式時，以讀出放大器爲中心左右地配 置記億陣列或記憶墊塊者。如此因讀出放大器係實行讀出 信號之放大動作與對記憶格之重寫動作者，而使用藉與以 往之動態型R AM之讀出放大器同樣之定時信號來控制其 動作之C Μ 0 S閂電路。 在同圖中，包括於上述Υ解碼器電路YD E C之輸入 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X297公嫠〉 -----；---；—f 裝— (請先閲讀背面之注意事項再填寫本頁) 訂 -21 - A7 ^0^540 ____ B7 五、發明説明（19 ) 輸出線，係延長於縱方向而經由上述列開關選擇性地連接 於記憶陣列之位元線》該輸入，輸出線係經由用以實行如 下所述之在位元單位之隨機缺陷救濟所設置的切換電路而 與I / 〇 (輸入輸出）緩衝器相連接。 在上述正規陣列之字線，如上所述因陽極電壓設定在 v C C/2，設有作爲非易失模態所動作之記憶格。以這 些非易失模態動作之記憶格係使用作爲不良位址記憶陣列 ，而在連接於該陣列所結合之字線上之正規陣列有不良位 元時，使用於記憶這些不良位元所對應的Y位址。亦即， 上述X解碼器電路X — D E C之輸出信號，換言之，因在 動態型RAM之字線上以非易失模態實行動作，連接有實 質上使用作爲可程式ROM的記憶格，而可簡化作爲這種 可程式R 0M所動作之強介質記憶格的位址選擇電路者。 例如對記憶陣列之字線交叉1 2條位元線，而在該交叉部 設置以易失模態所動作的上述記憶格。 在該構成中，藉動態型RAM之正規陣列的X系統位 址選擇動作，同時地實行使用作爲可程式ROM的不良位 址記憶陣列的存取，而從上述1 2條位元線输出對應於不 良之Y位址的1與0之信號。該信號係藉讀出放大器 S A 2放大而供應在比較電路之一方的輸入，而與由Y位 址緩衝器所輸出之Y位址信號相比較》 如上所述，使用強介質構成記憶格，在藉該陽極電極 壓V P L之設定俾切換成易失模態與非易失模態時，係使 用作爲記憶不良位址之可程式R 0M所動作的不良位址記 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· '訂 經濟部中央標準局員工消費合作社印製 -22 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（20 ) 憶陣列，及以正規陣列與冗餘陣列相同構成的記憶格所構 成。但是，如上所述，使用作爲可程式ROM之部分係爲 了成爲非易失模態，在正規模態及冗餘模態之部分，板極 電極係被分離》但是正規陣列及冗餘陣列係不一定在易失 模態下動作。亦即，不良位址記憶陣列係爲了記憶不良位 址須爲非易失模態作爲條件，惟正規陣列及冗餘陣列係若 作爲記憶體所要求之功能爲非易失，則在非易失模態實行 動作。如此，正規陣列及冗餘陣列在非易失模態實行動作 時，因上述陽極電壓係設成相同之V c c/2，因此不須 要如上述之電氣式之分離。 在作爲上述可程式R OM實行動作之不良位址記憶陣 列，若如上所述，在特定之字線存有1個隨機缺陷格時， 則在對應於該字線之位址記憶存有缺陷格之Y位址。在字 線上未存在缺陷格時則不實行寫入，而此時之Y位址係成 爲例如全部0的初期資料。因此，在各字線上未存有缺陷 時，Y位址信號被視作在對應於全部0之位址存有缺陷格 ，而代替正規陣列選擇有冗餘陣列》 在此，在記憶之Y位址追加一位元之旗標，藉在該位 元寫入1，以表示記憶之Y位址爲不良位址也可以。在此 時，僅從不良位址記憶陣列所輸出之旗標爲1時’比較電 路之輸出信號才有效。作成如此，則在各字線之未存有缺 陷時，可防止在對應於不良位址記憶陣列之記憶格的初期 資料的位址被視爲存有缺陷格者。 在圖圖中，在以黑圈所表示之位置上存有隨機缺陷格 1 3.-- (請先閎讀背面之注意事項再填寫本頁) -* Γ *—— 本紙張尺度適用中國國家標準（CNS ) A4規格（210><297公釐） -23 - 經濟部中央梂準局員工消費合作社印製 A7 B7 五、發明説明（21 ) 時，由存有缺陷格之字線（X位址），指定不良位址記憶 陣列而記憶字線上之Y位址。因採用這種構成’即使具有 如約1 6M位元之大記憶容量的動態型RAM，對1個缺 陷格只要記憶1 2位元所成的Y位址即可以。在如上述之 動態型RAM時，因X系統之位址爲約4K，因此作爲不 良位址記憶陣列，只要具有4Kxl2=48K位元之較 小記憶容量。 在如上述之約4 Κ條之字線上具有各1個爲止之缺陷 格作爲條件，由如上所述具有4 8 Κ位元之記憶容量的不 良位址記憶陣列與實行12位元之比較動作的一個比較器 CMP，及一列分量之冗餘格所成的冗餘陣列可救濟最大 約4 Κ位元之缺陷。此時，在以位元線單位實行缺陷位元 線之缺陷救濟的冗餘位元線即使產生上述缺陷格也可救濟 該缺陷格。由於採用這種不良位址之皆定方式，可得到爲 了特定隨機缺陷格所用之記憶電路的簡化及檢出對缺陷格 之存取的比較電路的大幅度簡化。 本實施例之動態型RAM的X系統之位址選擇動作， 係存有上述缺陷的正規陣列時，則與冗餘陣列同時實行存 取。如此，藉輸入Y系統之位址信號判定爲不良時，則藉 由切換電路實行切換。亦即，利用Y系統之位址選擇時間 而爲了將缺陷格切換冗餘格者，而可成爲高速化記憶存取 時間。如此，若存有缺陷時，因與未存有時在時間上無相 差，因此可將施行缺陷救濟時之記憶存取成爲高速者》 在本實施例中，因不良位址記憶陣列係如使用如上所 本紙張尺度逋用中國國家梂準（CNS )八4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 -24 _ 經濟部中央標準局員工消費合作社印製 ^02540 ΑΊ _Β7__ 五、發明説明（22 ) 述之強介質記憶格，因此與對正規陣列之寫入可同樣地實 行寫入。由此，可簡單地施行上述不良位址的寫入。而且 在本發明之半導體記載裝置搭載於系統之狀態，即使產生 如上所述之缺陷格時，設置寫入模態，可將如上所述之不 良位址實現在系統上之缺陷救濟。 作爲上述可程式ROM之動作的領域，係使用作爲如 上所述之不良位址記憶區之外，也可記憶關鍵資訊也可以 。如此，對應於此，將正規陣列與冗餘陣列係作爲第1:記 憶陣列與第2記億陣列，而隨上述關鍵資訊可選擇性地存 取第1記憶陣列或第2記憶陣列也可以。 亦即，若在記憶存取時事先在比較部输入關鍵資訊， 則對於相對應於上述冗餘陣列部分之第2記憶陣列可實行 記憶存取。此乃可利用於用以禁止例如依不知上述關鍵資 訊之第三者實行第2記憶區之存取所用。或是，在相同位 址空間設置兩個記憶區，藉上述關鍵資訊之輸入一面存取 相同位址空間一面可實行不相同種類之資料的輸入，输出 。上述關鍵資訊係可在位元線單位予以分配，在設定關鍵 資訊若與上述缺陷救濟相同地相對應Y位址時，則在所指 定之每一 Y位址可存取第1記憶區或第2記憶區之任何一 區。 在第9圖表示本發明的半導體記憶裝置之記億陣列之 其他實施例的電路圖。本實施例之記億陣列係與如上所述 之D RAM幾乎相同。但是，記憶格之電容器膜係與上述 同樣地以強介質構成，在斷開電源時作爲強介質之自發分 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I----^------、裝------訂 (請先閲讀背面之注意事項再填寫本頁) -25 - A7 __B7 五、發明説明（23 ) 極之方向可保持非易失資訊。在導通電源之後，也可將上 述非易失資訊變換成作爲電容器之位元線側之節點S N 9 (i ， j)等之電位的易失資訊。 在本實施例中，藉由兩個M〇 S F E T及兩個電容器 來構成記憶格。相輔地設定上述兩個電容器之分極方向及 節點電位，而藉由差動讀出放大器SA9 ( j )等檢知此 等。又如上述第4圓，由一個MO S F E T與一個電容器 構成記憶格也可以。此時，在強介質記憶模態時設有僞格 «亦即，在第4圖之實施例中雖省略，惟設有兩條僞字線 ，而在與相輔之位元線之間設有僞格。 在本實施例中，信號F/DS i ng爲低電平時，亦 即，強介質記憶模態（非易失模態）時，則讀出放大器 SA9 (j)等之電動線及位元線DL9 (j)等之事先 充電電平係成爲0V » —方面，信號F/DS i n g爲高 電平時，亦即，DRAM模態（易失模態）時，則線 SA9 ( j )等之驅動線DL9 ( j )等之事先充電電平 係成爲Vc c/2。 經濟部中央標準局貝工消費合作社印製 -----..---^--f 裝------訂 (請先閱讀背面之注意事項再填寫本頁) 以上之動作，係將事先充電信號線P C L 9隨F/ DS i ng之電平，連接於〇V事先充電電路PCVS9 (j )等或V c c/2事先充電電路PCHD9 ( j )等 之任一電路來實行。使用如本實施例之記憶陣列時’則如 下所述，則在非易失模態，導通電源後之讀出（恢復）非 易失資訊係與在易失模態之讀出動作同樣地可實行。 在上述非易失模態中，一般係作爲V c c/2陽極’ 本&張尺度適用中國國家梂準（0泌）八4規格（210乂297公釐） " -26 - 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（24 ) V c c/2之位元線事先充電之DRAM而可動作，結果 ’沒有隨資訊讀出的強介質電容器膜之分極反轉，可避免 隨分極反轉之膜劣化或降低讀出速度。又，因電容器節點 之電位與強介質電容器膜之分極方向係經常相對應。外觀 上不但動作作爲DRAM而且即使斷開電源，可存留作爲 非易失資訊，可實行也可對應於意外之斷開電源的非易失 動作者。 在第1 0圖表示本發明的半導體記憶裝置之記憶陣列 之另一實施例的電路圖。在本實施例中，與上述第9圖之 實施例不相同，事先充電電路PC9 ( j )係共用在0V 事先充電與V c c/2事先充電，將給與事先充電電平之 電源線藉信號F/DS i n g可切換成〇V (V s s )或 V c c / 2。 在第1 1圖，表示用以說明本發明的半導體記憶裝置 之動作所用的動作波形圖。在同圖，表示第9圖或第1 0 圖之實施例的強介質記憶體模態之導通電源時的動作波形 圖。當導通電源時，與一般之DARA同樣地，陽極電壓 PL9係成爲Vc c/2之電平。在此期間，因字線 WL 9 (0)等之電位係被抑制在0V之非選擇電平，因 此隨陽極電壓P L 9之上昇，強介質電容器之位元線側之 存儲節點SN9 (0，r) ，SN9 (0，J) B等之電 位也昇壓至接近Vc c/2。 上述存儲節點SN9(0，y) ，SN9(〇，J) B等係隨字線WL9 (〇)之選擇電平因M0SFET在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 (請先聞讀背面之注意事項再填寫本頁) -裝· 訂 -27 - 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（25 ) 斷開狀態而呈浮動狀態，因此，隨上述陽極電壓P L 9之 上昇在強介質電容器不會施以大電壓，因此，作爲強介質 電容器膜之分極方向的非易失資訊不會被破壞。 事先充電信號線P C L 9係成爲高電平，對應於信號 F/DS i ng成爲低電平，讀出放大器SA9 ( j )等 之驅動線及位元線DL9 ( j )等係事先充電成0V。位 址計數器係初期設定在0。各信號線、電源線及位址計數 器係穩定在以上之初期狀態之時刻t 1 ，開始再調用動作 。亦即，信號C E係在晶片選擇狀態之高電平時，將信號 RF S Η成爲高電平。亦即，開始更新動作。 在藉C B R設定上述更新動作之起動者，而藉C B R 進入上述更新模態。進入如上述之更新模態時，信號 P C L 9成爲低電平，而位元線係成爲0V之浮動狀態。 字線，例如將WL9(◦)成爲比Vcc較高之 Vch。位元線DL(j) ，DL(j)B等之電位係在 0V，電容器之存儲節點SN9 (0，j ) ，SN9 (0 ，y) B等係在接近Vc c/2之電位，因此依照電容器 容量與位元線寄生容量之比，位元線電位係上昇至0V與 V c c/2之間的中間值。此時，起因於兩個相輔之電容 器之分極方向呈相反，在位元線對DL9(y) ，DL9 (j ) B等之電位產生相差。此理由係因陽極PL 9之電 位係V c c/2，因此，在兩個電容器施加相同方向之電 場，而分極方向係最後整齊在相同方向。在分極反轉之一 方的電容器，過分流進補償該分極電荷之電荷。使實效上 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 -28 - 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（26 ) 之電容器容量會增大。因此連接於分極反轉之一方的電容 器的位元線之電位接近至Vc c/2 » 若在相輔之位元線電位產生如上述之微小電位差時， 藉差動讀出放大器SA9(j)等檢知該電位差。亦即， 將驅動線S A 9驅動成V c c，並將相輔位元線之電位放 大成0V與Vc c。放大後將字線WL9 (0)之電位恢 復成0V，則在電容器之存儲節點SN9 ( j ) ，SN9 (j ) B等，保持有相對應於導通電源前之電容器膜分極 方向的0V或Vc c之資訊。 最後將事先充電信號線P C L 9及讀出放大器驅動線 S A P 9等之電位恢復或0V。在此，對於連接於一個字 線WL 9 (0)的所有記憶格，在時刻t 2結束再調用動 作。藉將上述更新信號RF S Η復位成低電平，與在 DRAM之更新動作同樣地，使位址計數器將位址信號遞 增成+1 ，藉將上述信號RFSH成爲高電平，對應於下 一位址之字線WL 9 ( 1 )成爲選擇電平，施行連接於這 種字線WL 9 ( 1 )的記憶格之再調用動作》如上所述對 於所有記憶格藉實行再調用（更新）動作，使非易失資訊 恢復作爲信號電位。雖並沒有特別加以限制，惟在上述再 調用動作之後，位元線電壓D L 9係從如上述之0V事先 充電切換成V c c/2事先充電。

由上述之實施例所得到之作用效果係如下所述。亦良P 9 (1 )因具有強介質之資訊記憶用電容器及位址選擇 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----^---_—{装— (請先閱讀背面之注$項再填寫本頁) 訂 -29 — 經濟部中央標準局員工消費合作社印製 A7 _B7 五、發明説明（27 ) 用MO S F E T所成的記憶格係在字線及位址線之交點具 備矩陣配置所成的複數記憶墊塊；將形成於這種記憶墊塊 內之資訊記憶用電容器之一方電極共通化所成的陽極電極 之電位可程式成與傳送至連接有上述記憶格之位元線的二 進位寫入信號無關地在強介質未產生分之反轉的第1電壓 或可程式成對應於傳送至連接有上述記憶格之位元線的二 進位寫入信號在強介質產生分極之反轉的第2電壓，對應 於所管理之資料種類因只要記憶對應於在一個半導體記憶 裝置之內部可程式地設定非易失部分與易失部分所決定之 記憶區的資料，因此，可得到具有使用上極方便之非易失 記憶功能的半導體記憶裝置之效果。又因易失部分係沒有 隨再調用或重寫等所產生之分極反轉的膜疲勞，因此可將 如主記憶體頻繁地產生重寫之資料記憶在易失部分，可得 到高可靠性的半導體記憶裝置之效果。 (2 )藉記憶電路，及解碼從位址端子所输入之位址 信號而選擇上述記憶電路的位址選擇電路，及從資料端子 輸入對應於上述第1與第2電壓之二進位信號的資料輸入 電路實行可程式上述陽極電壓而設定第1與第2電壓的電 路，因可軟體地設定易失/非易失領域，因此可得具有使 用上極方便之半導體記憶裝置之效果。 (3)上述記憶電路係在各記憶墊塊使用對應於一對 一的正反器電路，上述第1電壓定常地供應在陽極電極， 且藉設於一字線之複數記憶格記憶上述二進位信號，在剛 投入電源之後產生選擇上述字線之選擇動作及記憶格與正 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .^^1 »11 ^^1 !11 ^^1 - -I ^^1 - sf ^^1 (請先聞讀背面之注意事項再填寫本頁) -30 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（28 ) 反器電路的位址信號，藉同步於位址計數器之計數動作而 設定於對應上述複數記憶格之記憶資訊記憶的正反器電路 ，因此，可得到自動地實行投入電源時之易失/非易失設 定的效果》 (4 )因鄰接配置施加有上述第1電壓之記憶墊塊與 施加有上述第2電壓之記憶墊塊，在這種記憶墊塊之位元 線間設置實行在字線單位之信號傳送的傳送電路，因此， 可得到互相高速地可轉送資料之效果。 (5 )因將上述第1與第2電壓成爲相同電壓，使被 傳送至位元線之寫入信號對應於上述第1與第2電壓而相 對地變化，可得到可共用化陽極電壓之效果。 (6 )因被供應於上述位元線之寫入信號係由如電路 之接地電位之低電平與如電源電壓之髙電平所構成，上述 第1電壓係電路之接地電位，上述第2電壓係成爲電源電 壓之1 /2之電壓，因此，可得到可形成以簡單構成設定 易失/非易失模態之效果。 (7 )因上述記憶電路係使用僅可施行只有一次之程 式的記憶手段所構成，因此，可得到可簡化設定易失/非 易失領域之電路之效果。 (8 )因具有強介質之資訊記憶用電容器及位址選擇 用MO S F E T所成的記憶格係在字線及位元線之交點具 備矩陣配置所成的複數記憶墊塊；具有形成於記憶墊塊內 之正規電路及構成冗餘電路之資訊記憶用電容器之一方的 電極共用化所成的第1陽極電極，具有形成於上述相同記 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂- -31 - 五、發明説明（29 ) 憶墊塊內而以字線單位構成記憶有Y系統之不良位址之不 良位址記憶部的資訊記憶用電容器之一方的電極共用化所 成的第2陽極電極，將上述第1陽極電極之電位設定在第 1或第2之電壓，將上述第2陽極電壓設定於第2電壓， 上述第1電壓係成爲與傳送至上述記憶格所連接之位元線 的二進位寫入信號無關地在強介質不產生分極之反轉的電 壓，而第2電壓係成爲對應於傳送至上記憶格所連接之位 元線的二進位寫入信號俾在強介質產生分極之反轉的電壓 ，設置比較從上述不良位址記憶部所讀出之信號與Y位址 ，若一致則切換成冗餘電路的冗餘救濟電路，因此，可得 到可有效率地實行在位元單位之缺陷救濟之效果。又，在 本發明之半導體記憶裝置搭載於系統之狀態下，即使產生 缺陷格，若設置寫入不良位址之模態，則可得到可實現在 系統上之缺陷救濟之效果。 (9 )因具有強介質之資訊記憶用電容器及位址選擇 用MO S F E T所成的記憶格係在字線及位址線之交點具 備矩陣配置所成的複數記憶墊塊；具有形成於記憶墊塊內 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 之第1記憶電路及構成第2記憶電路之資訊記憶用電容器 之一方的電極共用化所成的第1陽極電極，具有形成於上 述相同記憶墊塊內而以字線單位構成記憶有關鍵字之記憶 部的資訊記憶用電容器之一方的電極共用化所成的第2陽 極電極，將上述第1陽極電極之電壓設定在第1或第2之 電壓，將上述第2陽極電壓設定於第2電壓，上述第1電 壓係成爲與傳送至上述記億格所連接之位元線的二進寫入 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -32 - A7 ______B7 _ 五、發明説明（3〇 ) 信號無關地在強介質不產生分極之反轉的電壓，而第2電 壓係成爲對應於傳送至上述記憶格所連接之位元線二進位 寫入信號俾在強介質產生分極之反轉的電壓，比較上述關 鍵字與從外部所供應之關鍵字，依照該比較結果來選擇上 述第1或第2記憶電路中之任一電路，因此，可得到具有 使用關鍵字之新穎之記憶存取功能的半導體記憶裝置之效 果》 經濟部中央標準局員工消費合作社印製 -----„---^--{·裝------訂 (請先閱讀背面之注意事項再填寫本頁) 以上，依照實施例具體地說明由本發明人所作之發明 ’惟本案發明係不被限定於上述實施例，當然在未超越其 要旨之範圍內可作各種變更。例如，記憶容量係如上所述 ’除了具有如1 G位元之大記憶容量者以外，適用於如約 1 6 Μ位元之較小規模之半導體記憶裝置者也可以。又， 在較低速之資料處理裝置係易失部分使用作爲兌現記憶體 ，非易失部分使用作爲主記憶體也可以。又，使用作爲兌 現記憶體之部分，係將位元線之微小信號藉放大 MO S F Ε Τ予以放大而使用輸入於差動之讀出放大器之 所謂直接讀出方式俾高速地實行也可以。本發明係廣泛地 可利用於將使用強介質電容器膜之電容器使用作爲記憶手 段的半導體記憶裝置。 〔發明之效果〕 簡單地說明藉在本案所揭示之發明中代表性者所得到 之效果，則如下所述。亦即，具有強介質之資訊記憶用電 容器及位址選擇用MO S F Ε I所成的記憶格係在字線及 本^張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） " -33 - Α7 _____Β7 五、發明説明（31 ) 位址線之交點具備矩陣配置所成的複數記憶墊塊；將形成 於道種記憶墊塊內之資訊記憶用電容器之一方電極共通化 所成的陽極電極之電位可程式成與傳送至連接有上述記憶 格之位元線的二進位寫入信號無關地在強介質未產生分極 之反轉的第1電壓或可程式成對應於傳送至連接有上述記 憶格之位元線的二進位寫入信號在強介質產生分極之反轉 的第2電壓，對應於所管理之資料種類因只要記憶對應於 在一個半導體記憶裝置之內部可程式地設定非易失部分與 易失部分所決定之記憶區的資料，因此，可得到具有使用 上極方便之非易失記憶功能的半導體記憶裝置之效果。又 因易失部分係沒有隨再調用或重寫等所產生之分極反轉的 膜疲勞，因此可將如主記憶體頻繁地產生重寫之資料記憶 在易失部分，可得到高可靠性的半導體記憶裝置之效果。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注$項再填寫本頁) 藉記憶電路，及解碼從位址端子所輸入之位址信號而 選擇上述記憶電路的位址選擇電路，及從資料端子輸入對 應於上述第1與第2電壓之二進位信號的資料輸入電路實 行可程式上述陽極電壓而設定第1與第2電壓的電路，因 可軟體地設定易失/非易失領域，因此可得具有使用上極 方便之半導體記憶裝置。 上述記憶電路係在各記憶墊塊使用對應於一對一的正 反器電路，上述第1電壓定常地供應在陽極電極，且藉設 於一字線之複數記憶格記憶上述二進位信號，在刪投入電 源之後產生選擇上述字線之選擇動作及記憶格與正反器電 路的位址信號，藉同步於位址計數器之計數動作而設定於 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） -34 - 40 40 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（32 ) 對應上述複數記憶格之記憶資訊記憶的正反器電路，因此 ，可得到自動地實行投入電源時之易失/非易失設定。 因鄰接配置施加有上述第1電壓之記憶墊塊與施加有 上述第2電壓之記憶墊塊，在這種記憶墊塊之位元線間設 置實行在字線單位之信號傳送的傅送電路，因此，可得到 '互相高速地可轉送資料。 因將上述第1與第2電壓成爲相同電壓，使被傅送至 位元線之寫入信號對應於上述第1與第2電壓而相對地變 化，可得到可共用化陽極電壓。 因被供應於上述位元線之寫入信號係由如電路之接地 電位之低電平與如電源電壓之髙電平所構成，上述第1電 壓係電路之接地電位，上述第2電壓係成爲電路電壓之1 /2之電壓，因此，可得到可形成以簡單構成設定易失/ 非易失模態。 因上述記憶電路係使用僅可施行只有一次之程式的記 憶手段所構成*因此*可得到可簡化設定易失/非易失領 域之電路。 因具有強介質之資訊記憶用電容器及位址選擇用 MO S F E T所成的記億格係在字線及位元線之交點具備 矩陣配置所成的複數記憶墊塊；具有形成於記憶墊塊內之 正規電路及構成冗餘電路之資訊記憶用電容器之一方的電 極共用化所成的第1陽極電極，具有形成於上述相同記憶 墊塊內而以字線單位構成記憶有Y系統之不良位址之不良 位址記憶部的資訊記憶用電容器之一方的電極共用化所成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 -35 - 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（33 ) 的第2陽極電極，將上述第1陽極電極之電位設定在第1 或第2之電壓，將上述第2陽極電壓設定於第2電壓，上 述第1電壓係成爲與傳送至上述記憶格所連接之位元線的 二進位寫入信號無關地在強介質不產生分極之反轉的電壓 ，而第2電壓係成爲對應於傳送至上述記憶格所連接之位 元線的二進位寫入信號俾在強介質產生分極之反轉的電壓 ，設置比較從上述不良位址記憶部所讀出之信號與Y位址 ，若一致則切換成冗餘電路的切換電路，因此，可得到可 有效率地實行在位元單位之缺陷救濟之效果。又，在本發 明之半導體記憶裝置搭載於系統之狀態下，即使產生缺陷 格，若設置寫入不良位址之模態，則可得到可實現在系統 上之缺陷救濟》 因具有強介質之資訊記憶用電容器及位址選擇用 MO S F E T所成的記憶格係在字線及位元線之交點具備 矩陣配置所成的複數記憶墊塊；具有形成於記憶墊塊內之 第1記憶電路及構成第2記憶電路之資訊記憶用電容器之 一方的電極共用化所成的第1陽極電極，具有形成於上述 相同記憶墊塊內而以字線單位構成記憶有關鍵字之記憶部 的資訊記憶用電容器之一方的電極共用化所成的第2陽極 電極，將上述第1陽極電極之電壓設定在第1或第2之電 壓，將上述第2陽極電壓設定於第2電壓，上述第1電壓 係成爲與傅送至上述記憶格所連接之位元線的二進入寫入 信號無關地在強介質不產生分極之反轉的電壓，而第2電 壓係成爲對應於傳送至上述記憶格所連接之位元線二進位 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 -36 - 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（34 ) 寫入信號俾在強介質產生分極之反轉的電壓，比較上述關 鍵字與從外部所供應之關鍵字，依照該比較結果來選擇上 述第1或第2記憶電路中之任一電路，因此，可得到有使 用關鍵字之新穎之記憶存取功能的半導體記憶裝置。 〔圖式之簡單說明〕 第1圖係表示本發明所適用的半導體記憶裝置之一實 施例的概略構成圖。 第2圖係表示本發明的半導體記憶裝置之記憶墊塊電 位設定電路之一實施例的概略方塊圖》 第3圚係表示本發明的半導體記憶裝置之一個記憶墊 塊之一實施例的方塊圖。 第4圖係表示第3圖之記憶陣列部之一實施例的主要 電路圖， 第5 (A)圖係表示設於本發明之半導體記憶裝置之 易失/非易失墊塊選擇暫存器及其選擇電路之一實施例的 概略電路圖， 第5(B)圖係表示設於本發明之半導體記憶裝置之 易失/非易失墊塊選擇暫存器及其選擇電路之其他實施例 的概略電路圖， 第6圖係表示本發明之半導體記憶裝置之其他實施例 的概略構成圖， 第7圖係表示用以說明本發明的半導體記億裝置之易 失模態與非易失模態之記憶格之動作狀態所用的特性圖。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 裝. 、?τ- -37 - A7 ____B7 五、發明説明（35 ) 例之 施列 實陣 他憶 其 記 之 之 置 置 裝 裝 憶 憶 記 記 豊 鼴 導 導 半 半 之 之 明 明 發 發 本 本 示 示 表，表 係圖係 圖成圖 8 構 9 第略第 概 的 列 1ml 憶 記 之 置 裝 憶 記 體 導 半 之 明 發 ， 本 圖示 路表 電係 的圖 例 ο 施 1 實第 他 其 之 置 裝 憶 記 體 導 半 之 明 發 本 明 說 ，以。 圖用圖 路示形 電表波 的係作 例圖動 施 1 的 實 1 用 一 第所 另 作 之 動 L I Y R A 關 開 W S 壓 一ί ptr 極 — 陽 明 ： 說 L 之 P 號 V 圖

Y R A

C E D 器 大 放 ~ 出 ο 讀 F F ) » j器 ( 碼 9 解 A Y S : ， C A E s D ， Y 列， 陣器 :碼 R 解 1^1- ml nn ^^^1 ^ϋϋ In I ^^1 n (請先閲讀背面之注意事項再填寫本頁)

-.-II

6 F F D Η c p 路 S φ&Γ 憶 C 記 P ( , 器} 反 j 正 < 9 j 路 ✓(V 1鑑 鵞 9 電 S 充 V 先 C 事 P : 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -38 -

Claims (1)

1. 8 8 88 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 附件一：第84106210號專利申請案 中文申請專利範圍修正本 > i 民國85年3月修正:‘ 1 . 一種半導體記憶裝置，係具有複數記憶墊塊，及 分別對應於上述複數記憶墊塊所設置的複數陽極電極，及 分別對應於上述複數記憶墊塊所設置的複數記憶電路的半 導體記憶裝置，其特徵爲： 各該上述複數記億墊塊係包括：複數字線，及複數位 元線，及對應於上述複數字線與上述複數位元線之交點所 設置的複數記憶格； •各該上述複數記憶格係包括：具有强介質膜之資訊記 憶用電容器及位址選擇用MOSFET; 上述資訊記憶用電容器的一對電極中之一方電極係結 合於對應在該資訊記憶用電容器所包括之記憶墊塊的陽極 電極； 在各陽極電極，依據保持在對應於該陽極電極的記憶 電路之資料選擇性地施加第1電壓或第2電壓； 在上述陽極電極施加上述第1電壓時，結合於上述陽 極電極的上述資訊記憶用電容器係未依照施加於位元線的 二進位寫入信號而無法實行分極反轉； 在上述陽極電極施加上述第2電壓時，結合於上述陽 極電極的上述資訊記憶用電容器係依照施加於位元線的二 進位寫入信號而可實行分極反轉者。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ----------------- (請先閱讀背面之注意事項再填寫本頁) 訂 矣 經濟部中央標準局貞工消费合作社印製 A8 B8 C8 D8々、申請專利範圍 2. 如申請專利範圍第1項所述之半導體記億裝置， 其中，又包括： 接收位址信號的位址端子，及 資料端子，及 解碼上述位址信號並選擇上述複數記憶電路的第1解 碼電路； 從上述資料端子所輸入之二進位信號寫入在對應於上 述位址信號的記憶電路。 3. 如申請專利範圍第2項所述之半導體記憶裝置， 其中，又包括： 複數第2記憶格，及 解碼上述位址信號並選擇上述複數第2記憶格的第2 解碼電路，及 投入電源時，在上述第1解碼電路及上述第2解碼電 路施加第2位址信號的位址計數器； 對應於上述第2位址信號的第2記億格之資料，被轉 送至對應於上述位址信號的記憶電路。 4·如申請專利範圍第1項所述之半導體記憶裝置， 其中，又包括： 結合於對應在施加有上述第1電壓之陽極電極的記憶 墊塊之位元線與對應在施加有上述第1電壓之陽極電極的 記憶墊塊之位元線與對應在施加有上述第2電壓之陽極電 極的記憶墊塊之位元線之間，而在字線單位實行資料傳送 的傳送電路者。 (請先閲讀背面之注意事項再填寫本頁) 」 裝· 訂 本紙張尺度適用中國國家揉準（CNS ) ΑΊ規格（210X297公釐） 經濟部中央標準局員工消费合作社印製 A8 B8 C8 D8 六、申請專利範圍 5. 如申請專利範圍第1項所述之半導體記億裝置， 其中，上述第1電壓與上述第2電壓係成爲相同電壓，施 加於位元線的二進位之寫入信號電平係隨著被保持在上述 記憶電路之資料形成可變者。 6. 如申請專利範圍第1項所述之半導體記憶裝置， 其中，施加於上述位元線的二進位之寫入信號係接地電位 與電源電位；1述第1電位係上述接地電位；上述第2電 壓係上述接地電壓與上述電源電壓之間的電壓者。 7. 如申請專利範圍第1項所述之半導體記億裝置， 其中，上述複數記憶電路係包括僅可施行一次寫入的記憶 手段者。 8 . —種半導體記憶裝置，係具有： 包括複數第1字線，與複數第1位元線，及對應於上 述第1字線與上述複數第1位元線之交點所設置的複數第 1記憶格的第1記憶墊塊，及 包括複數第2字線，與複數第2位元線，及對應於上 述第2字線與上述複數第2位元線之交點所設置的複數第 1記憶格的第2記憶墊塊，及 結合於上述複數之第1位元線的第1選擇電路，及 結合於上述複數之第2位元線的第2選擇電路，及 對應於上述第1記憶墊塊所設置的第1記憶電路，及 對應於上述第2記憶墊塊所設置的第2記憶電路的半 導體記憶裝置，其特徵爲： 上述複數第1記憶格分別包括第1選擇Μ 〇 S F E T 本紙張尺度逋用中國國家標準（CNS )八4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 A8 B8 C8 D8

   ，及可分極且具有一對電極的第l電容器， 上述第1電容器的上述一對電極中一方電極係結合％ 上述第1選擇MOS FET的源極汲極路徑之一方， 上述複數第2記憶格分別包括第2選擇MOSFEt ，及可分極且具有一對電極的第2電容器， 上述第2電容器的上述一對電極中一方電極係 上述第2選擇MO S F ET的源極汲極路徑之一方 上述第1選擇電路係保持在上述第1記憶電路 爲第1資料時，在上述複數第1位元線給與第1電 2電壓， 上述第1選擇電路係保持在上述第1記憶電路 爲第2資料時，在上述複數第1位元線給與第3電 4電壓， 上述第2選擇電路係保持在上述第2記億電路 爲第1資料時，在上述複數第2位元線給與上述第 或上述第2電壓， 經濟部中央標準局貝工消費合作社印製 結合於 的資料 壓或第 的資料 壓或第 的資料 1電應 的資料 3電壓 ----------1¾.-- Γ靖先閲讀背面之注意事項再填寫本耳j •訂 上述第2選擇電路係保持在上述第2記憶電路 爲第2資料時，在上述複數第2位元線給與上述第 或上述第4電壓。 9 . 一種半導體記憶裝置，係具有： 包括複數第1字線，與複數第1位元線，及對應於± 述第1字線與上述複數第1位元線之交點所設置的複數第 1記憶格的第1記憶墊塊，及 ‘包括複數第2字線，與複數第2位元線，及對應於上 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ABCD 經濟部中央標準局貝工消费合作社印策 七、申請專利範圍 述第2字線與上述複數第2位元線之交點所設置的複數第 1記憶格的第2記憶墊塊，及 對應於上述第1記憶墊塊所設置的第1配線，及 對應於上述第2記憶墊塊所設置的第2配線，及 結合於上述第1配線的第1控制電路，及 結合於上述第2配線的第2控制電路，及 對應於上述第1記憶墊塊所設置的第1記憶電路，及 對應於上述第2記憶墊塊所設置的第1記憶電路的半 導體記憶裝置，其特徵爲： 上述複數第1記憶格分別包括第1選擇MOSFET ，及可分極且具有一對電極的第1電容器， 上述第1電容器的上述一對電極中一方電極係結合於 上述第1選擇MO S F E T的源極汲極路徑之一方，而上 述第1電容器之上述一對電極中之另一方電極係結合於上 述第1配線， 上述複數第2記憶格分別包括第2選擇MOS F ET ，及可分極且具有一對電極的第2電容器， 上述第2電容器的上述一對電極中一方電極係結合於 上述第2選擇MOS FET的源極汲極路徑之一方，而上 述第2電容器之上述一對電極中之另一方電極係結合於上 述第2配線， 上述第1控制電路係依據保持在上述第1記憶電路之 資料，在上述第1配線施加第1電壓或第2電壓， 上述第2控制電路係依據保持在上述第2記憶電路之 本紙張尺度逋用中國國家橾準（CNS ) A4规格（21.0X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 Φ Φ 經濟部中央標準局男工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 資料，在上述第2配線施加上述第1電壓或上述第2電壓 0 1 0.如申請專利範圍第2項所述之半導體記憶裝置 ，其中， 上述第1電容器爲第1分極狀態時，在上述第1配線 施加上述第1電壓時‘，上述第1電容器係形成可分極反轉 >上述第1電容器爲第2分極狀態時，在上述第1配線 施加上述第1電壓時，上述第1電容器係形成可分極反轉 上述第1電容器爲上述第1分極狀態時，在上述第1 配線施加上述第2電壓時，上述第1電容器係形成可分極 反轉， .上述第1電容器爲上述第2分極狀態時，在上述第1 配線施加上述第2電壓時，上述第1電容器係形成無法分 極反轉， 上述第2電容器爲上述第1分極狀態時，在上述第2 配線施加上述第1電壓時，上述第1電容器係形成可分極 反轉， 上述第2電容器爲上述第2分極狀態時，在上述第2 配線施加上述第1電壓時，上述第1電容器係形成可分極 反轉， 上述第2電容器爲上述第1分極狀態時，在上述第2 配線施加上述第2電壓時，上述第1電容器係形成可分極 本紙張尺度逋用中國國家榇準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 -訂 A8 B8 C8 D8 々、申請專利範圍 反轉， 上述第2電容器爲上述第2分極狀態時，在上述第2 配線施加上述第2電壓時，上述第1電容器係形成無法分 極反轉。 (請先閲讀背面之注意事項再填寫本頁) 」 S1T 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家梯準（CNS ) A4規格（210 X 297公釐）