TW201908839A - 顯示裝置及電子裝置 - Google Patents

顯示裝置及電子裝置 Download PDF

Info

Publication number
TW201908839A
TW201908839A TW107140632A TW107140632A TW201908839A TW 201908839 A TW201908839 A TW 201908839A TW 107140632 A TW107140632 A TW 107140632A TW 107140632 A TW107140632 A TW 107140632A TW 201908839 A TW201908839 A TW 201908839A
Authority
TW
Taiwan
Prior art keywords
insulating layer
pixel
layer
film
semiconductor layer
Prior art date
Application number
TW107140632A
Other languages
English (en)
Other versions
TWI687748B (zh
Inventor
久保田大介
窪田勇介
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201908839A publication Critical patent/TW201908839A/zh
Application granted granted Critical
Publication of TWI687748B publication Critical patent/TWI687748B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提供一種配向不良被降低的顯示裝置。此外，本發明提供一種包括孔徑比高且能夠增大電荷容量的電容元件的顯示裝置。此外，本發明提供一種包括孔徑比高且電荷容量大的電容元件且配向不良被降低的顯示裝置。本發明是一種在區劃為掃描線、資料線以及電容線的區域中具有像素的顯示裝置，該像素包括：夾在反電極與像素電極之間的液晶層；形成在液晶層中的間隔物；以及連接到像素電極的電晶體，該像素電極具有凹部，由間隔物及凹部控制液晶層的配向方向。

Description

顯示裝置及電子裝置
本說明書等所公開的發明係關於一種顯示裝置及包括該顯示裝置的電子裝置。
近年來，隨著以智慧手機為首的可攜式資訊終端的迅速普及，終端本身的高性能化也迅速進展。螢幕的大型化及高清晰化日趨增加，隨著螢幕的清晰度的提高，顯示裝置的功耗受到重視。作為顯示裝置，例如典型為使用液晶元件的液晶顯示裝置。在液晶顯示裝置中，在行方向及列方向配置的像素內設置有：作為切換元件的電晶體；與該電晶體電連接的液晶元件；以及與該液晶元件並聯連接的電容元件等。
作為構成上述電晶體的半導體膜的半導體材料，通常使用非晶矽或多晶矽等矽半導體。
另外，呈現半導體特性的金屬氧化物(以下也稱為氧化物半導體)也是能夠用於電晶體的半導體膜的半導體材料。例如，已公開有一種使用氧化鋅或In-Ga-Zn 類氧化物半導體製造電晶體的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在顯示裝置中，若像素周邊的步階部等的凹凸較大，容易發生液晶層的配向不良。該配向不良例如容易沿著與電晶體連接的掃描線及資料線以及像素電極附近的步階部的邊緣發生。因此，需要由遮光膜(即黑矩陣，也被稱為BM)覆蓋能夠用作顯示區的像素的開口的一部分。因此，像素的孔徑比被降低，而使影像的顯示品質降低。
為了減少上述配向不良，通常使用有機樹脂等對起因於電晶體等的步階部等的凹凸進行平坦化處理。
然而，當作為構成電晶體的半導體材料使用氧化物半導體時，由於若有機樹脂所包含的雜質(典型為水分等)混入到該氧化物半導體中會給半導體特性帶來不良影響，因此存在著採用盡可能地不使用有機樹脂的結構製造顯示裝置的課題。
另外，當使顯示裝置高清晰化時，一個像素尺寸變小，而將多個像素配置於顯示裝置。在高清晰度的顯示裝置中，例如，當作為液晶元件的配向控制進行藉由摩擦處理的配向控制時，一個像素尺寸較小，由於需要對 多個像素全部進行配向控制，因此存在著發生配向不良的概率變高而使顯示裝置的良率下降的課題。
另外，當在顯示裝置中設置有電容元件時，在該電容元件中，一對電極之間設置有介電膜，一對電極中的至少一個往往是由構成電晶體的閘極電極、源極電極或汲極電極等的導電膜形成的。在施加電場的情況下，電容元件的電容值越大，能夠將液晶元件的液晶分子的配向保持為固定的期間越長。在顯示靜態影像的顯示裝置中，能夠延長該期間意味著能夠降低改寫影像資料的次數，由此可以期待減少功耗。
為了增大電容元件的電荷容量，可以增大電容元件的佔有面積，具體地可以增大一對電極彼此重疊的面積。但是，在上述顯示裝置中，當為了增大一對電極彼此重疊的面積而增大導電膜的面積時，像素的孔徑比降低，而使影像顯示品質下降。此外，當使顯示裝置高清晰化時，因為一個像素尺寸變小，所以難以增大電容元件的面積。
鑒於上述課題，本發明的一個方式的目的之一是提供一種配向不良被降低的顯示裝置。此外，本發明的一個方式的目的之一是提供一種包括孔徑比高且能夠增大電荷容量的電容元件的顯示裝置。此外，本發明的一個方式的目的之一是提供一種包括孔徑比高且電荷容量大的 電容元件且配向不良被降低的顯示裝置。
本發明的一個方式是一種在區劃為掃描線、資料線以及電容線的區域中具有像素的顯示裝置，該像素包括：夾在反電極與像素電極之間的液晶層；形成在液晶層中的間隔物；以及連接到像素電極的電晶體，該像素電極具有凹部，由間隔物及凹部控制液晶層的配向方向。
藉由由間隔物及凹部控制液晶層的配向方向，可以以不進行摩擦處理的方式控制液晶層的配向。由於間隔物及凹部分別獨立地形成在多個像素中，因此即使在將液晶顯示裝置高清晰化的情況下也可以減少各像素中的液晶層的配向不良。
另外，藉由將形成像素電極之前的基底膜(例如絕緣層)開口，並沿著該絕緣層的開口形成像素電極，可以在像素電極中形成上述凹部。
注意，本發明的一個方式的製造顯示裝置的製造方法也屬於本發明的一個方式。
根據本發明的一個方式，可以提供一種配向不良被降低的顯示裝置。此外，可以提供一種包括孔徑比高且能夠增大電荷容量的電容元件的顯示裝置等。此外，可以提供一種包括孔徑比高且電荷容量大的電容元件且配向不良被降低的顯示裝置。
101‧‧‧像素
102‧‧‧基板
103‧‧‧電晶體
105‧‧‧電容元件
105a‧‧‧電容元件
105b‧‧‧電容元件
105c‧‧‧電容元件
105d‧‧‧電容元件
107‧‧‧掃描線
109‧‧‧資料線
111‧‧‧半導體層
113‧‧‧導電層
115‧‧‧電容線
117‧‧‧開口
119‧‧‧半導體層
119a‧‧‧半導體層
119b‧‧‧半導體層
119c‧‧‧半導體層
121‧‧‧像素電極
121d‧‧‧像素電極
127‧‧‧絕緣層
129‧‧‧絕緣層
131‧‧‧絕緣層
133‧‧‧絕緣層
135‧‧‧配向膜
140‧‧‧開口
140a‧‧‧開口
140b‧‧‧開口
140c‧‧‧開口
152‧‧‧基板
154‧‧‧遮光層
156‧‧‧著色層
158‧‧‧絕緣層
160‧‧‧導電層
162‧‧‧配向膜
164‧‧‧液晶層
166‧‧‧間隔物
170‧‧‧液晶元件
207‧‧‧閘極電極
209‧‧‧電極
213‧‧‧電極
215a‧‧‧氮化物絕緣層
215b‧‧‧氧化物絕緣層
228‧‧‧閘極絕緣層
229‧‧‧氧化物絕緣層
231‧‧‧氧化物絕緣層
233‧‧‧氮化物絕緣層
241‧‧‧開口
242‧‧‧開口
250‧‧‧電晶體
251‧‧‧閘極電極
260‧‧‧電晶體
288‧‧‧閘極絕緣層
291‧‧‧閘極電極
292‧‧‧電極
293‧‧‧開口
294‧‧‧開口
302‧‧‧像素部
304‧‧‧驅動電路部
304a‧‧‧閘極驅動器
304b‧‧‧源極驅動器
306‧‧‧保護電路
307‧‧‧端子部
308‧‧‧像素電路部
402‧‧‧基板
407‧‧‧導電層
419‧‧‧導電層
421‧‧‧電極
431‧‧‧絕緣層
452‧‧‧基板
460‧‧‧電極
464‧‧‧液晶層
466‧‧‧間隔物
500‧‧‧緩衝器
507a‧‧‧導電層
507b‧‧‧導電層
509a‧‧‧導電層
509b‧‧‧導電層
511_1‧‧‧半導體層
511a_1‧‧‧半導體層
511a_2‧‧‧半導體層
511b‧‧‧半導體層
513a‧‧‧導電層
513b‧‧‧導電層
517a‧‧‧導電層
517b‧‧‧導電層
519‧‧‧導電層
521‧‧‧開口
522‧‧‧開口
523‧‧‧開口
524‧‧‧開口
525‧‧‧開口
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧儲存介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
8000‧‧‧顯示模組
8001‧‧‧上部覆蓋物
8002‧‧‧下部覆蓋物
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光
8008‧‧‧光源
8009‧‧‧圖框
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中： 圖1是說明本發明的一個方式的顯示裝置的像素周邊的俯視圖；圖2是說明本發明的一個方式的顯示裝置的像素的剖面圖；圖3是說明本發明的一個方式的顯示裝置的像素的剖面圖；圖4是說明本發明的一個方式的顯示裝置的像素的剖面圖；圖5A至圖5C是說明本發明的一個方式的顯示裝置的製造方法的剖面圖；圖6A和圖6B是說明本發明的一個方式的顯示裝置的製造方法的剖面圖；圖7A和圖7B是說明本發明的一個方式的顯示裝置的製造方法的剖面圖；圖8A和圖8B是說明本發明的一個方式的顯示裝置的製造方法的剖面圖；圖9是說明本發明的一個方式的顯示裝置的像素周邊的俯視圖；圖10是說明本發明的一個方式的顯示裝置的像素周邊的俯視圖；圖11是說明本發明的一個方式的顯示裝置的像素周邊的俯視圖；圖12A和圖12B是說明顯示裝置的塊圖及電路圖；圖13是說明顯示模組的圖； 圖14A至14H是說明電子裝置的圖；圖15是說明用於實施例的計算的顯示裝置的結構的剖面圖；圖16是說明穿透率的計算結果的圖；圖17是說明穿透率的計算結果的圖；圖18A至圖18C是說明電晶體的一個方式的俯視圖及剖面圖；圖19A至圖19C是說明電晶體的一個方式的俯視圖及剖面圖；圖20A和圖20B是說明本發明的一個方式的顯示裝置的驅動電路的一個例子的電路圖及俯視圖；圖21A和圖21B是說明本發明的一個方式的顯示裝置的驅動電路的一個例子的剖面圖；圖22是說明實施例的顯示裝置的顯示的圖；圖23A和圖23B是說明實施例的像素的觀察結果的圖；圖24是說明電阻率的溫度依賴性的圖。
本發明的選擇圖為圖3。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式及其詳細內容可以被變換為各種各樣的形式。此外，本發 明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。
在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部分並省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加符號。
在本說明書所說明的各圖式中，各結構的大小、膜的厚度或區域為容易理解而有時被誇大。因此，本發明並不一定限定於圖式中的比例。
在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等中所記載的序數詞與用於特定本發明的一個方式的序數詞有時不一致。
另外，本發明中的“源極”及“汲極”的功能在電路工作的電流方向變化的情況等下，有時互相調換。因此，在本說明書中，“源極”及“汲極”可以被互相調換。
實施方式1
在本實施方式中，參照圖1至圖11對本發明的一個方式的顯示裝置進行說明。
〈顯示裝置的結構例子〉
圖1示出顯示裝置中的像素周邊的俯視圖。注意，在 圖1所示的俯視圖中，為了避免圖式的繁雜而省略構成要素的一部分。
在圖1中，在區劃為掃描線107、資料線109以及電容線115的區域中包括像素101。此外，掃描線107在與資料線109大致正交的方向(圖中左右方向)上延伸地設置。資料線109在與掃描線107大致正交的方向(圖中上下方向)上延伸地設置。電容線115在大致平行於資料線109的方向延伸地設置。
電晶體103形成在與掃描線107重疊的位置，並設置在掃描線107與資料線109交錯的區域中。電晶體103至少包括具有通道形成區的半導體層111、閘極電極、閘極絕緣層(圖1中未圖示)、源極電極以及汲極電極。
另外，掃描線107也被用作電晶體103的閘極電極，資料線109也被用作電晶體103的源極電極。導電層113被用作電晶體103的汲極電極，藉由開口117與像素電極121電連接。此外，下文在指電晶體103的閘極電極時有時會記載為掃描線107，在指電晶體103的源極電極時有時會記載為資料線109。
電容元件105由如下層構成：比電晶體103所包括的半導體層111的導電率高且具有透光性的半導體層119；具有透光性的像素電極121；以及作為介電層而包括在電晶體103中且具有透光性的絕緣層(圖1中未圖示)。也就是說，電容元件105具有透光性。此外，以接 觸於半導體層119上的方式設置有電容線115，並且電容線115與半導體層119電連接。此外，半導體層119上形成有開口140。開口140藉由對設置在半導體層119上的絕緣層(圖1中未圖示)進行加工來形成。此外，以覆蓋開口140的一部分的方式形成有像素電極121，所以像素電極121具有凹部。
另外，像素101內設置有間隔物166，可以藉由間隔物166及上述像素電極121的凹部控制液晶層的配向。
另外，在圖1中例示出兩個像素，像素101和相鄰於像素101的像素(圖1中的像素101左側的像素)共同使用電容線115。此外，電容元件105在像素101和相鄰於像素101的像素中以電容線115為中心左右對稱地配置。藉由採用這種配置方法，能夠減少電容線115的數量，而可以提高高清晰的顯示裝置的孔徑比，所以是較佳的。
在此，作為像素101的剖面形狀，圖2示出圖1所示的點劃線A1-A2間的剖面圖，圖3示出點劃線B1-B2間的剖面圖，圖4示出點劃線C1-C2間的剖面圖。
圖2所示的顯示裝置的剖面結構為如下。
基板102上設置有用作電晶體103的閘極電極的掃描線107。掃描線107上設置有用作電晶體103的閘極絕緣層的絕緣層127。在絕緣層127上的與掃描線107重疊的位置上設置有半導體層111，半導體層111被 用作電晶體103的通道形成區。此外，絕緣層127上設置有與半導體層111在同一製程中形成的半導體層119。在半導體層111及絕緣層127上設置有用作電晶體103的源極電極的資料線109及用作電晶體103的汲極電極的導電層113。資料線109、半導體層111、導電層113、半導體層119以及絕緣層127上設置有用作電晶體103的保護絕緣層的絕緣層129及絕緣層131。絕緣層129及絕緣層131中設置有到達半導體層119的開口140，並且絕緣層129及絕緣層131的端部的一部分以覆蓋半導體層119的端部的方式形成。以覆蓋絕緣層131及半導體層119的方式形成有絕緣層133。絕緣層129、絕緣層131以及絕緣層133中設置有到達導電層113的開口117，開口117及絕緣層133上設置有像素電極121。絕緣層133及像素電極121上設置有配向膜135。
圖3所示的顯示裝置的剖面結構為如下。
基板102上設置有掃描線107。掃描線107上設置有絕緣層127。絕緣層127上設置有半導體層119。絕緣層127上的與掃描線107重疊的位置上設置有導電層113。絕緣層127、半導體層119以及導電層113上設置有絕緣層129及絕緣層131。絕緣層129及絕緣層131中設置有到達半導體層119的開口140，並且絕緣層129及絕緣層131的端部以覆蓋半導體層119的端部的方式形成。以覆蓋半導體層119、絕緣層131以及開口140的方式設置有絕緣層133。絕緣層133上設置有像素電極 121。絕緣層133及像素電極121上設置有配向膜135。
圖4所示的顯示裝置的剖面結構為如下。
基板102上設置有絕緣層127。絕緣層127上設置有半導體層119。半導體層119上設置有電容線115。電容線115及半導體層119上設置有絕緣層133。絕緣層133上設置有像素電極121及像素電極121d。絕緣層133、像素電極121以及像素電極121d上設置有配向膜135。
像素電極121d被用作與像素101相鄰的像素(圖1中的像素101的左側的像素)的像素電極。如圖4所示，在像素101和相鄰於像素101的像素中可以共同使用半導體層119。換言之，半導體層119的至少一部分連結於相鄰於像素101的像素。注意，雖然在像素101和相鄰於像素101的像素中共同使用半導體層119及開口140，但是因為像素電極121與像素電極121d是分開的，所以在相鄰於像素101的像素中由半導體層119、絕緣層133以及像素電極121d形成電容元件105d。
另外，在圖2至圖4所示的顯示裝置中，以與基板102對置的方式設置有基板152。在基板102與基板152之間夾有液晶層164。在基板152的下方形成有遮光層154、著色層156、絕緣層158、導電層160以及配向膜162。形成有著色層156的區域成為像素101中的開口，而被用作顯示區域。
另外，在圖2至圖4所示的顯示裝置中，由 像素電極121、配向膜135、液晶層164、配向膜162以及導電層160構成液晶元件170。換言之，由像素電極121及導電層160夾著液晶層164。此外，導電層160被用作液晶元件170的反電極。藉由對像素電極121及導電層160施加電壓，液晶元件170利用液晶層164的光學調變作用控制光的透過或非透過。注意，不一定必須設置配向膜135及配向膜162，可以根據用於液晶層164的材料而不設置配向膜135及配向膜162。
另外，在圖2至圖4所示的顯示裝置中，由半導體層119、絕緣層133以及像素電極121形成電容元件105。半導體層119被用作電容元件105的一個電極，還可以被用作相鄰的電容元件的一個電極。像素電極121被用作電容元件105的另一個電極，與相鄰的電容元件的另一個電極分開地形成。
另外，在圖2及圖3所示的顯示裝置中，由於像素電極121以覆蓋設置有開口140的絕緣層129及絕緣層131的形狀的方式形成在絕緣層133上，因此像素電極121具有凹部。
在圖2及圖3所示的顯示裝置中，以與導電層160接觸的方式形成有間隔物166。間隔物166用來控制液晶層164的膜厚度(盒厚：cell gap)，並且具有控制液晶層164的配向的功能。
在此，參照圖3對控制液晶層164的配向的方法進行說明。
圖3所示的箭頭示意性地示出液晶層164受到的起因於步階部的配向的影響。明確而言，液晶層164受到起因於間隔物166的步階及起因於像素電極121所具有的凹部的步階的影響。
如上所述，本發明的一個方式的顯示裝置可以不另行形成肋等突起物而利用間隔物166的步階及像素電極121所具有的凹部的步階來控制液晶層164的配向。此外，間隔物166及像素電極121所具有的凹部由於分別獨立地形成在顯示裝置所包括的多個像素中，因此不進行摩擦處理而在各像素中分別控制液晶層164的配向。因此，可以提供一種配向不良被降低的優良的顯示裝置。
另外，為了降低步階的影響，本實施方式所示的顯示裝置的像素101不使用平坦化膜。因此，作為電晶體的半導體層，例如當使用氧化物半導體層時，也因為有可能混入到該氧化物半導體層的雜質(例如，有機樹脂所包含的水等)被減少，所以可以提供可靠性高的顯示裝置。因此，藉由使用本發明的一個方式的顯示裝置，可以使用配向不良被降低且可靠性高的電晶體，所以可以提供一種顯示品質高的顯示裝置。
在下面所示的顯示裝置的製造方法中詳細說明圖1至圖4所示的本發明的一個方式的顯示裝置的其他構成要素。
〈顯示裝置的製造方法〉
參照圖5A至圖7B，下面說明圖1至圖4所示的顯示裝置的製造方法。此外，在圖5A至圖7B中，以圖2所示的顯示裝置的剖面結構為例進行說明。
首先，準備基板102。作為基板102，使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。從量產的觀點來看，作為基板102較佳為使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或第十代(2950mm×3400mm)等的母玻璃。因為在處理溫度高且處理時間長的情況下母玻璃大幅度收縮，所以當使用母玻璃進行量產時，較佳的是，在600℃以下，較佳為在450℃以下，更佳為在350℃以下的溫度下進行製程中的加熱處理。
接著，在基板102上形成導電層，藉由對該導電層以殘留所希望的區域的方式進行加工，形成掃描線107。然後，在基板102及掃描線107上形成絕緣層127。然後，在絕緣層127上形成半導體層，藉由對該導電層以殘留所希望的區域的方式進行加工，形成半導體層111及半導體層119(參照圖5A)。
作為用於掃描線107的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。此外，用於掃描線107的材料既可以是單層結構又可以是兩層以上的疊層結構。例如，可以舉出在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化 鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構以及依次層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化膜。掃描線107例如可以利用濺射法形成。
作為絕緣層127，例如使用氮氧化矽膜、氮化矽膜、氧化鋁膜等即可，使用PE-CVD設備以疊層或單層設置。在作為絕緣層127採用疊層結構的情況下，較佳的是，使用缺陷少的氮化矽膜作為第一氮化矽膜，在第一氮化矽膜上設置氫釋放量及氨釋放量少的氮化矽膜作為第二氮化矽膜。其結果是，可以抑制包含在絕緣層127中的氫及氮移動或擴散到半導體層111及半導體層119。
絕緣層127例如可以使用氧化矽膜、氧氮化矽膜等，並且使用PE-CVD設備以疊層或單層設置。
作為絕緣層127，例如可以採用如下疊層結構：形成厚度為400nm的氮化矽膜，然後形成厚度為50nm的氧氮化矽膜。當在真空中連續地形成該氮化矽膜和該氧氮化矽膜時，可以抑制雜質的混入，所以是較佳的。此外，在與掃描線107重疊的位置上的絕緣層127被用作電晶體103的閘極絕緣層。注意，氮氧化矽是指氮含量比氧含量多的絕緣材料，而氧氮化矽是指氧含量比氮含量多的絕緣材料。
絕緣層127被用作電晶體103的閘極絕緣 層。藉由作為閘極絕緣層採用上述結構，例如可以獲得如下效果。與氧化矽膜相比，氮化矽膜的相對介電常數高，為了得到相等的靜電容量所需要的厚度大，所以可以增加閘極絕緣層的物理厚度。因此，可以抑制電晶體103的絕緣耐壓的下降。再者，藉由提高絕緣耐壓，可以抑制電晶體103的靜電破壞。
半導體層111及半導體層119較佳為使用氧化物半導體，作為該氧化物半導體較佳為包括至少含有銦(In)、鋅(Zn)和M(M表示Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等元素)的以In-M-Zn氧化物表示的膜。或者，較佳為包含In及Zn的兩者。為了減小使用該氧化物半導體的電晶體的電特性的偏差，氧化物半導體較佳為除了In和/或Zn之外還含有穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為構成半導體層111及半導體層119的氧化物半導體，例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In- Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。
作為半導體層111及半導體層119的成膜方法，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、脈衝雷射沉積(Pulsed Laser Deposition：PLD)法、ALD(Atomic Layer Deposition：原子層沉積)法等。
作為半導體層111及半導體層119，當形成氧化物半導體膜時，較佳為盡可能地降低膜中的氫濃度。為了降低氫濃度，例如在利用濺射法形成膜的情況下，不僅對成膜室進行高真空排氣而且還需要進行濺射氣體的高度純化。藉由作為用作濺射氣體的氧氣體或氬氣體使用高度純化到露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的氣體，可以儘量防止水分等被引入到氧化物半導體膜中。
另外，為了去除殘留在成膜室內的水分，較 佳為使用吸附型真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，也可以使用具備冷阱的渦輪泵。由於低溫泵對如氫分子、水(H2O)等包含氫原子的化合物、包含碳原子的化合物等進行排氣的能力較高，所以可以降低在利用低溫泵進行了排氣的成膜室中形成的膜所包含的雜質濃度。
另外，作為半導體層111及半導體層119，在藉由濺射法形成氧化物半導體膜的情況下，用於成膜的金屬氧化物靶材的相對密度(填充率)為90%以上且100%以下，較佳為95%以上且100%以下。藉由使用相對密度高的金屬氧化物靶材，可以形成緻密的膜。
另外，為了降低有可能包含在氧化物半導體膜中的雜質的濃度，在將基板102保持為高溫的狀態下作為半導體層111及半導體層119形成氧化物半導體膜也是有效的。將加熱基板102的溫度設定為150℃以上且450℃以下，較佳為將基板溫度設定為200℃以上且350℃以下即可。
接著，較佳為進行第一熱處理。第一熱處理可以在250℃以上且650℃以下、較佳為300℃以上且500℃以下的溫度下，在惰性氣體氛圍中、在含有10ppm以上的氧化氣體的氛圍中或者在減壓狀態下執行。另外，第一熱處理可以按照以下的方式執行：在惰性氣體氛圍中執行熱處理之後，在含有10ppm以上的氧化氣體的氛圍中執行第一熱處理以便補償脫離的氧氣。藉由第一熱處理，可以提高用於半導體層111及半導體119的氧化物半導體 的結晶度，並且從絕緣層127、半導體層111及半導體層119中去除氫或水等雜質。第一熱處理可以在半導體層111及半導體層119被加工成島狀之前執行。
接著，在絕緣層127、半導體層111以及半導體層119上形成導電膜，藉由對該導電膜以殘留所希望的區域的方式進行加工，形成資料線109及導電層113。注意，電晶體103在這步驟形成(參照圖5B)。
另外，在圖式中，雖然未圖示，但是圖1及圖4所示的電容線115可以在形成資料線109及導電層113的同時形成。
作為能夠用於資料線109及導電層113的導電膜的材料，可以使用如下材料並以單層或疊層形成：由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢構成的單質金屬或以上述金屬為主要成分的合金。例如，可以舉出如下結構：在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；在銅-鎂-鋁合金膜上層疊銅膜的兩層結構；在鈦膜或氮化鈦膜上層疊鋁膜或銅膜，在其上還形成鈦膜或氮化鈦膜的三層結構；以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜，在其上還形成鉬膜或氮化鉬膜的三層結構等。此外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。導電膜例如可以利用濺射法形成。
接著，在絕緣層127、半導體層111、半導體層119、資料線109以及導電層113上形成絕緣層129及絕緣層131(參照圖5C)。
作為絕緣層129及絕緣層131可以使用含有氧的無機絕緣材料，以便提高與用作半導體層111的氧化物半導體之間的介面的特性。絕緣層129及絕緣層131能夠例如利用PE-CVD法來形成。
可以將絕緣層129的厚度設定為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。可以將絕緣層131的厚度設定為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
另外，因為絕緣層129及絕緣層131可以使用同種材料的絕緣膜，所以有時無法明確地確認到絕緣層129與絕緣層131之間的介面。因此，在本實施方式中，以虛線圖示出絕緣層129與絕緣層131之間的介面。注意，在本實施方式中，雖然說明了絕緣層129與絕緣層131雙層結構，但是不侷限於此，例如，也可以採用絕緣層129的單層結構、絕緣層131的單層結構或三層以上的疊層結構。
接著，藉由對絕緣層129及絕緣層131以殘留所希望的區域的方式進行加工，形成開口140。(參照圖6A)。
注意，以至少使半導體層119露出的方式形成開口140。在本實施方式中，藉由開口140使半導體層119露出。作為開口140的形成方法，例如可以利用乾蝕刻法。注意，作為開口140的形成方法，不侷限於此而可 以採用濕蝕刻法或組合乾蝕刻法與濕蝕刻法的形成方法。
例如，作為開口140的形成方法，當利用乾蝕刻法作為半導體層119使用氧化物半導體膜時，有時在該氧化物半導體膜中形成氧缺陷。
注意，將在氧化物半導體膜中形成氧缺陷的元素作為雜質元素進行說明。作為雜質元素的典型例子，有氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素等。作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。
接著，以覆蓋絕緣層131、半導體層119以及開口140的方式形成絕緣層133。另外，絕緣膜133具有沿著開口140的凹部(參照圖6B)。
絕緣層133是使用能夠防止諸如水分、鹼金屬或鹼土金屬等來自外部的雜質擴散到氧化物半導體層中的材料來形成的膜，並且其中含有氫。因此，當絕緣層133的氫擴散到半導體層119時，在半導體層119中氫與氧鍵合或氫與氧缺陷鍵合而產生為載子的電子。其結果是，半導體層119成為導電性增高且具有透光性的導電層。注意，在本實施方式中，改變在半導體層119的導電性增高之前及之後的陰影來進行圖示。
下面對被用作半導體層119的導電性高的氧化物半導體膜進行說明。
〈導電性高的氧化物半導體膜〉
當對形成有氧缺陷的氧化物半導體添加氫時，氫進入氧缺陷的位點而在傳導帶附近形成施體能階。其結果是，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在傳導帶附近具有施體能階的氧化物半導體。因此，起因於該施體能階的吸收的影響小，而對可見光具有與氧化物半導體膜相同程度的透光性。
在此，參照圖24說明使用氧化物半導體形成的膜(以下稱為氧化物半導體膜(OS))及使用氧化物導電體形成的膜(以下稱為氧化物導電體膜(OC))的各自電阻率的溫度依賴性。在圖24中，橫軸示出測定溫度，縱軸示出電阻率。此外，圓圈示出氧化物半導體膜(OS)的測定結果，方塊示出氧化物導電體膜(OC)的測定結果。
以如下方法製造包含氧化物半導體膜(OS)的樣本：在玻璃基板上，藉由使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜，在其上藉由使用原子個數比為In：Ga：Zn=1：4：5的濺射靶材的濺射法形成厚度為20nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行熱處理，並且在氧化物膜上利用電漿CVD法形成氧氮化矽膜。
此外，以如下方法製造包含氧化物導電體膜 (OC)的樣本：在玻璃基板上，藉由使用原子個數比為In：Ga：Zn=1：1：1的濺射靶材的濺射法形成厚度為100nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行熱處理，並且在氧化物膜上利用電漿CVD法形成氮化矽膜。
從圖24可知，氧化物導電體膜(OC)的電阻率的溫度依賴性低於氧化物半導體膜(OS)的電阻率的溫度依賴性。典型的是，80K以上且290K以下的氧化物導電體膜(OC)的電阻率的變化率為低於±20%。或者，150K以上且250K以下的電阻率的變化率為低於±10%。也就是說，氧化物導電體是簡並半導體，可以推測其傳導帶邊緣能階與費米能階一致或大致一致。因此，可以將氧化物導電體膜用作電容元件的一個電極。
在本實施方式中，例示出從與半導體層119接觸地形成的絕緣層133引入氫的方法，但是並不侷限於該方法。例如，可以在用作電晶體103的通道的半導體層111上設置遮罩，並且對沒有被該遮罩覆蓋的區域引入氫。例如，可以利用離子摻雜裝置等來將氫引入到半導體層119內。
作為絕緣層133的一個例子，可以使用厚度為150nm以上且400nm以下的氮化矽膜、氮氧化矽膜等。在本實施方式中，作為作絕緣層133，使用厚度為150nm的氮化矽膜。
另外，為了提高阻擋性，較佳為在高溫下形 成上述氮化矽膜，例如較佳為在基板溫度為100℃以上且基板的應變點的溫度以下，更佳為在300℃以上且400℃以下的溫度下加熱形成。當在高溫下形成上述氮化矽膜時，有時會發生氧從用作半導體層111的氧化物半導體中脫離並且載子濃度增加的現象，因此採用不會發生該現象的溫度。
接著，藉由對絕緣層129、絕緣層131及絕緣層133以殘留所希望的區域的方式進行加工，形成開口117(參照圖7A)。
以使導電層113露出的方式形成開口117。作為開口117的形成方法，例如可以利用乾蝕刻法。注意，作為開口117的形成方法，不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法與濕蝕刻法的形成方法。
接著，以覆蓋開口117的方式在絕緣層133上形成導電層，對該導電層以殘留所希望的區域的方式進行加工，形成像素電極121。此外，電容元件105在此步驟形成。此外，像素電極121沿著藉由開口140形成的絕緣層129及絕緣層131的凹部在絕緣層133上形成。因此，像素電極121具有凹部(參照圖7B)。
作為能夠用於像素電極121的導電層，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。此外，能夠 用於像素電極121的導電層例如可以利用濺射法形成。
電容元件105的一個電極是與用於電晶體103的半導體層111形成在同一表面上的半導體層119，半導體層119是有透光性的半導體膜。此外，電容元件105的介電膜是設置在電晶體103的半導體層111的上方的具有透光性的絕緣層133。此外，電容元件105的另一個電極是電連接於電晶體103的具有透光性的像素電極121。如上所述，電容元件105可以與電晶體103形成在同一表面上，也就是說可以在同一製程中形成。
因此，因為電容元件105具有透光性，所以可以在像素101內的形成有電晶體103的區域以外的區域大面積地形成電容元件105。因此，根據本發明的一個方式，可以得到孔徑比被提高且電荷容量被增大的顯示裝置。此外，藉由提高孔徑比可以得到顯示品質優良的顯示裝置。
藉由上述製程可以形成基板102上的電晶體103及電容元件105。
接著，下面說明在與基板102對置地設置的基板152上形成的結構。
首先，準備基板152。作為基板152可以援用基板102的材料。接著，在基板152上形成遮光層154、著色層156及絕緣層158(參照圖8A)。
作為遮光層154，較佳為具有遮蔽在特定波長區域內的光的功能，並且能夠使用金屬膜或包含黑色顏料 等的有機絕緣膜等。作為著色層156，較佳是使在特定波長區域內的光透過的著色層，例如，能夠使用使在紅色波長範圍內的光透過的紅色(R)濾色器、使在綠色波長範圍內的光透過的綠色(G)濾色器、使在藍色波長範圍內的光透過的藍色(B)濾色器等。在所希望的位置上使用各種材料並利用印刷法、噴墨法、使用光微影技術的蝕刻法等分別形成遮光層154及著色層156。
作為絕緣層158，可以使用丙烯酸類樹脂等有機絕緣膜。藉由形成絕緣層158，例如可以抑制著色層156中所包含的雜質等擴散到液晶層164一側。注意，絕緣層158並不一定必須形成，也可以採用不形成絕緣層158的結構。
接著，在絕緣層158上形成導電層160。然後，在導電層160上的所希望的區域中形成間隔物166(參照圖8B)。
作為導電層160，可以援用能夠用於像素電極121的材料。
間隔物166是藉由對絕緣層進行選擇性地蝕刻而獲得的柱狀間隔物，並且它是為了控制液晶層164的厚度(盒厚(cell gap))而設置的。例如，作為間隔物166，較佳為將柱狀的間隔物形成為圓形、橢圓形、三角形、四角形或五角以上的多角形。此外，作為間隔物166，例如可以使用丙烯酸類樹脂、聚醯亞胺類樹脂等有機材料，或者氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化 矽膜、氧化鋁膜、氮化鋁膜等無機材料來形成。此外，間隔物166的厚度(也成為高度)為0.5μm以上且10μm以下，較佳為1.0μm以上且4μm以下。
另外，在本發明的一個方式中，由間隔物166控制液晶層164的配向方向，所以較佳的是，在圖8A和圖8B所示的剖面圖中，間隔物166的錐形角d為45°以上且低於90°，更佳為60°以上且85°以下。注意，當間隔物166包括多個錐形角d時，至少一個錐形角d在上述數值的範圍內即可。
藉由上述製程，可以形成基板152上的結構。
接著，在形成在基板102上的絕緣層133及像素電極121上形成配向膜135。此外，與形成在基板152上的導電層160及間隔物166接觸的方式形成配向膜162。配向膜135及配向膜162可以利用塗佈法等形成。然後，在基板102和基板152之間形成液晶層164。作為液晶層164的形成方法，可以使用分配器法(滴落法)或在將基板102與基板152貼合之後利用毛細現象注入液晶的注入法。
藉由上述製程，可以製造圖2所示的顯示裝置。
〈變形例子〉
在此，參照圖9至圖11對圖1所示的顯示裝置的像 素周邊的俯視圖的變形例子進行說明。注意，在圖9至圖11所示的俯視圖中，為了避免圖式的繁雜而省略構成要素的一部分。
此外，在圖9至圖11所示的像素周邊的俯視圖中，與圖1所示的顯示裝置相同的部分或具有相同的功能的部分由相同的元件符號表示而省略其詳細說明。
在圖9所示的顯示裝置的像素周邊的俯視圖中，其電容元件、開口及半導體層的形狀與圖1所示的俯視圖不同。更明確地說，圖9所示的顯示裝置包括電容元件105a。電容元件105a由如下層構成：比電晶體103所包括的半導體層111的導電率高且具有透光性的半導體層119a；具有透光性的像素電極121；以及作為介電層而包括在電晶體103中且具有透光性的絕緣層(圖9中未圖示)。也就是說，電容元件105a具有透光性。此外，半導體層119a上形成有開口140a。開口140a藉由對設置在半導體層119a上的絕緣層(圖9中未圖示)進行加工來形成。此外，以覆蓋開口140a的一部分的方式形成有像素電極121，所以像素電極121具有凹部。
另外，在圖9中例示出兩個像素，像素101和相鄰於像素101的像素(圖9中的像素101左側的像素)共同使用電容線115。此外，電容元件105a在像素101和相鄰於像素101的像素中以電容線115為中心左右對稱地配置。注意，作為與圖1所示的俯視圖的不同之處，在圖9所示的俯視圖中，半導體層119a及開口140a 與相鄰於像素101的像素連結的區域設置在像素101的下方。
在圖10所示的顯示裝置的像素周邊的俯視圖中，其電容元件、開口及半導體層的形狀與圖1所示的俯視圖不同。更明確地說，圖10所示的顯示裝置包括電容元件105b。電容元件105b由如下層構成：比電晶體103所包括的半導體層111的導電率高且具有透光性的半導體層119b；具有透光性的像素電極121；以及作為介電層而包括在電晶體103中且具有透光性的絕緣層(圖10中未圖示)。也就是說，電容元件105b具有透光性。此外，半導體層119b上形成有開口140b。開口140b藉由對設置在半導體層119b上的絕緣層(圖10中未圖示)進行加工來形成。此外，以覆蓋開口140b的一部分的方式形成有像素電極121，所以像素電極121具有凹部。
另外，在圖10中例示出兩個像素，像素101和相鄰於像素101的像素(圖10中的像素101左側的像素)共同使用電容線115。此外，電容元件105b在像素101和相鄰於像素101的像素中以電容線115為中心左右對稱地配置。注意，作為與圖1所示的俯視圖的不同之處，在圖10所示的俯視圖中，半導體層119b及開口140b與相鄰於像素101的像素連結的區域設置在像素101的中央附近。
在圖11所示的顯示裝置的像素周邊的俯視圖中，其電容元件、開口及半導體層的形狀與圖1所示的俯 視圖不同。更明確地說，圖11所示的顯示裝置包括電容元件105c。電容元件105c由如下層構成：比電晶體103所包括的半導體層111的導電率高且具有透光性的半導體層119c；具有透光性的像素電極121；以及作為介電層而包括在電晶體103中且具有透光性的絕緣層(圖11中未圖示)。也就是說，電容元件105c具有透光性。此外，半導體層119c上形成有開口140c。開口140c藉由對設置在半導體層119c上的絕緣層(圖11中未圖示)進行加工來形成。此外，以覆蓋開口140c的一部分的方式形成有像素電極121，所以像素電極121具有凹部。
另外，在圖11中例示出兩個像素，像素101和相鄰於像素101的像素(圖11中的像素101左側的像素)共同使用電容線115。此外，電容元件105c在像素101和相鄰於像素101的像素中以電容線115為中心左右對稱地配置。注意，作為與圖1所示的俯視圖的不同之處，在圖11所示的俯視圖中，半導體層119c及開口140c與相鄰於像素101的像素連結的區域以連續而不被分離的方式設置在像素101的上方至下方。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，對能夠應用於實施方式1所示的顯示裝置的電晶體及電容元件的氧化物半導體層的一個例子 進行說明。
<氧化物半導體層的結晶性>
以下說明氧化物半導體層的結構。
氧化物半導體層大致分為非單晶氧化物半導體層和單晶氧化物半導體層。非單晶氧化物半導體層包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體層、微晶氧化物半導體層及非晶氧化物半導體層等。
首先，對CAAC-OS膜進行說明。
CAAC-OS膜是包含多個結晶部的氧化物半導體層之一，大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成 CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的上表面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或上表面的方式排列。
注意，在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態，因此也包括角度為85°以上且95°以下的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或上表面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4 結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體層時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在不同結晶部之間無規律，但是c軸都朝向平行於被形成面或上表面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或上表面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或上表面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的上表面附近的結晶生長而形成時，有時上表面附近區域的結晶度高於被形成面附近區域的結晶度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以有時CAAC-OS膜中的結晶度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體層。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體層的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體層的金屬元素更強的矽等元素會從氧化物半導體層奪取氧來使氧化物半導體層的原子排列雜亂而成為導致結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(或分子半徑)大而在包含在氧化物半導體層內部時使氧化物半導體層的原子排列雜亂而成為結晶性降低的主要因素。此外，包含在氧化物半導體層中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS膜是缺陷態密度低的氧化物半導體層。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性變動小。
接著，對微晶氧化物半導體層進行說明。
在使用TEM觀察微晶氧化物半導體層時的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體層中含有的結晶部的尺寸大多為1nm以上且100nm以下 或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體層稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外，例如在使用TEM觀察nc-OS膜時，有時無法明確地確認到晶界。
在nc-OS膜的微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體層沒有差別。例如，在藉由其中利用使用直徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在藉由使用直徑大於結晶部的電子束(例如，50nm以上)來獲得的nc-OS膜的電子繞射(選區電子繞射)圖案中，觀察到光暈圖案。另一方面，在藉由使用其直徑近於或小於結晶部的電子束(例如，1nm以上且30nm以下)來獲得的nc-OS膜的電子繞射(也稱為奈米束電子繞射)圖案中，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體層高 的氧化物半導體層。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體層低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體方位的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
注意，氧化物半導體層例如也可以是包括非晶氧化物半導體層、微晶氧化物半導體層和CAAC-OS膜中的兩種以上的疊層膜。
<CAAC-OS膜的成膜方法>
CAAC-OS膜例如使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，由於該平板狀或顆粒狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
平板狀或顆粒狀濺射粒子例如平行於a-b面的面的等效圓直徑為3nm以上且10nm以下，厚度(垂直於a-b面的方向的長度)為0.7nm以上且小於1nm。此外，平板狀或顆粒狀濺射粒子也可以是平行於a-b面的面的形狀為正三角形或正六角形。在此，面的等效圓直徑是指等於面的面積的正圓的直徑。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由增高成膜時的基板溫度使濺射粒子在到 達基板之後發生遷移。明確而言，在將基板溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板溫度，使平板狀或顆粒狀的濺射粒子在到達基板時在基板上發生遷移，於是濺射粒子的平坦的面附著到基板。此時，在濺射粒子帶正電時濺射粒子互相排斥而附著到基板上，由此濺射粒子不會不均勻地重疊，從而可以形成厚度均勻的CAAC-OS膜。
藉由減少成膜時的雜質混入，可以抑制因雜質導致的結晶狀態的損壞。例如，降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，較佳為藉由增高成膜氣體中的氧比例並使電力最佳化，來減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為設定為100vol.%。
或者，CAAC-OS膜使用以下方法而形成。
首先，形成其厚度為1nm以上且小於10nm的第一氧化物半導體層。第一氧化物半導體層使用濺射法形成。明確而言，第一氧化物半導體層的形成條件如下：基板溫度為100℃以上且500℃以下，較佳為150℃以上且450℃以下；以及成膜氣體中的氧比例為30vol.%以上，較佳為100vol.%。
接著，進行加熱處理，以使第一氧化物半導體層形成為高結晶性第一CAAC-OS膜。將加熱處理的溫度設定為350℃以上且740℃以下，較佳為450℃以上且650℃以下。另外，將加熱處理的時間設定為1分鐘以上且24小時以下，較佳為6分鐘以上且4小時以下。加熱處理可以在惰性氛圍或氧化性氛圍中進行。較佳的是，先在惰性氛圍中進行加熱處理，然後在氧化性氛圍中進行加熱處理。藉由在惰性氛圍中進行加熱處理，可以在短時間內降低第一氧化物半導體層的雜質濃度。另一方面，藉由在惰性氛圍中進行加熱處理，有可能在第一氧化物半導體層中形成氧缺陷。在此情況下，藉由在氧化性氛圍中進行加熱處理，可以減少該氧缺陷。另外，也可以在1000Pa以下、100Pa以下、10Pa以下或1Pa以下的減壓下進行加熱處理。在減壓下，可以在更短時間內降低第一氧化物半導體層的雜質濃度。
藉由將第一氧化物半導體層的厚度設定為1nm以上且低於10nm，與厚度為10nm以上的情況相比可以藉由進行加熱處理而容易地使其結晶化。
接著，以10nm以上且50nm以下的厚度形成其組成與第一氧化物半導體層相同的第二氧化物半導體層。使用濺射法形成第二氧化物半導體層。明確而言，第二氧化物半導體膜的形成條件如下：基板溫度為100℃以上且500℃以下，較佳為150℃以上且450℃以下；以及成膜氣體中的氧比例為30vol.%以上，較佳為100vol.%。
接著，進行加熱處理，以使第二氧化物半導體層從第一CAAC-OS膜進行固相生長，來形成高結晶性第二CAAC-OS膜。將加熱處理的溫度設定為350℃以上且740℃以下，較佳為450℃以上且650℃以下。另外，將加熱處理的時間設定為1分鐘以上且24小時以下，較佳為6分鐘以上且4小時以下。加熱處理可以在惰性氛圍或氧化性氛圍中進行。較佳的是，先在惰性氛圍中進行加熱處理，然後在氧化性氛圍中進行加熱處理。藉由在惰性氛圍中進行加熱處理，可以在短時間內降低第二氧化物半導體層的雜質濃度。另一方面，藉由在惰性氛圍中進行加熱處理，有可能在第二氧化物半導體層中形成氧缺陷。在此情況下，藉由在氧化性氛圍中進行加熱處理，可以減少該氧缺陷。另外，也可以在1000Pa以下、100Pa以下、10Pa以下或1Pa以下的減壓下進行加熱處理。在減壓下，可以在更短時間內降低第二氧化物半導體層的雜質濃度。
經上述步驟，可以形成總厚度為10nm以上的CAAC-OS膜。可以將該CAAC-OS膜較佳為用作氧化物疊層中的氧化物半導體層。
接著，例如，說明被形成面由於不經過基板加熱等而處於低溫(例如，低於130℃，低於100℃，低於70℃或者室溫(20℃至25℃)左右)的情況下的氧化物膜的形成方法。
在被形成面處於低溫的情況下，濺射粒子不 規則地飄落到被成膜面。例如，由於濺射粒子不發生遷移，因此濺射粒子不規則地沉積到包括已經沉積有其他的濺射粒子的區域的區域上。換言之，藉由沉積濺射粒子而獲得的氧化物膜例如有時不具有均勻的厚度和一致的結晶定向。藉由上述方法獲得的氧化物膜由於維持一定程度的濺射粒子的結晶性，因此具有結晶部(奈米晶)。
另外，例如，在成膜時的壓力高的情況下，飛著的濺射粒子碰撞到氬等其他粒子(原子、分子、離子、自由基等)的頻率升高。如果飛著的濺射粒子碰撞到其他的粒子(再濺射(resputtering))，則有可能導致結晶結構的損壞。例如，濺射粒子在碰撞到其他的粒子時有可能無法維持平板狀或顆粒狀的形狀而被細分化(例如分成各原子的狀態)。此時，有時由濺射粒子分離的各原子沉積到被形成面上而形成非晶氧化物膜。
另外，當不採用作為出發點使用具有多晶氧化物的靶材的濺射法等，而採用使用液體進行成膜的方法或者使靶材等固體氣化而進行成膜的方法時，分離的各原子飛著沉積到被形成面上，因此有時形成非晶氧化物膜。另外，例如，當採用雷射燒蝕法時，由於從靶材釋放的原子、分子、離子、自由基、簇(cluster)等飛著沉積到沉積面上，因此有時形成非晶氧化物膜。
作為本發明的一個方式的包括在電阻元件及電晶體中的氧化物半導體層可以應用上述結晶狀態的任一種的氧化物半導體層。此外，在包括疊層結構的氧化物半 導體層的情況下，也可以使各氧化物半導體層的結晶狀態彼此不同。但是，作為用作電晶體的通道的氧化物半導體層，較佳為應用CAAC-OS膜。此外，包括在電阻元件中的氧化物半導體層由於雜質濃度比包括在電晶體中的氧化物半導體層的雜質濃度高，所以有時結晶性下降。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，參照圖12A和圖12B對本發明的一個方式的顯示裝置進行說明。另外，具有與實施方式1相同的功能的部分由相同的元件符號表示而省略詳細的說明。
圖12A所示的顯示裝置包括：具有像素中的顯示元件的區域(以下稱為像素部302)；配置在像素部302外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部304)；具有保護元件的功能的電路(以下稱為保護電路306)；以及端子部307。此外，也可以採用不設置保護電路306的結構。
驅動電路部304的一部分或全部較佳為形成在與像素部302同一的基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部304的一部分或全部不形成在與像素部302同一的基板上時，驅動電路部304的一部分或全部可以藉由COG或TAB安裝。
像素部302包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的矩陣狀的多個顯示元件的電路(以下稱為像素101)，驅動電路部304包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器304a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器304b)等驅動電路。
閘極驅動器304a具有移位暫存器等。閘極驅動器304a藉由端子部307被輸入用來驅動移位暫存器的信號並將該信號輸出。例如，閘極驅動器304a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器304a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X)的電位的功能。另外，也可以設置多個閘極驅動器304a，並藉由多個閘極驅動器304a分割地控制掃描線GL_1至GL_X。或者，閘極驅動器304a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器304a可以供應其他信號。
源極驅動器304b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，作為資料信號的基礎的信號(像素信號)也藉由端子部307被輸入到源極驅動器304b。源極驅動器304b具有以像素信號為基礎生成寫入到像素101的資料信號的功能。另外，源極驅動器304b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器 304b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者，源極驅動器304b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器304b可以供應其他信號。
源極驅動器304b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態，源極驅動器304b可以輸出對影像信號進行時間分割而成的信號作為資料信號。
多個像素101的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外，多個像素101的每一個藉由閘極驅動器304a來控制資料信號的資料的寫入及保持。例如，藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器304a對第m行第n列的像素101輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器304b對第m行第n列的像素101輸入資料信號。
圖12A所示的保護電路306例如與作為閘極驅動器304a與像素101之間的佈線的掃描線GL連接。或者，保護電路306與作為源極驅動器304b與像素101之間的佈線的資料線DL連接。或者，保護電路306可以與閘極驅動器304a與端子部307之間的佈線連接。或者，保護電路306可以與源極驅動器304b與端子部307 之間的佈線連接。此外，端子部307是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及像素信號的端子的部分。
保護電路306是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線和其他佈線作為導通狀態的電路。
如圖12A所示，藉由對像素部302和驅動電路部304分別設置保護電路306，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的耐性。但是，保護電路306的結構不侷限於此，例如，也可以採用將閘極驅動器304a與保護電路306連接的結構或只將源極驅動器304b與保護電路306連接的結構。或者，也可以採用將端子部307與保護電路306連接的結構。
另外，雖然在圖12A中示出由閘極驅動器304a和源極驅動器304b形成驅動電路部304的例子，但是不侷限於此結構。例如，也可以採用如下結構：只形成閘極驅動器304a並安裝另外準備的形成有源極驅動電路的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
圖12A所示的多個像素101例如可以採用圖12B所示的結構。
圖12B所示的像素101包括液晶元件170、電晶體103以及電容元件105。此外，可以將液晶元件 170、電晶體103以及電容元件105用於實施方式1所示的圖1中的顯示裝置。
根據像素101的規格適當地設定液晶元件170的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件170的配向狀態。此外，也可以對多個像素101的每一個所具有的液晶元件170的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素101的每一個所具有的液晶元件170的一對電極中的一個電極供應不同電位。
例如，作為具備液晶元件170的顯示裝置的驅動方法較佳為使用VA(Vertical Alignment：垂直配向)模式。
此外，也可以由包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組合物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，並且由於其具有光學各向同性，所以不需要配向處理且視角依賴性小。
在第m行第n列的像素101中，電晶體103的源極和汲極中的一方與資料線DL_n電連接，源極和汲極中的另一方與液晶元件170的一對電極中的另一個電極電連接。此外，電晶體103的閘極與掃描線GL_m電連接。電晶體103具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件105的一對電極中的一個電極與供應電位的佈線(以下，稱為電位供應線VL)電連接，另 一個電極與液晶元件170的一對電極中的另一個電極電連接。此外，根據像素101的規格適當地設定電位供應線VL的電位的值。電容元件105用作儲存被寫入的資料的儲存電容器。
例如，在具有圖12A的像素101的顯示裝置中，藉由閘極驅動器304a依次選擇各行的像素101，並使電晶體103成為導通狀態而寫入資料信號的資料。
當電晶體103成為關閉狀態時，被寫入資料的像素101成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式4
在本實施方式中，參照圖18A至圖19B說明能夠用於本發明的一個方式的顯示裝置的電晶體的結構。此外，本實施方式所示的電晶體可以應用於：用於實施方式1所示的像素101的電晶體及用於實施方式3所示的驅動電路部304的電晶體。另外，具有與上述實施方式相同的功能的部分由相同的元件符號表示而省略詳細的說明。
首先，說明圖18A至圖18C所示的電晶體250。
圖18A至圖18C示出電晶體250的俯視圖及剖面圖。圖18A是電晶體250的俯視圖，圖18B是沿著 圖18A的點劃線A-B的剖面圖，圖18C是沿著圖18A的點劃線C-D的剖面圖。注意，在圖18A中，為了明確起見，省略基板102、用作電晶體250的閘極絕緣層的絕緣層127、絕緣層129、絕緣層133等。
圖18A至圖18C所示的電晶體250是通道蝕刻型電晶體，其包括：設置在基板102上的閘極電極207；形成在基板102及閘極電極207上的絕緣層127；隔著絕緣層127與閘極電極207重疊的半導體層111；以及接觸於半導體層111的一對電極209及213。此外，在絕緣層127、半導體層111、一對電極209及213上包括：由絕緣層129、絕緣層131及絕緣層133構成的閘極絕緣層228；以及形成在閘極絕緣層228上的閘極電極251。閘極電極251在設置在絕緣層127及閘極絕緣層228中的開口242中連接於閘極電極207。此外，連接於一對電極209及213中的一個(在此為電極213)的像素電極121形成在閘極絕緣層228上。
閘極電極251與像素電極121同時形成。此外，作為本實施方式的電晶體250，在與像素電極121同一製程中形成用作電晶體250的第二閘極電極的閘極電極251。
另外，閘極電極207可以使用與實施方式1所示的掃描線107相同的材料及製造方法形成。此外，開口242可以與開口241同時形成。開口241可以使用與實施方式1所示的開口117相同的製造方法形成。此外，一 對電極209及213可以使用與實施方式1所示的資料線109及導電層113相同的材料及製造方法形成。
另外，在本實施方式所示的電晶體250中，閘極電極207及閘極電極251之間設置有半導體層111。此外，如圖18A所示，在上表面形狀中，閘極電極251隔著閘極絕緣層228與半導體層111的側面重疊。
另外，絕緣層127及閘極絕緣層228具有多個開口。典型的是，如圖18B所示，具有露出一對電極209及213中的一個的開口241。此外，如圖18C所示，在半導體層111的一個側面的外側，在設置在絕緣層127及閘極絕緣層228中的開口242中，閘極電極251與閘極電極207連接。此外，在開口242的側面，閘極電極251與半導體層111的側面相對。此外，在半導體層111的另一個側面的外側，閘極電極251不與閘極電極207連接。此外，閘極電極251的兩端部分別位於半導體層111的兩個側面的外側。
另外，如圖18C所示，在通道寬度方向上，當將閘極電極251投影於絕緣層127與閘極絕緣層228的介面時，其端部與半導體層111的側面之間的距離d較佳是絕緣層127的厚度t1及閘極絕緣層228的厚度t2的總厚度的1倍以上且7.5倍以下。當距離d是絕緣層127的厚度t1及閘極絕緣層228的厚度t2的總厚度的1倍以上時，閘極電極251的電場影響到半導體層111的側面或包括側面及側面附近的端部，因此可以抑制半導體層111的 側面或端部產生寄生通道。另一方面，當距離d是絕緣層127的厚度t1及閘極絕緣層228的厚度t2的總厚度的7.5倍以下時，可以縮小電晶體250的面積。
另外，作為圖18A至圖18C所示的電晶體250，在其通道寬度方向上，在半導體層111的一個側面的外側，閘極電極207與閘極電極251連接，並且，在半導體層111的另一個側面的外側，隔著絕緣層127及閘極絕緣層228，閘極電極207與閘極電極251相對。另外，藉由採用連接閘極電極207與閘極電極251的結構，可以對閘極電極207及閘極電極251供應同電位。注意，本發明的一個方式不侷限於此，也可以藉由不設置開口242而採用不連接閘極電極207與閘極電極251的結構，對閘極電極207及閘極電極251供應不同的電位。
接著，下面說明圖19A至圖19C所示的電晶體260。
圖19A至圖19C示出電晶體260的俯視圖及剖面圖。圖19A是電晶體260的俯視圖，圖19B是沿著圖19A的點劃線A-B的剖面圖，圖19C是沿著圖19A的點劃線C-D的剖面圖。注意，在圖19A中，為了明確起見，省略基板102、用作閘極絕緣層的絕緣層127、氧化物絕緣層229、氧化物絕緣層231、氮化物絕緣層233等。
圖19A至圖19C所示的電晶體260是通道蝕刻型電晶體，其包括：設置在基板102上的閘極電極 207；形成在基板102及閘極電極207上的絕緣層127；隔著絕緣層127與閘極電極207重疊的半導體層111；以及接觸於半導體層111的一對電極209及213。此外，在絕緣層127、半導體層111、一對電極209及213上包括：由氧化物絕緣層229、氧化物絕緣層231及氮化物絕緣層233構成的閘極絕緣層288；以及形成在閘極絕緣層288上的閘極電極291。閘極電極291在設置在絕緣層127及氮化物絕緣層233的開口294中連接於閘極電極207。此外，連接於一對電極209及213中的一個(在此為電極213)的電極292形成在氮化物絕緣層233上。電極292在設置在氮化物絕緣層233中的開口293中與電極213連接。此外，電極292被用作像素電極。
另外，絕緣層127由氮化物絕緣層215a及氧化物絕緣層215b形成。氧化物絕緣層215b形成在與半導體層111、一對電極209及213以及氧化物絕緣層231重疊的區域。
閘極電極207可以使用與實施方式1所示的掃描線107相同的材料及製造方法形成。此外，作為氮化物絕緣層215a，使用氮化矽膜形成。作為氧化物絕緣層215b，使用氧化矽膜、氧氮化矽膜等形成。氮化物絕緣層215a及氧化物絕緣層215b可以使用與實施方式1所示的絕緣層127相同的形成方法形成。此外，一對電極209及213可以使用與實施方式1所示的資料線109及導電層113相同的材料及製造方法形成。此外，氧化物絕緣層 229可以適當地使用與實施方式1所示的絕緣層129相同的材料及製造方法形成。氧化物絕緣層231可以適當地使用與實施方式1所示的絕緣層131相同的材料及製造方法形成。氮化物絕緣層233可以適當地使用與實施方式1所示的絕緣層133相同的材料及製造方法形成。此外，閘極電極291及電極292可以適當地使用與實施方式1所示的像素電極121相同的材料及製造方法形成。
另外，每個電晶體中的氧化物絕緣層229及氮化物絕緣層231與其他電晶體中的氧化物絕緣層229及氮化物絕緣層231分開，並且與半導體層111重疊。明確而言，在圖19B所示的通道長度方向上，氧化物絕緣層229及氧化物絕緣層231的端部位於一對電極209及213上，並且，在圖19C所示的通道寬度方向上，氧化物絕緣層229及氧化物絕緣層231的端部位於半導體層111的外側。此外，以覆蓋氧化物絕緣層229及氧化物絕緣層231的上表面及側面的方式形成氮化物絕緣層233，並且氮化物絕緣層233接觸於氮化物絕緣層215a。此外，在通道長度方向上，氧化物絕緣層229及氧化物絕緣層231的端部也可以不設置在一對電極209及213上而設置在氮化物絕緣層215a上。
另外，在圖19C所示的通道寬度方向上，閘極電極291隔著氧化物絕緣層229及氧化物絕緣層231的側面與半導體層111的側面相對。
作為本實施方式所示的電晶體260，在其通道 寬度方向上，在閘極電極207及閘極電極291之間隔著絕緣層127及閘極絕緣層288設置有半導體層111。此外，在如圖19A所示的俯視圖中，閘極電極291隔著閘極絕緣層288與半導體層111的側面重疊。
如圖19C所示，在半導體層111的一個側面的外側，在設置在絕緣層127及氮化物絕緣層233中的開口294中，閘極電極291與閘極電極207連接。此外，在氧化物絕緣層229及氧化物絕緣層231的側面，閘極電極291與半導體層111的側面相對。此外，在半導體層111的另一個側面的外側，閘極電極291不與閘極電極207連接。此外，閘極電極291的兩端部分別位於半導體層111的兩個側面的外側。
另外，雖然如圖19C所示，作為電晶體260，在通道寬度方向上，閘極電極207與閘極電極291在半導體層111的僅一個側面的外側連接，但是閘極電極207與閘極電極291也可以在半導體層111的兩個側面的外側連接。另外，藉由採用連接閘極電極207與閘極電極291的結構，可以對閘極電極207及閘極電極291供應同電位。注意，本發明的一個方式不侷限於此，也可以藉由不設置開口294而採用不連接閘極電極207與閘極電極291的結構，對閘極電極207及閘極電極291供應不同的電位。
在本實施方式所示的電晶體260中，氮化物絕緣層215a及氮化物絕緣層233在其內側包括半導體層 111及氧化物絕緣層231，並且，氮化物絕緣層215a及氮化物絕緣層233接觸於半導體層111及氧化物絕緣層231。氮化物絕緣層215a及氮化物絕緣層233的氧的擴散係數小，並且具有對氧的阻擋性，由此可以使氮化物絕緣層231所包含的氧的一部分高效地移動到半導體層111，從而可以減少半導體層111的氧缺陷量。此外，氮化物絕緣層215a及氮化物絕緣層233的水、氫等的擴散係數小，並且具有對水、氫等的阻擋性，所以能夠防止水、氫等從外部擴散到半導體層111中。其結果是，電晶體260成為可靠性高的電晶體。
下面示出電晶體260的製程。
首先，進行與實施方式1的圖5C所示的製程相同的製程。然後，在形成開口140的同時將氧化物絕緣層229及氧化物絕緣層231分開使其成為島狀。然後，形成氮化物絕緣層233。然後，對氮化物絕緣層233進行加工來形成到達電極213的開口293。此外，在形成開口293的同時對氮化物絕緣層233及絕緣層127進行加工來形成到達閘極電極207的開口294。然後，在氮化物絕緣層233上形成導電層，藉由對該導電層進行加工，來形成閘極電極291及用作像素電極的電極292。
實施方式5
在本實施方式中，參照圖20A至圖21B對實施方式3所示的顯示裝置的驅動電路部304的一個結構進行說明。 驅動電路部304可以適當地使用實施方式1及實施方式4所示的電晶體來製造。在此，作為驅動電路部304的一個例子，使用形成在閘極驅動器304a中的緩衝器進行說明。
圖20A是緩衝器500的電路圖。緩衝器500包括電晶體M1至電晶體M3以及電容元件C。電晶體M1的閘極連接於被供應電位VDD的佈線。此外，電晶體M1的源極和汲極中的一個連接於端子A，而源極和汲極中的另一個連接於電晶體M2的閘極。電晶體M2的源極和汲極中的一個連接於緩衝器500的輸出端子OUT，而源極和汲極中的另一個連接於被輸入信號CLK的佈線。電晶體M3的閘極連接於端子B。此外，電晶體M3的源極和汲極中的一個連接於被供應電位VSS的佈線，而源極和汲極中的另一個連接於輸出端子OUT。電容元件C的一對電極中的一個連接於電晶體M1的源極和汲極中的另一個及電晶體M2的閘極，而一對電極中的另一個連接於電晶體M3的源極和汲極中的另一個及輸出端子OUT。
在本實施方式所示的緩衝器中，電晶體M1至電晶體M3可以適當地使用實施方式1及實施方式4所示的電晶體。
接著，說明電晶體M1及電晶體M2的結構。圖20B示出電晶體M1及電晶體M2的俯視圖。此外，圖21A示出俯視圖的點劃線A1-A2間及B1-B2間的剖面圖，圖21B示出俯視圖的點劃線C1-C2間的剖面圖。此 外，圖21A示出電晶體M1及電晶體M2的通道方向的剖面圖，圖21B示出電晶體M1的通道寬度方向的剖面圖。
下面示出圖21A及圖21B所示電晶體M1的剖面結構。
基板102上設置有用作電晶體M1的第一閘極電極的導電層507a。導電層507a上設置有用作電晶體M1的閘極絕緣層的絕緣層127。在絕緣層127上的與導電層507a重疊的位置上設置有半導體層511a_1及半導體層511a_2，半導體層511a_1及半導體層511a_2被用作電晶體M1的半導體層。此外，半導體層511a_1、半導體層511a_2以及絕緣層127上設置有用作電晶體M1的源極電極的導電層509a及用作電晶體M1的汲極電極的導電層513a。導電層509a、半導體層511a_1、半導體層511a_2、導電層513a以及絕緣層127上設置有用作電晶體M1的保護絕緣層的絕緣層129及絕緣層131。絕緣層131上形成有絕緣層133，絕緣層133上形成有用作電晶體M1的第二閘極電極的導電層517a。絕緣層129、絕緣層131及絕緣層133中設置有到達導電層513a的開口523。絕緣層129及絕緣層131中設置有到達絕緣層127的開口521及開口522。此外，以覆蓋開口521及開口522的方式形成有絕緣層133，並且絕緣層127及絕緣層133中設置有到達導電層507a的開口524及到達導電層507b的開口525。絕緣層133、開口521及開口524上設置有導電層517a。也就是說，用作第二閘極電極的導電 層517a與用作第一閘極電極的導電層507a是同電位。絕緣層133、開口522、開口523及開口525上設置有導電層519。也就是說，用作電晶體M1的汲極電極的導電層513a與用作電晶體M2的第一閘極電極的導電層507b藉由導電層519彼此連接。
圖21B是電晶體M1的通道寬度方向的剖面圖。在本實施方式中，電晶體M1使用實施方式4所示的電晶體250形成，其用作閘極電極的導電層517a的端部位於半導體層511a_1的端部的外側。
另外，基板102上設置有用作電晶體M2的第一閘極電極的導電層507b。導電層507b上設置有用作電晶體M2的閘極絕緣層的絕緣層127。在絕緣層127上的與導電層507b重疊的位置上設置有半導體層511b，半導體層511b被用作電晶體M2的半導體層。此外，半導體層511b及絕緣層127上設置有用作電晶體M2的源極電極的導電層509b及用作電晶體M2的汲極電極的導電層513b。導電層509b、半導體層511b、導電層513b以及絕緣層127上設置有用作電晶體M2的保護絕緣層的絕緣層129及絕緣層131。絕緣層131上形成有絕緣層133，絕緣層133上形成有用作電晶體M2的第二閘極電極的導電層517b。注意，雖然未圖示，但是在設置在絕緣層127、絕緣層129、絕緣層131以及絕緣層133的開口中，導電層507b及導電層517b連接。也就是說，用作第二閘極電極的導電層517b與用作第一閘極電極的導電層507b是同 電位。
接著，參照實施方式1所示的圖5A至圖7B及圖21A和圖21B說明電晶體M1及電晶體M2的製造方法。
藉由與圖5A所示的掃描線107相同的製程在基板102上形成導電層507a及導電層507b。接著，形成絕緣層127。接著，藉由與圖5A所示的半導體層111及半導體層119相同的製程形成半導體層511a_1、半導體層511a_2以及半導體層511b。
接著，藉由與圖5B所示的資料線109及導電層113相同的製程，在絕緣層127、半導體層511a_1、半導體層511a_2以及半導體層511b上形成導電層509a、導電層513a、導電層509b以及導電層513b。
接著，如圖5C所示，形成絕緣層129及絕緣層131。
接著，藉由與圖6A所示的開口140相同的製程，形成開口521及開口522。
接著，如圖6B所示，形成絕緣層133。
接著，藉由與圖7A所示的開口117相同的製程，形成開口523、開口524及開口525。
接著，藉由與圖7B所示的像素電極121相同的製程，形成導電層517a、517b及導電層519。
藉由上述製程，可以製造電晶體M1及電晶體M2。
藉由使用如實施方式4所示那樣的包括隔著半導體層重疊的一對閘極電極且該一對閘極電極是同電位的電晶體製造電晶體M1至電晶體M3，可以使各電晶體所包括的半導體層中的通道形成區增加，而實現電晶體M1至電晶體M3的汲極電流的增加。因此，可以抑制通態電流(on-state current)的降低且使電晶體M1至電晶體M3的尺寸為小，所以可以使緩衝器500及使用緩衝器500的驅動電路的面積為小。尤其是，由於設置在緩衝器500的輸出一側的電晶體M2需要具有比電晶體M1大的電流供應能力，因此藉由使電晶體M2包括如上所述的一對閘極電極，使緩衝器500或驅動電路的面積為小的效果大於其與電晶體M1具有相同的結構的情況。
實施方式6
在本實施方式中，參照圖13以及圖14A至圖14H對可以使用本發明的一個方式的顯示裝置的顯示模組及電子裝置進行說明。
圖13所示的顯示模組8000在上部覆蓋物8001與下部覆蓋物8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、圖框8009、印刷電路板8010、電池8011。
例如可以將本發明的一個方式的顯示裝置用於顯示面板8006。
上部覆蓋物8001及下部覆蓋物8002根據觸 控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004能夠是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的反基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板8006的各像素內設置光感測器，而用作光學觸控面板。
背光8007具有光源8008。光源8008也可以設置在背光8007的端部，並使用光擴散板。
圖框8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，圖框8009具有作為散熱板的功能。
印刷電路板8010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖14A至圖14H是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它具有測量如下 因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖14A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖14B示出具備儲存介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖14C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖14D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括儲存介質讀取部5011等。圖14E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖14F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖14G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖14H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。
圖14A至圖14H所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面 板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在儲存介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部上等。注意，圖14A至圖14H所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，對本發明的一個方式的顯示裝置的穿透率進行了計算。參照圖15對用於本實施例的計算的顯示裝置的結構進行說明。
圖15所示的用於計算的顯示裝置包括：基板 402；基板402上的導電層407及導電層419；基板402、導電層407及導電層419上的絕緣層431；絕緣層431上的間隔物466；絕緣層431上的電極421；間隔物466上的電極460；電極460上的基板452；以及夾在電極421與電極460之間的液晶層464。
另外，電極421沿著形成在絕緣層431中的凹部配置。因此，電極421具有凹部。此外，將間隔物466的一個端部表示為X點，並將電極421所具有的凹部的一個端部表示為Y點。
另外，圖15所示的用於計算的顯示裝置的結構是將圖3所示的本發明的一個方式的顯示裝置簡易化而用來簡便地進行計算的結構。明確而言，基板402相當於形成有圖3所示的電晶體103的基板102，導電層407相當於圖3所示的掃描線107，導電層419相當於圖3所示的半導體層119，絕緣層431相當於圖3所示的絕緣層131，間隔物466相當於圖3所示的間隔物166，電極421相當於圖3所示的像素電極121，電極460相當於圖3所示的導電層160，基板452相當於圖3所示的基板152，液晶層464相當於圖3所示的液晶層164。
另外，圖15中所示的0、10、20、30、40及49.5兠(μm)表示在進行上述計算時使用的結構的橫方向的距離。此外，圖15中所示的0.0、0.5、1.0、1.5、2.0、2.5、3.0、3.5及4.0(μm)表示在進行上述計算時使用的結構的縱方向的距離。明確而言，將形成在絕緣層 431的凹部的深度(縱方向的距離)設定為0.5μm，將該凹部的錐角度設定為15°，並將電極421及電極460的厚度設定為0.1μm。
另外，利用326ppi、353ppi及513ppi的三個解析度計算圖15所示的用於計算的顯示裝置的結構的像素數。當像素數為326ppi時，將圖15中所示的顯示裝置的結構的橫方向的距離設定為78μm，當像素數為353ppi時，將圖15中所示的顯示裝置的結構的橫方向的距離設定為72μm，當像素數為513ppi時，將圖15中所示的顯示裝置的結構的橫方向的距離設定為49.5μm。
另外，將施加於圖15所示的導電層及電極的電壓設定為如下。
(導電層407：-9V，導電層419：0V，電極421：5V，電極460：0V)
此外，液晶層464假設使用MLC2039(默克公司(Merck Ltd.)製造)的液晶材料。
在上述條件下，計算液晶層464的隨著時間經過的穿透率。此外，作為計算軟體使用了LCD Master(日本Shintech公司製造)。
圖16示出穿透率的計算結果。在圖16中，橫軸表示時間(msec)，縱軸表示標準化穿透率(%)。
從圖16所示的計算結果可知，在圖15所示的顯示裝置的結構中，像素的解析度越高標準化穿透率的上升時間越早。這意味著在圖15所示的顯示裝置的結構 中，解析度越高液晶層464的回應速度越快。
接著，計算了圖15所示的用於計算的顯示裝置的結構的隨著時間經過的液晶層的穿透率的變化。將像素數設定為513ppi(橫方向的距離為49.5μm)，計算當時間經過0、5、10、15、20、25以及30msec時的液晶層464的穿透率。注意，用於其它計算的條件與上述條件相同。
圖17示出穿透率的計算結果。在圖17中，橫軸表示距離(μm)，縱軸表示穿透率(%)。此外，在圖17中，在相當於圖15所示的X點及Y點的位置上標注X點及Y點。
從圖17所示的計算結果中可以確認到：穿透率以X點(間隔物466的端部)及Y點(電極421所具有的凹部的端部)的兩點為起點隨著時間經過向像素的中央部增加。如上所述，由於X點及Y點的兩個點是配向控制的起點，因此意味著X-Y間的距離越短回應速度越快。也就是說，顯示裝置的解析度越高本發明的一個方式的結構的效果越好。
本實施例所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施例2
在本實施例中，製造本發明的一個方式的顯示裝置並對其進行評價。下面說明在本實施例中製造的顯 示裝置的一個方式。
首先，表1示出在本實施例中製造的顯示裝置的規格。
如表1所示，作為底板使用了CAAC-IGZO。面板尺寸為4.3英吋。有效像素數為1080×RGB(H)×1920(V)的FHD(Full High Definition：全高清)。像素尺寸為16.5μm(H)×49.5μm(V)。面板外形尺寸為55.46mm(H)×137.96mm(V)。顯示區域為 53.46mm(H)×95.04mm(V)。解析度為513ppi。遮罩個數為6個，並且使用了CE(channel-etched：通道蝕刻)型電晶體。此外，作為LCD採用了垂直電場方式的液晶。作為彩色化的方式採用了CF(color filter：濾色片)方式。孔徑比為50.3%。驅動頻率為60Hz。作為影像信號形式採用了類比線路序列(analog line sequential)方式。此外，內置有閘極驅動器，其驅動寬度為0.72mm，邊框寬度為1.0mm。源極驅動器使用了COF(Chip on Film：薄膜覆晶封裝)，並且其寬度為4.3mm。
注意，作為像素的結構，採用了與圖1所示的俯視圖及圖2至圖4所示的剖面圖相同的結構。
圖22示出在本實施方式中製造的本發明的一個方式的顯示裝置的顯示結果。如圖22所示，確認到本發明的一個方式的顯示裝置的顯示效果優良。
接著，使用具有與圖22所示的顯示裝置相同結構的TEG(Test Element Group：測試元件組)基板對像素部中的液晶的配向狀態進行觀察。注意，在上述TEG基板中，未形成BM(黑矩陣)及CF(濾色片)以使像素部中的液晶的配向狀態的觀察容易進行。
作為液晶的配向狀態的觀察，使用正交尼科爾棱鏡(crossed-Nicol)觀察反射像和透過像。
圖23A和圖23B示出液晶的配向狀態的觀察結果。圖23A是反射像的液晶的配向狀態的觀察結果，圖23B是透過像的液晶的配向狀態的觀察結果。
如圖23A和圖23B所示，確認到液晶的配向狀態良好而沒有配向缺陷。
如上所述，確認到根據本實施例可以使用六個遮罩製造4.3inch的高清晰(解析度為513ppi)的FHD的液晶顯示裝置。

Claims (8)

  1. 一種顯示裝置，包括：第一像素，包括：第一像素電極；第一反電極；在該第一像素電極與該第一反電極之間的第一液晶層；在該第一液晶層中且在該第一像素電極與該第一反電極之間的第一間隔物；以及電連接於該第一像素電極的第一電晶體；第二像素，包括：第二像素電極；第二反電極；在該第二像素電極與該第二反電極之間的第二液晶層；在該第二液晶層中且在該第二像素電極與該第二反電極之間的第二間隔物；以及電連接於該第二像素電極的第二電晶體；在該第一像素與該第二像素之間的電容線；以及在該第一電晶體及該第二電晶體上的絕緣層，該絕緣層具有開口，其中，該第一像素電極及該第二像素電極被設置在該絕緣層上且與該開口部分重疊，該第一像素電極包括沿著該開口的第一凹部， 並且，該第二像素電極包括沿著該開口的第二凹部。
  2. 根據申請專利範圍第1項之顯示裝置，其中該第一間隔物與該第一凹部彼此不重疊，並且該第二間隔物與該第二凹部彼此不重疊。
  3. 根據申請專利範圍第1項之顯示裝置，還包括隔著該第一液晶層及該第二液晶層彼此對置的一對配向膜。
  4. 根據申請專利範圍第1項之顯示裝置，其中該第一液晶層中的配向由該第一凹部及該第一間隔物控制，並且該第二液晶層中的配向由該第二凹部及該第二間隔物控制。
  5. 根據申請專利範圍第1項之顯示裝置，其中該第一像素包括第一電容元件，該第一電容元件包括：該第一像素電極；以及具有透光性的導電層，該第二像素包括第二電容元件，該第二電容元件包括：該第二像素電極；以及該具有透光性的導電層，該導電層包括與該電容線重疊的第一區域，並且該開口包括與該第一區域重疊的第二區域。
  6. 根據申請專利範圍第5項之顯示裝置，其中該第一電容元件及該第二電容元件關於該電容線對稱地被設 置。
  7. 根據申請專利範圍第5項之顯示裝置，其中該第一電晶體及該第二電晶體各包括氧化物半導體層中的通道形成區，並且該氧化物半導體層及該導電層被設置在同一表面上且包括同一材料。
  8. 一種包括申請專利範圍第1項之顯示裝置的電子裝置。
TW107140632A 2013-06-05 2014-05-22 顯示裝置及電子裝置 TWI687748B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013118550 2013-06-05
JP2013-118550 2013-06-05
JP2013122849 2013-06-11
JP2013-122849 2013-06-11
JP2014037205 2014-02-27
JP2014-037205 2014-02-27

Publications (2)

Publication Number Publication Date
TW201908839A true TW201908839A (zh) 2019-03-01
TWI687748B TWI687748B (zh) 2020-03-11

Family

ID=52005209

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107140632A TWI687748B (zh) 2013-06-05 2014-05-22 顯示裝置及電子裝置
TW103117900A TWI649606B (zh) 2013-06-05 2014-05-22 顯示裝置及電子裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103117900A TWI649606B (zh) 2013-06-05 2014-05-22 顯示裝置及電子裝置

Country Status (6)

Country Link
US (2) US20140362317A1 (zh)
JP (3) JP6329815B2 (zh)
KR (1) KR102249903B1 (zh)
CN (1) CN104238205B (zh)
DE (1) DE102014210720A1 (zh)
TW (2) TWI687748B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6265648B2 (ja) * 2013-08-07 2018-01-24 三菱電機株式会社 カラーフィルター、液晶パネルおよび修復方法
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
CN112859453B (zh) * 2015-03-24 2024-02-06 群创光电股份有限公司 显示面板
TWI534682B (zh) * 2015-03-24 2016-05-21 群創光電股份有限公司 顯示面板
KR102438886B1 (ko) * 2015-10-22 2022-09-01 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
US20170162609A1 (en) * 2015-12-08 2017-06-08 Innolux Corporation Display panel and manufacturing method thereof
KR102560314B1 (ko) * 2015-12-29 2023-07-28 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN106647059B (zh) * 2017-01-04 2021-01-22 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法
CN107290913A (zh) * 2017-07-31 2017-10-24 武汉华星光电技术有限公司 显示面板、阵列基板及其形成方法
TWI659253B (zh) * 2018-02-13 2019-05-11 友達光電股份有限公司 顯示裝置
US11287707B2 (en) * 2018-11-15 2022-03-29 Sharp Kabushiki Kaisha Array substrate, array substrate body component, and display device
CN112015013A (zh) * 2020-09-11 2020-12-01 Tcl华星光电技术有限公司 一种液晶显示面板及其制备方法

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5808315A (en) 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001075086A (ja) * 1999-07-05 2001-03-23 Sharp Corp 液晶表示装置及びその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4570278B2 (ja) 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4667587B2 (ja) * 2000-12-01 2011-04-13 株式会社日立製作所 液晶表示装置
KR100518051B1 (ko) 2001-01-11 2005-09-28 엔이씨 엘씨디 테크놀로지스, 엘티디. 능동 매트릭스형 액정 디스플레이 장치와 그 제조 방법
JP3637016B2 (ja) * 2001-01-11 2005-04-06 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101189267B1 (ko) 2004-12-03 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7557886B2 (en) 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
EP1837842B1 (en) 2004-12-16 2014-01-22 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing active matrix substrate, display, liquid crystal display and television system
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4241777B2 (ja) 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5072952B2 (ja) 2007-03-07 2012-11-14 シャープ株式会社 液晶表示パネル、液晶表示装置及びテレビジョン受信機
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI361329B (en) * 2007-04-10 2012-04-01 Au Optronics Corp Array substrate and method for manufacturing the same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101617268A (zh) * 2007-05-30 2009-12-30 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置和电视接收机
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009251417A (ja) * 2008-04-09 2009-10-29 Epson Imaging Devices Corp 液晶表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
EP2327070B1 (en) 2008-09-19 2018-10-17 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5304996B2 (ja) * 2008-09-30 2013-10-02 カシオ計算機株式会社 液晶表示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2390718B1 (en) 2008-11-19 2014-11-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, method for manufacturing active matrix substrate, method for manufacturing liquid crystal display panel and method for driving liquid crystal display panel
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2010139953A (ja) * 2008-12-15 2010-06-24 Hitachi Displays Ltd 液晶表示装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US20120147306A1 (en) 2009-09-07 2012-06-14 Sharp Kabushiki Kaisha Liquid crystal display device
CN103984176B (zh) 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102714221A (zh) 2010-01-21 2012-10-03 夏普株式会社 电路基板、显示装置和电路基板的制造方法
JP5133468B2 (ja) 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
CN102906636B (zh) 2010-07-09 2013-11-13 夏普株式会社 液晶显示装置
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101820032B1 (ko) * 2010-09-30 2018-01-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법
JP5278777B2 (ja) * 2010-11-09 2013-09-04 Ｎｌｔテクノロジー株式会社 液晶表示装置
CN102157564B (zh) * 2011-01-18 2013-05-01 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
CN102156368A (zh) 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
JP5836846B2 (ja) * 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN202126557U (zh) * 2011-06-29 2012-01-25 京东方科技集团股份有限公司 一种阵列基板
JP5784732B2 (ja) * 2011-08-10 2015-09-24 シャープ株式会社 液晶表示装置、および液晶表示装置の製造方法
US9075271B2 (en) * 2011-09-06 2015-07-07 Japan Display Inc. Liquid crystal display device
JP5888954B2 (ja) 2011-12-05 2016-03-22 ローム株式会社 電圧検出回路
JP2013122849A (ja) 2011-12-09 2013-06-20 Mitsubishi Cable Ind Ltd 集合導体
JP5409759B2 (ja) * 2011-12-20 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101930000B1 (ko) * 2012-02-22 2018-12-19 삼성디스플레이 주식회사 액정 표시 장치
JP5906138B2 (ja) * 2012-05-29 2016-04-20 株式会社ジャパンディスプレイ 液晶表示装置
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
CN102790012A (zh) 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
JP2014037205A (ja) 2012-08-20 2014-02-27 Suzuki Motor Corp 車両用シート
DE112013006214T5 (de) 2012-12-25 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Also Published As

Publication number Publication date
TWI649606B (zh) 2019-02-01
JP2018112766A (ja) 2018-07-19
KR20140143094A (ko) 2014-12-15
DE102014210720A1 (de) 2014-12-11
US10503018B2 (en) 2019-12-10
CN104238205B (zh) 2019-04-30
JP2019168718A (ja) 2019-10-03
TW201502671A (zh) 2015-01-16
JP6542947B2 (ja) 2019-07-10
JP2015179235A (ja) 2015-10-08
TWI687748B (zh) 2020-03-11
CN104238205A (zh) 2014-12-24
KR102249903B1 (ko) 2021-05-07
JP6329815B2 (ja) 2018-05-23
US20140362317A1 (en) 2014-12-11
US20180321559A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
TWI649606B (zh) 顯示裝置及電子裝置
JP6592631B2 (ja) 半導体装置
KR102515433B1 (ko) 표시 장치 및 전자 기기
TWI779688B (zh) 液晶顯示裝置
JP2022028702A (ja) 表示装置
TWI824367B (zh) 半導體裝置及觸控面板
TWI762251B (zh) 半導體裝置或包括該半導體裝置的顯示裝置
JP7439163B2 (ja) 表示装置
JP2019050405A (ja) 半導体装置
KR102671690B1 (ko) 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees