JP2015179235A - 表示装置及び電子機器 - Google Patents

Abstract

【課題】配向不良が低減された表示装置を提供する。また、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供する。また、開口率が高く、電荷容量が大きい容量素子を有し、且つ配向不良が低減された表示装置を提供する。
【解決手段】走査線、データ線、及び容量線に区画された領域に画素を有する表示装置であって、画素は、対向電極と画素電極に挟持された液晶層と、液晶層中に形成されたスペーサと、画素電極に接続されたトランジスタと、を有し、画素電極が凹部を有しており、スペーサと凹部によって、液晶層の配向方向が制御される。
【選択図】図３

Description

本明細書などで開示する発明は表示装置、及び該表示装置を有する電子機器に関する。

近年、スマートフォンを始めとした携帯情報端末の急速な普及に伴い、端末自体の高性能化も急速に進んでいる。画面は大型化、高精細化の一途を辿り、画面の精細度の向上と合わせて、表示装置の消費電力が重要視されてきている。表示装置としては、例えば液晶素子を用いた液晶表示装置が代表的である。液晶表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子であるトランジスタと、該トランジスタと電気的に接続された液晶素子と、該液晶素子と並列に接続された容量素子などが設けられている。

上記トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。

また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

表示装置において、画素周辺の段差部等の凹凸が大きいと、液晶層の配向不良が生じやすい。該配向不良は、例えば、トランジスタと接続する走査線及びデータ線と、画素電極の近傍の段差部の辺に沿って発生しやすい。そのため、表示領域として使用できる画素の開口の一部を遮光膜（所謂ブラックマトリクス、ＢＭともいう）で覆う必要がある。そのため、画素の開口率が低減し、画像の表示品位が低下する。

上述した配向不良を低減するために、トランジスタ等に起因する段差部等の凹凸は、有機樹脂等によって平坦化処理されることが多い。

しかしながら、トランジスタを構成する半導体材料として酸化物半導体を用いた場合、有機樹脂に含まれる不純物（代表的には水分など）が、該酸化物半導体に取り込まれると半導体特性に悪影響を与えるため、可能な限り有機樹脂を用いない構成で表示装置を作製したいといった課題があった。

また、表示装置を高精細化した場合、１つの画素サイズが小さくなり、多くの画素が表示装置に配置されることになる。高精細化した表示装置において、例えば、液晶素子の配向制御として、ラビング処理による配向制御を行った場合、１つの画素サイズが小さく、複数の画素全ての配向制御を行う必要があるため、配向不良が発生する確率が高くなり表示装置の歩留まりが低下するといった課題がある。

また、表示装置に容量素子を設けた場合、該容量素子は、一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極またはドレイン電極などの導電膜で形成されていることが多い。容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる表示装置において、該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。

容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。また、表示装置を高精細化した場合、１つの画素サイズが小さくなるため、容量素子の面積を大きくするのが困難である。

上記課題に鑑み、本発明の一態様は、配向不良が低減された表示装置を提供することを課題の一つとする。また、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供することを課題の一つとする。また、本発明の一態様は、開口率が高く、電荷容量が大きい容量素子を有し、且つ配向不良が低減された表示装置を提供することを課題の一つとする。

本発明の一態様は、走査線、データ線、及び容量線に区画された領域に画素を有する表示装置であって、画素は、対向電極と画素電極に挟持された液晶層と、液晶層中に形成されたスペーサと、画素電極に接続されたトランジスタと、を有し、画素電極が凹部を有しており、スペーサと凹部によって、液晶層の配向方向が制御されることを特徴とする表示装置である。

スペーサと凹部によって、液晶層の配向方向が制御されることによって、ラビング処理を行わないで、液晶層の配向を制御することが可能となる。スペーサと凹部が、複数の画素にそれぞれ独立して形成されているため、液晶表示装置を高精細化した場合においても、各画素での液晶層の配向不良を低減することができる。

なお、上記凹部は、画素電極を形成する前の下地膜、例えば、絶縁層を開口して該絶縁層の開口に沿って画素電極を形成することによって、画素電極に凹部を形成することができる。

なお、本発明の一態様である表示装置を作製する作製方法についても本発明の一態様に含まれる。

本発明の一態様により、配向不良が低減された表示装置を提供することができる。また、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供することができる。また、開口率が高く、電荷容量が大きい容量素子を有し、且つ配向不良が低減された表示装置を提供することができる。

本発明の一態様の表示装置の画素周辺を説明する上面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の画素周辺を説明する上面図。 本発明の一態様の表示装置の画素周辺を説明する上面図。 本発明の一態様の表示装置の画素周辺を説明する上面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 実施例の計算に用いた表示装置の構成を説明する断面図。 透過率の計算結果を説明する図。 透過率の計算結果を説明する図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 本発明の一態様の表示装置の駆動回路の一例を説明する回路部及び上面図。 本発明の一態様の表示装置の駆動回路の一例を説明する断面図。 実施例の表示装置の表示を説明する図。 実施例の画素の観察結果を説明する図。 抵抗率の温度依存性を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。

（実施の形態１）
本実施の形態においては、本発明の一態様の表示装置について、図１乃至図１１を用いて以下説明を行う。

＜表示装置の構成例＞
図１は、表示装置における画素周辺の上面図を示している。なお、図１に示す上面図において、図面の煩雑を避けるために、構成要素の一部を省略して図示している。

図１において、走査線１０７、データ線１０９、及び容量線１１５に区画された領域に画素１０１を有する。また、走査線１０７は、データ線１０９に略直交する方向（図中左右方向）に延伸して設けられている。データ線１０９は、走査線１０７に略直交する方向（図中上下方向）に延伸して設けられている。容量線１１５は、データ線１０９と略平行方向に延伸して設けられている。

トランジスタ１０３は、走査線１０７と重畳する位置に形成され、走査線１０７とデータ線１０９が交差する領域に設けられている。トランジスタ１０３は、少なくとも、チャネル形成領域を有する半導体層１１１と、ゲート電極と、ゲート絶縁層（図１に図示せず）と、ソース電極と、ドレイン電極と、を含む。

また、走査線１０７は、トランジスタ１０３のゲート電極としても機能し、データ線１０９はトランジスタ１０３のソース電極としても機能する。導電層１１３は、トランジスタ１０３のドレイン電極として機能し、開口１１７を通じて画素電極１２１と電気的に接続されている。また、以下において、トランジスタ１０３のゲート電極を指し示す場合にも走査線１０７と記載し、トランジスタ１０３のソース電極を指し示す場合にもデータ線１０９と記載する場合がある。

容量素子１０５は、トランジスタ１０３が有する半導体層１１１よりも導電率が高く、且つ透光性を有する半導体層１１９と、透光性を有する画素電極１２１と、誘電体層として、トランジスタ１０３に含まれ、透光性を有する絶縁層（図１に図示せず）とで構成されている。すなわち、容量素子１０５は透光性を有する。また、容量線１１５は、半導体層１１９上に接するように設けられており、容量線１１５と半導体層１１９は電気的に接続されている。また、半導体層１１９上には開口１４０が形成されている。開口１４０は、半導体層１１９上に設けられた絶縁層（図１に図示せず）を加工することで形成される。また、開口１４０の一部を覆うように画素電極１２１が形成されているため、画素電極１２１が凹部を有する。

また、画素１０１内には、スペーサ１６６が設けられており、スペーサ１６６と上記画素電極１２１の凹部によって液晶層の配向を制御することができる。

また、図１においては、２つ分の画素を例示しており、画素１０１と隣接する画素（図１中の画素１０１の左側の画素）で容量線１１５を共通して用いている。また、容量素子１０５は、画素１０１と隣接する画素で容量線１１５を中心に左右対称に配置されている。このような配置方法とすることによって、容量線１１５の数を減らすことが可能となるため、高精細の表示装置の開口率を向上させることが可能となるため好適である。

ここで、画素１０１の断面形状について、図１に示す一点鎖線Ａ１−Ａ２間における断面図を図２に、一点鎖線Ｂ１−Ｂ２間における断面図を図３に、一点鎖線Ｃ１−Ｃ２間における断面図を図４に、それぞれ示す。

図２に示す表示装置の断面構造は、以下の通りである。

基板１０２上にトランジスタ１０３のゲート電極として機能する走査線１０７が設けられている。走査線１０７上にトランジスタ１０３のゲート絶縁層として機能する絶縁層１２７が設けられている。絶縁層１２７上の走査線１０７と重畳する位置に半導体層１１１が設けられており、半導体層１１１がトランジスタ１０３のチャネル形成領域として機能する。また、絶縁層１２７上には半導体層１１１と同一工程で形成された半導体層１１９が設けられている。また、半導体層１１１及び絶縁層１２７上には、トランジスタ１０３のソース電極として機能するデータ線１０９と、トランジスタ１０３のドレイン電極として機能する導電層１１３が設けられている。また、データ線１０９、半導体層１１１、導電層１１３、半導体層１１９、及び絶縁層１２７上にはトランジスタ１０３の保護絶縁層として機能する絶縁層１２９、１３１が設けられている。また、絶縁層１２９、１３１には、半導体層１１９に達する開口１４０が設けられており、絶縁層１２９、１３１の端部の一部が、半導体層１１９の端部を覆うように形成されている。また、絶縁層１３１、半導体層１１９を覆うように絶縁層１３３が形成されている。また、絶縁層１２９、１３１、１３３には導電層１１３に達する開口１１７が設けられており、開口１１７、及び絶縁層１３３上に画素電極１２１が設けられている。また、絶縁層１３３及び画素電極１２１上に配向膜１３５が設けられている。

図３に示す表示装置の断面構造は、以下の通りである。

基板１０２上に走査線１０７が設けられている。走査線１０７上に絶縁層１２７が設けられている。絶縁層１２７上に半導体層１１９が設けられている。また、絶縁層１２７上の走査線１０７と重畳する位置に導電層１１３が設けられている。また、絶縁層１２７、半導体層１１９、及び導電層１１３上に絶縁層１２９、１３１が設けられている。また、絶縁層１２９、１３１には、半導体層１１９に達する開口１４０が設けられており、絶縁層１２９、１３１の端部の一部が、半導体層１１９の端部を覆うように形成されている。また、半導体層１１９、絶縁層１３１、及び開口１４０を覆うように、絶縁層１３３が設けられている。また、絶縁層１３３上に画素電極１２１が設けられている。また、絶縁層１３３及び画素電極１２１上に配向膜１３５が設けられている。

図４に示す表示装置の断面構造は、以下の通りである。

基板１０２上に絶縁層１２７が設けられている。また、絶縁層１２７上に半導体層１１９が設けられている。また、半導体層１１９上に容量線１１５が設けられている。また、容量線１１５、半導体層１１９上に絶縁層１３３が設けられている。また、絶縁層１３３上に画素電極１２１、１２１ｄが設けられている。また、絶縁層１３３及び画素電極１２１、１２１ｄ上に配向膜１３５が設けられている。

なお、画素電極１２１ｄは、画素１０１の隣接する画素（図１において、画素１０１の左側の画素）の画素電極として機能する。図４に示すように、半導体層１１９は、画素１０１と隣接する画素において、共通して用いることができる。別言すると、半導体層１１９は、少なくとも一部が隣接する画素と連結している。なお、画素１０１と隣接する画素において、半導体層１１９及び開口１４０は共通して用いているが、画素電極１２１と画素電極１２１ｄが分離されているため、画素１０１の隣接する画素においては、半導体層１１９と、絶縁層１３３と、画素電極１２１ｄによって、容量素子１０５ｄが形成されている。

また、図２乃至図４に示す表示装置において、基板１０２と対向して基板１５２が設けられている。基板１０２と基板１５２の間には、液晶層１６４が挟持されている。また、基板１５２の下方には、遮光層１５４、有色層１５６、絶縁層１５８、導電層１６０、及び配向膜１６２が形成されている。なお、有色層１５６が形成された領域は、画素１０１における開口となり、表示領域として機能する。

また、図２乃至図４に示す表示装置において、画素電極１２１、配向膜１３５、液晶層１６４、配向膜１６２、及び導電層１６０によって、液晶素子１７０が構成されている。別言すると、液晶層１６４は、画素電極１２１と導電層１６０によって挟持されている。なお、導電層１６０は液晶素子１７０の対向電極として機能する。液晶素子１７０は、画素電極１２１及び導電層１６０に電圧を印加することによって、液晶層１６４の光学的変調作用によって、光の透過または非透過が制御される。なお、配向膜１３５、１６２は、必ずしも設ける必要はなく、液晶層１６４に用いる材料によっては、配向膜１３５、１６２は設けなくても良い。

また、図２乃至図４に示す表示装置において、半導体層１１９、絶縁層１３３、及び画素電極１２１によって容量素子１０５が形成されている。半導体層１１９は、容量素子１０５の一方の電極として機能し、隣接する容量素子の一方の電極と共通して用いることができる。また、画素電極１２１は、容量素子１０５の他方の電極として機能し、隣接する容量素子の他方の電極とは、分離して形成されている。

また、図２及び図３に示す表示装置において、画素電極１２１は、開口１４０が設けられた絶縁層１２９、１３１の形状を覆うように絶縁層１３３上に形成されるため、画素電極１２１が凹部を有する。

また、図２及び図３に示す表示装置において、導電層１６０に接してスペーサ１６６が形成されている。スペーサ１６６は、液晶層１６４の膜厚（セルギャップ）を制御するために設けられ、且つ液晶層１６４の配向を制御する機能を有する。

ここで、液晶層１６４の配向の制御方法について、図３を用いて説明を行う。

図３に示す矢印は、液晶層１６４が受ける段差部に起因する配向の影響を模式的に表している。具体的には、液晶層１６４は、スペーサ１６６に起因する段差、及び画素電極１２１が有する凹部に起因する段差の影響を受ける。

このように、本発明の一態様の表示装置は、リブ等の突起物を別途形成せずに、スペーサ１６６の段差、及び画素電極１２１が有する凹部の段差を利用して液晶層１６４の配向の制御を行うことができる。また、スペーサ１６６及び画素電極１２１が有する凹部は、表示装置が有する複数の画素にそれぞれ独立して形成されているために、ラビング処理を行わず、各画素それぞれで液晶層１６４の配向の制御が行われる。よって、配向不良が低減された、優れた表示装置を提供することができる。

また、本実施の形態に示す表示装置の画素１０１は、段差の影響を低減するための平坦化膜を用いていない。したがって、トランジスタの半導体層として、例えば酸化物半導体層を用いた場合においても、該酸化物半導体層に混入しうる不純物（例えば、有機樹脂中に含まれる水など）が低減されているため、信頼性の高い表示装置とすることができる。よって、本発明の一態様の表示装置を用いることにより、配向不良が低減され、且つ信頼性の高いトランジスタが適用されるため、表示品位の高い表示装置とすることができる。

なお、図１乃至図４に示す本発明の一態様の表示装置のその他の構成要素は、以下に示す表示装置の作製方法において詳細に説明する。

＜表示装置の作製方法＞
図１乃至図４に示す表示装置の作製方法について、図５乃至図７を用いて以下説明を行う。なお、図５乃至図７においては、図２に示す表示装置の断面構造を例に説明する。

まず、基板１０２を準備する。基板１０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。

次に、基板１０２上に導電層を形成し、該導電層を所望の領域が残るように加工することで、走査線１０７を形成する。その後、基板１０２及び走査線１０７上に絶縁層１２７を形成する。その後、絶縁層１２７上に半導体層を形成し、該半導体層を所望の領域が残るように加工することで、半導体層１１１、１１９を形成する（図５（Ａ）参照）。

走査線１０７は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、走査線１０７は、単層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、走査線１０７は、例えば、スパッタリング法を用いて形成することができる。

絶縁層１２７としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。また、絶縁層１２７を積層構造とした場合、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁層１２７に含まれる水素及び窒素が、半導体層１１１、１１９へ移動または拡散することを抑制できる。

絶縁層１２７としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。

絶縁層１２７としては、例えば、厚さ４００ｎｍの窒化シリコン膜を形成し、その後、厚さ５０ｎｍの酸化窒化シリコン膜を形成する積層構造を用いることができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制され好ましい。なお、走査線１０７と重畳する位置の絶縁層１２７は、トランジスタ１０３のゲート絶縁層として機能する。なお、窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のことをいう。

絶縁層１２７は、トランジスタ１０３のゲート絶縁層として機能する。ゲート絶縁層として、上記のような構成とすることで、例えば以下のような効果を得ることができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１０３の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１０３の静電破壊を抑制することができる。

半導体層１１１、１１９は、酸化物半導体を用いると好ましく、該酸化物半導体としては、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の元素を表す）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

半導体層１１１、１１９を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

半導体層１１１、１１９の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。

半導体層１１１、１１９として、酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ_２Ｏ）など水素原子を含む化合物、炭素原子を含む化合物等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。

また、半導体層１１１、１１９として、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。

なお、基板１０２を高温に保持した状態で半導体層１１１、１１９として、酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板１０２を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。

次に、第１の加熱処理を行うことが好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、半導体層１１１、１１９に用いる酸化物半導体の結晶性を高め、さらに絶縁層１２７及び半導体層１１１、１１９から水素や水などの不純物を除去することができる。なお、半導体層１１１、１１９を島状に加工する前に第１の加熱工程を行ってもよい。

次に、絶縁層１２７及び半導体層１１１、１１９上に導電膜を形成し、該導電膜を所望の領域が残るように加工することで、データ線１０９、導電層１１３を形成する。なお、この段階でトランジスタ１０３が形成される（図５（Ｂ）参照）。

また、図中において、図示していないが、図１及び図４に示す容量線１１５は、データ線１０９及び導電層１１３の形成時に同時に形成することができる。

データ線１０９、及び導電層１１３に用いることのできる導電膜の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。

次に、絶縁層１２７、半導体層１１１、１１９、データ線１０９、及び導電層１１３上に絶縁層１２９、１３１を形成する（図５（Ｃ）参照）。

絶縁層１２９、１３１としては、半導体層１１１として用いる酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。また、絶縁層１２９、１３１としては、例えば、ＰＥ−ＣＶＤ法を用いて形成することができる。

絶縁層１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁層１３１の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。

また、絶縁層１２９、１３１は、同種の材料の絶縁膜を用いることができるため、絶縁層１２９と絶縁層１３１の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層１２９と絶縁層１３１の界面は、破線で図示している。なお、本実施の形態においては、絶縁層１２９と絶縁層１３１の２層構造について、説明したが、これに限定されず、例えば、絶縁層１２９の単層構造、絶縁層１３１の単層構造、または３層以上の積層構造としてもよい。

次に、絶縁層１２９、１３１を所望の領域が残るように加工することで、開口１４０を形成する（図６（Ａ）参照）。

なお、開口１４０は、少なくとも半導体層１１９が露出するように形成する。本実施の形態においては、開口１４０によって、半導体層１１９が露出する。開口１４０の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１４０の形成方法としては、これに限定されず、ウェットエッチング法、またはドライエッチング法とウェットエッチング法を組み合わせた形成方法としてもよい。

例えば、開口１４０の形成方法として、ドライエッチング法を用い、半導体層１１９として酸化物半導体膜を用いた場合、該酸化物半導体膜に酸素欠損が形成される場合がある。

なお、酸化物半導体膜において酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。

次に、絶縁層１３１、半導体層１１９、及び開口１４０を覆うように絶縁層１３３を形成する。なお、絶縁層１３３は開口１４０に沿って凹部を有している（図６（Ｂ）参照）。

絶縁層１３３は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体層へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁層１３３の水素が半導体層１１９に拡散すると、半導体層１１９において水素は酸素と結合する、または水素は酸素欠損と結合しキャリアである電子が生成される。この結果、半導体層１１９は、導電性が高くなり透光性を有する導電層となる。なお、本実施の形態において、半導体層１１９の導電性が高くなる前後で、半導体層１１９のハッチングを変えて図示している。

ここで、半導体層１１９として用いる導電性の高い酸化物半導体膜について、以下説明を行う。

＜導電性の高い酸化物半導体膜について＞
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。

ここで、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、抵抗率の温度依存性について、図２４を用いて説明する。図２４において、横軸に測定温度を示し、縦軸に抵抗率を示す。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示し、酸化物導電体膜（ＯＣ）の測定結果を四角印で示す。

なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、その上に原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、さらに酸化物膜上にプラズマＣＶＤ法で酸化窒化シリコン膜を形成して、作製された。

また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、酸化物膜上にプラズマＣＶＤ法で窒化シリコン膜を形成して、作製された。

図２４からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上２９０Ｋ以下における酸化物導電体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜を、容量素子の一方の電極に用いることが可能である。

また、本実施の形態においては、半導体層１１９に接して形成された絶縁層１３３から、水素を導入する方法について、例示したがこれに限定されない。例えば、トランジスタ１０３のチャネルとして機能する半導体層１１１上にマスクを設け、該マスクに覆われていない領域に、水素を導入してもよい。例えば、イオンドーピング装置等を用いて、半導体層１１９に水素を導入することができる。

絶縁層１３３の一例としては、厚さ１５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁層１３３として、厚さ１５０ｎｍの窒化シリコン膜を用いる。

また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、半導体層１１１として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。

次に、絶縁層１２９、１３１、１３３を所望の領域が残るように加工することで、開口１１７を形成する（図７（Ａ）参照）。

開口１１７は、導電層１１３が露出するように形成する。なお、開口１１７の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１１７の形成方法としては、これに限定されず、ウェットエッチング法、またはドライエッチング法とウェットエッチング法を組み合わせた形成方法としてもよい。

次に、開口１１７を覆うように絶縁層１３３上に導電層を形成し、該導電層を所望の領域が残るように加工することで画素電極１２１を形成する。なお、この段階で容量素子１０５が形成される。なお、画素電極１２１は、開口１４０によって形成された絶縁層１２９及び絶縁層１３１の凹部に沿って絶縁層１３３上に形成される。したがって、画素電極１２１が凹部を有する（図７（Ｂ）参照）。

画素電極１２１に用いることのできる導電層としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、画素電極１２１に用いることのできる導電層としては、例えば、スパッタリング法を用いて形成することができる。

容量素子１０５の一方の電極は、トランジスタ１０３に用いる半導体層１１１と同一表面上に形成された半導体層１１９であり、半導体層１１９は、透光性を有する半導体膜である。また、容量素子１０５の誘電体膜は、トランジスタ１０３の半導体層１１１の上方に設けられる透光性を有する絶縁層１３３である。また、容量素子１０５の他方の電極は、トランジスタ１０３と電気的に接続される透光性を有する画素電極１２１である。このように、容量素子１０５は、トランジスタ１０３と同一表面上、すなわち同一の工程で形成することができる。

したがって、容量素子１０５は、透光性を有するため、画素１０１内のトランジスタ１０３が形成される箇所以外の領域に大きく（大面積に）形成することができる。したがって、本発明の一態様によって、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。また、開口率を高めることによって表示品位の優れた表示装置を得ることができる。

以上の工程で基板１０２上のトランジスタ１０３と、容量素子１０５が形成できる。

次に、基板１０２に対向して設けられる基板１５２に形成される構造について、以下説明を行う。

まず、基板１５２を準備する。基板１５２としては、基板１０２に示す材料を援用することができる。次に、基板１５２上に遮光層１５４、有色層１５６、及び絶縁層１５８を形成する（図８（Ａ）参照）。

遮光層１５４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。有色層１５６としては、特定の波長帯域の光を透過する有色層であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。遮光層１５４及び有色層１５６としては、様様な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。

絶縁層１５８としては、例えば、アクリル系樹脂等の有機絶縁膜を用いることができる。絶縁層１５８を形成することによって、例えば、有色層１５６中に含まれる不純物等を液晶層１６４側に拡散することを抑制することができる。ただし、絶縁層１５８は、必ずしも形成する必要はなく、絶縁層１５８を形成しない構造としてもよい。

次に、絶縁層１５８上に導電層１６０を形成する。その後、導電層１６０上の所望の領域にスペーサ１６６を形成する（図８（Ｂ）参照）。

導電層１６０としては、画素電極１２１に用いることのできる材料を援用することができる。

スペーサ１６６としては、絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層１６４の膜厚（セルギャップ）を制御するために設けられている。例えば、スペーサ１６６として、柱状のスペーサを、円形、楕円形、三角形、四角形、またはそれ以上の多角形で形成すると好ましい。また、スペーサ１６６としては、例えば、アクリル系樹脂、ポリイミド系樹脂などの有機材料、または酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機材料を用いて形成することができる。また、スペーサ１６６の厚さ（高さともいう）は、０．５μｍ以上１０μｍ以下、好ましくは１．０μｍ以上４μｍ以下である。

また、本発明の一態様においては、スペーサ１６６によって、液晶層１６４の配向方向を制御するために、好ましくは図８に示す断面図において、スペーサ１６６のテーパー角ｄは、４５°以上９０°未満、さらに好ましくは６０°以上８５°以下である。なお、スペーサ１６６のテーパー角ｄが複数有する場合においては、少なくとも１つのテーパー角ｄが上述した数値の範囲であればよい。

以上の工程で基板１５２上に形成される構造を形成することができる。

次に、基板１０２上に形成された絶縁層１３３及び画素電極１２１上に配向膜１３５を形成する。また、基板１５２に形成された導電層１６０及びスペーサ１６６と接して配向膜１６２を形成する。配向膜１３５、１６２は、塗布法等を用いて形成することができる。その後、基板１０２と、基板１５２との間に液晶層１６４を形成する。液晶層１６４の形成方法としては、ディスペンサ法（滴下法）や、基板１０２と基板１５２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。

以上の工程で、図２に示す表示装置を作製することができる。

＜変形例＞
ここで、図１に示す表示装置の画素周辺の上面図の変形例について、図９乃至図１１を用いて説明する。なお、図９乃至図１１に示す上面図において、図面の煩雑を避けるために、構成要素の一部を省略して図示している。

また、図９乃至図１１に示す画素周辺の上面図において、図１に示す表示装置と同様の箇所または同様の機能を有する部分については、同様の符号を付し、その詳細の説明は省略する。

図９に示す表示装置の画素周辺の上面図において、図１に示す上面図と容量素子、開口及び半導体層の形状が異なる。より具体的には、図９に示す表示装置は、容量素子１０５ａを有する。容量素子１０５ａは、トランジスタ１０３が有する半導体層１１１よりも導電率が高く、且つ透光性を有する半導体層１１９ａと、透光性を有する画素電極１２１と、誘電体層として、トランジスタ１０３に含まれ、透光性を有する絶縁層（図９に図示せず）とで構成されている。すなわち、容量素子１０５ａは透光性を有する。また、半導体層１１９ａ上には開口１４０ａが形成されている。開口１４０ａは、半導体層１１９ａ上に設けられた絶縁層（図９に図示せず）を加工することで形成される。また、開口１４０ａの一部を覆うように画素電極１２１が形成されているため、画素電極１２１が凹部を有する。

また、図９においては、２つ分の画素を例示しており、画素１０１と隣接する画素（図９中の画素１０１の左側の画素）で容量線１１５を共通して用いている。また、容量素子１０５ａは、画素１０１と隣接する画素で容量線１１５を中心に左右対称に配置されている。なお、図１に示す上面図との違いとして、図９に示す上面図においては、半導体層１１９ａ及び開口１４０ａの隣接する画素と連結する領域が画素１０１の下方に設けられている。

図１０に示す表示装置の画素周辺の上面図において、図１に示す上面図と容量素子、開口及び半導体層の形状が異なる。より具体的には、図１０に示す表示装置は、容量素子１０５ｂを有する。容量素子１０５ｂは、トランジスタ１０３が有する半導体層１１１よりも導電率が高く、且つ透光性を有する半導体層１１９ｂと、透光性を有する画素電極１２１と、誘電体層として、トランジスタ１０３に含まれ、透光性を有する絶縁層（図１０に図示せず）とで構成されている。すなわち、容量素子１０５ｂは透光性を有する。また、半導体層１１９ｂ上には開口１４０ｂが形成されている。開口１４０ｂは、半導体層１１９ｂ上に設けられた絶縁層（図１０に図示せず）を加工することで形成される。また、開口１４０ｂの一部を覆うように画素電極１２１が形成されているため、画素電極１２１が凹部を有する。

また、図１０においては、２つ分の画素を例示しており、画素１０１と隣接する画素（図１０中の画素１０１の左側の画素）で容量線１１５を共通して用いている。また、容量素子１０５ｂは、画素１０１と隣接する画素で容量線１１５を中心に左右対称に配置されている。なお、図１に示す上面図との違いとして、図１０に示す上面図においては、半導体層１１９ｂ及び開口１４０ｂの隣接する画素と連結する領域が画素１０１の中央近傍に設けられている。

図１１に示す表示装置の画素周辺の上面図において、図１に示す上面図と容量素子、開口及び半導体層の形状が異なる。より具体的には、図１１に示す表示装置は、容量素子１０５ｃを有する。容量素子１０５ｃは、トランジスタ１０３が有する半導体層１１１よりも導電率が高く、且つ透光性を有する半導体層１１９ｃと、透光性を有する画素電極１２１と、誘電体層として、トランジスタ１０３に含まれ、透光性を有する絶縁層（図１１に図示せず）とで構成されている。すなわち、容量素子１０５ｃは透光性を有する。また、半導体層１１９ｃ上には開口１４０ｃが形成されている。開口１４０ｃは、半導体層１１９ｃ上に設けられた絶縁層（図１１に図示せず）を加工することで形成される。また、開口１４０ｃの一部を覆うように画素電極１２１が形成されているため、画素電極１２１が凹部を有する。

また、図１１においては、２つ分の画素を例示しており、画素１０１と隣接する画素（図１１中の画素１０１の左側の画素）で容量線１１５を共通して用いている。また、容量素子１０５ｃは、画素１０１と隣接する画素で容量線１１５を中心に左右対称に配置されている。なお、図１に示す上面図との違いとして、図１１に示す上面図においては、半導体層１１９ｃ及び開口１４０ｃの隣接する画素と連結する領域が画素１０１の上方から下方にかけて、分断されることがなく連続して設けられている。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、実施の形態１に示す表示装置のトランジスタ及び容量素子に適用可能な酸化物半導体層の一例について説明する。

＜酸化物半導体層の結晶性＞

以下では、酸化物半導体層の構造について説明する。

酸化物半導体層は、非単結晶酸化物半導体層と単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体層、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリコンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体層である。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体層について説明する。

微結晶酸化物半導体層は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体層に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体層と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

＜ＣＡＡＣ−ＯＳ膜の成膜方法＞
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

平板状又はペレット状のスパッタリング粒子は、例えば、ａ−ｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状又はペレット状のスパッタリング粒子は、ａ−ｂ面に平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面積と等しい正円の直径をいう。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成する。

まず、第１の酸化物半導体層を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第１の酸化物半導体層を結晶性の高い第１のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第１の酸化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体層の不純物濃度をさらに短時間で低減することができる。

第１の酸化物半導体層は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。

次に、第１の酸化物半導体層と同じ組成である第２の酸化物半導体層を１０ｎｍ以上５０ｎｍ以下の厚さで成膜する。第２の酸化物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第２の酸化物半導体層を第１のＣＡＡＣ−ＯＳ膜から固相成長させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第２の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第２の酸化物半導体層の不純物濃度をさらに短時間で低減することができる。

以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成することができる。当該ＣＡＡＣ−ＯＳ膜を、酸化物積層における酸化物半導体層として好適に用いることができる。

次に、例えば、基板加熱しないことなどにより被形成面が低温（例えば、１３０℃未満、１００℃未満、７０℃未満または室温（２０℃乃至２５℃）程度）である場合の酸化物膜の形成方法について説明する。

被形成面が低温の場合、スパッタ粒子は被成膜面に不規則に降り注ぐ。スパッタ粒子は、例えば、マイグレーションをしないため、既に他のスパッタ粒子が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得られる酸化物膜は、例えば、厚さが均一でなく、結晶の配向も無秩序になる場合がある。このようにして得られた酸化物膜は、スパッタ粒子の結晶性を、ある程度維持するため、結晶部（ナノ結晶）を有する。

また、例えば、成膜時の圧力が高い場合、飛翔中のスパッタ粒子は、アルゴンなどの他の粒子（原子、分子、イオン、ラジカルなど）と衝突する頻度が高まる。スパッタ粒子は、飛翔中に他の粒子と衝突する（再スパッタされる）ことで、結晶構造が崩れる場合がある。例えば、スパッタ粒子は、他の粒子と衝突することで、平板状又はペレット状の形状を維持することができず、細分化（例えば各原子に分かれた状態）される場合がある。このとき、スパッタ粒子から分かれた各原子が被形成面に堆積していくことで、非晶質酸化物膜が形成される場合がある。

また、出発点に多結晶酸化物を有するターゲットを用いたスパッタリング法ではなく、液体を用いて成膜する方法の場合、またはターゲットなどの固体を気体化することで成膜する方法の場合、各原子に分かれた状態で飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。また、例えば、レーザアブレーション法では、ターゲットから放出された原子、分子、イオン、ラジカル、クラスターなどが飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。

本発明の一態様の抵抗素子及びトランジスタに含まれる酸化物半導体層は、上述のいずれの結晶状態の酸化物半導体層を適用してもよい。また、積層構造の酸化物半導体層を含む場合、各酸化物半導体層の結晶状態が異なっていてもよい。但し、トランジスタのチャネルとして機能する酸化物半導体層には、ＣＡＡＣ−ＯＳ膜を適用することが好ましい。また、抵抗素子に含まれる酸化物半導体層は、トランジスタに含まれる酸化物半導体層よりも不純物濃度が高いため、結晶性が低減する場合がある。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、本発明の一態様の表示装置について、図１２を用いて説明を行う。なお、実施の形態１に示す機能と同様の箇所については、同様の符号を付し、その詳細な説明は省略する。

図１２（Ａ）に示す表示装置は、画素の表示素子を有する領域（以下、画素部３０２という）と、画素部３０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部３０４という）と、素子の保護機能を有する回路（以下、保護回路３０６という）と、端子部３０７と、を有する。なお、保護回路３０６は、設けない構成としてもよい。

駆動回路部３０４の一部、または全部は、画素部３０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部３０４の一部、または全部が、画素部３０２と同一基板上に形成されていない場合には、駆動回路部３０４の一部、または全部は、ＣＯＧやＴＡＢによって、実装することができる。

画素部３０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）のマトリクス状に配置された複数の表示素子を駆動するための回路（以下、画素１０１という）を有し、駆動回路部３０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ３０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ３０４ｂ）などの駆動回路を有する。

ゲートドライバ３０４ａは、シフトレジスタ等を有する。ゲートドライバ３０４ａは、端子部３０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ３０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ３０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ３０４ａを複数設け、複数のゲートドライバ３０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ３０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ３０４ａは、別の信号を供給することも可能である。

ソースドライバ３０４ｂは、シフトレジスタ等を有する。ソースドライバ３０４ｂは、端子部３０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ３０４ｂは、画像信号を元に画素１０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ３０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ３０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ３０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ３０４ｂは、別の信号を供給することも可能である。

ソースドライバ３０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ３０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。

複数の画素１０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素１０１のそれぞれは、ゲートドライバ３０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素１０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ３０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ３０４ｂからデータ信号が入力される。

図１２（Ａ）に示す保護回路３０６は、例えば、ゲートドライバ３０４ａと画素１０１の間の配線である走査線ＧＬに接続される。または、保護回路３０６は、ソースドライバ３０４ｂと画素１０１の間の配線であるデータ線ＤＬに接続される。または、保護回路３０６は、ゲートドライバ３０４ａと端子部３０７との間の配線に接続することができる。または、保護回路３０６は、ソースドライバ３０４ｂと端子部３０７との間の配線に接続することができる。なお、端子部３０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。

保護回路３０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。

図１２（Ａ）に示すように、画素部３０２と駆動回路部３０４にそれぞれ保護回路３０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路３０６の構成はこれに限定されず、例えば、ゲートドライバ３０４ａに保護回路３０６を接続した構成、またはソースドライバ３０４ｂに保護回路３０６を接続した構成のみとすることもできる。あるいは、端子部３０７に保護回路３０６を接続した構成とすることもできる。

また、図１２（Ａ）においては、ゲートドライバ３０４ａとソースドライバ３０４ｂによって駆動回路部３０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ３０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。

また、図１２（Ａ）に示す複数の画素１０１は、例えば、図１２（Ｂ）に示す構成とすることができる。

図１２（Ｂ）に示す画素１０１は、液晶素子１７０と、トランジスタ１０３と、容量素子１０５と、を有する。なお、液晶素子１７０、トランジスタ１０３、及び容量素子１０５は、実施の形態１に示す図１の構成の表示装置を用いることができる。

液晶素子１７０の一対の電極の一方の電位は、画素１０１の仕様に応じて適宜設定される。液晶素子１７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素１０１のそれぞれが有する液晶素子１７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素１０１の液晶素子１７０の一対の電極の一方に異なる電位を与えてもよい。

例えば、液晶素子１７０を備える表示装置の駆動方法としては、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ：垂直配向）モードを用いると好ましい。

また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

ｍ行ｎ列目の画素１０１において、トランジスタ１０３のソース及びドレインの一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１７０の一対の電極の他方に電気的に接続される。また、トランジスタ１０３のゲートは、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１０３は、オン状態又はオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子１０５の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子１７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素１０１の仕様に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。

例えば、図１２（Ａ）の画素１０１を有する表示装置では、ゲートドライバ３０４ａにより各行の画素１０１を順次選択し、トランジスタ１０３をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素１０１は、トランジスタ１０３がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の表示装置に用いることのできるトランジスタの構成について、図１８及び図１９を用いて説明を行う。また、本実施の形態に示すトランジスタは、実施の形態１に示す画素１０１に用いるトランジスタ、及び実施の形態３に示す駆動回路部３０４に用いるトランジスタに適用することができる。なお、先の実施の形態に示す機能と同様の箇所については、同様の符号を付し、その詳細な説明は省略する。

まず、図１８に示すトランジスタ２５０について、以下説明を行う。

図１８（Ａ）乃至図１８（Ｃ）に、トランジスタ２５０の上面図及び断面図を示す。図１８（Ａ）はトランジスタ２５０の上面図であり、図１８（Ｂ）は、図１８（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１８（Ｃ）は、図１８（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１８（Ａ）では、明瞭化のため、基板１０２、トランジスタ２５０のゲート絶縁層として機能する絶縁層１２７、絶縁層１２９、絶縁層１３３などを省略している。

図１８（Ａ）乃至図１８（Ｃ）に示すトランジスタ２５０は、チャネルエッチ型のトランジスタであり、基板１０２上に設けられるゲート電極２０７と、基板１０２及びゲート電極２０７上に形成される絶縁層１２７と、絶縁層１２７を介して、ゲート電極２０７と重なる半導体層１１１と、半導体層１１１に接する一対の電極２０９、２１３とを有する。また、絶縁層１２７、半導体層１１１、及び一対の電極２０９、２１３上に、絶縁層１２９、絶縁層１３１、及び絶縁層１３３で構成されるゲート絶縁層２２８と、ゲート絶縁層２２８上に形成されるゲート電極２５１とを有する。ゲート電極２５１は、絶縁層１２７及びゲート絶縁層２２８に設けられた開口２４２においてゲート電極２０７に接続する。また、一対の電極２０９、２１３の一方、ここでは電極２１３に接続する画素電極１２１がゲート絶縁層２２８上に形成される。

ゲート電極２５１は、画素電極１２１と同時に形成される。また、本実施の形態のトランジスタ２５０としては、画素電極１２１と同一工程でトランジスタ２５０の第２のゲート電極として機能するゲート電極２５１を形成することを特徴とする。

また、ゲート電極２０７は、実施の形態１に示す走査線１０７と同様の材料及び作製方法で形成することができる。また、開口２４２は、開口２４１と同時に形成することができる。開口２４１は、実施の形態１に示す開口１１７と同様の作製方法で形成することができる。また、一対の電極２０９、２１３は、実施の形態１に示すデータ線１０９、及び導電層１１３と同様の材料及び作製方法で形成することができる。

また、本実施の形態に示すトランジスタ２５０は、ゲート電極２０７及びゲート電極２５１の間に半導体層１１１が設けられている。また、ゲート電極２５１は図１８（Ａ）に示すように、上面形状において、ゲート絶縁層２２８を介して半導体層１１１の側面と重なる。

また、絶縁層１２７及びゲート絶縁層２２８には複数の開口を有する。代表的には、図１８（Ｂ）に示すように、一対の電極２０９、２１３の一方を露出する開口２４１を有する。また、図１８（Ｃ）に示すように、半導体層１１１の一方の側面の外側においては、絶縁層１２７及びゲート絶縁層２２８に設けられた開口２４２において、ゲート電極２５１はゲート電極２０７と接続する。また、ゲート電極２５１は開口２４２の側面において、半導体層１１１の側面と対向する。また、半導体層１１１の他方の側面の外側においては、ゲート電極２５１はゲート電極２０７と接続しない。また、ゲート電極２５１の両端部は、それぞれ半導体層１１１の両側面の外側に位置する。

なお、図１８（Ｃ）に示すように、チャネル幅方向において、絶縁層１２７及びゲート絶縁層２２８の界面にゲート電極２５１を投影した際の端部と、半導体層１１１の側面との距離ｄは、絶縁層１２７の膜厚ｔ１及びゲート絶縁層２２８の膜厚ｔ２の合計膜厚の１倍以上７．５倍以下とすることが好ましい。距離ｄが、絶縁層１２７の膜厚ｔ１及びゲート絶縁層２２８の膜厚ｔ２の合計膜厚の１倍以上の場合、ゲート電極２５１の電界が半導体層１１１の側面、または側面及びその近傍を含む端部に影響するため、半導体層１１１の側面または端部における寄生チャネルの発生を抑制することができる。一方、距離ｄが絶縁層１２７の膜厚ｔ１及びゲート絶縁層２２８の膜厚ｔ２の合計膜厚の７．５倍以下の場合、トランジスタ２５０の面積を小さくすることができる。

また、図１８に示すトランジスタ２５０は、チャネル幅方向において、半導体層１１１の一方の側面の外側において、ゲート電極２０７及びゲート電極２５１が接続し、半導体層１１１の他方の側面の外側において、絶縁層１２７及びゲート絶縁層２２８を介して、ゲート電極２０７及びゲート電極２５１が対向する。なお、ゲート電極２０７とゲート電極２５１を接続する構成とすることで、ゲート電極２０７とゲート電極２５１に同電位を与えることができる。ただし、本発明の一態様は、これに限定されず、開口２４２を設けずに、ゲート電極２０７とゲート電極２５１を接続しない構成とすることで、ゲート電極２０７とゲート電極２５１に異なる電位を与えてもよい。

次に、図１９に示すトランジスタ２６０について、以下説明を行う。

図１９（Ａ）乃至図１９（Ｃ）に、トランジスタ２６０の上面図及び断面図を示す。図１９（Ａ）はトランジスタ２６０の上面図であり、図１９（Ｂ）は、図１９（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１９（Ｃ）は、図１９（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１９（Ａ）では、明瞭化のため、基板１０２、ゲート絶縁層として機能する絶縁層１２７、酸化物絶縁層２２９、酸化物絶縁層２３１、窒化物絶縁層２３３などを省略している。

図１９（Ａ）乃至図１９（Ｃ）に示すトランジスタ２６０は、チャネルエッチ型のトランジスタであり、基板１０２上に設けられるゲート電極２０７と、基板１０２及びゲート電極２０７上に形成される絶縁層１２７と、絶縁層１２７を介して、ゲート電極２０７と重なる半導体層１１１と、半導体層１１１に接する一対の電極２０９、２１３とを有する。また、絶縁層１２７、半導体層１１１、及び一対の電極２０９、２１３上に、酸化物絶縁層２２９、酸化物絶縁層２３１、及び窒化物絶縁層２３３で構成されるゲート絶縁層２８８と、ゲート絶縁層２８８上に形成されるゲート電極２９１とを有する。ゲート電極２９１は、絶縁層１２７及び窒化物絶縁層２３３に設けられた開口２９４においてゲート電極２０７と接続する。また、一対の電極２０９、２１３の一方、ここでは電極２１３に接続する電極２９２が、窒化物絶縁層２３３上に形成される。電極２９２は窒化物絶縁層２３３に設けられた開口２９３において、電極２１３と接続する。なお、電極２９２は画素電極として機能する。

また、絶縁層１２７は、窒化物絶縁層２１５ａ及び酸化物絶縁層２１５ｂで形成される。酸化物絶縁層２１５ｂは、半導体層１１１、一対の電極２０９、２１３、及び酸化物絶縁層２３１と重畳する領域に形成される。

ゲート電極２０７は、実施の形態１に示す走査線１０７と同様の材料及び作製方法で形成することができる。また、窒化物絶縁層２１５ａとして、窒化シリコン膜を用いて形成する。また、酸化物絶縁層２１５ｂは、酸化シリコン膜、酸化窒化シリコン膜などを用いて形成する。また、窒化物絶縁層２１５ａ及び酸化物絶縁層２１５ｂは、実施の形態１に示す絶縁層１２７と同様の形成方法で形成することができる。また、一対の電極２０９、２１３は、実施の形態１に示すデータ線１０９、及び導電層１１３と同様の材料及び作製方法で形成することができる。また、酸化物絶縁層２２９は、実施の形態１に示す絶縁層１２９と同様の材料及び作製方法を適宜用いて形成することができる。また、酸化物絶縁層２３１は、実施の形態１に示す絶縁層１３１と同様の材料及び作製方法を適宜用いて形成することができる。窒化物絶縁層２３３は、実施の形態１に示す絶縁層１３３と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極２９１及び電極２９２は、実施の形態１に示す画素電極１２１と同様の材料及び作製方法を適宜用いて形成することができる。

また、酸化物絶縁層２２９及び酸化物絶縁層２３１は、トランジスタごとに分離されており、且つ半導体層１１１と重畳する。具体的には、図１９（Ｂ）に示すチャネル長方向において、一対の電極２０９、２１３上に酸化物絶縁層２２９及び酸化物絶縁層２３１の端部が位置し、図１９（Ｃ）に示すチャネル幅方向において、半導体層１１１の外側に酸化物絶縁層２２９及び酸化物絶縁層２３１の端部が位置する。また、窒化物絶縁層２３３は、酸化物絶縁層２３１及び酸化物絶縁層２２９の上面及び側面を覆うように形成され、窒化物絶縁層２１５ａと接する。なお、酸化物絶縁層２２９及び酸化物絶縁層２３１の端部は、チャネル長方向において、一対の電極２０９、２１３に設けられず、窒化物絶縁層２１５ａ上に設けられてもよい。

また、図１９（Ｃ）に示すチャネル幅方向において、ゲート電極２９１は、酸化物絶縁層２２９及び酸化物絶縁層２３１の側面を介して、半導体層１１１の側面と対向する。

本実施の形態に示すトランジスタ２６０は、チャネル幅方向において、ゲート電極２０７及びゲート電極２９１の間に、絶縁層１２７及びゲート絶縁層２８８を介して半導体層１１１が設けられている。また、ゲート電極２９１は図１９（Ａ）に示すように、上面形状において、ゲート絶縁層２８８を介して半導体層１１１の側面と重なる。

図１９（Ｃ）に示すように、半導体層１１１の一方の側面の外側においては、絶縁層１２７及び窒化物絶縁層２３３に設けられた開口２９４において、ゲート電極２９１はゲート電極２０７と接続する。また、ゲート電極２９１は酸化物絶縁層２２９、２３１の側面において、半導体層１１１の側面と対向する。また、半導体層１１１の他方の側面の外側においては、ゲート電極２９１はゲート電極２０７と接続しない。また、ゲート電極２９１の両端部は、それぞれ半導体層１１１の両側面の外側に位置する。

なお、トランジスタ２６０は、図１９（Ｃ）に示すようにチャネル幅方向において、半導体層１１１の一方の側面の外側のみにおいて、ゲート電極２０７及びゲート電極２９１が接続するが、半導体層１１１の両方の側面の外側において、ゲート電極２０７及びゲート電極２９１が接続してもよい。なお、ゲート電極２０７とゲート電極２９１を接続する構成とすることで、ゲート電極２０７とゲート電極２９１に同電位を与えることができる。ただし、本発明の一態様は、これに限定されず、開口２９４を設けずに、ゲート電極２０７とゲート電極２９１を接続しない構成とすることで、ゲート電極２０７とゲート電極２９１に異なる電位を与えてもよい。

本実施の形態に示すトランジスタ２６０は、窒化物絶縁層２１５ａ及び窒化物絶縁層２３３が、半導体層１１１及び酸化物絶縁層２３１を内側に有しつつ、接している。窒化物絶縁層２１５ａ及び窒化物絶縁層２３３は、酸素の拡散係数が低く、酸素に対するバリア性を有するため、酸化物絶縁層２３１に含まれる酸素の一部を効率よく半導体層１１１に移動させることが可能であり、半導体層１１１の酸素欠損量を減らすことが可能である。また、窒化物絶縁層２１５ａ及び窒化物絶縁層２３３は、水、水素等の拡散係数が低く、水、水素等に対するバリア性を有するため、外部から半導体層１１１への水、水素等の拡散を防ぐことが可能である。これらの結果、トランジスタ２６０は、信頼性の高いトランジスタとなる。

なお、トランジスタ２６０の作製工程については、以下のとおりである。

まず、実施の形態１の図５（Ｃ）に示す工程と同様の工程を行う。その後、開口１４０の形成と同時に、酸化物絶縁層２２９、２３１を島状に分離する。その後、窒化物絶縁層２３３を形成する。その後、窒化物絶縁層２３３を加工し電極２１３に達する開口２９３を形成する。また、開口２９３と同時に窒化物絶縁層２３３、絶縁層１２７を加工しゲート電極２０７に達する開口２９４を形成する。その後、窒化物絶縁層２３３上に導電層を形成し、該導電層を加工することで、ゲート電極２９１及び、画素電極として機能する電極２９２を形成する。

（実施の形態５）
本実施の形態では、実施の形態３に示す表示装置の駆動回路部３０４の一構成について、図２０及び図２１を用いて説明する。駆動回路部３０４は、実施の形態１及び実施の形態４に示すトランジスタを適宜用いて作製することができる。ここでは、駆動回路部３０４の一例として、ゲートドライバ３０４ａに形成されるバッファを用いて説明する。

図２０（Ａ）は、バッファ５００の回路図である。バッファ５００は、トランジスタＭ１乃至トランジスタＭ３及び容量素子Ｃを有する。トランジスタＭ１は、ゲートが、電位ＶＤＤが与えられる配線に接続されている。また、トランジスタＭ１は、ソース及びドレインの一方が、端子Ａに接続されており、ソース及びドレインの他方が、トランジスタＭ２のゲートに接続されている。トランジスタＭ２は、ソース及びドレインの一方が、バッファ５００の出力端子ＯＵＴに接続されており、ソース及びドレインの他方が、信号ＣＬＫが入力される配線に接続されている。トランジスタＭ３は、ゲートが、端子Ｂに接続されている。また、トランジスタＭ３は、ソース及びドレインの一方が、電位ＶＳＳが与えられる配線に接続されており、ソース及びドレインの他方が、出力端子ＯＵＴに接続されている。容量素子Ｃの一対の電極の一方は、トランジスタＭ１のソース及びドレインの他方、並びにトランジスタＭ２のゲートに接続されており、一対の電極の他方は、トランジスタＭ３のソース及びドレインの他方、並びに出力端子ＯＵＴに接続されている。

本実施の形態に示すバッファにおいては、トランジスタＭ１乃至Ｍ３は、実施の形態１及び実施の形態４に示すトランジスタを適宜用いることができる。

次に、トランジスタＭ１及びトランジスタＭ２の構成について説明する。図２０（Ｂ）にトランジスタＭ１及びトランジスタＭ２の上面図を示す。また、上面図の一点鎖線Ａ１−Ａ２、Ｂ１−Ｂ２間における断面図を図２１（Ａ）に、一点鎖線Ｃ１−Ｃ２間における断面図を図２１（Ｂ）に、それぞれ示す。なお、図２１（Ａ）において、トランジスタＭ１及びトランジスタＭ２のチャネル方向における断面図を示し、図２１（Ｂ）において、トランジスタＭ１のチャネル幅方向における断面図を示す。

図２１（Ａ）及び図２１（Ｂ）に示すトランジスタＭ１の断面構造は、以下の通りである。

基板１０２上にトランジスタＭ１の第１のゲート電極として機能する導電層５０７ａが設けられている。導電層５０７ａ上にトランジスタＭ１のゲート絶縁層として機能する絶縁層１２７が設けられている。絶縁層１２７上の導電層５０７ａと重畳する位置に半導体層５１１ａ＿１、５１１ａ＿２が設けられており、半導体層５１１ａ＿１、５１１ａ＿２がトランジスタＭ１の半導体層として機能する。また、半導体層５１１ａ＿１、５１１ａ＿２及び絶縁層１２７上には、トランジスタＭ１のソース電極として機能する導電層５０９ａと、トランジスタＭ１のドレイン電極として機能する導電層５１３ａが設けられている。また、導電層５０９ａ、半導体層５１１ａ＿１、５１１ａ＿２、導電層５１３ａ、及び絶縁層１２７上にはトランジスタＭ１の保護絶縁層として機能する絶縁層１２９、１３１が設けられている。また、絶縁層１３１上には絶縁層１３３が形成されており、絶縁層１３３上にトランジスタＭ１の第２のゲート電極として機能する導電層５１７ａが形成されている。絶縁層１２９、１３１、１３３には、導電層５１３ａに達する開口５２３が設けられている。また、絶縁層１２９、１３１には、絶縁層１２７に達する開口５２１、５２２が設けられている。また、開口５２１、５２２を覆うように絶縁層１３３が形成されており、絶縁層１２７及び絶縁層１３３には、導電層５０７ａに達する開口５２４及び、導電層５０７ｂに達する開口５２５が設けられている。絶縁層１３３、開口５２１及び開口５２４上に導電層５１７ａが設けられている。すなわち、第２のゲート電極として機能する導電層５１７ａは、第１のゲート電極として機能する導電層５０７ａと同電位である。また、絶縁層１３３、開口５２２、開口５２３、及び開口５２５上に導電層５１９が設けられている。すなわち、トランジスタＭ１のドレイン電極として機能する導電層５１３ａと、トランジスタＭ２の第１のゲート電極として機能する導電層５０７ｂが導電層５１９により接続されている。

図２１（Ｂ）はトランジスタＭ１のチャネル幅方向の断面図である。本実施の形態においては、トランジスタＭ１は実施の形態４に示すトランジスタ２５０を用いて形成しており、半導体層５１１ａ＿１の端部より外側に、ゲート電極として機能する導電層５１７ａの端部が位置する。

また、基板１０２上にトランジスタＭ２の第１のゲート電極として機能する導電層５０７ｂが設けられている。導電層５０７ｂ上にトランジスタＭ２のゲート絶縁層として機能する絶縁層１２７が設けられている。絶縁層１２７の導電層５０７ｂと重畳する位置に半導体層５１１ｂが設けられており、半導体層５１１ｂがトランジスタＭ２の半導体層として機能する。また、半導体層５１１ｂ及び絶縁層１２７上には、トランジスタＭ２のソース電極として機能する導電層５０９ｂと、トランジスタＭ２のドレイン電極として機能する導電層５１３ｂが設けられている。また、導電層５０９ｂ、半導体層５１１ｂ、導電層５１３ｂ、及び絶縁層１２７上にはトランジスタＭ２の保護絶縁層として機能する絶縁層１２９、１３１が設けられている。また、絶縁層１３１上には絶縁層１３３が形成されており、絶縁層１３３上にトランジスタＭ２の第２のゲート電極として機能する導電層５１７ｂが設けられている。なお、図示しないが、絶縁層１２７、絶縁層１２９、絶縁層１３１、及び絶縁層１３３に設けられた開口において、導電層５０７ｂ及び導電層５１７ｂが接続する。すなわち、第２のゲート電極として機能する導電層５１７ｂは、第１のゲート電極として機能する導電層５０７ｂと同電位である。

次に、トランジスタＭ１及びトランジスタＭ２の作製方法について、実施の形態１に示す図５乃至図７、及び図２１を用いて説明する。

図５（Ａ）に示す走査線１０７と同じ工程により、基板１０２上に導電層５０７ａ、５０７ｂを形成する。次に、絶縁層１２７を形成する。次に、図５（Ａ）に示す半導体層１１１、１１９と同じ工程により、半導体層５１１ａ＿１、５１１ａ＿２、５１１ｂを形成する。

次に、図５（Ｂ）に示すデータ線１０９及び導電層１１３と同じ工程により、絶縁層１２７及び半導体層５１１ａ＿１、５１１ａ＿２、５１１ｂ上に、導電層５０９ａ、５１３ａ、５０９ｂ、５１３ｂを形成する。

次に、図５（Ｃ）に示すように、絶縁層１２９及び絶縁層１３１を形成する。

次に、図６（Ａ）に示す開口１４０と同じ工程により、開口５２１及び開口５２２を形成する。

次に、図６（Ｂ）に示すように、絶縁層１３３を形成する。

次に、図７（Ａ）に示す開口１１７と同じ工程により、開口５２３、開口５２４、及び開口５２５を形成する。

次に、図７（Ｂ）に示す画素電極１２１と同じ工程により、導電層５１７ａ、導電層５１７ｂ、及び導電層５１９を形成する。

以上の工程により、トランジスタＭ１及びトランジスタＭ２を作製することができる。

トランジスタＭ１乃至Ｍ３を、実施の形態４に示すような、半導体層を間に挟んで重なり合った一対のゲート電極を有し、かつ一対のゲート電極が同電位であるトランジスタを用いて作製することで、各トランジスタに含まれる半導体層においてチャネル形成領域が増え、トランジスタＭ１乃至Ｍ３のドレイン電流の増加を実現することができる。よって、オン電流の低下を抑えつつトランジスタＭ１乃至Ｍ３のサイズを小さく抑えることができるので、バッファ５００、延いてはバッファ５００を用いた駆動回路の面積を小さく抑えることができる。特に、バッファ５００の出力側に設けられたトランジスタＭ２には、トランジスタＭ１よりも大きな電流供給能力が求められるため、トランジスタＭ２が上述したような一対のゲート電極を有することで、トランジスタＭ１に同じ構成を適用させた場合に比べて、バッファ５００または駆動回路の面積を小さく抑える効果は大きいと言える。

（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を用いることのできる表示モジュール及び電子機器について、図１３及び図１４を用いて説明を行う。

図１３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。

本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。

上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

バックライト８００７は、光源８００８を有する。光源８００８は、バックライト８００７の端部に設け、光拡散板を用いる構成としてもよい。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

図１４（Ａ）乃至図１４（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

図１４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１４（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１４（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図１４（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１４（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１４（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１４（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１４（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図１４（Ａ）乃至図１４（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１４（Ａ）乃至図１４（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

本実施例においては、本発明の一態様である表示装置の透過率について、計算を行った。図１５を用いて本実施例の計算で用いた表示装置の構成について、以下説明を行う。

図１５に示す計算に用いた表示装置は、基板４０２と、基板４０２上の導電層４０７、４１９と、基板４０２及び導電層４０７、４１９上の絶縁層４３１と、絶縁層４３１上のスペーサ４６６と、絶縁層４３１上の電極４２１と、スペーサ４６６上の電極４６０と、電極４６０上の基板４５２と、電極４２１と電極４６０に挟持された液晶層４６４と、を有する構成である。

また、電極４２１は、絶縁層４３１に形成された凹部に沿って配置されている。したがって、電極４２１は凹部を有する。また、スペーサ４６６の端部の一方をＸ点として、電極４２１が有する凹部の端部の一方をＹ点として、それぞれ表している。

なお、図１５に示す計算に用いた表示装置の構成は、図３に示す本発明の一態様の表示装置を簡易的にして、簡便に計算を行うために用いた構成である。具体的には、基板４０２は図３に示すトランジスタ１０３が形成される基板１０２に相当し、導電層４０７は図３に示す走査線１０７に相当し、導電層４１９は図３に示す半導体層１１９に相当し、絶縁層４３１は図３に示す絶縁層１３１に相当し、スペーサ４６６は図３に示すスペーサ１６６に相当し、電極４２１は図３に示す画素電極１２１に相当し、電極４６０は図３に示す導電層１６０に相当し、基板４５２は図３に示す基板１５２に相当し、液晶層４６４は図３に示す液晶層１６４に相当する。

また、図１５中に示す０、１０、２０、３０、４０、及び４９．５（μｍ）は上記計算で用いた構成の横方向の距離を表している。また、図１５中に示す０．０、０．５、１．０、１．５、２．０、２．５、３．０、３．５、及び４．０（μｍ）は上記計算で用いた構成の縦方向の距離を表している。具体的には、絶縁層４３１に形成された凹部の深さ（縦方向の距離）を０．５μｍとし、該凹部のテーパー角を１５°とし、電極４２１、４６０の膜厚を０．１μｍとした。

また、図１５に示す計算に用いた表示装置の構成の画素数を３２６ｐｐｉ、３５３ｐｐｉ、及び５１３ｐｐｉの３つの解像度で計算を行った。なお、画素数３２６ｐｐｉの場合、図１５中に示す表示装置の構成の横方向の距離を７８μｍとし、画素数３５３ｐｐｉの場合、図１５中に示す表示装置の構成の横方向の距離を７２μｍとし、画素数５１３ｐｐｉの場合、図１５中に示す表示装置の構成の横方向の距離を４９．５μｍとした。

また、図１５に示す導電層及び電極に印加する電圧を以下のように設定した。
（導電層４０７：−９Ｖ、導電層４１９：０Ｖ、電極４２１：５Ｖ、電極４６０：０Ｖ）また、液晶層４６４は、ＭＬＣ２０３９（メルク社製）の液晶材料を仮定した。

上記条件において、液晶層４６４の時間経過に伴う透過率の計算を行った。なお、用いた計算ソフトとしては、ＬＣＤ Ｍａｓｔｅｒ（Ｓｈｉｎｔｅｃｈ社製）を用いた。

図１６に透過率の計算結果を示す。図１６において、横軸が時間（ｍｓｅｃ）を、縦軸が規格化透過率（％）を、それぞれ表している。

図１６に示す計算結果より、図１５に示す表示装置の構成において、画素数の解像度が高い方が規格化透過率の立ち上がり時間が早いことが分かる。これは、図１５に示す表示装置の構成においては、解像度が高いほど液晶層４６４の応答速度が速くなる結果を示唆している。

次に、図１５に示す計算に用いた表示装置の構成の時間経過に伴う液晶層の透過率の変化を計算した。なお、画素数を５１３ｐｐｉ（横方向の距離を４９．５μｍ）とし、０、５、１０、１５、２０、２５、及び３０ｍｓｅｃの時間経過の際の液晶層４６４の透過率を計算した。なお、その他の計算に用いた条件は、上述した条件と同様とした。

透過率の計算結果を図１７に示す。図１７において、横軸が距離（μｍ）を、縦軸が透過率（％）を、それぞれ表している。また、図１７において、図１５に示すＸ点及びＹ点に相当する箇所に、Ｘ点及びＹ点を付している。

図１７に示す計算結果より、Ｘ点（スペーサ４６６の端部）と、Ｙ点（電極４２１が有する凹部の端部）の２点を始点として、時間経過に伴い画素中央部に向けて透過率の変化が進行することが確認できる。このようにＸ点、Ｙ点の２点が配向制御の起点となっていることから、Ｘ−Ｙ間の距離が短いほど、応答速度が速くなる結果を示唆している。すなわち、表示装置の解像度が高くなるほど、本発明の一態様の表示装置の構成は優れた効果を奏する。

本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

本実施例においては、本発明の一態様である表示装置を作製し評価を行った。本実施例で作製した表示装置の一態様について、以下説明を行う。

まず、本実施例で作製した表示装置の仕様を表１に示す。

表１に示す通り、バックプレーンとしては、ＣＡＡＣ−ＩＧＺＯを用いた。パネルサイズは４．３ｉｎｃｈとした。また、有効画素数は１０８０×ＲＧＢ（Ｈ）×１９２０（Ｖ）のＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）とした。また、画素サイズは、１６．５μｍ（Ｈ）×４９．５μｍ（Ｖ）とした。パネル外寸としては、５５．４６ｍｍ（Ｈ）×１３７．９６ｍｍ（Ｖ）とした。また、表示領域は、５３．４６ｍｍ（Ｈ）×９５．０４ｍｍ（Ｖ）とした。また、解像度は５１３ｐｐｉとした。また、マスク枚数は６枚マスクでＣＥ（チャネルエッチ）型のトランジスタを用いた。また、ＬＣＤとしては、縦電界液晶を用いた。また、カラー化方式としては、ＣＦ（カラーフィルタ）方式を用いた。また、開口率は５０．３％とした。また、駆動周波数は６０Ｈｚとした。また、映像信号形式としては、アナログ線順次を用いた。また、Ｇａｔｅ Ｄｒｉｖｅｒは内蔵とし、ドライバ幅が０．７２ｍｍ、額縁幅が１．０ｍｍとした。また、Ｓｏｕｒｃｅ Ｄｒｉｖｅｒは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）を用い、その額縁幅は４．３ｍｍとした。

なお、画素の構成としては、図１に示す上面図及び図２乃至図４に示す断面図と同様の構成を用いた。

図２２に本実施例で作製した本発明の一態様の表示装置の表示結果を示す。図２２に示すように、本発明の一態様の表示装置は、優れた表示であることが確認できた。

次に、図２２に示す表示装置と同一構成のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）基板を用いて画素部における液晶の配向状態の観察を行った。なお、上記ＴＥＧ基板は、画素部における液晶の配向状態の観察が行いやすいように、ＢＭ（ブラックマトリクス）、及びＣＦ（カラーフィルタ）は未形成である。

なお、液晶の配向状態の観察には、偏光顕微鏡クロスニコルで観察し、反射像と透過像の観察を行った。

図２３に液晶の配向状態の観察結果を示す。なお、図２３（Ａ）は反射像の液晶の配向状態の観察結果であり、図２３（Ｂ）は透過像の液晶の配向状態の観察結果である。

図２３（Ａ）、（Ｂ）に示すように、配向欠陥がなく良好な配向状態であることが確認できた。

以上のように、本実施例では、４．３ｉｎｃｈ、６枚のマスク数、高精細の解像度（５１３ｐｐｉ）のＦＨＤの液晶を用いた表示装置を作製することが確認できた。

１０１ 画素
１０２ 基板
１０３ トランジスタ
１０５ 容量素子
１０５ａ 容量素子
１０５ｂ 容量素子
１０５ｃ 容量素子
１０５ｄ 容量素子
１０７ 走査線
１０９ データ線
１１１ 半導体層
１１３ 導電層
１１５ 容量線
１１７ 開口
１１９ 半導体層
１１９ａ 半導体層
１１９ｂ 半導体層
１１９ｃ 半導体層
１２１ 画素電極
１２１ｄ 画素電極
１２７ 絶縁層
１２９ 絶縁層
１３１ 絶縁層
１３３ 絶縁層
１３５ 配向膜
１４０ 開口
１４０ａ 開口
１４０ｂ 開口
１４０ｃ 開口
１５２ 基板
１５４ 遮光層
１５６ 有色層
１５８ 絶縁層
１６０ 導電層
１６２ 配向膜
１６４ 液晶層
１６６ スペーサ
１７０ 液晶素子
２０７ ゲート電極
２０９ 電極
２１３ 電極
２１５ａ 窒化物絶縁層
２１５ｂ 酸化物絶縁層
２２８ ゲート絶縁層
２２９ 酸化物絶縁層
２３１ 酸化物絶縁層
２３３ 窒化物絶縁層
２４１ 開口
２４２ 開口
２５０ トランジスタ
２５１ ゲート電極
２６０ トランジスタ
２８８ ゲート絶縁層
２９１ ゲート電極
２９２ 電極
２９３ 開口
２９４ 開口
３０２ 画素部
３０４ 駆動回路部
３０４ａ ゲートドライバ
３０４ｂ ソースドライバ
３０６ 保護回路
３０７ 端子部
４０２ 基板
４０７ 導電層
４１９ 導電層
４２１ 電極
４３１ 絶縁層
４５２ 基板
４６０ 電極
４６４ 液晶層
４６６ スペーサ
５００ バッファ
５０７ａ 導電層
５０７ｂ 導電層
５０９ａ 導電層
５０９ｂ 導電層
５１１ａ＿１ 半導体層
５１１ａ＿２ 半導体層
５１１ｂ 半導体層
５１３ａ 導電層
５１３ｂ 導電層
５１７ａ 導電層
５１７ｂ 導電層
５１９ 導電層
５２１ 開口
５２２ 開口
５２３ 開口
５２４ 開口
５２５ 開口
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (8)

1. 走査線、データ線、及び容量線に区画された領域に画素を有する表示装置であって、
   前記画素は、
   対向電極と画素電極に挟持された液晶層と、
   前記液晶層中に形成されたスペーサと、
   前記画素電極に接続されたトランジスタと、を有し、
   前記画素電極が凹部を有しており、前記スペーサと前記凹部によって、前記液晶層の配向方向が制御される
   ことを特徴とする表示装置。
2. 走査線、データ線、及び容量線に区画された領域に画素を有する表示装置であって、
   前記画素は、
   対向電極と画素電極に挟持された液晶層と、
   前記液晶層中に形成されたスペーサと、
   前記画素電極に接続された透光性を有する半導体層を含むトランジスタと、
   前記容量線に接続された容量素子と、を有し、
   前記画素電極が凹部を有しており、前記スペーサと前記凹部によって、前記液晶層の配向方向が制御される
   ことを特徴とする表示装置。
3. 請求項２において、
   前記容量素子の一方の電極は、前記半導体層と同一表面上に形成され、
   前記容量素子の他方の電極は、前記画素電極である
   ことを特徴とする表示装置。
4. 請求項２または請求項３において、
   前記容量素子の一方の電極は、
   少なくとも一部が隣接する画素と連結する
   ことを特徴とする表示装置。
5. 請求項１または請求項２において、
   前記液晶層は、
   垂直配向モードで制御される
   ことを特徴とする表示装置。
6. 請求項２において、
   前記半導体層は、酸化物半導体である
   ことを特徴とする表示装置。
7. 請求項６において、
   前記酸化物半導体は、
   少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆの元素を表す）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される酸化物である
   ことを特徴とする表示装置。
8. 請求項１乃至請求項７に記載のいずれか一つの表示装置を用いた電子機器。