JP6686087B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6686087B2
JP6686087B2 JP2018174622A JP2018174622A JP6686087B2 JP 6686087 B2 JP6686087 B2 JP 6686087B2 JP 2018174622 A JP2018174622 A JP 2018174622A JP 2018174622 A JP2018174622 A JP 2018174622A JP 6686087 B2 JP6686087 B2 JP 6686087B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
film
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018174622A
Other languages
English (en)
Other versions
JP2018205774A (ja
Inventor
大介 久保田
大介 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018205774A publication Critical patent/JP2018205774A/ja
Application granted granted Critical
Publication of JP6686087B2 publication Critical patent/JP6686087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本明細書などで開示する発明は表示装置、及び該表示装置を有する電子機器に関する。
近年、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などのフ
ラットパネルディスプレイが広く普及してきている。フラットパネルディスプレイなどの
表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子である
トランジスタと、該トランジスタと電気的に接続された液晶素子と、該液晶素子と並列に
接続された容量素子とが設けられている。
上記トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）
シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。
また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタ
の半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸
化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特
許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
液晶ディスプレイは、画素周辺の段差部等の凹凸が大きいと、配向不良が生じやすい。
該配向不良は、例えば、トランジスタと接続する走査線及びデータ線と、画素電極の近傍
の段差部の辺に沿って発生しやすい。そのため、表示領域として使用できる画素の開口の
一部を遮光膜（所謂ブラックマトリクス、ＢＭともいう）で覆う必要がある。そのため、
画素の開口率が低減し、画像の表示品位が低下する。
上述した配向不良を低減するために、トランジスタ等に起因する段差部等の凹凸は、有
機樹脂等によって平坦化処理されることが多い。
しかしながら、トランジスタを構成する半導体材料として酸化物半導体を用いた場合、
有機樹脂に含まれる不純物（代表的には水分など）が、該酸化物半導体に取り込まれると
半導体特性に悪影響を与えるため、可能な限り有機樹脂を用いない構成で半導体装置を作
製したいといった課題があった。
また、液晶ディスプレイに用いる容量素子は、一対の電極の間に誘電体膜が設けられて
おり、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極
、ソース電極またはドレイン電極などの導電膜で形成されていることが多い。
また、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液
晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させ
る表示装置において、該期間を長くできることは、画像データを書き換える回数を低減す
ることができ、消費電力の低減が望める。
容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的
には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記
表示装置において、一対の電極が重畳している面積を大きくするために導電膜の面積を大
きくすると、画素の開口率が低減し、画像の表示品位が低下する。
また、容量素子の占有面積を大きくした場合、画素において凹部の面積が大きくなり、
有機樹脂等によって平坦化処理を行わなければ、該凹部の影響により液晶の配向不良が発
生してしまう。
上記課題に鑑み、本発明の一態様は、配向不良が低減された表示装置を提供することを
課題の一つとする。また、本発明の一態様は、開口率が高く、且つ電荷容量を増大させた
容量素子を有する表示装置を提供することを課題の一つとする。また、本発明の一態様は
、開口率が高く、電荷容量が大きい容量素子を有し、且つ配向不良が低減された表示装置
を提供することを課題の一つとする。
本発明の一態様は、画素電極と、画素電極に接続された透光性を有する半導体層を含む
トランジスタと、トランジスタに接続された容量素子、走査線、及びデータ線と、を有し
、トランジスタは、走査線と重畳する位置に配置され、容量素子の一方の電極は、半導体
層と同一表面に形成され、且つ走査線とデータ線に区画された領域に形成され、容量素子
の他方の電極は、画素電極であり、画素電極が、走査線と交差するように延伸して配置さ
れることを特徴とする表示装置である。
画素電極が、走査線と交差するように延伸して配置されることによって、例えば、１つ
の画素の略半分を走査線とデータ線に区画された領域に位置させ、もう略半分を隣接する
走査線とデータ線に区画された領域に位置させることができる。このような配置とするこ
とよって、画素電極の端部が、走査線から離れて位置するため、液晶層が走査線に起因す
る段差の影響を受けることがない、または極めて影響を受けにくい。したがって、走査線
に起因する液晶層の配向不良を低減することができる。
なお、本発明の一態様である表示装置を作製する作製方法についても本発明の一態様に
含まれる。
本発明の一態様により、配向不良が低減された表示装置を提供することができる。また
、開口率が高く、且つ電荷容量を増大させた容量素子を有する表示装置を提供することが
できる。また、開口率が高く、電荷容量が大きい容量素子を有し、且つ配向不良が低減さ
れた表示装置を提供することができる。
本発明の一態様の表示装置の画素周辺を説明する上面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 比較のための表示装置の画素周辺を説明する上面図。 比較のための表示装置の画素を説明する断面図。 比較のための表示装置の画素を説明する断面図。 比較のための表示装置の画素を説明する断面図。 表示装置を説明する回路図。 表示モジュールを説明する図。 電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一
の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機
能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合が
ある。
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化の
ために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり
、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又
は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載され
ている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合が
ある。
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の
方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「
ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態においては、本発明の一態様の表示装置について、図１乃至図８を用いて
以下説明を行う。
＜表示装置の構成例＞
図１は、表示装置における画素周辺の上面図を示している。なお、図１に示す上面図に
おいて、図面の煩雑を避けるために、構成要素の一部を省略して図示している。
図１において、走査線１０７は、データ線１０９に略直交する方向（図中左右方向）に
延伸して設けられている。データ線１０９は、走査線１０７に略直交する方向（図中上下
方向）に延伸して設けられている。容量線１１５は、データ線１０９と略平行方向に延伸
して設けられている。
トランジスタ１０３は、走査線１０７と重畳する位置に形成され、走査線１０７とデー
タ線１０９が交差する領域近傍に設けられている。トランジスタ１０３は、少なくとも、
チャネル形成領域を有する半導体層１１１と、ゲート電極と、ゲート絶縁層（図１に図示
せず）と、ソース電極と、ドレイン電極と、を含む。
また、走査線１０７は、トランジスタ１０３のゲート電極としても機能し、データ線１
０９はトランジスタ１０３のソース電極としても機能する。導電層１１３は、トランジス
タ１０３のドレイン電極として機能し、開口１１７を通じて画素電極１２１と電気的に接
続されている。また、以下において、トランジスタ１０３のゲート電極を指し示す場合に
も走査線１０７と記載し、トランジスタ１０３のソース電極を指し示す場合にもデータ線
１０９と記載する場合がある。
容量素子１０５は、透光性を有する酸化物半導体で形成され、トランジスタ１０３が有
する半導体層１１１よりも導電率が高い半導体層１１９と、透光性を有する画素電極１２
１と、誘電体層として、トランジスタ１０３に含まれ、透光性を有する絶縁層（図１に図
示せず）とで構成されている。すなわち、容量素子１０５は透光性を有する。また、容量
線１１５は、半導体層１１９上に接するように設けられており、容量線１１５と半導体層
１１９は電気的に接続されている。
また、図１において、画素１０１は、走査線１０７が中央に位置するように配置されて
おり、走査線１０７とデータ線１０９に区画された領域には、異なる２つの画素の略半分
が形成されている。なお、容量素子１０５の一方の電極である半導体層１１９は、トラン
ジスタ１０３を構成する半導体層１１１と同一表面に形成され、且つ走査線１０７とデー
タ線１０９で区画された領域に形成されている。容量素子１０５の他方の電極である画素
電極１２１は、走査線１０７と交差するように延伸して設けられている。
ここで、画素１０１の長辺方向の断面形状について、図１に示す一点鎖線Ｘ１−Ｘ２間
、一点鎖線Ｘ３−Ｘ４間、及び一点鎖線Ｘ５−Ｘ６間における断面図を図２に示す。また
、画素１０１の短辺方向の断面形状について、図１に示す一点鎖線Ｙ１−Ｙ２間における
断面図を図４に示す。また、画素１０１が有するトランジスタ１０３及び画素１０１周辺
の断面形状について、図１に示す一点鎖線Ａ１−Ａ２間、一点鎖線Ａ３−Ａ４間、及び一
点鎖線Ａ５−Ａ６間における断面図を図５に示す。
図２に示す表示装置の断面構造は、以下の通りである。
基板１０２上に走査線１０７が設けられている。走査線１０７上に絶縁層１２７が設け
られている。絶縁層１２７上に一対の半導体層１１９が設けられている。また、絶縁層１
２７上の走査線１０７と重畳する位置に導電層１１３が設けられている。また、絶縁層１
２７、半導体層１１９、及び導電層１１３上に絶縁層１２９、１３１が設けられている。
なお、絶縁層１２９、１３１は、半導体層１１９の一方の端部を覆うように形成されてい
る。また、半導体層１１９、及び絶縁層１３１を覆うように、絶縁層１３３が設けられて
いる。また、絶縁層１３３上の半導体層１１９と重畳する位置に画素電極１２１が設けら
れている。また、絶縁層１３３及び画素電極１２１上に配向膜１３５が設けられている。
図４に示す表示装置の断面構造は、以下の通りである。
基板１０２上に絶縁層１２７が設けられている。また、絶縁層１２７上にデータ線１０
９、及び半導体層１１９が設けられている。また、絶縁層１２７及び半導体層１１９上に
容量線１１５が設けられている。また、絶縁層１２７、データ線１０９、容量線１１５、
半導体層１１９上に絶縁層１２９、１３１が設けられている。なお、絶縁層１２９、１３
１は半導体層１１９の端部を覆うように形成されている。また、半導体層１１９及び絶縁
層１３１を覆うように、絶縁層１３３が設けられている。また、絶縁層１３３上の半導体
層１１９と重畳する位置に画素電極１２１が設けられている。また、絶縁層１３３及び画
素電極１２１上に配向膜１３５が設けられている。
図５に示す表示装置の断面構造は、以下の通りである。
基板１０２上にトランジスタ１０３のゲート電極として機能する走査線１０７が設けら
れている。走査線１０７上にトランジスタ１０３のゲート絶縁層として機能する絶縁層１
２７が設けられている。絶縁層１２７上の走査線１０７と重畳する位置に半導体層１１１
が設けられており、半導体層１１１がトランジスタ１０３の半導体層として機能する。ま
た、絶縁層１２７上には半導体層１１１と同一工程で形成された半導体層１１９が設けら
れている。また、半導体層１１１及び絶縁層１２７上には、トランジスタ１０３のソース
電極として機能するデータ線１０９と、トランジスタ１０３のドレイン電極として機能す
る導電層１１３が設けられている。また、半導体層１１９上には、容量線１１５が設けら
れている。また、データ線１０９、半導体層１１１、半導体層１１９、及び絶縁層１２７
上にはトランジスタ１０３の保護絶縁層として機能する絶縁層１２９、１３１が設けられ
ている。なお、絶縁層１２９、１３１の端部の一部が、半導体層１１９の端部を覆うよう
に形成されている。また、絶縁層１３１、半導体層１１９、及び容量線１１５を覆うよう
に絶縁層１３３が形成されている。また、絶縁層１２９、１３１、１３３には導電層１１
３に達する開口１１７が設けられており、開口１１７、及び絶縁層１３３上に画素電極１
２１が設けられている。また、絶縁層１３３及び画素電極１２１上に配向膜１３５が設け
られている。
また、図２、図４、及び図５に示す表示装置は、基板１０２と対向して基板１５２が設
けられている。基板１０２と基板１５２の間には、液晶層１６４が挟持されている。また
、基板１５２の下方には、遮光層１５４、有色層１５６、絶縁層１５８、導電層１６０、
及び配向膜１６２が、形成されている。なお、有色層１５６が形成された領域は、表示領
域として機能する。
画素電極１２１、配向膜１３５、液晶層１６４、配向膜１６２、及び導電層１６０によ
って、液晶素子１７０が構成されている。画素電極１２１及び導電層１６０に電圧を印加
することによって、液晶層１６４の配向状態を制御することができる。なお、配向膜１３
５、１６２は、必ずしも設ける必要はなく、液晶層１６４に用いる材料によっては、配向
膜１３５、１６２は設けなくても良い。
また、半導体層１１９、絶縁層１３３、及び画素電極１２１によって容量素子１０５が
形成されている。半導体層１１９は、容量素子１０５の一方の電極として機能し、隣接す
る容量素子の一方の電極と共通して用いることができる。また、画素電極１２１は、容量
素子１０５の他方の電極として機能し、隣接する容量素子の他方の電極とは、分離して形
成されている。
また、図２及び図４に示す矢印は、液晶層１６４が受ける段差部に起因する配向の影響
を模式的に表している。具体的には、液晶層１６４は、容量線１１５に起因する段差、デ
ータ線１０９に起因する段差、並びに走査線１０７及び導電層１１３に起因する段差の影
響を受ける。したがって、液晶層１６４は、３方向からの段差の影響を受けて配向するこ
とになる。
ここで、従来までの画素の構成の一例について、図９乃至図１２を用いて以下説明を行
う。
＜比較用表示装置の構成例＞
図９は表示装置における画素周辺の上面図を示している。
図９において、走査線５０７は、データ線５０９に略直交する方向（図中左右方向）に
延伸して設けられている。データ線５０９は、走査線５０７に略直交する方向（図中上下
方向）に延伸して設けられている。容量線５１５は、走査線５０７と略平行方向に延伸し
て設けられている。
また、走査線５０７とデータ線５０９に区画された領域に画素５０１が形成されている
。
トランジスタ５０３は、画素５０１内の走査線５０７及びデータ線５０９が交差する領
域に設けられている。トランジスタ５０３は、少なくとも、チャネル形成領域を有する半
導体層５１１と、ゲート電極と、ゲート絶縁層（図９に図示せず）と、ソース電極及びド
レイン電極と、を含む。
また、走査線５０７は、トランジスタ５０３のゲート電極としても機能し、データ線５
０９はトランジスタ５０３のソース電極としても機能する。導電層５１３は、トランジス
タ５０３のドレイン電極として機能し、開口５１７を通じて画素電極５２１と電気的に接
続されている。また、以下において、トランジスタのゲート電極を指し示す場合にも走査
線５０７と記載し、トランジスタのソース電極を指し示す場合にもデータ線５０９と記載
する場合がある。
容量素子５０５は、画素５０１内の容量線５１５、データ線５０９、及び走査線５０７
で区画された領域に設けられている。容量素子５０５は、開口５２３に設けられた導電層
５２５を通じて容量線５１５と電気的に接続されている。容量素子５０５は、透光性を有
する酸化物半導体で形成され、半導体層５１１よりも導電率が高い半導体層５１９と、透
光性を有する画素電極５２１と、誘電体層として、トランジスタ５０３に含まれ、透光性
を有する絶縁層（図９に図示せず）とで構成されている。すなわち、容量素子５０５は透
光性を有する。
ここで、画素５０１の長辺方向の断面形状について、図９に示す一点鎖線Ｘ７−Ｘ８間
、及び一点鎖線Ｘ９−Ｘ１０間における断面図を図１０に示す。また、画素５０１の短辺
方向の断面形状について、図９に示す一点鎖線Ｙ３−Ｙ４間における断面図を図１１に示
す。また、画素５０１が有するトランジスタ５０３周辺及び画素５０１の端部の断面形状
について、図９に示す一点鎖線Ｂ１−Ｂ２間及び一点鎖線Ｂ３−Ｂ４間における断面図を
図１２に示す。
図１０に示す表示装置の断面構造は、以下の通りである。
基板５０２上に走査線５０７及び容量線５１５が設けられている。走査線５０７及び容
量線５１５上に絶縁層５２７が設けられている。絶縁層５２７上の容量線５１５と重畳す
る位置に導電層５１３が設けられている。また、絶縁層５２７上に半導体層５１９が設け
られている。また、絶縁層５２７、導電層５１３、及び半導体層５１９上に絶縁層５２９
、５３１が設けられている。なお、絶縁層５２９、５３１は、半導体層５１９の端部を覆
うように形成されている。また、半導体層５１９、及び絶縁層５３１を覆うように、絶縁
層５３３が設けられている。また、絶縁層５３３上の半導体層５１９と重畳する位置に画
素電極５２１が設けられている。また、絶縁層５３３及び画素電極５２１上に配向膜５３
５が設けられている。
図１１に示す表示装置の断面構造は、以下の通りである。
基板５０２上に絶縁層５２７が設けられている。また、絶縁層５２７上にデータ線５０
９が設けられている。また、絶縁層５２７上のデータ線５０９の間に半導体層５１９が設
けられている。また、絶縁層５２７、データ線５０９、及び半導体層５１９上に絶縁層５
２９、５３１が設けられている。なお、絶縁層５２９、５３１は、半導体層５１９の端部
を覆うように形成されている。また、半導体層５１９及び絶縁層５３１を覆うように、絶
縁層５３３が設けられている。また、絶縁層５３３上の半導体層５１９と重畳する位置に
画素電極５２１が設けられている。また、絶縁層５３３及び画素電極５２１上に配向膜５
３５が設けられている。
図１２に示す表示装置の断面構造は以下の通りである。
基板５０２上に、トランジスタ５０３のゲート電極として機能する走査線５０７と、走
査線５０７と同一表面上に形成された容量線５１５とが設けられている。走査線５０７及
び容量線５１５上に絶縁層５２７が設けられている。絶縁層５２７の走査線５０７と重畳
する領域上に半導体層５１１が設けられており、絶縁層５２７上に半導体層５１９が設け
られている。半導体層５１１上、及び絶縁層５２７上にトランジスタ５０３のソース電極
として機能するデータ線５０９と、トランジスタ５０３のドレイン電極として機能する導
電層５１３とが設けられている。絶縁層５２７には容量線５１５に達する開口５２３が設
けられており、開口５２３、絶縁層５２７、及び半導体層５１９上に導電層５２５が設け
られている。絶縁層５２７、データ線５０９、半導体層５１１、導電層５１３、導電層５
２５、及び半導体層５１９上にトランジスタ５０３の保護絶縁層として機能する絶縁層５
２９、５３１が設けられている。なお、絶縁層５２９、５３１の一部は除去され、半導体
層５１９の一部の上に開口部が設けられている。また、絶縁層５３１及び半導体層５１９
上に絶縁層５３３が設けられている。また、絶縁層５２９、５３１、５３３には導電層５
１３に達する開口５１７が設けられており、開口５１７及び絶縁層５３３上に画素電極５
２１が設けられている。
また、図１０乃至図１２に示す表示装置は、基板５０２と対向して基板１５２が設けら
れている。基板５０２と基板１５２の間には、液晶層１６４が挟持されている。また、基
板１５２の下方には、遮光層１５４、有色層１５６、絶縁層１５８、導電層１６０、及び
配向膜１６２が、形成されている。なお、有色層１５６が形成された領域が表示領域とし
て機能する。
画素電極５２１、配向膜５３５、液晶層１６４、配向膜１６２、及び導電層１６０によ
って、液晶素子５７０が構成されている。画素電極５２１及び導電層１６０に電圧を印加
することによって、液晶層１６４の配向状態を制御することができる。
なお、半導体層５１９、絶縁層５３３、及び画素電極５２１によって容量素子５０５が
形成されている。半導体層５１９は、容量素子５０５の一方の電極として機能する。また
、画素電極５２１は、容量素子５０５の他方の電極として機能する。なお、半導体層５１
９及び画素電極５２１は、隣接する画素とそれぞれ分離して形成されている。
また、図１０及び図１１に示す矢印は、液晶層１６４が受ける段差部に起因する配向の
影響を模式的に表している。具体的には、液晶層１６４は、容量線５１５及び導電層５１
３に起因する段差、走査線５０７に起因する段差、及び一対のデータ線５０９に起因する
段差の影響を受ける。したがって、液晶層１６４は、４方向からの段差の影響を受けて配
向することになる。
したがって、従来までの表示装置の構成の一例の画素５０１は、４方向からの段差の影
響を受けるため液晶層１６４が配向欠陥を生じる可能性が極めて高い構造である。とくに
、画素５０１の中央近傍において、液晶層１６４の配向不良が発生しやすい。
一方で、本発明の一態様の表示装置は、図９乃至図１２に示す従来までの表示装置と比
較して、以下の優れた効果を有する。
本発明の一態様の表示装置の画素１０１は、画素電極１２１の長辺方向の端部が走査線
１０７とデータ線１０９に区画された領域内の中央近傍に位置する。このような配置とす
ることよって、画素電極１２１の端部が走査線１０７から離れて位置するため、走査線１
０７に起因する段差の影響を受けることがない、または極めて影響を受けにくい。
走査線１０７とデータ線１０９に区画された領域内の中央近傍に、画素電極１２１の端
部を設けることによって、一方向（本実施の形態においては、走査線１０７）の段差の影
響を受けることが無い、あるいは軽減されるため、段差に起因する液晶層１６４の配向不
良を低減することができる。
また、本実施の形態に示す表示装置の画素１０１は、トランジスタ等に起因する段差の
低減のために、有機樹脂等の平坦化膜を用いていない。したがって、該トランジスタの半
導体層として、例えば酸化物半導体層を用いた場合においても、該酸化物半導体層に混入
しうる不純物（例えば、有機樹脂中に含まれる水など）が低減されているため、信頼性の
高い表示装置とすることができる。よって、本発明の一態様の表示装置を用いることによ
り、配向不良が低減され、且つ信頼性の高いトランジスタが適用されるため、表示品位の
高い表示装置とすることができる。
また、図１乃至図５に示す本発明の一態様の表示装置は、走査線１０７と交差するよう
に、画素電極１２１が延伸している構成であるため、略半分の画素電極１２１上の液晶層
１６４と、もう略半分の画素電極１２１上の液晶層１６４の配向方向を異ならせることが
できる。別言すると、本発明の一態様の表示装置は、一つの画素内で異なる配向状態を有
することができるため、所謂ＭＶＡ（Ｍｕｌｔｉｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌ
ｉｇｎｍｅｎｔ）型の表示装置とすることができる。
例えば、図２に示す表示装置を、ＭＶＡ型の表示装置とする場合、図３に示す構造が挙
げられる。なお、図３は、図２に示す断面図の液晶層１６４のハッチングのみを変更した
断面図である。
図３に示す断面図において、液晶層１６４のハッチングは、液晶分子の配向状態を模式
的に表している。
図３において、左側の画素電極１２１上の液晶層１６４は、走査線１０７の段差によっ
て、段差部がない左方向へ配向することができる。また、図３において、右側の画素電極
１２１上の液晶層１６４は、走査線１０７の段差によって、段差部がない右方向へ配向す
ることができる。
このように、本発明の一態様の表示装置は、液晶の配向状態を制御するリブ等の突起物
を別途形成せずに、走査線１０７の段差を利用し走査線１０７の上方に配置された図３に
おいて左側の画素電極１２１上の液晶層１６４の配向方向と、走査線１０７の上方に配置
された図３において右側の画素電極１２１上の液晶層１６４の配向方向を変えることが可
能である。よって、視野角依存性も良好となり、より優れた表示装置とすることができる
。
なお、図１乃至図５に示す本発明の一態様の表示装置のその他の構成要素は、以下に示
す表示装置の作製方法において詳細に説明する。
＜表示装置の作製方法＞
図１乃至図５に示す表示装置の作製方法について、図６乃至図８を用いて以下説明を行
う。なお、図６乃至図８においては、図５に示す表示装置の断面構造を例に説明する。
まず、基板１０２を準備する。基板１０２としては、アルミノシリケートガラス、アル
ミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する
上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００
ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ
×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度
が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合
、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さ
らに好ましくは３５０℃以下とすることが望ましい。
次に、基板１０２上に導電層を形成し、該導電層を所望の領域に加工することで、走査
線１０７を形成する。その後、基板１０２及び走査線１０７上に絶縁層１２７を形成する
（図６（Ａ）参照）。
走査線１０７は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タング
ステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金
属元素を組み合わせた合金等を用いて形成することができる。また、走査線１０７は、単
層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を
積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタ
ングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタング
ステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、
さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、
タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元
素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、走査線
１０７は、例えば、スパッタリング法を用いて形成することができる。
絶縁層１２７としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニ
ウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。また、
絶縁層１２７を積層構造とした場合、第１の窒化シリコン膜として、欠陥が少ない窒化シ
リコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及
びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁層１
２７に含まれる水素及び窒素が、後に形成される半導体層１１１へ移動または拡散するこ
とを抑制できる。
絶縁層１２７としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、Ｐ
Ｅ−ＣＶＤ装置を用いて積層または単層で設ける。
絶縁層１２７としては、例えば、厚さ４００ｎｍの窒化シリコン膜を形成し、その後、
厚さ５０ｎｍの酸化窒化シリコン膜を形成する積層構造を用いることができる。該窒化シ
リコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制
され好ましい。なお、走査線１０７と重畳する位置の絶縁層１２７は、トランジスタ１０
３のゲート絶縁層として機能する。なお、窒化酸化シリコンとは、窒素の含有量が酸素の
含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の
含有量より大きな絶縁材料のことをいう。
ゲート絶縁層として、上記のような構成とすることで、例えば以下のような効果を得る
ことができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静
電容量を得るのに必要な膜厚が大きいため、ゲート絶縁膜を厚膜化することができる。よ
って、トランジスタ１０３の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、ト
ランジスタ１０３の静電破壊を抑制することができる。
次に、絶縁層１２７上に半導体層を形成し、該半導体層を所望の領域に加工することで
、半導体層１１１、１１９を形成する（図６（Ｂ）参照）。
半導体層１１１、１１９は、酸化物半導体を用いると好ましく、該酸化物半導体として
は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ
、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を
含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物
半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビ
ライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（
Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム
（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビ
ウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があ
る。
半導体層１１１、１１９を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系
酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸
化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化
物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物
、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、
Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉ
ｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物
、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物
を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有す
る酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺ
ｎ以外の金属元素が入っていてもよい。
半導体層１１１、１１９の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａ
ｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍ
ｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
半導体層１１１、１１９として、酸化物半導体膜を成膜する際、できる限り膜中に含ま
れる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッ
タリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタ
ガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露
点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ま
しくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が
取り込まれることを可能な限り防ぐことができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは
、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子
を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成
膜した膜中に含まれる不純物の濃度を低減できる。
また、半導体層１１１、１１９として、酸化物半導体膜をスパッタリング法で成膜する
場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以
下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを
用いることにより、成膜される膜を緻密な膜とすることができる。
なお、基板１０２を高温に保持した状態で半導体層１１１、１１９として、酸化物半導
体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効で
ある。基板１０２を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好
ましくは基板温度が２００℃以上３５０℃以下とすればよい。
次に、第１の加熱処理を行うことが好ましい。第１の加熱処理は、２５０℃以上６５０
℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガス
を１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰
囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを
１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、半導体層１１１、
１１９に用いる酸化物半導体の結晶性を高め、さらに絶縁層１２７及び半導体層１１１、
１１９から水素や水などの不純物を除去することができる。なお、半導体層１１１、１１
９を島状に加工する前に第１の加熱工程を行ってもよい。
次に、絶縁層１２７及び半導体層１１１、１１９上に導電膜を形成し、該導電膜を所望
の領域に加工することで、データ線１０９、導電層１１３、及び容量線１１５を形成する
。なお、この段階でトランジスタ１０３が形成される（図６（Ｃ）参照）。
データ線１０９、導電層１１３、及び容量線１１５に用いることのできる導電膜の材料
としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム
、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成
分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウ
ム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造
、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または
窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜
を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン
膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を
形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導
電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成するこ
とができる。
次に、絶縁層１２７、半導体層１１１、１１９、データ線１０９、導電層１１３、及び
容量線１１５上に絶縁層１２９、１３１を形成する（図７（Ａ）参照）。
絶縁層１２９、１３１としては、半導体層１１１、１１９として用いる酸化物半導体と
の界面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。また、絶
縁層１２９、１３１としては、例えば、ＰＥ−ＣＶＤ法を用いて形成することができる。
絶縁層１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以
下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁層１３１の厚さは、
３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることがで
きる。
また、絶縁層１２９、１３１は、同種の材料の絶縁膜を用いることができるため、絶縁
層１２９と絶縁層１３１の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁層１２９と絶縁層１３１の界面は、破線で図示している。なお、本
実施の形態においては、絶縁層１２９と絶縁層１３１の２層構造について、説明したが、
これに限定されず、例えば、絶縁層１２９の単層構造、絶縁層１３１の単層構造、または
３層以上の積層構造としてもよい。
次に、絶縁層１２９、１３１を所望の領域に加工することで、開口１４０を形成する（
図７（Ｂ）参照）。
なお、開口１４０は、少なくとも半導体層１１９が露出するように形成する。本実施の
形態においては、開口１４０によって、半導体層１１９及び容量線１１５が露出している
。開口１４０の形成方法としては、例えば、ドライエッチング法を用いることができる。
ただし、開口１４０の形成方法としては、これに限定されず、ウェットエッチング法、ま
たはドライエッチング法とウェットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁層１３１、半導体層１１９、及び容量線１１５上に絶縁層１３３を形成する
（図７（Ｃ）参照）。
絶縁層１３３は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等
が、酸化物半導体層へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。
このため、絶縁層１３１の水素が半導体層１１９に拡散すると、半導体層１１９において
水素は酸素と結合する、または水素は酸素欠損と結合しキャリアである電子が生成される
。この結果、半導体層１１９は、導電性が高くなり透光性を有する導電層となる。
なお、本実施の形態においては、半導体層１１９に接して絶縁層１３３から、水素を導
入する方法について、例示したがこれに限定されない。例えば、トランジスタ１０３のチ
ャネルとして機能する半導体層１１１上にマスクを設け、該マスクに覆われていない領域
に、水素を導入してもよい。例えば、イオンドーピング装置等を用いて、半導体層１１９
に水素を導入することができる。また、半導体層１１９にあらかじめ、透光性を有する導
電膜、例えば、ＩＴＯ等を形成しておいてもよい。
絶縁層１３３の一例としては、厚さ１５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、
窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁層１３３と
して、厚さ１５０ｎｍの窒化シリコン膜を用いる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好
ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４
００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、半導
体層１１１として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が
発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁層１２９、１３１、１３３を所望の領域に加工することで、開口１１７を形
成する（図８（Ａ）参照）。
また、開口１１７は、導電層１１３が露出するように形成する。なお、開口１１７の形
成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１１
７の形成方法としては、これに限定されず、ウェットエッチング法、またはドライエッチ
ング法とウェットエッチング法を組み合わせた形成方法としてもよい。
次に開口１１７を覆うように絶縁層１３３上に導電層を形成し、該導電層を所望の領域
に加工することで画素電極１２１を形成する。なお、この段階で容量素子１０５が形成さ
れる（図８（Ｂ）参照）。
画素電極１２１に用いることのできる導電層としては、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと
も示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透
光性を有する導電性材料を用いることができる。また、画素電極１２１に用いることので
きる導電層としては、例えば、スパッタリング法を用いて形成することができる。
容量素子１０５の一方の電極は、トランジスタ１０３に用いる半導体層１１１と同一工
程で形成された半導体層１１９であり、半導体層１１９は、透光性を有する半導体膜であ
る。また、容量素子１０５の誘電体膜は、トランジスタ１０３の半導体層１１１の上方に
設けられる透光性を有する絶縁膜である。また、容量素子１０５の他方の電極は、トラン
ジスタ１０３と電気的に接続される透光性を有する画素電極１２１である。このように、
容量素子１０５は、トランジスタ１０３と同一の工程で形成することができる。
したがって、容量素子１０５は、透光性を有するため、画素内のトランジスタが形成さ
れる箇所以外の領域に大きく（大面積に）形成することができる。したがって、本発明の
一態様によって、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができ
る。また、開口率を向上することによって表示品位の優れた半導体装置を得ることができ
る。
以上の工程で基板１０２上のトランジスタ１０３と、容量素子１０５が形成できる。
次に、基板１０２に対向して設けられる基板１５２に形成される構造について、以下説
明を行う。
まず、基板１５２を準備する。基板１５２としては、基板１０２に示す材料を援用する
ことができる。次に、基板１５２に接して遮光層１５４、及び有色層１５６を形成する。
遮光層１５４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
有色層１５６としては、特定の波長帯域の光を透過する有色層であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過
する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフ
ィルタなどを用いることができる。各カラーフィルタは、様様な材料を用いて、印刷法、
インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望
の位置に形成する。
次に、遮光層１５４及び有色層１５６に接して絶縁層１５８を形成する。
絶縁層１５８としては、例えば、アクリル系樹脂等の有機絶縁膜を用いることができる
。絶縁層１５８を形成することによって、例えば、有色層１５６中に含まれる不純物等を
液晶層１６４側に拡散することを抑制することができる。ただし、絶縁層１５８は、必ず
しも形成する必要はなく、絶縁層１５８を形成しない構造としてもよい。
次に、絶縁層１５８に接して導電層１６０を形成する。導電層１６０としては、画素電
極１２１に用いることのできる材料を援用することができる。
以上の工程で基板１５２に形成される構造を形成することができる。
次に、絶縁層１３３及び画素電極１２１と接して配向膜１３５を形成する。また、導電
層１６０と接して配向膜１６２を形成する。配向膜１３５、１６２は、ラビング法、光配
向法等を用いて形成することができる。その後、基板１０２と、基板１５２との間に液晶
層１６４を形成する。液晶層１６４の形成方法としては、ディスペンサ法（滴下法）や、
基板１０２と基板１５２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法
を用いることができる。
以上の工程で、図１及び図５に示す表示装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態２）
本実施の形態では、実施の形態１に示す表示装置のトランジスタ及び容量素子に適用可
能な酸化物半導体層の一例について説明する。
＜酸化物半導体層の結晶性＞
以下では、酸化物半導体層の構造について説明する。
酸化物半導体層は、非単結晶酸化物半導体層と単結晶酸化物半導体層とに大別される。
非単結晶酸化物半導体層とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
層、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−
ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体
内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「
垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。
従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体層である。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
次に、微結晶酸化物半導体層について説明する。
微結晶酸化物半導体層は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体層に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体層と区別が付かない
場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば
５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶
部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用
いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。
また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線
回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、Ｃ
ＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳ膜の成膜方法＞
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲット
を用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオン
が衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、
ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離す
ることがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状
態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
平板状またはペレット状のスパッタリング粒子は、例えば、ａ−ｂ面に平行な面の円相
当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上
１ｎｍ未満である。なお、平板状またはペレット状のスパッタリング粒子は、ａ−ｂ面に
平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面
積と等しい正円の直径をいう。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーショ
ンが起こる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以
上５００℃以下として成膜する。成膜時の基板温度を高めることで、平板状またはペレッ
ト状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に
帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタ
リング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜す
ることができる。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成する。
まず、第１の酸化物半導体層を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化
物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上
５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０
体積％以上、好ましくは１００体積％として成膜する。
次に、加熱処理を行い、第１の酸化物半導体層を結晶性の高い第１のＣＡＡＣ−ＯＳ膜
とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０
℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時
間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ま
しくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰
囲気での加熱処理により、第１の酸化物半導体層の不純物濃度を短時間で低減することが
できる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体層に酸素欠損が生成
されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減する
ことができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下また
は１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体層の不純物濃度
をさらに短時間で低減することができる。
第１の酸化物半導体層は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１
０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
次に、第１の酸化物半導体層と同じ組成である第２の酸化物半導体層を１０ｎｍ以上５
０ｎｍ以下の厚さで成膜する。第２の酸化物半導体層はスパッタリング法を用いて成膜す
る。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０
℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成
膜する。
次に、加熱処理を行い、第２の酸化物半導体層を第１のＣＡＡＣ−ＯＳ膜から固相成長
させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０
℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時
間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、
不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を
行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸
化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加
熱処理により第２の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化
性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１
０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよ
い。減圧下では、第２の酸化物半導体層の不純物濃度をさらに短時間で低減することがで
きる。
以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成すること
ができる。当該ＣＡＡＣ−ＯＳ膜を、酸化物積層における酸化物半導体層として好適に用
いることができる。
次に、例えば、基板加熱しないことなどにより被形成面が低温（例えば、１３０℃未満
、１００℃未満、７０℃未満または室温（２０℃〜２５℃）程度）である場合の酸化物膜
の形成方法について説明する。
被形成面が低温の場合、スパッタ粒子は被形成面に不規則に降り注ぐ。スパッタ粒子は
、例えば、マイグレーションをしないため、既に他のスパッタ粒子が堆積している領域も
含め、無秩序に堆積していく。即ち、堆積して得られる酸化物膜は、例えば、厚さが均一
でなく、結晶の配向も無秩序になる場合がある。このようにして得られた酸化物膜は、ス
パッタ粒子の結晶性を、ある程度維持するため、結晶部（ナノ結晶）を有する。
また、例えば、成膜時の圧力が高い場合、飛翔中のスパッタ粒子は、アルゴンなどの他
の粒子（原子、分子、イオン、ラジカルなど）と衝突する頻度が高まる。スパッタ粒子は
、飛翔中に他の粒子と衝突する（再スパッタされる）ことで、結晶構造が崩れる場合があ
る。例えば、スパッタ粒子は、他の粒子と衝突することで、平板状またはペレット状の形
状を維持することができず、細分化（例えば各原子に分かれた状態）される場合がある。
このとき、スパッタ粒子から分かれた各原子が被形成面に堆積していくことで、非晶質酸
化物膜が形成される場合がある。
また、出発点に多結晶酸化物を有するターゲットを用いたスパッタリング法ではなく、
液体を用いて成膜する方法の場合、またはターゲットなどの固体を気体化することで成膜
する方法の場合、各原子に分かれた状態で飛翔して被形成面に堆積するため、非晶質酸化
物膜が形成される場合がある。また、例えば、レーザアブレーション法では、ターゲット
から放出された原子、分子、イオン、ラジカル、クラスターなどが飛翔して被形成面に堆
積するため、非晶質酸化物膜が形成される場合がある。
本発明の一態様の抵抗素子及びトランジスタに含まれる酸化物半導体層は、上述のいず
れの結晶状態の酸化物半導体層を適用してもよい。また、積層構造の酸化物半導体層を含
む場合、各酸化物半導体層の結晶状態が異なっていてもよい。但し、トランジスタのチャ
ネルとして機能する酸化物半導体層には、ＣＡＡＣ−ＯＳ膜を適用することが好ましい。
また、抵抗素子に含まれる酸化物半導体層は、トランジスタに含まれる酸化物半導体層よ
りも不純物濃度が高いため、結晶性が低減する場合がある。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置について、図１３を用いて説明を行う。
なお、実施の形態１に示す機能と同様の箇所については、同様の符号を付し、その詳細な
説明は省略する。
図１３（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部３０２と
いう）と、画素部３０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部３０４という）と、素子の保護機能を有する回路（以下、保護回路３０
６という）と、端子部３０７と、を有する。なお、保護回路３０６は、設けない構成とし
てもよい。
駆動回路部３０４の一部、または全部は、画素部３０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部３０４
の一部、または全部が、画素部３０２と同一基板上に形成されていない場合には、駆動回
路部３０４の一部、または全部は、ＣＯＧやＴＡＢによって、実装することができる。
画素部３０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素１０１という）を有し、駆動回路部
３０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ３０
４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回
路（以下、ソースドライバ３０４ｂ）などの駆動回路を有する。
ゲートドライバ３０４ａは、シフトレジスタ等を有する。ゲートドライバ３０４ａは、
端子部３０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ３０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ３０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ３０４ａを複数設け、複数のゲートドライバ３０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ３０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ３０
４ａは、別の信号を供給することも可能である。
ソースドライバ３０４ｂは、シフトレジスタ等を有する。ソースドライバ３０４ｂは、
端子部３０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ３０４ｂは、画像信号を元に画素１０
１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ３０４ｂは、ス
タートパルス信号、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ３０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ３０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ３０４ｂは、別の信号を供給することも
可能である。
ソースドライバ３０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ３０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。
複数の画素１０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介し
てパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデ
ータ信号が入力される。また、複数の画素１０１のそれぞれは、ゲートドライバ３０４ａ
によりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素
１０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ３０４ａから
パルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の
自然数）を介してソースドライバ３０４ｂからデータ信号が入力される。
図１３（Ａ）に示す保護回路３０６は、例えば、ゲートドライバ３０４ａと画素１０１
の間の配線である走査線ＧＬに電気的に接続される。または、保護回路３０６は、ソース
ドライバ３０４ｂと画素１０１の間の配線であるデータ線ＤＬに電気的に接続される。ま
たは、保護回路３０６は、ゲートドライバ３０４ａと端子部３０７との間の配線に電気的
に接続することができる。または、保護回路３０６は、ソースドライバ３０４ｂと端子部
３０７との間の配線に電気的に接続することができる。なお、端子部３０７は、外部の回
路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部
分をいう。
保護回路３０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図１３（Ａ）に示すように、画素部３０２と駆動回路部３０４にそれぞれ保護回路３０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路３０６の構成はこれに限定されず、例えば、ゲートドライバ３０４ａに
保護回路３０６を電気的に接続した構成、またはソースドライバ３０４ｂに保護回路３０
６を電気的に接続した構成とすることもできる。あるいは、端子部３０７に保護回路３０
６を電気的に接続した構成とすることもできる。
また、図１３（Ａ）においては、ゲートドライバ３０４ａとソースドライバ３０４ｂに
よって駆動回路部３０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ３０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図１３（Ａ）に示す複数の画素１０１は、例えば、図１３（Ｂ）に示す構成とす
ることができる。
図１３（Ｂ）に示す画素１０１は、液晶素子１７０と、トランジスタ１０３と、容量素
子１０５と、を有する。なお、液晶素子１７０、トランジスタ１０３、及び容量素子１０
５は、実施の形態１に示す図１の構成の表示装置を用いることができる。
液晶素子１７０の一対の電極の一方の電位は、画素１０１の仕様に応じて適宜設定され
る。液晶素子１７０は、書き込まれるデータにより配向状態が設定される。なお、複数の
画素１０１のそれぞれが有する液晶素子１７０の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素１０１の液晶素子１７０の一対の電極の一方に
異なる電位を与えてもよい。
例えば、液晶素子１７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素１０１において、トランジスタ１０３のソース及びドレインの一方は
、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１７０の一対の電極の他方に電
気的に接続される。また、トランジスタ１０３のゲートは、走査線ＧＬ＿ｍに電気的に接
続される。トランジスタ１０３は、オン状態又はオフ状態になることにより、データ信号
のデータの書き込みを制御する機能を有する。
容量素子１０５の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子１７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素１０１の仕様に応じて適宜設定される。容
量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１３（Ａ）の画素１０１を有する表示装置では、ゲートドライバ３０４ａに
より各行の画素１０１を順次選択し、トランジスタ１０３をオン状態にしてデータ信号の
データを書き込む。
データが書き込まれた画素１０１は、トランジスタ１０３がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を用いることのできる表示モジュール及
び電子機器について、図１４及び図１５を用いて説明を行う。
図１４に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８は、バックラ
イトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図１５（Ａ）乃至図１５（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。
図１５（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図１５（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図１５（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図１５（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図１５（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図１５（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図１５（Ｇ）はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図１５（Ｈ）は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有すること
ができる。
図１５（Ａ）乃至図１５（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図１５（Ａ）乃至図１
５（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
１０１ 画素
１０２ 基板
１０３ トランジスタ
１０５ 容量素子
１０７ 走査線
１０９ データ線
１１１ 半導体層
１１３ 導電層
１１５ 容量線
１１７ 開口
１１９ 半導体層
１２１ 画素電極
１２７ 絶縁層
１２９ 絶縁層
１３１ 絶縁層
１３３ 絶縁層
１３５ 配向膜
１４０ 開口
１５２ 基板
１５４ 遮光層
１５６ 有色層
１５８ 絶縁層
１６０ 導電層
１６２ 配向膜
１６４ 液晶層
１７０ 液晶素子
３０２ 画素部
３０４ 駆動回路部
３０４ａ ゲートドライバ
３０４ｂ ソースドライバ
３０６ 保護回路
３０７ 端子部
５０１ 画素
５０２ 基板
５０３ トランジスタ
５０５ 容量素子
５０７ 走査線
５０９ データ線
５１１ 半導体層
５１３ 導電層
５１５ 容量線
５１７ 開口
５１９ 半導体層
５２１ 画素電極
５２３ 開口
５２５ 導電層
５２７ 絶縁層
５２９ 絶縁層
５３１ 絶縁層
５３３ 絶縁層
５３５ 配向膜
５７０ 液晶素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (5)

  1. 走査線と、データ線と、トランジスタと、透光性を有する画素電極と、第１の容量素子と、第２の容量素子と、を有する表示装置において、
    前記走査線は、前記画素電極と交差するように配置され、
    前記データ線は、前記走査線と交差するように配置され、
    前記走査線は、前記トランジスタのゲート電極として機能する領域を有し、
    前記データ線は、前記トランジスタのソース電極として機能する領域を有し、
    前記ソース電極上及びドレイン電極上に第１の絶縁層を有し、
    前記第１の絶縁層上の第２の絶縁層を有し、
    前記第１の絶縁層は、第１の開口部及び第２の開口部を有し、
    平面視において、前記第１の容量素子は、前記走査線を挟んで、前記第２の容量素子と対向する位置に配置され、
    前記第１の容量素子は、前記第１の開口部と重なる領域を有し、
    前記第２の容量素子は、前記第２の開口部と重なる領域を有し、
    前記第１の容量素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられた前記第２の絶縁層を有し、
    前記第１の電極は、前記トランジスタの第１の半導体層と同一表面上の透光性を有する第２の半導体層であり、
    前記第２の電極は、前記画素電極であり、
    前記第２の容量素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極の間に設けられた前記第２の絶縁層を有し、
    前記第３の電極は、前記第１の半導体層と同一表面上の透光性を有する第３の半導体層であり、
    前記第４の電極は、前記画素電極であることを特徴とする表示装置。
  2. 走査線と、データ線と、トランジスタと、透光性を有する画素電極と、第１の容量素子と、第２の容量素子と、を有する表示装置において、
    前記走査線は、前記画素電極と交差するように配置され、
    前記データ線は、前記走査線と交差するように配置され、
    前記走査線は、前記トランジスタのゲート電極として機能する領域を有し、
    前記データ線は、前記トランジスタのソース電極として機能する領域を有し、
    前記ソース電極上及びドレイン電極上に第１の絶縁層を有し、
    前記第１の絶縁層上の第２の絶縁層を有し、
    前記第１の絶縁層は、第１の開口部及び第２の開口部を有し、
    平面視において、前記第１の容量素子は、前記走査線を挟んで、前記第２の容量素子と対向する位置に配置され、
    前記第１の容量素子は、前記第１の開口部と重なる領域を有し、
    前記第２の容量素子は、前記第２の開口部と重なる領域を有し、
    前記第１の容量素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられた前記第２の絶縁層を有し、
    前記第１の電極は、前記トランジスタの第１の半導体層と同一表面上の透光性を有する第２の半導体層であり、
    前記第２の電極は、前記画素電極であり、
    前記第２の容量素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極の間に設けられた前記第２の絶縁層を有し、
    前記第３の電極は、前記第１の半導体層と同一表面上の透光性を有する第３の半導体層であり、
    前記第４の電極は、前記画素電極であり、
    前記画素電極は、前記第１の開口部に沿った第１の凹部と、前記第２の開口部に沿った第２の凹部と、を有し、
    前記第１の凹部上及び前記第２の凹部上に液晶が設けられることを特徴とする表示装置。
  3. 走査線と、データ線と、容量線と、トランジスタと、透光性を有する画素電極と、第１の容量素子と、第２の容量素子と、を有する表示装置において、
    前記走査線は、前記画素電極と交差するように配置され、
    前記データ線及び前記容量線の各々は、前記走査線と交差するように配置され、
    平面視に置いて、前記容量線は、前記画素電極を挟んで、前記データ線と対向する位置に配置され、
    前記走査線は、前記トランジスタのゲート電極として機能する領域を有し、
    前記データ線は、前記トランジスタのソース電極として機能する領域を有し、
    前記ソース電極上及びドレイン電極上に第１の絶縁層を有し、
    前記第１の絶縁層上の第２の絶縁層を有し、
    前記第１の絶縁層は、第１の開口部及び第２の開口部を有し、
    平面視において、前記第１の開口部及び前記第２の開口部の各々は、前記データ線と、前記容量線との間に設けられ、
    平面視において、前記第１の容量素子は、前記走査線を挟んで、前記第２の容量素子と対向する位置に配置され、
    前記第１の容量素子は、前記第１の開口部と重なる領域を有し、
    前記第２の容量素子は、前記第２の開口部と重なる領域を有し、
    前記第１の容量素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられた前記第２の絶縁層を有し、
    前記第１の電極は、前記トランジスタの第１の半導体層と同一表面上の透光性を有する第２の半導体層であり、
    前記第２の電極は、前記画素電極であり、
    前記第２の容量素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極の間に設けられた前記第２の絶縁層を有し、
    前記第３の電極は、前記第１の半導体層と同一表面上の透光性を有する第３の半導体層であり、
    前記第４の電極は、前記画素電極であり、
    前記容量線は、前記第２の半導体層と接する領域と、前記第３の半導体層と接する領域と、を有し、
    前記画素電極は、前記第１の開口部に沿った第１の凹部と、前記第２の開口部に沿った第２の凹部と、を有し、
    前記第１の凹部上及び前記第２の凹部上に液晶が設けられることを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一において、
    平面視において、前記走査線は、前記画素電極の中央と交差していることを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１乃至前記第３の半導体層の各々は、酸化物半導体であることを特徴とする表示装置。
JP2018174622A 2013-04-19 2018-09-19 表示装置 Active JP6686087B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013087969 2013-04-19
JP2013087969 2013-04-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014085982A Division JP6407554B2 (ja) 2013-04-19 2014-04-18 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020065532A Division JP2020112824A (ja) 2013-04-19 2020-04-01 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2018205774A JP2018205774A (ja) 2018-12-27
JP6686087B2 true JP6686087B2 (ja) 2020-04-22

Family

ID=51728748

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014085982A Active JP6407554B2 (ja) 2013-04-19 2014-04-18 表示装置
JP2018174622A Active JP6686087B2 (ja) 2013-04-19 2018-09-19 表示装置
JP2020065532A Withdrawn JP2020112824A (ja) 2013-04-19 2020-04-01 液晶表示装置
JP2022091332A Withdrawn JP2022126689A (ja) 2013-04-19 2022-06-06 表示装置
JP2023179332A Pending JP2024012335A (ja) 2013-04-19 2023-10-18 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014085982A Active JP6407554B2 (ja) 2013-04-19 2014-04-18 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020065532A Withdrawn JP2020112824A (ja) 2013-04-19 2020-04-01 液晶表示装置
JP2022091332A Withdrawn JP2022126689A (ja) 2013-04-19 2022-06-06 表示装置
JP2023179332A Pending JP2024012335A (ja) 2013-04-19 2023-10-18 表示装置

Country Status (3)

Country Link
US (1) US9915848B2 (ja)
JP (5) JP6407554B2 (ja)
KR (6) KR102186495B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014042102A1 (en) 2012-09-13 2014-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013006214T5 (de) 2012-12-25 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
KR102481378B1 (ko) * 2015-12-10 2022-12-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 표시 장치
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法
JP6961639B2 (ja) * 2019-03-19 2021-11-05 株式会社東芝 圧力センサ
CN110047380B (zh) * 2019-03-26 2020-06-30 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN110148592B (zh) * 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
KR20210149960A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265046A (en) * 1975-11-25 1977-05-30 Hitachi Ltd Nutritious solution cultivating device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH03294824A (ja) * 1990-04-13 1991-12-26 Nec Corp アクティブマトリックス型液晶表示素子アレイ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05265046A (ja) * 1992-03-23 1993-10-15 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
US5808315A (en) * 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3339190B2 (ja) * 1994-07-27 2002-10-28 ソニー株式会社 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH112842A (ja) * 1997-06-12 1999-01-06 Fujitsu Ltd 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4570278B2 (ja) 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
KR101189267B1 (ko) * 2004-12-03 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
KR20060046241A (ko) * 2004-06-29 2006-05-17 엘지.필립스 엘시디 주식회사 액정표시소자
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007108513A (ja) * 2005-10-14 2007-04-26 Koninkl Philips Electronics Nv 液晶表示装置およびその製造方法
KR101272336B1 (ko) * 2005-10-20 2013-06-07 삼성디스플레이 주식회사 평판표시장치
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080014317A (ko) 2006-08-10 2008-02-14 삼성전자주식회사 표시 장치
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101393637B1 (ko) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 표시판
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101318305B1 (ko) * 2007-01-30 2013-10-15 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 표시 장치
CN101600991B (zh) * 2007-02-09 2011-08-10 夏普株式会社 有源矩阵基板和液晶面板及其制造方法、液晶显示单元、液晶显示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI361329B (en) * 2007-04-10 2012-04-01 Au Optronics Corp Array substrate and method for manufacturing the same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009271162A (ja) * 2008-05-01 2009-11-19 Seiko Epson Corp 液晶表示装置および電子機器
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2327070B1 (en) 2008-09-19 2018-10-17 Semiconductor Energy Laboratory Co, Ltd. Display device
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2390718B1 (en) 2008-11-19 2014-11-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, method for manufacturing active matrix substrate, method for manufacturing liquid crystal display panel and method for driving liquid crystal display panel
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103984176B (zh) * 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
WO2011070981A1 (ja) 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101770125A (zh) * 2010-01-11 2010-07-07 深超光电（深圳）有限公司 双扫描线像素阵列基板
CN102714221A (zh) 2010-01-21 2012-10-03 夏普株式会社 电路基板、显示装置和电路基板的制造方法
JP5133468B2 (ja) 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5134676B2 (ja) * 2010-11-24 2013-01-30 株式会社ジャパンディスプレイイースト 液晶表示装置およびその製造方法
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
DE112013006214T5 (de) 2012-12-25 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置

Also Published As

Publication number Publication date
KR20230107780A (ko) 2023-07-18
JP2018205774A (ja) 2018-12-27
JP2024012335A (ja) 2024-01-30
KR20220088398A (ko) 2022-06-27
KR102515433B1 (ko) 2023-03-30
KR20210093812A (ko) 2021-07-28
US20140313446A1 (en) 2014-10-23
JP2020112824A (ja) 2020-07-27
JP6407554B2 (ja) 2018-10-17
JP2022126689A (ja) 2022-08-30
JP2014225009A (ja) 2014-12-04
KR102411000B1 (ko) 2022-06-22
KR102555315B1 (ko) 2023-07-14
KR102281255B1 (ko) 2021-07-23
KR20230044383A (ko) 2023-04-04
KR20200136866A (ko) 2020-12-08
KR102358400B1 (ko) 2022-02-08
KR20140125734A (ko) 2014-10-29
US9915848B2 (en) 2018-03-13
KR102186495B1 (ko) 2020-12-03
KR20220019732A (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
JP6686087B2 (ja) 表示装置
JP6542947B2 (ja) 表示装置
KR102256372B1 (ko) 반도체 장치 및 반도체 장치를 포함하는 표시 장치
JP7068257B2 (ja) 半導体装置
JP2019050405A (ja) 半導体装置
JP2019079080A (ja) 半導体装置
KR102671690B1 (ko) 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R150 Certificate of patent or registration of utility model

Ref document number: 6686087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250