JP6961639B2 - 圧力センサ - Google Patents

Description

本発明の実施形態は、圧力センサに関する。

圧力センサは性能の向上が求められている。

特開２０１５−０５２５３２号公報

本発明の目的は、性能の向上を図れる圧力センサを提供することにある。

実施形態の圧力センサは、基板と、第１の容量素子とを含む。前記第１の容量素子は、前記基板上に設けられた下部電極と、前記下部電極の上方に配置された上部電極と、前記基板との間に前記下部電極及び前記上部電極を含む膜とを含む。前記第１の容量素子の周辺の温度の単位変化に対する、前記下部電極と前記上部電極との間の静電容量の変化量の絶対値は略ゼロである。

図１は、第１の実施形態に係る圧力センサを示すブロック図である。 図２は、第１の実施形態に係る圧力センサの第１のＭＥＭＳキャパシタの平面図である。 図３は、図２の矢視３−３に沿った断面図である。 図４は、ダイアフラムアンカー径とｄＣ／ｄＴとの関係を模試的に示すグラフである。 図５は、第２の実施形態に係る圧力センサを示すブロック図である。 図６は、第２の実施形態に係る圧力センサの第１のＭＥＭＳキャパシタの断面図である。 図７は、第２の実施形態に係る圧力センサの第２のＭＥＭＳキャパシタの断面図である。 図８は、ダイアフラムアンカー径と圧力感度（ｄＣ／ｄＰ）との関係を模式的に示すグラフである。 図９は、ダイアフラムのドーム径とダイアフラムアンカー径と温度感度（ｄＣ／ｄＴ）との関係を模式的に示すグラフである。 図１０は、第２の実施形態のダイアフラムアンカーの変形例を説明するための平面図である。 図１１は、第２の実施形態のダイアフラムアンカーの他の変形例を説明するための平面図である。 図１２は、第２の実施形態のダイアフラムアンカーの更に別の変形例を説明するための平面図である。 図１３は、第２の実施形態のキャパシタ部の変形例を説明するための平面図である。

以下、図面を参照しながら本発明の実施形態を説明する。なお、図面は、模式的又は概念的なものであり、各図面の寸法及び比率等は、必ずしも現実のものと同一であるとは限らない。図面において、同一符号は同一又は相当部分を付してあり、重複した説明は必要に応じて行う。また、簡略化のために、同一又は相当部分があっても符号を付さない場合もある。

（第１の実施形態）
図１は、第１の実施形態に係る圧力センサ１を示すブロック図である。
圧力センサ１は、キャパシタ部１０と、温度センサ２０と、ＡＦＥ（アナログフロントエンド）回路部３０と、圧力算出回路４０とを含む。
キャパシタ部１０は、第１のＭＥＭＳキャパシタ（第１の容量素子）１１を含む。この第１のＭＥＭＳキャパシタ１１はその周辺の圧力の変化に応じて静電容量が変化する。キャパシタ部１０は上記静電容量に対応するアナログ信号Ｓ１を出力する。以下、第１のＭＥＭＳキャパシタ１１について更に説明する
図２は第１のＭＥＭＳキャパシタ１１の平面図であり、図３は図２の矢視３−３に沿った断面図である。

第１のＭＥＭＳキャパシタ１１は基板１００上に設けられている。基板１００の厚さは、例えば、２５０μｍである。第１のＭＥＭＳキャパシタ１１は、下部電極１０１、配線１０２，１０３、絶縁膜１０４、上部電極１１１、アンカー１２１，１２３、ばね１２２、１２４及びダイアフラム（膜）１４０を含む。

基板１００は、例えば、シリコン基板（半導体基板）を含む。基板１００上には下部電極１０１が設けられている。下部電極１０１は基板１００上に固定されている。本実施形態では、下部電極１０１は平板形状を有する。下部電極１０１の材料は、例えば、ＡｌＣｕ合金である。下部電極１０１の厚さは、例えば、数百〜数μｍである。

また、基板１００上には配線１０２、配線１０３及び絶縁膜１０４も設けられている。配線１０２は下部電極１０１の一端の外側に離間して配置されている。配線１０３は下部電極１０１の他端の外側に離間して配置されている。
配線１０２及び配線１０３は図示しない配線を介して第１のＡＦＥ回路３０に接続される。絶縁膜１０４は下部電極１０１、配線１０２及び配線１０３の上に設けられている。配線１０２の上面の一部及び配線１０３の上面の一部が露出するように、絶縁膜１０３には貫通孔が設けられている。

下部電極１０１の上方には絶縁膜１０４を介して上部電極１１１が配置されている。上部電極１１１は、アンカー１２１、ばね１２２、アンカー１２３及びばね１２４によって基板１００の上方に設けられている。
本願明細書において、ある部材（例えば配線１０２）の下面とは基準となる部材（例えば基板１００）と対向する側の面であり、部材の上面とは上記面と反対側の面である。また、ある部材（例えば下部電極１０１）の上方とは、基準となる部材（例えば基板１００）から離れる方向の成分を持つ方向である。また、ある部材の下方とは、基準となる部材に近づく方向の成分を持つ方向である。また、ある部材上（ある部材の上）とは、上記ある部材の上面に対して直接又は間接的に接触する位置である。また、ある部材下（ある部材の下）とは、上記ある部材の下面に対して直接又は間接的に接触する位置である。

アンカー１２１は配線１０２上に設けられている。ばね１２２はアンカー１２１と上部電極１１１との間に設けられている。アンカー１２１は、ばね１２２を介して、上部電極１１１の一辺に接続されている。
アンカー１２３は配線１０３上に設けられている。ばね１２４はアンカー１２３と上部電極１１１との間に設けられている。アンカー１２３は、ばね１２４を介して、上部電極１１１の上記一辺と対向する側の一辺に接続されている。

本実施形態では、上部電極１１１は平板形状を有し、そして、下部電極１０１と対向するように配置されている。上部電極１１１の材料は、例えば、ＡｌＣｕ合金である。
基板１００上には積層構造のダイアフラム（膜）１４０が設けられている。ダイアフラム１４０の周縁部は絶縁膜１０４を介して基板１００に接触し、ダイアフラム１４０の中央部は基板１００から離れている。ダイアフラム１４０は、絶縁膜１４１及びその上に設けられた絶縁膜１４２を含む。絶縁膜１４１は複数の貫通孔が設けられ、これらの貫通孔は絶縁膜１４２で覆われている。本実施形態の第１のＭＥＭＳキャパシタ１１は犠牲膜プロセスを用いて形成するのでダイアフラム１４０は絶縁層１４１及び絶縁層１４２（複数の絶縁膜）を含む。絶縁膜１４１及び絶縁膜１４２の厚さは、例えば、数１００ｎｍ乃至数μｍである。

下部電極１０１、上部電極１１１、アンカー１２１、ばね１２２、アンカー１２３及びばね１２４はダイアフラム１４０の中央部と基板１００との間に収容される。ダイアフラム１４０は、基板１００側に突出する、上部電極１１１に接続する突出部（以下、ダイアフラムアンカーという）１４０ａを含んでいる。ダイアフラム１４０と基板１００の間には空洞１５１がある。すなわち、ダイアフラム１４０の中央部と基板１００の間において、下部電極１０１、上部電極１１１、アンカー１２１、ばね１２２、アンカー１２３及びばね１２４以外の空間は、空洞１５１である。

圧力（環境圧力）の変化に応じてダイアフラム１４０は変形する。ばね１２２及びばね１２４は弾性部材である。そのため、圧力によってダイアフラム１４０が撓むと、その撓みかたに応じて上部電極１１１は下部電極１０１を基準にして上方又は下方に可動する。その結果、下部電極と上部電極との間の距離は変化する。圧力が高いほど上部電極１１１と下部電極１０１との間隔は短くなり、そして、上部電極１１１と下部電極１０１との間の静電容量は大きくなる。

温度センサ２０は、第１のＭＥＭＳキャパシタ１１の周辺の温度を測定する。ＭＥＭＳキャパシタ１１の周辺の温度とは、ＭＥＭＳキャパシタ１１から一定の距離内にある領域の温度であって、ＭＥＭＳキャパシタ１１の温度との差が一定の温度内に収まる領域である。一定の距離及び一定の温度範囲は圧力センサ１に要求される仕様（例えば容量感度）に依存し、一般には、圧力センサ１に要求される仕様が高いほど、一定の距離及び一定の温度は小さくなる。温度センサ２０は例えば第１のＭＥＭＳキャパシタ１１と同じ基板１００上に形成され、第１のＭＥＭＳキャパシタ１１に近接又は隣接する。同様に、ＭＥＭＳキャパシタ１１の周辺の圧力とは、ＭＥＭＳキャパシタ１１から一定の距離内にある領域の圧力であって、ＭＥＭＳキャパシタ１１にかかる圧力との差が一定の圧力内に収まる領域である。一定の距離及び一定の圧力は圧力センサ１に要求される仕様に依存し、一般には、圧力センサ１に要求される仕様が高いほど、一定の距離及び一定の圧力は小さくなる。
温度センサ２０は、例えば、測温抵抗体を用いている。温度センサ２０は測定した温度に対応するアナログ信号Ｓ２を出力する（図１）。上部電極１１１と下部電極１０１との間の静電容量は温度依存性を有する。アナログ信号Ｓ２は、上記温度依存性に起因する圧力誤差を補正するために用いる。

ＡＦＥ回路部３０は第１のＡＦＥ回路３１を含む（図１）。第１のＡＦＥ回路３１はＡ／Ｄ変換に先行するアナログ回路部分であり、アンプやフィルタなどの部品を含む。第１のＡＦＥ回路３１にはアナログ信号Ｓ１及びアナログ信号Ｓ２が入力される。
アナログ信号Ｓ１，Ｓ２は微弱であり、雑音成分が含まれることも多いので、アナログ信号Ｓ１，Ｓ２をデジタル信号に変換することは難しい。そのため、第１のＡＦＥ回路３１は、アナログ信号Ｓ１，Ｓ２のレベルを増幅したり、アナログ信号Ｓ１，Ｓ２の波形を整えたりするなどの処理を行う。すなわち、第１のＡＦＥ回路３１は、アナログ信号Ｓ１，Ｓ２を容易にＡ／Ｄ変換できるように、アナログ信号Ｓ１，Ｓ２を処理する。第１のＡＦＥ回路３１はアナログ信号Ｓ３を出力する。

圧力算出回路４０にはアナログ信号Ｓ３が入力される。圧力算出回路４０はアナログ信号Ｓ３に基づいて圧力を算出し、そして、上記圧力に対応するデジタル信号Ｓ４を出力する。デジタル信号Ｓ４は、例えば、圧力センサ１内の他の回路（不図示）、圧力センサ１外の他の回路、又は、圧力センサ１とは別のデバイス（装置）に入力される。

上述したように上部電極１１１と下部電極１０１との間の静電容量は温度依存性を有する。ここで、上記静電容量をＣとし、第１のＭＥＭＳキャパシタ１１の周辺の温度をＴとし、第１のＭＥＭＳキャパシタ１１の周辺の圧力をＰとすると、下記の式（１）が成り立つ。

ｄＰ／ｄＴ＝ｄＰ／ｄＣ × ｄＣ／ｄＴ （１）
ｄＰ／ｄＴは圧力の温度微分であり、ｄＰ／ｄＣは圧力の静電容量微分であり、ｄＣ／ｄＴは静電容量の温度微分である。
例えば、ｄＰ／ｄＣが１／７３．０［Pa/aF］、ｄＣ／ｄＴが２６．７［fF/K］の場合、ｄＰ／ｄＴは３６６［Pa/K］となる。すなわち、温度が１［℃］変わると、圧力は３６６［Pa］も変化する。

上記の例において、圧力センサ１の圧力分解能を６．６７［Pa］にするには、温度の測定は０．０１℃のオーダーで行う必要がある。これを実現するには、第１のＡＦＥ回路３１は、０．０１℃のオーダーでアナログ信号Ｓ２を処理する必要がある。このような処理を行うためには多数の素子を用いたアンプやフィルタなどの部品が必要となり、第１のＡＦＥ回路３１（ＡＦＥ回路部３０）は大型化する。

そこで、本実施形態では、以下の考察に基づいてダイアフラムアンカー１４０ａを改良することにより、ＡＦＥ回路３１の大型化を抑制する。
図４は、ダイアフラムアンカー１４０ａの径（以下、アンカー径という）とｄＣ／ｄＴとの関係を模試的に示すグラフである。

アンカー径は、ダイアフラムアンカー１４０と上部電極１１１との接触面の面積の大きさを規定する寸法である。上記接触面の形状が円の場合、その円の直径がアンカー径となる。
図４に示すように、ｄＣ／ｄＴがゼロとなるアンカー径（ε）が存在する。すなわち、一定の範囲内にあるアンカー径を用いれば、温度Ｔの単位変化に対する静電容量Ｃの変化量の絶対値｜ΔＣ｜を略ゼロ（例えば、１００［℃］以下）とすることができる。

また、絶対値｜ΔＣ｜が略ゼロであれば、式（１）からｄＰ／ｄＴは略ゼロとなる。これにより、圧力センサ１の圧力の分解能を６．６７［Pa］とする場合でも、温度の測定は例えば１［℃］のオーダーで行えばよく、第１のＡＦＥ回路３１の大型化を抑制することができる。

本実施形態によれば、一定の範囲内にあるアンカー径を用いれば、温度Ｔの単位変化に対する静電容量Ｃの変化量の絶対値｜ΔＣ｜（温度感度（ｄＣ／ｄＰ））を十分に小さくすることができる。絶対値｜ΔＣ｜（温度感度ｄＣ／ｄＰ）が、例えば、１［ｆＦ／Ｋ］以下であれば、圧力感度（ｄＰ／ｄＴ）温度は例えば１３．７という小さい値にすることができ、その結果として、第１のＡＦＥ回路３１の大型化を抑制することができる。したがって、本実施形態に係る圧力センサ１は、性能の向上を図ることができる。

なお、本実施形態では、一つの第１のＭＥＭＳキャパシタ１１を用いたが、複数の第１のＭＥＭＳキャパシタ１１を用いても構わない。一般に、第１のＭＥＭＳキャパシタ１１の数が多いほど、小さな圧力の変化でも静電容量の変化を検出できるため、圧力感度（ｄＣ／ｄＰ）は高くなる。

（第２の実施形態）
第１の実施形態で説明したように、一定の範囲内にあるアンカー径を用いれば、温度Ｔの単位変化に対する静電容量Ｃの変化量の絶対値｜ΔＣ｜（温度感度（ｄＣ／ｄＰ））を十分に小さくすることができる。本実施形態では、製造プロセスのばらつきにより、アンカー径にばらつきが生じ、アンカー径が設計値がずれた場合でも、温度感度（ｄＣ／ｄＴ）に起因する容量誤差を小さくすることができる圧力センサについて説明する。

図５は、第２の実施形態に係る圧力センサ１を示すブロック図である。
圧力センサ１は、キャパシタ部１０と、温度センサ２０と、ＡＦＥ回路部３０と、圧力算出回路４０とを含む。
キャパシタ部１０は、第１のＭＥＭＳキャパシタ１１及び第２のＭＥＭＳキャパシタ（第２の容量素子）１２を含む。

本実施形態の第１のＭＥＭＳキャパシタ１１は、第１のＭＥＭＳキャパシタ１１の第１のＭＥＭＳキャパシタ１１と同じであり、圧力を検出するために用いられる圧力検出用の容量素子であり、一定以上の圧力感度（ｄＣ／ｄＰ）を有する。第１のＭＥＭＳキャパシタ１１は、第１の実施形態と同様に、アナログ信号Ｓ１を出力する。しかし、アンカー径が最適値がずれている場合、温度感度（ｄＣ／ｄＴ）に起因する容量誤差をアナログ信号Ｓ１は含むことになる。

第２のＭＥＭＳキャパシタ１２は、温度感度（ｄＣ／ｄＴ）に起因する容量誤差を補正するために用いられる参照用の容量素子である。そのためには、第２のＭＥＭＳキャパシタ１２は、第１のＭＥＭキャパシタ１１よりも小さい圧力感度（ｄＣ／ｄＰ）を有する。第１のＭＥＭＳキャパシタ１１と同じ又は略同じ、或いは比が常に一定となる温度感度（ｄＣ／ｄＴ）を有する。第２のＭＥＭＳキャパシタ１２はその静電容量に対応するアナログ信号Ｓ１’を出力する。

温度感度（ｄＣ／ｄＴ）に起因する容量誤差がない場合、アナログ信号Ｓ１はアナログ信号Ｓ１’と同じ又は略同じになる。そのため、アナログ信号Ｓ１とアナログ信号Ｓ１’の差分は、容量誤差を補正するための補正情報として用いることができる。
ＡＦＥ回路部３０は、第１のＡＦＥ回路３１及び第２のＡＦＥ回路３２を含む。第１の実施形態と同様に、第１のＡＦＥ回路３１にはアナログ信号Ｓ１，Ｓ２が入力され、そして、第１のＡＦＥ回路３１からはアナログ信号Ｓ３が出力される。一方、第２のＡＦＥ回路３２にはアナログ信号Ｓ１’が入力され、そして、第２のＡＦＥ回路３２からはアナログ信号Ｓ３’が出力される。

圧力算出回路４０にはアナログ信号Ｓ３，Ｓ３’が入力される。圧力算出回路４０はアナログ信号Ｓ３に基づいて圧力を算出する。また、圧力算出回路４０は、アナログ信号Ｓ３とアナログ信号Ｓ３’との差分、つまり、アナログ信号Ｓ１とアナログ信号Ｓ１’の差分に対応する補正情報に基づいて、上記算出した圧力を補正する。そして、圧力算出回路４０は、上記補正した圧力に対応するデジタル信号Ｓ４を出力する。

図６は第１のＭＥＭＳキャパシタ１１の断面図であり、図７は第２のＭＥＭＳキャパシタ１２の断面図である。
図６中の参照符号Ｄ１は第１のＭＥＭＳキャパシタ１１のダイアフラム１４０の径（以下、ドーム径という）を示している。ドーム径Ｄ１は、ダイアフラム１４０とその下地（本実施形態では絶縁膜１０４）との接触で規定される閉曲線の径であり、例えば、閉曲線が円の場合、円の直径がドーム径Ｄ１である。また、閉曲線が正八角形の場合、正八角形の対向する二辺の間の距離がドーム径Ｄ１である。同様に、図７中の参照符号Ｄ２は第２のＭＥＭＳキャパシタ１２のドーム径を示している。

本実施形態では、Ｄ１＞Ｄ２である。図８を用いてその理由を説明する。
図８は、ドーム径（φ1>φ2>φ3>φ4）とダイアフラムアンカー径（以下、アンカー径という）と圧力感度（ｄＣ／ｄＰ）との関係を模式的に示すグラフである。
図８に示すように、ドーム径が小さいほど、圧力感度（ｄＣ／ｄＰ）は小さい。そのため、ドーム径Ｄ１よりもドーム径Ｄ２を小さくすれば、第１のＭＥＭＳキャパシタ１１よりも圧力感度（ｄＣ／ｄＰ）の低い第２のＭＥＭＳキャパシタ１２を実現することが可能となる。さらに、ドーム径Ｄ２を一定値以下にすれば、圧力感度（ｄＣ／ｄＰ）が一定値以下の第２のＭＥＭＳキャパシタ１２を実現することが可能となる。また、ドーム径が小さいほど、圧力感度（ｄＣ／ｄＰ）へのアンカー径の依存性は小さい。

そこで、本実施形態では、図６及び図７に示したようにドーム径Ｄ１よりもドーム径Ｄ２を小さくしている。この場合、基板１００の上方から見て、ドーム径Ｄ２を有する第２のＭＥＭＳキャパシタ１２のダイアフラム１４０の面積は、ドーム径Ｄ１を有する第１のＭＥＭＳキャパシタ１１のダイアフラム１４０の面積よりも小さい。

また、図６中の参照符号Ａ１は、第１のＭＥＭＳキャパシタ１１のアンカー径を示している。図７中の参照符号Ａ２は、第２のＭＥＭＳキャパシタ１２のアンカー径を示している。
図９は、ドーム径（φ1>φ2>φ3>φ4）とアンカー径と温度感度（ｄＣ／ｄＴ）との関係を模式的に示すグラフである。

図９に示すように、ドーム径にかかわらず、温度感度（ｄＣ／ｄＴ）がゼロ付近のアンカー径が存在し、その結果として、第１のＭＥＭＳキャパシタ１１と同じ又は略同じ、或いは比が常に一定となる温度感度（ｄＣ／ｄＴ）を有する第２のＭＥＭＳキャパシタ１２を実現することが可能となる。

なお、第１のＭＥＭＳキャパシタ１１及び第２のＭＥＭＳキャパシタ１２は、同一ウエハ内において近接して形成されるので、第１のＭＥＭＳキャパシタ１１及び第２のＭＥＭＳキャパシタ１２のプロセス上のばらつきは小さい。
図１０乃至図１２は、本実施形態のダイアフラムアンカー１４０ａの変形例を説明するための平面図であり、上部電極１１１からダイアフラムアンカー１４０ａを見た場合の平面パターンを示している。

本実施形態の場合、第１のＭＥＭＳキャパシタ１１及び第２のＭＥＭＳキャパシタ１２の両方において、ダイアフラムアンカー１４０ａの数（ダイアフラムアンカー数）は１であるが、第１のＭＥＭＳキャパシタ１１及び第２のＭＥＭＳキャパシタ１２の少なくとも一方において、ダイアフラムアンカー数は、図１０乃至図１２に示すように、２以上でも構わない。言い換えれば、ダイアフラムアンカーは分割しても構わない。

図１０（ａ）は、ダイアフラムアンカー数が４であり、円環数が２^＊である平面パターンを示している。^＊は最外周の円環の一部にダイアフラムアンカーを配置していることを示している。図１０（ａ）の場合、最外周の円環には三つのダイアフラムアンカーを配置している。図１０（ｂ）は、ダイアフラムアンカー数が５であり、円環数が２である平面パターンを示している。図１０（ｃ）は、ダイアフラムアンカー数が７であり、円環数が２である平面パターンを示している。図１０の複数のダイアフラムアンカーは線対称を有する。

図１１（ａ）は、ダイアフラムアンカー数が１３であり、円環数が３^＊である平面パターンを示している。図１１（ｂ）は、ダイアフラムアンカー数が１９であり、円環数が３である平面パターンを示している。図１１（ｃ）は、ダイアフラムアンカー数が２５であり、円環数が４^＊である平面パターンを示している。

図１２（ａ）は、ダイアフラムアンカー数が３１であり、円環数が４^＊である平面パターンを示している。図１２（ｂ）は、ダイアフラムアンカー数が３７であり、円環数が４である平面パターンを示している。
図１３は、本実施形態のキャパシタ部１０の別の形態例を説明するための平面図である。

本実施形態では、キャパシタ部１０の第１のＭＥＭＳキャパシタ１１の個数は１であるが、上記個数は２以上でも構わない。複数の第１のＭＥＭＳキャパシタ１１は電気的に並列に接続される。
また、本実施形態のキャパシタ部１０の第１のＭＥＭＳキャパシタ１１の個数は２以上であり、各第１のＭＥＭＳキャパシタ１１毎に複数の第２のＭＥＭＳキャパシタ１２が設けられていても構わない。

上述した実施形態の上位概念、中位概念及び下位概念の一部又は全て、及び、上述していないその他の実施形態は、例えば、以下の付記１−１２、及び、付記１−１２の任意の組合せ（明らかに矛盾する組合せは除く）で表現できる。
［付記１］
基板と、
第１の容量素子とを具備し、
前記第１の容量素子は、
前記基板上に設けられた下部電極と、
前記下部電極の上方に配置された上部電極と、
前記基板との間に前記下部電極及び前記上部電極を含む膜とを含み、
前記第１の容量素子の周辺の温度の単位変化に対する、前記下部電極と前記上部電極との間の静電容量の変化量の絶対値は略ゼロである圧力センサ。
［付記２］
前記基板及び前記膜は、前記下部電極及び前記上部電極を含む付記１に記載の圧力センサ。
［付記３］
前記第１の容量素子に接続された第１のＡＦＥ（Analog Front End）回路と、
前記第１のＡＦＥ回路に接続された圧力算出回路と
をさらに具備する付記１又は２に記載の圧力センサ。
［付記４］
前記第１の容量素子において、前記膜は前記上部電極に接続する突出部を含む付記３に記載の圧力センサ。
［付記５］
基板と、
第１の容量素子とを具備し、
前記第１の容量素子は、
前記基板上に設けられた下部電極と、
前記下部電極の上方に配置された上部電極と、
前記基板との間に前記下部電極及び前記上部電極を含み、前記上部電極にコンタクトする突出部を備える膜とを含み、
前記突出部は、前記第１の容量素子の周辺の温度の単位変化に対する、前記下部電極と前記上部電極との間の静電容量の変化量の絶対値は略ゼロとなる径を有する圧力センサ。
［付記６］
前記下部電極は前記基板上に固定され、
前記膜は圧力の変化に応じて変形し、
前記上部電極は前記膜の変形に応じて前記下部電極を基準にして上方又は下方に可動する付記５に記載の圧力センサ。
［付記７］
基板と、
第１の容量素子と、
第２の容量素子とを具備し、
前記第１の容量素子及び前記第２の容量素子の各々は、
前記基板上に設けられた下部電極と、
前記下部電極の上方に配置された上部電極と、
前記下部電極及び前記上部電極を含む膜とを含み、
前記第１の容量素子の周辺の圧力の単位変化に対する、前記第１の容量素子の前記下部電極と前記上部電極との間の第１の静電容量の変化量の絶対値は、前記第２の容量素子の周辺の圧力の単位変化に対する、前記第２の容量素子の前記下部電極と前記上部電極との間の第２の静電容量の変化量の絶対値よりも大きく、
前記第１の容量素子の周辺の温度の単位変化に対する前記第１の静電容量の変化量の絶対値は、前記第２の容量素子の周辺の温度の単位変化に対する前記第２の静電容量の変化量の絶対値と略等しい、或いは比が一定である圧力センサ。
［付記８］
前記基板及び前記膜は、前記下部電極及び前記上部電極を含む付記７に記載の圧力センサ。
［付記９］
前記基板の上方から見て、前記第２の容量素子の前記膜の面積は、前記第１の容量素子の前記膜の面積よりも小さい付記７又は８に記載の圧力センサ。
［付記１０］
前記第１の容量素子及び前記第２の容量素子の各々において、前記膜は前記基板側に突出し、前記上部電極にコンタクトする突出部を含む
付記８又は９に記載の圧力センサ。
［付記１１］
前記第１の容量素子に接続された第１のＡＦＥ回路と、
前記第２の容量素子に接続された第２のＡＦＥ回路と、
前記第１のＡＦＥ回路及び前記第２のＡＦＥ回路に接続された圧力算出回路と
をさらに具備する付記７乃至１０のいずれかに記載の圧力センサ。
［付記１２］
前記第１の容量素子及び前記第２の容量素子の各々において、
前記下部電極は前記基板上に固定され、
前記膜は圧力の変化に応じて変形し、
前記上部電極は前記膜の変形に応じて上方向又は下方向に可動する付記７乃至１１のいずれかに記載の圧力センサ。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…圧力センサ、１０…キャパシタ部、１１…第１のＭＥＭＳキャパシタ（第１の容量素子）、１２…第２のＭＥＭＳキャパシタ（第２の容量素子）、２０…温度センサ、３０…ＡＦＥ回路部、３１…第１のＡＦＥ回路、３２…第２のＡＦＥ回路、４０…圧力算出部、１００…基板、１０１…下部電極、１０２，１０３…配線、１０４…絶縁膜、１１１…上部電極、１２１…アンカー、１２２…ばね、１２３…アンカー、１２４…ばね、１４０…ダイアフラム（膜）、１４０ａ…ダイアフラムアンカー、１４１，１４２…絶縁膜、１５１…空洞。

Claims (6)

1. 基板と、
   前記基板に設けられた、第１の容量素子及び第２の容量素子と、を備え、
   前記第１の容量素子は、第１の電極と、前記第１の電極との間で静電容量を構成する第２の電極と、前記基板との間で前記第１の電極及び前記第２の電極をカバーする第１のダイアフラムと、を備え、
   前記第２の容量素子は、第３の電極と、前記第３の電極との間で静電容量を構成する第４の電極と、前記基板との間で前記第３の電極及び前記第４の電極をカバーする第２のダイアフラムと、を備え、
   前記第２のダイアフラムの内径の大きさは前記第１のダイアフラムの内径の大きさよりも小さい圧力センサ。
2. 基板と、
   前記基板に設けられた、第１の容量素子及び第２の容量素子と、を備え、
   前記第１の容量素子は、第１の電極と、前記第１の電極との間で静電容量を構成する第２の電極と、前記基板との間で前記第１の電極及び前記第２の電極をカバーする第１のダイアフラムと、を備え、
   前記第２の容量素子は、第３の電極と、前記第３の電極との間で静電容量を構成する第４の電極と、前記基板との間で前記第３の電極及び前記第４の電極をカバーする第２のダイアフラムと、を備え、
   前記第２のダイアフラムの面積は、前記第１のダイアフラムの面積よりも小さい圧力センサ。
3. 基板と、
   前記基板に設けられた、第１の容量素子及び第２の容量素子と、を備え、
   前記第１の容量素子は、第１の電極と、前記第１の電極との間で静電容量を構成する第２の電極と、前記基板との間で前記第１の電極及び前記第２の電極をカバーする第１のダイアフラムと、を備え、
   前記第２の容量素子は、第３の電極と、前記第３の電極との間で静電容量を構成する第４の電極と、前記基板との間で前記第３の電極及び前記第４の電極をカバーする第２のダイアフラムと、を備え、
   前記第２のダイアフラムの内径の大きさは前記第１のダイアフラムの内径の大きさよりも小さく、前記第２のダイアフラムの外径の大きさは前記第１のダイアフラムの外径の大きさよりも小さい圧力センサ。
4. 基板と、
   前記基板に設けられた、第１の容量素子及び第２の容量素子と、を備え、
   前記第１の容量素子は、第１の電極と、前記第１の電極との間で静電容量を構成する第２の電極と、前記基板との間で前記第１の電極及び前記第２の電極をカバーする第１のダイアフラムと、を備え、
   前記第２の容量素子は、第３の電極と、前記第３の電極との間で静電容量を構成する第４の電極と、前記基板との間で前記第３の電極及び前記第４の電極をカバーする第２のダイアフラムと、を備え、
   前記第２のダイアフラムの内径の大きさは前記第１のダイアフラムの内径の大きさよりも小さく、前記第２のダイアフラムの表面積の大きさは前記第１のダイアフラムの表面積の大きさよりも小さい圧力センサ。
5. 基板と、
   前記基板に設けられた、第１の容量素子及び第２の容量素子と、を備え、
   前記第１の容量素子は、第１の電極と、前記第１の電極との間で静電容量を構成する第２の電極と、前記基板との間で前記第１の電極及び前記第２の電極をカバーする第１のダイアフラムと、を備え、
   前記第２の容量素子は、第３の電極と、前記第３の電極との間で静電容量を構成する第４の電極と、前記基板との間で前記第３の電極及び前記第４の電極をカバーする第２のダイアフラムと、を備え、
   前記第２のダイアフラムの内径の大きさは前記第１のダイアフラムの内径の大きさよりも小さく、前記第２のダイアフラムと前記基板との間で構成する空洞の体積は前記第１のダイアフラムと前記基板との間で構成する空洞の体積よりも小さい圧力センサ。
6. 前記第２のダイアフラムと前記基板との間には第２の絶縁膜を含み、前記第１のダイアフラムと前記基板との間には第１の絶縁膜を含む、請求項１乃至５のいずれかに記載の圧力センサ。

Images