KR20230044383A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20230044383A
KR20230044383A KR1020230038519A KR20230038519A KR20230044383A KR 20230044383 A KR20230044383 A KR 20230044383A KR 1020230038519 A KR1020230038519 A KR 1020230038519A KR 20230038519 A KR20230038519 A KR 20230038519A KR 20230044383 A KR20230044383 A KR 20230044383A
Authority
KR
South Korea
Prior art keywords
transistor
pixel electrode
data line
layer
film
Prior art date
Application number
KR1020230038519A
Other languages
English (en)
Other versions
KR102555315B1 (ko
Inventor
다이스케 구보타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230044383A publication Critical patent/KR20230044383A/ko
Priority to KR1020230089058A priority Critical patent/KR20230107780A/ko
Application granted granted Critical
Publication of KR102555315B1 publication Critical patent/KR102555315B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 배향 불량이 저감된 표시 장치를 제공한다. 또한, 개구율이 높고, 전하 용량을 증대시킨 용량 소자를 가진 표시 장치를 제공한다. 또한, 개구율이 높고, 전하 용량이 큰 용량 소자를 가지며 배향 불량이 저감된 표시 장치를 제공한다.
화소 전극과, 화소 전극에 접속되며 투광성을 가진 반도체층을 포함하는 트랜지스터와, 트랜지스터에 접속된 용량 소자, 주사선, 및 데이터선을 가지고, 트랜지스터는 주사선과 중첩되는 위치에 배치되고, 용량 소자의 한쪽 전극은 반도체층과 동일한 표면, 또 주사선과 데이터선으로 구획된 영역에 형성되고, 용량 소자의 다른 쪽 전극은 화소 전극이고, 화소 전극은 주사선과 교차되도록 연장되어 배치되는 것을 특징으로 하는 표시 장치이다.

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC DEVICE}
본 명세서 등에 개시(開示)된 발명은 표시 장치, 및 이 표시 장치를 가진 전자 기기에 관한 것이다.
근년에 들어, 액정 디스플레이(Liquid Crystal Display) 등 플랫 패널 디스플레이가 널리 보급되고 있다. 플랫 패널 디스플레이 등의 표시 장치에서 행 방향 및 열 방향으로 배치된 화소 내에는 스위칭 소자인 트랜지스터와, 이 트랜지스터와 전기적으로 접속된 액정 소자와, 이 액정 소자와 병렬로 접속된 용량 소자가 제공된다.
상기 트랜지스터의 반도체막을 구성하는 반도체 재료로서는 비정질(amorphous) 실리콘 또는 다결정(polycrystalline) 실리콘 등의 실리콘 반도체가 범용되고 있다.
또한, 반도체 특성을 나타내는 금속 산화물(이하, 산화물 반도체라고 기재함)은 트랜지스터의 반도체막에 적용될 수 있는 반도체 재료이다. 예를 들어, 산화 아연 또는 In-Ga-Zn계 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다(특허문헌 1 및 특허문헌 2 참조).
일본국 특개2007-123861호 공보 일본국 특개2007-96055호 공보
액정 디스플레이는 화소 주변의 단차부 등의 요철이 크면 배향 불량이 생기기 쉽다. 배향 불량은 예를 들어, 트랜지스터에 접속되는 주사선 및 데이터선이나, 화소 전극 근방의 단차부의 변을 따라 발생되기 쉽다. 그러므로, 표시 영역으로서 사용될 수 있는 화소의 개구의 일부는 차광막(소위 블랙 매트릭스, BM라고도 함)으로 덮을 필요가 있다. 이 때문에 화소의 개구율이 줄어들고 화상의 표시 품위가 저하된다.
상술한 배향 불량을 저감시키기 위하여, 트랜지스터 등에 기인하는 단차부 등의 요철에, 유기 수지 등을 사용하여 평탄화 처리를 수행하는 경우가 많다.
그러나, 트랜지스터를 구성하는 반도체 재료로서 산화물 반도체를 사용하는 경우에는 유기 수지에 포함된 불순물(대표적으로는 수분 등)이 상기 산화물 반도체에 침입되면 반도체 특성에 악영향을 미치기 때문에, 유기 수지를 가능한 한 사용하지 않고 반도체 장치를 제작하여야 한다는 과제가 있었다.
또한, 액정 디스플레이에 사용되는 용량 소자는, 한 쌍의 전극 사이에 유전체막이 제공된 구성을 가지고, 한 쌍의 전극 중 적어도 한쪽은 트랜지스터를 구성하는 게이트 전극, 소스 전극, 또는 드레인 전극 등으로서 기능하는 도전막으로 형성되는 경우가 많다.
또한, 용량 소자의 용량값을 크게 할수록, 전계가 인가된 상황에서 액정 소자의 액정 분자의 배향을 일정하게 유지할 수 있는 기간을 길게 할 수 있다. 정지 화상을 표시하는 표시 장치에서는 이 기간을 길게 함으로써 화상 데이터를 재기록하는 횟수를 저감시킬 수 있기 때문에 소비 전력의 저감을 기대할 수 있다.
용량 소자의 전하 용량을 크게 하기 위해서는 용량 소자의 점유 면적을 크게, 구체적으로는 한 쌍의 전극이 중첩되는 면적을 크게 하는 수단이 있다. 그러나, 상기 표시 장치에서, 한 쌍의 전극이 중첩되는 면적을 크게 하기 위하여 도전막의 면적을 크게 하면, 화소의 개구율이 줄어들기 때문에 화상의 표시 품위가 저하된다.
또한, 용량 소자의 점유 면적을 크게 하면 화소의 오목부의 면적이 커지기 때문에, 유기 수지 등을 사용한 평탄화 처리를 수행하지 않으면 상기 오목부의 영향으로 액정의 배향 불량이 발생된다.
상술한 과제를 감안하여 본 발명의 일 형태는 배향 불량이 저감된 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는 개구율이 높고, 전하 용량을 증대시킨 용량 소자를 가진 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또한, 본 발명의 일 형태는 개구율이 높고, 전하 용량이 큰 용량 소자를 가지며 배향 불량이 저감된 표시 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 화소 전극과, 화소 전극에 접속되며 투광성을 가진 반도체층을 포함하는 트랜지스터와, 트랜지스터에 접속된 용량 소자, 주사선, 및 데이터선을 가지고, 트랜지스터는 주사선과 중첩되는 위치에 배치되고, 용량 소자의 한쪽 전극은 반도체층과 동일한 표면, 또 주사선과 데이터선으로 구획된 영역에 형성되고, 용량 소자의 다른 쪽 전극은 화소 전극이고, 화소 전극은 주사선과 교차되도록 연장되어 배치되는 것을 특징으로 하는 표시 장치이다.
화소 전극이 주사선과 교차되도록 연장되어 배치됨으로써 예를 들어, 한 화소의 대략 절반을 주사선과 데이터선으로 구획된 영역에 위치시키고, 나머지 대략 절반을 인접하는 주사선과 데이터선으로 구획된 영역에 위치시킬 수 있다. 이와 같은 배치에 의하여 화소 전극의 단부가 주사선에서 멀리 위치하기 때문에 액정층이 주사선에 기인하는 단차의 영향을 받지 않거나 또는 영향을 받기 매우 어렵다. 따라서, 주사선에 기인하는 액정층의 배향 불량을 저감시킬 수 있다.
또한, 본 발명의 일 형태에 따른 표시 장치의 제작 방법도 본 발명의 일 형태에 포함된다.
본 발명의 일 형태에 의하여, 배향 불량이 저감된 표시 장치를 제공할 수 있다. 또한, 개구율이 높고, 전하 용량을 증대시킨 용량 소자를 가진 표시 장치를 제공할 수 있다. 또한, 개구율이 높고, 전하 용량이 큰 용량 소자를 가지며 배향 불량이 저감된 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 형태에 따른 표시 장치의 화소 주변을 설명하는 상면도.
도 2는 본 발명의 일 형태에 따른 표시 장치의 화소를 설명하는 단면도.
도 3은 본 발명의 일 형태에 따른 표시 장치의 화소를 설명하는 단면도.
도 4는 본 발명의 일 형태에 따른 표시 장치의 화소를 설명하는 단면도.
도 5는 본 발명의 일 형태에 따른 표시 장치의 화소를 설명하는 단면도.
도 6은 본 발명의 일 형태에 따른 표시 장치의 제작 방법에 대하여 설명하는 단면도.
도 7은 본 발명의 일 형태에 따른 표시 장치의 제작 방법에 대하여 설명하는 단면도.
도 8은 본 발명의 일 형태에 따른 표시 장치의 제작 방법에 대하여 설명하는 단면도.
도 9는 비교를 위한 표시 장치의 화소 주변을 설명하는 상면도.
도 10은 비교를 위한 표시 장치의 화소를 설명하는 단면도.
도 11은 비교를 위한 표시 장치의 화소를 설명하는 단면도.
도 12는 비교를 위한 표시 장치의 화소를 설명하는 단면도.
도 13은 표시 장치를 설명하는 회로도.
도 14는 표시 모듈을 설명하는 도면.
도 15는 전자 기기를 설명하는 도면.
이하에서는, 본 발명의 실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 또한, 본 발명은 이하에 기재된 실시형태의 내용에 한정하여 해석되는 것은 아니다.
이하에서 본 발명의 구성을 설명함에 있어서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면간에서 공통적으로 사용하고, 그 반복 설명은 생략한다. 또한, 같은 기능을 가지는 부분을 나타낼 때는 동일한 해치 패턴(hatch pattern)을 사용하고, 특별히 부호를 붙이지 않는 경우가 있다.
본 명세서에서 참조하는 각 도면에서 각 구성의 크기, 막 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 도면에서의 스케일에 한정되지 않는다.
본 명세서 등에서 제 1, 제 2 등으로 붙여지는 서수사는 편의상 사용하는 것에 불과하고, 공정 순서 또는 적층 순서를 나타내는 것은 아니다. 그러므로, 예를 들어 "제 1"을 "제 2" 또는 "제 3" 등으로 적절히 바꿔 설명할 수 있다. 또한, 본 명세서 등에 기재된 서수사와 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치되지 않는 경우가 있다.
또한, 본 발명에서 "소스"와 "드레인"의 기능은 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바뀔 수 있다. 그러므로, 본 명세서에서 용어 "소스"와 "드레인"은 교체될 수 있는 것으로 한다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치에 대하여 도 1 내지 도 8을 사용하여 설명한다.
<표시 장치의 구성예>
도 1은 표시 장치에 포함된 화소 주변의 상면도이다. 또한, 도 1에 도시된 상면도는 도면의 복잡화를 피하기 위하여 구성 요소의 일부를 생략하여 도시한 것이다.
도 1에서 주사선(107)은 데이터선(109)에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되어 제공된다. 데이터선(109)은 주사선(107)에 대략 직교하는 방향(도면 중 상하 방향)으로 연장되어 제공된다. 용량선(115)은 데이터선(109)에 대략 평행한 방향으로 연장되어 제공된다.
트랜지스터(103)는 주사선(107)과 중첩되고, 또한 주사선(107)과 데이터선(109)이 교차되는 영역 근방에 제공된다. 트랜지스터(103)는 적어도, 채널 형성 영역을 가진 반도체층(111)과, 게이트 전극과, 게이트 절연층(도 1에 도시되어 있지 않음)과, 소스 전극과, 드레인 전극을 포함한다.
또한, 주사선(107)은 트랜지스터(103)의 게이트 전극으로서도 기능하고, 데이터선(109)은 트랜지스터(103)의 소스 전극으로서도 기능한다. 도전층(113)은 트랜지스터(103)의 드레인 전극으로서 기능하고, 개구(117)를 통하여 화소 전극(121)과 전기적으로 접속된다. 또한, 이하에서는 트랜지스터(103)의 게이트 전극을 가리킬 때도 주사선(107)이라고 기재하고, 트랜지스터(103)의 소스 전극을 가리킬 때도 데이터선(109)이라고 기재하는 경우가 있다.
용량 소자(105)는, 투광성을 가진 산화물 반도체로 형성되며 트랜지스터(103)가 가진 반도체층(111)보다 도전율이 높은 반도체층(119)과, 투광성을 가진 화소 전극(121)과, 유전체층으로서, 트랜지스터(103)에 포함된 투광성을 가진 절연층(도 1에 도시되어 있지 않음)을 포함하여 구성된다. 즉, 용량 소자(105)는 투광성을 가진다. 또한, 용량선(115)은 반도체층(119) 위에 접촉되도록 제공되고, 용량선(115)과 반도체층(119)은 전기적으로 접속된다.
또한, 도 1에서 화소(101)는 주사선(107)이 중앙에 위치하도록 배치되고, 주사선(107)과 데이터선(109)으로 구획된 영역에는 2개의 상이한 화소의 대략 절반이 각각 형성된다. 또한, 용량 소자(105)의 한쪽 전극인 반도체층(119)은 트랜지스터(103)를 구성하는 반도체층(111)과 동일한 표면, 또 주사선(107)과 데이터선(109)으로 구획된 영역에 형성된다. 용량 소자(105)의 다른 쪽 전극인 화소 전극(121)은 주사선(107)과 교차되도록 연장되어 제공된다.
도 2는 화소(101)의 장변 방향의 단면 형상을 도시한 것으로 도 1을 일점 쇄선 X1-X2, 일점 쇄선 X3-X4, 및 일점 쇄선 X5-X6에서 각각 절단한 단면도이다. 또한, 도 4는 화소(101)의 단변 방향의 단면 형상을 도시한 것으로 도 1을 일점 쇄선 Y1-Y2에서 절단한 단면도이다. 또한, 도 5는 화소(101)가 가진 트랜지스터(103) 및 화소(101) 주변의 단면 형상을 도시한 것으로 도 1을 일점 쇄선 A1-A2, 일점 쇄선 A3-A4, 및 일점 쇄선 A5-A6에서 각각 절단한 단면도이다.
도 2에 도시된 표시 장치의 단면 구조에 대해서는 이하와 같다.
기판(102) 위에 주사선(107)이 제공된다. 주사선(107) 위에 절연층(127)이 제공된다. 절연층(127) 위에 한 쌍의 반도체층(119)이 제공된다. 또한, 절연층(127) 위의, 주사선(107)과 중첩되는 위치에 도전층(113)이 제공된다. 또한, 절연층(127), 반도체층(119), 및 도전층(113) 위에 절연층(129, 131)이 제공된다. 또한, 절연층(129, 131)은 반도체층(119)의 한쪽 단부를 덮도록 형성된다. 또한, 반도체층(119) 및 절연층(131)을 덮도록 절연층(133)이 제공된다. 또한, 절연층(133) 위의, 반도체층(119)과 중첩되는 위치에 화소 전극(121)이 제공된다. 또한, 절연층(133) 및 화소 전극(121) 위에 배향막(135)이 제공된다.
도 4에 도시된 표시 장치의 단면 구조에 대해서는 이하와 같다.
기판(102) 위에 절연층(127)이 제공된다. 또한, 절연층(127) 위에 데이터선(109) 및 반도체층(119)이 제공된다. 또한, 절연층(127) 및 반도체층(119) 위에 용량선(115)이 제공된다. 또한, 절연층(127), 데이터선(109), 용량선(115), 반도체층(119) 위에 절연층(129, 131)이 제공된다. 또한, 절연층(129, 131)은 반도체층(119)의 단부를 덮도록 형성된다. 또한, 반도체층(119) 및 절연층(131)을 덮도록 절연층(133)이 제공된다. 또한, 절연층(133) 위의, 반도체층(119)과 중첩되는 위치에 화소 전극(121)이 제공된다. 또한, 절연층(133) 및 화소 전극(121) 위에 배향막(135)이 제공된다.
도 5에 도시된 표시 장치의 단면 구조에 대해서는 이하와 같다.
기판(102) 위에 트랜지스터(103)의 게이트 전극으로서 기능하는 주사선(107)이 제공된다. 주사선(107) 위에 트랜지스터(103)의 게이트 절연층으로서 기능하는 절연층(127)이 제공된다. 절연층(127) 위의, 주사선(107)과 중첩되는 위치에 반도체층(111)이 제공되고, 반도체층(111)은 트랜지스터(103)의 반도체층으로서 기능한다. 또한, 절연층(127) 위에는 반도체층(111)과 동일한 공정으로 형성되는 반도체층(119)이 제공된다. 또한, 반도체층(111) 및 절연층(127) 위에는 트랜지스터(103)의 소스 전극으로서 기능하는 데이터선(109)과, 트랜지스터(103)의 드레인 전극으로서 기능하는 도전층(113)이 제공된다. 또한, 반도체층(119) 위에는 용량선(115)이 제공된다. 또한, 데이터선(109), 반도체층(111), 반도체층(119), 및 절연층(127) 위에는 트랜지스터(103)의 보호 절연층으로서 기능하는 절연층(129, 131)이 제공된다. 또한, 절연층(129, 131)은 절연층(129, 131) 단부의 일부가 반도체층(119) 단부를 덮도록 형성된다. 또한, 절연층(131), 반도체층(119), 및 용량선(115)을 덮도록 절연층(133)이 형성된다. 또한, 절연층(129, 131, 133)에는 도전층(113)에 도달되는 개구(117)가 제공되고, 개구(117) 내 및 절연층(133) 위에 화소 전극(121)이 제공된다. 또한, 절연층(133) 및 화소 전극(121) 위에 배향막(135)이 제공된다.
또한, 도 2, 도 4, 및 도 5에 도시된 표시 장치는 기판(102)과 대향하는 기판(152)이 제공된다. 기판(102)과 기판(152) 사이에는 액정층(164)이 제공된다. 또한, 기판(152) 하방에는 차광층(154), 유색층(156), 절연층(158), 도전층(160), 및 배향막(162)이 형성된다. 또한, 유색층(156)이 형성된 영역은 표시 영역으로서 기능한다.
액정 소자(170)는 화소 전극(121), 배향막(135), 액정층(164), 배향막(162), 및 도전층(160)으로 구성된다. 화소 전극(121) 및 도전층(160)에 전압을 인가함으로써 액정층(164)의 배향 상태를 제어할 수 있다. 또한, 배향막(135, 162)은 반드시 제공할 필요는 없으며 액정층(164)에 사용하는 재료에 따라서는 배향막(135, 162)을 제공하지 않아도 된다.
또한, 용량 소자(105)는 반도체층(119), 절연층(133), 및 화소 전극(121)으로 구성된다. 반도체층(119)은 용량 소자(105)의 한쪽 전극으로서 기능하고, 인접하는 용량 소자의 한쪽 전극으로서도 사용될 수 있다. 또한, 화소 전극(121)은 용량 소자(105)의 다른 쪽 전극으로서 기능하고, 인접하는 용량 소자의 다른 쪽 전극과는 분리하여 형성된다.
또한, 도 2 및 도 4에서 화살표는 단차부의 액정층(164)의 배향에 대한 영향을 모식적으로 나타내고 있다. 구체적으로는 액정층(164)은 용량선(115)에 기인하는 단차, 데이터선(109)에 기인하는 단차, 및 주사선(107) 및 도전층(113)에 기인하는 단차의 영향을 받는다. 따라서, 액정층(164)의 배향 상태는 세 방향으로부터 단차의 영향을 받는다.
이하에서 종래의 화소의 구성의 일례에 대하여 도 9 내지 도 12를 사용하여 설명한다.
<비교용 표시 장치의 구성예>
도 9는 표시 장치에 포함된 화소 주변의 상면도이다.
도 9에서 주사선(507)은 데이터선(509)에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되어 제공된다. 데이터선(509)은 주사선(507)에 대략 직교하는 방향(도면 중 상하 방향)으로 연장되어 제공된다. 용량선(515)은 주사선(507)에 대략 평행한 방향으로 연장되어 제공된다.
또한, 주사선(507)과 데이터선(509)으로 구획된 영역에 화소(501)가 형성된다.
트랜지스터(503)는 화소(501) 내의 주사선(507)과 데이터선(509)이 교차되는 영역 근방에 제공된다. 트랜지스터(503)는 적어도, 채널 형성 영역을 가진 반도체층(511)과, 게이트 전극과, 게이트 절연층(도 9에 도시되어 있지 않음)과, 소스 전극과, 드레인 전극을 포함한다.
또한, 주사선(507)은 트랜지스터(503)의 게이트 전극으로서도 기능하고, 데이터선(509)은 트랜지스터(503)의 소스 전극으로서도 기능한다. 도전층(513)은 트랜지스터(503)의 드레인 전극으로서 기능하고, 개구(517)를 통하여 화소 전극(521)과 전기적으로 접속된다. 또한, 이하에서 트랜지스터의 게이트 전극을 가리킬 때도 주사선(507)이라고 기재하고, 트랜지스터의 소스 전극을 가리킬 때도 데이터선(509)이라고 기재하는 경우가 있다.
용량 소자(505)는, 화소(501) 내의 용량선(515), 데이터선(509), 및 주사선(507)으로 구획된 영역에 제공된다. 용량 소자(505)는 개구(523)에 제공된 도전층(525)을 통하여 용량선(515)과 전기적으로 접속된다. 용량 소자(505)는, 투광성을 가진 산화물 반도체로 형성되며 반도체층(511)보다 도전율이 높은 반도체층(519)과, 투광성을 가진 화소 전극(521)과, 유전체층으로서, 트랜지스터(503)에 포함된 투광성을 가진 절연층(도 9에 도시되어 있지 않음)을 포함하여 구성된다. 즉, 용량 소자(505)는 투광성을 가진다.
도 10은 화소(501)의 장변 방향의 단면 형상을 도시한 것으로 도 9를 일점 쇄선 X7-X8 및 일점 쇄선 X9-X10에서 각각 절단한 단면도이다. 또한, 도 11은 화소(501)의 단변 방향의 단면 형상을 도시한 것으로 도 9를 일점 쇄선 Y3-Y4에서 절단한 단면도이다. 또한, 도 12는 화소(501)가 가진 트랜지스터(503) 주변 및 화소(501)의 단부의 단면 형상을 도시한 것으로 도 9를 일점 쇄선 B1-B2 및 일점 쇄선 B3-B4에서 각각 절단한 단면도이다.
도 10에 도시된 표시 장치의 단면 구조에 대해서는 이하와 같다.
기판(502) 위에 주사선(507) 및 용량선(515)이 제공된다. 주사선(507) 및 용량선(515) 위에 절연층(527)이 제공된다. 절연층(527) 위의, 용량선(515)과 중첩되는 위치에 도전층(513)이 제공된다. 또한, 절연층(527) 위에 반도체층(519)이 제공된다. 또한, 절연층(527), 도전층(513), 및 반도체층(519) 위에 절연층(529, 531)이 제공된다. 또한, 절연층(529, 531)은 반도체층(519) 단부를 덮도록 형성된다. 또한, 반도체층(519) 및 절연층(531)을 덮도록 절연층(533)이 제공된다. 또한, 절연층(533) 위의, 반도체층(519)과 중첩되는 위치에 화소 전극(521)이 제공된다. 또한, 절연층(533) 및 화소 전극(521) 위에 배향막(535)이 제공된다.
도 11에 도시된 표시 장치의 단면 구조에 대해서는 이하와 같다.
기판(502) 위에 절연층(527)이 제공된다. 또한, 절연층(527) 위에 데이터선(509)이 제공된다. 또한, 절연층(527) 위의 데이터선(509)들 사이에 반도체층(519)이 제공된다. 또한, 절연층(527), 데이터선(509), 및 반도체층(519) 위에 절연층(529, 531)이 제공된다. 또한, 절연층(529, 531)은 반도체층(519) 단부를 덮도록 형성된다. 또한, 반도체층(519) 및 절연층(531)을 덮도록 절연층(533)이 제공된다. 또한, 절연층(533) 위의, 반도체층(519)과 중첩되는 위치에 화소 전극(521)이 제공된다. 또한, 절연층(533) 및 화소 전극(521) 위에 배향막(535)이 제공된다.
도 12에 도시된 표시 장치의 단면 구조에 대해서는 이하와 같다.
기판(502) 위에, 트랜지스터(503)의 게이트 전극으로서 기능하는 주사선(507)과, 주사선(507)과 동일한 표면 위에 형성되는 용량선(515)이 제공된다. 주사선(507) 및 용량선(515) 위에 절연층(527)이 제공된다. 절연층(527)의 주사선(507)과 중첩되는 영역 위에 반도체층(511)이 제공되고, 절연층(527) 위에 반도체층(519)이 제공된다. 반도체층(511) 위 및 절연층(527) 위에 트랜지스터(503)의 소스 전극으로서 기능하는 데이터선(509)과, 트랜지스터(503)의 드레인 전극으로서 기능하는 도전층(513)이 제공된다. 절연층(527)에는 용량선(515)에 도달되는 개구(523)가 제공되고, 개구(523) 내, 절연층(527), 및 반도체층(519) 위에 도전층(525)이 제공된다. 절연층(527), 데이터선(509), 반도체층(511), 도전층(513), 도전층(525), 및 반도체층(519) 위에 트랜지스터(503)의 보호 절연층으로서 기능하는 절연층(529, 531)이 제공된다. 또한, 절연층(529, 531)의 일부는 제거되어, 반도체층(519)의 일부 위에는 개구부가 제공된다. 또한, 절연층(531) 및 반도체층(519) 위에 절연층(533)이 제공된다. 또한, 절연층(529, 531, 533)에는 도전층(513)에 도달되는 개구(517)가 제공되고, 개구(517) 내 및 절연층(533) 위에 화소 전극(521)이 제공된다.
또한, 도 10 내지 도 12에 도시된 표시 장치는 기판(502)과 대향하는 기판(152)이 제공된다. 기판(502)과 기판(152) 사이에는 액정층(164)이 제공된다. 또한, 기판(152) 하방에는 차광층(154), 유색층(156), 절연층(158), 도전층(160), 및 배향막(162)이 형성된다. 또한, 유색층(156)이 형성된 영역은 표시 영역으로서 기능한다.
액정 소자(570)는 화소 전극(521), 배향막(535), 액정층(164), 배향막(162), 및 도전층(160)으로 구성된다. 화소 전극(521) 및 도전층(160)에 전압을 인가함으로써 액정층(164)의 배향 상태를 제어할 수 있다.
또한, 용량 소자(505)는 반도체층(519), 절연층(533), 및 화소 전극(521)으로 구성된다. 반도체층(519)은 용량 소자(505)의 한쪽 전극으로서 기능한다. 또한, 화소 전극(521)은 용량 소자(505)의 다른 쪽 전극으로서 기능한다. 또한, 반도체층(519) 및 화소 전극(521)은 인접하는 화소와 각각 분리하여 형성된다.
또한, 도 10 및 도 11에서 화살표는 단차부의 액정층(164)의 배향에 대한 영향을 모식적으로 나타내고 있다. 구체적으로는 액정층(164)은 용량선(515) 및 도전층(513)에 기인하는 단차, 주사선(507)에 기인하는 단차, 및 한 쌍의 데이터선(509)에 기인하는 단차의 영향을 받는다. 따라서, 액정층(164)의 배향 상태는 네 방향으로부터 단차의 영향을 받는다.
따라서, 종래의 표시 장치의 구성의 일례인 화소(501)는 네 방향으로부터 단차의 영향을 받기 때문에 액정층(164)에서 배향 결함이 생길 가능성이 매우 높은 구조이다. 특히, 액정층(164)의 배향 불량은 화소(501)의 중앙 근방에서 발생되기 쉽다.
한편, 본 발명의 일 형태에 따른 표시 장치는 도 9 내지 도 12에 도시된 종래의 표시 장치와 비교하여 이하와 같은 우수한 효과를 가진다.
본 발명의 일 형태에 따른 표시 장치의 화소(101)에서는 화소 전극(121)의 장변 방향의 단부가, 주사선(107)과 데이터선(109)으로 구획된 영역 내의 중앙 근방에 위치한다. 이와 같은 배치에 의하여 화소 전극(121)의 단부가 주사선(107)에서 멀리 위치하기 때문에 주사선(107)에 기인하는 단차의 영향을 받지 않거나 또는 영향을 받기 매우 어렵다.
주사선(107)과 데이터선(109)으로 구획된 영역 내의 중앙 근방에 화소 전극(121)의 단부를 위치시킴으로써 한 방향(본 실시형태에서는 주사선(107))의 단차의 영향을 받지 않거나 또는 그 영향이 경감되기 때문에 단차에 기인하는 액정층(164)의 배향 불량을 저감시킬 수 있다.
또한, 본 실시형태에 기재된 표시 장치의 화소(101)에는 트랜지스터 등에 기인하는 단차를 저감하기 위한, 유기 수지 등으로 이루어진 평탄화막을 사용하지 않는다. 그래서, 상기 트랜지스터의 반도체층으로서 예를 들어 산화물 반도체층을 사용하는 경우에도 이 산화물 반도체층에 혼입될 수 있는 불순물(예를 들어, 유기 수지 중에 포함된 물 등)이 저감되기 때문에 신뢰성이 높은 표시 장치를 제공할 수 있다. 따라서, 본 발명의 일 형태에 따른 표시 장치에는 배향 불량이 저감되고 신뢰성이 높은 트랜지스터가 적용되기 때문에 표시 품위가 높은 표시 장치를 제공할 수 있다.
또한, 도 1 내지 도 5에 도시된 본 발명의 일 형태에 따른 표시 장치는 주사선(107)과 교차되도록 화소 전극(121)이 연장되는 구성을 가지기 때문에 화소 전극(121)의 대략 절반 위의 액정층(164)과 화소 전극(121)의 나머지 대략 절반 위의 액정층(164)의 배향 방향을 다르게 할 수 있다. 바꿔 말하면 본 발명의 일 형태에 따른 표시 장치는 하나의 화소 내에 다른 배향 상태를 가질 수 있는 소위 MVA(Multidomain Vertical Alignment)형 표시 장치로 할 수 있다.
예를 들어, 도 2에 도시된 표시 장치를 MVA형 표시 장치로 하는 경우에는 도 3에 도시된 구조로 할 수 있다. 또한, 도 3은 도 2에 도시된 단면도의 액정층(164)의 해치 패턴만을 변경한 단면도이다.
도 3에 도시된 단면도에서 액정층(164)의 해치 패턴은 액정 분자의 배향 상태를 모식적으로 나타내고 있다.
도 3에서 왼쪽 화소 전극(121) 위의 액정층(164)은 주사선(107)의 단차로 인하여, 단차부가 없는 왼쪽 방향으로 배향될 수 있다. 또한, 도 3에서 오른쪽 화소 전극(121) 위의 액정층(164)은 주사선(107)의 단차로 인하여, 단차부가 없는 오른쪽 방향으로 배향될 수 있다.
상술한 바와 같이 본 발명의 일 형태에 따른 표시 장치는 액정의 배향 상태를 제어하는 리브 등 돌기물을 별도로 형성하지 않고도 주사선(107)의 단차를 이용함으로써, 주사선(107) 상방에 배치된 도 3에서 왼쪽의 화소 전극(121) 위의 액정층(164)의 배향 방향과, 주사선(107) 상방에 배치된 도 3에서 오른쪽의 화소 전극(121) 위의 액정층(164)의 배향 방향을 다르게 할 수 있다. 따라서, 시야각 의존성이 양호하고 더 우수한 표시 장치로 할 수 있다.
또한, 도 1 내지 도 5에 도시된 본 발명의 일 형태에 따른 표시 장치의 다른 구성 요소에 대해서는 이하에서 표시 장치의 제작 방법을 설명하면서 자세히 기재한다.
<표시 장치의 제작 방법>
도 1 내지 도 5에 도시된 표시 장치의 제작 방법에 대하여 도 6 내지 도 8을 사용하여 이하에서 설명한다. 또한, 도 6 내지 도 8에 관해서는 도 5에 도시된 표시 장치의 단면 구조를 예를 들어 설명한다.
먼저, 기판(102)을 준비한다. 기판(102)으로서는 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료를 사용한다. 양산에 있어서는, 기판(102)은 제 8 세대(2160mm×2460mm), 제 9 세대(2400mm×2800mm 또는 2450mm×3050mm), 제 10 세대(2950mm×3400mm) 등의 마더 글래스를 사용하는 것이 바람직하다. 마더 글래스는, 처리 온도가 높고 처리 시간이 길면 대폭으로 수축되기 때문에, 마더 글래스를 사용하여 양산하는 경우에는 제작 공정의 가열 처리를 바람직하게는 600℃ 이하, 더 바람직하게는 450℃ 이하, 더욱 바람직하게는 350℃ 이하로 수행한다.
다음에, 기판(102) 위에 도전층을 형성하고 이 도전층을 가공함으로써 원하는 영역에 주사선(107)을 형성한다. 그 후 기판(102) 및 주사선(107) 위에 절연층(127)을 형성한다(도 6의 (A) 참조).
주사선(107)은 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 또한, 주사선(107)은 단층 구조로 하여도 좋고 2층 이상으로 이루어진 적층 구조로 하여도 좋다. 예를 들어, 알루미늄막 위에 티타늄막을 적층한 2층 구조, 질화 티타늄막 위에 티타늄막을 적층한 2층 구조, 질화 티타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 티타늄막 위에 알루미늄막을 적층하고 그 위에 티타늄막을 형성한 3층 구조 등을 들 수 있다. 또한, 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐 중에서 선택된 원소와 알루미늄으로 이루어진 막, 이들 중 여러 개를 조합한 합금막, 또는 질화막을 사용하여도 좋다. 또한, 주사선(107)은 예를 들어, 스퍼터링법으로 형성할 수 있다.
절연층(127)으로서는, 예를 들어 질화 산화 실리콘막, 질화 실리콘막, 산화 알루미늄막 등을 사용하면 좋고 PE-CVD 장치를 사용하여 적층 구조 또는 단층 구조로 제공한다. 또한, 절연층(127)을 적층 구조로 한 경우, 제 1 질화 실리콘막을 결함이 적은 질화 실리콘막으로 하고, 제 1 질화 실리콘막 위에 제 2 질화 실리콘막으로서 수소 방출량 및 암모니아 방출량이 적은 질화 실리콘막을 제공하는 것이 바람직하다. 이로써 절연층(127)에 포함되는 수소 및 질소가 나중에 형성되는 반도체층(111)으로 이동하거나 또는 확산되는 것을 억제할 수 있다.
절연층(127)으로서는 산화 실리콘막, 산화 질화 실리콘막 등을 사용하면 좋고 PE-CVD 장치를 사용하여 적층 구조 또는 단층 구조로 제공한다.
절연층(127)은 예를 들어, 두께 400nm의 질화 실리콘막을 형성하고 나서 두께 50nm의 산화 질화 실리콘막을 형성한 적층 구조로 할 수 있다. 이 질화 실리콘막과 이 산화 질화 실리콘막은 진공 중에서 연속적으로 형성하면 불순물의 혼입이 억제되므로 바람직하다. 또한, 주사선(107)과 중첩되는 위치의 절연층(127)은 트랜지스터(103)의 게이트 절연층으로서 기능한다. 또한, 질화 산화 실리콘이란, 질소의 함유량이 산소의 함유량보다 많은 절연 재료를 말하고, 산화 질화 실리콘이란, 산소의 함유량이 질소의 함유량보다 많은 절연 재료를 말한다.
게이트 절연층을 상술한 구성으로 함으로써, 예를 들어 이하와 같은 효과를 얻을 수 있다. 질화 실리콘막은 산화 실리콘막과 비교하여 비유전율이 높고, 같은 정전 용량을 얻는 데 필요한 막 두께가 크기 때문에, 게이트 절연막은 두껍게 형성할 수 있다. 따라서, 트랜지스터(103)의 절연 내압의 저하를 억제할 수 있고, 또한 절연 내압을 향상시켜 트랜지스터(103)의 정전 파괴를 억제할 수 있다.
다음에, 절연층(127) 위에 반도체층을 형성하고 이 반도체층을 가공함으로써 원하는 영역에 반도체층(111, 119)을 형성한다(도 6의 (B) 참조).
반도체층(111, 119)에는 산화물 반도체를 사용하는 것이 바람직하고, 이 산화물 반도체로서는 적어도 인듐(In), 아연(Zn), 및 M(Al, Ga, Ge, Y, Zr, Sn, La, Ce, 또는 Hf 등의 금속)을 포함하는 In-M-Zn 산화물로 표기되는 막을 포함하는 것이 바람직하다. 또는, In과 Zn의 양쪽을 포함하는 것이 바람직하다. 또한, 상기 산화물 반도체를 사용한 트랜지스터의 전기 특성의 편차를 저감시키기 위하여 이들과 함께 스테빌라이저(stabilizer)를 포함하는 것이 바람직하다.
스테빌라이저로서는 갈륨(Ga), 주석(Sn), 하프늄(Hf), 알루미늄(Al), 또는 지르코늄(Zr) 등이 있다. 또한, 이들 외의 스테빌라이저로서는, 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 등이 있다.
반도체층(111, 119)을 구성하는 산화물 반도체로서, 예를 들어, In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.
또한 여기서 In-Ga-Zn계 산화물이란, In, Ga, 및 Zn을 주성분으로서 포함하는 산화물을 말하며 In, Ga, 및 Zn의 비율은 불문한다. 또한, In, Ga, 및 Zn 이외의 금속 원소가 들어 있어도 좋다.
반도체층(111, 119)의 성막 방법으로서는 스퍼터링법, MBE(Molecular Beam Epitaxy)법, CVD법, 펄스 레이저 퇴적법, ALD(Atomic Layer Deposition)법 등을 적절히 사용할 수 있다.
반도체층(111, 119)으로서 산화물 반도체막을 형성할 때 막 내에 포함되는 수소의 농도를 가능한 한 저감시키는 것이 바람직하다. 수소 농도를 저감시키기 위하여 예를 들어, 스퍼터링법으로 형성하는 경우에는 성막실 내의 고진공 배기뿐만 아니라 스퍼터링 가스의 고순도화도 필요하다. 스퍼터링 가스로서, 이슬점이 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 더욱 바람직하게는 -120℃ 이하까지 고순도화한 산소 가스나 아르곤 가스를 사용함으로써 산화물 반도체막에 수분 등이 침입되는 것을 가능한 한 방지할 수 있다.
또한, 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프, 예를 들어 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 터보 분자 펌프에 콜드 트랩을 제공한 것을 사용하여도 좋다. 크라이오 펌프는 예를 들어, 수소 분자, 물(H2O) 등 수소 원자를 포함하는 화합물(더 바람직하게는 탄소 원자를 포함하는 화합물도) 등의 배기 능력이 높기 때문에, 크라이오 펌프를 사용하여 배기한 성막실에서 막을 형성하면 막 내에 포함되는 불순물의 농도를 저감시킬 수 있다.
또한, 반도체층(111, 119)으로서 산화물 반도체막을 스퍼터링법으로 형성하는 경우, 형성에 사용하는 금속 산화물 타깃의 상대 밀도(충전율)는 90% 이상 100% 이하, 바람직하게는 95% 이상 100% 이하로 한다. 상대 밀도가 높은 금속 산화물 타깃을 사용함으로써, 치밀한 막을 형성할 수 있다.
또한, 기판(102)을 고온으로 유지한 상태에서 반도체층(111, 119)으로서 산화물 반도체막을 형성하는 것도, 산화물 반도체막 내에 포함될 수 있는 불순물의 농도를 저감시키는 데 유효하다. 기판(102)을 가열하는 온도는 150℃ 이상 450℃ 이하로 하면 좋고, 바람직하게는 기판 온도를 200℃ 이상 350℃ 이하로 하면 좋다.
다음에, 제 1 가열 처리를 수행하는 것이 바람직하다. 제 1 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하의 온도로 불활성 가스 분위기, 산화성 가스를 10ppm 이상 포함한 분위기, 또는 감압 상태에서 수행하면 좋다. 또한, 제 1 가열 처리는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 탈리된 산소를 보전하기 위하여 산화성 가스를 10ppm 이상 포함한 분위기에서 수행하여도 좋다. 제 1 가열 처리에 의하여, 반도체층(111, 119)에 사용된 산화물 반도체의 결정성을 높이고, 또한 절연층(127) 및 반도체층(111, 119)으로부터 수소나 물 등 불순물을 제거할 수 있다. 또한, 제 1 가열 처리는 반도체층(111, 119)을 섬 형상으로 가공하기 전에 수행하여도 좋다.
다음에, 절연층(127) 및 반도체층(111, 119) 위에 도전막을 형성하고 이 도전막을 가공함으로써 원하는 영역에 데이터선(109), 도전층(113), 및 용량선(115)을 형성한다. 또한, 이 단계에서 트랜지스터(103)가 형성된다(도 6의 (C) 참조).
데이터선(109), 도전층(113), 및 용량선(115)에 사용될 수 있는 도전막의 재료로서는 알루미늄, 티타늄, 크롬, 니켈, 구리, 이트륨, 지르코늄, 몰리브덴, 은, 탄탈, 또는 텅스텐으로 이루어진 단체 금속, 또는 이를 주성분으로 하는 합금을, 단층 구조 또는 적층 구조로 하여 사용할 수 있다. 예를 들어, 알루미늄막 위에 티타늄막을 적층한 2층 구조, 텅스텐막 위에 티타늄막을 적층한 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층한 2층 구조, 티타늄막 또는 질화 티타늄막 위에 중첩되도록 알루미늄막 또는 구리막을 적층하고 그 위에 티타늄막 또는 질화 티타늄막을 형성한 3층 구조, 몰리브덴막 또는 질화 몰리브덴막 위에 중첩되도록 알루미늄막 또는 구리막을 적층하고 그 위에 몰리브덴막 또는 질화 몰리브덴막을 형성한 3층 구조 등이 있다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 포함한 투명 도전 재료를 사용하여도 좋다. 또한, 도전막은 예를 들어, 스퍼터링법으로 형성할 수 있다.
다음에, 절연층(127), 반도체층(111, 119), 데이터선(109), 도전층(113), 및 용량선(115) 위에 절연층(129, 131)을 형성한다(도 7의 (A) 참조).
절연층(129, 131)에는, 반도체층(111, 119)에 사용하는 산화물 반도체와의 계면 특성을 향상시키기 위하여, 산소를 포함한 무기 절연 재료를 사용할 수 있다. 또한, 절연층(129, 131)은 예를 들어, PE-CVD법으로 형성할 수 있다.
절연층(129)의 두께는 5nm 이상 150nm 이하, 바람직하게는 5nm 이상 50nm 이하, 바람직하게는 10nm 이상 30nm 이하로 할 수 있다. 절연층(131)의 두께는 30nm 이상 500nm 이하, 바람직하게는 150nm 이상 400nm 이하로 할 수 있다.
또한, 절연층(129, 131)으로서는 같은 재료로 이루어진 절연막을 사용할 수 있기 때문에 절연층(129)과 절연층(131)의 계면은 명확히 확인되지 않는 경우가 있다. 따라서, 본 실시형태에서는 절연층(129)과 절연층(131)의 계면을 파선으로 나타내었다. 또한, 본 실시형태에서는 절연층(129)과 절연층(131)의 2층 구조를 채용한 경우에 대하여 설명하였지만 이에 한정되지 않고 예를 들어, 절연층(129)의 단층 구조로 하거나, 절연층(131)의 단층 구조로 하거나, 또는 3층 이상으로 이루어진 적층 구조로 하여도 좋다.
다음에, 절연층(129, 131)을 가공함으로써 원하는 영역에 개구(140)를 형성한다(도 7의 (B) 참조).
또한, 개구(140)는 적어도 반도체층(119)이 노출되도록 형성한다. 본 실시형태에서는 개구(140)에서 반도체층(119) 및 용량선(115)이 노출된다. 개구(140)의 형성 방법으로서는 예를 들어, 드라이 에칭법을 채용할 수 있다. 다만, 개구(140)의 형성 방법은 이에 한정되지 않고 웨트 에칭법으로 하거나 또는 드라이 에칭법과 웨트 에칭법을 조합한 형성 방법으로 하여도 좋다.
다음에, 절연층(131), 반도체층(119), 및 용량선(115) 위에 절연층(133)을 형성한다(도 7의 (C) 참조).
절연층(133)은 외부로부터의 불순물, 예를 들어 물, 알칼리 금속, 알칼리 토금속 등이 산화물 반도체층에 확산되는 것을 방지하는 재료로 형성되고, 수소를 포함한다. 그래서, 절연층(131)에 포함된 수소가 반도체층(119)에 확산되면, 수소가 반도체층(119)에서 산소와 결합되거나 또는 산소 결손과 결합되어, 캐리어인 전자가 생성된다. 이 결과 반도체층(119)은 도전성이 높아져, 투광성을 가진 도전층이 된다.
또한, 본 실시형태에서는 반도체층(119)에 접촉되는 절연층(133)으로부터 수소를 도입하는 방법에 대하여 예시하였지만 이에 한정되지 않는다. 예를 들어, 트랜지스터(103)의 채널로서 기능하는 반도체층(111) 위에 마스크를 제공하고 이 마스크로 덮이지 않은 영역에 수소를 도입하여도 좋다. 예를 들어, 이온 도핑 장치 등을 사용하여 반도체층(119)에 수소를 도입할 수 있다. 또한, 반도체층(119)에 투광성을 가진 도전막, 예를 들어 ITO 등을 미리 형성해 두어도 좋다.
절연층(133)으로서는 예를 들어 두께 150nm 이상 400nm 이하의 질화 실리콘막, 질화 산화 실리콘막 등을 사용할 수 있다. 본 실시형태에서는 절연층(133)으로서 두께 150nm의 질화 실리콘막을 사용한다.
또한, 블로킹성 향상의 관점에서 상기 질화 실리콘막은 고온에서 형성되는 것이 바람직하고, 예를 들어 기판 온도 100℃ 이상 기판의 변형점 이하, 더 바람직하게는 300℃ 이상 400℃ 이하의 온도로 가열하여 형성하는 것이 바람직하다. 또한, 고온에서 형성하는 경우에는, 반도체층(111)에 사용한 산화물 반도체로부터 산소가 탈리되어, 캐리어 농도가 상승되는 현상이 발생될 수 있기 때문에 이러한 현상이 발생되지 않는 온도로 한다.
다음에, 절연층(129, 131, 133)을 가공함으로써 원하는 영역에 개구(117)를 형성한다(도 8의 (A) 참조).
또한, 개구(117)는 도전층(113)이 노출되도록 형성한다. 또한, 개구(117)의 형성 방법으로서는 예를 들어, 드라이 에칭법을 채용할 수 있다. 다만, 개구(117)의 형성 방법은 이에 한정되지 않고 웨트 에칭법으로 하거나 또는 드라이 에칭법과 웨트 에칭법을 조합한 형성 방법으로 하여도 좋다.
다음에, 개구(117)를 덮도록 절연층(133) 위에 도전층을 형성하고 이 도전층을 가공함으로써 원하는 영역에 화소 전극(121)을 형성한다. 또한, 이 단계에서 용량 소자(105)가 형성된다(도 8의 (B) 참조).
화소 전극(121)은 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 티타늄을 포함한 인듐 산화물, 산화 티타늄을 포함한 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고도 기재함), 인듐 아연 산화물, 산화 실리콘이 첨가된 인듐 주석 산화물 등의 투광성을 가진 도전성 재료를 사용하여 형성할 수 있다. 또한, 화소 전극(121)으로서 사용될 수 있는 도전층은 예를 들어, 스퍼터링법으로 형성할 수 있다.
트랜지스터(103)에 사용하는 반도체층(111)과 동일한 공정으로 형성된 반도체층(119)은, 용량 소자(105)의 한쪽 전극으로서 기능하며 투광성을 가진 반도체막이다. 또한, 트랜지스터(103)의 반도체층(111) 상방에 제공되는 투광성을 가진 절연막은 용량 소자(105)의 유전체막으로서 기능한다. 또한, 트랜지스터(103)와 전기적으로 접속되는 투광성을 가진 화소 전극(121)은 용량 소자(105)의 다른 쪽 전극으로서 기능한다. 이와 같이 용량 소자(105)는 트랜지스터(103)와 동일한 공정으로 형성할 수 있다.
따라서, 용량 소자(105)는 투광성을 가지기 때문에 화소 내의 트랜지스터가 형성되는 개소 이외의 영역에 크게(대면적으로) 형성될 수 있다. 그러므로, 본 발명의 일 형태에 의하여 개구율을 높이면서 전하 용량을 증대시킨 반도체 장치를 얻을 수 있다. 또한, 개구율을 향상시킴으로써 표시 품위가 우수한 반도체 장치를 얻을 수 있다.
상술한 공정으로 기판(102) 위의 트랜지스터(103)와 용량 소자(105)를 형성할 수 있다.
이하에서, 기판(102)에 대향하여 제공되는 기판(152)에 형성되는 구조에 대하여 설명한다.
먼저, 기판(152)을 준비한다. 기판(152)으로서는 기판(102)에 사용할 수 있는 재료로서 기재한 것을 사용할 수 있다. 다음에, 기판(152)에 접촉하도록 차광층(154) 및 유색층(156)을 형성한다.
차광층(154)은 특정 파장 대역의 광을 차광하는 기능을 가지고 있으면 좋고, 금속막, 또는 흑색 안료 등을 포함한 유기 절연막 등을 사용할 수 있다.
유색층(156)은 특정의 파장 대역의 광을 투과시키는 유색층이면 좋고, 예를 들어 적색의 파장 대역의 광을 투과시키는 적색(R)의 컬러 필터, 녹색의 파장 대역의 광을 투과시키는 녹색(G)의 컬러 필터, 청색의 파장 대역의 광을 투과시키는 청색(B)의 컬러 필터 등을 사용할 수 있다. 각 컬러 필터는 다양한 재료를 사용하여 인쇄법, 잉크젯법, 포토리소그래피 기술을 사용한 에칭 방법 등으로 각각 원하는 위치에 형성된다.
다음에, 차광층(154) 및 유색층(156)에 접촉하도록 절연층(158)을 형성한다.
절연층(158)으로서는 예를 들어, 아크릴계 수지 등으로 이루어진 유기 절연막을 사용할 수 있다. 절연층(158)을 형성함으로써 예를 들어, 유색층(156) 내에 포함되는 불순물 등이 액정층(164) 측으로 확산되는 것을 억제할 수 있다. 다만, 절연층(158)은 반드시 형성할 필요는 없기 때문에 절연층(158)을 형성하지 않는 구조로 하여도 좋다.
다음에 절연층(158)에 접촉하도록 도전층(160)을 형성한다. 도전층(160)에는 화소 전극(121)에 사용될 수 있는 재료를 사용할 수 있다.
기판(152)에 형성되는 구조는 상술한 공정으로 형성할 수 있다.
다음에, 절연층(133) 및 화소 전극(121)과 접촉하도록 배향막(135)을 형성한다. 또한, 도전층(160)에 접촉하도록 배향막(162)을 형성한다. 배향막(135, 162)은 러빙법, 광 배향법 등으로 형성할 수 있다. 이 후 기판(102)과 기판(152) 사이에 액정층(164)을 형성한다. 액정층(164)의 형성 방법으로서는, 디스펜서법(적하법)이나, 기판(102)과 기판(152)을 접합하고 나서 모세관 현상을 이용하여 액정을 주입하는 주입법을 사용할 수 있다.
상술한 공정에 의하여 도 1 및 도 5에 도시된 표시 장치를 제작할 수 있다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에 기재된 표시 장치의 트랜지스터 및 용량 소자에 적용될 수 있는 산화물 반도체층의 일례에 대하여 설명한다.
<산화물 반도체층의 결정성>
이하에서는 산화물 반도체층의 구조에 대하여 설명한다.
산화물 반도체층은 비단결정 산화물 반도체층과 단결정 산화물 반도체층으로 대별된다. 비단결정 산화물 반도체층이란, CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)막, 다결정 산화물 반도체층, 미결정 산화물 반도체층, 비정질 산화물 반도체층 등을 말한다.
우선, CAAC-OS막에 대하여 설명한다.
CAAC-OS막은 복수의 결정부를 가지는 산화물 반도체층 중 하나이며 결정부의 대부분은 한 변이 100nm 미만인 입방체 내에 들어가는 크기이다. 따라서, CAAC-OS막에 포함되는 결정부는 한 변이 10nm 미만, 5nm 미만, 또는 3nm 미만인 입방체 내에 들어가는 크기인 경우도 있다.
CAAC-OS막을 투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의하여 관찰하면, 명확한 결정부들끼리의 경계 즉, 결정 입계(그레인 바운더리라고도 함)는 확인되지 않는다. 따라서, CAAC-OS막은 결정 입계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
CAAC-OS막을 시료면에 대략 평행한 방향으로부터 TEM에 의하여 관찰(단면 TEM 관찰)하면, 결정부에서 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막의 상면의 요철이 반영된 형상이며 CAAC-OS막의 피형성면 또는 상면에 평행하게 배열된다.
또한, 본 명세서에 있어서, "평행"이란, 2개의 직선이 -10°이상 10°이하의 각도로 배치된 상태를 말한다. 따라서, -5°이상 5°이하의 경우도 그 범주에 포함된다. 또한, "수직"이란, 2개의 직선이 80°이상 100°이하의 각도로 배치된 상태를 말한다. 따라서, 85°이상 95°이하의 경우도 그 범주에 포함된다.
한편, CAAC-OS막을 시료면에 대략 수직인 방향으로부터 TEM에 의하여 관찰(평면 TEM 관찰)하면, 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것을 확인할 수 있다. 그러나, 상이한 결정부들간에서 금속 원자의 배열에 규칙성은 없다.
단면 TEM 관찰 및 평면 TEM 관찰로부터, CAAC-OS막의 결정부가 배향성을 가짐을 알 수 있다.
X선 회절(XRD: X-Ray Diffraction) 장치를 사용하여 CAAC-OS막의 구조 해석을 수행하면, 예를 들어 InGaZnO4의 결정을 가진 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 회절각(2θ)이 31°근방일 때 피크가 나타나는 경우가 있다. 이 피크는, InGaZnO4의 결정의 (009)면에 귀속되기 때문에, CAAC-OS막의 결정이 c축 배향성을 가지고, c축이 피형성면 또는 상면에 대략 수직인 방향으로 배향되는 것을 확인할 수 있다.
한편, CAAC-OS막에 대하여 c축에 대략 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 해석을 수행하면, 2θ가 56°근방일 때 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (110)면에 귀속된다. InGaZnO4의 단결정 산화물 반도체막의 경우에는, 2θ를 56°근방에 고정시키고, 시료면의 법선 벡터를 축(Φ축)으로 하여 시료를 회전시키면서 분석(Φ 스캔)을 수행하면, (110)면과 등가인 결정면에 귀속되는 6개의 피크가 관찰된다. 한편, CAAC-OS막의 경우에는, 2θ를 56°근방에 고정시키고 Φ 스캔을 수행하여도 명료한 피크가 나타나지 않는다.
상술한 것으로부터, CAAC-OS막에서는, 상이한 결정부들간에서 a축 및 b축의 배향이 불규칙하지만, c축 배향성을 가지며 c축이 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향되는 것을 알 수 있다. 따라서, 상술한 단면 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각 층은, 결정의 a-b면에 평행한 면이다.
또한, 결정부는 CAAC-OS막을 형성하였을 때, 또는 가열 처리 등의 결정화 처리를 수행하였을 때 형성된다. 상술한 바와 같이, 결정의 c축은 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향된다. 따라서, 예를 들어 CAAC-OS막의 형상을 에칭 등에 의하여 변화시킨 경우, 결정의 c축이 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행하게 배향되지 않을 수도 있다.
또한, CAAC-OS막 내의 결정화도는 균일하지 않아도 된다. 예를 들어, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방으로부터의 결정 성장에 의하여 형성되는 경우에는, 상면 근방의 영역은 피형성면 근방의 영역보다 결정화도가 높게 될 수 있다. 또한, CAAC-OS막에 불순물을 첨가하는 경우에는, 불순물이 첨가된 영역의 결정화도가 변화되어, 부분적으로 결정화도가 다른 영역이 형성될 수도 있다.
또한, InGaZnO4의 결정을 가진 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 2θ가 31°근방일 때 나타나는 피크에 더하여, 2θ가 36°근방일 때도 피크가 나타나는 경우가 있다. 2θ가 36°근방일 때 나타나는 피크는 CAAC-OS막 내의 일부에, c축 배향성을 가지지 않는 결정이 포함되는 것을 가리킨다. CAAC-OS막은 2θ가 31°근방일 때 피크가 나타나고, 2θ가 36°근방일 때 피크가 나타나지 않는 것이 바람직하다.
CAAC-OS막은 불순물 농도가 낮은 산화물 반도체층이다. 불순물은 수소, 탄소, 실리콘, 전이 금속 원소 등, 산화물 반도체층의 주성분 이외의 원소이다. 특히 실리콘 등, 산화물 반도체층을 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는, 산화물 반도체층으로부터 산소를 빼앗음으로써 산화물 반도체층의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은, 원자 반경(또는 분자 반경)이 크기 때문에 산화물 반도체층 내부에 포함되면 산화물 반도체층의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한, 산화물 반도체층에 포함되는 불순물은 캐리어 트랩이나 캐리어 발생원이 되는 경우가 있다.
또한, CAAC-OS막은 결함 준위 밀도가 낮은 산화물 반도체층이다.
또한 CAAC-OS막을 사용한 트랜지스터는 가시광이나 자외광의 조사로 인한 전기 특성의 변동이 작다.
다음에, 미결정 산화물 반도체층에 대하여 설명한다.
미결정 산화물 반도체층은 TEM에 의한 관찰상에서 결정부가 명확히 확인되지 않는 경우가 있다. 미결정 산화물 반도체층에 포함되는 결정부는 크기가 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하인 경우가 많다. 특히, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노 결정(nc: nanocrystal)을 가진 산화물 반도체층을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 부른다. 또한, nc-OS막은 예를 들어, TEM에 의한 관찰상에서는 결정 입계가 명확히 확인되지 않는 경우가 있다.
nc-OS막은 미소 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성이 있다. 또한, nc-OS막은 상이한 결정부들간에서 결정 방위에 규칙성이 없다. 그러므로, 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS막은 분석 방법에 따라서는 비정질 산화물 반도체층과 구별할 수 없는 경우가 있다. 예를 들어 결정부보다 직경이 큰 X선을 사용하는 XRD 장치를 사용하여 nc-OS막의 구조를 해석하면, out-of-plane법에 의한 해석에서는 결정면을 가리키는 피크가 검출되지 않는다. 또한, nc-OS막에 대하여, 결정부보다 직경이 큰 (예를 들어 50nm 이상) 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 수행하면, 할로 패턴(halo pattern)과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여, 직경이 결정부의 크기와 가깝거나 작은(예를 들어 1nm 이상 30nm 이하) 전자선을 사용한 전자선 회절(나노 빔 전자선 회절이라고도 함)을 수행하면, 스폿이 관측된다. 또한, nc-OS막에 대하여 나노 빔 전자선 회절을 수행하면, 휘도가 높은 원형(환(環)형) 영역이 관측되는 경우가 있다. 또한, nc-OS막에 대하여 나노 빔 전자선 회절을 수행하면, 환형 영역 내에 복수의 스폿이 관측되는 경우가 있다.
nc-OS막은 비정질 산화물 반도체층보다 규칙성이 높은 산화물 반도체층이다. 그러므로, nc-OS막은 비정질 산화물 반도체층보다 결함 준위 밀도가 낮다. 다만, nc-OS막은 상이한 결정부들간에서 결정 방위에 규칙성이 없다. 따라서, nc-OS막은 CAAC-OS막보다 결함 준위 밀도가 높다.
또한, 산화물 반도체층은, 예를 들어 비정질 산화물 반도체층, 미결정 산화물 반도체층, CAAC-OS막 중 2개 이상을 가진 적층막이어도 좋다.
<CAAC-OS막의 형성 방법>
CAAC-OS막은 예를 들어, 다결정의 산화물 반도체 스퍼터링용 타깃을 사용하여 스퍼터링법으로 형성한다. 상기 스퍼터링용 타깃에 이온이 충돌되면, 스퍼터링용 타깃에 포함되는 결정 영역이, a-b면으로부터 벽개(劈開)되고 a-b면에 평행한 면을 가진 평판 형상 또는 펠릿(pellet) 형상의 스퍼터링 입자로서 박리되는 경우가 있다. 이 경우, 상기 평판 형상 또는 펠릿 형상의 스퍼터링 입자가 결정 상태를 유지한 채 기판에 도달됨으로써, CAAC-OS막을 형성할 수 있다.
평판 형상 또는 펠릿 형상의 스퍼터링 입자는 예를 들어, a-b면에 평행한 면의 원 상당 직경이 3nm 이상 10nm 이하, 두께(a-b면에 수직인 방향의 길이)가 0.7nm 이상 1nm 미만이다. 또한, 평판 형상 또는 펠릿 형상의 스퍼터링 입자는 a-b면에 평행한 면이 정삼각형 또는 정육각형이어도 좋다. 여기서 면의 원 상당 직경이란, 면의 면적과 같은 정원(正圓)의 직경을 말한다.
또한, CAAC-OS막을 형성하기 위하여 이하의 조건을 적용하는 것이 바람직하다.
막 형성 시의 기판 온도를 높게 함으로써 기판 도달 후에 스퍼터링 입자의 마이그레이션(migration)이 일어난다. 구체적으로는, 기판 온도를 100℃ 이상 740℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하로 하여 막을 형성한다. 막 형성 시의 기판 온도를 높게 함으로써 평판 형상 또는 펠릿 형상의 스퍼터링 입자가 기판에 도달할 때 기판 위에서 마이그레이션이 일어나 스퍼터링 입자의 평평한 면이 기판에 부착된다. 이 때, 스퍼터링 입자가 양으로 대전됨으로써 스퍼터링 입자들끼리 반발하면서 기판에 부착되기 때문에, 스퍼터링 입자가 치우쳐 불균일하게 겹치지 않고 두께가 균일한 CAAC-OS막을 형성할 수 있다.
막 형성 시의 불순물 혼입을 저감시킴으로써, 불순물로 인하여 결정 상태가 무너지는 것을 억제할 수 있다. 예를 들어, 성막실 내에 존재하는 불순물(수소, 물, 이산화탄소, 및 질소 등)의 농도를 저감시키면 좋다. 또한, 성막 가스 중의 불순물 농도를 저감시키면 좋다. 구체적으로는, 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 사용한다.
또한, 성막 가스 중의 산소 비율을 높이고 전력을 최적화시킴으로써 성막 시의 플라즈마 대미지를 경감시키는 것이 바람직하다. 성막 가스 중의 산소 비율은 30vol％ 이상, 바람직하게는 100vol％로 한다.
또는, 이하와 같은 방법으로 CAAC-OS막을 형성한다.
우선, 제 1 산화물 반도체층을 1nm 이상 10nm 미만의 두께로 형성한다. 제 1 산화물 반도체층은 스퍼터링법으로 형성한다. 구체적으로는, 기판 온도를 100℃ 이상 500℃ 이하, 바람직하게는 150℃ 이상 450℃ 이하로 하고 성막 가스 중의 산소 비율을 30vol% 이상 바람직하게는 100vol%로 하여 형성한다.
다음에 가열 처리를 수행하여 제 1 산화물 반도체층을 결정성이 높은 제 1 CAAC-OS막으로 한다. 가열 처리의 온도는 350℃ 이상 740℃ 이하, 바람직하게는 450℃ 이상 650℃ 이하로 한다. 또한, 가열 처리의 시간은 1분 이상 24시간 이하, 바람직하게는 6분 이상 4시간 이하로 한다. 또한, 가열 처리는 불활성 분위기 또는 산화성 분위기에서 수행하면 좋다. 바람직하게는, 불활성 분위기에서 가열 처리를 수행한 후에 산화성 분위기에서 가열 처리를 수행한다. 불활성 분위기에서 가열 처리를 수행함으로써, 제 1 산화물 반도체층의 불순물 농도를 짧은 시간에 저감시킬 수 있다. 한편 불활성 분위기에서 가열 처리를 수행함으로써 제 1 산화물 반도체층에 산소 결손이 생성되는 경우가 있다. 이 경우 산화성 분위기에서 가열 처리를 수행함으로써 상기 산소 결손을 저감시킬 수 있다. 또한, 가열 처리는 1000Pa 이하, 100Pa 이하, 10Pa 이하, 또는 1Pa 이하의 감압하에서 수행하여도 좋다. 감압하에서는 제 1 산화물 반도체층의 불순물 농도를 더 짧은 시간에 저감시킬 수 있다.
제 1 산화물 반도체층의 두께를 1nm 이상 10nm 미만으로 하면, 두께가 10nm 이상인 경우에 비하여 가열 처리에 의한 결정화가 용이해진다.
다음에 제 1 산화물 반도체층과 조성이 같은 제 2 산화물 반도체층을 두께 10nm 이상 50nm 이하로 형성한다. 제 2 산화물 반도체층은 스퍼터링법으로 형성한다. 구체적으로는, 기판 온도를 100℃ 이상 500℃ 이하, 바람직하게는 150℃ 이상 450℃ 이하로 하고 성막 가스 중의 산소 비율을 30vol% 이상 바람직하게는 100vol%로 하여 형성한다.
다음에, 가열 처리를 수행하여 제 2 산화물 반도체층을 제 1 CAAC-OS막으로부터 고상 성장시킴으로써 결정성이 높은 제 2 CAAC-OS막으로 한다. 가열 처리의 온도는 350℃ 이상 740℃ 이하, 바람직하게는 450℃ 이상 650℃ 이하로 한다. 또한, 가열 처리의 시간은 1분 이상 24시간 이하, 바람직하게는 6분 이상 4시간 이하로 한다. 또한, 가열 처리는 불활성 분위기 또는 산화성 분위기에서 수행하면 좋다. 바람직하게는, 불활성 분위기에서 가열 처리를 수행한 후에 산화성 분위기에서 가열 처리를 수행한다. 불활성 분위기에서 가열 처리를 수행함으로써, 제 2 산화물 반도체층의 불순물 농도를 짧은 시간에 저감시킬 수 있다. 한편 불활성 분위기에서 가열 처리를 수행함으로써 제 2 산화물 반도체층에 산소 결손이 생성되는 경우가 있다. 이 경우 산화성 분위기에서 가열 처리를 수행함으로써 상기 산소 결손을 저감시킬 수 있다. 또한, 가열 처리는 1000Pa 이하, 100Pa 이하, 10Pa 이하, 또는 1Pa 이하의 감압하에서 수행하여도 좋다. 감압하에서는 제 2 산화물 반도체층의 불순물 농도를 더 짧은 시간에 저감시킬 수 있다.
상술한 바와 같이 하여 총 두께가 10nm 이상인 CAAC-OS막을 형성할 수 있다. 이 CAAC-OS막을 산화물 적층에서의 산화물 반도체층으로서 바람직하게 사용할 수 있다.
다음에, 예를 들어 기판을 가열하지 않는 경우 등, 피형성면의 온도가 낮은(예를 들어 130℃ 미만, 100℃ 미만, 70℃ 미만, 또는 실온(20℃~25℃) 정도) 경우의 산화물막의 형성 방법에 대하여 설명한다.
피형성면의 온도가 낮은 경우, 스퍼터링 입자는 피형성면에 불규칙하게 퇴적된다. 스퍼터링 입자는 예를 들어, 마이그레이션이 일어나지 않고 다른 스퍼터링 입자가 이미 퇴적된 영역도 포함하여 무질서하게 퇴적된다. 즉, 퇴적에 의하여 얻어지는 산화물막은 예를 들어 두께가 균일하지 않고 결정의 배향도 무질서하게 되는 경우가 있다. 이와 같이 하여 얻어진 산화물막은 스퍼터링 입자의 결정성을 어느 정도 유지하기 때문에 결정부(나노 결정)를 가진다.
또한, 예를 들어 막 형성 시의 압력이 높으면 비상(飛翔) 중의 스퍼터링 입자가 아르곤 등의 다른 입자(원자, 분자, 이온, 라디칼 등)와 충돌되는 빈도가 높아진다. 스퍼터링 입자는 비상 중에 다른 입자와 충돌(재(再)스퍼터링)됨으로써 결정 구조가 무너지는 경우가 있다. 예를 들어 스퍼터링 입자는 다른 입자와 충돌됨으로써 평판 형상 또는 펠릿 형상을 유지하지 못하게 되어 세분화(예를 들어 원자화한 상태)되는 경우가 있다. 이때 스퍼터링 입자로부터 분리된 각 원자가 피형성면에 퇴적됨으로써 비정질 산화물막이 형성되는 경우가 있다.
또한, 다결정 산화물을 가진 타깃을 출발점으로서 사용한 스퍼터링법이 아니라, 액체를 사용하여 막을 형성하는 방법의 경우, 또는 타깃 등의 고체를 기체화시킴으로써 막을 형성하는 방법의 경우에는, 각 원자로 분리된 상태로 비상하여 피형성면에 퇴적되기 때문에 비정질 산화물막이 형성되는 경우가 있다. 또한, 예를 들어 레이저 어블레이션법에서는, 타깃으로부터 방출된 원자, 분자, 이온, 라디칼, 클러스터 등이 비상하여 피형성면에 퇴적되기 때문에 비정질 산화물막이 형성되는 경우가 있다.
본 발명의 일 형태에 따른 저항 소자 및 트랜지스터에 포함되는 산화물 반도체층으로서는 상술한 어느 결정 상태의 산화물 반도체층을 적용하여도 좋다. 또한, 적층 구조의 산화물 반도체층을 포함하는 경우, 각 산화물 반도체층의 결정 상태는 달라도 좋다. 다만, 트랜지스터의 채널로서 기능하는 산화물 반도체층에는 CAAC-OS막을 적용하는 것이 바람직하다. 또한, 저항 소자에 포함되는 산화물 반도체층은 트랜지스터에 포함되는 산화물 반도체층보다 불순물 농도가 높기 때문에 결정성이 저하될 수 있다.
본 실시형태에 기재된 구성이나 방법 등은 다른 실시형태에 기재된 구성이나 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치에 대하여, 도 13을 사용하여 설명한다. 또한, 실시형태 1에 기재된 것과 같은 기능을 가지는 개소에는 동일한 부호를 사용하고 자세한 설명은 생략한다.
도 13의 (A)에 도시된 표시 장치는 표시 소자의 화소를 가진 영역(이하, 화소부(302)라고 함)과, 화소부(302) 외측에 배치되며 화소를 구동하기 위한 회로를 가진 회로부(이하, 구동 회로부(304)라고 함)와, 소자의 보호 기능을 가진 회로(이하, 보호 회로(306)라고 함)와, 단자부(307)를 가진다. 또한, 보호 회로(306)를 제공하지 않는 구성으로 하여도 좋다.
구동 회로부(304)의 일부 또는 전부는 화소부(302)와 동일한 기판 위에 형성되는 것이 바람직하다. 이로써 부품 수나 단자 수를 저감시킬 수 있다. 구동 회로부(304)의 일부 또는 전부가 화소부(302)와 동일한 기판 위에 형성되지 않은 경우, 구동 회로부(304)의 일부 또는 전부를 COG나 TAB에 의하여 실장할 수 있다.
화소부(302)는 X행(X는 2 이상의 자연수) Y열(Y는 2 이상의 자연수)로 배치된 복수의 표시 소자를 구동하기 위한 회로(이하, 화소(101)라고 함)를 가지고, 구동 회로부(304)는 화소를 선택하는 신호(주사 신호)를 출력하는 회로(이하, 게이트 드라이버(304a)라고 함), 화소의 표시 소자를 구동하기 위한 신호(데이터 신호)를 공급하기 위한 회로(이하, 소스 드라이버(304b)라고 함) 등의 구동 회로를 가진다.
게이트 드라이버(304a)는 시프트 레지스터 등을 가진다. 게이트 드라이버(304a)는 시프트 레지스터를 구동하기 위한 신호가 단자부(307)를 통하여 입력되고, 신호를 출력한다. 예를 들어, 게이트 드라이버(304a)는, 스타트 펄스 신호, 클럭 신호 등이 입력되고 펄스 신호를 출력한다. 게이트 드라이버(304a)는 주사 신호가 공급되는 배선(이하, 주사선 GL_1 내지 주사선 GL_X라고 함)의 전위를 제어하는 기능을 가진다. 또한, 복수의 게이트 드라이버(304a)를 제공하여, 복수의 게이트 드라이버(304a)로 주사선 GL_1 내지 주사선 GL_X를 구분하여 제어하여도 좋다. 또는, 게이트 드라이버(304a)는 초기화 신호를 공급하는 기능을 가진다. 다만, 이에 한정되지 않고 게이트 드라이버(304a)는 다른 신호를 공급할 수도 있다.
소스 드라이버(304b)는 시프트 레지스터 등을 가진다. 소스 드라이버(304b)는, 시프트 레지스터를 구동하기 위한 신호 외에 데이터 신호의 바탕이 되는 신호(화상 신호)가 단자부(307)를 통하여 입력된다. 소스 드라이버(304b)는 화상 신호를 바탕으로 화소(101)에 기록되는 데이터 신호를 생성하는 기능을 가진다. 또한, 소스 드라이버(304b)는, 스타트 펄스 신호, 클럭 신호 등이 입력되고 생성되는 펄스 신호에 따라 데이터 신호의 출력을 제어하는 기능을 가진다. 또한, 소스 드라이버(304b)는 데이터 신호가 공급되는 배선(이하, 데이터선 DL_1 내지 데이터선 DL_Y라고 함)의 전위를 제어하는 기능을 가진다. 또는, 소스 드라이버(304b)는 초기화 신호를 공급하는 기능을 가진다. 다만, 이에 한정되지 않고 소스 드라이버(304b)는 다른 신호를 공급할 수도 있다.
소스 드라이버(304b)는 예를 들어, 복수의 아날로그 스위치 등으로 구성된다. 소스 드라이버(304b)는 복수의 아날로그 스위치를 순차적으로 온 상태로 함으로써, 화상 신호를 시분할한 신호를 데이터 신호로서 출력할 수 있다.
복수의 화소(101) 각각에는 주사 신호가 공급되는 복수의 주사선 GL 중 하나를 통하여 펄스 신호가 입력되고, 데이터 신호가 공급되는 복수의 데이터선 DL 중 하나를 통하여 데이터 신호가 입력된다. 또한, 복수의 화소(101) 각각은 게이트 드라이버(304a)에 의하여 데이터 신호의 데이터의 기록 및 유지가 제어된다. 예를 들어, m행 n열째 화소(101)에는 주사선 GL_m(m은 X 이하의 자연수)을 통하여 게이트 드라이버(304a)로부터 펄스 신호가 입력되고, 주사선 GL_m의 전위에 따라 데이터선 DL_n(n은 Y 이하의 자연수)을 통하여 소스 드라이버(304b)로부터 데이터 신호가 입력된다.
도 13의 (A)에 도시된 보호 회로(306)는 예를 들어, 게이트 드라이버(304a)와 화소(101) 사이의 배선인 주사선(GL)에 전기적으로 접속된다. 또는, 보호 회로(306)는 소스 드라이버(304b)와 화소(101) 사이의 배선인 데이터선 DL에 전기적으로 접속된다. 또는, 보호 회로(306)는 게이트 드라이버(304a)와 단자부(307) 사이의 배선에 전기적으로 접속될 수 있다. 또는, 보호 회로(306)는 소스 드라이버(304b)와 단자부(307) 사이의 배선에 전기적으로 접속될 수 있다. 또한 단자부(307)란, 외부의 회로로부터 표시 장치에 전원, 제어 신호, 및 화상 신호를 입력하기 위한 단자가 제공된 부분을 말한다.
보호 회로(306)는 자신에 접속된 배선에 일정한 범위를 벗어나는 전위가 공급된 경우에 상기 배선과 다른 배선을 도통 상태로 하는 회로이다.
도 13의 (A)에 도시된 바와 같이, 화소부(302)와 구동 회로부(304) 각각에 보호 회로(306)를 제공함으로써, ESD(Electro Static Discharge: 정전기 방전) 등으로 인하여 발생되는 과전류에 대한 표시 장치의 내성을 높일 수 있다. 다만, 보호 회로(306)의 구성은 이에 한정되지 않고, 예를 들어 게이트 드라이버(304a)에 보호 회로(306)를 전기적으로 접속한 구성, 또는 소스 드라이버(304b)에 보호 회로(306)를 전기적으로 접속한 구성으로 할 수도 있다. 또는, 단자부(307)에 보호 회로(306)를 전기적으로 접속한 구성으로 할 수도 있다.
또한, 도 13의 (A)에는 구동 회로부(304)가 게이트 드라이버(304a)와 소스 드라이버(304b)로 구성되는 경우를 예시하였지만, 이 구성에 한정되지 않는다. 예를 들어, 게이트 드라이버(304a)만을 형성하고, 별도로 준비된 소스 드라이버 회로가 형성된 기판(예를 들어, 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을 실장하는 구성으로 하여도 좋다.
또한, 도 13의 (A)에 도시된 복수의 화소(101)는 예를 들어, 도 13의 (B)에 도시된 구성으로 할 수 있다.
도 13의 (B)에 도시된 화소(101)는 액정 소자(170)와, 트랜지스터(103)와, 용량 소자(105)를 가진다. 또한, 액정 소자(170), 트랜지스터(103), 및 용량 소자(105)는 실시형태 1에 기재된 도 1에 도시된 표시 장치에 포함되는 것과 같은 것을 사용할 수 있다.
액정 소자(170)의 한 쌍의 전극 중 한쪽의 전위는 화소(101)의 사양에 따라 적절히 설정된다. 액정 소자(170)는 기록되는 데이터에 따라 배향 상태가 설정된다. 또한, 복수의 화소(101) 각각이 가지는 액정 소자(170)의 한 쌍의 전극 중 한쪽에 공통의 전위(common potential)를 공급하여도 좋다. 또한, 한 행의 화소(101)가 가지는 액정 소자(170)의 한 쌍의 전극 중 한쪽에 공급되는 전위는 다른 행의 그것과 달라도 좋다.
예를 들어, 액정 소자(170)를 구비한 표시 장치의 구동 방법으로서는, TN 모드, STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 사용하여도 좋다. 또한, 표시 장치의 구동 방법으로서는, 상술한 구동 방법 외에 ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다. 다만, 이에 한정되지 않고 액정 소자 및 그 구동 방법으로서 다양한 것을 사용할 수 있다.
또한, 블루상(Blue Phase)을 나타내는 액정과, 키랄제를 포함한 액정 조성물을 사용하여 액정 소자를 구성하여도 좋다. 블루상을 나타내는 액정은 응답 속도가 1msec 이하로 짧고, 광학적 등방성을 가지기 때문에 배향 처리가 불필요하며 시야각 의존성이 작다.
m행 n열째 화소(101)에서 트랜지스터(103)의 소스 및 드레인 중 한쪽은 데이터선 DL_n에 전기적으로 접속되고, 다른 쪽은 액정 소자(170)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 또한, 트랜지스터(103)의 게이트는 주사선 GL_m에 전기적으로 접속된다. 트랜지스터(103)는 온 상태 또는 오프 상태가 됨으로써, 데이터 신호의 데이터의 기록을 제어하는 기능을 가진다.
용량 소자(105)의 한 쌍의 전극 중 한쪽은, 전위가 공급되는 배선(이하, 전위 공급선 VL)에 전기적으로 접속되고, 다른 쪽은 액정 소자(170)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 또한, 전위 공급선 VL의 전위의 값은, 화소(101)의 사양에 따라 적절히 설정된다. 용량 소자(105)는 기록된 데이터를 유지하는 유지 용량으로서 기능한다.
예를 들어, 도 13의 (A)에 도시된 화소(101)를 가진 표시 장치에서는, 게이트 드라이버(304a)에 의하여 각 행의 화소(101)를 순차적으로 선택하여 트랜지스터(103)를 온 상태로 함으로써 데이터 신호의 데이터를 기록한다.
데이터가 기록된 화소(101)는 트랜지스터(103)가 오프 상태가 됨으로써 유지 상태가 된다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시시킬 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치를 사용할 수 있는 표시 모듈 및 전자 기기에 대하여, 도 14 및 도 15를 사용하여 설명한다.
도 14에 도시된 표시 모듈(8000)은 상부 커버(8001)와 하부 커버(8002) 사이에, FPC(8003)에 접속된 터치 패널(8004), FPC(8005)에 접속된 표시 패널(8006), 백 라이트 유닛(8007), 프레임(8009), 프린트 기판(8010), 배터리(8011)를 가진다.
본 발명의 일 형태에 따른 표시 장치는 예를 들어, 표시 패널(8006)에 사용될 수 있다.
상부 커버(8001) 및 하부 커버(8002)의 형상이나 크기는, 터치 패널(8004) 및 표시 패널(8006)의 크기에 맞추어 적절히 변경할 수 있다.
터치 패널(8004)로서는 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(8006)에 중첩시켜 사용할 수 있다. 또한, 표시 패널(8006)의 대향 기판(밀봉 기판)에 터치 패널 기능을 부가하는 것도 가능하다. 또한, 표시 패널(8006)의 각 화소 내에 광 센서를 제공하고, 광학식 터치 패널로 할 수도 있다.
백 라이트 유닛(8007)은 광원(8008)을 가진다. 광원(8008)을 백 라이트 유닛(8007)의 단부에 제공하고, 광 확산판을 사용하는 구성으로 하여도 좋다.
프레임(8009)은 표시 패널(8006)의 보호 기능 외에 프린트 기판(8010)의 동작에 의하여 발생되는 전자기파를 차단하기 위한 전자기 실드로서의 기능을 가진다. 또한, 프레임(8009)은 방열판으로서의 기능을 가져도 좋다.
프린트 기판(8010)은 전원 회로, 비디오 신호, 및 클럭 신호를 출력하기 위한 신호 처리 회로를 가진다. 전원 회로에 전력을 공급하는 전원으로서는 외부의 상용 전원을 사용하여도 좋고, 별도로 제공한 배터리(8011)를 사용하여도 좋다. 상용 전원을 사용하는 경우에는 배터리(8011)를 생략할 수 있다.
또한, 표시 모듈(8000)에 편광판, 위상차판, 프리즘 시트 등의 부재를 추가적으로 제공하여도 좋다.
도 15의 (A) 내지 (H)는 전자 기기를 도시한 것이다. 이들 전자 기기는, 하우징(5000), 표시부(5001), 스피커(5003), LED 램프(5004), 조작 키(5005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(5006), 센서(5007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(5008) 등을 가질 수 있다.
도 15의 (A)에 도시된 모바일 컴퓨터는 상술한 것 이외에, 스위치(5009), 적외선 포트(5010) 등을 가질 수 있다. 도 15의 (B)에 도시된 기록 매체를 구비한 휴대형 화상 재생 장치(예를 들어, DVD 재생 장치)는 상술한 것 이외에, 제 2 표시부(5002), 기록 매체 판독부(5011) 등을 가질 수 있다. 도 15 (C)에 도시된 고글형 디스플레이는 상술한 것 이외에, 제 2 표시부(5002), 지지부(5012), 이어폰(5013) 등을 가질 수 있다. 도 15의 (D)에 도시된 휴대형 게임기는 상술한 것 이외에, 기록 매체 판독부(5011) 등을 가질 수 있다. 도 15의 (E)에 도시된 텔레비전 수상 기능을 가진 디지털 카메라는 상술한 것 이외에, 안테나(5014), 셔터 버튼(5015), 수상부(5016) 등을 가질 수 있다. 도 15의 (F)에 도시된 휴대형 게임기는 상술한 것 이외에, 제 2 표시부(5002), 기록 매체 판독부(5011) 등을 가질 수 있다. 도 15의 (G)에 도시된 텔레비전 수상기는 상술한 것 이외에, 튜너, 화상 처리부 등을 가질 수 있다. 도 15의 (H)에 도시된 포터블 텔레비전 수상기는 상술한 것 이외에, 신호의 송수신이 가능한 충전기(5017) 등을 가질 수 있다.
도 15의 (A) 내지 (H)에 도시된 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터를 송신 또는 수신하는 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 복수의 표시부를 가진 전자 기기의 경우, 하나의 표시부에 주로 화상 정보를 표시하고, 다른 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 가진 전자 기기의 경우, 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장됨)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 도 15의 (A) 내지 (H)에 도시된 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고 다양한 기능을 가질 수 있다.
본 실시형태에서 기재한 전자 기기는, 어떠한 정보를 표시하기 위한 표시부를 가지는 것을 특징으로 한다.
본 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 사용할 수 있다.
101: 화소
102: 기판
103: 트랜지스터
105: 용량 소자
107: 주사선
109: 데이터선
111: 반도체층
113: 도전층
115: 용량선
117: 개구
119: 반도체층
121: 화소 전극
127: 절연층
129: 절연층
131: 절연층
133: 절연층
135: 배향막
140: 개구
152: 기판
154: 차광층
156: 유색층
158: 절연층
160: 도전층
162: 배향막
164: 액정층
170: 액정 소자
302: 화소부
304: 구동 회로부
304a: 게이트 드라이버
304b: 소스 드라이버
306: 보호 회로
307: 단자부
501: 화소
502: 기판
503: 트랜지스터
505: 용량 소자
507: 주사선
509: 데이터선
511: 반도체층
513: 도전층
515: 용량선
517: 개구
519: 반도체층
521: 화소 전극
523: 개구
525: 도전층
527: 절연층
529: 절연층
531: 절연층
533: 절연층
535: 배향막
570: 액정 소자
5000: 하우징
5001: 표시부
5002: 표시부
5003: 스피커
5004: LED 램프
5005: 조작 키
5006: 접속 단자
5007: 센서
5008: 마이크로폰
5009: 스위치
5010: 적외선 포트
5011: 기록 매체 판독부
5012: 지지부
5013: 이어폰
5014: 안테나
5015: 셔터 버튼
5016: 수상부
5017: 충전기
8000: 표시 모듈
8001: 상부 커버
8002: 하부 커버
8003: FPC
8004: 터치 패널
8005: FPC
8006: 표시 패널
8007: 백 라이트 유닛
8008: 광원
8009: 프레임
8010: 프린트 기판
8011: 배터리

Claims (3)

  1. 액정 표시 장치에 있어서,
    제1 기판 위에, 제1 주사선 및 제2 주사선과, 제1 데이터선 및 제2 데이터선과, 제1 트랜지스터 및 제2 트랜지스터와, 제1 화소 전극 및 제2 화소 전극과, 절연막을 갖고,
    상기 제1 기판과 대향하는 제2 기판 위에, 차광층과, 유색층을 갖고,
    상기 제1 데이터선은, 상기 제1 주사선 및 상기 제2 주사선과 교차하도록 배치되고,
    상기 제2 데이터선은, 상기 제1 주사선 및 상기 제2 주사선과 교차하도록 배치되고,
    상기 제1 화소 전극 및 상기 제2 화소 전극은, 평면시에 있어서, 상기 제1 주사선 및 상기 제2 주사선과, 상기 제1 데이터선 및 상기 제2 데이터선으로 둘러싸인 영역을 갖고,
    상기 제1 주사선은, 상기 제1 트랜지스터의 게이트 전극으로서 기능하는 제1 영역을 갖고,
    상기 제1 데이터선은, 상기 제1 트랜지스터의 소스 전극으로서 기능하는 제2 영역을 갖고,
    상기 제1 데이터선의 연장 방향에서, 상기 제1 영역의 길이는 상기 제1 트랜지스터의 제1 반도체층의 길이보다 크고,
    상기 제2 주사선은, 상기 제2 트랜지스터의 게이트 전극으로서 기능하는 제3 영역을 갖고,
    상기 제1 데이터선은, 상기 제2 트랜지스터의 소스 전극으로서 기능하는 제4 영역을 갖고,
    상기 제1 데이터선의 연장 방향에서, 상기 제3 영역의 길이는 상기 제2 트랜지스터의 제2 반도체층의 길이보다 크고,
    상기 절연막은, 상기 제1 데이터선 및 상기 제2 데이터선 위, 그리고 상기 제1 트랜지스터 및 상기 제2 트랜지스터 위에 제공되고,
    상기 제1 화소 전극은, 상기 절연막의 제1 개구를 통해, 상기 제1 트랜지스터와 전기적으로 접속되고,
    상기 제2 화소 전극은, 상기 절연막의 제2 개구를 통해, 상기 제2 트랜지스터와 전기적으로 접속되고,
    상기 제1 화소 전극은, 상기 차광층과 중첩되는 제5 영역과, 상기 유색층과 중첩되는 제6 영역을 갖고,
    상기 제2 화소 전극은, 상기 차광층과 중첩되는 제7 영역과, 상기 유색층과 중첩되는 제8 영역을 갖고,
    상기 제1 기판의 상면을 기준으로, 상기 제1 데이터선과 중첩되는 영역에서의 상기 절연막의 상면 및 상기 제2 데이터선과 중첩되는 영역에서의 상기 절연막의 상면은, 상기 제6 영역에서의 상기 제1 화소 전극의 상면 및 상기 제8 영역에서의 상기 제2 화소 전극의 상면보다 높은 영역을 갖고,
    상기 제1 기판의 상기 상면을 기준으로, 상기 제1 트랜지스터와 중첩되는 영역에서의 상기 절연막의 상면은, 상기 제6 영역에서의 상기 제1 화소 전극의 상기 상면보다 높은 영역을 갖고,
    상기 제1 기판의 상기 상면을 기준으로, 상기 제2 트랜지스터와 중첩되는 영역에서의 상기 절연막의 상면은, 상기 제8 영역에서의 상기 제2 화소 전극의 상기 상면보다 높은 영역을 갖는, 액정 표시 장치.
  2. 액정 표시 장치에 있어서,
    제1 기판 위에, 제1 주사선 및 제2 주사선과, 제1 데이터선 및 제2 데이터선과, 제1 트랜지스터 및 제2 트랜지스터와, 제1 화소 전극 및 제2 화소 전극과, 용량선과, 절연막을 갖고,
    상기 제1 기판과 대향하는 제2 기판 위에, 차광층과, 유색층을 갖고,
    상기 제1 데이터선은, 상기 제1 주사선 및 상기 제2 주사선과 교차하도록 배치되고,
    상기 제2 데이터선은, 상기 제1 주사선 및 상기 제2 주사선과 교차하도록 배치되고,
    상기 제1 화소 전극 및 상기 제2 화소 전극은, 평면시에 있어서, 상기 제1 주사선 및 상기 제2 주사선과, 상기 제1 데이터선 및 상기 제2 데이터선으로 둘러싸인 영역을 갖고,
    상기 용량선은, 상기 제1 데이터선 및 상기 제2 데이터선과 평행하게 연장되는 영역을 갖고, 또한, 상기 제2 데이터선과 상기 제1 화소 전극 사이에 제공되고,
    상기 제1 주사선은, 상기 제1 트랜지스터의 게이트 전극으로서 기능하는 제1 영역을 갖고,
    상기 제1 데이터선은, 상기 제1 트랜지스터의 소스 전극으로서 기능하는 제2 영역을 갖고,
    상기 제1 데이터선의 연장 방향에서, 상기 제1 영역의 길이는 상기 제1 트랜지스터의 제1 반도체층의 길이보다 크고,
    상기 제2 주사선은, 상기 제2 트랜지스터의 게이트 전극으로서 기능하는 제3 영역을 갖고,
    상기 제1 데이터선은, 상기 제2 트랜지스터의 소스 전극으로서 기능하는 제4 영역을 갖고,
    상기 제1 데이터선의 연장 방향에서, 상기 제3 영역의 길이는 상기 제2 트랜지스터의 제2 반도체층의 길이보다 크고,
    상기 절연막은, 상기 제1 데이터선 및 상기 제2 데이터선 위, 상기 용량선 위, 그리고 상기 제1 트랜지스터 및 상기 제2 트랜지스터 위에 제공되고,
    상기 제1 화소 전극은, 상기 절연막의 제1 개구를 통해, 상기 제1 트랜지스터와 전기적으로 접속되고,
    상기 제2 화소 전극은, 상기 절연막의 제2 개구를 통해, 상기 제2 트랜지스터와 전기적으로 접속되고,
    상기 제1 화소 전극은, 상기 차광층과 중첩되는 제5 영역과, 상기 유색층과 중첩되는 제6 영역을 갖고,
    상기 제2 화소 전극은, 상기 차광층과 중첩되는 제7 영역과, 상기 유색층과 중첩되는 제8 영역을 갖고,
    상기 제1 기판의 상면을 기준으로, 상기 제1 데이터선과 중첩되는 영역에서의 상기 절연막의 상면 및 상기 제2 데이터선과 중첩되는 영역에서의 상기 절연막의 상면은, 상기 제6 영역에서의 상기 제1 화소 전극의 상면 및 상기 제8 영역에서의 상기 제2 화소 전극의 상면보다 높은 영역을 갖고,
    상기 제1 기판의 상기 상면을 기준으로, 상기 용량선과 중첩되는 영역에서의 상기 절연막의 상면은, 상기 제6 영역에서의 상기 제1 화소 전극의 상기 상면 및 상기 제8 영역에서의 상기 제2 화소 전극의 상기 상면보다 높은 영역을 갖고,
    상기 제1 기판의 상기 상면을 기준으로, 상기 제1 트랜지스터와 중첩되는 영역에서의 상기 절연막의 상면은, 상기 제6 영역에서의 상기 제1 화소 전극의 상기 상면보다 높은 영역을 갖고,
    상기 제1 기판의 상기 상면을 기준으로, 상기 제2 트랜지스터와 중첩되는 영역에서의 상기 절연막의 상면은, 상기 제8 영역에서의 상기 제2 화소 전극의 상기 상면보다 높은 영역을 갖는, 액정 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 유색층과 상기 차광층은 서로 중첩되지 않는, 액정 표시 장치.
KR1020230038519A 2013-04-19 2023-03-24 표시 장치 및 전자 기기 KR102555315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230089058A KR20230107780A (ko) 2013-04-19 2023-07-10 표시 장치 및 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-087969 2013-04-19
JP2013087969 2013-04-19
KR1020220072787A KR102515433B1 (ko) 2013-04-19 2022-06-15 표시 장치 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220072787A Division KR102515433B1 (ko) 2013-04-19 2022-06-15 표시 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230089058A Division KR20230107780A (ko) 2013-04-19 2023-07-10 표시 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20230044383A true KR20230044383A (ko) 2023-04-04
KR102555315B1 KR102555315B1 (ko) 2023-07-14

Family

ID=51728748

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020140045908A KR102186495B1 (ko) 2013-04-19 2014-04-17 표시 장치 및 전자 기기
KR1020200162813A KR102281255B1 (ko) 2013-04-19 2020-11-27 표시 장치 및 전자 기기
KR1020210094240A KR102358400B1 (ko) 2013-04-19 2021-07-19 표시 장치 및 전자 기기
KR1020220012226A KR102411000B1 (ko) 2013-04-19 2022-01-27 표시 장치 및 전자 기기
KR1020220072787A KR102515433B1 (ko) 2013-04-19 2022-06-15 표시 장치 및 전자 기기
KR1020230038519A KR102555315B1 (ko) 2013-04-19 2023-03-24 표시 장치 및 전자 기기
KR1020230089058A KR20230107780A (ko) 2013-04-19 2023-07-10 표시 장치 및 전자 기기

Family Applications Before (5)

Application Number Title Priority Date Filing Date
KR1020140045908A KR102186495B1 (ko) 2013-04-19 2014-04-17 표시 장치 및 전자 기기
KR1020200162813A KR102281255B1 (ko) 2013-04-19 2020-11-27 표시 장치 및 전자 기기
KR1020210094240A KR102358400B1 (ko) 2013-04-19 2021-07-19 표시 장치 및 전자 기기
KR1020220012226A KR102411000B1 (ko) 2013-04-19 2022-01-27 표시 장치 및 전자 기기
KR1020220072787A KR102515433B1 (ko) 2013-04-19 2022-06-15 표시 장치 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230089058A KR20230107780A (ko) 2013-04-19 2023-07-10 표시 장치 및 전자 기기

Country Status (3)

Country Link
US (1) US9915848B2 (ko)
JP (5) JP6407554B2 (ko)
KR (7) KR102186495B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
KR102481378B1 (ko) * 2015-12-10 2022-12-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 표시 장치
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法
JP6961639B2 (ja) * 2019-03-19 2021-11-05 株式会社東芝 圧力センサ
CN110047380B (zh) * 2019-03-26 2020-06-30 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN110148592B (zh) * 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
KR20210149960A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265046A (en) * 1975-11-25 1977-05-30 Hitachi Ltd Nutritious solution cultivating device
JPH03294824A (ja) * 1990-04-13 1991-12-26 Nec Corp アクティブマトリックス型液晶表示素子アレイ
KR20060046241A (ko) * 2004-06-29 2006-05-17 엘지.필립스 엘시디 주식회사 액정표시소자
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012145927A (ja) * 2010-12-20 2012-08-02 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05265046A (ja) * 1992-03-23 1993-10-15 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
US5808315A (en) * 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3339190B2 (ja) * 1994-07-27 2002-10-28 ソニー株式会社 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH112842A (ja) * 1997-06-12 1999-01-06 Fujitsu Ltd 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4570278B2 (ja) 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
KR101189267B1 (ko) * 2004-12-03 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2007108513A (ja) * 2005-10-14 2007-04-26 Koninkl Philips Electronics Nv 液晶表示装置およびその製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101272336B1 (ko) * 2005-10-20 2013-06-07 삼성디스플레이 주식회사 평판표시장치
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080014317A (ko) 2006-08-10 2008-02-14 삼성전자주식회사 표시 장치
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101393637B1 (ko) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 표시판
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101318305B1 (ko) * 2007-01-30 2013-10-15 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 표시 장치
US8319906B2 (en) * 2007-02-09 2012-11-27 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI361329B (en) * 2007-04-10 2012-04-01 Au Optronics Corp Array substrate and method for manufacturing the same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009271162A (ja) * 2008-05-01 2009-11-19 Seiko Epson Corp 液晶表示装置および電子機器
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102160102B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
KR101273913B1 (ko) 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102209929B (zh) 2008-11-19 2014-09-17 夏普株式会社 有源矩阵基板及其制造方法、液晶显示面板及其制造方法和驱动方法、液晶显示装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103984176B (zh) * 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
EP2511896B1 (en) 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101770125A (zh) * 2010-01-11 2010-07-07 深超光电（深圳）有限公司 双扫描线像素阵列基板
US8778730B2 (en) 2010-01-21 2014-07-15 Sharp Kabushiki Kaisha Process for production of circuit board
JP5133468B2 (ja) 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5134676B2 (ja) * 2010-11-24 2013-01-30 株式会社ジャパンディスプレイイースト 液晶表示装置およびその製造方法
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265046A (en) * 1975-11-25 1977-05-30 Hitachi Ltd Nutritious solution cultivating device
JPH03294824A (ja) * 1990-04-13 1991-12-26 Nec Corp アクティブマトリックス型液晶表示素子アレイ
KR20060046241A (ko) * 2004-06-29 2006-05-17 엘지.필립스 엘시디 주식회사 액정표시소자
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012145927A (ja) * 2010-12-20 2012-08-02 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
JP6686087B2 (ja) 2020-04-22
KR102555315B1 (ko) 2023-07-14
JP2024012335A (ja) 2024-01-30
KR20210093812A (ko) 2021-07-28
KR102515433B1 (ko) 2023-03-30
US9915848B2 (en) 2018-03-13
JP2022126689A (ja) 2022-08-30
JP2014225009A (ja) 2014-12-04
KR20230107780A (ko) 2023-07-18
KR20140125734A (ko) 2014-10-29
JP2020112824A (ja) 2020-07-27
JP2018205774A (ja) 2018-12-27
US20140313446A1 (en) 2014-10-23
KR102186495B1 (ko) 2020-12-03
KR20200136866A (ko) 2020-12-08
KR20220088398A (ko) 2022-06-27
KR20220019732A (ko) 2022-02-17
KR102411000B1 (ko) 2022-06-22
KR102281255B1 (ko) 2021-07-23
KR102358400B1 (ko) 2022-02-08
JP6407554B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
KR102555315B1 (ko) 표시 장치 및 전자 기기
KR102256372B1 (ko) 반도체 장치 및 반도체 장치를 포함하는 표시 장치
US10503018B2 (en) Display device and electronic device
JP2020017735A (ja) 半導体装置の作製方法
US9231002B2 (en) Display device and electronic device
JP2024023327A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant