TWI824367B - 半導體裝置及觸控面板 - Google Patents

半導體裝置及觸控面板 Download PDF

Info

Publication number
TWI824367B
TWI824367B TW110149445A TW110149445A TWI824367B TW I824367 B TWI824367 B TW I824367B TW 110149445 A TW110149445 A TW 110149445A TW 110149445 A TW110149445 A TW 110149445A TW I824367 B TWI824367 B TW I824367B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
electrode
semiconductor film
substrate
Prior art date
Application number
TW110149445A
Other languages
English (en)
Other versions
TW202218111A (zh
Inventor
山崎舜平
木村肇
神長正美
保坂泰靖
後藤尚人
井口貴弘
黒崎大輔
肥純一
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202218111A publication Critical patent/TW202218111A/zh
Application granted granted Critical
Publication of TWI824367B publication Critical patent/TWI824367B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Position Input By Displaying (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Push-Button Switches (AREA)

Abstract

本發明提供一種包括具有導電性的氧化物半導體膜的觸控面板。一種包括電晶體、第二絕緣膜以及觸控感測器的觸控面板，該觸控面板包括閘極電極、閘極絕緣膜、第一氧化物半導體膜、源極電極及汲極電極、第一絕緣膜以及第二氧化物半導體膜，第二絕緣膜設置在第二氧化物半導體膜上，使得第二氧化物半導體膜位於第一絕緣膜與第二絕緣膜之間，觸控感測器包括第一電極及第二電極，第一電極和第二電極中的任一個包括第二氧化物半導體膜。

Description

半導體裝置及觸控面板
本發明的一個實施方式係關於一種半導體裝置。另外，本發明的一個實施方式係關於：一種觸控面板；一種顯示裝置；一種輸入輸出裝置；以及一種輸入裝置。
本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組成物(composition of matter)。因此，明確而言，作為本說明書等所公開的本發明的一個實施方式的技術領域的一個例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、其驅動方法或者其製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件，半導體電路、算術裝置或記憶體裝置也是半 導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、輸入裝置、輸入輸出裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
用於以液晶顯示裝置或發光顯示裝置為代表的大多數平板顯示器的電晶體利用在玻璃基板上設置的矽半導體諸如非晶矽、單晶矽或多晶矽而構成。此外，使用該矽半導體的電晶體也用於集成電路(IC)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體來代替矽半導體的技術受到矚目。注意，在本說明書中，將呈現半導體特性的金屬氧化物稱為氧化物半導體。例如，已公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn氧化物來製造電晶體並將該電晶體用於顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。另外，已開發各種觸控感測器(參照專利文獻3至專利文獻7)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-096055號公報
[專利文獻3]日本專利申請公開第2011-197685號公 報
[專利文獻4]日本專利申請公開第2014-044537號公報
[專利文獻5]日本專利申請公開第2014-178847號公報
[專利文獻6]美國專利第7920129號說明書
[專利文獻7]日本專利申請公開第2009-244958號公報
本發明的一個實施方式的目的之一是提供一種具備具有導電性的氧化物半導體膜的觸控面板。另外，本發明的一個實施方式的目的之一是提供一種結構簡化的觸控面板。另外，本發明的一個實施方式的目的之一是提供一種新穎的輸入裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的輸入輸出裝置。
本發明的一個實施方式是一種包括電晶體、第二絕緣膜以及觸控感測器的半導體裝置，該電晶體包括：閘極電極；與閘極電極接觸的閘極絕緣膜；與閘極絕緣膜接觸且與閘極電極重疊的第一氧化物半導體膜；與第一氧化物半導體膜電連接的源極電極及汲極電極；第一氧化物半導體膜、源極電極及汲極電極上的第一絕緣膜；以及第一絕緣膜上且與第一氧化物半導體膜重疊的第二氧化物半導體膜，第二絕緣膜以第二氧化物半導體膜位於第一 絕緣膜與第二絕緣膜之間的方式設置在第二氧化物半導體膜上，觸控感測器包括第一電極及第二電極，第一電極和第二電極中的一個包括第三氧化物半導體膜，第二氧化物半導體膜及第三氧化物半導體膜形成在相同的層中。
其中，各第二氧化物半導體膜的厚度及第三氧化物半導體膜的厚度較佳為30nm以上且70nm以下。
另外，本發明的一個實施方式是上述半導體裝置，其中各第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜是In-M-Zn氧化物(M表示Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。
另外，本發明的一個實施方式是上述半導體裝置，其中第一絕緣膜包含氧，第二絕緣膜包含氫。
另外，本發明的一個實施方式是上述半導體裝置，該半導體裝置還包括具有在一對電極之間的第二絕緣膜的電容器，電容器對可見光具有透光性，電容器的一對電極的一個包括第三氧化物半導體膜。
另外，本發明的一個實施方式是上述半導體裝置，其中各第一電極及第二電極包括第三氧化物半導體膜。
另外，本發明的一個實施方式是一種觸控面板，該觸控面板包括上述半導體裝置、導電膜以及液晶元件，導電膜被用作像素電極，第三氧化物半導體膜被用作共用電極，電容器的一對電極中的另一個包括導電膜。
另外，本發明的一個實施方式是一種觸控面 板，該觸控面板包括上述半導體裝置及發光元件，發光元件包括下部電極、上部電極以及位於下部電極與上部之間的EL層。
另外，本發明的一個實施方式是上述觸控面板，其中各第一電極及第二電極包括第三氧化物半導體膜。
另外，本發明的一個實施方式是上述觸控面板，其中第一電極和第二電極中的另一個被用作上部電極。
另外，本發明的一個實施方式是一種電子裝置，該電子裝置包括上述半導體裝置以及開關、揚聲器、顯示部或外殼。
另外，本發明的一個實施方式是一種電子裝置，該電子裝置包括上述觸控面板以及開關、揚聲器、顯示部或外殼。
藉由本發明的一個實施方式，可以提供一種具備具有導電性的氧化物半導體膜的觸控面板。另外，可以提供一種結構簡化的觸控面板。另外，可以提供一種新穎的輸入裝置。另外，可以提供一種新穎的輸入輸出裝置。
10:觸控面板
11:基板
12:基板
13:FPC
14:導電膜
20:液晶元件
21:導電膜
21a:導電膜
21b:導電膜
22:導電膜
23:液晶
24:絕緣膜
31:彩色膜
41:導電膜
43:FPC
52:電晶體
61:佈線
62:佈線
63:電晶體
64:液晶元件
65:區塊
65_1:區塊
65_2:區塊
66_1:佈線
66_4:佈線
67_1:區塊
67_4:區塊
71:佈線
71_1:佈線
71_2:佈線
72:佈線
72_1:佈線
72_2:佈線
102:基板
104:閘極電極
104a:導電膜
106:絕緣膜
107:絕緣膜
108:絕緣膜
110:氧化物半導體膜
111:氧化物半導體膜
111a:氧化物半導體膜
111b:氧化物半導體膜
111c:氧化物半導體膜
112:導電膜
112a:源極電極
112b:汲極電極
114:絕緣膜
116:絕緣膜
117:絕緣膜
118:絕緣膜
119:絕緣膜
120:導電膜
141:開口
142:開口
150:電晶體
151:密封材料
160:電容器
193:靶材
194:電漿
202:基板
204:導電膜
206:絕緣膜
207:絕緣膜
208:氧化物半導體膜
208a:氧化物半導體膜
208b:氧化物半導體膜
208c:氧化物半導體膜
211a:氧化物半導體膜
211b:氧化物半導體膜
212a:導電膜
212b:導電膜
214:絕緣膜
216:絕緣膜
218:絕緣膜
219:絕緣膜
220b:導電膜
252a:開口部
252b:開口部
252c:開口部
270:電晶體
270A:電晶體
270B:電晶體
280:發光元件
281:EL層
282:導電膜
285:導電膜
286:導電膜
301:電晶體
306:連接部
308:液晶元件
310:觸控面板
316:間隔物
317:導電膜
319:連接層
320:觸控面板
331G:彩色膜
331R:彩色膜
332:遮光膜
333:開口
334:導電膜
335:導電膜
336:開口
341:導電膜
353:液晶
355:絕緣膜
372:基板
373:FPC
374:IC
375:FPC
381:顯示部
382:驅動電路
384:驅動電路
385:開口
386:佈線
388G:像素
388R:像素
391:絕緣膜
601:脈衝電壓輸出電路
602:電流檢測電路
603:電容器
621:電極
622:電極
1318:電極
1320:EL層
1320a:電荷產生層
1322:電極
1330:發光元件
1331:發光元件
5000:外殼
5001:顯示部
5002:第二顯示部
5003:揚聲器
5004:LED燈
5005:操作鍵
5006:連接端子
5007:感測器
5008:麥克風
5009:開關
5010:紅外線埠
5011:記錄介質讀取部
5012:支架
5013:遙控器
5014:天線
5015:快門按鈕
5016:影像接收部
5017:充電器
5018:腕帶
5019:錶帶扣
5020:圖示
5021:圖示
5100:顆粒
5120:基板
5161:區域
5200:顆粒
5201:離子
5202:橫向生長部
5203:粒子
5220:基板
5230:靶材
5240:電漿
5260:加熱機構
8000:顯示模組
8001:上蓋
8002:下蓋
8003:FPC
8004:觸控面板
8005:FPC
8006:顯示面板
8007:背光
8008:光源
8009:框架
8010:印刷電路板
8011:電池
在圖式中：
圖1A和圖1B是實施方式的觸控感測器的方塊圖及時序圖；
圖2A和圖2B是說明具備實施方式的觸控感測器的像素的圖；
圖3是說明具備實施方式的觸控感測器的像素的圖；
圖4A和圖4B是說明具備實施方式的觸控感測器的像素的圖；
圖5A至圖5C是說明實施方式的觸控感測器及像素的工作的圖；
圖6A至圖6D是示出實施方式的觸控面板的方式的剖面示意圖；
圖7A至圖7C是示出實施方式的觸控面板的一個例子的透視圖；
圖8是示出實施方式的觸控面板的一個例子的剖面圖；
圖9是示出實施方式的觸控面板的一個例子的剖面圖；
圖10是示出實施方式的觸控感測器電極的結構的俯視圖；
圖11是示出實施方式的觸控面板的一個例子的剖面圖；
圖12A和圖12B是示出實施方式的觸控感測器電極的結構的俯視圖；
圖13是示出實施方式的觸控面板的一個例子的剖面 圖；
圖14是示出實施方式的觸控感測器電極的結構的俯視圖；
圖15是示出實施方式的觸控面板的一個例子的剖面圖；
圖16是示出實施方式的觸控面板的一個例子的剖面圖；
圖17是示出實施方式的觸控感測器電極的結構的俯視圖；
圖18是示出實施方式的觸控面板的一個例子的剖面圖；
圖19是示出實施方式的觸控感測器電極的結構的俯視圖；
圖20是示出實施方式的觸控面板的一個例子的剖面圖；
圖21是示出實施方式的觸控感測器電極的結構的俯視圖；
圖22是示出實施方式的觸控面板的一個例子的剖面圖；
圖23是示出實施方式的觸控面板的一個例子的剖面圖；
圖24是示出實施方式的觸控感測器電極的結構的俯視圖；
圖25A至圖25D是示出實施方式的電晶體等的製造 方法的剖面圖；
圖26A至圖26C是示出實施方式的電晶體等的製造方法的剖面圖；
圖27A至圖27C是示出實施方式的電晶體等的製造方法的剖面圖；
圖28是示出實施方式的電晶體等的製造方法的剖面圖；
圖29A和圖29B是示出實施方式的電晶體等的結構的剖面圖；
圖30A至圖30D是CAAC-OS的剖面中的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；
圖31A至圖31D是CAAC-OS的平面的Cs校正高解析度TEM影像；
圖32A至圖32C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；
圖33A及圖33B是示出CAAC-OS的電子繞射圖案的圖；
圖34是示出電子照射所引起的In-Ga-Zn氧化物的結晶部的變化的圖；
圖35是說明CAAC-OS的形成方法的圖；
圖36A至圖36C是說明InMZnO4的結晶的圖；
圖37A至圖37F是說明CAAC-OS的形成方法的圖；
圖38A至圖38C是示出電晶體的一個例子的俯視圖及剖面圖；
圖39A至圖39D是示出電晶體的一個例子的剖面圖；
圖40A和圖40B是說明能帶結構的圖；
圖41A至圖41D是示出電晶體的一個例子的剖面圖；
圖42A和圖42B是說明發光元件的結構實例的圖；
圖43是說明實施方式的顯示模組的圖；
圖44A至圖44H是說明實施方式的電子裝置的圖；
圖45A和圖45B是說明實施方式的電子裝置的圖。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於下面說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
注意，在本說明書所說明的各個圖式中，有時為了明確起見，誇大表示各組件的大小、層的厚度、區 域。因此，本發明並不侷限於圖式中的尺寸。
在本說明書等中使用的“第一”、“第二”等序數詞是為了避免組件的混淆而附記的，而不是為了在數目方面上進行限定的。
另外，有時可以互相調換“膜”和“層”。例如，有時可以將“導電層”調換為“導電膜”，或者將“絕緣層”調換為“絕緣膜”。
在本說明書中，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的境界模糊，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的境界模糊，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
另外，在使用極性不同的電晶體的情況或在電路工作中在電流方向變化的情況等下，電晶體的“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，“源極”和“汲極”可以被互相調換。
另外，在本說明書等中，利用光微影製程進 行圖案化。注意，圖案化不侷限於光微影製程，也可以使用光微影製程之外的製程。另外，在進行蝕刻處理之後，去除在光微影製程中所形成的遮罩。
實施方式1
在本實施方式中，參照圖式對本發明的一個實施方式的觸控感測器或觸控面板的驅動方法、模式、結構實例以及本發明的一個實施方式的半導體裝置的結構實例進行說明。
[感測器的檢測方法的例子]
圖1A是示出互電容式的觸控感測器的結構的方塊圖。在圖1A中，示出脈衝電壓輸出電路601、電流檢測電路602。另外，在圖1A中，作為一個例子，被施加有脈衝電壓的電極621、檢測電流的變化的電極622分別用X1至X6、Y1至Y6的6個佈線示出。注意，電極的數量不侷限於此。此外，在圖1A中，圖示藉由使電極621與電極622重疊或者藉由以電極621接近於電極622的方式配置而形成的電容器603。注意，電極621的功能與電極622的功能可以互相調換。
脈衝電壓輸出電路601例如是用來依次將脈衝電壓施加到X1至X6的佈線的電路。藉由對X1至X6的佈線施加脈衝電壓，形成電容器603的電極621與電極622之間會產生電場。並且，藉由該脈衝電壓，使電流流 過電容器603。該產生於電極之間的電場由於手指或筆等觸摸被遮蔽等而變化。就是說，藉由手指或筆等觸摸，電容器603的電容值產生變化。如此，藉由利用由於手指或筆等觸摸等而使電容器603的電容值產生變化，可以檢測被探測體的接近或接觸。
電流檢測電路602是用來檢測因電容器603的電容值變化而產生的Y1至Y6的佈線的電流變化的電路。在Y1至Y6的佈線中，如果沒有被探測體的接近或接觸，則所檢測的電流值沒有變化，另一方面，在由於所檢測的被探測體的接近或接觸而電容值減少的情況下，檢測到電流值減少的變化。另外，當檢測電流時，可以檢測電流量的總和。在此情況下，利用積分電路等檢測電流即可。或者，可以檢測電流的峰值。在此情況下，將電流轉換為電壓而檢測電壓值的峰值即可。
接著，圖1B示出圖1A所示的互電容式觸控感測器中的輸入/輸出波形的時序圖。在圖1B中，在一個圖框期間中進行各行列中的被探測體的檢測。另外，在圖1B中，示出未檢測被探測體(未觸摸)和檢測出被探測體(觸摸)的兩種情況。此外，關於Y1至Y6的佈線，示出對應於所檢測出的電流值的電壓值的波形。另外，在顯示面板上進行顯示工作。較佳為使該顯示面板的顯示工作的時機與觸控感測器的檢測工作的時機同步而進行工作。在圖1B中，示出不使觸控感測器的檢測工作的時機與顯示面板的顯示工作的時機同步的情況。
依次對X1至X6的佈線施加脈衝電壓，Y1至Y6的佈線的波形根據該脈衝電壓變化。當沒有被探測體的接近或接觸時，Y1至Y6的波形根據X1至X6的佈線的電壓的變化有規則的變化。另一方面，在被探測體接近或接觸的部位電流值減少，因而與其對應的電壓值的波形也產生變化。
如此，藉由檢測電容值的變化，可以檢測被探測體的接近或接觸。注意，有時，即使在手指或筆等被探測體接近於觸控感測器及觸控面板，而不與觸控感測器及觸控面板接觸的情況下也會檢測信號。
脈衝電壓輸出電路601及電流檢測電路602較佳為形成在一個IC中，作為一個例子。該IC較佳為安裝在觸控面板上或電子裝置的外殼內的基板上。在具有撓性的觸控面板中，彎曲部分的寄生電容增大，有雜訊的影響變大的擔憂，所以較佳為使用應用了不容易接受雜訊的影響的驅動方法的IC。例如較佳為使用應用了提高信噪比(S/N比)的驅動方法的IC。
另外，作為觸控感測器，圖1A雖然示出在佈線的交叉部只設置有電容器603的被動矩陣式觸控感測器，但是也可以採用具備電晶體和電容器的主動矩陣式觸控感測器。
[In-Cell型觸控面板的結構實例]
在此，對在設置有顯示元件及電晶體等的基板(以 下，也稱為元件基板)上配置構成觸控感測器的電極中的至少一個的例子進行說明。
下面，對在具有多個像素的顯示部中安裝了觸控感測器的觸控面板(所謂In-Cell型)的結構實例進行說明。這裡，示出作為設置於像素中的顯示元件使用液晶元件的例子。注意，本發明的一個實施方式不侷限於此，可以使用各種顯示元件。
圖2A是設置於本結構實例所示出的觸控面板的顯示部中的像素電路的一部分中的等效電路圖。
一個像素至少包括電晶體63和液晶元件64。注意，像素有時除了上述元件以外，還包括儲存電容器。另外，電晶體63的閘極與佈線61電連接，電晶體63的源極和汲極中的一個與佈線62電連接。
像素電路包括在X方向上延伸的多個佈線(例如，佈線72_1、佈線72_2)以及在Y方向上延伸的多個佈線(例如，佈線71_1、佈線71_2)，上述多個佈線以彼此交叉的方式設置。並且，在佈線間形成有電容。佈線71_1及佈線71_2可以對與液晶元件64的一個電極相同的導電膜進行加工而同時形成。佈線72可以設置在與元件基板對置的基板(以下，也稱為相對基板)上。另外，佈線72也可以設置在元件基板上。
另外，作為一個例子，在設置於像素電路中的像素中一部分相鄰的多個像素中，都分別設置於每個像素的液晶元件64的一個電極彼此電連接而形成一個區 塊。在此，形成有在Y方向上延伸的多個線狀區塊(例如，區塊65_1、區塊65_2)。注意，在圖2A中，只示出像素電路的一部分，但是實際上，這些區塊在X方向上被反復配置。
藉由採用上述結構，可以使構成觸控感測器的電極兼作像素電路所包括的液晶元件的一個電極。在圖2A中，佈線71_1及佈線71_2兼作液晶元件的一個電極與構成觸控感測器的電極。另一方面，佈線72_1及佈線72_2被用作構成觸控感測器的電極。由此，可以使觸控面板的結構簡單化。注意，在圖2A中，在Y方向上延伸的多個佈線(例如，佈線71_1、佈線71_2)兼作液晶元件的一個電極與構成觸控感測器的電極，但是本發明的一個實施方式不侷限於此。例如，在X方向上延伸的多個佈線(例如，佈線72_1、佈線72_2)也可以兼作液晶元件的一個電極與構成觸控感測器的電極。圖2B示出此時的電路圖的例子。
另外，如圖3所示，也可以採用包括與液晶元件64的一個電極電連接的多個佈線(例如，佈線66_1至佈線66_4)的結構。在圖3中，形成有在Y方向上延伸的多個線狀區塊(例如，區塊65_1、區塊65_2)。這些區塊65在X方向上反復地配置。另外，以跨越在Y方向上延伸的多個線狀區塊的方式在X方向上延伸的多個線狀區塊(例如，區塊67_1至區塊67_4)。這些區塊67在Y方向上反復地配置。藉由對與佈線61相同的導電膜 進行加工而同時形成佈線66_1至佈線66_4，可以使觸控面板的製程簡單化。
在圖2A和圖2B及圖3中示出使用液晶元件作為顯示元件的例子，但是本發明的一個實施方式不侷限於此。圖4A和圖4B示出使用發光元件作為顯示元件的例子。
圖5A是示出在X方向上延伸的多個佈線72與在Y方向上延伸的多個佈線71的連接結構的等效電路圖。注意，這裡的觸控感測器是投影型且互電容式。可以對在Y方向上延伸的各佈線71輸入輸入電壓(或選擇電壓)或共用電位(接地電壓或基準的電壓)。另外，可以對在X方向上延伸的各佈線72輸入接地電位(或基準的電壓)或者使佈線72與檢測電路電連接。另外，也可以調換佈線71與佈線72。就是說，可以使佈線71與檢測電路電連接。
下面，參照圖5B及圖5C對上述觸控面板的工作進行說明。
這裡，作為一個例子，將一個圖框期間分為寫入期間和檢測期間。寫入期間是對像素進行影像資料的寫入的期間，佈線72(也稱為閘極線或掃描線)被依次選擇。另一方面，檢測期間是利用觸控感測器進行感測的期間，在Y方向上延伸的佈線71被依次選擇並被輸入輸入電壓。
圖5B是寫入期間中的等效電路圖。在寫入期 間中，在X方向上延伸的佈線72與在Y方向上延伸的佈線71都被輸入共用電位。
圖5C是檢測期間的某個時間的等效電路圖。在檢測期間中，在Y方向上延伸的各佈線71被輸入輸入電壓。另外，在X方向上延伸的佈線72中的被選擇了的佈線與檢測電路導通，其他的佈線被輸入共用電位。
這裡所示的驅動方法除了可以應用於In-Cell方式以外還可以應用於具有其他結構的觸控面板。
像這樣，較佳為獨立地設置影像寫入期間以及利用觸控感測器進行感測的期間。例如，較佳為在顯示的消隱期間進行感測。由此可以抑制因像素寫入時的噪音引起的觸控感測器的靈敏度降低。
[觸控面板的方式]
下面，對可適用於本發明的一個實施方式的觸控面板的幾個方式進行說明。
注意，在本說明書等中，觸控面板具有如下功能：在顯示面顯示(輸出)影像等的功能；以及檢測手指或觸控筆等被檢測體接觸或接近顯示面的作為觸控感測器的功能。因此觸控面板是輸入輸出裝置的一個實施方式。
另外，在本說明書等中，有時將在觸控面板的基板上安裝有例如FPC(Flexible printed circuit：軟性印刷電路板)或TCP(Tape Carrier Package：捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass：晶粒玻璃 接合)方式直接安裝IC(集成電路)的結構稱為觸控面板模組或顯示模組，或者也簡單地稱為觸控面板。
可用於本發明的一個實施方式的靜電電容式觸控感測器具備一對導電膜。在一對導電膜之間形成有電容。藉由利用被檢測體與一對導電膜接觸或接近而一對導電膜之間的電容產生變化的現象，可以進行檢測。
作為靜電電容式，有表面型靜電電容式、投影型靜電電容式等。作為投影型靜電電容式，主要根據驅動方法的不同，有自電容式、互電容式等。較佳為使用互電容式，因為可以同時進行多點檢出。
另外，作為本發明的一個實施方式的觸控面板所包括的顯示元件，可以使用液晶元件(垂直電場方式或水平電場方式)、利用MEMS(Micro Electro Mechanical Systems：微機電系統)的光學元件、有機EL(Electro Luminescence：電致發光)元件或發光二極體(LED：Light Emitting Diode)等的發光元件、電泳元件等各種顯示元件。
在此情況下，較佳為對觸控面板適用將採用水平電場方式的液晶元件用作顯示元件的透過型或反射型液晶顯示裝置。
本發明的一個實施方式的觸控面板藉由具有在一對基板中的任一個或兩個中具有構成觸控感測器的一對電極(也稱為導電膜或佈線)，可以實現顯示面板和觸控感測器被形成為一體的結構。由此，觸控面板的厚度得 到減少，因此可以實現輕量的觸控面板。
圖6A是說明本發明的一個實施方式的觸控面板10的模式的剖面示意圖。
觸控面板10包括基板11、基板12、FPC13、導電膜14、液晶元件20、彩色膜31以及導電膜41等。
液晶元件20由導電膜21、導電膜22及液晶23構成。在此，示出作為液晶元件20使用適用FFS(Fringe Field Switching：邊緣場切換)模式的液晶元件的例子。在導電膜21上隔著絕緣膜24配置有導電膜22。導電膜22具有梳狀的上面形狀或設置有狹縫的上面形狀(也稱為平面形狀)，作為一個例子。導電膜21和導電膜22中的一個被用作共用電極，另一個被用作像素電極。另外，在作為顯示元件使用發光元件等的情況下，作為一個例子，導電膜22不具有梳狀的上面形狀或設置有狹縫的上面形狀。
觸控感測器藉由利用形成在設置於基板12一側的導電膜41與被用作液晶元件20的一對電極的一個的導電膜21之間的電容，可以進行檢測。藉由採用上述結構，可以使液晶元件20的一個電極兼作觸控感測器的一對電極的一個。由此，可以使製程簡單化而提高良率，並且可以降低製造成本。另外，導電膜41設置在基板12的顯示面一側(與基板11相反一側)的面上。導電膜41與設置在該基板12一側的FPC43電連接。導電膜21藉由導電膜14與安裝在基板11一側的FPC13電連接。
圖6B所示的觸控面板10採用不具有導電膜41及FPC43的結構。被用作液晶元件20的共用電極的導電膜21a及導電膜21b也具有觸控感測器的一對電極的功能。藉由採用上述結構，與圖6A所示的結構相比，可以使製程進一步簡單化。另外，導電膜21a藉由導電膜14與FPC13電連接，導電膜21b藉由未圖示的導電膜與FPC13電連接。
注意，圖6A及圖6B示出構成液晶元件20的一對電極中位於下層的電極(導電膜21、21a及21b)是共用電極的例子，但是不侷限於此。圖6C及圖6D分別示出圖6A及圖6B的構成液晶元件20的一對電極中位於上層的電極(導電膜22)是共用電極的例子。
以上是觸控面板的方式的說明。
[結構實例1]
以下，說明觸控面板的具體的結構實例。
圖7A是本發明的一個實施方式的觸控面板310的透視示意圖。圖7B及圖7C是將圖7A展開時的透視示意圖。圖7B是相對基板一側的透視示意圖，圖7C是元件基板一側的透視示意圖。注意，為了明確起見，圖7A至圖7C只示出主要的組件。
觸控面板310包括對置地設置的基板102及基板372。
在基板102上設置有顯示部381、驅動電路 382、佈線386以及驅動電路384等(參照圖7C)。另外，在顯示部381中形成有氧化物半導體膜111。在基板102上設置有電連接於佈線386的FPC373。此外，圖7A及圖7C示出在FPC373上設置有IC374的例子。
在基板372的與對置於基板102的面相反一側形成有多個導電膜334、多個導電膜335以及多個導電膜341等(參照圖7B)。導電膜341與多個導電膜334中的任一個電連接。在基板372上設置有與多個導電膜341電連接的FPC375。
導電膜335配置在兩個導電膜334之間。藉由設置導電膜335，可以抑制在設置有導電膜334的區域與不設置導電膜334的區域之間產生穿透率的差異。另外，導電膜335較佳為處於電浮動狀態。由此，可以將導電膜334及氧化物半導體膜111中的一個的電位變化藉由導電膜335傳到導電膜334及氧化物半導體膜111中的另一個，因此可以提高檢測感度。在導電膜335不需要的情況下，也可以不設置導電膜335。
顯示部381至少包括多個像素(參照圖7C)。像素至少包括一個顯示元件。此外，像素較佳為具備電晶體及顯示元件。作為顯示元件，典型地可以使用有機EL元件等發光元件或液晶元件等。在本結構實例中，示出作為顯示元件使用液晶元件的例子。
作為驅動電路382，例如可以使用被用作掃描線驅動電路、信號線驅動電路等的電路。
佈線386具有對顯示部381及驅動電路382供應信號及電力的功能。該信號及電力藉由FPC373從外部或IC374輸入到佈線386。
驅動電路384具有依次選擇氧化物半導體膜111的功能。另外，當藉由依次選擇導電膜334而不選擇氧化物半導體膜111來驅動觸控感測器時，驅動電路384具有切換固定電位及用於感測的信號而供應至氧化物半導體膜111的功能。另外，當從IC374或外部供應用來驅動觸控感測器的信號時，也可以不設置驅動電路384。
圖7A至圖7C示出利用COF(薄膜覆晶封裝：Chip On Film)方式在FPC373上安裝有IC374的例子。作為IC374，例如可以應用被用作掃描線驅動電路或信號線驅動電路等的IC。另外，在觸控面板310具備用作掃描線驅動電路及信號線驅動電路的電路時，或者在外部設置用作掃描線驅動電路或信號線驅動電路的電路且藉由FPC373輸入用來驅動顯示部381的信號時等，也可以不設置IC374。此外，也可以利用COG(晶粒玻璃接合：Chip On Glass)方式等將IC374直接安裝在基板102上。
另外，此時既可以使IC374具有驅動觸控感測器的功能，又可以還設置驅動觸控感測器的IC。此外，也可以將驅動觸控感測器的IC安裝在基板102上。
觸控感測器由設置在基板372上的導電膜334及設置在基板102上的氧化物半導體膜111構成。藉由利用形成在導電膜334與氧化物半導體膜111之間的電容， 可以檢測被檢測體的接觸或接近。
[剖面結構實例1]
以下，參照圖式說明本發明的一個實施方式的觸控面板的剖面結構實例。
圖8是觸控面板310的剖面示意圖。圖8示出圖7A中的包括FPC373、375的區域、包括驅動電路382的區域以及包括顯示部381的區域的各剖面。
使用密封材料151將基板102與基板372貼合。液晶353被密封在由基板102、基板372及密封材料151圍繞的區域中。
圖8所示的觸控面板310在顯示部381中包括：包括氧化物半導體膜110的電晶體150；以及在一對電極之間包括絕緣膜的電容器160。另外，在電容器160中，一對電極的一個是氧化物半導體膜111，一對電極的另一個是導電膜120。
電晶體150包括：基板102上的閘極電極104；閘極電極104上的被用作閘極絕緣膜的絕緣膜108；絕緣膜108上的與閘極電極104重疊的氧化物半導體膜110；以及氧化物半導體膜110上的源極電極112a及汲極電極112b。換句話說，電晶體150包括：氧化物半導體膜110；與氧化物半導體膜110接觸且被用作閘極絕緣膜的絕緣膜108；與絕緣膜108接觸且與氧化物半導體膜110重疊的閘極電極104；以及與氧化物半導體膜 110電連接的源極電極112a及汲極電極112b。
另外，在電晶體150上，詳細地說，在氧化物半導體膜110、源極電極112a及汲極電極112b上形成有絕緣膜114、116、118及119。絕緣膜114、116及118被用作電晶體150的保護絕緣膜。絕緣膜119被用作平坦化膜。另外，在絕緣膜114、116、118及119中形成有到達汲極電極112b的開口，以覆蓋開口的方式在絕緣膜119上形成有導電膜120。導電膜120被用作像素電極。另外，也可以不設置絕緣膜119。
電容器160設置在絕緣膜116上。電容器160包括：被用作一對電極的一個電極的氧化物半導體膜111；氧化物半導體膜111上的被用作電介質膜的絕緣膜118及119；以及隔著絕緣膜118及119與氧化物半導體膜111重疊且被用作一對電極的另一個電極的導電膜120。就是說，導電膜120兼有像素電極的功能以及電容器的電極。另外，氧化物半導體膜111的厚度較佳為在膜的厚度方向上電阻率不會產生偏差的程度。明確而言，該厚度較佳為30nm以上且70nm以下，更佳為50nm以上且70nm以下。
另外，圖8所示的觸控面板310在顯示部381中包括觸控感測器。該觸控感測器包括氧化物半導體膜111以及設置在基板372上的導電膜334，作為一對電極。可以將電晶體150、電容器160及該觸控感測器總稱為半導體裝置。另外，也可以將電晶體150及該觸控感測 器總稱為半導體裝置。另外，作為輔助電極，也可以以與氧化物半導體膜111接觸的方式設置導電膜。例如，使用與閘極電極104或源極電極112a、汲極電極112b同樣的材料，在與遮光膜332重疊的位置上設置導電膜。藉由與遮光膜332重疊地設置上述輔助電極，可以在維持像素的開口率的同時抑制觸控感測器的檢測時的信號傳達的延遲。
另外，氧化物半導體膜110被用作電晶體150的通道區域。此外，氧化物半導體膜111被用作電容器160的一對電極的一個電極。由此，氧化物半導體膜111的電阻率比氧化物半導體膜110低。另外，氧化物半導體膜110及氧化物半導體膜111較佳為包含相同的金屬元素。藉由氧化物半導體膜110及氧化物半導體膜111包含相同的金屬元素，可以使用共同的製造裝置(例如，成膜裝置、加工裝置等)，從而可以抑制製造成本。
電容器160具有透光性。就是說，電容器160所包括的氧化物半導體膜111、導電膜120及絕緣膜118、119都使用具有透光性的材料形成。如此，藉由電容器160具有透光性，可以將電容器160在像素內的形成有電晶體的區域以外的區域中形成得大(以大面積形成)，因此可以實現與提高開口率的同時電容值得到增大的觸控面板。其結果，可以獲得顯示品質優異的觸控面板。
另外，作為設置在電晶體150上且用於電容 器160的絕緣膜118，使用至少包含氫的絕緣膜。另外，作為用於電晶體150的絕緣膜107以及設置在電晶體150上的絕緣膜114、116，使用至少包含氧的絕緣膜。如此，藉由作為用於電晶體150及電容器160的絕緣膜以及設置在電晶體150及電容器160上的絕緣膜使用具有上述結構的絕緣膜，可以控制電晶體150所包括的氧化物半導體膜110及電容器160所包括的氧化物半導體膜111的電阻率。
另外，藉由用於電容器160的絕緣膜以及設置在電晶體150及電容器160上的絕緣膜採用如下結構，可以提高導電膜120的平坦性。明確而言，絕緣膜114、116設置在氧化物半導體膜110上，絕緣膜118以氧化物半導體膜111位於絕緣膜116與絕緣膜118之間的方式設置在氧化物半導體膜111上，由此可以在與氧化物半導體膜111重疊的絕緣膜114、116中沒有形成開口的情況下控制氧化物半導體膜111的電阻率。藉由上述結構，可以使形成在導電膜120上的液晶的配向性成為良好。
另外，在圖8中以具有與氧化物半導體膜110重疊的區域的方式設置有與氧化物半導體膜111同時進行成膜及蝕刻且同時形成的氧化物半導體膜111a。氧化物半導體膜111a被用作電晶體150的第二閘極電極。此時，第二閘極電極的閘極絕緣膜是絕緣膜114、116。換句話說，電晶體150包括：設置在氧化物半導體膜110、源極電極112a及汲極電極112b上的絕緣膜114、116； 以及絕緣膜114、116上且與氧化物半導體膜110重疊的氧化物半導體膜111a。
藉由與氧化物半導體膜111同時進行成膜及蝕刻且同時形成氧化物半導體膜111a，可以抑制製程數的增加。注意，本發明的一個實施方式不侷限於此。氧化物半導體膜111a也可以藉由與氧化物半導體膜111不同的製程形成。另外，氧化物半導體膜111a也可以與閘極電極104連接。此外，氧化物半導體膜111a也可以不與閘極電極104連接而被供應與閘極電極104不同的信號或電位。
另外，在電晶體150中，氧化物半導體膜110被用作通道區域，其電阻率比氧化物半導體膜111高。另一方面，氧化物半導體膜111被用作電極，因此其電阻率比氧化物半導體膜110低。後面說明氧化物半導體膜110及氧化物半導體膜111的電阻率的控制方法。
觸控面板310在基板102上包括電晶體301、電晶體150、連接部306、導電膜317、構成液晶元件308的導電膜120及/或氧化物半導體膜111等。
在圖8中作為顯示部381的例子示出兩個像素的剖面。例如，藉由將各像素作為呈現紅色的像素、呈現綠色的像素和呈現藍色的像素中的任一個，可以進行全彩色顯示。例如，在圖8所示的顯示部381中，像素388R包括電晶體150、電容器160、液晶元件308以及彩色膜331R。另外，像素388G包括未圖示的電晶體、電容 器160、液晶元件308以及彩色膜331G。
圖8示出作為驅動電路382設置有電晶體301的例子。
在圖8中，示出作為電晶體301及電晶體150，使用由兩個閘極電極夾著形成有通道的半導體層的結構的例子。與其他電晶體相比，這種電晶體能夠提高場效移動率，而可以增大通態電流(on-state current)。其結果是，可以製造能夠高速工作的電路。再者能夠縮小電路部的佔有面積。藉由使用通態電流大的電晶體，即使在使顯示面板或觸控面板大型化或高清晰化時佈線數增多，也可以降低各佈線的信號延遲，而可以抑制顯示不均勻。
驅動電路382所包括的電晶體301與顯示部381所包括的電晶體150也可以具有相同的結構。此外，驅動電路382所包括的多個電晶體可以都具有相同的結構或不同的結構。另外，顯示部381所包括的多個電晶體可以都具有相同的結構或不同的結構。
圖8示出對液晶元件308採用FFS(Fringe Field Switching：邊緣場切換)模式的液晶元件的例子。液晶元件308包括導電膜120、液晶353以及氧化物半導體膜111。可以由產生於導電膜120與氧化物半導體膜111之間的電場控制液晶353的配向。
導電膜120具有梳狀的上面形狀或設置有狹縫的上面形狀(也稱為平面形狀)。另外，氧化物半導體膜111與導電膜120重疊。此外，在與彩色膜331R等重 疊的區域中具有在氧化物半導體膜111上沒有配置導電膜120的部分。
在圖8中，導電膜120被用作像素電極，氧化物半導體膜111被用作共用電極。另外，可以將設置在上層且具有梳狀的上面形狀或設置有狹縫的上面形狀的導電膜120用作共用電極，將設置在下層的氧化物半導體膜111用作像素電極(參照圖9)。在圖9所示的觸控面板310中，氧化物半導體膜111與電晶體150的汲極電極112b電連接。此時，作為觸控面板310所具備的觸控感測器的一對電極，使用導電膜334及導電膜120。
在基板102的端部附近的區域中設置有連接部306。在連接部306中，導電膜317藉由連接層319與FPC373電連接。圖8示出層疊導電膜317的一部分及對與導電膜120相同的導電膜進行加工而形成的導電膜以構成連接部306的例子。
在基板372的基板102一側的面上設置有彩色膜331R、331G、遮光膜332及絕緣膜355等。另外，在基板372的與基板102相反一側的面上設置有導電膜334、導電膜335及導電膜341等。
導電膜334與導電膜341電連接。另外，導電膜335與導電膜334及導電膜341電絕緣。導電膜334、導電膜341及導電膜335較佳為藉由對相同的導電膜進行加工而同時形成。另外，導電膜334及導電膜341可以成為一體。此時，至少與顯示部381重疊的部分相當 於被用作觸控感測器的一個電極的導電膜334，可以將其他部分稱為導電膜341。
在此，說明構成觸控感測器的電極的配置。圖10是圖8所示的觸控面板310所包括的一對觸控感測器電極的俯視示意圖。圖10所示的點劃線Z1-Z2對應於圖8所示的顯示部381。
觸控感測器的一個電極的導電膜334在Y方向上延伸地設置。另外，觸控感測器的另一個電極的氧化物半導體膜111在X方向上延伸地設置，包括與導電膜334交叉的區域。此外，較佳為使用相同的導電膜形成導電膜335及導電膜334，但是為了示出功能上的區別，導電膜335以與導電膜334不同的陰影表示。藉由使導電膜335處於電浮動，可以將導電膜334和氧化物半導體膜111中的一個的電位變化藉由導電膜335高效率地傳到導電膜334和氧化物半導體膜111中的另一個，因此可以提高檢測感度。
彩色膜331R、331G及遮光膜332設置在基板372的基板102一側的面上(參照圖8)。另外，以覆蓋彩色膜331R及遮光膜332的方式設置有絕緣膜355。
絕緣膜355被用作防止彩色膜331R及遮光膜332等所包含的雜質擴散在液晶353中的保護層。
間隔物316被設置在絕緣膜119上，具有調整基板102與基板372之間的距離的功能。圖8示出間隔物316與基板372一側的結構物(例如絕緣膜355等)接 觸的例子，但是它們也可以不接觸。另外，在此示出間隔物316設置在基板102一側的例子，也可以設置在基板372一側。例如，可以將間隔物316設置在鄰接的兩個像素之間。另外，也可以使用粒狀間隔物作為間隔物316。作為粒狀間隔物，雖然可以使用二氧化矽等材料，但是較佳為使用有機樹脂或橡膠等具有彈性的材料。此時，有時粒狀間隔物在垂直方向上成為壓扁的形狀。
另外，也可以在導電膜120、絕緣膜119及絕緣膜355等的與液晶353接觸的面上設置有用來控制液晶353的配向的配向膜。
導電膜334及導電膜335的至少與彩色膜331R等重疊的部分使用具有透光性的材料。
另外，當觸控面板310包括透過型液晶顯示裝置時，例如以夾著顯示部381的上下的方式配置兩個未圖示的偏光板。來自配置在偏光板的外側的背光源的光經過偏光板被入射。此時，藉由供應至導電膜120與氧化物半導體膜111之間的電壓控制液晶353的配向。就是說，可以控制經過偏光板射出的光的強度。另外，從背光源入射的光由於彩色膜而被吸收特定的波長區域以外的光，因此被射出的光例如是呈現紅色、藍色或綠色的光。
另外，除了偏光板之外，還可以利用例如圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。藉由圓偏光板可以減少視角依賴性。
在此，作為液晶元件308使用採用FFS模式的元件，本發明的一個實施方式不侷限於此，可採用適用各種模式的液晶元件。例如，可以適用VA(Vertical Alignment：垂直配向)模式、TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切換)模式、FFS模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等的液晶元件。
另外，也可以對觸控面板310使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
另外，液晶元件是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括水平向電場、垂直向電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件 呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，作為液晶材料，可以使用正型液晶和負型液晶中的任一種，根據所適用的模式或設計採用適當的液晶材料即可。
此外，在採用水平電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良、破損。
在本結構實例中，觸控面板310可以利用形成在導電膜334與氧化物半導體膜111之間的電容，檢測出觸摸工作等。就是說，氧化物半導體膜111兼作液晶元件308的一對電極的一個與觸控感測器的一對電極的一個。
在此，對導電膜120及/或導電膜334較佳為使用使可見光透過的導電材料。導電膜120及/或導電膜 334例如使用包含金屬氧化物的導電材料。例如，可以使用後面說明的透光性導電材料中的金屬氧化物。
另外，作為導電膜120及/或導電膜334較佳為使用包含與其他導電膜或半導體層相同的金屬元素的金屬氧化物而形成。尤其是，在對觸控面板310所包括的電晶體的半導體層使用氧化物半導體的情況下，較佳為適用包含該氧化物半導體所含有的金屬元素的導電氧化物。
另外，藉由對導電膜334施加固定電壓，可以遮蔽來自外部的電磁雜訊。例如，當不進行感測時，對導電膜334供應不影響到液晶353的開關的恆電壓即可。例如，可以使用接地電壓、公共電壓或任意的恆電壓。另外，例如可以使導電膜334的電位與氧化物半導體膜111的電位相同。
另外，藉由對導電膜334供應適當的電位，可以減少產生在導電膜120與氧化物半導體膜111之間的電場的方向(電力線的方向)中的厚度方向上的成分，而可以進一步有效地使電場朝向大致垂直於厚度的方向(橫方向)。由此，可以抑制液晶353的配向缺陷，而防止發生漏光等不良現象。
在此，也可以在導電膜334、導電膜335及基板372上方設置用來指頭或觸控筆等被檢測體直接接觸的基板。此時較佳為在基板372和基板102之間設置偏光板或圓偏光板。在此情況下，較佳為在該基板上設置保護層(陶瓷塗層等)。作為保護層，例如可以使用氧化矽、氧 化鋁、氧化釔、釔安定氧化鋯(YSZ)等無機絕緣材料。此外，該基板也可以使用強化玻璃。較佳為使用藉由離子交換法或風冷強化法等被施加物理或化學處理，並且其表面被施加壓應力的強化玻璃。
[各組件]
下面，說明上述的各組件。
[基板]
觸控面板所包括的基板可以使用具有平坦面的材料。作為提取來自顯示元件的光的一側的基板，使用使該光透過的材料。例如，可以使用玻璃、石英、陶瓷、藍寶石以及有機樹脂等的材料。此外，也可以利用使用矽或碳化矽等的單晶半導體基板或多晶半導體基板、以及使用矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板。
當作為基板使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。另外，也可以作為基板使用撓性基板，並在撓性基板上直接形成電晶體或電容器等。
藉由使用厚度薄的基板，可以實現觸控面板 的輕量化及薄型化。再者，藉由使用其厚度允許其具有撓性的基板，可以實現具有撓性的觸控面板。
作為玻璃，例如可以使用無鹼玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等。
作為具有撓性以及對可見光具有透過性的材料，例如可以舉出如下材料：其厚度允許其具有撓性的玻璃、聚酯樹脂諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺-醯亞胺樹脂、聚氯乙烯樹脂或聚四氟乙烯(PTFE)樹脂等。尤其較佳為使用熱膨脹係數低的材料，例如較佳為使用聚醯胺-醯亞胺樹脂、聚醯亞胺樹脂以及PET等。另外，也可以使用將有機樹脂浸滲於玻璃纖維中的基板或將無機填料混合到有機樹脂中來降低熱膨脹係數的基板。由於使用這種材料的基板的重量輕，所以使用該基板的觸控面板也可以實現輕量化。
作為不提取發光的一側的基板，也可以不具有透光性，所以除了上面例舉的基板之外還可以使用使用金屬材料或合金材料的金屬基板、陶瓷基板或半導體基板等。由於金屬材料以及合金材料的熱導電性高，並且容易將熱傳導到密封基板整體，因此能夠抑制觸控面板的局部溫度上升，所以是較佳的。為了獲得撓性或彎曲性，較佳為將金屬基板的厚度設定為10μm以上且200μm以下，更 佳為20μm以上且50μm以下。
對於構成金屬基板的材料沒有特別的限制，例如，較佳為使用鋁、銅、鎳或者鋁合金或不鏽鋼等合金等。
此外，也可以使用使導電性基板的表面氧化或在其表面上形成絕緣膜等進行過絕緣處理的基板。例如，既可以採用旋塗法或浸漬法等塗佈法、電沉積法、蒸鍍法或濺射法等的方法形成絕緣膜，又可以藉由在氧氛圍下放置或加熱，或者採用陽極氧化法等的方法，在基板的表面形成氧化膜。
作為具有撓性的基板，也可以使使用上述材料的層與保護觸控面板的表面免受損傷等的硬塗層(例如，氮化矽層等)或能夠分散按壓力的材質的層(例如，芳族聚醯胺樹脂層等)等層疊。另外，為了抑制水分等導致顯示元件使用壽命降低等，也可以具有低透水性的絕緣膜，諸如氮化矽、氧氮化矽等包含氮及矽的膜或者氧化鋁等包含氮及鋁的膜等。
作為基板也可以使用層疊多個層的基板。特別是，藉由採用具有玻璃層的結構，可以提高對水或氧的阻擋性而提供可靠性高的觸控面板。
例如，可以使用從離顯示元件近的一側層疊有玻璃層、黏合層及有機樹脂層的基板。將該玻璃層的厚度設定為20μm以上且200μm以下，較佳為25μm以上且100μm以下。這種厚度的玻璃層可以同時實現對水或氧的 高阻擋性和撓性。此外，將有機樹脂層的厚度設定為10μm以上且200μm以下，較佳為20μm以上且50μm以下。藉由設置這種有機樹脂層，可以抑制玻璃層的破裂或縫裂來提高機械強度。藉由將這種玻璃材料和有機樹脂的複合材料應用於基板，可以實現可靠性極高的撓性觸控面板。
[電晶體]
電晶體包括：用作閘極電極的導電膜；半導體層；用作源極電極的導電膜；用作汲極電極的導電膜；以及用作閘極絕緣膜的絕緣膜。上面示出採用底閘極型的電晶體的情況。
注意，對本發明的一個實施方式的觸控面板所包括的電晶體的結構沒有特別的限制。例如，可以採用交錯型電晶體或反交錯型電晶體。此外，還可以採用頂閘極型或底閘極型的電晶體結構。
對用於電晶體的半導體材料的結晶性沒有特別的限制，可以使用非晶半導體或具有結晶性的半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。當使用具有結晶性的半導體時可以抑制電晶體的特性劣化，所以是較佳的。
另外，作為用於電晶體的半導體材料，例如可以將第14族元素、化合物半導體或氧化物半導體用於半導體層。典型的是，可以使用包含矽的半導體、包含砷 化鎵的半導體或包含銦的氧化物半導體等。
尤其較佳為對電晶體的形成有通道的半導體適用氧化物半導體。尤其較佳為使用其能帶間隙比矽寬的氧化物半導體。藉由使用能帶間隙比矽寬且載子密度比矽小的半導體材料，可以降低電晶體的關態電流(off-state current)，所以是較佳的。
例如，上述氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。更佳的是，包含表示為In-M-Zn氧化物(M是Al、Ti、Ga、Y、Zr、La、Ce、Sn或Hf等金屬)的氧化物。
作為半導體層，尤其較佳為使用如下氧化物半導體膜：具有多個結晶部，該結晶部的c軸配向於大致垂直於形成有半導體層的表面或半導體層的頂面的方向，並且在相鄰的結晶部間不具有晶界。
這種氧化物半導體因為不具有晶界，所以可以抑制因使顯示面板彎曲時的應力導致在氧化物半導體膜中產生縫裂的情況。因此，可以將這種氧化物半導體適用於將其彎曲而使用的撓性觸控面板等。
另外，藉由作為半導體層使用這種氧化物半導體，可以實現一種電特性變動得到抑制且可靠性高的電晶體。
另外，由於其關態電流低，因此能夠長期間保持藉由電晶體儲存於電容器中的電荷。藉由將這種電晶體用於像素，能夠在保持顯示在各顯示區域的各像素的灰 階的狀態下，停止驅動電路。其結果是，可以實現功耗極小的顯示裝置。
〈氧化物半導體膜〉
氧化物半導體膜110及氧化物半導體膜111較佳為包括至少包含銦(In)、鋅(Zn)及M(M為Al、Ti、Ga、Y、Zr、La、Ce、Sn或Hf等金屬)的表示為In-M-Zn氧化物的膜。另外，為了減少使用該氧化物半導體的電晶體的電特性不均勻，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出在上述表示為M的金屬，此外還有例如鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鎦(Lu)等。
作為構成氧化物半導體膜110及氧化物半導體膜111的氧化物半導體，例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er- Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，氧化物半導體膜110及氧化物半導體膜111也可以具有上述氧化物中的相同的金屬元素。藉由使氧化物半導體膜110及氧化物半導體膜111具有相同的金屬元素，可以降低製造成本。例如，藉由使用由相同的金屬組成的金屬氧化物靶材，可以降低製造成本。另外，藉由使用具有相同的金屬組成的金屬氧化物靶材，也可以共同使用對氧化物半導體膜110及氧化物半導體膜111進行加工時的蝕刻氣體或蝕刻劑。然而，即使氧化物半導體膜110及氧化物半導體膜111具有相同的金屬元素，有時其組成也互不相同。例如，在電晶體及電容元件的製程中，有時膜中的金屬元素脫離而成為不同的金屬組成。
此外，當氧化物半導體膜110是In-M-Zn氧化物時，作為除了Zn和O以外的In和M的原子個數百分比，在將In和M的總和設定為100atomic%的情況下，較佳為In高於25atomic%且M低於75atomic%，更佳為In高於34atomic%且M低於66atomic%。
氧化物半導體膜110的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙寬的氧化物半導體，可以減少電晶體的關態電流。
氧化物半導體膜110的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
當氧化物半導體膜110為In-M-Zn氧化物(M為Al、Ga、Y、Zr、La、Ce或Nd)時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In
Figure 110149445-A0101-12-0042-108
M及Zn
Figure 110149445-A0101-12-0042-109
M。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6等。注意，所形成的氧化物半導體膜110的原子數比分別包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的誤差。
作為氧化物半導體膜110，可以使用載子密度低的氧化物半導體膜。例如，作為氧化物半導體膜110的載子可以使用密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下的載子密度的氧化物半導體膜110。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜110的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到 所需的電晶體的半導體特性。
另外，當氧化物半導體膜110包含第14族元素之一的矽或碳時，氧化物半導體膜110中的氧缺陷增加，會使得氧化物半導體膜110變為n型。因此，將氧化物半導體膜110中的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜110中，利用SIMS測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。因此，較佳為降低氧化物半導體膜110中的鹼金屬或鹼土金屬的濃度。
另外，當氧化物半導體膜110含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果，使用具有含有氮的氧化物半導體的電晶體容易變為常開啟特性。由此，在該氧化物半導體膜中，較佳為儘可能地減少氮，例如將利用SIMS測得的氮濃度較佳為設定為5×1018atoms/cm3以下。
另外，氧化物半導體膜110例如也可以具有非單晶結構。非單晶結構例如包括後面說明的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、後面說明的微晶結 構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
氧化物半導體膜110例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，氧化物半導體膜110也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
另外，可以將矽用於電晶體的形成有通道的半導體。作為矽可以使用非晶矽，尤其較佳為使用具有結晶性的矽。例如，較佳為使用微晶矽、多晶矽、單晶矽等。尤其是，多晶矽與單晶矽相比能夠在低溫下形成，並且其場效移動率比非晶矽高，所以多晶矽的可靠性高。藉由將這樣的多晶半導體用於像素可以提高像素的開口率。另外，即使在以極高的密度具有像素的情況下，也能夠將閘極驅動電路及源極驅動電路與像素形成在同一基板上，從而能夠減少構成電子裝置的部件數量。
[導電膜]
作為電晶體的閘極、源極及汲極、構成觸控面板的各 種佈線及電極等導電膜的材料，可以以單層或疊層使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以上述金屬為主要成分的合金等。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。另外，藉由使用包含錳的銅，可以提高蝕刻時的形狀的控制性，所以是較佳的。
另外，作為透光性導電材料，可以使用氧化銦、銦錫氧化物、銦鋅氧化物(ITO：Indium Tin Oxide)、氧化鋅、添加鎵的氧化鋅等導電性氧化物或石墨烯。或者，可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含該金屬材料的合金材料。或者，還可以使用該金屬材料的氮化物(例如，氮化鈦)等。另外，當使用金屬材料、合金材料(或者它們的氮化物)時，將其形成得薄到具有透光性，即可。此外，可以將上述材料的疊層膜用作導電膜。例如，藉由使用銀和鎂的合金與銦錫氧化物的疊層膜等，可以提高導電性，所以是較佳的。
另外，作為導電膜，較佳為使用與半導體層 相同的氧化物半導體。此時，較佳為以呈現比半導體層的形成有通道的區域低的電阻的方式形成導電膜。
例如，可以將這種導電膜用於氧化物半導體膜111及氧化物半導體膜111a。另外，也可以用於具有透光性的其他導電膜。
[氧化物半導體的電阻率的控制方法]
可用於氧化物半導體膜110、氧化物半導體膜111及氧化物半導體膜111a的氧化物半導體膜是可以根據膜中的氧缺陷及/或膜中的氫、水等雜質的濃度來控制電阻率的半導體材料。因此，藉由選擇對氧化物半導體膜110、氧化物半導體膜111及氧化物半導體膜111a進行增加氧缺陷及/或雜質濃度的處理或者降低氧缺陷及/或雜質濃度的處理，可以控制各氧化物半導體膜電阻率。
明確而言，藉由對用於用作電容器160的電極的氧化物半導體膜111及氧化物半導體膜111a的氧化物半導體膜進行電漿處理，且增加該氧化物半導體膜中的氧缺陷及/或氫、水等雜質，可以實現載子密度高且電阻率低的氧化物半導體膜。此外，藉由以與氧化物半導體膜接觸的方式形成含有氫的絕緣膜，且使氫從該含有氫的絕緣膜，例如絕緣膜118擴散到氧化物半導體膜中，可以實現載子密度高且電阻率低的氧化物半導體膜。氧化物半導體膜111及氧化物半導體膜111a如上所述在增加該膜中的氧缺陷或者使氫擴散到膜中的製程之前被用作半導體， 在上述製程之後被用作導電體。
注意，當進行電漿處理增加該氧化物半導體膜中的氧缺陷時，如果膜的厚度大，膜中的氧缺陷的增加就可能會產生偏差。另外，當使氫從絕緣膜擴散到氧化物半導體膜中時，如果膜的厚度大，膜中的氫、水等雜質的增加就可能會產生偏差。其結果，有時氧化物半導體膜的底面附近的電阻率比膜的頂面附近的電阻率高。由此，在產生上述偏差的情況下，即使氧化物半導體膜的電阻率十分低，也有時當佈線等導電膜與該氧化物半導體膜的底面一側電連接時，該氧化物半導體膜與該導電膜的接觸電阻會增大。另一方面，氧化物半導體膜需要具有薄得用作導電膜的厚度。由此，氧化物半導體膜111及氧化物半導體膜111a的厚度較佳為在膜的厚度方向上不產生電阻率的偏差的厚度。明確而言，該厚度較佳為30nm以上且70nm以下，更佳為50nm以上且70nm以下。
另一方面，藉由設置絕緣膜107、114及116，用作電晶體150的通道區域的氧化物半導體膜110不與含有氫的絕緣膜106、118接觸。藉由對絕緣膜107、114和116中的至少一個適用含有氧的絕緣膜，換言之能夠釋放氧的絕緣膜，可以對氧化物半導體膜110供應氧。被供應氧的氧化物半導體膜110由於膜中或介面的氧缺陷被填補而成為電阻率高的氧化物半導體膜。此外，作為能夠釋放氧的絕緣膜例如可以使用氧化矽膜或氧氮化矽膜。
另外，為了得到電阻率低的氧化物半導體膜，可以採用離子植入法、離子摻雜法、電漿浸沒離子佈植技術等來將氫、硼、磷或氮注入氧化物半導體膜內。
另外，為了得到電阻率低的氧化物半導體膜，可以對該氧化物半導體膜進行電漿處理。作為該電漿處理，典型地可以舉出使用包含選自稀有氣體(He、Ne、Ar、Kr、Xe)、氫和氮中的一種以上的氣體的電漿處理。更明確而言，可以舉出Ar氛圍下的電漿處理、Ar和氫的混合氛圍下的電漿處理、氨氛圍下的電漿處理、Ar和氨的混合氛圍下的電漿處理或氮氛圍下的電漿處理等。
藉由上述電漿處理，在氧化物半導體膜中的發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。該氧缺陷有可能成為產生載子的原因。此外，有時從氧化物半導體膜附近，更明確而言，氫從與氧化物半導體膜的下側或上側接觸的絕緣膜被供應，上述氧缺陷與氫鍵合而產生作為載子的電子。
另一方面，氧缺陷被填補且氫濃度被降低的氧化物半導體膜可以說是高純度本質化或實質上高純度本質化的氧化物半導體膜。在此，“實質上本質”是指氧化物半導體膜的載子密度低於8×1011個/cm3，較佳低於1×1011個/cm3，更佳低於1×1010個/cm3。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源少，所以可以降低載子密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的缺陷能階密度低，因此可以降 低陷阱態密度。
高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度為10μm的元件，在源極電極與汲極電極之間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。因此，將使用上面所述的高純度本質或實質上高純度本質的氧化物半導體膜的氧化物半導體膜110用於通道區域的電晶體150成為電特性變動小且可靠性高的電晶體。
作為絕緣膜118，例如使用含有氫的絕緣膜，換言之能夠釋放氫的絕緣膜，典型為氮化矽膜，由此可以對氧化物半導體膜111供應氫。作為能夠釋放氫的絕緣膜，氫濃度較佳為1×1022atoms/cm3以上。藉由以與氧化物半導體膜111、111a接觸的方式形成上述絕緣膜，可以有效地使氧化物半導體膜111、111a含有氫。如此，藉由改變與氧化物半導體膜110、氧化物半導體膜111、111a接觸的絕緣膜的結構，能夠控制氧化物半導體膜的電阻率。另外，作為絕緣膜106，可以使用與絕緣膜118相同的材料。藉由使用氮化矽作為絕緣膜106，可以抑制從絕緣膜107釋放的氧被供應到閘極電極104而被氧化。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷 時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，與含有氫的絕緣膜接觸地設置的氧化物半導體膜111成為其載子密度比氧化物半導體膜110高的氧化物半導體膜。
在形成有電晶體150的通道區域的氧化物半導體膜110中，較佳為儘可能地減少氫。明確而言，在氧化物半導體膜110中，藉由SIMS測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下。
另一方面，被用作電容器160的電極的氧化物半導體膜111以及被用作電晶體150的第二閘極電極的氧化物半導體膜111a是其氫濃度及/或氧缺陷量比氧化物半導體膜110多，且其電阻率比半導體層低的氧化物半導體膜。氧化物半導體膜111、111a所包含的氫濃度為8×1019atoms/cm3以上、較佳為1×1020atoms/cm3以上、更佳為5×1020atoms/cm3以上。另外，與氧化物半導體膜110相比，氧化物半導體膜111、111a所包含的氫濃度為2倍以上、較佳為10倍以上。另外，氧化物半導體膜111、111a的電阻率較佳為氧化物半導體膜110的電阻率的1×10-8倍以上且低於1×10-1倍，典型的為1×10-3Ωcm以上 且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
〈絕緣膜〉
作為被用作電晶體150的閘極絕緣膜的絕緣膜106、107的每一個，可以使用藉由電漿CVD(CVD：Chemical Vapor Deposition)法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。注意，也可以使用選自上述材料中的單層的絕緣膜，而不採用絕緣膜106、107的疊層結構。
絕緣膜106具有抑制氧透過的障壁膜的功能。例如，當對絕緣膜107、114、116及/或氧化物半導體膜110供應過量氧時，絕緣膜106能夠抑制氧透過。
與用作電晶體150的通道區域的氧化物半導體膜110接觸的絕緣膜107較佳為氧化物絕緣膜，並且該絕緣膜107較佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之，絕緣膜107是能夠釋放氧的絕緣膜。此外，為了在絕緣膜107中設置氧過剩區域，例如在氧氛圍下形成絕緣膜107即可。或者，也可以對成膜後的絕緣膜107引入氧而形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，當絕緣膜106、107使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，藉由使用氧化鉿，與使用氧化矽的情況相比，可以使絕緣膜106、107的厚度變大，由此，可以減少穿隧電流所引起的洩漏電流。亦即，可以實現關態電流小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
注意，在本實施方式中，作為絕緣膜106形成氮化矽膜，作為絕緣膜107形成氧化矽膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量所需要的厚度較大，因此，藉由作為被用作電晶體150的閘極絕緣膜的絕緣膜108包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體150的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體150的靜電破壞。
〈保護絕緣膜〉
作為被用作電晶體150的保護絕緣膜的絕緣膜114、116、118，可以使用藉由電漿CVD法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧 化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。
與被用作電晶體150的通道區域的氧化物半導體膜110接觸的絕緣膜114較佳為氧化物絕緣膜，而使用能夠釋放氧的絕緣膜。能夠釋放氧的絕緣膜換句話說是具有含有超過化學計量組成的氧的區域(氧過剩區域)的絕緣膜。此外，為了在絕緣膜114中設置氧過剩區域，例如，可以在氧氛圍下形成絕緣膜114。或者，也可以對成膜後的絕緣膜114引入氧，形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
藉由作為絕緣膜114使用能夠釋放氧的絕緣膜，可以將氧移動到被用作電晶體150的通道區域的氧化物半導體膜110中，而減少氧化物半導體膜110的氧缺陷量。例如，藉由使用如下絕緣膜可以減少氧化物半導體膜110中的氧缺陷量，在該絕緣膜中利用熱脫附譜分析(以下，稱為TDS分析)測得的膜表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018分子/cm3以上。
此外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵的在g=2.001處出現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為，若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧透過量減少。較佳的 是，在絕緣膜114與氧化物半導體膜110之間的介面的缺陷量較少，典型的是，利用ESR測得的起因於氧化物半導體膜110中的缺陷的在g值為1.89以上且1.96以下處出現的信號的自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。
在絕緣膜114中，有時從外部進入絕緣膜114的氧全部移動到絕緣膜114的外部。或者，有時從外部進入絕緣膜114的氧的一部分殘留在絕緣膜114內部。另外，有時在氧從外部進入絕緣膜114的同時，絕緣膜114所含有的氧移動到絕緣膜114的外部，由此在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經過絕緣膜114而移動到氧化物半導體膜110中。
此外，絕緣膜114可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(Ev_os)與氧化物半導體膜的導帶底的能量(Ec_os)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在TDS分析中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨分子的釋放量為1×1018分子/cm3以上且5×1019分子/cm3以下。注意，該氨釋放量是在進行膜表面溫度為 50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x大於0且2以下，較佳為1以上且2以下)，典型的是NO2或NO在絕緣膜114等中形成能階。該能階位於氧化物半導體膜110的能隙中。由此，當氮氧化物擴散到絕緣膜114與氧化物半導體膜110之間的介面時，有時該能階在絕緣膜114一側俘獲電子。其結果，被俘獲的電子留在絕緣膜114與氧化物半導體膜110之間的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此使絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜110之間的介面附近電子不容易被俘獲。
藉由作為絕緣膜114使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程中的加熱處理，典型的是低於400℃或低於375℃(較佳為340℃以上且360℃以下)的加熱處理，在利用100K以下的ESR對絕緣膜114進行測量而得到的光譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信 號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型地為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x大於0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。亦即，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，利用SIMS對上述氧化物絕緣膜進行測量而得到的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
以與絕緣膜114接觸的方式形成的絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。藉 由加熱，氧的一部分從其氧含量超過化學計量組成的氧化物絕緣膜中脫離。在TDS分析中，其氧含量超過化學計量組成的氧化物絕緣膜的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，在上述TDS中，膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
此外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜110更遠，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
絕緣膜114的厚度可以為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。絕緣膜116的厚度可以為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
另外，因為絕緣膜114、116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構、絕緣膜116的單層結構或三層以上的疊層結構。
被用作電容器160的介電膜的絕緣膜118較 佳為氮化物絕緣膜。氮化矽膜的相對介電常數比氧化矽膜高且為了得到與氧化矽膜相等的靜電容量所需要的厚度較大，因此，藉由作為被用作電容器160的介電膜的絕緣膜118使用氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電容器160的絕緣耐壓的下降並提高絕緣耐壓來抑制電容器160的靜電破壞。另外，絕緣膜118還具有降低被用作電容器160的電極的氧化物半導體膜111的電阻率的功能。
此外，絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜110擴散到外部並能夠防止絕緣膜114、116所包含的氧擴散到外部，還能夠抑制氫、水等從外部侵入氧化物半導體膜110中。注意，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
作為可用於平坦膜、保護層、間隔物等的絕緣材料，例如可以使用丙烯酸樹脂或環氧樹脂等樹脂、具有矽氧烷鍵的樹脂、無機絕緣材料如氧化矽、氧氮化矽、氮氧化矽、氮化矽或氧化鋁等。
[黏合層]
作為黏合層可以使用熱固性樹脂、光硬化性樹脂、雙組分型固化樹脂等固化樹脂。例如可以使用丙烯酸樹脂、聚氨酯以及環氧樹脂、或者具有矽氧烷鍵的樹脂等。
[連接層]
作為連接層，可以使用異方性導電膜(ACF：Anisotropic Conductive Film)、異方性導電膏(ACP：Anisotropic Conductive Paste)等。
[彩色膜]
作為能夠用於彩色膜的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
以上是各組件的說明。
[剖面結構實例2]
圖11示出其一部分的結構與上述結構實例不同的觸控面板的剖面結構實例。另外，下面省略與上述重複的部分的說明，只說明不同之處。
圖11示出在基板372的顯示面一側不設置導電膜334、335、341及FPC375的結構。被用作液晶元件308的共用電極的氧化物半導體膜111也具有觸控感測器的一對電極的功能。明確而言，在一個方向上延伸的氧化物半導體膜111b及與在正交於氧化物半導體膜111b的方向上延伸的導電膜104a電連接的氧化物半導體膜111c被 用作觸控感測器的一對電極。藉由採用上述結構，與圖8所示的結構相比，可以使製程進一步簡單化。另外，氧化物半導體膜111c藉由設置在絕緣膜108、114及116中的開口333與導電膜104a電連接。另外，導電膜104a使用與閘極電極104相同的材料與閘極電極104同時形成。
在此，說明構成觸控感測器的電極的配置。圖12A是圖11所示的觸控面板310所包括的一對觸控感測器電極的俯視示意圖。圖12A所示的點劃線Z3-Z4對應於圖11所示的顯示部381。
觸控感測器的一個電極的氧化物半導體膜111b在Y方向上延伸地設置。另外，觸控感測器的另一個電極的氧化物半導體膜111c藉由開口333與導電膜104a電連接。導電膜104a在X方向上延伸地設置，包括與氧化物半導體膜111b交叉的區域。
另外，也可以作為在一個方向上延伸的導電膜，適用使用與源極電極112a及汲極電極112b相同的材料與它們同時形成的導電膜112(參照圖12B)代替導電膜104a。另外，在圖12B中，示出氧化物半導體膜111b在X方向上延伸地設置且導電膜112在Y方向上延伸地設置的例子。氧化物半導體膜111c藉由設置在絕緣膜118(未圖示)中的開口336與導電膜112電連接。
[其他結構實例]
本發明的一個實施方式不侷限於上面例示出的結構， 可以採用各種結構。
〈週邊電路〉
週邊電路可以不與形成有像素的基板一體地形成。就是說，可以分別形成驅動觸控感測器的電路及驅動像素的電路。另外，可以用一個電路實現這些功能。
另外，也可以用形成有像素的基板上的TFT一體地形成驅動電路，該驅動電路選擇觸控感測器的X方向上的導電膜和Y方向上的導電膜(電極)中的任一個。
另外，也可以將驅動觸控感測器的電路配置在驅動像素的閘極驅動器一側或源極驅動器一側。
另外，較佳為使用IC作為與觸控感測器的X方向上的導電膜或Y方向上的導電膜(電極)電連接的兩個電路中具有檢測功能的電路。此時，較佳為藉由FPC使用該IC控制該導電膜。
〈觸控感測器的導電膜(電極)的材料〉
構成觸控感測器的一對導電膜較佳為使用與構成液晶元件的共用電極或像素電極等相同的材料。
或者，觸控感測器的一對導電膜也可以使用加工為絲網狀的金屬膜(也稱為金屬絲網(metal mesh))。
藉由在觸控感測器的X方向上的導電膜和Y方向上的導電膜(電極)中至少一個的正上或正下設置金 屬膜，可以降低其電阻率。此時，當採用包含金屬氧化物的導電膜及包含金屬的導電膜的疊層結構時，藉由利用使用半色調遮罩的圖案化技術，可以使製程簡單化，所以是較佳的。
〈連接觸控感測器的導電膜(電極)的佈線〉
在觸控感測器的X方向上的導電膜和Y方向上的導電膜交叉的部分中，當使用其他導電膜實現橋結構時，例如，作為該導電膜使用與電晶體的閘極電極相同的平面上的導電膜，將X方向上的導電膜在平行於閘極線的橫方向上設置在整個像素中。或者，作為該導電膜使用與電晶體的源極電極及汲極電極相同的平面上的導電膜，將Y方向上的導電膜在平行於源極線的縱方向上設置在整個像素中。此時，在像素中形成接觸部。另外，也可以作為該導電膜，使用與被用作共用電極的導電膜相同的導電膜或與被用作像素電極的導電膜相同的導電膜。
〈觸控感測器的導電膜(電極)及液晶元件的導電膜(電極)〉
配置在上部的具有狹縫的導電膜(電極)可以被用作像素電極，配置在下部的由多個像素共同使用的導電膜(電極)可以被用作共用電極(也稱為common electrode)。
或者，配置在上部的由多個像素共同使用且 具有狹縫的導電膜(電極)可以被用作共用電極，配置在下部的導電膜(電極)可以被用作像素電極。
另外，可以將觸控感測器的X方向上的導電膜兼作用作像素電極的導電膜或用作共用電極的導電膜。
另外，可以將觸控感測器的Y方向上的導電膜兼作用作像素電極的導電膜或用作共用電極的導電膜。
此外，可以將觸控感測器的X方向上的導電膜用作被供應脈衝電壓的導電膜和檢測電流的導電膜中的任一個。此時，可以將觸控感測器的Y方向上的導電膜用作上述導電膜中的另一個。
被用作共用電極的導電膜既可以採用由多個像素共同使用的結構，又可以例如與使用與電晶體的閘極電極相同面上的導電膜形成的公共佈線電連接。此時，被用作一個共用電極的導電膜可以具有島狀的形狀。
〈相對基板〉
當在對置於設置有電晶體等的基板的基板(相對基板)上設置觸控感測器的X方向上的導電膜或觸控感測器的Y方向上的導電膜時，較佳為將遮光膜設置比該導電膜更靠近可見一側。
另外，當在相對基板上形成TN模式、MVA模式等的液晶元件的一個電極時，較佳為在與設置於相對基板上的觸控感測器的導電膜重疊的部分中使該電極具有狹縫。
另外，當諸如FFS模式或IPS模式等，將一對電極形成在設置有電晶體等的基板上時，也可以將控制液晶的配向的導電膜設置在相對基板上。此時，也較佳為在與觸控感測器的導電膜重疊的部分中使該控制液晶的配向的導電膜具有狹縫。
〈驅動方法〉
作為觸控感測器的驅動方法，例如可以使用如下方法：在驅動像素時的一個水平期間(一個閘極線選擇期間)與其他水平期間之間進行相對應的行的感測(掃描)的方法。另外，也可以將一個圖框期間分為兩個，其上半進行所有像素的寫入，其下半進行感測。
[電晶體及電容器等的製造方法]
接著，參照圖25A至圖28說明構成圖8所示的觸控面板310所包括的電晶體150、電容器160及液晶元件308的一對電極(氧化物半導體膜111及導電膜120)的製造方法的一個例子。
首先，在基板102上形成閘極電極104。然後，在基板102及閘極電極104上形成包括絕緣膜106、107的絕緣膜108(參照圖25A)。
基板102、閘極電極104及絕緣膜106、107可以使用從上述材料中選擇的材料。另外，在本實施方式中，作為基板102使用玻璃基板，作為閘極電極104使用 導電膜的鎢膜，作為絕緣膜106使用能夠釋放氫的氮化矽膜，作為絕緣膜107使用能夠釋放氧的氧氮化矽膜。
閘極電極104可以在基板102上形成導電膜之後以殘留該導電膜的所希望的區域的方式進行圖案化，然後對不需要的區域進行蝕刻來形成。
接著，在絕緣膜108上的與閘極電極104重疊的位置上形成氧化物半導體膜110(參照圖25B)。
氧化物半導體膜110可以使用從上述材料中選擇的材料。另外，在本實施方式中，作為氧化物半導體膜110使用In-Ga-Zn氧化物膜(使用In：Ga：Zn=1：1：1.2[原子數比]的金屬靶材)。
氧化物半導體膜110可以在絕緣膜108上形成氧化物半導體膜之後以殘留該氧化物半導體膜的所希望的區域的方式進行圖案化，然後對不需要的區域進行蝕刻來形成。
較佳為在形成氧化物半導體膜110之後進行加熱處理。在如下條件下進行該加熱處理即可：以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以350℃以上且450℃以下的溫度，採用惰性氣體氛圍、包含10ppm以上的氧化性氣體的氛圍或減壓氛圍。此外，也可以在惰性氣體氛圍中進行加熱處理之後，在包含10ppm以上的氧化性氣體的氛圍中進行加熱處理以填補從氧化物半導體膜110釋放的氧。藉由此時進行加熱處理，可以從絕緣膜106、107和氧化物半 導體膜110中的至少一個去除水及氫等雜質。此外，該加熱處理也可以在將氧化物半導體膜110加工為島狀之前進行。
為了使將氧化物半導體膜110用作通道區域的電晶體150具有穩定的電特性，有效的是降低氧化物半導體膜110內的雜質以使氧化物半導體膜110變為本質或實質上本質。
接著，在絕緣膜108及氧化物半導體膜110上形成導電膜，以殘留該導電膜的所希望的區域的方式進行圖案化，然後對不需要的區域進行蝕刻，來在絕緣膜108及氧化物半導體膜110上形成源極電極112a及汲極電極112b(參照圖25C)。
源極電極112a及汲極電極112b可以使用從上述材料中選擇的材料。另外，在本實施方式中，作為源極電極112a及汲極電極112b採用鎢膜、鋁膜及鈦膜的三層結構。
另外，也可以在形成源極電極112a及汲極電極112b之後，對氧化物半導體膜110的表面進行洗滌。作為洗滌方法，例如可以舉出使用磷酸等藥液的洗滌。藉由使用磷酸等藥液進行洗滌，可以去除附著於氧化物半導體膜110表面的雜質(例如，包含在源極電極112a及汲極電極112b中的元素等)。注意，不一定必須進行該清洗，根據情況可以不進行該清洗。
在形成源極電極112a及汲極電極112b的製 程和上述洗滌製程中的一個或兩個中，有時氧化物半導體膜110的不由源極電極112a及汲極電極112b覆蓋而露出的區域變薄。
接著，在絕緣膜108、氧化物半導體膜110、源極電極112a及汲極電極112b上形成絕緣膜114、116。接著，以殘留絕緣膜114、116的所希望的區域的方式進行圖案化，然後對不需要的區域進行蝕刻，來形成開口141(參照圖25D)。
較佳的是，在形成絕緣膜114之後，在不暴露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上而連續地形成絕緣膜116，由此可以減少絕緣膜114與絕緣膜116的介面處的來源於大氣成分的雜質濃度，並且可以使包含於絕緣膜114、116中的氧移動到氧化物半導體膜110中，從而可以降低氧化物半導體膜110中的氧缺陷的量。
在絕緣膜116的形成製程中，絕緣膜114被用作氧化物半導體膜110的保護膜。因此，可以在減少對氧化物半導體膜110造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
絕緣膜114、116可以使用從上述材料中選擇的材料。另外，在本實施方式中，作為絕緣膜114、116，可以使用能夠釋放氧的氧氮化矽膜。
較佳為在形成絕緣膜114、116之後進行加熱 處理(以下，稱為第一加熱處理)。藉由第一加熱處理，可以降低包含於絕緣膜114、116的氮氧化物。此外，藉由第一加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜110以降低氧化物半導體膜110中的氧缺陷的量。
將第一加熱處理的溫度典型地設定為低於400℃，較佳為低於375℃，進一步較佳為150℃以上且350℃以下。第一加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等，並可以使用電爐、RTA(Rapid Thermal Anneal：快速熱退火)裝置等進行該加熱處理。
以使汲極電極112b露出的方式形成開口141。作為開口141的形成方法，例如可以使用乾蝕刻法。注意，對於開口141的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。另外，有時由於形成開口141的蝕刻製程而可以減少汲極電極112b的厚度。
接著，以覆蓋開口141的方式在絕緣膜116上形成成為氧化物半導體膜111、111a的氧化物半導體膜(參照圖26A、圖26B)。
圖26A是在絕緣膜116上形成氧化物半導體膜時的成膜裝置內部的剖面示意圖。在圖26A中，作為成 膜裝置使用濺射裝置，示意性地示出設置在該濺射裝置中的靶材193及形成在靶材193的下方的電漿194。
首先，當形成氧化物半導體膜時，在包含氧氣體的氛圍下產生電漿。此時，氧添加在成為氧化物半導體膜的被形成面的絕緣膜116中。另外，當形成氧化物半導體膜時，除了氧氣體以外，還可以混有惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。例如，較佳的是，使用氬氣體和氧氣體，使氧氣體的流量比氬氣體大。藉由增加氧氣體的流量，可以對絕緣膜116適當地添加氧。作為一個例子，在如下條件下形成氧化物半導體膜即可：在沉積氣體整體中氧氣體所占的比率為50%以上且100%以下，較佳為80%以上且100%以下。
在圖26A中，以虛線的箭頭示意性地表示對絕緣膜116添加的氧或過量氧。
形成氧化物半導體膜時的基板溫度為室溫以上且低於340℃，較佳為室溫以上且300℃以下，更佳為100℃以上且250℃以下，進一步較佳為100℃以上且200℃以下。藉由進行加熱來形成氧化物半導體膜，可以提高氧化物半導體膜的結晶性。另一方面，當作為基板102使用大型玻璃基板(例如，第六代至第十代)時，在形成氧化物半導體膜時的基板溫度為150℃以上且低於340℃的情況下，基板102有可能變形(應變或翹曲)。因此，在使用大型玻璃基板的情況下，藉由將形成氧化物半導體膜時的基板溫度設定為100℃以上且低於150℃，可以抑制玻璃 基板的變形。
該氧化物半導體膜可以使用從上述材料中選擇的材料。另外，在本實施方式中，藉由使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：3：6[原子數比])的濺射法形成氧化物半導體膜。
接著，藉由將該氧化物半導體膜加工為所希望的形狀，形成島狀的氧化物半導體膜111、111a(參照圖26C)。
氧化物半導體膜111、111a可以在絕緣膜116上形成氧化物半導體膜之後以殘留該氧化物半導體膜的所希望的區域的方式進行圖案化，然後對不需要的區域進行蝕刻來形成。
接著，在絕緣膜116及氧化物半導體膜111、111a上形成絕緣膜118(參照圖27A)。
絕緣膜118包含氫和氮中的一個或兩個。作為絕緣膜118，例如較佳為使用氮化矽膜。絕緣膜118例如可以藉由濺射法或PECVD法形成。例如，當藉由PECVD法形成絕緣膜118時，使基板溫度低於400℃，較佳為低於375℃，更佳為180℃以上且350℃以下。藉由將形成絕緣膜118時的基板溫度設定為上述範圍，可以形成緻密的膜，所以是較佳的。另外，藉由將形成絕緣膜118時的基板溫度設定為上述範圍，可以使絕緣膜114、116中的氧或過量氧移動到氧化物半導體膜110中。
在形成絕緣膜118之後，也可以進行與上述 第一加熱處理同等的加熱處理(以下，稱為第二加熱處理)。如此，在當形成成為氧化物半導體膜111、111a的氧化物半導體膜時對絕緣膜116添加氧之後，藉由以低於400℃的溫度，較佳為以低於375℃的溫度，更佳為以180℃以上且350℃以下的溫度進行加熱處理，可以使絕緣膜116中的氧或過量氧移動到氧化物半導體膜110中，從而可以填補氧化物半導體膜110中的氧缺陷。
在此，參照圖28對向氧化物半導體膜110移動的氧進行說明。圖28為示出因形成絕緣膜118時的基板溫度(典型的是低於375℃)或者形成絕緣膜118後的第二加熱處理(典型的是低於375℃)而向氧化物半導體膜110移動的氧的模型圖。注意，在圖28中，由虛線的箭頭表示向氧化物半導體膜110移動的氧(氧自由基、氧原子或者氧分子)。另外，圖28是示出形成絕緣膜118之後的電晶體150附近的剖面圖。
當氧從接觸於圖28所示的氧化物半導體膜110的膜(在此，為絕緣膜107及絕緣膜114)移動到氧化物半導體膜110時，氧缺陷被填補。尤其是，在本發明的一個實施方式的觸控面板中，在藉由濺射法形成成為氧化物半導體膜110的氧化物半導體膜時，由於使用氧氣體對絕緣膜107添加氧，因此絕緣膜107包含過量氧區域。另外，在藉由濺射法形成成為氧化物半導體膜111的氧化物半導體膜時，由於使用氧氣體對絕緣膜116添加氧，所以絕緣膜116具有過量氧區域。由此，由於氧化物半導體 膜110夾在該包含過量氧區域的絕緣膜之間，所以被有效地填補氧缺陷。
另外，在絕緣膜107之下設置有絕緣膜106，在絕緣膜114、116之上設置有絕緣膜118。藉由使用氧透過性低的材料，例如，氮化矽等形成絕緣膜106、118，可以將絕緣膜107、114、116所包含的氧封閉在氧化物半導體膜110一側，所以可以有效地將氧移動到氧化物半導體膜110。此外，絕緣膜118也具有防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到包括在電晶體150中的氧化物半導體膜110中的效果。
絕緣膜118包含氫和氮中的一個或兩個。由此，藉由形成絕緣膜118，可以對接觸於絕緣膜118的氧化物半導體膜111、111a添加氫和氮中的一個或兩個，因此其載子密度得到提高而可以被用作氧化物導電膜。
注意，由於氧化物半導體膜111、111a的電阻率的降低，在圖26C和圖27A中使用不同的陰影表示氧化物半導體膜111、111a。另外，在此電晶體150完成了。
氧化物半導體膜111、111a的電阻率至少低於氧化物半導體膜110，較佳為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
接著，在絕緣膜118上形成絕緣膜119，以殘留所希望的區域的方式對絕緣膜118、119進行圖案化，然後對不需要的區域進行蝕刻，來形成開口142(參照圖 27B)。
絕緣膜119可以使用從上述材料中選擇的材料。另外，在本實施方式中，作為絕緣膜119，可以使用丙烯酸樹脂。
以使汲極電極112b露出的方式形成開口142。作為開口142的形成方法，例如可以使用乾蝕刻法。注意，對於開口142的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。另外，有時由於形成開口142的蝕刻製程而可以減少汲極電極112b的厚度。
另外，也可以不進行上述形成開口141的製程而在形成開口142的製程中在絕緣膜114、116、118、119中形成開口。藉由採用這樣的製程，可以縮短本發明的一個實施方式的觸控面板的製程，因此可以抑制製造成本。
接著，以覆蓋開口142的方式在絕緣膜119上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻來形成導電膜120(參照圖27C)。
可以使用從上述列舉的材料選擇的材料形成導電膜120。在本實施方式中，作為導電膜120使用銦錫氧化物。
藉由導電膜120的形成，而製造電容器160。電容器160具有在一對電極之間夾著介電層的結構，一對 電極中的一個是氧化物半導體膜111，另一個是導電膜120。絕緣膜118、119被用作電容器160的介電層。
藉由上述步驟，可以製造構成圖8所示的觸控面板310所包括的電晶體150、電容器160及液晶元件308的一對電極。
在圖27C中示出設置有絕緣膜119的結構，但是也可以不設置絕緣膜119(參照圖29A)。此時，絕緣膜118被用作電容器160的介電層。另外，電晶體150也可以採用沒有設置閘極電極104且氧化物半導體膜111a被用作第一閘極電極的結構(參照圖29B)。圖29B的與圖27C不同之處在於：沒有設置閘極電極104及絕緣膜106。圖29B所示的電晶體150是所謂的頂閘極型電晶體。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
[結構實例2]
在本結構實例中示出使用有機EL元件作為觸控面板所包括的顯示元件的例子。
[剖面結構實例1]
以下，參照圖式說明本發明的一個實施方式的觸控面板的剖面結構實例。另外，下面省略與上述重複的部分的說明，只說明不同之處。
圖13所示的觸控面板320在顯示部381中包括發光元件280。發光元件280包括導電膜120、EL層281及導電膜282。導電膜120被用作反射膜，藉由設置在絕緣膜114、116、118及119中的開口與電晶體150的汲極電極112b電連接。導電膜282可以被稱為下部電極。導電膜282使用使可見光透過的材料。另外，導電膜282也可以被用作半發射膜。導電膜282可以被稱為上部電極。藉由在導電膜120與導電膜282之間施加電壓，可以將EL層281所包括的發光層呈現的光藉由設置在基板372上的彩色膜(例如，彩色膜331R)取出。圖13所示的觸控面板320具備所謂的頂部發射型的顯示裝置。另外，對發光元件280的具體結構將在實施方式4中進行說明。
在絕緣膜119上設置有用作分隔壁的絕緣膜391。絕緣膜391以與所相鄰的兩個像素的導電膜120的端部重疊的方式設置。EL層281設置在導電膜120及絕緣膜391上。另外，導電膜282以至少與導電膜120重疊的方式設置在EL層281上。例如，在圖13所示的觸控面板320中，導電膜282具有開口385，該開口385設置於與在一個方向上所相鄰的兩個像素所包括的兩個導電膜120的間隙重疊的位置上。另外，導電膜282可以在包括一個方向上所相鄰的多個像素(例如30個像素，60個像素)的每個塊中包括與在一個方向上所相鄰的兩個像素所包括的兩個導電膜120的間隙重疊的位置上的開口385。
另外，在絕緣膜116上的與開口385重疊的位置上設置有氧化物半導體膜111。藉由使用與被用作電晶體150的第二閘極電極的氧化物半導體膜111a相同的材料，可以與氧化物半導體膜111a同時形成氧化物半導體膜111，因此可以使製程簡單化。
觸控面板320所包括的觸控感測器由設置在基板372上的導電膜334及設置在基板102上的氧化物半導體膜111構成。藉由利用形成在導電膜334與氧化物半導體膜111之間的電容，可以檢測出被檢測體的接觸或接近。
在此，說明構成觸控感測器的電極的配置。圖14是圖13所示的觸控面板320所包括的一對觸控感測器電極的俯視示意圖。圖14所示的點劃線Z5-Z6對應於圖13所示的顯示部381。
觸控感測器的一個電極的導電膜334在Y方向上延伸地設置。另外，觸控感測器的另一個電極的氧化物半導體膜111在X方向上延伸地設置，包括與導電膜334交叉的區域。此外，導電膜334可以在X方向上延伸地設置，氧化物半導體膜111可以在Y方向上延伸地設置。
在觸控面板320中，使用密封材料151將基板102與基板372貼合。由基板102、基板372及密封材料151圍繞的區域是中空，該區域也可以由密封材料填充。另外，在彩色膜331R、331G及遮光膜332上沒有設 置絕緣膜，但是也可以設置上述被用作保護層的絕緣膜355。
在圖13中，示出由多個像素共同使用EL層281的發光元件280的結構，但是也可以將EL層281設置在每個像素中(參照圖15)。在此情況下，可以將包括如下發光層的EL層281設置在每個像素中，該發光層呈現適合於對各像素被要求的發光顏色的光。另外，也可以沒有設置彩色膜(例如彩色膜331R、331G等)。
[剖面結構實例2]
圖16示出其一部分的結構與圖13不同的觸控面板的剖面結構實例。另外，下面省略與上述重複的部分的說明，只說明不同之處。
圖16示出在基板372的顯示面一側不設置導電膜334、341及FPC375的結構。使用與電晶體150的第二閘極電極相同材料而同時形成的氧化物半導體膜111具有觸控感測器的一對電極的功能。明確而言，在一個方向上延伸的氧化物半導體膜111b(未圖示)及與在正交於氧化物半導體膜111b的方向上延伸的導電膜104a電連接的氧化物半導體膜111c被用作觸控感測器的一對電極。藉由採用上述結構，與圖13所示的結構相比，可以使製程進一步簡單化。另外，氧化物半導體膜111c藉由設置在絕緣膜108、114及116中的開口333與導電膜104a電連接。另外，導電膜104a使用與閘極電極104相 同的材料與閘極電極104同時形成。
在此，說明構成觸控感測器的電極的配置。圖17是圖16所示的觸控面板320所包括的一對感測器電極的俯視示意圖。圖17所示的點劃線Z7-Z8對應於圖16所示的顯示部381。
觸控感測器的一個電極的氧化物半導體膜111b在Y方向上延伸地設置。另外，觸控感測器的另一個電極的氧化物半導體膜111c藉由開口333與導電膜104a電連接。導電膜104a在X方向上延伸地設置，包括與氧化物半導體膜111b交叉的區域。
另外，也可以將被用作構成發光元件280的一個電極的導電膜282用作觸控感測器的另一個電極。在圖18所示的觸控面板320中，觸控感測器的一個電極的氧化物半導體膜111在X方向上延伸地設置。導電膜282在Y方向上延伸地設置，包括與氧化物半導體膜111交叉的區域。圖19是圖18所示的觸控面板320所包括的一對觸控感測器電極的俯視示意圖，圖19所示的點劃線Z9-Z10對應於圖18所示的顯示部381。導電膜282所包括的開口385延伸在與氧化物半導體膜111的延伸方向正交的方向上，開口385的一部分與氧化物半導體膜111重疊。
[剖面結構實例3]
圖20示出其一部分的結構與上述結構實例不同的觸控面板的剖面結構實例。另外，下面省略與上述重複的部 分的說明，只說明不同之處。
圖20所示的觸控面板320在顯示部381中包括發光元件280。發光元件280包括導電膜285、EL層281及導電膜286。導電膜285藉由設置在絕緣膜114、116、118及119中的開口與電晶體150的汲極電極112b電連接。導電膜285使用使可見光透過的材料。另外，導電膜285也可以被用作半發射膜。導電膜286被用作反射膜。藉由在導電膜285與導電膜286之間施加電壓，可以將EL層281所包括的發光層呈現的光藉由設置在基板102上的彩色膜(例如，彩色膜331R)取出。圖20所示的觸控面板320具備所謂的底部發射型的顯示裝置。
遮光膜332、彩色膜331R、331G設置在絕緣膜118上。遮光膜332與絕緣膜391重疊。彩色膜331R、331G與導電膜285重疊。在導電膜285上依次設置有EL層281、導電膜286。
導電膜334、341及FPC375設置在基板102的顯示面一側(與基板372相反的一側)。使用導電膜334及氧化物半導體膜111作為一對電極，而構成觸控面板320所包括的觸控感測器。藉由將導電膜334設置在基板102的顯示面一側，可以採用在一對電極之間沒有夾住其他導電膜(例如，導電膜285、導電膜286等)的結構。另外，由於氧化物半導體膜111使可見光透過，所以可以將氧化物半導體膜111設置在與發光元件280所呈現的光的路徑的導電膜285重疊的位置上。由此，可以將氧 化物半導體膜111形成得大面積，因此可以增大觸控感測器的電容值。
在此，說明構成觸控感測器的電極的配置。圖21是圖20所示的觸控面板320所包括的一對觸控感測器電極的俯視示意圖。圖21所示的點劃線Z11-Z12對應於圖20所示的顯示部381。
觸控感測器的一個電極的導電膜334在Y方向上延伸地設置。另外，觸控感測器的另一個電極的氧化物半導體膜111在X方向上延伸地設置，包括與導電膜334交叉的區域。此外，導電膜334可以在X方向上延伸地設置，氧化物半導體膜111可以在Y方向上延伸地設置。
在圖20中，示出由多個像素共同使用EL層281的發光元件280的結構，但是也可以將EL層281設置在每個像素中(參照圖22)。在此情況下，可以將包括如下發光層的EL層281設置在每個像素中，該發光層呈現適合於對各像素要求的發光顏色的光。另外，也可以不設置彩色膜(例如彩色膜331R、331G等)。
[剖面結構實例4]
圖23示出其一部分的結構與圖20不同的觸控面板的剖面結構實例。另外，下面省略與上述重複的部分的說明，只說明不同之處。
圖23示出在基板102的顯示面一側不設置導 電膜334、341及FPC375的結構。使用與電晶體150的第二閘極電極相同材料而同時形成的氧化物半導體膜111具有觸控感測器的一對電極的功能。明確而言，在一個方向上延伸的氧化物半導體膜111b及與在正交於氧化物半導體膜111b的方向上延伸的導電膜104a電連接的氧化物半導體膜111c被用作觸控感測器的一對電極。藉由採用上述結構，與圖20所示的結構相比，可以使製程進一步簡單化。另外，氧化物半導體膜111c藉由設置在絕緣膜108、114及116中的開口333與導電膜104a電連接。另外，導電膜104a使用與閘極電極104相同的材料與閘極電極104同時形成。藉由將導電膜104a設置在與遮光膜332重疊的位置上，可以在保持像素的開口率的同時構成觸控感測器的一對電極，所以是較佳的。
在此，說明構成觸控感測器的電極的配置。圖24是圖23所示的觸控面板320所包括的一對觸控感測器電極的俯視示意圖。圖24所示的點劃線Z13-Z14對應於圖23所示的顯示部381。
觸控感測器的一個電極的氧化物半導體膜111b在Y方向上延伸地設置。另外，觸控感測器的另一個電極的氧化物半導體膜111c藉由開口333與導電膜104a電連接。導電膜104a在X方向上延伸地設置，包括與氧化物半導體膜111b交叉的區域。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，對可用於本發明的一個實施方式的液晶顯示裝置的電晶體及電容器的氧化物半導體的例子進行說明。以下，對氧化物半導體的結構進行說明。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導 體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。另外，也可以換句話說為非晶結構的鍵角不固定，具有短程有序性而不具有長程有序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界 (grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖30A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖30B示出將圖30A中的區域(1)放大的Cs校正高解析度TEM影像。由圖30B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖30B所示，CAAC-OS具有特有的原子排列。圖30C是以輔助線示出特有的原子排列的圖。由圖30B和圖30C可知，一個顆粒的尺寸為1nm以上或3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為推積磚塊或塊體的結構(參照圖30D)。在圖30C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖30D所示的區域5161。
此外，圖31A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖31B、圖31C和圖31D分別示出將圖31A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖31B、圖31C和圖31D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖32A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中， 在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖32B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖32C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖33A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖33B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖33B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸 不具有配向性。可以認為圖33B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖33B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
另外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度低於8×1011個/cm3，較佳低於1×1011個/cm3，更佳低於1×1010個/cm3且為1×10-9個/cm3以上的氧化物半導體。將這樣的氧化物 半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定的特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒的尺寸大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒的尺寸大(例如，50nm以上)的電子射線對 nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到結晶定向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖34示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖34可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖34中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可 知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖34中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
另外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半 導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈CAAC-OS的成膜方法〉
以下，對CAAC-OS的成膜方法的一個例子進行說明。圖35是成膜室內的示意圖。CAAC-OS可以利用濺射法形成。
如圖35所示，基板5220與靶材5230彼此相對地配置。在基板5220與靶材5230之間有電漿5240。另外，在基板5220下部設置有加熱機構5260。雖然未圖示，但是靶材5230被貼合到底板上。在隔著底板與靶材5230相對的位置配置有多個磁鐵。利用磁鐵的磁場提高沉積速度的濺射法被稱為磁控濺射法。
基板5220與靶材5230的距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。成膜室內幾乎被 沉積氣體(例如，氧、氬或包含5vol%以上的氧的混合氣體)充滿，並且成膜室內的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，藉由對靶材5230施加一定程度以上的電壓，開始放電且確認到電漿5240。由磁場在靶材5230附近形成高密度電漿區域。在高密度電漿區域中，因沉積氣體的離子化而產生離子5201。離子5201例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
靶材5230具有包括多個晶粒的多晶結構，其中至少一個晶粒包括劈開面。作為一個例子，圖36A至圖36C示出靶材5230所包含的InMZnO4(元素M例如是Al、Ga、Y或Sn)的結晶結構。圖36A是從平行於b軸的方向觀察時的InMZnO4的結晶結構。在InMZnO4結晶中，由於氧原子具有負電荷，在靠近的兩個M-Zn-O層之間產生斥力。因此，InMZnO4結晶在靠近的兩個M-Zn-O層之間具有劈開面。
在高密度電漿區域產生的離子5201由電場向靶材5230一側被加速而碰撞到靶材5230。此時，作為平板狀或顆粒狀的濺射粒子的顆粒5200從劈開面剝離(參照圖35)。顆粒5200是被圖36A所示的兩個劈開面夾著的部分。因此，可知若只將顆粒5200抽出，其剖面則成為如圖36B所示的那樣，其頂面則成為如圖36C所示的那樣。另外，顆粒5200的結構有時會因離子5201碰撞的衝擊而產生畸變。
顆粒5200是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。或者，顆粒5200是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意，顆粒5200的平面的形狀不侷限於三角形或六角形。例如，有時為組合多個三角形的形狀。例如，有時也成為組合兩個三角形(例如，正三角形)而成的四角形(例如，菱形)。
顆粒5200的厚度取決於沉積氣體的種類等。例如，顆粒5200的厚度為0.4nm以上且1nm以下，較佳為0.6nm以上且0.8nm以下。另外，例如，顆粒5200的寬度為1nm以上且100nm以下，較佳為2nm以上且50nm以下，更佳為3nm以上且30nm以下。例如，使離子5201碰撞到具有In-M-Zn氧化物的靶材5230。由此，具有M-Zn-O層、In-O層及M-Zn-O層的三層的顆粒5200剝離。此外，隨著顆粒5200的剝離，粒子5203也從靶材5230被彈出。粒子5203具有一個原子或幾個原子的集合體。由此，粒子5203也可以稱為原子狀粒子(atomic particles)。
顆粒5200有時在經過電漿5240時其表面帶負電或正電。例如，顆粒5200有時從電漿5240中的O2-接收負電荷。其結果，有時顆粒5200的表面的氧原子帶負電。此外，顆粒5200有時在經過電漿5240時，藉由與電漿5240中的銦、元素M、鋅或氧等鍵合而生長。
經過電漿5240的顆粒5200及粒子5203到達 基板5220的表面。此外，粒子5203的一部分由於質量小所以有時藉由真空泵等排出到外部。
接著，參照圖37A至圖37F說明在基板5220的表面沉積的顆粒5200及粒子5203。
首先，第一個顆粒5200沉積在基板5220上。由於顆粒5200是平板狀，所以以其平面一側朝向基板5220的表面的方式沉積。此時，顆粒5200的基板5220一側的表面的電荷穿過基板5220釋放。
接著，第二個顆粒5200到達基板5220。此時，由於已沉積的顆粒5200的表面及第二個顆粒5200的表面帶電荷，所以互相排斥。其結果，第二個顆粒5200避開已沉積的顆粒5200上，而以其平面一側朝向基板5220的表面的方式在離第一個顆粒5200較遠的部分沉積。藉由反復進行上述沉積，在基板5220的表面沉積無數個顆粒5200，該沉積的厚度相當於一層。此外，在顆粒5200之間產生未沉積顆粒5200的區域(參照圖37A)。
接著，從電漿接收能量的粒子5203到達基板5220的表面。粒子5203不能沉積在顆粒5200的表面等活性區域。由此，粒子5203移動到顆粒5200沒有沉積的區域，並附著於顆粒5200的側面。藉由因從電漿接收的能量使粒子5203的鍵合處於活性狀態，粒子5203在化學上與顆粒5200鍵合，而形成橫向生長部5202(參照圖37B)。
並且，橫向生長部5202在橫向方向上生長(也稱為橫向生長)，由此將顆粒5200之間連結(參照圖37C)。如此，直到填滿未沉積顆粒5200的區域為止形成橫向生長部5202。該機制類似於原子層沉積(ALD：Atomic Layer Deposition)法的沉積機制。
因此，當顆粒5200朝向彼此不同的方向而沉積時，藉由粒子5203一邊橫向生長一邊填入顆粒5200間，因此不會形成明確的晶界。此外，由於在顆粒5200間粒子5203平滑地連接，所以形成與單晶及多晶都不同的結晶結構。換言之，形成在微小的結晶區域(顆粒5200)間具有應變的結晶結構。如此，由於填入結晶區域間的區域為應變的結晶區域，所以可以認為將該區域稱為非晶結構是不適當的。
接著，新的顆粒5200以其平面一側朝向基板5220的表面的方式沉積(參照圖37D)。藉由以填入未沉積顆粒5200的區域的方式粒子5203沉積，形成橫向生長部5202(參照圖37E)。如此，粒子5203附著於顆粒5200的側面，橫向生長部5202進行橫向生長，由此使第二層顆粒5200之間連結(參照圖37F)。直到第m層顆粒5200(m是2以上的整數)為止繼續成膜，形成具有疊層體的薄膜結構。
此外，顆粒5200的沉積機制根據基板5220的表面溫度等而變化。例如，在基板5220的表面溫度較高時，顆粒5200在基板5220的表面發生遷移。其結果， 由於顆粒5200之間直接連接而不夾著粒子5203的比例增加，所以成為配向性更高的CAAC-OS。在形成CAAC-OS時的基板5220的表面溫度為室溫以上且低於340℃，較佳為室溫以上且300℃以下，更佳為100℃以上且250℃以下，進一步較佳為100℃以上且200℃以下。因此，即使作為基板5220使用第八代以上的大面積基板，也幾乎不產生起因於CAAC-OS的形成的翹曲等。
另一方面，在基板5220的表面溫度較低時，顆粒5200在基板5220的表面不容易發生遷移。其結果，由於顆粒5200的堆積而成為配向性低的nc-OS等。在nc-OS中，由於顆粒5200帶負電，有可能顆粒5200以彼此隔有一定間隔的方式沉積。因此，雖然nc-OS的配向性較低，但因其略有規律性，所以與非晶氧化物半導體相比具有緻密的結構。
在CAAC-OS中，當顆粒彼此之間的間隙極小時，有時形成有一個大顆粒。在一個大顆粒內具有單晶結構。例如，從頂面看來大顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。
如上述成膜模型那樣，可以認為顆粒沉積於基板的表面。即使被形成面不具有結晶結構，也能夠形成CAAC-OS，由此可以說與磊晶生長不同的生長機制的上述成膜模型是很妥當的。此外，由於上述成膜模型，因此可知CAAC-OS及nc-OS在大面積的玻璃基板等上也能夠均 勻地進行成膜。例如，即使基板的表面(被形成面)結構為非晶結構(例如非晶氧化矽)，也能夠形成CAAC-OS。
此外，可知即使在基板的表面(被形成面)為凹凸狀的情況下，顆粒也沿著其形狀排列。
此外，根據上述成膜模型可知，可以以如下方式形成結晶性高的CAAC-OS。首先，為了延長平均自由徑，在更高的真空狀態下進行成膜。接著，為了減少基板附近的損傷，減小電漿的能量。接著，對被形成面施加熱量，每次電漿造成損傷，修復該損傷。
另外，上述成膜模型不侷限於如下情況：具有如靶材包括多個晶粒的In-M-Zn氧化物那樣的複合氧化物的多晶結構，任何晶粒具有劈開面。例如，可以適用於使用包含氧化銦、元素M的氧化物及氧化鋅的混合物靶材的情況。
因為混合物靶材沒有劈開面，所以在被濺射時原子狀粒子從靶材剝離。在成膜時，在靶材附近形成有電漿的強電場區域。因此，由於電漿的強電場的作用，而從靶材剝離的原子狀粒子連結並在橫向方向上生長。例如，首先原子狀粒子的銦連結並在橫向方向上生長，成為由In-O層構成的奈米晶。接著，以補充由In-O層構成的奈米晶的方式其上下與M-Zn-O層鍵合。如此，即使使用混合物靶材，也有可能形成顆粒。因此，在使用混合物靶材的情況下，也可以適用上述成膜模型。
注意，當在靶材附近沒有形成電漿的強電場區域時，只從靶材剝離的原子狀粒子沉積在基板表面上。在此情況下，也有時在基板表面上原子狀粒子在橫向方向上生長。但是，原子狀粒子的方向互不相同，因此在所得到的薄膜上的結晶定向性也不同。亦即，形成nc-OS等。
實施方式3
在本實施方式中，參照圖38A至圖41D說明與實施方式1所示的電晶體不同的電晶體的結構。
〈電晶體的結構例子1〉
圖38A是電晶體270的俯視圖，圖38B是沿著圖38A所示的點劃線A1-A2的剖面圖，圖38C是沿著圖38A所示的點劃線B1-B2的剖面圖。另外，有時將點劃線A1-A2方向稱為通道長度方向，將點劃線B1-B2方向稱為通道寬度方向。
電晶體270包括：基板202上的用作第一閘極電極的導電膜204；基板202及導電膜204上的絕緣膜206；絕緣膜206上的絕緣膜207；絕緣膜207上的氧化物半導體膜208；與氧化物半導體膜208電連接的被用作源極電極的導電膜212a；與氧化物半導體膜208電連接的被用作汲極電極的導電膜212b；氧化物半導體膜208、導電膜212a、212b上的絕緣膜214、216；以及絕緣膜216上的氧化物半導體膜211b。另外，在氧化物半導體膜 211b上設置有絕緣膜218。
在電晶體270中，絕緣膜214及絕緣膜216具有作為電晶體270的第二閘極絕緣膜的功能。氧化物半導體膜211a藉由形成在絕緣膜214及絕緣膜216中的開口部252c與導電膜212b連接。氧化物半導體膜211a例如具有用於顯示裝置的像素電極的功能。另外，在電晶體270中，氧化物半導體膜211b具有作為第二閘極電極(也稱為背閘極電極)的功能。
如圖38C所示，氧化物半導體膜211b藉由設置於絕緣膜206、207、絕緣膜214及絕緣膜216中的開口部252a、252b連接到被用作第一閘極電極的導電膜204。因此，對導電膜220b和氧化物半導體膜211b施加相同的電位。
另外，在本實施方式中例示出形成開口部252a、252b而使氧化物半導體膜211b與導電膜204連接的結構，但是不侷限於此。例如，也可以採用僅形成開口部252a和開口部252b中的任一個而使氧化物半導體膜211b與導電膜204連接的結構，或者，不形成開口部252a和開口部252b而不使氧化物半導體膜211b與導電膜204連接的結構。當採用不使氧化物半導體膜211b與導電膜204連接的結構時，可以對氧化物半導體膜211b和導電膜204分別施加不同的電位。
如圖38B所示，氧化物半導體膜208位於與用作第一閘極電極的導電膜204及用作第二閘極電極的氧 化物半導體膜211b的每一個相對的位置，並被夾在兩個用作閘極電極的導電膜之間。用作第二閘極電極的氧化物半導體膜211b的通道長度方向的長度及通道寬度方向的長度分別大於氧化物半導體膜208的通道長度方向的長度及通道寬度方向的長度，並且，氧化物半導體膜211b隔著絕緣膜214及絕緣膜216覆蓋整個氧化物半導體膜208。此外，因為用作第二閘極電極的氧化物半導體膜211b藉由形成於絕緣膜206、207、絕緣膜214及絕緣膜216中的開口部252a、252b連接到用作第一閘極電極的導電膜204，所以氧化物半導體膜208的通道寬度方向的側面隔著絕緣膜214及絕緣膜216與用作第二閘極電極的氧化物半導體膜211b相對。
換言之，在電晶體270的通道寬度方向上，用作第一閘極電極的導電膜204與用作第二閘極電極的氧化物半導體膜211b藉由形成於用作第一閘極絕緣膜的絕緣膜206、207及用作第二閘極絕緣膜的絕緣膜214、216中的開口部相互連接，並且，該導電膜204及該氧化物半導體膜211b隔著用作第一閘極絕緣膜的絕緣膜206、207及用作第二閘極絕緣膜的絕緣膜214、絕緣膜216圍繞氧化物半導體膜208。
藉由採用上述結構，利用用作第一閘極電極的導電膜204及用作第二閘極電極的氧化物半導體膜211b的電場電圍繞電晶體270所包括的氧化物半導體膜208。如電晶體270，可以將利用第一閘極電極及第二閘 極電極的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的結構稱為surrounded channel(s-channel)結構。
因為電晶體270具有s-channel結構，所以可以藉由利用用作第一閘極電極的導電膜204對氧化物半導體膜208有效地施加用來引起通道的電場。由此，電晶體270的電流驅動能力得到提高，從而可以得到較高的通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體270微型化。另外，由於電晶體270具有被用作第一閘極電極的導電膜204及用作第二閘極電極的氧化物半導體膜211b圍繞的結構，所以可以提高電晶體270的機械強度。
〈電晶體的結構例子2〉
接著，參照圖39A至圖39D說明與圖38A至圖38C所示的電晶體270不同的結構例子。圖39A和圖39B是圖38B和圖38C所示的電晶體270的變形例子的剖面圖。圖39C和圖39D是圖38B和圖38C所示的電晶體270的變形例子的剖面圖。
圖39A及圖39B所示的電晶體270A除了氧化物半導體膜208具有三層結構之外具有與圖38B及圖38C所示的電晶體270相同的結構。明確而言，電晶體270A所具有的氧化物半導體膜208包括氧化物半導體膜208a、氧化物半導體膜208b以及氧化物半導體膜208c。
圖39C及圖39D所示的電晶體270B除了氧化物半導體膜208具有兩層結構之外具有與圖38B及圖38C所示的電晶體270相同的結構。明確而言，電晶體270B所具有的氧化物半導體膜208包括氧化物半導體膜208b及氧化物半導體膜208c。
關於本實施方式所示的電晶體270、電晶體270A及電晶體270B的結構，可以參照在實施方式1中說明的電晶體150的結構。就是說，關於基板202的材料及製造方法，可以參照基板102的材料及製造方法。關於導電膜204的材料及製造方法，可以參照閘極電極104的材料及製造方法。關於絕緣膜206及絕緣膜207的材料及製造方法，分別可以參照絕緣膜106及絕緣膜107的材料及製造方法。關於氧化物半導體膜208的材料及製造方法，可以參照氧化物半導體膜110的材料及製造方法。關於氧化物半導體膜211a及氧化物半導體膜211b的材料及製造方法，可以參照氧化物半導體膜111的材料及製造方法。關於導電膜212a及導電膜212b的材料及製造方法，可以參照源極電極112a及汲極電極112b的材料及製造方法。關於絕緣膜214、絕緣膜216及絕緣膜218的材料及製造方法，分別可以參照絕緣膜114、絕緣膜116及絕緣膜118的材料及製造方法。
在此，參照圖40A和圖40B說明氧化物半導體膜208以及接觸於氧化物半導體膜208的絕緣膜的能帶圖。
圖40A是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜207、氧化物半導體膜208a、208b、208c以及絕緣膜214。圖40B是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜207、氧化物半導體膜208b、208c以及絕緣膜214。在能帶圖中，為了容易理解，示出絕緣膜207、氧化物半導體膜208a、208b、208c及絕緣膜214的導帶底的能階(Ec)。
在圖40A的能帶圖中，作為絕緣膜207、214使用氧化矽膜，作為氧化物半導體膜208a使用利用金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜208b使用利用金屬元素的原子數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜208c使用利用金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖40B的能帶圖中，作為絕緣膜207、214使用氧化矽膜，作為氧化物半導體膜208b使用利用金屬元素的原子數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜208c使用利用金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜。
如圖40A和圖40B所示，在氧化物半導體膜208a、208b、208c中，導帶底的能階平緩地變化。換言 之，說連續地變化或連續接合。為了實現這種能帶圖，使在氧化物半導體膜208a與氧化物半導體膜208b之間的介面處或氧化物半導體膜208b與氧化物半導體膜208c之間的介面處不存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜208a與氧化物半導體膜208b之間及在氧化物半導體膜208b與氧化物半導體膜208c之間形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地層疊。
藉由採用圖40A和圖40B所示的結構，氧化物半導體膜208b成為井(well)，並且在使用上述疊層結構的電晶體中，通道區域形成在氧化物半導體膜208b中。
藉由設置氧化物半導體膜208a、208c，可以使會形成在氧化物半導體膜208b中的陷阱能階遠離氧化物半導體膜208b。
有時與用作通道區域的氧化物半導體膜208b的導帶底能階(Ec)相比，陷阱能階離真空能階更遠，而有時在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用陷阱能階比氧化物半導體膜208b的導帶底能階(Ec)接近於真空能階的結構。藉由採用上述結構，電子不容易積累在陷阱能階，所以能夠增 大電晶體的通態電流，並且還能夠提高場效移動率。
氧化物半導體膜208a、208c與氧化物半導體膜208b相比導帶底的能階更接近於真空能階，典型的是，氧化物半導體膜208b的導帶底能階與氧化物半導體膜208a、208c的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜208a、208c的電子親和力與氧化物半導體膜208b的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜208b成為主要電流的路徑。就是說，氧化物半導體膜208b被用作通道區域，氧化物半導體膜208a、208c被用作氧化物絕緣膜。此外，由於氧化物半導體膜208a、208c包含形成有通道區域的氧化物半導體膜208b所包含的金屬元素中的一種以上，所以在氧化物半導體膜208a與氧化物半導體膜208b之間的介面處或在氧化物半導體膜208b與氧化物半導體膜208c之間的介面處不容易產生介面散射。由此，在該介面處載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止氧化物半導體膜208a、208c被用作通道區域的一部分，氧化物半導體膜208a、208c使用導電率夠低的材料。因此，根據其特性及/或功能可以將氧化物半導體膜208a、208c稱為氧化物絕緣膜。或者，氧化物半導體膜208a、208c使用其電子親和力(真 空能階與導帶底能階之差)低於氧化物半導體膜208b且其導帶底能階與氧化物半導體膜208b的導帶底能階有差異(能帶偏移)的材料。此外，為了抑制產生起因於汲極電壓值的臨界電壓之間的差異，氧化物半導體膜208a、208c較佳為使用其導帶底能階比氧化物半導體膜208b的導帶底能階更接近於真空能階材料。例如，氧化物半導體膜208b的導帶底能階與氧化物半導體膜208a、208c的導帶底能階之差較佳為0.2eV以上，更佳為0.5eV以上。
在氧化物半導體膜208a、208c中較佳為不具有尖晶石型結晶結構。在氧化物半導體膜208a、208c中具有尖晶石型結晶結構時，導電膜212a、212b的構成元素有時會在該尖晶石型結晶結構與其他區域之間的介面處擴散到氧化物半導體膜208b中。注意，在氧化物半導體膜208a、208c為CAAC-OS的情況下，阻擋導電膜212a、212b的構成元素如銅元素的性質得到提高，所以是較佳的。
氧化物半導體膜208a、208c的厚度大於或等於能夠抑制導電膜212a、212b的構成元素擴散到氧化物半導體膜208b的厚度且小於從絕緣膜214向氧化物半導體膜208b的氧的供應被抑制的厚度。例如，當氧化物半導體膜208a、208c的厚度為10nm以上時，能夠抑制導電膜212a、212b的構成元素擴散到氧化物半導體膜208b。另外，當氧化物半導體膜208a、208c的厚度為100nm以下時，能夠高效地從絕緣膜214向氧化物半導體膜208b 供應氧。
另外，在本實施方式中，示出作為氧化物半導體膜208a、208c使用利用其金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材形成的氧化物半導體膜的結構，但是不侷限於此。例如，作為氧化物半導體膜208a、208c，也可以使用如下氧化物半導體膜：該氧化物半導體膜利用In：Ga：Zn=1：1：1[原子數比]、In：Ga：Zn=1：3：2[原子數比]、In：Ga：Zn=1：3：4[原子數比]或In：Ga：Zn=1：3：6[原子數比]的金屬氧化物靶材形成。
當作為氧化物半導體膜208a、208c使用利用In：Ga：Zn=1：1：1[原子數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜208a、208c中有時為In：Ga：Zn=1：β1(0<β1
Figure 110149445-A0101-12-0108-110
2)：β2(0<β2
Figure 110149445-A0101-12-0108-111
3)。當作為氧化物半導體膜208a、208c使用利用In：Ga：Zn=1：3：4[原子數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜208a、208c中有時為In：Ga：Zn=1：β3(1
Figure 110149445-A0101-12-0108-112
β3
Figure 110149445-A0101-12-0108-113
5)：β4(2
Figure 110149445-A0101-12-0108-114
β4
Figure 110149445-A0101-12-0108-115
6)。當作為氧化物半導體膜208a、208c使用利用In：Ga：Zn=1：3：6[原子數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜208a、208c中有時為In：Ga：Zn=1：β5(1
Figure 110149445-A0101-12-0108-116
β5
Figure 110149445-A0101-12-0108-117
5)：β6(4
Figure 110149445-A0101-12-0108-118
β6
Figure 110149445-A0101-12-0108-119
8)。
在圖式中，示出電晶體270所包括的氧化物半導體膜208、電晶體270A及電晶體270B所包括的氧化物半導體膜208c各自的不與導電膜212a、212b重疊的區 域變薄，換言之，氧化物半導體膜的一部分具有凹部的形狀。但是，本發明的一個實施方式不侷限於此，氧化物半導體膜的不與導電膜212a、212b重疊的區域也可以沒有凹部。圖41A和圖41B示出這種情況的例子。圖41A和圖41B是示出電晶體的一個例子的剖面圖。注意，圖41A和圖41B示出上述電晶體270B的氧化物半導體膜208沒有凹部的結構。
另外，如圖41C及圖41D所示，可以預先將氧化物半導體膜208c的厚度形成得比氧化物半導體膜208b薄，並且在氧化物半導體膜208c及絕緣膜207上形成絕緣膜219。此時，在絕緣膜219中形成有氧化物半導體膜208c與導電膜212a及導電膜212b接觸的開口。絕緣膜219可以藉由使用與絕緣膜214相同的材料及形成方法形成。
此外，本實施方式的電晶體的結構可以自由地相互組合。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而實施。
實施方式4
在本實施方式中，對可用於發光元件280的發光元件的結構實例進行說明。注意，本實施方式所示的EL層1320相當於其他實施方式所示的EL層281。
〈發光元件的結構〉
圖42A所示的發光元件1330具有在一對電極(電極1318、電極1322)之間夾有EL層1320的結構。此外，在下面本實施方式的說明中，作為例子，將電極1318用作陽極，將電極1322用作陰極。
此外，EL層1320至少包括發光層地形成即可，也可以採用除發光層外還包括功能層的疊層結構。作為發光層以外的功能層，可以使用包含電洞注入性高的物質、電洞傳輸性高的物質、電子傳輸性高的物質、電子注入性高的物質、雙極性(電子及電洞的傳輸性高的物質)的物質等的層。明確而言，可以適當地組合電洞注入層、電洞傳輸層、電子傳輸層、電子注入層等功能層而使用。
圖42A所示的發光元件1330在由於施加到電極1318和電極1322之間的電位差而使電流流過並在EL層1320中電洞和電子再結合時進行發光。換言之，採用在EL層1320中形成有發光區域的結構。
在本發明中，來自發光元件1330的發光從電極1318一側或電極1322一側被提取到外部。因此，電極1318和電極1322中的任一個由透光物質構成。
另外，如圖42B所示的發光元件1331那樣，可以在電極1318和電極1322之間層疊有多個EL層1320。當EL層1320具有n(n是2以上的自然數)層的疊層結構時，較佳為在第m(m是1以上且小於n的自然數)個EL層1320和第(m+1)個EL層1320之間分別設 置有電荷產生層1320a。電極1318和電極1322以外的結構相當於上述實施方式的EL層281。
電荷產生層1320a可以使用有機化合物和金屬氧化物的複合材料形成。作為金屬氧化物，例如可以舉出氧化釩、氧化鉬或氧化鎢等。作為有機化合物，可以使用各種化合物：芳香胺化合物、咔唑衍生物、芳烴等；或者以這些化合物為基本骨架的低聚物、樹枝狀聚合物、聚合物等。此外，作為有機化合物，較佳為使用具有電洞傳輸性且其電洞移動率為10-6cm2/Vs以上的有機化合物。但是，只要是電洞傳輸性高於電子傳輸性的物質，也可以使用上述以外的物質。另外，由於用於電荷產生層1320a的這些材料具有優異的載子注入性、載子傳輸性，所以可以實現發光元件1331的低電流驅動及低電壓驅動。除了上述複合材料以外，可以使用對上述複合材料添加鹼金屬、鹼土金屬、鹼金屬化合物、鹼土金屬化合物等的材料形成電荷產生層1320a。
另外，電荷產生層1320a也可以使用有機化合物和金屬氧化物的複合材料與其他材料的組合來形成。例如，也可以組合包含有機化合物及金屬氧化物的複合材料的層與包含選自電子供給物質中的一個化合物及電子傳輸性高的化合物的層而形成。另外，也可以組合包含有機化合物及金屬氧化物的複合材料的層與透明導電膜而形成。
具有上述結構的發光元件1331在所鄰接的 EL層1320之間不容易發生能量的轉移或淬滅等問題，所以可以容易地形成兼有高發光效率和長使用壽命的發光元件。另外，也容易從一個發光層得到磷光發光而從另一個發光層得到螢光發光。
另外，當對電極1318和電極1322之間施加電壓時，電荷產生層1320a具有對與電荷產生層1320a相接地形成的一個EL層1320注入電洞的功能，並具有對另一個EL層1320注入電子的功能。
在圖42B所示的發光元件1331中，藉由改變用於EL層1320的發光物質的種類，可以得到各種發光顏色。另外，藉由作為發光物質使用多個不同發光顏色的物質，也可以得到寬光譜的發光或白色發光。
當使用圖42B所示的發光元件1331得到白色發光時，多個EL層的組合採用包括紅色、藍色及綠色的光而發射白色光的結構即可，例如可以舉出包括作為發光物質包含藍色螢光材料的EL層以及作為發光物質包含綠色及紅色的磷光材料的EL層的結構。另外，也可以採用包括呈現紅色發光的EL層、呈現綠色發光的EL層以及呈現藍色發光的EL層的結構。或者，藉由採用包括發射處於補色關係的光的EL層的結構，也可以獲得白色發光。在層疊有兩個EL層的疊層型元件中，當使從這些EL層獲得的發光顏色處於補色關係時，作為補色關係可以舉出藍色和黃色的組合或者藍綠色和紅色的組合等。
另外，在上述疊層型元件的結構中，藉由在 層疊的發光層之間配置電荷產生層，能夠在保持低電流密度的狀態下獲得高亮度區域中的發光，並且可以實現長使用壽命的元件。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式5
在本實施方式中，參照圖43至圖45B對包括本發明的一個實施方式的觸控面板的顯示模組及電子裝置進行說明。
本發明的一個實施方式的觸控感測器例如可以用於觸控面板8004。
圖43所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。
例如可以將本發明的一個實施方式的顯示裝置用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004能夠是電阻膜式觸控面板或靜電電容式觸控面板，並且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的相對基板(密封 基板)具有觸控面板的功能。另外，也可以在顯示面板8006的各像素內設置光感測器，而形成光學觸控面板。
背光8007具有光源8008。
注意，雖然在圖43中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射式面板等時，可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用另行設置的電池8011的電源。當使用商業電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖44A至圖44H及圖45A及圖45B是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(該感測器具有測量如下因素的功能：力、位移、位置、速 度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖44A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖44B示出具備記錄介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖44C示出電視機，除了上述以外還可以包括支架5012等。可以藉由利用外殼5000所具備的操作開關或另行提供的遙控器5013進行電視機的操作。藉由利用遙控器5013所具備的操作鍵，可以進行頻道及音量的操作，並可以對顯示在顯示部5001上的影像進行操作。另外，也可以採用在遙控器5013中設置顯示從該遙控器5013輸出的資料的顯示部的結構。圖44D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄介質讀取部5011等，圖44E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖44F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖44G示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。圖44H是手錶型資訊終端，該手錶型資訊除了 上述以外還可以包括腕帶5018、錶帶扣5019等。安裝在兼作框架(bezel)部分的外殼5000中的顯示部5001具有非矩形狀的顯示區域。顯示部5001可以顯示表示時間的圖示5020以及其他圖示5021等。圖45A是數位看板(Digital Signage)。圖45B是設置於圓柱狀上的數位看板。
圖44A至圖44H及圖45A及圖45B所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文本影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在記錄介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部等。注意，圖44A至圖44H及圖45A及圖45B所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施方式所示的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。此外，可以將實施方式的一個實施方式的觸控面板用於該顯示部。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
102:基板
104:閘極電極
106:絕緣膜
107:絕緣膜
108:絕緣膜
110:氧化物半導體膜
111:氧化物半導體膜
111a:氧化物半導體膜
112a:源極電極
112b:汲極電極
114:絕緣膜
116:絕緣膜
118:絕緣膜
119:絕緣膜
120:導電膜
150:電晶體
151:密封材料
160:電容器
301:電晶體
306:連接部
308:液晶元件
316:間隔物
317:導電膜
319:連接層
331G:彩色膜
331R:彩色膜
332:遮光膜
334:導電膜
335:導電膜
341:導電膜
353:液晶
355:絕緣膜
372:基板
373:FPC
375:FPC
381:顯示部
382:驅動電路
388G:像素
388R:像素

Claims (5)

  1. 一種半導體裝置，包含：
    第一基板；
    第二基板；
    該第一基板與該第二基板之間的液晶；
    設置於該第一基板的與該第二基板相對之面側的間隔物，其中，在該第一基板上，包含：
    複數個像素電路，各該像素電路包含電晶體及電連接至該電晶體的源極電極或汲極電極中之一者的像素電極；
    觸控感測器的複數個第一電極；
    該觸控感測器的複數個第二電極；以及
    與該第一電極電連接的佈線；
    其中，該電晶體包含閘極電極、具有通道形成區域的半導體膜、電連接至該半導體膜的源極電極及汲極電極；
    第一絕緣膜，設置於該半導體膜上、該源極電極上及該汲極電極上；
    第一金屬氧化物膜及第二金屬氧化物膜，接觸設置於該第一絕緣膜上；以及
    第二絕緣膜，設置於該第一金屬氧化物膜上及該第二金屬氧化物膜上；
    其中，該像素電極接觸設置於該第二絕緣膜上，
    其中，該間隔物接觸設置於該第二絕緣膜上，
    其中，該第一金屬氧化物膜作為該第一電極，
    其中，該第二金屬氧化物膜作為該第二電極，
    其中，該佈線包含鋁膜，
    其中，於俯視下，該佈線朝第一方向延伸配置，
    其中，於俯視下，該第二電極朝與該第一方向交叉的第二方向延伸配置，
    其中，於俯視下，該佈線配置成與該複數個第一電極中鄰接於該第二方向的第一電極之間的區域重疊。
  2. 一種半導體裝置，包含：
    第一基板；
    第二基板；
    該第一基板與該第二基板之間的液晶；
    設置於該第一基板的與該第二基板相對之面側的間隔物，其中，在該第一基板上，包含：
    複數個像素電路，各該像素電路包含電晶體及電連接至該電晶體的源極電極或汲極電極中之一者的像素電極；
    觸控感測器的複數個第一電極；
    該觸控感測器的複數個第二電極；以及
    與該第一電極電連接的佈線；
    其中，該電晶體包含閘極電極、具有通道形成區域的半導體膜、電連接至該半導體膜的源極電極及汲極電極；
    第一絕緣膜，設置於該半導體膜上、該源極電極上及 該汲極電極上；
    第一金屬氧化物膜及第二金屬氧化物膜，接觸設置於該第一絕緣膜上；以及
    第二絕緣膜，設置於該第一金屬氧化物膜上及該第二金屬氧化物膜上；
    其中，該像素電極接觸設置於該第二絕緣膜上，
    其中，該間隔物接觸設置於該第二絕緣膜上，
    其中，該第一金屬氧化物膜作為該第一電極，
    其中，該第二金屬氧化物膜作為該第二電極，
    其中，該佈線包含鋁膜，
    其中，於俯視下，該佈線朝第一方向延伸配置，
    其中，於俯視下，該第二電極朝與該第一方向交叉的第二方向延伸配置，
    其中，於俯視下，該佈線配置成與該複數個第一電極中鄰接於該第二方向的第一電極之間的區域重疊，且與配置於該第二基板的遮光膜重疊。
  3. 一種半導體裝置，包含：
    第一基板；
    第二基板；
    該第一基板與該第二基板之間的液晶；
    設置於該第一基板的與該第二基板相對之面側的間隔物，其中，在該第一基板上，包含：
    複數個像素電路，各該像素電路包含電晶體及電連接至該電晶體的源極電極或汲極電極中之一者的像素電 極；
    觸控感測器的複數個第一電極；
    該觸控感測器的複數個第二電極；以及
    與該第一電極電連接的佈線；
    其中，該電晶體包含閘極電極、具有通道形成區域的半導體膜、電連接至該半導體膜的源極電極及汲極電極，
    第一絕緣膜，設置於該半導體膜上、該源極電極上、及該汲極電極上；
    第一金屬氧化物膜及第二金屬氧化物膜，接觸設置於該第一絕緣膜上；以及
    第二絕緣膜，設置於該第一金屬氧化物膜上及該第二金屬氧化物膜上；
    其中，該像素電極接觸設置於該第二絕緣膜上，
    其中，該間隔物接觸設置於該第二絕緣膜上，
    其中，該第一金屬氧化物膜作為該第一電極，
    其中，該第二金屬氧化物膜作為該第二電極，
    其中，該佈線包含鋁膜，
    其中，於俯視下，該佈線朝第一方向延伸配置，
    其中，於俯視下，該第二電極朝與該第一方向交叉的第二方向延伸配置，
    其中，於俯視下，該佈線配置成與該複數個第一電極中鄰接於該第二方向的第一電極之間的區域重疊，且與該複數個像素電路中鄰接於像素電路的該像素電極之間的區 域重疊，且與配置於該第二基板的遮光膜重疊。
  4. 如請求項1至3中任一項之半導體裝置，其中，該間隔物包含與該源極電極或該汲極電極中之另一者重疊的區域。
  5. 如請求項1至3中任一項之半導體裝置，其中，該半導體膜包含氧化物半導體。
TW110149445A 2015-04-13 2016-04-07 半導體裝置及觸控面板 TWI824367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-081455 2015-04-13
JP2015081455 2015-04-13

Publications (2)

Publication Number Publication Date
TW202218111A TW202218111A (zh) 2022-05-01
TWI824367B true TWI824367B (zh) 2023-12-01

Family

ID=57112182

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105110928A TWI696265B (zh) 2015-04-13 2016-04-07 半導體裝置及觸控面板
TW109114825A TWI754274B (zh) 2015-04-13 2016-04-07 半導體裝置及觸控面板
TW110149445A TWI824367B (zh) 2015-04-13 2016-04-07 半導體裝置及觸控面板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW105110928A TWI696265B (zh) 2015-04-13 2016-04-07 半導體裝置及觸控面板
TW109114825A TWI754274B (zh) 2015-04-13 2016-04-07 半導體裝置及觸控面板

Country Status (4)

Country Link
US (5) US10372274B2 (zh)
JP (3) JP6697936B2 (zh)
KR (2) KR20160122070A (zh)
TW (3) TWI696265B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20180012285A (ko) 2015-05-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN108475144B (zh) 2016-01-20 2022-04-15 株式会社半导体能源研究所 输入装置、输入/输出装置及数据处理装置
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
KR20220129672A (ko) * 2016-07-19 2022-09-23 세키스이가가쿠 고교가부시키가이샤 조광 적층체 및 조광 적층체용 수지 스페이서
JP2018045034A (ja) * 2016-09-13 2018-03-22 株式会社ジャパンディスプレイ 表示装置
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
CN106662463B (zh) * 2016-11-02 2019-11-12 深圳市汇顶科技股份有限公司 传感器本底噪声的检测方法及其装置
KR20180051692A (ko) * 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
US11353754B2 (en) 2017-02-21 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6942602B2 (ja) * 2017-10-19 2021-09-29 株式会社ジャパンディスプレイ 表示装置の製造方法
TWI679856B (zh) * 2018-03-20 2019-12-11 巨擘科技股份有限公司 穿戴式裝置、腕錶及短距離通信的切換方法
US11157717B2 (en) * 2018-07-10 2021-10-26 Next Biometrics Group Asa Thermally conductive and protective coating for electronic device
CN111682307A (zh) * 2019-03-11 2020-09-18 夏普株式会社 天线装置及具有该天线装置的显示装置
JP7486052B2 (ja) 2020-07-17 2024-05-17 大日本印刷株式会社 有機ｅｌ表示装置、透過制御パネル及び透過制御パネルの製造方法
CN112310183B (zh) * 2020-10-29 2024-01-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115425033B (zh) * 2022-10-14 2024-09-13 厦门天马显示科技有限公司 一种显示面板、显示装置及显示面板母版

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201317872A (zh) * 2011-10-25 2013-05-01 Liyitec Inc 複合式觸控面板
TW201423537A (zh) * 2012-12-13 2014-06-16 Au Optronics Corp 觸控面板及觸控顯示面板
CN104111755A (zh) * 2014-07-24 2014-10-22 上海天马微电子有限公司 一种触控结构、触控面板及触控装置
US20150042909A1 (en) * 2013-08-09 2015-02-12 Japan Display Inc. Touch panel and liquid crystal display device having the touch panel

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
TWI364697B (en) * 2008-05-30 2012-05-21 Chimei Innolux Corp Touch-sensitive liquid crystal display device and method for fabricating same
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
US7995041B2 (en) 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101230146B1 (ko) 2010-10-29 2013-02-05 삼성디스플레이 주식회사 터치 스크린 패널 일체형 액정표시장치 및 그의 구동방법
CN102455536B (zh) 2010-10-29 2014-11-19 三星显示有限公司 具有集成触摸屏面板的液晶显示器及其驱动方法
KR20120060407A (ko) 2010-12-02 2012-06-12 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 터치 표시 장치
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5789113B2 (ja) * 2011-03-31 2015-10-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2013008663A (ja) * 2011-05-24 2013-01-10 Canon Inc 表示装置
JP2013145808A (ja) * 2012-01-13 2013-07-25 Sharp Corp 剥離方法、液晶ディスプレイの製造方法、有機ｅｌディスプレイの製造方法、およびタッチパネルの製造方法
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
KR102114212B1 (ko) 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5971708B2 (ja) 2012-08-27 2016-08-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
US11074025B2 (en) * 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2014048605A (ja) 2012-09-04 2014-03-17 Sony Corp 表示装置および電子機器
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
CN104620211A (zh) * 2012-09-14 2015-05-13 夏普株式会社 触摸面板和触摸面板一体型的显示装置
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102037455B1 (ko) * 2013-01-31 2019-10-29 삼성디스플레이 주식회사 터치 스크린 패널 일체형 유기전계 발광 표시장치
JP2014154088A (ja) * 2013-02-13 2014-08-25 Geomatec Co Ltd 保護パネル一体型タッチパネルセンサ，その製造方法及び携帯用電子機器
JP6131071B2 (ja) 2013-03-14 2017-05-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
KR102141459B1 (ko) 2013-03-22 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP6085518B2 (ja) 2013-05-09 2017-02-22 株式会社ジャパンディスプレイ 表示装置
KR20140139261A (ko) 2013-05-27 2014-12-05 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 구동 방법
JP2015043200A (ja) 2013-07-22 2015-03-05 株式会社ジャパンディスプレイ タッチ検出装置、タッチ検出機能付き表示装置及び電子機器
JP6219659B2 (ja) * 2013-10-04 2017-10-25 株式会社ジャパンディスプレイ 表示装置
CN204270266U (zh) * 2014-02-28 2015-04-15 宸鸿科技(厦门)有限公司 一种复合基板结构及具有复合基板结构的触控面板
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
CN204515721U (zh) * 2014-10-17 2015-07-29 晨星半导体股份有限公司 内嵌式触控显示面板
TWI615749B (zh) * 2014-11-28 2018-02-21 Sharp Kk 具有位置輸入功能之顯示裝置
US9703439B2 (en) * 2014-12-26 2017-07-11 Lg Display Co., Ltd. Touch sensor integrated type display device
KR101678590B1 (ko) * 2014-12-26 2016-11-23 엘지디스플레이 주식회사 액정표시패널 및 이를 이용한 액정표시장치
KR102275318B1 (ko) * 2015-03-02 2021-07-13 삼성디스플레이 주식회사 영상 표시 장치
CN104716144B (zh) * 2015-03-06 2018-02-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20160357291A1 (en) * 2015-06-05 2016-12-08 Innolux Corporation Touch display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201317872A (zh) * 2011-10-25 2013-05-01 Liyitec Inc 複合式觸控面板
TW201423537A (zh) * 2012-12-13 2014-06-16 Au Optronics Corp 觸控面板及觸控顯示面板
US20150042909A1 (en) * 2013-08-09 2015-02-12 Japan Display Inc. Touch panel and liquid crystal display device having the touch panel
CN104111755A (zh) * 2014-07-24 2014-10-22 上海天马微电子有限公司 一种触控结构、触控面板及触控装置

Also Published As

Publication number Publication date
TWI754274B (zh) 2022-02-01
US20160299601A1 (en) 2016-10-13
TW202034502A (zh) 2020-09-16
JP6697936B2 (ja) 2020-05-27
JP2016201539A (ja) 2016-12-01
JP7411707B2 (ja) 2024-01-11
KR20240006476A (ko) 2024-01-15
TWI696265B (zh) 2020-06-11
US11036324B2 (en) 2021-06-15
JP2020144891A (ja) 2020-09-10
US20240272735A1 (en) 2024-08-15
KR20160122070A (ko) 2016-10-21
TW202218111A (zh) 2022-05-01
US11954276B2 (en) 2024-04-09
US10372274B2 (en) 2019-08-06
TW201640650A (zh) 2016-11-16
US20190317624A1 (en) 2019-10-17
JP2024036326A (ja) 2024-03-15
US20200225785A1 (en) 2020-07-16
JP2022097497A (ja) 2022-06-30
US20210278922A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
TWI824367B (zh) 半導體裝置及觸控面板
JP7344951B2 (ja) 液晶表示装置
JP7493489B2 (ja) 表示装置
JP7551015B2 (ja) 液晶表示装置
TWI762251B (zh) 半導體裝置或包括該半導體裝置的顯示裝置
JP2020004995A (ja) 半導体装置
TWI687748B (zh) 顯示裝置及電子裝置
JP2023052283A (ja) 半導体装置の作製方法
TWI762177B (zh) 顯示裝置及電子裝置
TW202435429A (zh) 半導體裝置及觸控面板