JP2016201539A - 半導体装置およびタッチパネル - Google Patents

半導体装置およびタッチパネル Download PDF

Info

Publication number
JP2016201539A
JP2016201539A JP2016077934A JP2016077934A JP2016201539A JP 2016201539 A JP2016201539 A JP 2016201539A JP 2016077934 A JP2016077934 A JP 2016077934A JP 2016077934 A JP2016077934 A JP 2016077934A JP 2016201539 A JP2016201539 A JP 2016201539A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016077934A
Other languages
English (en)
Other versions
JP6697936B2 (ja
JP2016201539A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
木村　肇
Hajime Kimura
肇 木村
正美 神長
Masami Kaminaga
正美 神長
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
尚人 後藤
Naohito Goto
尚人 後藤
貴弘 井口
Takahiro Iguchi
貴弘 井口
黒崎　大輔
Daisuke Kurosaki
大輔 黒崎
純一 肥塚
Junichi Hizuka
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016201539A publication Critical patent/JP2016201539A/ja
Publication of JP2016201539A5 publication Critical patent/JP2016201539A5/ja
Application granted granted Critical
Publication of JP6697936B2 publication Critical patent/JP6697936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Position Input By Displaying (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Push-Button Switches (AREA)

Abstract

【課題】導電性を有する酸化物半導体膜を備えたタッチパネルを提供する。【解決手段】トランジスタと、第２の絶縁膜と、タッチセンサと、を有するタッチパネルであって、トランジスタは、ゲート電極と、ゲート絶縁膜と、第１の酸化物半導体膜と、ソース電極及びドレイン電極と、第１の絶縁膜と、第２の酸化物半導体膜と、を有し、第２の絶縁膜は、第２の酸化物半導体膜が第１の絶縁膜と第２の絶縁膜とによって挟持されるように、第２の酸化物半導体膜上に設けられ、タッチセンサは、第１の電極と、第２の電極と、を有し、第１の電極及び第２の電極のいずれか一方が、第２の酸化物半導体膜を含む、タッチパネル。【選択図】図８

Description

本発明の一態様は、半導体装置に関する。または、本発明の一態様は、タッチパネルに関する。または、本発明の一態様は、表示装置に関する。または、本発明の一態様は、入出力装置に関する。または、本発明の一態様は、入力装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。そのため、より具体的に本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、入力装置、入出力装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。また、様々なタッチセンサが開発されている（特許文献３乃至特許文献７参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１９７６８５号公報 特開２０１４−４４５３７号公報 特開２０１４−１７８８４７号公報 米国特許第７９２０１２９号明細書 特開２００９−２４４９５８号公報
本発明の一態様は、導電性を有する酸化物半導体膜を備えたタッチパネルを提供することを課題の一とする。または、構成が簡素化したタッチパネルを提供することを課題の一とする。または、新規な入力装置を提供することを課題の一とする。または、新規な入出力装置を提供することを課題の一とする。
本発明の一態様は、トランジスタと、第２の絶縁膜と、タッチセンサと、を有する半導体装置であって、トランジスタは、ゲート電極と、ゲート電極に接して設けられたゲート絶縁膜と、ゲート絶縁膜に接して設けられ、ゲート電極と重畳する位置に設けられた第１の酸化物半導体膜と、第１の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、第１の酸化物半導体膜、ソース電極、及びドレイン電極上に設けられた第１の絶縁膜と、第１の絶縁膜上に、第１の酸化物半導体膜と重畳する位置に設けられた第２の酸化物半導体膜と、を有し、第２の絶縁膜は、第２の酸化物半導体膜が第１の絶縁膜と第２の絶縁膜とによって挟持されるように、第２の酸化物半導体膜上に設けられ、タッチセンサは、第１の電極と、第２の電極と、を有し、第１の電極及び第２の電極のいずれか一方が、第３の酸化物半導体膜を含み、第２の酸化物半導体膜および第３の酸化物半導体膜は同時に形成される、半導体装置である。
上記において、第２の酸化物半導体膜および第３の酸化物半導体膜の厚さが、３０ｎｍ以上７０ｎｍ以下であることが好ましい。
また、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）である上記の半導体装置も、本発明の一態様である。
また、第１の絶縁膜は、酸素を含み、第２の絶縁膜は、水素を含む上記の半導体装置も、本発明の一態様である。
また、一対の電極間に第２の絶縁膜を含む容量素子を有し、容量素子は、可視光において透光性を有し、容量素子の一対の電極の一方が、第３の酸化物半導体膜を含む上記の半導体装置も本発明の一態様である。
また、第１の電極及び第２の電極が、第３の酸化物半導体膜を含む上記の半導体装置も、本発明の一態様である。
また、上記に記載の半導体装置と、導電膜と、液晶素子と、を有するタッチパネルであって、導電膜は画素電極としての機能を有し、第３の酸化物半導体膜はコモン電極としての機能を有し、容量素子の一対の電極の他方が導電膜を含むタッチパネルも本発明の一態様である。
また、上記に記載の半導体装置と、発光素子と、を有するタッチパネルであって、発光素子は、下部電極と、上部電極と、下部電極および上部電極に挟持されたＥＬ層と、を備えるタッチパネルも本発明の一態様である。
また、第１の電極及び第２の電極が、第３の酸化物半導体膜を含む上記のタッチパネルも、本発明の一態様である。
また、第１の電極及び第２の電極のいずれか他方が、上部電極を含む上記のタッチパネルも、本発明の一態様である。
また、上記に記載の半導体装置と、スイッチ、スピーカ、表示部または筐体と、を有する電子機器も本発明の一態様である。
また、上記に記載のタッチパネルと、スイッチ、スピーカ、表示部または筐体と、を有する電子機器も本発明の一態様である。
本発明の一態様によれば、導電性を有する酸化物半導体膜を備えたタッチパネルを提供することができる。または、構成が簡素化したタッチパネルを提供することができる。または、新規な入力装置を提供することができる。または、新規な入出力装置を提供することができる。
実施の形態に係る、タッチセンサのブロック図及びタイミングチャート図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサ及び画素の動作を説明する図。 実施の形態に係る、タッチパネルの方式を示す断面概略図。 実施の形態に係る、タッチパネルの一例を示す斜視図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチセンサ電極の構成を示す上面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチセンサ電極の構成を示す上面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチセンサ電極の構成を示す上面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチセンサ電極の構成を示す上面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチセンサ電極の構成を示す上面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチセンサ電極の構成を示す上面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチパネルの一例を示す断面図。 実施の形態に係る、タッチセンサ電極の構成を示す上面図。 実施の形態に係る、トランジスタ等の作製方法を示す断面図。 実施の形態に係る、トランジスタ等の作製方法を示す断面図。 実施の形態に係る、トランジスタ等の作製方法を示す断面図。 実施の形態に係る、トランジスタ等の作製方法を示す断面図。 実施の形態に係る、トランジスタ等の構成を示す断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 トランジスタの一例を示す上面図及び断面図。 トランジスタの一例を示す断面図。 バンド構造を説明する図。 トランジスタの一例を示す断面図。 発光素子の構成例を説明する図。 実施の形態に係る表示モジュールを説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能である場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更することや、「絶縁層」という用語を、「絶縁膜」という用語に変更することが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等においてパターニングとは、フォトリソグラフィ工程を用いるものとする。ただし、パターニングは、フォトリソグラフィ工程に限定されず、フォトリソグラフィ工程以外の工程を用いることもできる。また、フォトリソグラフィ工程で形成したマスクはエッチング処理後除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様のタッチセンサまたはタッチパネルの駆動方法、モード、構成例、及び本発明の一態様の半導体装置の構成例について図面を参照して説明する。
［センサの検出方法の例］
図１（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図１（Ａ）では、パルス電圧出力回路６０１、電流検出回路６０２を示している。なお図１（Ａ）では、一例として、パルス電圧が与えられる電極６２１をＸ１−Ｘ６の６本の配線、電流の変化を検出する電極６２２をＹ１−Ｙ６の６本の配線として示している。なお、電極の数は、これに限定されない。また図１（Ａ）は、電極６２１および電極６２２が重畳すること、または、電極６２１および電極６２２が近接して配置されることで形成される容量６０３を図示している。なお、電極６２１と電極６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路６０１は、一例としては、Ｘ１−Ｘ６の配線に順にパルス電圧を印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量６０３を形成する電極６２１および電極６２２の間に電界が生じる。そしてパルス電圧によって容量６０３に電流が流れる。この電極間に生じる電界が、指やペンなどのタッチによる遮蔽等により変化する。つまり、指やペンなどのタッチなどにより、容量６０３の容量値が変化する。このように、指やペンなどのタッチなどにより、容量値に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路６０２は、容量６０３での容量値の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により容量値が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、電流量の総和を検出してもよい。その場合には、積分回路等を用いて検出を行えばよい。または、電流のピーク値を検出してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検出してもよい。
次いで図１（Ｂ）には、図１（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図１（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図１（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。なお、表示パネルにおいても、表示動作が行われている。この表示パネルの表示動作のタイミングと、タッチセンサの検出動作のタイミングとは、同期させて動作することが望ましい。なお、図１（Ｂ）では、表示動作とは同期させていない場合の例を示す。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、容量値の変化を検出することにより、被検知体の近接または接触を検出することができる。なお、指やペンなどの被検知体は、タッチセンサやタッチパネルに接触せず、近接した場合でも、信号が検出される場合がある。
またパルス電圧出力回路６０１及び電流検出回路６０２は、一例としては、１つのＩＣの中に形成されていることが好ましい。該ＩＣは、例えばタッチパネルに実装されること、若しくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
また、図１（Ａ）ではタッチセンサとして配線の交差部に容量６０３のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたアクティブマトリクス型のタッチセンサとしてもよい。
［インセル型のタッチパネルの構成例］
ここでは、表示素子やトランジスタ等が設けられる基板（以下、素子基板とも記す）上に、タッチセンサを構成する電極の少なくとも一方を配置する例について説明する。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネル（いわゆるインセル型）の構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。ただし、本発明の一態様は、これに限定されず、様々な表示素子を適用することができる。
図２（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ６３と液晶素子６４を有する。なお、画素はこれに加えて保持容量を有する場合もある。またトランジスタ６３のゲートに配線６１が、ソースまたはドレインの一方には配線６２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線７２＿１、配線７２＿２）と、Ｙ方向に延在する複数の配線（例えば、配線７１＿１、配線７１＿２）を有し、これらは互いに交差して設けられている。そして、配線の間に容量が形成される。配線７１＿１および配線７１＿２は、液晶素子６４の一方の電極と同一の導電膜を加工して同時に形成することができる。配線７２は素子基板と対向する基板（以下、対向基板とも記す）上に設けることができる。また、配線７２を素子基板上に設けてもよい。
また、一例としては、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子６４の一方の電極が電気的に接続され、一つのブロックを形成する。ここでは、Ｙ方向に延在するライン状の複数のブロック（例えば、ブロック６５＿１、ブロック６５＿２）が形成される。なお、図２（Ａ）では、画素回路の一部のみを示しているが、実際にはこれらのブロックがＸ方向に繰り返し配置される。
このような構成とすることで、タッチセンサを構成する電極と、画素回路が有する液晶素子の一方の電極とを兼ねることができる。図２（Ａ）では、配線７１＿１、配線７１＿２は、液晶素子の一方の電極と、タッチセンサを構成する電極とを兼ねている。一方、配線７２＿１、配線７２＿２は、タッチセンサを構成する電極として機能している。そのためタッチパネルの構成を簡略化できる。なお、図２（Ａ）では、Ｙ方向に延在する複数の配線（例えば、配線７１＿１、配線７１＿２）が、液晶素子の一方の電極と、タッチセンサを構成する電極とを兼ねていたが、本発明の一態様は、これに限定されない。例えば、Ｘ方向に延在する複数の配線（例えば、配線７２＿１、配線７２＿２）が、液晶素子の一方の電極と、タッチセンサを構成する電極とを兼ねていてもよい。その場合の回路図の例を、図２（Ｂ）に示す。
また、図３に示すように、液晶素子６４の一方の電極と電気的に接続する複数の配線（例えば、配線６６＿１乃至配線６６＿４）を有する構成としてもよい。図３においては、Ｙ方向に延在するライン状の複数のブロック（例えば、ブロック６５＿１、ブロック６５＿２）が形成される。これらのブロック６５がＸ方向に繰り返し配置される。また、Ｙ方向に延在するライン状の複数のブロックをまたいでＸ方向に延在するライン状の複数のブロック（例えば、ブロック６７＿１乃至ブロック６７＿４）が形成される。これらのブロック６７がＹ方向に繰り返し配置される。配線６６＿１乃至配線６６＿４を、配線６１と同一の導電膜を加工して同時に形成することでタッチパネルの作製工程を簡略化できる。
なお、図２（Ａ）、（Ｂ）および図３では、表示素子として、液晶素子を適用した例を示したが、本発明の一態様は、これに限定されない。表示素子として、発光素子を適用した場合の例を、図４（Ａ）、（Ｂ）に示す。
図５（Ａ）は、Ｘ方向に延在する複数の配線７２と、Ｙ方向に延在する複数の配線７１の接続構成を示した等価回路図である。なお、タッチセンサが、投影型であり、相互容量方式である場合を示している。Ｙ方向に延在する配線７１の各々には、入力電圧（または、選択電圧）または共通電位（または、接地電位、もしくは、基準となる電位）を入力することができる。また、Ｘ方向に延在する配線７２の各々には接地電位（または、基準となる電位）を入力する、または配線７２と検出回路と電気的に接続することができる。なお、配線７１と配線７２とは入れ替えることが可能である。つまり、配線７１と検出回路とを接続してもよい。
以下、図５（Ｂ）、（Ｃ）を用いて、上述したタッチパネルの動作について説明する。
ここでは一例として、１フレーム期間を、書き込み期間と検出期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線７２（ゲート線、または走査線ともいう）が順次選択される。一方、検出期間は、タッチセンサによるセンシングを行う期間であり、Ｙ方向に延在する配線７１が順次選択され、入力電圧が入力される。
図５（Ｂ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に延在する配線７２と、Ｙ方向に延在する配線７１の両方に、共通電位が入力される。
図５（Ｃ）は、検出期間のある時点における等価回路図である。検出期間では、Ｙ方向に延在する配線７１の各々には入力電圧が入力される。また、Ｘ方向に延在する配線７２のうち、選択されたものは検出回路と導通し、それ以外のものには共通電位が入力される。
なお、ここで例示した駆動方法は、インセル方式だけでなくその他のタッチパネルにも適用することができる。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。例えば、表示の帰線期間にセンシングを行うことが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
［タッチパネルの方式について］
以下では、本発明の一態様のタッチパネルに適用可能ないくつかの方式について説明する。
なお、本明細書等において、タッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、または近接することを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルと呼ぶ場合がある。
本発明の一態様に適用できる静電容量方式のタッチセンサは、一対の導電膜を備える。一対の導電膜間には容量が形成されている。一対の導電膜に被検知体が触れる、または近接することにより一対の導電膜間の容量の大きさが変化することを利用して、検出を行うことができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。投影型静電容量方式としては、主に駆動方式の違いから、自己容量方式、相互容量方式などがある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
また、本発明の一態様のタッチパネルが有する表示素子としては、液晶素子（縦電界方式、または、横電界方式）、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様々な表示素子を用いることができる。
ここで、タッチパネルには表示素子として横電界方式が適用された液晶素子を用いた透過型の液晶表示装置を適用することが好ましい。
本発明の一態様のタッチパネルは、一対の基板のいずれか一方または両方にタッチセンサを構成する一対の電極（導電膜または配線ともいう）を有することにより、表示パネルとタッチセンサとが一体となった構成を有する。そのため、タッチパネルの厚さが低減され、軽量なタッチパネルを実現できる。
図６（Ａ）は、本発明の一態様のタッチパネル１０のモードを説明する断面概略図である。
タッチパネル１０は、基板１１、基板１２、ＦＰＣ１３、導電膜１４、液晶素子２０、着色膜３１、導電膜４１等を有する。
液晶素子２０は、導電膜２１、導電膜２２及び液晶２３により構成される。ここでは液晶素子２０としてＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を用いた場合の例を示している。導電膜２１上には絶縁膜２４を介して導電膜２２が配置されている。導電膜２２は一例として櫛歯状の上面形状、またはスリットが設けられた上面形状（平面形状ともいう）を有する。導電膜２１および導電膜２２は、一方がコモン電極として機能し、他方が画素電極として機能する。なお、表示素子として、発光素子などを用いる場合には、一例としては、導電膜２２は、櫛歯状の上面形状、または、スリットが設けられた上面形状を、有していない。
タッチセンサは、基板１２側に設けられた導電膜４１と、液晶素子２０の一対の電極の一方として機能する導電膜２１との間に形成される容量を利用して検出することができる。このような構成とすることで、液晶素子２０の一方の電極を、タッチセンサの一対の電極の一方と兼ねることができる。よって、工程を簡略化することができるため歩留りが向上でき、また製造コストを低減することができる。なお、導電膜４１は基板１２の表示面側（基板１１と反対側）の面に設けられる。また、導電膜４１は、基板１２側に設けられたＦＰＣ４３と電気的に接続される。導電膜２１は、導電膜１４を介して基板１１側に取り付けられたＦＰＣ１３と電気的に接続する。
図６（Ｂ）に示すタッチパネル１０は、導電膜４１およびＦＰＣ４３を設けない構成である。液晶素子２０のコモン電極として機能する導電膜２１ａ及び導電膜２１ｂが、タッチセンサの一対の電極としても機能する。このような構成とすることで、図６（Ａ）に示す構成よりもさらに工程を簡略化することができる。なお、導電膜２１ａは、導電膜１４を介してＦＰＣ１３と電気的に接続し、導電膜２１ｂは、図示しない導電膜を介してＦＰＣ１３と電気的に接続する。
なお、図６（Ａ）、（Ｂ）は液晶素子２０を構成する一対の電極のうち、下層に位置する電極（導電膜２１、２１ａ、２１ｂ）がコモン電極である例を示しているが、これに限られない。図６（Ａ）、（Ｂ）のそれぞれについて、液晶素子２０を構成する一対の電極のうち、上層に位置する電極（導電膜２２）がコモン電極である例を図６（Ｃ）、（Ｄ）に示す。
以上がタッチパネルの方式についての説明である。
［構成例１］
以下では、タッチパネルのより具体的な構成例について説明する。
図７（Ａ）は、本発明の一態様のタッチパネル３１０の斜視概略図である。また図７（Ｂ）、（Ｃ）は、図７（Ａ）を展開した斜視概略図である。図７（Ｂ）は対向基板側の斜視概略図であり、図７（Ｃ）は素子基板側の斜視概略図である。なお明瞭化のため、代表的な構成要素のみを示している。
タッチパネル３１０は、対向して設けられた基板１０２と基板３７２とを有する。
基板１０２上には、表示部３８１、駆動回路３８２、配線３８６、駆動回路３８４等が設けられている（図７（Ｃ）参照）。また表示部３８１には、酸化物半導体膜１１１が形成されている。基板１０２には、配線３８６と電気的に接続されるＦＰＣ３７３が設けられている。また図７（Ａ）、（Ｃ）では、ＦＰＣ３７３上にＩＣ３７４が設けられている例を示している。
また基板３７２の基板１０２と対向する面と反対側には、複数の導電膜３３４、複数の導電膜３３５、複数の導電膜３４１等が形成されている（図７（Ｂ）参照）。導電膜３４１は複数の導電膜３３４のいずれかと電気的に接続する。基板３７２には、複数の導電膜３４１と電気的に接続されるＦＰＣ３７５が設けられている。
導電膜３３５は、２つの導電膜３３４の間に配置される。導電膜３３５を設けることで導電膜３３４が設けられている領域と設けられていない領域の間で透過率に差が生じることを抑制する機能を有する。また導電膜３３５は電気的にフローティングであることが好ましい。これにより、導電膜３３５を介して、導電膜３３４及び酸化物半導体膜１１１の一方の電位の変化を他方に効率よく伝達することができ、検出感度を高めることができる。なお導電膜３３５は不要である場合には設けなくてもよい。
表示部３８１は、少なくとも複数の画素を有する（図７（Ｃ）参照）。画素は、少なくとも一つの表示素子を有する。また、画素は、トランジスタ及び表示素子を備えることが好ましい。表示素子としては、代表的には有機ＥＬ素子などの発光素子や液晶素子などを用いることができる。本構成例では、表示素子として液晶素子を用いた例を示す。
駆動回路３８２は、例えば走査線駆動回路、信号線駆動回路等として機能する回路を用いることができる。
配線３８６は、表示部３８１や駆動回路３８２に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ３７３を介して外部、またはＩＣ３７４から配線３８６に入力される。
駆動回路３８４は、酸化物半導体膜１１１を順次選択する機能を有する。または、酸化物半導体膜１１１ではなく導電膜３３４を順次選択することによりタッチセンサを駆動する場合には、駆動回路３８４は、固定電位とセンシングに用いる信号とを切り替えて酸化物半導体膜１１１に供給する機能を有する。なお、ＩＣ３７４や外部によりタッチセンサを駆動する信号が供給される場合には、駆動回路３８４を設けなくてもよい。
また、図７（Ａ）乃至（Ｃ）では、ＦＰＣ３７３上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式により実装されたＩＣ３７４が設けられている例を示している。ＩＣ３７４として、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる。なおタッチパネル３１０が走査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ３７３を介して表示部３８１を駆動するための信号を入力する場合などでは、ＩＣ３７４を設けない構成としてもよい。また、ＩＣ３７４を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板１０２に直接実装してもよい。
またこのとき、ＩＣ３７４はタッチセンサを駆動する機能を有していてもよいし、タッチセンサを駆動するＩＣをさらに設けてもよい。または、タッチセンサを駆動するＩＣを基板１０２上に実装してもよい。
タッチセンサは、基板３７２に設けられた導電膜３３４と、基板１０２に設けられた酸化物半導体膜１１１と、により構成される。導電膜３３４と酸化物半導体膜１１１の間に形成される容量を利用して、被検知体の近接または接触を検出することができる。
〔断面構成例１〕
以下では、本発明の一態様のタッチパネルの断面構成の例について、図面を参照して説明する。
図８はタッチパネル３１０の断面概略図である。図８では、図７（Ａ）におけるＦＰＣ３７３、３７５を含む領域、駆動回路３８２を含む領域、表示部３８１を含む領域のそれぞれの断面を示している。
基板１０２と、基板３７２とは、シール材１５１によって貼り合わされている。また基板１０２、基板３７２、及びシール材１５１に囲まれた領域に、液晶３５３が封止されている。
図８に示すタッチパネル３１０は、表示部３８１において、酸化物半導体膜１１０を含むトランジスタ１５０と、一対の電極間に絶縁膜を含む容量素子１６０と、を有する。なお、容量素子１６０において、一対の電極の一方が酸化物半導体膜１１１であり、一対の電極の他方が導電膜１２０である。
トランジスタ１５０は、基板１０２上のゲート電極１０４と、ゲート電極１０４上のゲート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８上のゲート電極１０４と重畳する位置の酸化物半導体膜１１０と、酸化物半導体膜１１０上のソース電極１１２ａ及びドレイン電極１１２ｂとを有する。別言すると、トランジスタ１５０は、酸化物半導体膜１１０と、酸化物半導体膜１１０に接して設けられたゲート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８に接して設けられ、酸化物半導体膜１１０と重畳する位置に設けられたゲート電極１０４と、酸化物半導体膜１１０と電気的に接続されたソース電極１１２ａ及びドレイン電極１１２ｂとを有する。
また、トランジスタ１５０上、より詳しくは、酸化物半導体膜１１０、ソース電極１１２ａ及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６、１１８、１１９が形成されている。絶縁膜１１４、１１６、１１８は、トランジスタ１５０の保護絶縁膜としての機能を有する。絶縁膜１１９は平坦化膜としての機能を有する。また、絶縁膜１１４、１１６、１１８，１１９には、ドレイン電極１１２ｂに達する開口が形成されており、開口を覆うように絶縁膜１１９上に導電膜１２０が形成されている。導電膜１２０は、画素電極としての機能を有する。なお、絶縁膜１１９を設けない構成としてもよい。
容量素子１６０は、絶縁膜１１６上に設けられる。容量素子１６０は、一対の電極の一方の電極としての機能を有する酸化物半導体膜１１１と、酸化物半導体膜１１１上の誘電体膜として機能する絶縁膜１１８、１１９と、絶縁膜１１８、１１９を介して酸化物半導体膜１１１と重畳する位置にある一対の電極の他方の電極としての機能を有する導電膜１２０と、を有する。すなわち、導電膜１２０は画素電極としての機能と容量素子の電極としての機能を有する。なお、酸化物半導体膜１１１の膜厚は、膜の厚さ方向において抵抗率に偏りが生じない程度の厚さであることが好ましい。具体的には、３０ｎｍ以上７０ｎｍ以下であることが好ましく、５０ｎｍ以上７０ｎｍ以下であることがさらに好ましい。
また、図８に示すタッチパネル３１０は、表示部３８１においてタッチセンサを有する。該タッチセンサは一対の電極として、酸化物半導体膜１１１と、基板３７２上に設けられた導電膜３３４と、を有する。トランジスタ１５０、容量素子１６０及び該タッチセンサをまとめて半導体装置と呼ぶことができる。また、トランジスタ１５０及び該タッチセンサをまとめて半導体装置と呼ぶこともできる。なお、補助電極として、酸化物半導体膜１１１に接して導電膜を設けてもよい。例えば、ゲート電極１０４またはソース電極１１２ａ、ドレイン電極１１２ｂと同様の材料を用いて、遮光膜３３２と重畳する位置に導電膜を設けてもよい。該補助電極を遮光膜３３２と重ねて設けることで、画素の開口率を維持しつつタッチセンサの検出に伴う信号伝達の遅延を抑制することができる。
なお、酸化物半導体膜１１０は、トランジスタ１５０のチャネル領域として機能する。また、酸化物半導体膜１１１は、容量素子１６０の一対の電極の一方の電極として機能する。よって、酸化物半導体膜１１０よりも酸化物半導体膜１１１の抵抗率が低い。また、酸化物半導体膜１１０と酸化物半導体膜１１１は、同一の金属元素を有すると好ましい。酸化物半導体膜１１０と酸化物半導体膜１１１を同一の金属元素を有する構成とすることで、製造装置（例えば、成膜装置、加工装置等）を共通に用いることが可能となるため、製造コストを抑制することができる。
また、容量素子１６０は、透光性を有する。すなわち、容量素子１６０が有する、酸化物半導体膜１１１、導電膜１２０、及び絶縁膜１１８、１１９は、それぞれ透光性を有する材料により構成される。このように、容量素子１６０が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができるため、開口率を高めつつ容量値を増大させたタッチパネルとすることができる。この結果、表示品位の優れたタッチパネルを得ることができる。
なお、トランジスタ１５０上に設けられかつ容量素子１６０に用いられる絶縁膜１１８としては、少なくとも水素を含む絶縁膜を用いる。また、トランジスタ１５０に用いる絶縁膜１０７、並びにトランジスタ１５０上に設けられる絶縁膜１１４、１１６としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ１５０及び容量素子１６０に用いる絶縁膜、並びにトランジスタ１５０及び容量素子１６０上に用いる絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ１５０が有する酸化物半導体膜１１０及び容量素子１６０が有する酸化物半導体膜１１１の抵抗率を制御することができる。
また、容量素子１６０に用いる絶縁膜、並びにトランジスタ１５０及び容量素子１６０上に用いる絶縁膜を、以下の構成とすることによって、導電膜１２０の平坦性を高めることができる。具体的には、絶縁膜１１４、１１６は酸化物半導体膜１１０上に設けられ、絶縁膜１１８は、酸化物半導体膜１１１が絶縁膜１１６と絶縁膜１１８とによって挟持されるように酸化物半導体膜１１１上に設けられることで、酸化物半導体膜１１１と重なる位置の絶縁膜１１４、１１６に開口を設けずに酸化物半導体膜１１１の抵抗率を制御することができる。このような構成とすることで、導電膜１２０上に形成される液晶の配向性を良好なものとすることができる。
なお、図８において、酸化物半導体膜１１１と同時に成膜し、同時にエッチングして、同時に形成した酸化物半導体膜１１１ａを酸化物半導体膜１１０と重なる領域を有するように設けられている。酸化物半導体膜１１１ａは、トランジスタ１５０の第２のゲート電極としての機能を有している。このとき、第２のゲート電極に対するゲート絶縁膜は絶縁膜１１４、１１６となる。別言すると、トランジスタ１５０は酸化物半導体膜１１０、ソース電極１１２ａおよびドレイン電極１１２ｂ上に設けられた絶縁膜１１４、１１６と、絶縁膜１１４、１１６上に、酸化物半導体膜１１０と重畳する位置に設けられた酸化物半導体膜１１１ａと、を有する。
酸化物半導体膜１１１ａは、酸化物半導体膜１１１と同時に成膜し、同時にエッチングして、同時に形成することで、プロセス工程の増加を抑制することができる。ただし、本発明の実施形態の一態様は、これに限定されない。酸化物半導体膜１１１ａは、酸化物半導体膜１１１とは異なる工程で形成してもよい。また、酸化物半導体膜１１１ａは、ゲート電極１０４と接続されていてもよい。または、酸化物半導体膜１１１ａは、ゲート電極１０４と接続されずに、ゲート電極１０４とは異なる信号や異なる電位が供給されていてもよい。
なお、トランジスタ１５０において、酸化物半導体膜１１０は、チャネル領域として用いるため、酸化物半導体膜１１１と比較して抵抗率が高い。一方で、酸化物半導体膜１１１は電極としての機能を有するため、酸化物半導体膜１１０と比較して抵抗率が低い。酸化物半導体膜１１０及び酸化物半導体膜１１１の抵抗率の制御方法については後述する。
タッチパネル３１０は、基板１０２上に、トランジスタ３０１、トランジスタ１５０、接続部３０６、導電膜３１７、液晶素子３０８を構成する導電膜１２０及び酸化物半導体膜１１１等を有する。
図８では、表示部３８１の例として、２つの画素の断面を示している。例えば、画素は赤色を呈する画素、緑色を呈する画素、青色を呈する画素のいずれかとすることで、フルカラーの表示を行うことができる。例えば図８に示す表示部３８１において、画素３８８Ｒは、トランジスタ１５０と、容量素子１６０と、液晶素子３０８と、着色膜３３１Ｒと、を有する。また画素３８８Ｇは、図示しないトランジスタと、容量素子１６０と、液晶素子３０８と、着色膜３３１Ｇと、を有する。
また図８では、駆動回路３８２の例としてトランジスタ３０１が設けられている例を示している。
図８では、トランジスタ３０１及びトランジスタ１５０の例として、チャネルが形成される半導体層を２つのゲート電極で挟持する構成を適用した例を示している。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルまたはタッチパネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。
なお、駆動回路３８２が有するトランジスタ３０１と、表示部３８１が有するトランジスタ１５０は、同じ構造であってもよい。また駆動回路３８２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３８１が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合せて用いてもよい。
図８には、液晶素子３０８にＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を用いた場合の例を示している。液晶素子３０８は、導電膜１２０、液晶３５３、及び酸化物半導体膜１１１を有する。導電膜１２０と酸化物半導体膜１１１との間に生じる電界により、液晶３５３の配向を制御することができる。
導電膜１２０は、櫛歯状の上面形状、またはスリットが設けられた上面形状（平面形状ともいう）を有する。また、酸化物半導体膜１１１は導電膜１２０と重ねて配置されている。また着色膜３３１Ｒ等と重なる領域において、酸化物半導体膜１１１上に導電膜１２０が配置されていない部分を有する。
図８では、導電膜１２０が画素電極として機能し、酸化物半導体膜１１１がコモン電極として機能する。なお、上層に設けられ、櫛歯状またはスリット状の上面形状を有する導電膜１２０をコモン電極とし、下層に設けられる酸化物半導体膜１１１を画素電極として用いてもよい（図９参照）。図９に示すタッチパネル３１０は、酸化物半導体膜１１１がトランジスタ１５０のドレイン電極１１２ｂと電気的に接続されている。このとき、タッチパネル３１０が備えるタッチセンサは、導電膜３３４及び導電膜１２０を一対の電極として構成される。
基板１０２の端部に近い領域には、接続部３０６が設けられている。接続部３０６においては、導電膜３１７が接続層３１９を介してＦＰＣ３７３と電気的に接続されている。図８では、導電膜３１７の一部と、導電膜１２０と同一の導電膜を加工して形成した導電膜とを積層することで接続部３０６を構成している例を示している。
基板３７２の基板１０２側の面には、着色膜３３１Ｒ、３３１Ｇ、遮光膜３３２、絶縁膜３５５等が設けられている。また基板３７２の基板１０２と反対側の面には、導電膜３３４、導電膜３３５、導電膜３４１等が設けられている。
導電膜３３４と導電膜３４１とは、電気的に接続されている。また、導電膜３３５は導電膜３３４及び導電膜３４１とは絶縁されている。導電膜３３４、導電膜３４１及び導電膜３３５は同一の導電膜を加工して同時に形成されていることが好ましい。また、導電膜３３４と導電膜３４１とが一体であってもよい。このとき、少なくとも表示部３８１と重なる部分が、タッチセンサの一方の電極として機能する導電膜３３４に相当し、それ以外の部分を導電膜３４１と呼ぶこともできる。
ここで、タッチセンサを構成する電極の配置について説明する。図１０は図８に示すタッチパネル３１０が有する、一対のタッチセンサ電極の上面模式図である。図１０に示す一点鎖線Ｚ１−Ｚ２は、図８に示す表示部３８１と対応する。
タッチセンサの一方の電極である導電膜３３４はＹ方向に延在して設けられている。またタッチセンサの他方の電極である酸化物半導体膜１１１はＸ方向に延在し、導電膜３３４と交差する領域を有する。また、導電膜３３５は導電膜３３４と同一の導電膜により形成されることが好ましいが、機能上の違いから導電膜３３４とは異なるハッチングで示している。導電膜３３５を電気的にフローティングとすることで導電膜３３５を介して、導電膜３３４及び酸化物半導体膜１１１の一方の電位の変化を他方に効率よく伝達することができ、タッチセンサの検出感度を高めることができる。
着色膜３３１Ｒ、３３１Ｇ及び遮光膜３３２は、基板３７２上の基板１０２側に設けられている（図８参照）。また着色膜３３１Ｒ等や遮光膜３３２を覆って絶縁膜３５５が設けられている。
絶縁膜３５５は、着色膜３３１Ｒ等や遮光膜３３２等に含まれる不純物が液晶３５３に拡散することを防ぐオーバーコートとしての機能を有する。
スペーサ３１６は、絶縁膜１１９上に設けられ、基板１０２と基板３７２との距離を調節する機能を有する。図８ではスペーサ３１６と基板３７２側の構造物（例えば絶縁膜３５５等）とが接触している例を示すが、これらが接していなくてもよい。またここではスペーサ３１６が基板１０２側に設けられている例を示したが、基板３７２側に設けてもよい。例えば、隣接する２つの画素の間に配置すればよい。または、スペーサ３１６として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、有機樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
なお、導電膜１２０、絶縁膜１１９、絶縁膜３５５等において、液晶３５３と接する面には液晶３５３の配向を制御するための配向膜が設けられていてもよい。
導電膜３３４および導電膜３３５の、少なくとも着色膜３３１Ｒ等と重なる部分には透光性を有する材料を用いることが好ましい。
また、タッチパネル３１０が透過型の液晶表示装置を含む場合、例えば図示しない偏光板を、表示部３８１を上下に挟むように２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介して入射される。このとき、導電膜１２０と酸化物半導体膜１１１の間に与える電圧によって液晶３５３の配向を制御する。すなわち、偏光板を介して射出される光の強度を制御することができる。またバックライトから入射される光は着色膜によって特定の波長領域以外の光が吸収され、射出される光は例えば赤色、青色、または緑色を呈する光となる。
また偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板により、視野角依存を低減することができる。
なお、ここでは液晶素子３０８としてＦＦＳモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えばＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
また、タッチパネル３１０にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
本構成例においてタッチパネル３１０は、導電膜３３４と、酸化物半導体膜１１１の間に形成される容量を利用して、タッチ動作等を検出することができる。すなわち酸化物半導体膜１１１は、液晶素子３０８の一対の電極の一方と、タッチセンサの一対の電極の一方と、の両方を兼ねる。
ここで、導電膜１２０または／および導電膜３３４として、可視光を透過する導電性材料を用いることが好ましい。例えば金属酸化物を含む導電性材料を含んで構成される。例えば、後述する透光性を有する導電性材料のうち、金属酸化物を用いることができる。
または、導電膜１２０または／および導電膜３３４は、他の導電膜や半導体層と同一の金属元素を含む金属酸化物を用いることが好ましい。特に、タッチパネル３１０が有するトランジスタの半導体層に酸化物半導体を用いた場合、これに含まれる金属元素を含む導電性酸化物を適用することが好ましい。
また、導電膜３３４に固定電位が与えられていることで、外部から電磁的なノイズを遮蔽することができる。例えばセンシングを行っていないとき、導電膜３３４には液晶３５３のスイッチングに影響しない定電位を供給すればよい。例えば接地電位、共通電位、または任意の定電位を用いることができる。また例えば、導電膜３３４と酸化物半導体膜１１１とを同電位としてもよい。
また、導電膜３３４に適切な電位を与えることにより、導電膜１２０と酸化物半導体膜１１１との間に生じる電界の向き（電気力線の向き）のうち、厚さ方向の成分を低減し、より効果的に厚さに対して概略垂直な方向（横方向）に電界が向くようにすることができる。これにより、液晶３５３の配向欠陥を抑制し、光漏れなどの不具合が生じることを防ぐことができる。
なお、導電膜３３４、導電膜３３５および基板３７２上に、指またはスタイラスなどの検知体が直接触れるための基板を設けてもよい。またこのとき、基板３７２と基板１０２との間に偏光板または円偏光板を設けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、または化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。
〔各構成要素について〕
以下では、上記に示す各構成要素について説明する。
｛基板｝
タッチパネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタや容量素子等を形成してもよい。
厚さの薄い基板を用いることで、タッチパネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有するタッチパネルを実現できる。
ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いることができる。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いたタッチパネルも軽量にすることができる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属材料や合金材料を用いた金属基板、セラミック基板、または半導体基板等を用いることもできる。金属材料や合金材料は熱伝導性が高く、封止基板全体に熱を容易に伝導できるため、タッチパネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル、又はアルミニウム合金もしくはステンレス等の合金などを好適に用いることができる。
また、導電性の基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
可撓性を有する基板としては、上記材料を用いた層が、タッチパネルの表面を傷などから保護するハードコート層（例えば、窒化シリコン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層など）等と積層されて構成されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、窒化シリコン膜、酸化窒化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等の透水性の低い絶縁膜を有していてもよい。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高いタッチパネルとすることができる。
例えば、表示素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用いることができる。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましくは２５μｍ以上１００μｍ以下とする。このような厚さのガラス層は、水や酸素に対する高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂層を設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、極めて信頼性が高いフレキシブルなタッチパネルとすることができる。
｛トランジスタ｝
トランジスタは、ゲート電極として機能する導電膜と、半導体層と、ソース電極として機能する導電膜と、ドレイン電極として機能する導電膜と、ゲート絶縁膜として機能する絶縁膜と、を有する。上記では、ボトムゲート型のトランジスタを適用した場合を示している。
なお、本発明の一態様のタッチパネルが有するトランジスタの構造は特に限定されない。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。
トランジスタに用いる半導体材料の結晶性については特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｓｎ、またはＨｆ等の金属）で表記される酸化物を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いるタッチパネルなどに、このような酸化物半導体を好適に用いることができる。
また半導体層としてこのような酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
〈酸化物半導体膜〉
酸化物半導体膜１１０及び酸化物半導体膜１１１は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｓｎ、またはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
酸化物半導体膜１１０及び酸化物半導体膜１１１を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体膜１１０と、酸化物半導体膜１１１は、上記酸化物のうち、同一の金属元素を有していてもよい。酸化物半導体膜１１０と、酸化物半導体膜１１１を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜１１０と、酸化物半導体膜１１１を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、酸化物半導体膜１１０と、酸化物半導体膜１１１は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、酸化物半導体膜１１０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１１０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体膜１１０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１１０がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。なお、成膜される酸化物半導体膜１１０の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１１０としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１１０は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１１０のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体膜１１０において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１１０において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１１０におけるシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１１０において、ＳＩＭＳにより得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１１０のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１１０に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳにより得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１１０は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１１０は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１１０が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
なお、トランジスタのチャネルが形成される半導体に、シリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて密に画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
｛導電膜｝
トランジスタのゲート、ソースおよびドレインのほか、タッチパネルを構成する各種配線および電極などの導電膜に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電膜として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。
または、導電膜として、半導体層と同様の酸化物半導体を用いることが好ましい。このとき導電膜が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。
例えばこのような導電膜を、酸化物半導体膜１１１、１１１ａに適用することができる。または、透光性を有する他の導電膜にも適用することができる。
｛酸化物半導体の抵抗率の制御方法｝
酸化物半導体膜１１０及び酸化物半導体膜１１１、１１１ａに用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、酸化物半導体膜１１０及び酸化物半導体膜１１１、１１１ａへ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体膜の抵抗率を制御することができる。
具体的には、容量素子１６０の電極として機能する酸化物半導体膜１１１、１１１ａに用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜、例えば絶縁膜１１８から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。酸化物半導体膜１１１、１１１ａは、上記にように膜中の酸素欠損を増加させる、または水素を拡散させる工程の前においては半導体としての機能を有し、該工程の後においては、導電体としての機能を有する。
なお、プラズマ処理を行い酸化物半導体膜中の酸素欠損を増加させる際に、膜厚が大きいと、膜中における酸素欠損の増加に偏りが生じる場合がある。また、絶縁膜から酸化物半導体膜へ水素を拡散させる際に、膜厚が大きいと、膜中における水素や水等の不純物の増加に偏りが生じる場合がある。その結果、酸化物半導体膜の底面付近の抵抗率が、膜の上面付近の抵抗率よりも高くなってしまう場合がある。よって、このような偏りが生じると、酸化物半導体膜の抵抗率が十分に低い場合でも、該酸化物半導体膜が底面側から配線等の導電膜と電気的に接続される場合に該酸化物半導体膜と該導電膜の接触抵抗が増大してしまう場合がある。一方で、酸化物半導体膜は導電膜として機能する程度に膜厚が大きい必要がある。以上のことから、酸化物半導体膜１１１、１１１ａの膜厚は、膜の厚さ方向において抵抗率に偏りが生じない程度の厚さであることが好ましい。具体的には、３０ｎｍ以上７０ｎｍ以下であることが好ましく、５０ｎｍ以上７０ｎｍ以下であることがさらに好ましい。
一方、トランジスタ１５０のチャネル領域として機能する酸化物半導体膜１１０は、絶縁膜１０７、１１４、１１６を設けることによって、水素を含む絶縁膜１０６、１１８と接しない構成とする。絶縁膜１０７、１１４、１１６の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、酸化物半導体膜１１０に酸素を供給することができる。酸素が供給された酸化物半導体膜１１０は、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャリアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる酸化物半導体膜１１０をチャネル領域に用いるトランジスタ１５０は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
絶縁膜１１８として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、酸化物半導体膜１１１に水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を酸化物半導体膜１１１、１１１ａに接して形成することで、酸化物半導体膜１１１，１１１ａに効果的に水素を含有させることができる。このように、酸化物半導体膜１１０及び酸化物半導体膜１１１、１１１ａに接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。なお、絶縁膜１０６として、絶縁膜１１８と同様の材料を用いてもよい。絶縁膜１０６として窒化シリコンを用いることで、絶縁膜１０７から放出される酸素がゲート電極１０４に供給され、酸化されることを抑制できる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた酸化物半導体膜１１１は、酸化物半導体膜１１０よりもキャリア密度の高い酸化物半導体膜となる。
トランジスタ１５０のチャネル領域が形成される酸化物半導体膜１１０は、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１１０において、ＳＩＭＳにより得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、容量素子１６０の電極として機能する酸化物半導体膜１１１、及びトランジスタ１５０の第２のゲート電極として機能する酸化物半導体膜１１１ａは、酸化物半導体膜１１０よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。酸化物半導体膜１１１、１１１ａに含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜１１０と比較して、酸化物半導体膜１１１、１１１ａに含まれる水素濃度は２倍以上、好ましくは１０倍以上である。また、酸化物半導体膜１１１、１１１ａの抵抗率が、酸化物半導体膜１１０の抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
〈絶縁膜〉
トランジスタ１５０のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラズマＣＶＤ（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜を用いてもよい。
絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１１０中に過剰の酸素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１５０のチャネル領域として機能する酸化物半導体膜１１０と接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜１０６、１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜１０６、１０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１５０のゲート絶縁膜として機能する絶縁膜１０８として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１５０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１５０の静電破壊を抑制することができる。
〈保護絶縁膜〉
トランジスタ１５０の保護絶縁膜として機能する絶縁膜１１４、１１６、１１８としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。
また、トランジスタ１５０のチャネル領域として機能する酸化物半導体膜１１０と接する絶縁膜１１４は、酸化物絶縁膜であることが好ましく、酸素を放出することが可能な絶縁膜を用いる。酸素を放出することが可能な絶縁膜を別言すると、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する絶縁膜である。なお、絶縁膜１１４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１１４を形成すればよい。または、成膜後の絶縁膜１１４に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
絶縁膜１１４として、酸素を放出することが可能な絶縁膜を用いることで、トランジスタ１５０のチャネル領域として機能する酸化物半導体膜１１０に酸素を移動させ、酸化物半導体膜１１０の酸素欠損量を低減することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される，膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある絶縁膜を用いることで、酸化物半導体膜１１０に含まれる酸素欠損量を低減することができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまうためである。また、絶縁膜１１４と酸化物半導体膜１１０との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１１０の欠陥に由来するｇ値が１．８９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動する場合がある。または、外部から絶縁膜１１４に入った酸素の一部が、絶縁膜１１４にとどまる場合もある。また、外部から絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１１０に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導帯下端のエネルギー（ＥＣ＿ＯＳ）との間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ分析において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１１０のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化物半導体膜１１０の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜１１０界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び酸化物半導体膜１１０の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１４に接するように形成される絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体膜１１０から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
絶縁膜１１４の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１１６の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、または３層以上の積層構造としてもよい。
容量素子１６０の誘電体膜として機能する絶縁膜１１８としては、窒化物絶縁膜であることが好ましい。特に窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、容量素子１６０の誘電体膜として機能する絶縁膜１１８として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、容量素子１６０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、容量素子１６０の静電破壊を抑制することができる。なお、絶縁膜１１８は、容量素子１６０の電極として機能する酸化物半導体膜１１１の抵抗率を低下させる機能も有する。
また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１１０からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１１０への水素、水等の入り込みを防ぐことができる。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
平坦膜、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることができる。
｛接着層｝
接着層としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ポリウレタン、エポキシ樹脂、またはシロキサン結合を有する樹脂などを用いることができる。
｛接続層｝
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
｛着色膜｝
着色膜に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
以上が各構成要素についての説明である。
〔断面構成例２〕
図１１には、上記構成例とは一部の構成の異なるタッチパネルの断面構成例について示している。なお、上記と重複する部分については説明を省略し、相違点について説明する。
図１１は、基板３７２の表示面側に導電膜３３４、３３５、３４１及びＦＰＣ３７５を設けない構成である。液晶素子３０８のコモン電極として機能する酸化物半導体膜１１１が、タッチセンサの一対の電極としても機能する。具体的には、一方向に延在する酸化物半導体膜１１１ｂと、酸化物半導体膜１１１ｂと直交する方向に延在する導電膜１０４ａと電気的に接続される酸化物半導体膜１１１ｃとが、タッチセンサの一対の電極として機能する。このような構成とすることで、図８に示す構成よりもさらに工程を簡略化することができる。なお、酸化物半導体膜１１１ｃは、絶縁膜１０８、１１４、１１６に設けられた開口３３３を介して導電膜１０４ａと電気的に接続される。また導電膜１０４ａは、ゲート電極１０４と同様の材料を用いて同時に形成される。
ここで、タッチセンサを構成する電極の配置について説明する。図１２（Ａ）は図１１に示すタッチパネル３１０が有する、一対のタッチセンサ電極の上面模式図である。図１２（Ａ）に示す一点鎖線Ｚ３−Ｚ４は、図１１に示す表示部３８１と対応する。
タッチセンサの一方の電極である酸化物半導体膜１１１ｂはＹ方向に延在して設けられている。またタッチセンサの他方の電極である酸化物半導体膜１１１ｃは、開口３３３を介して導電膜１０４ａと電気的に接続される。導電膜１０４ａはＸ方向に延在し、酸化物半導体膜１１１ｂと交差する領域を有する。
また、一方向に延在する導電膜として、導電膜１０４ａの代わりにソース電極１１２ａおよびドレイン電極１１２ｂと同様の材料を用いて同時に形成される導電膜１１２を適用してもよい（図１２（Ｂ）参照）。なお、図１２（Ｂ）において、酸化物半導体膜１１１ｂがＸ方向に延在し、導電膜１１２がＹ方向に延在する例を示している。酸化物半導体膜１１１ｃは、絶縁膜１１８（図示しない）に設けられる開口３３６を介して導電膜１１２と電気的に接続される。
〔他の構成例〕
なお本発明の一態様は上記で例示した構成に限られず、様々な構成をとることができる。
〈周辺回路〉
周辺回路は、一体形成しない構成とすることができる。すなわち、タッチセンサを駆動する回路と、画素を駆動する回路とを、それぞれ別に形成することができる。なお、これらの機能を一つの回路で実現してもよい。
また、タッチセンサのＸ方向の導電膜またはＹ方向の導電膜（電極）のうち、一方の導電膜の選択を行うドライバ回路をＴＦＴで一体形成することもできる。
またタッチセンサを駆動する回路は、画素を駆動するゲートドライバ側、またはソースドライバ側のいずれに配置してもよい。
また、タッチセンサのＸ方向の導電膜またはＹ方向の導電膜（電極）と電気的に接続する２つの回路のうち、検出する機能を有する回路としてはＩＣを用いることが好ましい。このとき、当該導電膜はＦＰＣを介して当該ＩＣで制御することが好ましい。
〈タッチセンサの導電膜（電極）の材質〉
タッチセンサを構成する一対の導電膜は、液晶素子を構成するコモン電極や画素電極などと同じ材料を用いることが好ましい。
または、メッシュ状に加工された金属膜（メタルメッシュともいう）で構成してもよい。
また、タッチセンサのＸ方向の導電膜またはＹ方向の導電膜（電極）の少なくとも一つは、その直下または直上に金属膜を設けることで、抵抗を下げることができる。このとき、金属酸化物を含む導電膜と、金属を含む導電膜の積層構造とする場合には、ハーフトーンマスクを用いたパターニング技術により形成すると、工程を簡略化できるため好ましい。
〈タッチセンサの導電膜（電極）を接続する配線〉
タッチセンサのＸ方向の導電膜とＹ方向の導電膜が交差する部分において、他の導電膜を用いてブリッジ構造を実現する場合、例えば、当該導電膜をトランジスタのゲート電極と同一面上の導電膜とし、Ｘ方向の導電膜をゲート線と平行に横方向に画素全体で引き回す。または、当該導電膜をトランジスタのソース電極及びドレイン電極と同一面上の導電膜とし、Ｙ方向の導電膜をソース線と平行に、縦方向に画素全体で引き回す。このとき、画素内にコンタクト部を形成する。または、当該導電膜をコモン電極として機能する導電膜と同一の導電膜、または画素電極として機能する導電膜と同一面上の導電膜を用いてもよい。
〈タッチセンサの導電膜（電極）や液晶素子の導電膜（電極）〉
上部に配置されるスリットを有する導電膜（電極）を画素電極として用い、下部に配置され、複数の画素にわたって設けられる導電膜（電極）をコモン電極（共通電極ともいう）として用いることができる。
または、上部に配置され、複数の画素にわたって設けられるスリットを有する導電膜（電極）をコモン電極として用い、下部に配置される導電膜（電極）を画素電極として用いることができる。
タッチセンサのＸ方向の導電膜を、画素電極として機能する導電膜、またはコモン電極として機能する導電膜と兼ねる構成とすることができる。
または、タッチセンサのＹ方向の導電膜を、画素電極として機能する導電膜、またはコモン電極として機能する導電膜と兼ねる構成とすることができる。
また、タッチセンサのＸ方向の導電膜をパルス電圧が与えられる導電膜または電流の検出を行う導電膜のいずれとしてもよい。またこのとき、タッチセンサのＹ方向の導電膜は他方にすればよい。
また、コモン電極として機能する導電膜は、複数の画素にわたって設けられる構成としてもよいし、例えばトランジスタのゲート電極と同一面上の導電膜により形成された共通配線と電気的に接続されていてもよい。このとき、１つのコモン電極として機能する導電膜は島状の形状を有していてもよい。
〈対向基板〉
トランジスタ等が設けられる基板と対向して設けられる基板（対向基板ともいう）にタッチセンサのＸ方向の導電膜またはＹ方向の導電膜を設ける場合、当該導電膜よりも視認側に遮光膜を配置することが好ましい。
また、対向基板にＴＮモード、ＭＶＡモード等の液晶素子の一方の電極を形成する場合、対向基板に設けられるタッチセンサの導電膜と重なる部分には、当該電極にスリットを設けることが好ましい。
また、ＦＦＳモードやＩＰＳモード等のように、一対の電極をトランジスタ等が設けられる基板上に形成する場合であっても、対向基板に液晶の配向を制御する導電膜を設けてもよい。このときも同様に、当該導電膜には、タッチセンサの導電膜と重なる部分にスリットを設けることが好ましい。
〈駆動方法〉
タッチセンサの駆動方法としては、例えば画素の駆動における１水平期間（１ゲート選択期間）の隙間で、対応する行のセンシング（走査）をする方法を用いることができる。または、１フレーム期間を２つに分け、前半で全画素の書き込みを行い、後半でセンシングしてもよい。
〔トランジスタ及び容量素子等の作製方法〕
次に、図８に示すタッチパネル３１０が有するトランジスタ１５０、容量素子１６０及び液晶素子３０８を構成する一対の電極（酸化物半導体膜１１１及び導電膜１２０）の作製方法の一例について、図２５乃至図２８を用いて説明する。
まず、基板１０２上にゲート電極１０４を形成する。その後、基板１０２、及びゲート電極１０４上に絶縁膜１０６、１０７を含む絶縁膜１０８を形成する（図２５（Ａ）参照）。
なお、基板１０２、ゲート電極１０４、及び絶縁膜１０６、１０７としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、基板１０２としてはガラス基板を用い、ゲート電極１０４としては、導電膜としてタングステン膜を用い、絶縁膜１０６としては、水素を放出することが可能な窒化シリコン膜を用い、絶縁膜１０７としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。
ゲート電極１０４は、基板１０２上に導電膜を成膜後、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
次に、絶縁膜１０８上のゲート電極１０４と重畳する位置に酸化物半導体膜１１０を形成する（図２５（Ｂ）参照）。
酸化物半導体膜１１０としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、酸化物半導体膜１１０としては、Ｉｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］の金属酸化物ターゲットを使用。）を用いる。
また、酸化物半導体膜１１０は、絶縁膜１０８上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
酸化物半導体膜１１０を形成後、熱処理を行うと好ましい。該熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、より好ましくは３５０℃以上４５０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、酸化物半導体膜１１０から脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの熱処理によって、絶縁膜１０６、１０７、及び酸化物半導体膜１１０の少なくとも１つから水素や水などの不純物を除去することができる。なお、該熱処理は、酸化物半導体膜１１０を島状に加工する前に行ってもよい。
なお、酸化物半導体膜１１０をチャネル領域とするトランジスタ１５０に安定した電気特性を付与するためには、酸化物半導体膜１１０中の不純物を低減し、酸化物半導体膜１１０を真性または実質的に真性にすることが有効である。
次に、絶縁膜１０８、及び酸化物半導体膜１１０上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、絶縁膜１０８及び酸化物半導体膜１１０上にソース電極１１２ａ、及びドレイン電極１１２ｂを形成する（図２５（Ｃ）参照）。
ソース電極１１２ａ、及びドレイン電極１１２ｂとしては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、ソース電極１１２ａ、及びドレイン電極１１２ｂとしては、タングステン膜と、アルミニウム膜と、チタン膜との３層の積層構造を用いる。
また、ソース電極１１２ａ、及びドレイン電極１１２ｂの形成後に、酸化物半導体膜１１０の表面を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、酸化物半導体膜１１０の表面に付着した不純物（例えば、ソース電極１１２ａ、及びドレイン電極１１２ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、ソース電極１１２ａ、及びドレイン電極１１２ｂを形成する工程、及び上記洗浄工程のいずれか一方または双方において、酸化物半導体膜１１０のソース電極１１２ａ、及びドレイン電極１１２ｂから露出した領域が、薄くなる場合がある。
次に、絶縁膜１０８、酸化物半導体膜１１０、ソース電極１１２ａ、及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６を形成する。そして、絶縁膜１１４、１１６の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口１４１を形成する（図２５（Ｄ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶縁膜１１４と絶縁膜１１６との界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１１０に移動させることが可能となり、酸化物半導体膜１１０の酸素欠損量を低減することが可能となる。
また、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１１０の保護膜となる。したがって、酸化物半導体膜１１０へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる。
絶縁膜１１４、１１６としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、絶縁膜１１４、１１６としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。
また、絶縁膜１１４、１１６を成膜した後に、加熱処理（以下、第１の加熱処理とする）を行うと好適である。第１の加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。または、第１の加熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１１０に移動させ、酸化物半導体膜１１０に含まれる酸素欠損量を低減することができる。
第１の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。
開口１４１としては、ドレイン電極１１２ｂが露出するように形成する。開口１４１の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１４１の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口１４１を形成するためのエッチング工程によって、ドレイン電極１１２ｂの膜厚が減少する場合がある。
次に、開口１４１を覆うように、絶縁膜１１６上に酸化物半導体膜１１１、１１１ａとなる酸化物半導体膜を形成する（図２６（Ａ）、（Ｂ）参照）。
なお、図２６（Ａ）は、絶縁膜１１６上に酸化物半導体膜を形成する際の、成膜装置内部の断面模式図である。図２６（Ａ）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３の下方に形成されたプラズマ１９４とが、模式的に表されている。
まず、酸化物半導体膜を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、酸化物半導体膜の被形成面となる絶縁膜１１６中に、酸素が添加される。また、酸化物半導体膜を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。例えば、アルゴンガスと、酸素ガスと、を用い、アルゴンガスの流量よりも酸素ガスの流量を多くするのが好ましい。酸素ガスの流量を多くすることで、好適に絶縁膜１１６に酸素を添加することができる。一例としては、酸化物半導体膜の形成条件としては、成膜ガス全体に占める酸素ガスの割合を、５０％以上１００％以下、好ましくは、８０％以上１００％以下とすればよい。
なお、図２６（Ａ）において、絶縁膜１１６に添加される酸素または過剰酸素を模式的に破線の矢印で表している。
また、酸化物半導体膜を成膜する際の基板温度としては、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。酸化物半導体膜を加熱して成膜することで、酸化物半導体膜の結晶性を高めることができる。一方で、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、酸化物半導体膜を成膜する際の基板温度を１５０℃以上３４０℃未満とした場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、酸化物半導体膜の成膜する際の基板温度を１００℃以上１５０℃未満とすることで、ガラス基板の変形を抑制することができる。
該酸化物半導体膜としては、上述の列挙した材料の中から選択することで形成できる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する。
次に、該酸化物半導体を所望の形状に加工することで、島状の酸化物半導体膜１１１、１１１ａを形成する（図２６（Ｃ）参照）。
酸化物半導体膜１１１、１１１ａは、絶縁膜１１６上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
次に、絶縁膜１１６、及び酸化物半導体膜１１１、１１１ａ上に絶縁膜１１８を形成する（図２７（Ａ）参照）。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。絶縁膜１１８としては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜１１８としては、例えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶縁膜１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜１１４、１１６中の酸素または過剰酸素を、酸化物半導体膜１１０に移動させることが可能となる。
また、絶縁膜１１８の形成後に、先に記載の第１の加熱処理と同等の加熱処理（以下、第２の加熱処理とする）を行ってもよい。このように、酸化物半導体膜１１１、１１１ａとなる酸化物半導体膜の成膜の際に絶縁膜１１６に酸素を添加した後に、４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下の温度で、加熱処理を行うことで、絶縁膜１１６中の酸素または過剰酸素を酸化物半導体膜１１０中に移動させ、酸化物半導体膜１１０中の酸素欠損を補填することができる。
ここで、酸化物半導体膜１１０中に移動する酸素について、図２８を用いて説明を行う。図２８は、絶縁膜１１８成膜時の基板温度（代表的には３７５℃未満）、または絶縁膜１１８の形成後の第２の加熱処理（代表的には３７５℃未満）によって、酸化物半導体膜１１０中に移動する酸素を表すモデル図である。図２８中において、酸化物半導体膜１１０中に移動する酸素（酸素ラジカル、酸素原子、または酸素分子）を破線の矢印で表している。なお、図２８は絶縁膜１１８成膜後の、トランジスタ１５０近傍の断面図である。
図２８に示す酸化物半導体膜１１０は、酸化物半導体膜１１０に接する膜（ここでは、絶縁膜１０７、及び絶縁膜１１４）から酸素が移動することで、酸素欠損が補填される。特に、本発明の一態様のタッチパネルにおいて、酸化物半導体膜１１０となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜１０７中に酸素を添加する場合、絶縁膜１０７は過剰酸素領域を有する。また、酸化物半導体膜１１１となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜１１６中に酸素を添加するため、絶縁膜１１６は過剰酸素領域を有する。よって、該過剰酸素領域を有する絶縁膜に挟まれた酸化物半導体膜１１０は、酸素欠損が好適に補填される。
また、絶縁膜１０７の下方には、絶縁膜１０６が設けられており、絶縁膜１１４、１１６の上方には、絶縁膜１１８が設けられている。絶縁膜１０６、１１８を酸素透過性が低い材料、例えば、窒化シリコン等により形成することで、絶縁膜１０７、１１４、１１６中に含まれる酸素を酸化物半導体膜１１０側に閉じ込めることができるため、好適に酸化物半導体膜１１０に酸素を移動させることが可能となる。なお、絶縁膜１１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ１５０に含まれる酸化物半導体膜１１０へ拡散するのを防ぐ効果も奏する。
また、絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。そのため、絶縁膜１１８を形成することで、絶縁膜１１８に接する酸化物半導体膜１１１、１１１ａは、水素及び窒素のいずれか一方または双方が添加されることで、キャリア密度が高くなり、酸化物導電膜として機能することができる。
なお、酸化物半導体膜１１１、１１１ａの抵抗率の低下に伴い、図２６（Ｃ）と図２７（Ａ）に示す酸化物半導体膜１１１、１１１ａのハッチングを変えて図示している。また、この時点でトランジスタ１５０が作製される。
酸化物半導体膜１１１、１１１ａの抵抗率は、少なくとも酸化物半導体膜１１０よりも低く、好ましくは、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
次に、絶縁膜１１８上に絶縁膜１１９を形成し、絶縁膜１１８、１１９の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口１４２を形成する（図２７（Ｂ）参照）。
絶縁膜１１９としては、上述した材料の中から選択することで形成できる。なお、本実施の形態においては、絶縁膜１１９としてアクリル樹脂を用いる。
開口１４２としては、ドレイン電極１１２ｂが露出するように形成する。開口１４２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１４２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口１４２を形成するためのエッチング工程によって、ドレイン電極１１２ｂの膜厚が減少する場合がある。
なお、前述の開口１４１を形成する工程を行わずに、開口１４２の形成する工程において絶縁膜１１４、１１６、１１８，１１９に開口を連続して形成してもよい。このような工程とすることで、本発明の一態様のタッチパネルの作製工程を減らすことが可能となるため、製造コストを抑制することができる。
次に、開口１４２を覆うように、絶縁膜１１９上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、導電膜１２０を形成する（図２７（Ｃ）参照）。
導電膜１２０としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、導電膜１２０としてインジウム錫酸化物を用いる。
また、導電膜１２０の形成に伴い、容量素子１６０が作製される。容量素子１６０は、一対の電極間に誘電体層が挟持された構造であり、一対の電極の一方が酸化物半導体膜１１１であり、一対の電極の他方が導電膜１２０である。また、絶縁膜１１８、１１９が容量素子１６０の誘電体層として機能する。
以上の工程によって、図８に示すタッチパネル３１０が有するトランジスタ１５０、容量素子１６０及び液晶素子３０８を構成する一対の電極を作製することができる。
なお、図２７（Ｃ）には絶縁膜１１９を設ける構成を示したが、絶縁膜１１９を設けない構成としてもよい（図２９（Ａ）参照）。このとき、絶縁膜１１８が容量素子１６０の誘電体膜として機能する。また、トランジスタ１５０においてゲート電極１０４がなく、酸化物半導体膜１１１ａが第１のゲート電極として機能する構成であってもよい（図２９（Ｂ）参照）。図２９（Ｂ）は図２７（Ｃ）と比較して、ゲート電極１０４及び絶縁膜１０６を設けない点が異なる。図２９（Ｂ）に示すトランジスタ１５０は、いわゆるトップゲート型のトランジスタである。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
［構成例２］
本構成例では、タッチパネルが有する表示素子として有機ＥＬ素子を用いた例を示す。
〔断面構成例１〕
以下では、本発明の一態様のタッチパネルの断面構成の例について、図面を参照して説明する。なお、上記と重複する部分については説明を省略し、相違点について説明する。
図１３に示すタッチパネル３２０は、表示部３８１に発光素子２８０を備える。発光素子２８０は導電膜１２０、ＥＬ層２８１、導電膜２８２を有する。導電膜１２０は反射膜としての機能を有し、絶縁膜１１４、１１６、１１８、１１９に設けられた開口を介してトランジスタ１５０のドレイン電極１１２ｂと電気的に接続される。導電膜２８２は下部電極とも呼べる。導電膜２８２としては可視光を透過する材料を用いる。また導電膜２８２が半反射膜としての機能を有していてもよい。導電膜２８２は上部電極とも呼べる。導電膜１２０と導電膜２８２の間に電圧を印加することで、ＥＬ層２８１に含まれる発光層が呈する光を基板３７２に設けられた着色膜（例えば着色膜３３１Ｒ）を介して取り出すことができる。図１３に示すタッチパネル３２０は、いわゆるトップエミッション型の表示装置を備える。なお、発光素子２８０の具体的な構成については、実施の形態４にて後述する。
絶縁膜１１９上に、隔壁として機能する絶縁膜３９１が設けられる。絶縁膜３９１は、隣接する２つの画素の導電膜１２０の端部と重ねて設けられる。ＥＬ層２８１は導電膜１２０及び絶縁膜３９１上に設けられる。また導電膜２８２は少なくとも導電膜１２０と重畳するように、ＥＬ層２８１上に設けられる。例えば、図１３に示すタッチパネル３２０において導電膜２８２は、一の方向に隣接する２つの画素が有する２つの導電膜１２０の隙間と重畳する位置に開口３８５を有する。また、導電膜２８２は一の方向に隣接する複数の画素（例えば３０画素、６０画素等）を含むブロックごとに、一の方向に隣接する２つの画素が有する２つの導電膜１２０の隙間と重なる位置に開口３８５を有していてもよい。
また、絶縁膜１１６上の開口３８５と重なる位置に酸化物半導体膜１１１が設けられている。酸化物半導体膜１１１は、トランジスタ１５０の第２のゲート電極として機能する酸化物半導体膜１１１ａと同様の材料を用いて同時に形成することができるため、工程を簡略化することができる。
タッチパネル３２０が有するタッチセンサは、基板３７２に設けられた導電膜３３４と、基板１０２に設けられた酸化物半導体膜１１１と、によって構成される。導電膜３３４と酸化物半導体膜１１１の間に形成される容量を利用して、被検知体の近接または接触を検出することができる。
ここで、タッチセンサを構成する電極の配置について説明する。図１４は図１３に示すタッチパネル３２０が有する、一対のタッチセンサ電極の上面模式図である。図１４に示す一点鎖線Ｚ５−Ｚ６は、図１３に示す表示部３８１と対応する。
タッチセンサの一方の電極である導電膜３３４はＹ方向に延在して設けられている。またタッチセンサの他方の電極である酸化物半導体膜１１１はＸ方向に延在し、導電膜３３４と交差する領域を有する。なお、導電膜３３４はＸ方向に延在し、酸化物半導体膜１１１はＹ方向に延在していてもよい。
なお、タッチパネル３２０は基板１０２と基板３７２とがシール材１５１によって貼り合わされている。基板１０２、基板３７２及びシール材１５１に囲まれた領域は中空であるが、該領域が封止材で満たされていてもよい。また着色膜３３１Ｒ、３３１Ｇ及び遮光膜３３２上に絶縁膜を有しない構成としているが、前述したオーバーコートとして機能する絶縁膜３５５を設けてもよい。
また、図１３ではＥＬ層２８１が複数の画素において共通である発光素子２８０の構成を示しているが、ＥＬ層２８１が画素ごとに設けられていてもよい（図１５参照）。この場合、各画素に要求される発光色に合わせた色の光を呈する発光層を有するＥＬ層２８１を画素ごとに設ければよい。また、着色膜（例えば着色膜３３１Ｒ、３３１Ｇ等）を設けない構成としてもよい。
〔断面構成例２〕
図１６には、図１３とは一部の構成の異なるタッチパネルの断面構成例について示している。なお、上記と重複する部分については説明を省略し、相違点について説明する。
図１６では、基板３７２の表示面側に導電膜３３４、３４１及びＦＰＣ３７５を設けない構成である。トランジスタ１５０の第２のゲート電極と同様の材料を用いて同時に形成される酸化物半導体膜１１１が、タッチセンサの一対の電極として機能する。具体的には、一方向に延在する酸化物半導体膜１１１ｂ（図示しない）と、酸化物半導体膜１１１ｂと直交する方向に延在する導電膜１０４ａと電気的に接続される酸化物半導体膜１１１ｃとが、タッチセンサの一対の電極として機能する。このような構成とすることで、図１３に示す構成よりもさらに工程を簡略化することができる。なお、酸化物半導体膜１１１ｃは、絶縁膜１０８、１１４、１１６に設けられた開口３３３を介して導電膜１０４ａと電気的に接続される。また導電膜１０４ａは、ゲート電極１０４と同様の材料を用いて同時に形成される。
ここで、タッチセンサを構成する電極の配置について説明する。図１７は図１６に示すタッチパネル３２０が有する、一対のタッチセンサ電極の上面模式図である。図１７に示す一点鎖線Ｚ７−Ｚ８は、図１６に示す表示部３８１と対応する。
タッチセンサの一方の電極である酸化物半導体膜１１１ｂはＹ方向に延在して設けられている。またタッチセンサの他方の電極である酸化物半導体膜１１１ｃは、開口３３３を介して導電膜１０４ａと電気的に接続される。導電膜１０４ａはＸ方向に延在し、酸化物半導体膜１１１ｂと交差する領域を有する。
なお、発光素子２８０を構成する一方の電極として機能する導電膜２８２を、タッチセンサの他方の電極として用いてもよい。図１８に示すタッチパネル３２０は、タッチセンサの一方の電極である酸化物半導体膜１１１がＸ方向に延在して設けられる。また導電膜２８２はＹ方向に延在して設けられ、酸化物半導体膜１１１と交差する領域を有する。図１９は図１８に示すタッチパネル３２０が有する、一対のタッチセンサ電極の上面模式図であり、図１９に示す一点鎖線Ｚ９−Ｚ１０は、図１８に示す表示部３８１と対応する。導電膜２８２が有する開口３８５は、酸化物半導体膜１１１が延在する方向と直交する方向に延在し、開口３８５の一部は酸化物半導体膜１１１と重畳する。
〔断面構成例３〕
図２０には、上記構成例とは一部の構成の異なるタッチパネルの断面構成例について示している。なお、上記と重複する部分については説明を省略し、相違点について説明する。
図２０に示すタッチパネル３２０は、表示部３８１に発光素子２８０を備える。発光素子２８０は導電膜２８５、ＥＬ層２８１、導電膜２８６を有する。導電膜２８５は、絶縁膜１１４、１１６、１１８、１１９に設けられた開口を介してトランジスタ１５０のドレイン電極１１２ｂと電気的に接続される。導電膜２８５としては可視光を透過する材料を用いる。また導電膜２８５が半反射膜としての機能を有していてもよい。導電膜２８６は反射膜としての機能を有する。導電膜２８５と導電膜２８６の間に電圧を印加することで、ＥＬ層２８１に含まれる発光層が呈する光を基板１０２に設けられた着色膜（例えば着色膜３３１Ｒ）を介して取り出すことができる。図２０に示すタッチパネル３２０は、いわゆるボトムエミッション型の表示装置を備える。
遮光膜３３２、着色膜３３１Ｒ、３３１Ｇは絶縁膜１１８上に設けられる。遮光膜３３２は、絶縁膜３９１と重畳する位置に設けられる。また着色膜３３１Ｒ、３３１Ｇは、導電膜２８５と重畳する位置に設けられる。またＥＬ層２８１、導電膜２８６は導電膜２８５上にこの順で設けられる。
導電膜３３４、３４１及びＦＰＣ３７５が基板１０２の表示面側（基板３７２と反対側）に設けられている。導電膜３３４及び酸化物半導体膜１１１を一対の電極として、タッチパネル３２０が有するタッチセンサが構成される。導電膜３３４を基板１０２の表示面側に設けることで、一対の電極間に他の導電膜（例えば、導電膜２８５、導電膜２８６等）を挟まない構成とすることができる。また、酸化物半導体膜１１１は可視光を透過するため、発光素子２８０が呈する光の経路となる導電膜２８５と重畳する位置にも設けることができる。よって、酸化物半導体膜１１１を大面積にわたって形成することができ、タッチセンサの容量値を大きくすることができる。
ここで、タッチセンサを構成する電極の配置について説明する。図２１は図２０に示すタッチパネル３２０が有する、一対のタッチセンサ電極の上面模式図である。図２１に示す一点鎖線Ｚ１１−Ｚ１２は、図２０に示す表示部３８１と対応する。
タッチセンサの一方の電極である導電膜３３４はＹ方向に延在して設けられている。またタッチセンサの他方の電極である酸化物半導体膜１１１はＸ方向に延在し、導電膜３３４と交差する領域を有する。なお、導電膜３３４はＸ方向に延在し、酸化物半導体膜１１１はＹ方向に延在していてもよい。
なお、図２０ではＥＬ層２８１が複数の画素において共通である発光素子２８０の構成を示しているが、ＥＬ層２８１が画素ごとに設けられていてもよい（図２２参照）。この場合、各画素に要求される発光色に合わせた色の光を呈する発光層を有するＥＬ層２８１を画素ごとに設ければよい。また、着色膜（例えば着色膜３３１Ｒ、３３１Ｇ等）を設けない構成としてもよい。
〔断面構成例４〕
図２３には、図２０とは一部の構成の異なるタッチパネルの断面構成例について示している。なお、上記と重複する部分については説明を省略し、相違点について説明する。
図２３では、基板１０２の表示面側に導電膜３３４、３４１及びＦＰＣ３７５を設けない構成である。トランジスタ１５０の第２のゲート電極と同様の材料を用いて同時に形成される酸化物半導体膜１１１が、タッチセンサの一対の電極として機能する。具体的には、一方向に延在する酸化物半導体膜１１１ｂと、酸化物半導体膜１１１ｂと直交する方向に延在する導電膜１０４ａと電気的に接続される酸化物半導体膜１１１ｃとが、タッチセンサの一対の電極として機能する。このような構成とすることで、図２０に示す構成よりもさらに工程を簡略化することができる。なお、酸化物半導体膜１１１ｃは、絶縁膜１０８、１１４、１１６に設けられた開口３３３を介して導電膜１０４ａと電気的に接続される。また導電膜１０４ａは、ゲート電極１０４と同様の材料を用いて同時に形成される。導電膜１０４ａは遮光膜３３２と重畳する位置に設けることで、画素の開口率を維持しつつタッチセンサの一対の電極を構成することができるため好ましい。
ここで、タッチセンサを構成する電極の配置について説明する。図２４は図２３に示すタッチパネル３２０が有する、一対のタッチセンサ電極の上面模式図である。図２４に示す一点鎖線Ｚ１３−Ｚ１４は、図２３に示す表示部３８１と対応する。
タッチセンサの一方の電極である酸化物半導体膜１１１ｂはＹ方向に延在して設けられている。またタッチセンサの他方の電極である酸化物半導体膜１１１ｃは、開口３３３を介して導電膜１０４ａと電気的に接続される。導電膜１０４ａはＸ方向に延在し、酸化物半導体膜１１１ｂと交差する領域を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の液晶表示装置のトランジスタ及び容量素子に適用可能な酸化物半導体の一例について説明する。以下では、酸化物半導体の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図３０（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図３０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３０（Ｂ）に示す。図３０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図３０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３０（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図３０（Ｂ）および図３０（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図３０（Ｄ）参照。）。図３０（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図３０（Ｄ）に示す領域５１６１に相当する。
また、図３１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３１（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３１（Ｂ）、図３１（Ｃ）および図３１（Ｄ）に示す。図３１（Ｂ）、図３１（Ｃ）および図３１（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３２（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図３２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３３（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｂ）に示す。図３３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３３（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３４より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図３４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳの成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図３５は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
図３５に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図３６に、ターゲット５２３０に含まれるＩｎＭＺｎＯ４（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）の結晶構造を示す。なお、図３６（Ａ）は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５２００が剥離する（図３５参照）。ペレット５２００は、図３６（Ａ）に示す二つの劈開面に挟まれた部分である。よって、ペレット５２００のみ抜き出すと、その断面は図３６（Ｂ）のようになり、上面は図３６（Ｃ）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について図３７を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状であるため、平面側を基板５２２０の表面に向けて堆積する。このとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、既に堆積しているペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互いに反発し合う力が生じる。その結果、二つ目のペレット５２００は、既に堆積しているペレット５２００上を避け、基板５２２０の表面の少し離れた場所に平面側を向けて堆積する。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００間には、ペレット５２００の堆積していない領域が生じる（図３７（Ａ）参照）。
次に、プラズマからエネルギーを受け取った粒子５２０３が基板５２２０の表面に達する。粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない。そのため、粒子５２０３は、ペレット５２００の堆積していない領域へ動き、ペレット５２００の側面に付着する。粒子５２０３は、プラズマから受け取ったエネルギーにより結合手が活性状態となることで、ペレット５２００と化学的に連結して横成長部５２０２を形成する（図３７（Ｂ）参照）。
さらに、横成長部５２０２が横方向に成長（ラテラル成長ともいう。）することで、ペレット５２００間を連結させる（図３７（Ｃ）参照）。このように、ペレット５２００の堆積していない領域を埋めるまで横成長部５２０２が形成される。このメカニズムは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類似する。
したがって、ペレット５２００がそれぞれ異なる方向を向けて堆積する場合でも、ペレット５２００間を粒子５２０３がラテラル成長しながら埋めるため、明確な結晶粒界が形成されることがない。また、ペレット５２００間を、粒子５２０３が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
次に、新たなペレット５２００が、平面側を表面に向けて堆積する（図３７（Ｄ）参照）。そして、粒子５２０３が、ペレット５２００の堆積していない領域を埋めるように堆積することで横成長部５２０２を形成する（図３７（Ｅ）参照）。こうして、粒子５２０３がペレット５２００の側面に付着し、横成長部５２０２がラテラル成長することで、二層目のペレット５２００間を連結させる（図３７（Ｆ）参照）。ｍ層目（ｍは二以上の整数。）が形成されるまで成膜は続き、積層体を有する薄膜構造となる。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こす。その結果、ペレット５２００間が、粒子５２０３を介さずに連結する割合が増加するため、より配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも、ＣＡＡＣ−ＯＳの成膜に起因した反りなどはほとんど生じないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで配向性の低いｎｃ−ＯＳなどとなる。ｎｃ−ＯＳでは、ペレット５２００が負に帯電していることにより、ペレット５２００は一定間隔を空けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のような成膜モデルにより、ペレットが基板の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構である上述した成膜モデルの妥当性が高いことがわかる。また、上述した成膜モデルであるため、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能であることがわかる。例えば、基板の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板の表面に凹凸がある場合でも、その形状に沿ってペレットが配列することがわかる。
また、上述した成膜モデルより、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには以下のようにすればよいことがわかる。まず、平均自由行程を長くするために、より高真空状態で成膜する。次に、基板近傍における損傷を低減するために、プラズマのエネルギーを弱くする。次に、被形成面に熱エネルギーを加え、プラズマによる損傷を成膜するたびに治癒する。
また、上述した成膜モデルは、ターゲットが複数の結晶粒を有するＩｎ−Ｍ−Ｚｎ酸化物のような複合酸化物の多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる場合に限定されない。例えば、酸化インジウム、元素Ｍの酸化物および酸化亜鉛を有する混合物のターゲットを用いた場合にも適用することができる。
混合物のターゲットは劈開面を有さないため、スパッタされるとターゲットからは原子状粒子が剥離する。成膜時には、ターゲット近傍にプラズマの強電界領域が形成されている。そのため、ターゲットから剥離した原子状粒子は、プラズマの強電界領域の作用で連結して横成長する。例えば、まず原子状粒子であるインジウムが連結して横成長してＩｎ−Ｏ層からなるナノ結晶となる。次に、それを補完するように上下にＭ−Ｚｎ−Ｏ層が結合する。このように、混合物のターゲットを用いた場合でも、ペレットが形成される可能性がある。そのため、混合物のターゲットを用いた場合でも、上述した成膜モデルを適用することができる。
ただし、ターゲット近傍にプラズマの強電界領域が形成されていない場合、ターゲットから剥離した原子状粒子のみが基板表面に堆積することになる。その場合も、基板表面において原子状粒子が横成長する場合がある。ただし、原子状粒子の向きが一様でないため、得られる薄膜における結晶の配向性も一様にはならない。即ち、ｎｃ−ＯＳなどとなる。
（実施の形態３）
本実施の形態では、実施の形態１に示すトランジスタとは異なる構成のトランジスタの構成について、図３８乃至図４１を参照して説明する。
＜トランジスタの構成例１＞
図３８（Ａ）は、トランジスタ２７０の上面図であり、図３８（Ｂ）は、図３８（Ａ）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当し、図３８（Ｃ）は、図３８（Ａ）に示す一点鎖線Ｂ１−Ｂ２間における切断面の断面図に相当する。なお、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ｂ１−Ｂ２方向をチャネル幅方向と呼称する場合がある。
トランジスタ２７０は、基板２０２上の第１のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、酸化物半導体膜２０８、導電膜２１２ａ及び導電膜２１２ｂ上の絶縁膜２１４、２１６と、絶縁膜２１６上の酸化物半導体膜２１１ｂと、を有する。また、酸化物半導体膜２１１ｂ上に絶縁膜２１８が設けられる。
また、トランジスタ２７０において、絶縁膜２１４及び絶縁膜２１６は、トランジスタ２７０の第２のゲート絶縁膜としての機能を有する。また、酸化物半導体膜２１１ａは、絶縁膜２１４及び絶縁膜２１６に設けられる開口部２５２ｃを介して、導電膜２１２ｂと接続される。酸化物半導体膜２１１ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジスタ２７０において、酸化物半導体膜２１１ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図３８（Ｃ）に示すように酸化物半導体膜２１１ｂは、絶縁膜２０６、２０７、絶縁膜２１４及び絶縁膜２１６に設けられる開口部２５２ａ、２５２ｂにおいて、第１のゲート電極として機能する導電膜２０４に接続される。よって、導電膜２２０ｂと酸化物半導体膜２１１ｂとは、同じ電位が与えられる。
なお、本実施の形態においては、開口部２５２ａ、２５２ｂを設け、酸化物半導体膜２１１ｂと導電膜２０４を接続する構成について例示したが、これに限定されない。例えば、開口部２５２ａまたは開口部２５２ｂのいずれか一方の開口部のみを形成し、酸化物半導体膜２１１ｂと導電膜２０４を接続する構成、または開口部２５２ａ及び開口部２５２ｂを設けずに、酸化物半導体膜２１１ｂと導電膜２０４を接続しない構成としてもよい。なお、酸化物半導体膜２１１ｂと導電膜２０４を接続しない構成の場合、酸化物半導体膜２１１ｂと導電膜２０４には、それぞれ異なる電位を与えることができる。
また、図３８（Ｂ）に示すように、酸化物半導体膜２０８は、第１のゲート電極として機能する導電膜２０４と、第２のゲート電極として機能する酸化物半導体膜２１１ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する酸化物半導体膜２１１ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜２０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜２０８の全体は、絶縁膜２１４及び絶縁膜２１６を介して酸化物半導体膜２１１ｂに覆われている。また、第２のゲート電極として機能する酸化物半導体膜２１１ｂと第１のゲート電極として機能する導電膜２０４とは、絶縁膜２０６、２０７、絶縁膜２１４及び絶縁膜２１６に設けられる開口部２５２ａ、２５２ｂにおいて接続されるため、酸化物半導体膜２０８のチャネル幅方向の側面は、絶縁膜２１４及び絶縁膜２１６を介して第２のゲート電極として機能する酸化物半導体膜２１１ｂと対向している。
別言すると、トランジスタ２７０のチャネル幅方向において、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する酸化物半導体膜２１１ｂは、第１のゲート絶縁膜として機能する絶縁膜２０６、２０７及び第２のゲート絶縁膜として機能する絶縁膜２１４及び絶縁膜２１６に設けられる開口部において接続すると共に、第１のゲート絶縁膜として機能する絶縁膜２０６、２０７並びに第２のゲート絶縁膜として機能する絶縁膜２１４及び絶縁膜２１６を介して酸化物半導体膜２０８を囲む構成である。
このような構成を有することで、トランジスタ２７０に含まれる酸化物半導体膜２０８を、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する酸化物半導体膜２１１ｂの電界によって電気的に囲むことができる。トランジスタ２７０のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ２７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜２０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜２０８に印加することができるため、トランジスタ２７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ２７０を微細化することが可能となる。また、トランジスタ２７０は、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する酸化物半導体膜２１１ｂによって囲まれた構造を有するため、トランジスタ２７０の機械的強度を高めることができる。
＜トランジスタの構成例２＞
次に、図３８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２７０と異なる構成例について、図３９（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。図３９（Ａ）（Ｂ）は、図３８（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。また、図３９（Ｃ）（Ｄ）は、図３８（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。
図３９（Ａ）（Ｂ）に示すトランジスタ２７０Ａは、図３８（Ｂ）（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜２０８を３層の積層構造としている。より具体的には、トランジスタ２７０Ａが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ａと、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
図３９（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂは、図３８（Ｂ）（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜２０８を２層の積層構造としている。より具体的には、トランジスタ２７０Ｂが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
本実施の形態に示すトランジスタ２７０、２７０Ａ及び２７０Ｂの構成は、実施の形態１で説明したトランジスタ１５０の構成を参照できる。すなわち、基板２０２の材料及び作製方法は、基板１０２を参照できる。導電膜２０４の材料及び作製方法は、ゲート電極１０４を参照できる。絶縁膜２０６及び絶縁膜２０７の材料及び作製方法は、それぞれ絶縁膜１０６及び絶縁膜１０７を参照できる。酸化物半導体膜２０８の材料及び作製方法は、酸化物半導体膜１１０を参照できる。酸化物半導体膜２１１ａ及び酸化物半導体膜２１１ｂの材料及び作製方法は、酸化物半導体膜１１１を参照できる。導電膜２１２ａ及び導電膜２１２ｂの材料及び作製方法は、ソース電極１１２ａ及びドレイン電極１１２ｂを参照できる。絶縁膜２１４、絶縁膜２１６及び絶縁膜２１８の材料及び作製方法は、それぞれ絶縁膜１１４、絶縁膜１１６及び絶縁膜１１８を参照できる。
ここで、酸化物半導体膜２０８、及び酸化物半導体膜２０８に接する絶縁膜のバンド構造について、図４０を用いて説明する。
図４０（Ａ）は、絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び絶縁膜２１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図４０（Ｂ）は、絶縁膜２０７、酸化物半導体膜２０８ｂ、２０８ｃ、及び絶縁膜２１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び絶縁膜２１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図４０（Ａ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半導体膜２０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図４０（Ｂ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図４０（Ａ）（Ｂ）に示すように、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図４０（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜２０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜２０８ｂに形成されることがわかる。
なお、酸化物半導体膜２０８ａ、２０８ｃを設けることにより、酸化物半導体膜２０８ｂに形成されうるトラップ準位を酸化物半導体膜２０８ｂより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなり、トラップ準位に電子が蓄積しやすくなってしまうことがある。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜２０８ａ、２０８ｃは、酸化物半導体膜２０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜２０８ａ、２０８ｃの電子親和力と、酸化物半導体膜２０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜２０８ｂが主な電流経路となる。すなわち、酸化物半導体膜２０８ｂは、チャネル領域としての機能を有し、酸化物半導体膜２０８ａ、２０８ｃは、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域が形成される酸化物半導体膜２０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜２０８ａ、２０８ｃを、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼ぶことができる。また、酸化物半導体膜２０８ａ、２０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜２０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
また、酸化物半導体膜２０８ａ、２０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜２０８ａ、２０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散してしまう場合がある。なお、酸化物半導体膜２０８ａ、２０８ｃがＣＡＡＣ−ＯＳである場合、導電膜２１２ａ、２１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜２０８ａ、２０８ｃの膜厚は、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜２１４から酸化物半導体膜２０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜２０８ａ、２０８ｃの膜厚が１０ｎｍ以上であると、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散するのを抑制することができる。また、酸化物半導体膜２０８ａ、２０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜２１４から酸化物半導体膜２０８ｂへ効果的に酸素を供給することができる。
また、本実施の形態においては、酸化物半導体膜２０８ａ、２０８ｃとして、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。
なお、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦３）となる場合がある。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
また、トランジスタ２７０が有する酸化物半導体膜２０８と、トランジスタ２７０Ａ、２７０Ｂが有する酸化物半導体膜２０８ｃと、は図面において、導電膜２１２ａ、２１２ｂと重畳しない領域の酸化物半導体膜が薄くなる、別言すると酸化物半導体膜の一部が凹部を有する形状について例示している。ただし、本発明の一態様はこれに限定されず、導電膜２１２ａ、２１２ｂと重畳しない領域の酸化物半導体膜が凹部を有さなくてもよい。この場合の一例を図４１（Ａ）（Ｂ）に示す。図４１（Ａ）（Ｂ）は、トランジスタの一例を示す断面図である。なお、図４１（Ａ）（Ｂ）は、先に示すトランジスタ２７０Ｂの酸化物半導体膜２０８が凹部を有さない構造である。
また、図４１（Ｃ）（Ｄ）に示すように、酸化物半導体膜２０８ｃの膜厚を、予め酸化物半導体膜２０８ｂよりも薄く形成し、さらに酸化物半導体膜２０８ｃ及び絶縁膜２０７上に絶縁膜２１９を形成してもよい。この場合、絶縁膜２１９には酸化物半導体膜２０８ｃと導電膜２１２ａ及び導電膜２１２ｂとが接するための開口を形成する。絶縁膜２１９は、絶縁膜２１４と同様の材料及び形成方法によって形成できる。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、発光素子２８０に用いることができる発光素子の構成例について説明する。なお、本実施の形態に示すＥＬ層１３２０が、他の実施の形態に示したＥＬ層２８１に相当する。
＜発光素子の構成＞
図４２（Ａ）に示す発光素子１３３０は、一対の電極（電極１３１８、電極１３２２）間にＥＬ層１３２０が挟まれた構造を有する。なお、以下の本実施の形態の説明においては、例として、電極１３１８を陽極として用い、電極１３２２を陰極として用いるものとする。
また、ＥＬ層１３２０は、少なくとも発光層を含んで形成されていればよく、発光層以外の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポーラ性（電子及び正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わせて用いることができる。
図４２（Ａ）に示す発光素子１３３０は、電極１３１８と電極１３２２との間に与えられた電位差により電流が流れ、ＥＬ層１３２０において正孔と電子とが再結合し、発光するものである。つまりＥＬ層１３２０に発光領域が形成されるような構成となっている。
本発明において、発光素子１３３０からの発光は、電極１３１８、または電極１３２２側から外部に取り出される。従って、電極１３１８、または電極１３２２のいずれか一方は透光性を有する物質で成る。
なお、ＥＬ層１３２０は図４２（Ｂ）に示す発光素子１３３１のように、電極１３１８と電極１３２２との間に複数積層されていても良い。ｎ層（ｎは２以上の自然数）の積層構造を有する場合には、ｍ番目（ｍは、１以上かつｎより小さい自然数）のＥＬ層１３２０と、（ｍ＋１）番目のＥＬ層１３２０との間には、それぞれ電荷発生層１３２０ａを設けることが好ましい。電極１３１８と電極１３２２を除く構成が上記実施の形態のＥＬ層２８１に相当する。
電荷発生層１３２０ａは、有機化合物と金属酸化物の複合材料を用いて形成することができる。金属酸化物としては、例えば、酸化バナジウムや酸化モリブデンや酸化タングステン等が挙げられる。有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、または、それらを基本骨格とするオリゴマー、デンドリマー、ポリマー等など、種々の化合物を用いることができる。なお、有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０−６ｃｍ２／Ｖｓ以上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、電荷発生層１３２０ａに用いるこれらの材料は、キャリア注入性、キャリア輸送性に優れているため、発光素子１３３１の低電流駆動、および低電圧駆動を実現することができる。上記複合材料以外にも、上記複合材料にアルカリ金属、アルカリ土類金属、アルカリ金属化合物、アルカリ土類金属化合物などを加えた材料を電荷発生層１３２０ａに用いてもよい。
なお、電荷発生層１３２０ａは、有機化合物と金属酸化物の複合材料と他の材料とを組み合わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わせて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜とを組み合わせて形成してもよい。
このような構成を有する発光素子１３３１は、隣接するＥＬ層１３２０同士でのエネルギーの移動が起こり難く、高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易である。また、一方の発光層で燐光発光、他方で蛍光発光を得ることも容易である。
なお、電荷発生層１３２０ａとは、電極１３１８と電極１３２２に電圧を印加したときに、電荷発生層１３２０ａに接して形成される一方のＥＬ層１３２０に対して正孔を注入する機能を有し、他方のＥＬ層１３２０に電子を注入する機能を有する。
図４２（Ｂ）に示す発光素子１３３１は、ＥＬ層１３２０に用いる発光物質の種類を変えることにより様々な発光色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用いることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。
図４２（Ｂ）に示す発光素子１３３１を用いて、白色発光を得る場合、複数のＥＬ層の組み合わせとしては、赤、青及び緑色の光を含んで白色に発光する構成であればよく、例えば、青色の蛍光材料を発光物質として含むＥＬ層と、緑色と赤色の燐光材料を発光物質として含むＥＬ層を有する構成が挙げられる。また、赤色の発光を示すＥＬ層と、緑色の発光を示すＥＬ層と、青色の発光を示すＥＬ層とを有する構成とすることもできる。または、補色の関係にある光を発するＥＬ層を有する構成であっても白色発光が得られる。ＥＬ層が２層積層された積層型素子において、これらのＥＬ層からの発光色を補色の関係にする場合、補色の関係としては、青色と黄色、あるいは青緑色と赤色の組合せなどが挙げられる。
なお、上述した積層型素子の構成において、積層される発光層の間に電荷発生層を配置することにより、電流密度を低く保ったまま高輝度発光が得られ、また、長寿命素子を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、本発明の一態様のタッチパネルを有する表示モジュール及び電子機器について、図４３乃至図４５を用いて説明を行う。
本発明の一態様のタッチパネルは、例えば、タッチパネル８００４に用いることができる。
図４３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。
なお、図４３において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図４４（Ａ）乃至（Ｈ）及び図４５は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図４４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図４４（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図４４（Ｃ）はテレビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。また、テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操作することができる。また、リモコン操作機５０１３に、当該リモコン操作機５０１３から出力する情報を表示する表示部を設ける構成としてもよい。図４４（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図４４（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図４４（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図４４（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図４４（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２０、その他のアイコン５０２１等を表示することができる。図４５（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）である。図４５（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージである。
図４４（Ａ）乃至（Ｈ）及び図４５に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図４４（Ａ）乃至（Ｈ）及び図４５に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様のタッチパネルを適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０ タッチパネル
１１ 基板
１２ 基板
１３ ＦＰＣ
１４ 導電膜
２０ 液晶素子
２１ 導電膜
２１ａ 導電膜
２１ｂ 導電膜
２２ 導電膜
２３ 液晶
２４ 絶縁膜
３１ 着色膜
４１ 導電膜
４３ ＦＰＣ
６１ 配線
６２ 配線
６３ トランジスタ
６４ 液晶素子
６５ ブロック
６５＿１ ブロック
６５＿２ ブロック
６６＿１ 配線
６６＿４ 配線
６７＿１ ブロック
６７＿４ ブロック
７１ 配線
７１＿１ 配線
７１＿２ 配線
７２ 配線
７２＿１ 配線
７２＿２ 配線
１０２ 基板
１０４ ゲート電極
１０４ａ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１１０ 酸化物半導体膜
１１１ 酸化物半導体膜
１１１ａ 酸化物半導体膜
１１１ｂ 酸化物半導体膜
１１１ｃ 酸化物半導体膜
１１２ 導電膜
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１１９ 絶縁膜
１２０ 導電膜
１４１ 開口
１４２ 開口
１５０ トランジスタ
１５１ シール材
１６０ 容量素子
１９３ ターゲット
１９４ プラズマ
２０２ 基板
２０４ 導電膜
２０６ 絶縁膜
２０７ 絶縁膜
２０８ 酸化物半導体膜
２０８ａ 酸化物半導体膜
２０８ｂ 酸化物半導体膜
２０８ｃ 酸化物半導体膜
２１１ａ 酸化物半導体膜
２１１ｂ 酸化物半導体膜
２１２ａ 導電膜
２１２ｂ 導電膜
２１４ 絶縁膜
２１６ 絶縁膜
２１８ 絶縁膜
２１９ 絶縁膜
２２０ｂ 導電膜
２５２ａ 開口部
２５２ｂ 開口部
２５２ｃ 開口部
２７０ トランジスタ
２７０Ａ トランジスタ
２７０Ｂ トランジスタ
２８０ 発光素子
２８１ ＥＬ層
２８２ 導電膜
２８５ 導電膜
２８６ 導電膜
３０１ トランジスタ
３０６ 接続部
３０８ 液晶素子
３１０ タッチパネル
３１６ スペーサ
３１７ 導電膜
３１９ 接続層
３２０ タッチパネル
３３１Ｇ 着色膜
３３１Ｒ 着色膜
３３２ 遮光膜
３３３ 開口
３３４ 導電膜
３３５ 導電膜
３３６ 開口
３４１ 導電膜
３５３ 液晶
３５５ 絶縁膜
３７２ 基板
３７３ ＦＰＣ
３７４ ＩＣ
３７５ ＦＰＣ
３８１ 表示部
３８２ 駆動回路
３８４ 駆動回路
３８５ 開口
３８６ 配線
３８８Ｇ 画素
３８８Ｒ 画素
３９１ 絶縁膜
６０１ パルス電圧出力回路
６０２ 電流検出回路
６０３ 容量
６２１ 電極
６２２ 電極
１３１８ 電極
１３２０ ＥＬ層
１３２０ａ 電荷発生層
１３２２ 電極
１３３０ 発光素子
１３３１ 発光素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ スタンド
５０１３ リモコン操作機
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５０２０ アイコン
５０２１ アイコン
５１００ ペレット
５１２０ 基板
５１６１ 領域
５２００ ペレット
５２０１ イオン
５２０２ 横成長部
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (13)

  1. トランジスタと、
    第２の絶縁膜と、
    タッチセンサと、を有する半導体装置であって、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極に接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記ゲート電極と重畳する位置に設けられた第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、
    前記第１の酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に、前記第１の酸化物半導体膜と重畳する位置に設けられた第２の酸化物半導体膜と、
    を有し、
    前記第２の絶縁膜は、前記第２の酸化物半導体膜が前記第１の絶縁膜と前記第２の絶縁膜とによって挟持されるように、前記第２の酸化物半導体膜上に設けられ、
    前記タッチセンサは、
    第１の電極と、
    第２の電極と、を有し、
    前記第１の電極及び前記第２の電極のいずれか一方が、第３の酸化物半導体膜を含み、
    前記第２の酸化物半導体膜および前記第３の酸化物半導体膜は同時に形成される、
    半導体装置。
  2. 請求項１において、
    前記第２の酸化物半導体膜および前記第３の酸化物半導体膜の厚さが、３０ｎｍ以上７０ｎｍ以下である、
    半導体装置。
  3. 請求項１または請求項２のいずれか一において、
    前記第１の酸化物半導体膜、前記第２の酸化物半導体膜および前記第３の酸化物半導体膜は、
    Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）である、
    半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１の絶縁膜は、酸素を含み、
    前記第２の絶縁膜は、水素を含む、
    半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    一対の電極間に第２の絶縁膜を含む容量素子を有し、
    前記容量素子は、可視光において透光性を有し、
    前記容量素子の一対の電極の一方が、前記第３の酸化物半導体膜を含む、
    半導体装置。
  6. 請求項５において、
    前記第１の電極及び前記第２の電極が、前記第３の酸化物半導体膜を含む、
    半導体装置。
  7. 請求項５または請求項６に記載の半導体装置と、
    導電膜と、液晶素子と、を有するタッチパネルであって、
    前記導電膜は画素電極としての機能を有し、
    前記第３の酸化物半導体膜はコモン電極としての機能を有し、
    前記容量素子の一対の電極の他方が前記導電膜を含む、
    タッチパネル。
  8. 請求項５または請求項６に記載の半導体装置と、
    導電膜と、液晶素子と、を有するタッチパネルであって、
    前記第３の酸化物半導体膜は画素電極としての機能を有し、
    前記導電膜はコモン電極としての機能を有し、
    前記容量素子の一対の電極の他方が前記導電膜を含むことを特徴とする、
    タッチパネル。
  9. 請求項１乃至請求項４のいずれか一に記載の半導体装置と、
    発光素子と、を有するタッチパネルであって、
    前記発光素子は、下部電極と、上部電極と、前記下部電極および前記上部電極に挟持されたＥＬ層と、を備える、
    タッチパネル。
  10. 請求項９において、
    前記第１の電極及び前記第２の電極が、前記第３の酸化物半導体膜を含む、
    タッチパネル。
  11. 請求項９において、
    前記第１の電極及び前記第２の電極のいずれか他方が、前記上部電極としても機能する、
    タッチパネル。
  12. 請求項１乃至請求項６のいずれか一に記載の半導体装置と、
    スイッチ、スピーカ、表示部または筐体と、
    を有する電子機器。
  13. 請求項７乃至請求項１１のいずれか一に記載のタッチパネルと、
    スイッチ、スピーカ、表示部または筐体と、
    を有する電子機器。
JP2016077934A 2015-04-13 2016-04-08 半導体装置、及び、電子機器 Active JP6697936B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015081455 2015-04-13
JP2015081455 2015-04-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020078104A Division JP2020144891A (ja) 2015-04-13 2020-04-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2016201539A true JP2016201539A (ja) 2016-12-01
JP2016201539A5 JP2016201539A5 (ja) 2019-05-16
JP6697936B2 JP6697936B2 (ja) 2020-05-27

Family

ID=57112182

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016077934A Active JP6697936B2 (ja) 2015-04-13 2016-04-08 半導体装置、及び、電子機器
JP2020078104A Withdrawn JP2020144891A (ja) 2015-04-13 2020-04-27 半導体装置
JP2022063490A Active JP7411707B2 (ja) 2015-04-13 2022-04-06 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020078104A Withdrawn JP2020144891A (ja) 2015-04-13 2020-04-27 半導体装置
JP2022063490A Active JP7411707B2 (ja) 2015-04-13 2022-04-06 表示装置

Country Status (4)

Country Link
US (5) US10372274B2 (ja)
JP (3) JP6697936B2 (ja)
KR (2) KR20160122070A (ja)
TW (3) TWI696265B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486052B2 (ja) 2020-07-17 2024-05-17 大日本印刷株式会社 有機ｅｌ表示装置、透過制御パネル及び透過制御パネルの製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20180012285A (ko) 2015-05-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN108475144B (zh) 2016-01-20 2022-04-15 株式会社半导体能源研究所 输入装置、输入/输出装置及数据处理装置
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
KR20220129672A (ko) * 2016-07-19 2022-09-23 세키스이가가쿠 고교가부시키가이샤 조광 적층체 및 조광 적층체용 수지 스페이서
JP2018045034A (ja) * 2016-09-13 2018-03-22 株式会社ジャパンディスプレイ 表示装置
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
CN106662463B (zh) * 2016-11-02 2019-11-12 深圳市汇顶科技股份有限公司 传感器本底噪声的检测方法及其装置
KR20180051692A (ko) * 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
US11353754B2 (en) 2017-02-21 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6942602B2 (ja) * 2017-10-19 2021-09-29 株式会社ジャパンディスプレイ 表示装置の製造方法
TWI679856B (zh) * 2018-03-20 2019-12-11 巨擘科技股份有限公司 穿戴式裝置、腕錶及短距離通信的切換方法
US11157717B2 (en) * 2018-07-10 2021-10-26 Next Biometrics Group Asa Thermally conductive and protective coating for electronic device
CN111682307A (zh) * 2019-03-11 2020-09-18 夏普株式会社 天线装置及具有该天线装置的显示装置
CN112310183B (zh) * 2020-10-29 2024-01-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115425033B (zh) * 2022-10-14 2024-09-13 厦门天马显示科技有限公司 一种显示面板、显示装置及显示面板母版

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011076079A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 表示装置、および電子機器
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
JP2013145808A (ja) * 2012-01-13 2013-07-25 Sharp Corp 剥離方法、液晶ディスプレイの製造方法、有機ｅｌディスプレイの製造方法、およびタッチパネルの製造方法
JP2014007386A (ja) * 2012-05-11 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2014030185A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd パルス出力回路、半導体装置
JP2014048605A (ja) * 2012-09-04 2014-03-17 Sony Corp 表示装置および電子機器
JP2014067701A (ja) * 2012-09-05 2014-04-17 Semiconductor Energy Lab Co Ltd 導電性酸化物膜、表示装置、及び導電性酸化物膜の作製方法
JP2014199907A (ja) * 2012-10-24 2014-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
TWI364697B (en) * 2008-05-30 2012-05-21 Chimei Innolux Corp Touch-sensitive liquid crystal display device and method for fabricating same
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
US7995041B2 (en) 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101230146B1 (ko) 2010-10-29 2013-02-05 삼성디스플레이 주식회사 터치 스크린 패널 일체형 액정표시장치 및 그의 구동방법
CN102455536B (zh) 2010-10-29 2014-11-19 三星显示有限公司 具有集成触摸屏面板的液晶显示器及其驱动方法
KR20120060407A (ko) 2010-12-02 2012-06-12 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 터치 표시 장치
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2013008663A (ja) * 2011-05-24 2013-01-10 Canon Inc 表示装置
TW201317872A (zh) * 2011-10-25 2013-05-01 Liyitec Inc 複合式觸控面板
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102114212B1 (ko) 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5971708B2 (ja) 2012-08-27 2016-08-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
US11074025B2 (en) * 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN104620211A (zh) * 2012-09-14 2015-05-13 夏普株式会社 触摸面板和触摸面板一体型的显示装置
TWI498797B (zh) 2012-12-13 2015-09-01 Au Optronics Corp 觸控面板及觸控顯示面板
KR102037455B1 (ko) * 2013-01-31 2019-10-29 삼성디스플레이 주식회사 터치 스크린 패널 일체형 유기전계 발광 표시장치
JP2014154088A (ja) * 2013-02-13 2014-08-25 Geomatec Co Ltd 保護パネル一体型タッチパネルセンサ，その製造方法及び携帯用電子機器
JP6131071B2 (ja) 2013-03-14 2017-05-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
KR102141459B1 (ko) 2013-03-22 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP6085518B2 (ja) 2013-05-09 2017-02-22 株式会社ジャパンディスプレイ 表示装置
KR20140139261A (ko) 2013-05-27 2014-12-05 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 구동 방법
JP2015043200A (ja) 2013-07-22 2015-03-05 株式会社ジャパンディスプレイ タッチ検出装置、タッチ検出機能付き表示装置及び電子機器
JP6266263B2 (ja) * 2013-08-09 2018-01-24 株式会社ジャパンディスプレイ タッチパネル及びタッチパネルを備えた液晶表示装置
JP6219659B2 (ja) * 2013-10-04 2017-10-25 株式会社ジャパンディスプレイ 表示装置
CN204270266U (zh) * 2014-02-28 2015-04-15 宸鸿科技(厦门)有限公司 一种复合基板结构及具有复合基板结构的触控面板
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
CN104111755B (zh) 2014-07-24 2017-08-29 上海天马微电子有限公司 一种触控结构、触控面板及触控装置
CN204515721U (zh) * 2014-10-17 2015-07-29 晨星半导体股份有限公司 内嵌式触控显示面板
TWI615749B (zh) * 2014-11-28 2018-02-21 Sharp Kk 具有位置輸入功能之顯示裝置
US9703439B2 (en) * 2014-12-26 2017-07-11 Lg Display Co., Ltd. Touch sensor integrated type display device
KR101678590B1 (ko) * 2014-12-26 2016-11-23 엘지디스플레이 주식회사 액정표시패널 및 이를 이용한 액정표시장치
KR102275318B1 (ko) * 2015-03-02 2021-07-13 삼성디스플레이 주식회사 영상 표시 장치
CN104716144B (zh) * 2015-03-06 2018-02-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20160357291A1 (en) * 2015-06-05 2016-12-08 Innolux Corporation Touch display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011076079A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 表示装置、および電子機器
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
JP2013145808A (ja) * 2012-01-13 2013-07-25 Sharp Corp 剥離方法、液晶ディスプレイの製造方法、有機ｅｌディスプレイの製造方法、およびタッチパネルの製造方法
JP2014007386A (ja) * 2012-05-11 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2014030185A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd パルス出力回路、半導体装置
JP2014048605A (ja) * 2012-09-04 2014-03-17 Sony Corp 表示装置および電子機器
JP2014067701A (ja) * 2012-09-05 2014-04-17 Semiconductor Energy Lab Co Ltd 導電性酸化物膜、表示装置、及び導電性酸化物膜の作製方法
JP2014199907A (ja) * 2012-10-24 2014-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486052B2 (ja) 2020-07-17 2024-05-17 大日本印刷株式会社 有機ｅｌ表示装置、透過制御パネル及び透過制御パネルの製造方法

Also Published As

Publication number Publication date
TWI754274B (zh) 2022-02-01
US20160299601A1 (en) 2016-10-13
TWI824367B (zh) 2023-12-01
TW202034502A (zh) 2020-09-16
JP6697936B2 (ja) 2020-05-27
JP7411707B2 (ja) 2024-01-11
KR20240006476A (ko) 2024-01-15
TWI696265B (zh) 2020-06-11
US11036324B2 (en) 2021-06-15
JP2020144891A (ja) 2020-09-10
US20240272735A1 (en) 2024-08-15
KR20160122070A (ko) 2016-10-21
TW202218111A (zh) 2022-05-01
US11954276B2 (en) 2024-04-09
US10372274B2 (en) 2019-08-06
TW201640650A (zh) 2016-11-16
US20190317624A1 (en) 2019-10-17
JP2024036326A (ja) 2024-03-15
US20200225785A1 (en) 2020-07-16
JP2022097497A (ja) 2022-06-30
US20210278922A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
JP7411707B2 (ja) 表示装置
JP7344951B2 (ja) 液晶表示装置
US10168809B2 (en) Touch panel
JP6713820B2 (ja) タッチパネル
US10296157B2 (en) Display device and electronic device
JP6662665B2 (ja) 液晶表示装置及び該液晶表示装置を用いた電子機器
JP2022133268A (ja) 表示装置及び発光装置
JP2017003976A (ja) 表示装置
TW202435429A (zh) 半導體裝置及觸控面板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6697936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250