TW201701364A - 電晶體，液晶顯示裝置及其製造方法 - Google Patents

電晶體，液晶顯示裝置及其製造方法 Download PDF

Info

Publication number
TW201701364A
TW201701364A TW105128945A TW105128945A TW201701364A TW 201701364 A TW201701364 A TW 201701364A TW 105128945 A TW105128945 A TW 105128945A TW 105128945 A TW105128945 A TW 105128945A TW 201701364 A TW201701364 A TW 201701364A
Authority
TW
Taiwan
Prior art keywords
wiring
electrode
display device
semiconductor layer
insulating layer
Prior art date
Application number
TW105128945A
Other languages
English (en)
Other versions
TWI612586B (zh
Inventor
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201701364A publication Critical patent/TW201701364A/zh
Application granted granted Critical
Publication of TWI612586B publication Critical patent/TWI612586B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

省略形成島形半導體層之光刻及蝕刻步驟，並以四光刻步驟製造液晶顯示裝置：形成閘極電極之步驟(包括使用與該閘極電極相同層形成之佈線)、形成源極及汲極電極之步驟(包括使用與該源極及該汲極電極相同層形成之佈線)、形成接觸孔之步驟(包括移除非該接觸孔之區域中絕緣層等)、及形成像素電極之步驟(包括使用與該像素電極相同層形成之佈線)。藉由減少光刻步驟數量，可以低成本及高生產力配置液晶顯示裝置。藉由改進佈線之形狀及電位，避免寄生通道形成。

Description

電晶體，液晶顯示裝置及其製造方法
本發明之實施例關於電晶體、液晶顯示裝置、及電晶體及液晶顯示裝置之製造方法。
在本說明書中，半導體裝置表示可利用半導體特性而作動之所有類型之裝置，且半導體電路、儲存裝置、成像裝置、顯示裝置、電光裝置、電子裝置等均為半導體裝置。
近年來，使用具有數奈米至數百奈米厚度之半導體薄膜於諸如玻璃基板之具有絕緣表面之基板上形成之電晶體已引起注意。電晶體廣泛用於諸如IC(積體電路)及電光裝置之電子裝置。尤其，電晶體急切地發展為以液晶顯示裝置等代表之影像顯示裝置的切換元件。在主動式矩陣液晶顯示裝置中，電壓施加於連接至選擇之切換元件之像素電極與相應於像素電極之相對電極之間，因而配置於像素電極與相對電極之間之液晶層經光學調變。光學調變可 藉由觀察者識別為顯示型樣。此處主動式矩陣液晶顯示裝置表示液晶顯示裝置，其採用一種方法，其中藉由使用切換元件驅動以矩陣配置之像素電極而將顯示型樣形成於屏幕上。
該等主動式矩陣液晶顯示裝置之使用範圍擴展，且對於較大屏幕尺寸、較高解析度、及較高孔徑比之需求增加。此外，其要求主動式矩陣液晶顯示裝置具有高可靠性，並要求主動式矩陣液晶顯示裝置之生產方法提供高生產力並減少生產成本。程序之簡化為增加生產力及減少生產成本之一種方式。
在主動式矩陣液晶顯示裝置中，電晶體主要用作切換元件。在製造電晶體中，光刻步驟數量減少或光刻步驟簡化對於簡化整個程序是重要的。例如，當增加一光刻步驟時，便進一步需要下列步驟：抗蝕劑施用、預烘、曝光、顯影、後烘等，再者需要上述步驟之前及之後之步驟，諸如膜形成、蝕刻、抗蝕劑移除、清潔、乾燥等。因此，在製造程序中僅藉由增加一光刻步驟，步驟數量便顯著增加。因此，已開發製造程序中許多用於減少光刻步驟數量或簡化光刻步驟之技術。
電晶體概分為通道形成區域配置於閘極電極以下之頂閘電晶體，及通道形成區域配置於閘極電極以上之底閘電晶體。該些電晶體一般係使用至少五光罩予以製造。
許多用於簡化光刻步驟之習知技術使用複雜技術，諸如背面曝光、抗蝕劑回流、或升起法，此在許多狀況下要 求特殊設備。使用該等複雜技術可造成各種問題，藉此導致產量減少。再者，其通常無選擇地犧牲電晶體之電特性。
有關電晶體之製造程序中用於簡化光刻步驟之典型裝置，廣泛地知悉使用多色調遮罩(稱為半色調遮罩或灰階遮罩)之技術。有關藉由使用多色調遮罩而減少製造步驟數量之技術，可提供例如專利文獻1。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請案No.2003-179069
本發明之實施例之目標為將用於製造電晶體之光刻步驟數量減少至低於習知者。
本發明之實施例之目標為提供低成本及高生產力之液晶顯示裝置。
本發明之實施例之目標為將用於製造包括電晶體之顯示裝置的光罩數量減少至低於習知者。
目標為提供具電力消耗減少之液晶顯示裝置。
目標為提供具高可靠性之液晶顯示裝置。
省略形成島形半導體層之步驟，並以四光刻步驟製造半導體裝置：形成閘極電極之步驟(包括使用與閘極電極之相同層形成之佈線)、形成源極電極及汲極電極之步驟 (包括使用與源極電極及汲極電極之相同層形成之佈線)、形成接觸孔之步驟(包括於非接觸孔之區域中移除絕緣層等)、及形成像素電極之步驟(包括使用與像素電極之相同層形成之佈線)。
為避免所形成之寄生電晶體(寄生通道)之影響，至少電連接至閘極電極之部分佈線配置一區域，其沿線寬度方向延伸超過佈線之二端部，且與佈線重疊，並於接觸孔之形成中移除與區域重疊之部分半導體層。此外，部分電容器佈線沿從外部被供應影像信號之佈線延伸，且電容器佈線之電位設定為低於供應至像素電極之電位。
本發明之實施例為液晶顯示裝置，包括：包括閘極電極、源極電極、汲極電極、及半導體層之電晶體；電連接至閘極電極之第一佈線；電連接至源極電極之第二佈線；電連接至汲極電極之像素電極；及電容器佈線。半導體層與第一佈線、第二佈線、像素電極、及電容器佈線重疊，且部分電容器佈線沿平行於第二佈線延伸之方向而延伸超過像素電極之端部。
此外，電容器佈線可包括沿第二佈線之延伸部，且延伸部可沿平行於第二佈線延伸之方向而延伸超過像素電極之端部。
此外，不一定配置與第二佈線並列之延伸部，並可具有彎部或曲部。
此外，電容器佈線之延伸部可與部分像素電極重疊。當電容器佈線及像素電極彼此重疊時，重疊部分可充當儲 存電容器。
此外，至少部分第一佈線包括沿線寬度方向延伸超過第一佈線之二端部之區域，且區域中不存在半導體層。
此外，本發明之實施例為液晶顯示裝置之製造方法，包括以下步驟：藉由第一光刻步驟而於基板之上形成閘極電極、電連接至閘極電極之第一佈線、及電容器佈線；於閘極電極、第一佈線、及電容器佈線之上形成閘極絕緣層；於閘極絕緣層之上形成半導體層；藉由第二光刻步驟而於半導體層之上形成源極電極及汲極電極；於源極電極及汲極電極之上形成絕緣層；藉由選擇性移除與汲極電極重疊之部分絕緣層，並藉由第三光刻步驟移除第一佈線上之部分半導體層，而形成接觸孔；及藉由第四光刻步驟於絕緣層之上形成像素電極。
具有避免雜質元素從基板擴散之功能的絕緣層可配置於基板與閘極電極之間。
根據本發明之實施例，第一絕緣層形成於基板之上，第一電極形成於第一絕緣層之上，第二絕緣層形成於第一電極之上，半導體層形成於第二絕緣層之上，第三電極及第四電極形成於半導體層之上，及形成第三絕緣層以覆蓋第三電極及第四電極。以相同步驟執行藉由移除與第三電極或第四電極重疊之部分第三絕緣層而形成接觸孔，及移除部分第三絕緣層、部分半導體層、及部分第二絕緣層。
第二絕緣層充當閘極絕緣層，及第三絕緣層充當保護絕緣層。第一電極充當閘極電極，第三電極充當源極電極 及汲極電極之一，及第四電極充當源極電極及汲極電極之另一者。
可藉由乾式蝕刻、濕式蝕刻、或其組合而執行接觸孔之形成，及部分第三絕緣層、部分半導體層、及部分第二絕緣層之移除。
當以包含銅或鋁之材料形成閘極電極、源極電極、汲極電極、或連接至該等電極之佈線時，可減少佈線電阻，因而可避免信號延遲。
使用半導體層之氧化物半導體可體現具低電力消耗及高可靠性之液晶顯示裝置。
請注意，藉由減少充當電子供體之諸如濕氣或氫之雜質而高度純化(純化OS)之氧化物半導體可製成為i型(本質)氧化物半導體，或藉由供應氧以減少氧化物半導體中缺氧而成為極接近i型氧化物半導體(實質上i型氧化物半導體)之氧化物半導體。包括i型或實質上i型氧化物半導體之電晶體具有極小關閉狀態電流之特性。具體地，藉由二次離子質譜(SIMS)測量之高度純化氧化物半導體中氫之濃度為低於或等於5×1019/cm3，較佳地為低於或等於5×1018/cm3，更佳地為低於或等於5×1017/cm3，仍更佳地為低於或等於1×1016/cm3。
此外，藉由霍爾效應測量而測量之i型或實質上i型氧化物半導體之載子密度為低於1×1014/cm3，較佳地為低於1×1012/cm3，更佳地為低於1×1011/cm3。此外，氧化物半導體之帶隙為大於或等於2eV，較佳地為大於或等於 2.5eV，更佳地為大於或等於3eV。包括i型或實質上i型氧化物半導體之電晶體可具有小關閉狀態電流。
此處說明藉由SIMS之氧化物半導體中氫濃度分析。原則上藉由SIMS分析難以於接近樣本表面或接近以不同材料形成之堆疊膜之間介面獲得精確資料。因而，若藉由SIMS分析沿膜厚度方向之氫濃度分佈，採用可獲得幾乎相同值而無顯著變化之膜的區域中氫濃度之平均值作為氫濃度。此外，若膜之厚度小，因鄰近膜之氫濃度的影響而有時無法發現可獲得幾乎相同值之區域。在此狀況下，採用配置膜之區域之氫濃度的最大值或最小值作為膜之氫濃度。此外，若配置膜之區域中不存在最大值峰值及最小值谷值，採用拐點之值作為氫濃度。
根據本發明之實施例，可減少液晶顯示裝置之製造步驟數量；因此，可提供低成本及高生產力之液晶顯示裝置。
可提供具低電力消耗及高可靠性之液晶顯示裝置。本發明之實施例可達成至少一以上目標。
100‧‧‧半導體裝置
101、200‧‧‧基板
102‧‧‧像素區
103、104‧‧‧端子部
105、106、107‧‧‧端子
110、120、130、140、150‧‧‧像素
111、4010‧‧‧電晶體
112、4013‧‧‧液晶元件
113‧‧‧電容器
114、221、222、4015‧‧‧電極
115、116‧‧‧寄生電晶體
148a‧‧‧第一結晶氧化物半導體層
148b‧‧‧第二結晶氧化物半導體層
201‧‧‧基層
202‧‧‧閘極電極
203、212、212-i、216、216-j、216-j+1、240、250、4016‧‧‧佈線
204‧‧‧閘極絕緣層
205‧‧‧半導體層
206a‧‧‧源極電極
206b‧‧‧汲極電極
207、4032、4033‧‧‧絕緣層
208、219、220‧‧‧接觸孔
209‧‧‧開口
210‧‧‧像素電極
213、241、242‧‧‧延伸部
223‧‧‧區域
231、232‧‧‧端部
2701‧‧‧專用眼鏡
2702、2704、2800、2801、3002、9601‧‧‧外殼
2702a‧‧‧左眼面板
2702b‧‧‧右眼面板
2703‧‧‧電纜
2705、2707、2717、3003、3023、9603‧‧‧顯示部
2711‧‧‧顯示裝置
2712‧‧‧鉸鏈
2713‧‧‧時序產生器
2716‧‧‧顯示控制電路
2718‧‧‧源極線驅動器電路
2719‧‧‧閘極線驅動器電路
2721‧‧‧電源端子
2722‧‧‧外部作業單元
2723、2805‧‧‧作業鍵
2725、2803‧‧‧揚聲器
2730a、2730b、2731a、2731b‧‧‧同步信號
2802‧‧‧顯示面板
2804‧‧‧麥克風
2806‧‧‧指向裝置
2807‧‧‧相機鏡頭
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池
2811‧‧‧外部記憶體槽
3001、3021、3051‧‧‧主體
3004‧‧‧鍵盤
3022‧‧‧觸控筆
3024‧‧‧作業按鈕
3025‧‧‧外部介面
3053‧‧‧目鏡
3054‧‧‧作業開關
3055‧‧‧顯示部B
3056‧‧‧電池
3057‧‧‧顯示部A
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封劑
4006‧‧‧第二基板
4008‧‧‧液晶層
4018a、4018b‧‧‧軟性印刷電路
4019‧‧‧各向異性導電層
4020‧‧‧輸入端子
4030‧‧‧第一電極
4031‧‧‧第二電極
4035‧‧‧柱狀間隔
9605‧‧‧支架
圖1為俯視圖，描繪本發明之實施例。
圖2A至2E為截面圖，描繪本發明之實施例。
圖3A為俯視圖及圖3B為截面圖，描繪本發明之實施例。
圖4A為俯視圖及圖4B為截面圖，描繪本發明之實 施例。
圖5A及5B為電路圖，描繪本發明之實施例。
圖6A為俯視圖及圖6B為截面圖，描繪本發明之實施例。
圖7為俯視圖，描繪本發明之實施例。
圖8A1及8B1為俯視圖及圖8A2及8B2為截面圖，描繪本發明之實施例。
圖9A為俯視圖及圖9B為截面圖，描繪本發明之實施例。
圖10A至10C為截面圖，描繪本發明之實施例。
圖11A至11C為截面圖，描繪本發明之實施例。
圖12A至12C為截面圖，描繪本發明之實施例。
圖13A為俯視圖及圖13B為截面圖，描繪本發明之實施例。
圖14A及14B描繪本發明之實施例。
圖15A至15F各描繪電子裝置之使用類型範例。
圖16A至16E各描繪氧化物材料之結晶結構。
圖17A至17C描繪氧化物材料之結晶結構。
圖18A至18C描繪氧化物材料之結晶結構。
圖19A及19B各描繪氧化物材料之結晶結構。
將參照圖式說明實施例。請注意，本發明不侷限於下列說明，且熟悉本技藝之人士將輕易理解，模式及細節可 以各種方式改變而未偏離本發明之精神及範圍。因此，本發明不應解譯為侷限於下列實施例之說明。請注意，在以下所說明之本發明的結構中，相同代號通常用於標示不同圖式之間具有類似功能之組件，且該等組件之相同未重複。
此外，在本說明書等中，使用諸如「第一」、「第二」、及「第三」之序數以便避免組件之間混淆，並傾向於不限制組件數量。
此外，圖式等中所描繪之每一結構的位置、尺寸、範圍等有時為易於理解而未準確表示。因此，所揭露之本發明不一定侷限於如圖式等中所描繪之位置、尺寸、範圍等。
電晶體為一種半導體元件並可放大電流或電壓，及執行切換作業以控制例如導電或非導電。本說明書中電晶體包括絕緣閘極場效電晶體(IGFET)及薄膜電晶體(TFT)。
例如，當使用相對極性之電晶體或電路作業中電流流動方向改變時，電晶體之「源極」及「汲極」的功能可互換。因此，在本說明書中「源極」及「汲極」用詞亦可用於分別標示汲極及源極。
此外，在本說明書等中，諸如「電極」或「佈線」用詞並不侷限組件功能。例如，「電極」有時用作部分「佈線」，反之亦然。此外，「電極」或「佈線」亦可表示以整何方式形成之複數「電極」及「佈線」之組合。
(實施例1)
在本實施例中，將參照圖1、圖2A至2E、圖3A及3B、圖4A及4B、圖5A及5B、圖6A及6B、圖7、圖8A1至8B2、圖9A及9B、圖10A至10C、及圖11A至11C，說明經由光罩數量及光刻步驟數量減少之程序形成之液晶顯示裝置之像素結構的範例，及形成像素結構之方法的範例。
圖5A描繪液晶顯示裝置中使用之半導體裝置100之結構範例。半導體裝置100於基板101之上包括像素區102、包括m端子105(m為大於或等於1之整數)之端子部103、及包括n端子106(n為大於或等於1之整數)之端子部104。此外，半導體裝置100包括電連接至端子部103之m佈線212及電連接至端子部104之n佈線216。像素區102包括以m(列)及n(行)矩陣配置之複數像素110。第i列及第j行之像素110(i，j)(i為大於或等於1及低於或等於m之整數，及j為大於或等於1及低於或等於n之整數)電連接至佈線212-i及佈線216-j。此外，每一像素電連接至充當電容器電極或電容器佈線之佈線203，且佈線203電連接至端子107。佈線212-i電連接至端子105-i，且佈線216-j電連接至端子106-j。
端子部103及端子部104為外部輸入端子，並連接至具軟性印刷電路(FPC)等之外部控制電路。從外部控制電路供應之信號經由端子部103或端子部104輸入至半導體裝置100。在圖5A中，該等端子部103係配置於像素 區102之右側或左側，使得信號從二方向輸入。此外，該等端子部104係配置於像素區102以上及以下，使得信號從二方向輸入。藉由從二方向輸入信號，信號供應能力增加並有利於半導體裝置100之高速作業。此外，可減少因半導體裝置100之尺寸增加或解析度增加伴隨之佈線電阻增加造成之信號延遲的影響。再者，半導體裝置100可具有多餘性，使得可改進半導體裝置100之可靠性。儘管圖5A中配置二端子部103及二端子部104，亦可採用配置一端子部103及一端子部104之結構。
圖5B描繪像素110之電路結構。像素110包括電晶體111、液晶元件112、及電容器113。電晶體111之閘極電極電連接至佈線212-i，且電晶體111之源極電極及汲極電極之一電連接至佈線216-j。電晶體111之源極電極及汲極電極之另一者電連接至液晶元件112之一電極及電容器113之一電極。液晶元件112之另一電極電連接至電極114。電極114之電位可為諸如0V之固定電位、GND、或共同電位。電容器113之另一電極電連接至佈線203。
電晶體111具有選擇從佈線216-j供應之影像信號是否輸入至液晶元件112之功能。在開啟電晶體111之信號供應至佈線212-i之後，影像信號便經由電晶體111而從佈線216-j供應至液晶元件112。根據供應至液晶元件112之影像信號(電位)而控制光之透射比。電容器113具有儲存電容器(亦稱為Cs電容器)之功能以保持供應至液 晶元件112之電位。電容器113並非總需配置；然而，若配置電容器113，可抑制藉由於電晶體111之關閉狀態的源極電極與汲極電極之間流動之電流(關閉狀態電流)而造成施予液晶元件112之電位變化。
在本實施例中所揭露之像素110中，佈線216-j與佈線216-j+1之間可能形成寄生電晶體115，且寄生電晶體115可電連接佈線216-j及佈線216-j+1。因此，寄生電晶體116形成於佈線216-j與佈線216-j+1之間，且寄生電晶體116恆定保持關閉狀態，此避免佈線216-j與佈線216-j+1之間之電連接。
有關形成電晶體111之通道的半導體層，可使用單晶半導體、多晶半導體、微晶半導體、非結晶半導體等。半導體材料之範例為矽、鍺、矽鍺、碳化矽、及砷化鎵。
在本實施例中所說明之顯示裝置具有半導體層保持於像素區域中之結構；因而，若包括半導體層之顯示裝置用於透射式顯示裝置，例如較佳地僅可能薄化半導體層而增加可見光之透射比。
此外，氧化物半導體可用於形成電晶體111之通道的半導體層。氧化物半導體具有寬度大於或等於3.0eV之能隙，因而相對於可見光而具有高透射比。在藉由於適當狀況下處理氧化物半導體而獲得之電晶體中，周圍溫度(例如25℃)之關閉狀態電流可為低於或等於100zA(1×10-19A)，低於或等於10zA(1×10-20A)，及進一步低於或等於1zA(1×10-21A)。因此，可保持施加於 液晶元件112之電位而未配置電容器113。此外，在體現具低電力消耗之液晶顯示裝置中，較佳地將氧化物半導體層用於形成電晶體111之通道的半導體層。
其次，將參照圖1及圖2A至2E說明圖5A及5B中所描繪之像素110的結構範例。圖1為俯視圖，描繪像素110之平面結構，及圖2A至2E為截面圖，各描繪像素110之層級結構。請注意，圖1中鏈線A1-A2、B1-B2、C1-C2、D1-D2、及E1-E2分別相應於圖2A至2E中截面A1-A2、B1-B2、C1-C2、D1-D2、及E1-E2。
在本實施例之電晶體111中，汲極電極206b藉由U形(或C形、具方角之U形、或馬蹄形)之源極電極206a圍繞。基於該等形狀，甚至當電晶體之面積小時，可確保充分通道寬度，因此可增加於電晶體導電時流動之電流量(亦稱為開啟狀態電流)。
若電連接至像素電極210之閘極電極202與汲極電極206b之間產生之寄生電容大，電晶體輕易地藉由饋通影響，因為供應至液晶元件112之電位無法準確地保持，而造成顯示品質退化。基於如本實施例中所說明之源極電極206a為U形並圍繞汲極電極206b之結構，可確保充分通道寬度，並可減少汲極電極206b與閘極電極202之間產生之寄生電容。因此，可改進液晶顯示裝置之顯示品質。
佈線203充當電容器電極或電容器佈線。部分佈線203包括沿佈線216-j或佈線216-j+1之延伸部213，且延伸部213與部分像素電極210重疊。延伸部213經配置而延 伸超過像素電極210之端部231及端部232。
在像素電極210中，開口209為一區域，其藉由從透射式液晶顯示裝置中背光之透光，或藉由反射充當反射式液晶顯示裝置中光源之入射光，而致力於影像顯示。若本實施例中所說明之半導體裝置用於透射式液晶顯示裝置，開口209相應於一區域，其中像素電極210與藉由代號209標示之虛線以外內側之區域重疊。
此外，區域223係配置於部分佈線212-i之上。區域223係配置於佈線212-i之上以便沿線寬度方向延伸超過佈線212-i之二端部。請注意，複數區域223可配置於佈線212-i之上。
在截面A1-A2中，描繪電晶體111及電容器113之層級結構。電晶體111為底閘電晶體。在截面B1-B2中，描繪從佈線216-j至佈線216-j+1之層級結構，其包括開口209。在截面D1-D2中，描繪佈線216-j及佈線212-i彼此交叉之部分之層級結構。在截面E1-E2中，描繪區域223中之層級結構。
在圖2A之截面A1-A2中，基層201係形成於基板200之上，且閘極電極202及佈線203係形成於基層201之上。在閘極電極202及佈線203之上，形成閘極絕緣層204及半導體層205。在半導體層205之上，形成源極電極206a及汲極電極206b。此外，絕緣層207係形成於源極電極206a及汲極電極206b之上，以便接觸部分半導體層205。像素電極210係形成於絕緣層207之上，並經由 絕緣層207中所形成之接觸孔208而電連接至汲極電極206b。
佈線203與汲極電極206b重疊且閘極絕緣層204及半導體層205插於其間之部分充當電容器113。閘極絕緣層204及半導體層205充當電介質層。若形成於佈線203與像素電極210之間的電介質層具有多層結構，即使於電介質層之一層中產生針孔，遂以電介質層之另一層覆蓋針孔，且電容器113可正常操作。氧化物半導體之相對介電常數高達14至16。因此，當氧化物半導體用於半導體層205時，可增加電容器113之電容值。
在圖2B中所描繪之截面B1-B2中，基層201係形成於基板200之上，且佈線203係形成於基層201之上。此外，閘極絕緣層204及半導體層205係形成於佈線203之上，且佈線216-j及佈線216-j+1係形成於半導體層205之上。此外，絕緣層207係形成於半導體層205、佈線216-j、及佈線216-j+1之上。像素電極210係形成於絕緣層207之上。請注意，截面B1-B2中之佈線203相應於佈線203之延伸部213之截面。
在圖2C中所描繪之截面C1-C2中，基層201係形成於基板200之上，且佈線203係形成於基層201之上。此外，閘極絕緣層204及半導體層205係形成於佈線203之上。絕緣層207係形成於半導體層205之上，且像素電極210係形成於絕緣層207之上。請注意，截面C1-C2中之佈線203相應於佈線203之延伸部213。在截面C1-C2 中，佈線203經配置以延伸超過像素電極210之端部231及端部232。即，延伸部213經配置以延伸超過像素電極210之端部231及端部232。請注意，像素電極210及包括延伸部213之佈線203並非總是必須彼此重疊；然而，當佈線203及像素電極210彼此重疊時，重疊部分可充當Cs電容器。
在圖2D中所描繪之截面D1-D2中，基層201係形成於基板200之上，且佈線212-i係形成於基層201之上。此外，閘極絕緣層204及半導體層205係形成於佈線212-i之上。此外，佈線216-j係形成於半導體層205之上，且絕緣層207係形成於佈線216-j之上。
在圖2E中所描繪之截面E1-E2中，基層201係形成於基板200之上，且佈線212-i係形成於基層201之上。在區域223中，移除閘極絕緣層204、半導體層205、及絕緣層207以暴露佈線212-i。形成區域223以避免寄生電晶體之形成，其中佈線212-i充當閘極電極以避免佈線216-j與佈線216-j+1之間電連接。在區域223中，當移除佈線212-i上之半導體層205時，可避免形成寄生電晶體，藉此避免佈線216-j與佈線216-j+1之間電連接。
本實施例中所說明之半導體裝置具有半導體層205保持於整個像素區中之結構，因為未執行用於形成島形半導體層之光刻步驟及蝕刻步驟，以簡化製造程序。結果，形成寄生電晶體115，其中像素電極210充當閘極電極，絕緣層207充當閘極絕緣層，佈線216-j充當源極電極及汲 極電極之一，及佈線216-j+1充當源極電極及汲極電極之另一者。
說明寄生電晶體115為n通道電晶體之狀況。當佈線216-j或佈線216-j+1之電位低於供應至或保持於像素電極210中之電位，且電位佈線216-j或佈線216-j+1與供應至或保持於像素電極210中之電位之間之差異的絕對值大於寄生電晶體115之臨限電壓時，像素電極210以下半導體層205中之載子被感應，形成寄生通道，及寄生電晶體115開啟。
基於開啟之寄生電晶體115，佈線216-j及佈線216-j+1彼此電連接。當佈線216-j及佈線216-j+1經由寄生電晶體115而彼此電連接時，來自佈線216-j及佈線216-j+1之影像信號彼此干擾，使得正確影像信號無法供應至液晶元件112。此外，當像素電極210藉由例如放大開口209而配置接近佈線216-j或佈線216-j+1時，寄生電晶體115之影響變強。
因此，佈線203配置延伸部213，且供應至佈線203之電位恆定低於供應至液晶元件112之影像信號之電位。藉由設定佈線203之電位恆定低於影像信號之電位，與延伸部213重疊之區域中半導體層205中未感應載子，並可避免於佈線216-j與佈線216-j+1之間形成寄生通道。即，藉由設定延伸部213之電位恆定低於影像信號之電位，可避免佈線216-j與佈線216-j+1之間電連接。
在本實施例中，二延伸部213配置於一像素中，但只 要至少一延伸部213配置於佈線216-j與佈線216-j+1之間便足夠。此外，延伸部213不一定配置並列佈線216-j或佈線216-j+1，並可具有彎部或曲部。此外，如圖1及圖2C中所描繪，藉由配置延伸部213以便延伸超過像素電極210之端部231及端部232，可抑制寄生電晶體115之影響。即，可於佈線216-j與佈線216-j+1之間形成包括佈線203之延伸部213並充當閘極電極的寄生電晶體116。藉由恆定保持寄生電晶體116處於關閉狀態，可避免佈線216-j與佈線216-j+1之間電連接。
藉由移除區域223中不僅絕緣層207及半導體層205，亦於之後說明之形成接觸孔之步驟中移除開口209中之組件，可避免寄生電晶體115之形成。然而，當像素區102中步階部之高度增加時，可造成因液晶元件等對齊失敗之向錯，導致不良影像品質。因此，較佳的是未執行增加步階部高度之像素區102中絕緣層207及半導體層205之移除。
接著，將參照圖3A及3B說明不同於圖1中所描繪之像素結構範例。圖3A為俯視圖，描繪像素120之平面結構。圖3B中截面F1-F2相應於沿圖3A中鏈線F1-F2之截面。在佈線203之位置及形狀方面，圖3A及3B中所描繪之像素120不同於圖1中所描繪之像素110。請注意，沿圖3A中鏈線A1-A2、B1-B2、C1-C2、D1-D2、及E1-E2之截面結構與圖1及圖2A至2E中相同。
在像素120中，配置佈線203之延伸部213以便與佈 線216-j重疊，使得開口209之面積增加。在佈線216-j與佈線203重疊之部分中，佈線203之線寬度經設定大於佈線216-j之線寬度，且恆定低於供應至液晶元件112之影像信號的電位被供應至佈線203。當佈線203之線寬度大於佈線216-j之線寬度，且佈線203之電位恆定低於影像信號之電位時，可避免經由寄生電晶體115之佈線216-j與佈線216-j+1之間電連接。
此外，藉由沿像素電極210之邊框配置佈線203，佈線203可充當黑矩陣。
接著，將參照圖4A及4B說明與圖1及圖3A及3B中不同之像素結構範例。圖4A為俯視圖，描繪像素130之平面結構。圖4B中截面G1-G2相應於圖4A中沿鏈線G1-G2之截面。在接觸孔208之位置及因而汲極電極206b及像素電極210之形狀方面，圖4A及4B中所描繪之像素130與圖3A及3B中所描繪之像素120不同。請注意，沿圖4A中鏈線C1-C2、D1-D2、E1-E2、及F1-F2之截面結構與圖1、圖2A至2E、及圖3A及3B中相同。
在像素130中，藉由將接觸孔208直接配置於電容器113之上，汲極電極206b之尺寸減少且開口部209之面積增加。藉由增加開口部209之面積，可有效率地從背光透光，使得可製造可顯示明亮及高品質影像之液晶顯示裝置。此外，可製造具低電力消耗之液晶顯示裝置。
接著，將參照圖6A及6B說明與圖1及圖4A及4B中不同之像素結構範例。圖6A為俯視圖，描繪像素140 之平面結構。圖6B中截面H1-H2相應於沿圖6A中鏈線H1-H2之截面。
在圖6A及6B中所描繪之像素140中，除了充當電容器電極或電容器佈線之佈線203以外，形成用於避免形成寄生電晶體115之佈線240。佈線240係使用與佈線212及佈線203相同層予以形成。佈線240包括沿佈線216-j或佈線216-j+1之延伸部241，且延伸部241與部分像素電極210重疊。延伸部241經配置以延伸超過像素電極210之端部231及端部232。
當佈線240之電位恆定低於供應至液晶元件112之影像信號之電位時，可避免經由寄生電晶體115之佈線216-j與佈線216-j+1之間電連接。在圖6A及6B中所描繪之像素140中，配置二延伸部241，但只要至少一延伸部241配置於佈線216-j與佈線216-j+1之間便已足夠。此外，像素電極210及包括延伸部241之佈線240並非總是必須彼此重疊；然而，當佈線240及像素電極210彼此重疊時，重疊部分可充當Cs電容器。
為避免形成寄生電晶體，佈線203之電位需恆定低於供應至液晶元件112之影像信號之電位。請注意，藉由以類似於佈線212-i之方式，於佈線203之上形成區域223，及移除佈線203上之半導體層205，可避免形成寄生電晶體，並可自由設定佈線203之電位。即，藉由於佈線203之上形成區域223，佈線203之電位亦可高於影像信號。
圖7中所描繪之像素150為結構範例，其中一像素中配置包括彎部或曲部之一延伸部242。藉由配置延伸部242以便延伸超過像素電極210之端部231及端部232，可抑制寄生電晶體115之影響。即，可於佈線216-j與佈線216-j+1之間形成充當閘極電極之包括佈線203之延伸部242的寄生電晶體116。藉由將寄生電晶體116恆定保持處於關閉狀態，可避免佈線216-j與佈線216-j+1之間電連接。儘管像素150具有像素電極210未與延伸部242重疊之結構，當像素電極210與延伸部242重疊時，重疊部分可充當Cs電容器。
其次，將參照圖8A1至8B2說明端子105及端子106之結構範例。圖8A1及8A2分別為端子105之平面圖及截面圖。圖8A1中鏈線J1-J2相應於圖8A2中截面J1-J2。圖8B1及8B2分別為端子106之平面圖及截面圖。圖8B1中鏈線K1-K2相應於圖8B2中截面K1-K2。在截面J1-J2及K1-K2中，J2及K2相應於基板端部。
在截面J1-J2中，基層201係形成於基板200之上，及佈線212係形成於基層201之上。閘極絕緣層204、半導體層205、及絕緣層207係形成於佈線212之上。電極221係形成於絕緣層207之上，及電極221經由閘極絕緣層204、半導體層205、及絕緣層207中所形成之接觸孔219而電連接至佈線212。
在截面K1-K2中，基層201、閘極絕緣層204、及半導體層205係形成於基板200之上。佈線216係形成於半 導體層205之上，及絕緣層207係形成於佈線216之上。電極222係形成於絕緣層207之上，及電極222經由絕緣層207中所形成之接觸孔220而電連接至佈線216。
端子107可具有類似於端子105或端子106之結構。
像素區102及端子部104經由n佈線216而彼此連接。當佈線216中從像素區102至端子部104中所包括之端子106的鄰近佈線216之間距離短時，因鄰近佈線216之間電位差，存在於鄰近佈線216之間之半導體層205中可感應載子，並可造成鄰近佈線216之間不欲之電連接。
藉由將從像素區102至端子部104之整個區域或鄰近佈線216之間之區域配置導電層且絕緣層插於其間，並將導電層之電位設定為半導體層205中未感應載子之電位，可避免該等現象。
例如，在氧化物半導體用於半導體層205之狀況下，由於許多氧化物半導體傾向於n型，導電層之電位可設定為低於供應至佈線216之電位。
此外，藉由於之後說明之形成接觸孔的步驟中，移除存在於鄰近佈線216之間之半導體層205，可避免鄰近佈線216之間之不欲電連接。
圖9A及9B描繪一結構，其中配置佈線250作為鄰近佈線216之間區域以下之導電層，且絕緣層插於其間。圖9A為佈線216連接至端子106之部分中平面結構之俯視圖。圖9B中截面L1-L2沿圖9A中鏈線L1-L2。在圖9A中，佈線216-j連接至端子106-j，佈線216-j+1連接至 端子106-j+1，及佈線216-j+2連接至端子106-j+2。請注意，可使用與佈線212相同層形成佈線250。
佈線250係形成於彼此鄰近且閘極絕緣層204插於其間的佈線216-j與佈線216-j+1之間。此外，佈線250係形成於彼此鄰近且閘極絕緣層204插於其間的佈線216-j+1與佈線216-j+2之間。藉由於鄰近佈線216之間配置佈線250且閘極絕緣層204插於其間，並將佈線250之電位設定為半導體層205中未感應載子之電位，可避免鄰近佈線216之間之不欲電連接。
接著，將參照圖10A至10C及圖11A至11C說明參照圖1所說明之液晶顯示裝置之像素部的製造方法。請注意，圖10A至10C及圖11A至11C中截面A1-A2、J1-J2、及K1-K2分別為沿圖1及圖8A1至8B2中鏈線A1-A2、J1-J2、及K1-K2之部分的截面圖。
首先，將為基層201之絕緣層經形成而於基板200之上具大於或等於50nm及低於或等於300nm之厚度，較佳地為大於或等於100nm及低於或等於200nm。有關基板200，除了玻璃基板及陶瓷基板以外，可使用具耐熱性以耐受此製造程序中程序溫度之塑料基板等。若基板不需透光屬性，可使用諸如不鏽合金基板之金屬基板，其表面配置絕緣層。有關玻璃基板，可使用例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等無鹼玻璃基板。此外，可使用石英基板、藍寶石基板等。此外，有關基板200，可使用具任一下列尺寸之玻璃基板：第三代 (550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第四代(680×880mm或730mm×920mm)、第五代(1100mm×1300mm)、第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)、第九代(2400mm×2800mm或2450mm×3050mm)、及第十代(2950mm×3400mm)。在本實施例中，使用鋁硼矽酸鹽玻璃之基板作為基板200。
可使用一或更多下列絕緣層而形成具單層結構或層級結構之基層201：氮化鋁層、氧氮化鋁層、氮化矽層、氧化矽層、氮氧化矽層、及氧氮化矽層。基層201具有避免雜質元素從基板200擴散之功能。請注意，在本說明書中，氮氧化矽包含較氧更多之氮，且若使用RBS及HFS執行測量，包含氧、氮、矽、及氫之濃度分別為大於或等於5原子%及低於或等於30原子%、大於或等於20原子%及低於或等於55原子%、大於或等於25原子%及低於或等於35原子%、及大於或等於10原子%及低於或等於30原子%。可藉由濺鍍法、CVD法、塗層法、印刷法等而適當形成基層201。
在本實施例中，氮化矽及氧化矽之層的堆疊用作基層201。具體地，氮化矽層經形成而於基板200之上具50nm厚度，及氧化矽層經形成而於氮化矽層之上具150nm厚度。請注意，基層201可經摻雜而具磷(P)或硼(B)。
當基層201中包含諸如氯或氟之鹵素元素時，可進一步改進避免雜質元素從基板200擴散之功能。當藉由二次 離子質譜(SIMS)測量時，基層201中所包含之鹵素元素的濃度峰值可高於或等於1×1015/cm3及低於或等於1×1020/cm3。
另一方面，氧化鎵可用於基層201。再另一方面，包括氧化鎵層及以上之絕緣層的層級結構可用於基層201。氧化鎵為幾乎不充電之材料；因此，可抑制因絕緣層之電荷集結造成之臨限電壓變化。
其次，在基層201之上，藉由濺鍍法、真空蒸發法、或電鍍法而形成具大於或等於100nm及低於或等於500nm厚度之導電層，較佳地為大於或等於200nm及低於或等於300nm，藉由第一光刻步驟而形成抗蝕罩，及藉由蝕刻而選擇性移除導電層，藉此形成閘極電極202、佈線203、及佈線212。
用於形成閘極電極202、佈線203、及佈線212之導電層可使用諸如鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、或鈧(Sc)之金屬材料，或包含任一該些元素作為其主要成分之合金材料，而形成具有單層結構或層級結構。
由於佈線中形成導電層，較佳地使用Al或Cu之低電阻材料。當使用Al或Cu時，信號延遲減少，使得可預期較高影像品質。Al具有低耐熱性；因此，傾向於造成因凸起、晶鬚、或遷移之缺點。為避免Al遷移，較佳地使用包括Al及具有諸如Mo、Ti、或W之較Al更高熔點之金屬材料的層級結構。若包含Al之材料用於導電層，之 後步驟中最高溫度較佳地為低於或等於380℃，更佳地為低於或等於350℃。
同樣地當Cu用於導電層時，為避免因Cu元素之遷移及擴散之缺點，較佳地使用包括Cu及諸如Mo、Ti、或W之較Cu更高熔點之金屬材料的層級結構。此外，若包含Cu之材料用於導電層，之後步驟中最高溫度較佳地為低於或等於450℃。
在本實施例中，有關導電層，係於基層201之上形成具5nm厚度之Ti層，及於Ti層之上形成具250nm厚度之Cu層。之後，經由第一光刻步驟，藉由蝕刻而選擇性移除導電層，藉此形成閘極電極202、佈線203、及佈線212(詳圖10A)。
請注意，可藉由噴墨法形成光刻步驟中使用之抗蝕罩。噴墨法不需光罩；因而，可進一步減少製造成本。抗蝕罩將於蝕刻步驟之後移除，且本實施例中省略每一光刻步驟中有關移除抗蝕罩之說明。此外，除非特別指明，本說明書中光刻步驟包括形成抗蝕罩之步驟、蝕刻導電層或絕緣層之步驟、及移除抗蝕罩之步驟。
接著，於閘極電極202、佈線203、及佈線212之上形成閘極絕緣層204，其具大於或等於50nm及低於或等於800nm之厚度，較佳地為大於或等於100nm及低於或等於600nm。可藉由電漿CVD法、濺鍍法等使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉭、氧化鎵、氧化釔、氧化鑭、 氧化鉿、矽酸鉿(HfSixOy(x>0，y>0))、添加氮之矽酸鉿、添加氮之鋁酸鉿等而形成閘極絕緣層204。閘極絕緣層204不侷限於單層，可使用不同層之堆疊。例如，可以下列方式形成閘極絕緣層204：藉由電漿CVD法形成氮化矽(SiNy(y>0))層作為閘極絕緣層A，且氧化矽(SiOx(x>0))層堆疊於閘極絕緣層之上作為閘極絕緣層B。
除了濺鍍法及電漿CVD法以外，可藉由諸如高密度電漿CVD法之膜形成方法，使用微波(例如，2.45GHz之頻率)而形成閘極絕緣層204。
在本實施例中，氮化矽及氧化矽之層的堆疊用作閘極絕緣層204。具體地，於閘極電極202之上形成具50nm厚度之氮化矽層，並於氮化矽層之上形成具100nm厚度之氧化矽層。
此外，閘極絕緣層204亦充當保護層。基於以包含氮化矽之絕緣層覆蓋包含Cu之閘極電極202的結構，可避免從閘極電極202擴散Cu。
若使用氧化物半導體形成之後形成之半導體層，可使用包含相同種類成分之絕緣材料作為氧化物半導體而形成閘極絕緣層204。若堆疊不同材料之層以形成閘極絕緣層204，可使用包含相同種類成分作為氧化物半導體之絕緣材料形成接觸氧化物半導體之層。這是因為該等材料與氧化物半導體相容，因此該等材料用於閘極絕緣層204使得閘極絕緣層204與氧化物半導體之間之介面狀態保持良 好。此處，「相同種類成分作為氧化物半導體」表示選自氧化物半導體之組成元素的一或更多元素。例如，若使用In-Ga-Zn基氧化物半導體材料形成氧化物半導體，提供氧化鎵作為包含相同種類成分作為氧化物半導體之絕緣材料。
若層級結構用於閘極絕緣層204，閘極絕緣層204可具有使用包含相同種類成分作為氧化物半導體之絕緣材料形成之膜及使用與該膜不同之材料形成之膜的層級結構。
為使氧化物半導體層盡可能不包含氫、羥基、及濕氣，較佳地於濺鍍設備之預熱室中預熱基板200，作為氧化物半導體層形成之前的預先處理，使得吸附於基板200或閘極絕緣層204上之諸如氫或濕氣之雜質排空及移除。有關配置於預熱室中之排空單元，低溫泵較佳。請注意，可省略此預熱處理。此外，於閘極絕緣層204形成之前，可類似地於其上形成閘極電極202、佈線203、及佈線212之基板200上執行此預熱。
將用於半導體層205之氧化物半導體較佳地包含至少銦(In)或鋅(Zn)。尤其，較佳地包含In及Zn。有關用於減少包括氧化物半導體之電晶體之電特性變化的穩定劑，較佳地額外包含鎵(Ga)。較佳地包含錫(Sn)作為穩定劑。較佳地包含鉿(Hf)作為穩定劑。較佳地包含鋁(Al)作為穩定劑。
有關其他穩定劑，可包含一或複數種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤 (Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、及鎦(Lu)。
例如，有關氧化物半導體，可使用氧化銦；氧化錫；氧化鋅；二成分金屬氧化物，諸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、或In-Ga基氧化物；三成分金屬氧化物，諸如In-Ga-Zn基氧化物(亦稱為IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物；或四成分金屬氧化物，諸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物。
較佳地使用包含In之氧化物半導體形成氧化物半導體層，更佳地為包含In及Ga之氧化物半導體。有效地於之後步驟中執行脫水或脫氫，以增加氧化物半導體層之純度。
此處，例如In-Ga-Zn基氧化物表示包含銦(In)、鎵 (Ga)、及鋅(Zn)作為其主要成分之氧化物，且未特別侷限In：Ga：Zn之比例。In-Ga-Zn基氧化物可包含非In、Ga、及Zn之金屬元素。
對氧化物半導體層而言，可使用藉由化學式InMO3(ZnO)m(m>0)表示之薄膜。此處，M代表選自Sn、Zn、Ga、Al、Mn、及Co之一或更多金屬元素。有關氧化物半導體，亦可使用藉由In3SnO5(ZnO)n(n>0)表示之材料。
例如，可使用具In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之原子比的In-Ga-Zn基氧化物，或其組成接近以上組成之任一氧化物。另一方面，可使用具In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)、或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之原子比的In-Sn-Zn基氧化物，或其組成接近以上組成之任一氧化物。
然而，組成不侷限於以上說明，並可依據所需半導體特性(例如，移動性、臨限電壓、及變化)而使用具有適當組成之材料。為獲得所需半導體特性，較佳的是將載子密度、雜質濃度、缺點密度、金屬元素相對於氧之原子比、原子間距離、密度等設定為適當值。
例如，基於In-Sn-Zn基氧化物，可相對容易獲得高移動性。然而，同樣地在使用In-Ga-Zn基氧化物之狀況下，藉由減少大批中缺點密度，可增加移動性。
請注意，例如「包括In：Ga：Zn=a：b：c(a+b+c=1)之原子比的In、Ga、及Zn氧化物之組成接近包括In：Ga：Zn=A：B：C(A+B+C=1)之原子比的In、Ga、及Zn氧化物之組成」表示a、b、及c滿足下列關係：(a-A)2+(b-B)2+(c-C)2 r2，且r可為例如0.05。相同狀況應用於其他氧化物。
氧化物半導體可為單晶或非單晶。在後者之狀況下，氧化物半導體可為非結晶或多晶。此外，氧化物半導體可具有包括具有結晶之部分之非結晶結構或非非結晶結構。
在非結晶狀態之氧化物半導體中，可相對容易獲得平坦表面，使得當使用氧化物半導體製造電晶體時，可減少介面消散，並可相對容易獲得高移動性。
在具有結晶之氧化物半導體中，可進一步減少大批中之缺點，且當表面平坦性改進時，可獲得較非結晶狀態之氧化物半導體之更高移動性。為改進表面平坦性，氧化物半導體較佳地形成於平坦表面之上。具體地，氧化物半導體可形成於具低於或等於1nm之平均表面粗糙度(Ra)之表面之上，較佳地為低於或等於0.3nm，更佳地為低於或等於0.1nm。請注意，Ra可使用原子力顯微鏡(AFM)測量。
有關具有結晶之氧化物半導體，可使用包括具c軸對齊之結晶(亦稱為C軸對齊結晶(CAAC))的氧化物，當從a-b平面、表面、或介面之方向觀看時，其具有三角形或六角形原子排列。在結晶中，金屬原子係以層級方式 排列，或金屬原子及氧原子係沿c軸而以層級方式排列，且a軸或b軸之方向於a-b平面中改變(結晶繞c軸旋轉)。
廣義而言，包括CAAC之氧化物表示當從垂直於a-b平面之方向觀看時，包括具有三角形、六角形，正三角形、或正六角形原子排列之相位的非單晶氧化物，及當從垂直於c軸之方向觀看時，金屬原子係以層級方式排列，或金屬原子及氧原子係以層級方式排列。
CAAC為非單晶，但此並非表示CAAC僅以非結晶成分組成。儘管CAAC包括結晶部分(結晶部)，一結晶部與其他結晶部之間界線有時不清楚。
若CAAC中包括氧，氮可替代CAAC中所包括之部分氧。CAAC中所包括之個別結晶部之c軸可以一方向對齊(例如，垂直於其上形成CAAC之基板表面之方向，或CAAC表面之方向)。另一方面，CAAC中所包括之個別結晶部之a-b平面的法線可以一方向對齊(例如，垂直於其上形成CAAC之基板表面之方向，或CAAC表面之方向)。
CAAC依據其組成等而變成導體、半導體、或絕緣體。CAAC依據其組成等而透射或不透射可見光。
有關該等CAAC之範例，當從垂直於膜表面或支撐基板表面之方向觀察時，存在形成為膜形狀並具有三角形或六角形原子排列之結晶，及當從膜截面觀察時，金屬原子係以層級方式排列，或金屬原子及氧原子(或氮原子)係 以層級方式排列。
將參照圖16A至16E、圖17A至17C、及圖18A至18C詳細說明CAAC之結晶結構範例。在圖16A至16E、圖17A至17C、及圖18A至18C中，除非特別指明，垂直方向相應於c軸方向及垂直於c軸方向之平面相應於a-b平面。當簡單地使用「上半部」及「下半部」表達時，係指a-b平面以上之上半部及a-b平面以下之下半部(相對於a-b平面之上半部及下半部)。此外，在圖16A至16E中，藉由圓圈圍繞之O代表四配位O，及藉由雙圓圈圍繞之O代表三配位O。
圖16A描繪包括一個六配位In原子及緊鄰In原子之六個四配位氧(以下稱為四配位O)原子之結構。此處，包括一個金屬原子及緊鄰之氧原子的結構稱為小群組。圖16A中結構實際為八面體結構，但為求簡化而描繪為平面結構。請注意，圖16A之每一上半部及下半部中存在三個四配位O原子。在圖16A中所描繪之小群組中，電荷為0。
圖16B描繪一結構，其包括一個五配位Ga原子、緊鄰Ga原子之三個三配位氧(以下稱為三配位O)原子、及緊鄰Ga原子之二個四配位O原子。所有三配位O原子存在於a-b平面上。圖16B之每一上半部及下半部中存在一個四配位O原子。因為In原子可具有五個配體，In原子亦可具有圖16B中所描繪之結構。在圖16B中所描繪之小群組中，電荷為0。
圖16C描繪一結構，其包括一個四配位Zn原子及緊鄰Zn原子之四個四配位O原子。在圖16C中，一個四配位O原子存在於上半部及三個四配位O原子存在於下半部。另一方面，在圖16C中，三個四配位O原子可存在於上半部及一個四配位O原子可存在於下半部。在圖16C中所描繪之小群組中，電荷為0。
圖16D描繪一結構，其包括一個六配位Sn原子及緊鄰Sn原子之六個四配位O原子。在圖16D中，每一上半部及下半部中存在三個四配位O原子。在圖16D中所描繪之小群組中，電荷為+1。
圖16E描繪包括二個Zn原子之小群組。在圖16E中，每一上半部及下半部中存在一個四配位O原子。在圖16E中所描繪之小群組中，電荷為-1。
此處，複數小群組形成媒體群組，及複數媒體群組形成大群組(亦稱為單元格)。
現在，將說明小群組之間的鍵結規則。相對於圖16A中六配位In原子，上半部中三個O原子各具有向下方向之三個緊鄰In原子，及下半部中三個O原子各具有向上方向之三個緊鄰In原子。相對於圖16B中五配位Ga原子，上半部中一個O原子具有向下方向之一個緊鄰Ga原子，及下半部中一個O原子具有向上方向之一個緊鄰Ga原子。相對於圖16C中四配位Zn原子，上半部中一個O原子具有向下方向之一個緊鄰Zn原子，及下半部中三個O原子各具有向上方向之三個緊鄰Zn原子。以此方式， 以上金屬原子之四配位O原子的數量等於緊鄰及以下每一個四配位O原子之金屬原子的數量。類似地，以下金屬原子之四配位O原子的數量等於緊鄰及以上每一個四配位O原子之金屬原子的數量。當四配位O原子之配位數量為4時，緊鄰及以下O原子之金屬原子的數量與緊鄰及以上O原子之金屬原子的數量之總和為4。因此，當以上金屬原子之四配位O原子的數量與以下其他金屬原子之四配位O原子的數量之總和為4時，二種包括金屬原子之小群組可鍵結。例如，若經由下半部中三個四配位O原子而鍵結六配位金屬(In或Sn)原子，便鍵結至五配位金屬(Ga或In)原子或四配位金屬(Zn)原子。
具有以上配位數量之金屬原子經由沿c軸方向之四配位O原子而彼此鍵結。除了上述以外，藉由組合複數小群組使得層級結構之總電荷為0，可以不同方式形成媒體群組。
圖17A描繪In-Sn-Zn基氧化物之層級結構中所包括之媒體群組模型。圖17B描繪包括三個媒體群組之大群組。請注意，圖17C描繪若從c軸方向觀察圖17B中層級結構之原子排列。
在圖17A中，為求簡化省略三配位O原子，並藉由圓圈描繪四配位O原子；圓圈中數字顯示四配位O原子之數量。例如，藉由圓圈3標示相對於Sn原子之每一上半部及下半部中存在之三個四配位O原子。類似地，在圖17A中，藉由圓圈1標示相對於In原子之上半部及下半 部中存在之一個四配位O原子。圖17A亦描繪緊鄰下半部中一個四配位O原子及上半部中三個四配位O原子之Zn原子，及緊鄰上半部中一個四配位O原子及下半部中三個四配位O原子之Zn原子。
在圖17A中In-Sn-Zn基氧化物之層級結構中所包括之媒體群組中，為從頂部開始，緊鄰每一上半部及下半部中三個四配位O原子之Sn原子鍵結至緊鄰每一上半部及下半部中一個四配位O原子之In原子，In原子鍵結至緊鄰上半部中三個四配位O原子之Zn原子，Zn原子經由相對於Zn原子之下半部中一個四配位O原子而鍵結至緊鄰每一上半部及下半部中三個四配位O原子之In原子，In原子鍵結至包括二個Zn原子並緊鄰上半部中一個四配位O原子之小群組，及小群組經由相對於小群組之下半部中一個四配位O原子而鍵結至緊鄰每一上半部及下半部中三個四配位O原子之Sn原子。鍵結複數該等媒體群組，使得形成大群組。
此處，用於三配位O原子之一鍵的電荷及用於四配位O原子之一鍵的電荷分別假定為-0.667及-0.5。例如，(六配位或五配位)In原子之電荷、(四配位)Zn原子之電荷、及(五配位或六配位)Sn原子之電荷分別為+3、+2、及+4。因此，包括Sn原子之小群組中電荷為+1。因此，需要抵銷+1之電荷-1以形成包括Sn原子之層級結構。有關具有電荷-1之結構，提供如圖16E中所描繪之包括二個Zn原子之小群組。例如，基於包括二個Zn 原子之一個小群組，可抵銷包括Sn原子之一個小群組的電荷，使得層級結構之總電荷可為0。
當圖17B中所描繪之大群組重複時，可獲得In-Sn-Zn基氧化物(In2SnZn3O8)之結晶。請注意，所獲得之In-Sn-Zn基氧化物的層級結構可以組成方程式In2SnZn2O7(ZnO)m(m為0或自然數)表示。
以上所說明之規則亦應用於下列氧化物：四成分金屬氧化物，諸如In-Sn-Ga-Zn基氧化物；三成分金屬氧化物，諸如In-Ga-Zn基氧化物(亦稱為IGZO)、In-Al-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物；二成分金屬氧化物，諸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、或In-Ga基氧化物等。
有關範例，圖18A描繪In-Ga-Zn基氧化物之層級結構中所包括之媒體群組模型。
在圖18A之In-Ga-Zn基氧化物之層級結構中所包括之媒體群組中，為從頂部開始，緊鄰每一上半部及下半部中三個四配位O原子之In原子鍵結至緊鄰上半部中一個 四配位O原子之Zn原子，Zn原子經由相對於Zn原子之下半部中三個四配位O原子而鍵結至緊鄰每一上半部及下半部中一個四配位O原子之Ga原子，及Ga原子經由相對於Ga原子之下半部中一個四配位O原子而鍵結至緊鄰每一上半部及下半部中三個四配位O原子之In原子。鍵結複數該等媒體群組，使得形成大群組。
圖18B描繪包括三個媒體群組之大群組。請注意，圖18C描繪若從c軸方向觀察圖18B中層級結構之原子排列。
此處，由於(六配位或五配位)In原子之電荷、(四配位)Zn原子之電荷、及(五配位)Ga原子之電荷分別為+3、+2、及+3，包括In原子、Zn原子、及Ga原子之任一項之小群組的電荷為0。結果，具有該等小群組之組合之媒體群組的總電荷總是為0。
為形成In-Ga-Zn基氧化物之層級結構，不僅可使用圖18A中所描繪之媒體群組，亦可使用In原子、Ga原子、及Zn原子之排列與圖18A中不同之媒體群組，而形成大群組。
當圖18B中所描繪之大群組重複時，可獲得In-Ga-Zn基氧化物之結晶。請注意，所獲得之In-Ga-Zn基氧化物結晶之層級結構可以組成方程式InGaO3(ZnO)n(n為自然數)表示。
若n=1(InGaZnO4)，可獲得例如圖19A中所描繪之結晶結構。請注意，在圖19A之結晶結構中，由於如圖 16B中所描繪，Ga原子及In原子各具有五配體，可以In取代Ga。
若n=2(InGaZn2O5)，可獲得例如圖19B中所描繪之結晶結構。請注意，在圖19B之結晶結構中，由於如圖16B中所描繪，Ga原子及In原子各具有五配體，可以In取代Ga。
接著，藉由濺鍍法、蒸發法、PCVD法、PLD法、ALD法、MBE法等形成半導體層205。
較佳地藉由濺鍍法於氧氣中形成半導體層205。此時，基板溫度經設定為高於或等於100℃及低於或等於600℃，較佳地為高於或等於150℃及低於或等於550℃，更佳地為高於或等於200℃及低於或等於500℃。半導體層205之厚度為大於或等於1nm及低於或等於40nm，較佳地為大於或等於3nm及低於或等於20nm。隨著膜形成中基板溫度愈高，所獲得之半導體層205中雜質濃度愈低。此外，半導體層205中原子排列整齊，其密度增加，使得很可能形成多晶或CAAC。此外，由於氧氣用於膜形成，半導體層205中未包含諸如稀有氣體原子之不必要原子，使得很可能形成多晶或CAAC。請注意，可使用包括氧氣及稀有氣體之混合氣體。在此狀況下，氧氣之百分比為高於或等於30vol.%，較佳地為高於或等於50vol.%，更佳地為高於或等於80vol.%。請注意，隨著半導體層205愈薄，電晶體之短通道效應減少。然而，當半導體層205過薄時，介面消散之影響提高；因而，可減少場效移 動性(詳圖10B)。
若藉由濺鍍法而使用In-Ga-Zn基氧化物材料形成半導體層205，較佳地使用具有In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3、或3：1：4之原子比的In-Ga-Zn基氧化物靶材。當使用具有上述原子比之In-Ga-Zn基氧化物靶材形成半導體層205時，很可能形成多晶或CAAC。請注意，In-Ga-Zn基氧化物半導體可稱為IGZO。In-Sn-Zn基氧化物半導體可稱為ITZO。若藉由濺鍍法而使用In-Sn-Zn基氧化物材料形成半導體層205，較佳地使用具有In：Sn：Zn=1：1：1、2：1：3、1：2：2、或20：45：35之原子比的In-Sn-Zn基氧化物靶材。當使用具有上述原子比之In-Sn-Zn基氧化物靶材形成半導體層205時，很可能形成多晶或CAAC。
在本實施例中，藉由濺鍍法而使用In-Ga-Zn基氧化物靶材形成30nm厚度之氧化物半導體層。此外，藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或稀有氣體及氧之混合氣體中形成氧化物半導體層(詳圖10B)。
金屬氧化物靶材之相對密度為高於或等於90%及低於或等於100%，較佳地為高於或等於95%及低於或等於99.9%。使用具高相對密度之金屬氧化物靶材所形成之氧化物半導體層可為密集。
較佳的是諸如氫、水、羥基、或氫化物之雜質移除的高純度氣體用作用於形成氧化物半導體層之濺鍍氣體。例如，若氬用於濺鍍氣體，較佳的是純度為9N，露點為-121 ℃，H2O含量為低於或等於0.1ppb，及H2含量為低於或等於0.5ppb。若氧用於濺鍍氣體，較佳的是純度為8N，露點為-112℃，H2O含量為低於或等於1ppb，及H2含量為低於或等於1ppb。
當形成氧化物半導體層時，基板保持於減壓之膜形成室中，且基板溫度設定為高於或等於100℃及低於或等於600℃之溫度，較佳地為高於或等於300℃及低於或等於500℃。請注意，若Al用於經由第一光刻步驟形成之佈線層，基板溫度設定為低於或等於380℃，較佳地為低於或等於350℃。另一方面，若Cu用於經由第一光刻步驟形成之佈線層，基板溫度設定為低於或等於450℃。
藉由於膜形成期間加熱基板，可減少氧化物半導體層中諸如氫、濕氣、氫化物、或氫氧化物之雜質的濃度。此外，可減少藉由濺鍍之損害。接著，氫及濕氣移除之濺鍍氣體被導入膜形成室，移除其中保持之濕氣，並使用以上靶材形成氧化物半導體層。
為移除膜形成室中保持之濕氣，較佳地使用諸如低溫泵、離子泵、或鈦昇華泵之截留真空泵。有關排空單元，可使用配置冷阱之渦輪分子泵。在以低溫泵排空之膜形成室中，移除氫原子、包含諸如水(H2O)之氫原子化合物(更佳地，連同包含碳原子之化合物)等，藉此可減少膜形成室中所形成之氧化物半導體層中雜質濃度。
膜形成狀況之範例如下：基板與靶材之間之距離為100mm，壓力為0.6Pa，DC電源之電力為0.5kW，及氧 (氧之流率為100%)用作濺鍍氣體。請注意，較佳地使用脈衝直流電源，在此狀況下可減少於膜形成中產生之粉狀物質(亦稱為粒子或灰塵)，且膜厚度可均勻。
氧化物半導體層中諸如鈉(Na)、鋰(Li)、及鉀(K)之鹼金屬之濃度如下。Na之濃度為低於或等於5×1016cm-3，較佳地為低於或等於1×1016cm-3，更佳地為低於或等於1×1015cm-3。Li之濃度為低於或等於5×1015cm-3，較佳地為低於或等於1×1015cm-3。K之濃度為低於或等於5×1015cm-3，較佳地為低於或等於1×1015cm-3。
請注意，已指出氧化物半導體對於雜質不敏感，當氧化物半導體中包含可觀金屬雜質量時不存在問題，因此亦可使用不昂貴之包含大量諸如鈉之鹼金屬之鈉鈣玻璃(Kamiya、Nomura、及Hosono，「非結晶氧化物半導體之載子透明屬性及電子結構：目前狀態」("Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors：The present status")，KOTAI BUTSURI(SOLID STATE PHYSICS)，2009，Vol.44，pp.621-633)。然而，該等考量並不適當。鹼金屬並非氧化物半導體中所包括之元素，因此為雜質。而且，若鹼土金屬並非氧化物半導體中所包括之元素，鹼土金屬為雜質。當接觸氧化物半導體層之絕緣層為氧化物時，鹼金屬尤其是Na擴散進入絕緣層，且Na變成Na+。此外，在氧化物半導體層中，Na切斷或進入氧化物半導體中所包括之金屬與氧之間之鍵。結果，發生例如電晶體特性惡 化，因臨限電壓沿負方向偏移之諸如電晶體之正常開狀態，或移動性減少。此外，亦發生特性變化。該等當氧化物半導體層中氫濃度極低時，因雜質之電晶體特性惡化及特性變化顯著出現。因此，若氧化物半導體中氫濃度低於或等於5×1019cm-3，尤其低於或等於5×1018cm-3，氧化物半導體中鹼金屬濃度便強烈需要設定為以上值。
其次，執行第一熱處理。藉由第一熱處理，移除(脫水或脫氫)氧化物半導體層中過度氫(包括水及羥基)，藉此可減少氧化物半導體層中雜質濃度。
較佳地以高於或等於250℃及低於或等於750℃，或高於或等於400℃及低於基板之應變點之溫度，在減壓氣體、諸如氮氣之惰性氣體或稀有氣體、氧氣、或極乾燥空氣(其濕氣含量為低於或等於20ppm(露點：-55℃)之空氣，較佳地為低於或等於1ppm，若使用腔環降雷射光譜(CRDS)系統之露點儀執行測量，則更佳地為低於或等於10ppb)中執行第一熱處理。請注意，若Al用於經由第一光刻步驟形成之佈線層，熱處理溫度設定為低於或等於380℃，較佳地為低於或等於350℃。另一方面，若Cu用於經由第一光刻步驟形成之佈線層，熱處理溫度設定為低於或等於450℃。在本實施例中，基板被導入熱處理設備之電熔爐中，並以450℃在氮氣中於氧化物半導體層上執行熱處理達一小時。
請注意，熱處理設備不侷限於電熔爐，而可包括藉由來自諸如電阻加熱元件之加熱元件之熱傳導或熱輻射而加 熱將處理之目標的裝置。例如，可使用快速熱退火(RTA)設備，諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備。LRTA設備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關高溫氣體，係使用未藉由熱處理而與將處理之目標反應之諸如氮之惰性氣體，或諸如氬之稀有氣體。
例如，第一熱處理可採用GRTA，其中基板被移入以高溫加熱之惰性氣體，加熱達若干分鐘，接著基板被移出惰性氣體。
當於諸如氮氣之惰性氣體或稀有氣體、氧氣、或極乾燥空氣中執行熱處理時，較佳的是氣體中未包含水、氫等。被導入熱處理設備之氮、氧、或稀有氣體之純度設定為高於或等於6N(99.9999%)，較佳地為高於或等於7N(99.99999%)(即，雜質濃度為低於或等於1ppm，較佳地為低於或等於0.1ppm)。
較佳地以該等方式執行第一熱處理，即於減壓氣體或惰性氣體中完成熱處理，接著氣體改變為氧化氣體同時保持溫度，而進一步執行熱處理。藉由減壓氣體或惰性氣體中之熱處理，可減少氧化物半導體層中雜質濃度；然而，同時發生缺氧。藉由於氧化氣體中之熱處理，可減少此時產生之缺氧。
藉由充分減少氫濃度而純化之氧化物半導體，其中充 分供應氧之結果減少因缺氧之能隙中缺點程度，該氧化物半導體具有低於1×1012/cm3之載子濃度，較佳地為低於1×1011/cm3，更佳地為低於1.45×1010/cm3。例如，室溫(25℃)下關閉狀態電流(此處為每單位通道寬度(1μm))為低於或等於100zA/μm(1zA(介安)is 1×10-21A)，較佳地為低於或等於10zA/μm。85℃下關閉狀態電流為低於或等於100zA/μm(1×10-19A/μm)，較佳地為低於或等於10zA/um(1×10-20A/μm)。使用該等i型(本質)或實質上i型氧化物半導體，可獲得具極佳關閉狀態電流特性之電晶體111。
包括高度純化氧化物半導體之電晶體之電特性，諸如臨限電壓及開啟狀態電流，具有幾乎無溫度相依性。此外，電晶體特性幾乎不因輕微惡化而改變。
如以上說明，抑制包括藉由減少缺氧而獲得之高度純化及電性i型(本質)氧化物半導體之電晶體的電特性變化，因而電晶體為電性穩定。因此，可提供包括具有高可靠性及穩定電特性之氧化物半導體的液晶顯示裝置。
接著，用於形成源極電極206a、汲極電極206b、及佈線216之導電層係形成於半導體層205之上。用於形成源極電極206a、汲極電極206b、及佈線216之導電層可使用類似於閘極電極202之材料及方法予以形成。此外，用於形成源極電極206a、汲極電極206b、及佈線216之導電層可使用導電金屬氧化物予以形成。有關導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化 鋅(ZnO)、氧化銦及氧化錫之合金(In2O3-SnO2；縮寫為ITO)、氧化銦及氧化鋅之合金(In2O3-ZnO)、或其中包含氧化矽之任一該些金屬氧化物材料。
在本實施例中，有關導電層，於半導體層205之上形成5nm厚度之Ti層，及於Ti層之上形成250nm厚度之Cu層。之後，藉由蝕刻並使用經由第二光刻步驟形成之抗蝕罩而選擇性移除導電層，藉此形成源極電極206a、汲極電極206b、及佈線216(詳圖10C)。
接著，於源極電極206a、汲極電極206b、及佈線216之上形成絕緣層207(詳圖11A)。可使用類似於閘極絕緣層204或基層201之材料及方法形成絕緣層207。在氫、水等進入之低可能性方面，較佳地採用濺鍍法。若絕緣層207中包含氫，氫可進入氧化物半導體層或從氧化物半導體層提取氧，此可造成氧化物半導體層之電阻減少(此表示氧化物半導體層變成n型)。因此，重要的是藉由絕緣層207中不包含氫及包含氫之雜質的方法而形成絕緣層207。
有關絕緣層207，可典型地使用無機絕緣材料，諸如氧化矽、氧氮化矽、氧化鉿、氧化鋁、或氧化鎵。氧化鎵為幾乎不充電之材料；因此，可抑制因絕緣層之電荷集結的臨限電壓變化。請注意，若氧化物半導體用於半導體層205，可於絕緣層207以上或以下形成包含與氧化物半導體相同種類成分之金屬氧化物層作為絕緣層207或堆疊層。
在本實施例中，藉由濺鍍法形成200-nm厚之氧化矽層作為絕緣層207。膜形成中基板溫度可為高於或等於室溫及低於或等於300℃，在本實施例中為100℃。可藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或包含稀有氣體及氧之混合氣體中形成氧化矽層。有關靶材，可使用氧化矽或矽。例如，可使用矽作為靶材藉由於包含氧之氣體中濺鍍而形成氧化矽層。
為於絕緣層207形成時從膜形成室移除保留之濕氣，較佳地使用截留真空泵(諸如低溫泵)。當使用低溫泵排空膜形成室中所形成之絕緣層207時，可減少絕緣層207中雜質濃度。此外，有關用於移除絕緣層207之膜形成室中保留濕氣之排空單元，可使用配置冷阱之渦輪分子泵。
較佳的是將諸如氫、水、羥基、或氫化物之雜質移除的高純度氣體用作濺鍍氣體以形成絕緣層207。
接著，可於減壓氣體、惰性氣體、氧氣、或極乾燥空氣(較佳地為高於或等於200℃及低於或等於600℃之溫度，例如高於或等於250℃及低於或等於550℃之溫度)中執行第二熱處理。請注意，若Al用於經由第一光刻步驟或第二光刻步驟形成之佈線層，熱處理溫度設定為低於或等於380℃，較佳地為低於或等於350℃。另一方面，若Cu用於經由第一光刻步驟或第二光刻步驟形成之佈線層，熱處理溫度設定為低於或等於450℃。例如，第二熱處理可以450℃於氮氣中執行達一小時。在第二熱處理中，溫度增加同時部分氧化物半導體層(通道形成區域) 接觸絕緣層207，並可從包含氧之絕緣層207供應氧至半導體層205。較佳的是以上氣體未包含水、氫等。
其次，藉由第三光刻步驟，形成抗蝕罩，並選擇性移除汲極電極206b上之絕緣層207，使得形成接觸孔208。在截面K1-K2中，選擇性移除佈線216上之絕緣層207以形成接觸孔220。在截面J1-J2中，選擇性移除佈線212上之絕緣層207、半導體層205、及閘極絕緣層204，以形成接觸孔219(詳圖11B)。儘管未描繪，在此光刻步驟中，以類似於接觸孔219之方式形成區域223。
可使用乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻之組合執行絕緣層207、半導體層205、及閘極絕緣層204之蝕刻。可採用包含氯(諸如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4)之氯基氣體)之氣體作為用於乾式蝕刻之蝕刻氣體。
有關乾式蝕刻，可使用平行板反應離子蝕刻(RIE)法、電感耦合電漿(ICP)蝕刻法等。由於基層201具有避免雜質元素從基板200擴散之功能，較佳地調整蝕刻狀況使得蝕刻中盡可能不蝕刻基層201。
通常，半導體層之蝕刻及接觸孔之形成係經由其個別光刻步驟及蝕刻步驟而分別執行；根據本實施例之製造程序，可藉由一光刻步驟及一蝕刻步驟執行半導體層之蝕刻及接觸孔之形成。因此，不僅光罩數量而且光刻步驟數量均可減少，此可減少光刻步驟之後蝕刻步驟之數量。即，可以小數量光刻步驟及低成本製造具高生產力之液晶顯示 裝置。
此外，根據本實施例之製造程序，光罩未直接形成於氧化物半導體層上。此外，由於氧化物半導體層中通道形成區域係藉由絕緣層207保護，於光罩之分離及清潔步驟中，濕氣並未附著至氧化物半導體層中之通道形成區域；因而，電晶體111之特性變化減少及可靠性增加。
接著，在絕緣層207之上，藉由濺鍍法、真空蒸發法等形成將為像素電極210、電極221、及電極222之透光導電層而具大於或等於30nm及低於或等於200nm之厚度，較佳地為大於或等於50nm及低於或等於100nm(詳圖11C)。
對透光導電層而言，可使用透光導電材料，諸如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫。另一方面，可使用以1至10石墨片層(石墨片層相應於石墨單層)形成之材料。
在本實施例中，形成80nm厚度之ITO層作為透光導電層，及藉由第四光刻步驟形成抗蝕罩，接著選擇性蝕刻透光導電層，藉此形成像素電極210、電極221、及電極222。
像素電極210經由接觸孔208而電連接至汲極電極206b。電極221經由接觸孔219而電連接至佈線212-i。電極222經由接觸孔220而電連接至佈線216-j。請注 意，區域223中不一定形成透光電極。
此外，在端子部103及端子部104中所形成之接觸孔219及接觸孔220中，重要的是佈線212及佈線216未保持暴露狀態，並由諸如ITO之氧化物導電材料覆蓋。當金屬層之佈線212及佈線216保持暴露狀態時，暴露表面氧化且與FPC等之接觸電阻增加。接觸電阻增加造成從外部輸入之信號的波形變形或延遲，且來自外部之信號無法正確傳輸，使得半導體裝置之可靠性下降。藉由以諸如ITO之氧化物導電材料覆蓋佈線212及佈線216之暴露表面，可避免接觸電阻增加，並可改進半導體裝置之可靠性。
根據本實施例，可以較習知製造方法更小數量光刻步驟製造液晶顯示裝置。結果，可以低成本製造具高生產力之液晶顯示裝置。
在本實施例中，說明底閘電晶體之範例，但本實施例亦可應用於頂閘電晶體。
本實施例可與任一其他實施例自由組合。
(實施例2)
在本實施例中，將參照圖12A至12C說明與實施例1中所說明者局部不同之程序範例。請注意，在圖12A至12C中，相同代號用於如實施例1中之相同零件，且此處將省略具相同代號之零件說明。
首先，以類似於實施例1之方式，導電層係形成於具 有絕緣表面之基板200之上，接著經由第一光刻步驟及蝕刻步驟而形成閘極電極202。
充當基層之絕緣層可配置於基板200與閘極電極202之間。在本實施例中，配置基層201。基層201具有避免雜質元素(諸如Na)從基板200擴散之功能，並可使用選自氧化矽膜、氧氮化矽膜、氮化矽膜、氧化鉿膜、氧化鋁膜，氧化鎵膜、及氧化鎵鋁膜之膜而予形成。基層之結構不侷限於單層結構，可為複數以上膜之層級結構。
在本實施例中，因為之後將形成之半導體層的膜形成溫度為高於或等於200℃及低於或等於450℃，且半導體層形成之後之熱處理溫度為高於或等於200℃及低於或等於450℃，閘極電極202係以下層之銅層及上層之鉬層堆疊，或下層之銅層及上層之鎢層堆疊，予以形成。
接著，藉由CVD法、濺鍍法等，以類似於實施例1之方式而於閘極電極202之上形成閘極絕緣層204。圖12A之截面圖描繪經由直至此處之程序所獲得之結構。
其次，於閘極絕緣層204之上形成大於或等於1nm及低於或等於10nm厚度之第一氧化物半導體層。在本實施例中，於氧氣、氬氣、或氬及氧之混合氣體中，在該等狀況下形成5nm厚度之第一氧化物半導體層，即使用氧化物半導體之靶材(包含1：1：2[摩爾比]之In2O3、Ga2O3、及ZnO之In-Ga-Zn基氧化物半導體之靶材)，基板與靶材之間之距離為170mm，基板溫度為250℃，壓力為0.4Pa，及直流(DC)電力為0.5kW。
其次，藉由設定基板置放至氮氣或乾燥空氣之氣體而執行第一熱處理。第一熱處理之溫度為高於或等於200℃及低於或等於450℃。此外，第一熱處理之加熱時間為長於或等於1小時及短於或等於24小時。藉由第一熱處理，形成第一結晶氧化物半導體層148a(詳圖12B)。
其次，於第一結晶氧化物半導體層148a之上形成具厚於10nm厚度之第二氧化物半導體層。在本實施例中，藉由使用氧、氬、或氬及氧混合物之濺鍍氣體在該等狀況下形成25nm厚度之第二氧化物半導體層，即使用氧化物半導體之靶材(包含1：1：2[摩爾比]之In2O3、Ga2O3、及ZnO之In-Ga-Zn基氧化物半導體之靶材)；基板與靶材之間之距離為170mm；基板溫度為400℃；壓力為0.4Pa；及直流(DC)電力為0.5kW。
接著，藉由設定基板置放至氮氣或乾燥空氣之氣體而執行第二熱處理。第二熱處理之溫度為高於或等於200℃及低於或等於450℃。此外，第二熱處理之加熱時間為長於或等於1小時及短於或等於24小時。藉由第二熱處理，形成第二結晶氧化物半導體層148b(詳圖12C)。
下列程序類似於實施例1，即形成源極電極206a、汲極電極206b、絕緣層207等；並使用相同抗蝕罩蝕刻絕緣層207、第一結晶氧化物半導體層148a、及第二結晶氧化物半導體層148b，藉此減少光刻步驟之數量。
因而，根據實施例1，可獲得電晶體111。請注意，若使用本實施例，第一結晶氧化物半導體層148a及第二 結晶氧化物半導體層148b之堆疊層形成包括電晶體之通道形成區域的半導體層。第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b具有c軸對齊。請注意，第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b包含包括具c軸對齊之結晶(亦稱為C軸對齊結晶(亦稱為CAAC))之氧化物，其不具有單晶結構及非結晶結構。第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b局部包括晶粒界線。
為獲得CAAC，重要的是於氧化物半導體膜沉積之最初階段形成六角形結晶，並造成從六角形結晶之結晶生長作為種晶。基板加熱溫度為高於或等於100℃及低於或等於500℃，較佳地為高於或等於200℃及低於或等於400℃，更佳地為高於或等於250℃及低於或等於300℃。除此之外，藉由於沉積之氧化物半導體膜上以高於沉積之基板加熱溫度的溫度執行熱處理，可修復膜中微缺點及堆疊層之介面缺點。
若電晶體包括第一結晶氧化物半導體層及第二結晶氧化物半導體層之堆疊層，可減少以光輻照之前及之後之間或歷經偏壓-溫度(BT)壓力測試電晶體之臨限電壓改變量；因而，該等電晶體具有穩定電特性。
本實施例可與任一其他實施例自由組合。
(實施例3)
圖13A及13B中描繪使用實施例1及實施例2中所 說明之任一電晶體之顯示裝置之一模式。
圖13A為電晶體4010及液晶元件4013以密封劑4005密封於第一基板4001與第二基板4006之間之面板平面圖。圖13B為沿圖13A中線M-N之截面圖。
配置密封劑4005以便圍繞配置於第一基板4001上之像素部4002。第二基板4006係配置於像素部4002之上。因此，像素部4002藉由第一基板4001、密封劑4005、及第二基板4006而與液晶層4008密封在一起。
此外，輸入端子4020係配置於藉由密封劑4005圍繞之區域外部之第一基板4001上之區域中，且軟性印刷電路(FPC)4018a及4018b連接至輸入端子4020。FPC 4018a電連接至個別配置於其他基板上之信號線驅動器電路4003，及FPC 4018b電連接至個別配置於其他基板上之掃描線驅動器電路4004。供應至像素部4002之各種信號及電位係經由FPC 4018a及FPC 4018b而從信號線驅動器電路4003及掃描線驅動器電路4004供應。
請注意，個別形成之驅動器電路的連接方法未特別限制，可使用玻璃上晶片(COG)法、引線接合法、膠帶載具封裝(TCP)法、膠帶自動接合(TAB)法等。
儘管未顯示，信號線驅動器電路4003或掃描線驅動器電路4004可使用本說明書中所揭露之電晶體而配置於基板4001之上。
有關配置於顯示裝置中之顯示元件，可使用液晶元件(亦稱為液晶顯示元件)。此外，可使用藉由電效應而改 變其對比之顯示媒體，諸如電子墨水。
圖13A及13B中所描繪之顯示裝置包括電極4015及佈線4016。電極4015及佈線4016經由各向異性導電層4019而電連接至FPC 4018a中所包括之端子。
使用與第一電極4030之相同導電層形成電極4015，及使用與電晶體4010之源極及汲極電極之相同導電層形成佈線4016。
在本實施例中，實施例1及實施例2中所說明之任一電晶體可應用於電晶體4010。配置於像素部4002中之電晶體4010電連接至顯示元件以形成顯示面板。只要可執行顯示，各種顯示元件可用於顯示元件。
圖13A及13B描繪液晶元件用作顯示元件之顯示裝置範例。在圖13A及13B中，液晶元件4013為包括第一電極4030、第二電極4031、及液晶層4008之顯示元件。請注意，配置充當校準膜之絕緣層4032及4033使得液晶層4008配置於其間。於第二基板4006側形成第二電極4031。第一電極4030及第二電極4031堆疊，且液晶層4008配置於其間。
代號4035標示柱狀間隔，其形成於第二基板4006之上，第二基板4006使用絕緣層以控制液晶層4008之厚度(格隙)。另一方面，可使用球形間隔。
若液晶元件用作顯示元件，可使用熱致液晶、低分子液晶、高分子液晶、聚合物分散液晶、鐵電液晶、反鐵電液晶等。該些液晶材料依據狀況而展現膽固醇相位、近晶 相位、立方相位、手徵向列相位、各向同性相位等。
另一方面，可使用不必要校準膜之展現藍相之液晶。藍相為一種液晶相位，其產生於膽固醇相改變為各向同性相，同時膽固醇液晶之溫度增加之前不久。由於藍相僅出現於窄的溫度範圍內，為改進溫度範圍，將混合5重量%或更多之手性材料的液晶成分用於液晶層。包括展現藍相之液晶及手性劑的液晶成分具有1msec或更短之短暫回應時間，具有光學各向同性，其不需校準處理且視角相依性小。此外，由於不需配置校準膜，且不需研磨處理，可避免藉由研磨處理造成之靜電放電損害，及可減少製造程序中液晶顯示裝置之缺陷及損害。因而，可提升液晶顯示裝置之生產量。
液晶材料之特定電阻係數為高於或等於1×109Ω-cm，較佳地為高於或等於1×1011Ω-cm，更佳地為高於或等於1×1012Ω-cm。本說明書中特定電阻係數之值係於20℃測量。
液晶顯示裝置中所形成之儲存電容器的尺寸係考量像素部等中所配置之電晶體的洩漏電流而設定，使得電荷可保持達預定時期。藉由使用高度純化氧化物半導體用於包括通道區域之半導體層的電晶體，便足以提供具有低於或等於每一像素之液晶電容之1/3之電容的儲存電容器，較佳地為低於或等於每一像素之液晶電容之1/5。
在本實施例中所使用之電晶體中，包括高度純化氧化物半導體層，關閉狀態之電流(關閉狀態電流)可小。因 此，諸如影像信號之電信號可保持較長時期，且開啟狀態之寫入間隔可設定更長。因此，刷新作業之頻率可減少，此導致抑制電力消耗之效果。此外，在包括高度純化氧化物半導體層之電晶體中，甚至當未配置儲存電容器時，施加於液晶元件之電位可保持。
本實施例中所使用之包括高度純化氧化物半導體層之電晶體的場效移動性可相對高，藉此可高速作業。因此，藉由將電晶體用於液晶顯示裝置之像素部中，可提供高品質影像。此外，由於電晶體可分別配置於一基板上之驅動器電路部及像素部中，液晶顯示裝置之組件數量可減少。
對液晶顯示裝置而言，可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式等。
此外，亦可使用正常黑液晶顯示裝置，諸如利用垂直調整(VA)模式之透射式液晶顯示裝置。此處，垂直調整模式為控制液晶顯示面板之液晶分子的調準方法，其中當無電壓施加時液晶分子係垂直於面板表面調準。提供一些範例作為垂直調準模式。例如，可使用多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、新進的超視圖(ASV)模式等。再者，可使用稱為區域乘法或多區域設計，其中像素劃分為一些區域(子像素)且分子於其各個區域中以不同方向調準。
在液晶顯示裝置中，適當配置黑矩陣(阻光層)；諸如偏光構件、遲延構件、或防反射構件之光學構件(光學基板)等。例如，藉由使用偏光基板及遲延基板可獲得圓極化。此外，可使用背光、側光等作為光源。
此外，可採用時分顯示法(亦稱為場序制驅動法)，使用複數發光二極體(LED)作為背光。藉由採用場序制驅動法，可執行彩色顯示而未使用濾色器。
有關像素部中顯示法，可採用漸進法、交錯法等。此外，彩色顯示時像素中所控制之彩色元素不侷限於三色：R、G、及B(R、G、及B分別相應於紅、綠、及藍)。例如，可使用R、G、B、及W(W相應於白)；R、G、B、及黃、青綠、紅紫等之一或更多項等。此外，彩色元素之各個點之間之顯示區域的尺寸可不同。然而，本發明之一實施例不侷限於彩色顯示之液晶顯示裝置，並可應用於單色顯示之液晶顯示裝置。
在圖13A及13B中，軟性基板以及玻璃基板可用作第一基板4001及第二基板4006之任一項。例如，可使用透光塑料基板等。有關塑料，可使用玻璃纖維增強塑料(FRP)板、聚氟乙烯(PVF)膜、多元酯膜、或丙烯酸樹脂膜。此外，可使用具一結構之薄板，其中鋁箔夾於PVF膜或多元酯膜之間。
液晶顯示裝置藉由從光源或顯示元件透光而顯示影像。因此，基板及諸如配置用於透光之像素部之絕緣層及導電層之薄膜相對於可見光波長範圍之光具有透光屬性。
用於施加電壓至顯示元件之第一電極及第二電極(各稱為像素電極、共同電極、相對電極等)可具有透光屬性或反光屬性，其取決於提取光之方向、配置電極之位置、及電極之型樣結構。
可使用透光導電材料形成第一電極4030及第二電極4031之任一項，諸如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫。另一方面，可使用包括1至10石墨片層(石墨片層相應於單層石墨)之材料。
可使用以下一或複數項材料形成第一電極4030及第二電極4031之一：選自諸如鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、及銀(Ag)之金屬；該些金屬之合金；及該些金屬之氮化物。
包括導電高分子(亦稱為導電聚合體)之導電組成可用於第一電極4030及第二電極4031。有關導電高分子，可使用所謂π-電子共軛導電高分子。例如，可提供聚苯胺及其衍生物；聚吡咯及其衍生物；聚噻吩及其衍生物；及苯胺、吡咯、及噻吩及其衍生物之二或更多項之共聚物。
此外，由於電晶體容易藉由靜電等而破裂，較佳地配置保護電路。較佳地使用非線性元件形成保護電路。
如以上說明，藉由使用實施例1及實施例2中所說明 之任一電晶體，可提供具高可靠性之液晶顯示裝置。請注意，實施例1及實施例2中所說明之電晶體不僅可應用於具有以上所說明之顯示功能的半導體裝置，亦可應用於具有各種功能之半導體裝置，諸如安裝於電源電路上之電力裝置、諸如LSI之半導體積體電路、及具有讀取目標資訊之影像感測器功能之半導體裝置。
本實施例可與其他實施例自由組合。
(實施例4)
在本實施例中，使用顯示裝置其以高速於左眼影像與右眼影像之間切換，參照圖14A及14B說明範例，其中以專用眼鏡觀看移動影像或靜止影像之3D影像，基此顯示裝置之視訊同步。
圖14A描繪外部圖，其中顯示裝置2711及專用眼鏡2701以電纜2703彼此連接。本說明書中所揭露之液晶顯示裝置可用作顯示裝置2711。在專用眼鏡2701中，配置於左眼面板2702a及右眼面板2702b之快門交替開啟及關閉，藉此使用者可觀看顯示裝置2711之影像為3D影像。
此外，圖14B為方塊圖，描繪顯示裝置2711及專用眼鏡2701之主要結構。
圖14B中所描繪之顯示裝置2711包括顯示控制電路2716、顯示部2717、時序產生器2713、源極線驅動器電路2718、外部作業單元2722、及閘極線驅動器電路2719。請注意，輸出信號根據藉由諸如鍵盤之外部作業單 元2722之作業而改變。
在時序產生器2713中，形成開始脈衝信號等，並提供用於使左眼影像及左眼面板2702a之快門同步之信號、用於使右眼影像及右眼面板2702b之快門同步之信號等。
左眼影像之同步信號2731a輸入至顯示控制電路2716，使得左眼影像於顯示部2717上顯示。同時，用於開啟左眼面板2702a之快門的同步信號2730a輸入至左眼面板2702a。此外，右眼影像之同步信號2731b輸入至顯示控制電路2716，使得右眼影像於顯示部2717上顯示。同時，用於開啟右眼面板2702b之快門的同步信號2730b輸入至右眼面板2702b。
由於以高速執行左眼影像與右眼影像之間之切換，顯示裝置2711較佳地採用連續色彩混合法(場序制法)，其中藉由使用發光二極體(LED)之時分而執行彩色顯示。
此外，由於採用場序制法，較佳的是時序產生器2713將與同步信號2730a及2730b同步之信號輸入至發光二極體之背光部。請注意，背光部包括R、G、及B色彩之LED。
本實施例可與本說明書中任一其他實施例自由組合。
(實施例5)
在本實施例中，將說明各包括以上實施例中所說明之顯示裝置之電子設備範例。
圖15A描繪桌上型個人電腦，其包括主體3001、外殼3002、顯示部3003、鍵盤3004等。藉由使用以上實施例中所說明之液晶顯示裝置，可獲得高度可靠桌上型個人電腦。
圖15B為個人數位助理(PDA)，其包括配置顯示部3023之主體3021、外部介面3025、作業按鈕3024等。包括觸控筆3022作為作業配件。藉由使用以上實施例中所說明之液晶顯示裝置，可獲得高度可靠個人數位助理(PDA)。
圖15C描繪電子書閱讀器之範例。例如，電子書閱讀器包括二外殼：外殼2702及外殼2704。外殼2702藉由鉸鏈2712而與外殼2704組合，使得電子書閱讀器可以鉸鏈2712作為軸而開啟及關閉。基於該等結構，電子書閱讀器可如同紙本書籍操作。
顯示部2705及顯示部2707分別併入外殼2702及外殼2704。顯示部2705及顯示部2707可顯示一影像或不同影像。在於不同顯示部上顯示不同影像之結構中，例如，右顯示部(圖15C中顯示部2705)顯示正文及左顯示部(圖15C中顯示部2707)顯示影像。藉由使用以上實施例中所說明之液晶顯示裝置，可獲得高度可靠電子書閱讀器。
圖15C描繪一範例其中外殼2702配置作業部等。例如，外殼2702配置電源端子2721、作業鍵2723、揚聲器2725等。基於作業鍵2723，可翻頁。請注意，鍵盤、指 向裝置等亦可配置於其上配置顯示部之外殼的表面上。此外，外部連接端子(耳機端子、USB端子等)、記錄媒體嵌入部等可配置於外殼之背面或側面。此外，電子書閱讀器可具有電子辭典之功能。
電子書閱讀器可無線傳輸及接收資料。經由無線通訊，可從電子書伺服器購買及下載所欲書籍資料等。
圖15D描繪行動電話，其包括二外殼：外殼2800及外殼2801。外殼2801包括顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808等。此外，外殼2800包括太陽能電池2810，其具有充電可攜式資訊終端機、外部記憶體槽2811等之功能。此外，天線併入外殼2801。
顯示面板2802配置觸控屏幕。顯示為影像之複數作業鍵2805係藉由圖15D中虛線描繪。請注意，亦包括升壓電路，藉此從太陽能電池2810輸出之電壓針對每一電路增加至充分高。
在顯示面板2802中，顯示方向可依據使用類型而適當改變。此外，行動電話係於與顯示面板2802相同表面上配置相機鏡頭2807，因而可用作視訊電話。揚聲器2803及麥克風2804可用於視訊電話通話、記錄、及播放聲音等，以及語音通話。再者，外殼2800及2801在如圖15D中所描繪之發展的狀態中，可藉由滑動而偏移使得其一疊於另一者之上；因此，行動電話之尺寸可減少，此使得行動電話適於攜帶。
外部連接端子2808可連接至AC適配器及諸如USB電纜之各種類型電纜，並可充電及與個人電腦資料通訊。再者，藉由將儲存媒體插入外部記憶體槽2811，可儲存大量資料，並可移動。
此外，除了以上功能以外，可配置紅外線通訊功能、電視接收功能等。藉由使用以上實施例中所說明之液晶顯示裝置，可提供高度可靠行動電話。
圖15E描繪數位攝影機，其包括主體3051、顯示部A 3057、目鏡3053、作業開關3054、顯示部B 3055、電池3056等。藉由使用以上實施例中所說明之液晶顯示裝置，可提供高度可靠數位攝影機。
圖15F描繪電視機之範例。在電視機中，顯示部9603併入外殼9601。顯示部9603可顯示影像。此處，外殼9601係藉由支架9605支撐。藉由使用以上實施例中所說明之液晶顯示裝置，可提供高度可靠電視機。
可藉由外殼9601之作業開關或個別遙控器操作電視機。此外，遙控器可配置顯示部以顯示從遙控器輸出之資料。
請注意，電視機配置接收器、數據機等。使用接收器，可接收一般電視廣播。再者，當電視機經由數據機而有線或無線連接至通訊網路時，可執行單向(從發送端至接收器)或雙向(發送端與接收器之間或接收器之間)資訊通訊。
本實施例可以與其他實施例中所說明之任一結構適當 組合而予實施。
本申請案係依據2010年9月10日向日本專利處提出申請之序號2010-203356日本專利申請案，其整個內容係以提及方式併入本文。
110‧‧‧像素
111‧‧‧電晶體
113‧‧‧電容器
202‧‧‧閘極電極
203、212-i、216-j、216-j+1‧‧‧佈線
206a‧‧‧源極電極
206b‧‧‧汲極電極
208‧‧‧接觸孔
209‧‧‧開口
210‧‧‧像素電極
213‧‧‧延伸部
223‧‧‧區域
231、232‧‧‧端部

Claims (33)

  1. 一種顯示裝置，包含：電晶體，其包含閘極電極、源極電極、汲極電極、及半導體層；電連接至該閘極電極之第一佈線；電連接至該源極電極之第二佈線；電連接至該汲極電極之像素電極；以及電容器佈線，其中，該半導體層與該第一佈線、該第二佈線、該像素電極、及該電容器佈線重疊，其中，部分該電容器佈線沿平行於該第二佈線延伸方向之方向延伸超過該像素電極之端部，以及其中，該半導體層與該像素電極之整個區域重疊。
  2. 如申請專利範圍第1項之顯示裝置，更包含該第一佈線與該半導體層間的絕緣層，其中，該絕緣層包含開口，其中，該開口係設置於至少部分該第一佈線之上，該開口沿線寬度方向延伸超過該第一佈線之二端部並覆蓋該第一佈線，以及其中，該半導體層不存在於該開口中。
  3. 如申請專利範圍第1項之顯示裝置，其中，該半導體層包含氧化物半導體。
  4. 如申請專利範圍第3項之顯示裝置，其中，該氧化物半導體包含銦及鋅。
  5. 一種製造顯示裝置之方法，包含以下步驟：藉由第一光刻步驟於基板之上形成閘極電極；於該閘極電極之上形成閘極絕緣層；於該閘極絕緣層之上形成半導體層；藉由第二光刻步驟於該半導體層之上形成源極電極及汲極電極；於該源極電極及該汲極電極之上形成絕緣層；藉由第三光刻步驟，選擇性移除與該汲極電極重疊之部分該絕緣層，及移除部分該絕緣層、部分該半導體層、及部分該閘極絕緣層，而形成接觸孔；以及藉由第四光刻步驟於該絕緣層之上形成像素電極。
  6. 如申請專利範圍第5項之製造顯示裝置之方法，其中，基層係形成於該基板與該閘極電極之間。
  7. 如申請專利範圍第5項之製造顯示裝置之方法，其中，該半導體層包含氧化物半導體。
  8. 如申請專利範圍第7項之製造顯示裝置之方法，其中，該氧化物半導體包含銦及鋅。
  9. 如申請專利範圍第5項之製造顯示裝置之方法，其中，該閘極電極、該源極電極、或該汲極電極係使用包含銅之材料形成。
  10. 如申請專利範圍第9項之製造顯示裝置之方法，其中，於該閘極電極、該源極電極、或該汲極電極形成後之程序中最高溫度為低於或等於450℃。
  11. 如申請專利範圍第5項之製造顯示裝置之方法， 其中，該閘極電極、該源極電極、或該汲極電極係使用包含鋁之材料形成。
  12. 如申請專利範圍第11項之製造顯示裝置之方法，其中，該閘極電極、該源極電極、或該汲極電極形成後之程序中最高溫度為低於或等於380℃。
  13. 如申請專利範圍第5項之製造顯示裝置之方法，其中，該第一光刻步驟、該第二光刻步驟、該第三光刻步驟、及該第四光刻步驟各包含形成抗蝕罩之步驟、蝕刻導電層或絕緣層之步驟、及移除該抗蝕罩之步驟。
  14. 如申請專利範圍第7項之製造顯示裝置之方法，其中該絕緣層包含被包括於該氧化物半導體中的材料之至少一者。
  15. 一種顯示裝置，包含：電晶體，其包含閘極電極、源極電極、汲極電極、及半導體層；電連接至該閘極電極之第一佈線；電連接至該源極電極之第二佈線；於該半導體層、該第一佈線及該第二佈線上之絕緣層，該絕緣層部分地接觸該半導體層；電連接至該汲極電極之像素電極，該像素電極係設置於該絕緣層上；以及電容器佈線，其中，該半導體層與該第一佈線、該第二佈線、該像素電極、及該電容器佈線重疊，以及 其中，部分該電容器佈線沿平行於該第二佈線延伸方向之方向延伸超過該像素電極之端部。
  16. 如申請專利範圍第1或15項之顯示裝置，其中，該電容器佈線包含沿該第二佈線之延伸部，以及其中，該延伸部沿平行於該第二佈線延伸方向之該方向延伸超過該像素電極之該端部。
  17. 如申請專利範圍第16項之顯示裝置，其中，該部分電容器佈線或該延伸部與該像素電極重疊。
  18. 如申請專利範圍第15項之顯示裝置，更包含該第一佈線與該半導體層間的絕緣層，其中，該絕緣層包含開口，其中，該開口係設置於至少部分該第一佈線之上，該開口沿線寬度方向延伸超過該第一佈線之二端部並覆蓋該第一佈線，以及其中，該半導體層不存在於該開口中。
  19. 如申請專利範圍第15項之顯示裝置，其中，該半導體層包含氧化物半導體。
  20. 如申請專利範圍第19項之顯示裝置，其中，該氧化物半導體包含銦及鋅。
  21. 如申請專利範圍第16項之顯示裝置，其中，該延伸部包含彎部或曲部。
  22. 如申請專利範圍第19項之顯示裝置，其中，該絕 緣層包含被包括於該氧化物半導體中的材料之至少一者。
  23. 如申請專利範圍第1項之顯示裝置，其中該像素電極係電連接至該汲極電極，其間夾置一夾層絕緣體。
  24. 如申請專利範圍第15項之顯示裝置，其中該像素電極係電連接至該汲極電極，其間夾置一夾層絕緣體。
  25. 一種顯示裝置，包含：電晶體，其包含閘極電極、源極電極、汲極電極、及半導體層；電連接至該閘極電極之第一佈線；設置於該閘極電極與該半導體層間之絕緣層，該絕緣層接觸於該半導體層；電連接至該源極電極之第二佈線；電連接至該汲極電極之像素電極；以及電容器佈線，其中，該半導體層與該第一佈線、該第二佈線、該像素電極、及該電容器佈線重疊，其中，該電容器佈線包含複數個延伸於與該第二佈線延伸之方向平行之方向的分支，其中，該複數個分支中之一者與該像素電極之一部分重疊，以及其中，該半導體層與該像素電極之整個區域重疊。
  26. 如申請專利範圍第25項之顯示裝置，其中，該半導體層包含氧化物半導體。
  27. 如申請專利範圍第26項之顯示裝置，其中，該氧 化物半導體包含選自由鎵、銦及鋅所組成之群組中的材料。
  28. 如申請專利範圍第26項之顯示裝置，其中該絕緣層包含被包括於該氧化物半導體中的材料之至少一者。
  29. 一種製造顯示裝置之方法，包含以下步驟：藉由第一光刻步驟於基板之上形成閘極電極、第一佈線及電容器佈線；於該閘極電極之上形成閘極絕緣層；於該閘極絕緣層之上形成半導體層；藉由第二光刻步驟於該半導體層之上形成源極電極、汲極電極及第二佈線；以及藉由第三光刻步驟於該源極電極、該汲極電極及該第二佈線之上形成像素電極，其中，該第一佈線電連接至該閘極電極，其中，該第二佈線電連接至該源極電極，其中，該像素電極電連接至該汲極電極，其中，該半導體層與該第一佈線、該第二佈線、該像素電極、及該電容器佈線重疊，以及其中，該半導體層與該像素電極之全部重疊。
  30. 如申請專利範圍第29項之製造顯示裝置之方法，其中，該電容器佈線包含沿該第二佈線之延伸部，以及其中，該延伸部沿平行於該第二佈線延伸方向之方向延伸超過該像素電極之端部。
  31. 如申請專利範圍第30項之製造顯示裝置之方法，其中，部分該電容器佈線或該延伸部與該像素電極重疊。
  32. 如申請專利範圍第29項之製造顯示裝置之方法，更包含該第一佈線與該半導體層間的絕緣層，其中，該絕緣層包含開口，其中，該開口係設置於至少部分該第一佈線之上，該開口沿線寬度方向延伸超過該第一佈線之二端部並覆蓋該第一佈線，以及其中，該半導體層不存在於該開口中。
  33. 如申請專利範圍第29項之製造顯示裝置之方法，其中，該半導體層包含氧化物半導體。
TW105128945A 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法 TWI612586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010203356 2010-09-10
JP2010-203356 2010-09-10

Publications (2)

Publication Number Publication Date
TW201701364A true TW201701364A (zh) 2017-01-01
TWI612586B TWI612586B (zh) 2018-01-21

Family

ID=45806382

Family Applications (7)

Application Number Title Priority Date Filing Date
TW109118292A TWI771691B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法
TW112135371A TWI839305B (zh) 2010-09-10 2011-09-08 液晶顯示裝置
TW111126787A TWI816470B (zh) 2010-09-10 2011-09-08 液晶顯示裝置
TW105128945A TWI612586B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法
TW107142880A TWI697054B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法
TW106137636A TWI651782B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法
TW100132435A TWI559406B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW109118292A TWI771691B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法
TW112135371A TWI839305B (zh) 2010-09-10 2011-09-08 液晶顯示裝置
TW111126787A TWI816470B (zh) 2010-09-10 2011-09-08 液晶顯示裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW107142880A TWI697054B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法
TW106137636A TWI651782B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法
TW100132435A TWI559406B (zh) 2010-09-10 2011-09-08 電晶體，液晶顯示裝置及其製造方法

Country Status (4)

Country Link
US (4) US8797487B2 (zh)
JP (2) JP5841782B2 (zh)
KR (7) KR102146949B1 (zh)
TW (7) TWI771691B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
JP5663436B2 (ja) * 2011-08-26 2015-02-04 株式会社ジャパンディスプレイ 液晶表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN202549848U (zh) * 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管
WO2013175926A1 (ja) * 2012-05-24 2013-11-28 シャープ株式会社 回路基板及び表示装置
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI480999B (zh) * 2012-07-16 2015-04-11 J Touch Corp 用於觸控面板的複合式感應電極結構
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
US8907920B2 (en) 2012-08-13 2014-12-09 J Touch Corporation Complex sensing electrode structure applied to a touch panel
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI575663B (zh) * 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107406966B (zh) * 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
KR102391347B1 (ko) * 2015-04-09 2022-04-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 디스플레이 장치
CN107797321B (zh) * 2015-05-08 2020-09-08 厦门天马微电子有限公司 阵列基板、液晶显示面板和液晶显示装置
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
JP2019053117A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 位置入力機能付き表示装置
CN108231798A (zh) * 2018-01-05 2018-06-29 京东方科技集团股份有限公司 一种待检测的显示面板、显示面板及显示装置
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
KR20210037059A (ko) * 2019-09-26 2021-04-06 삼성디스플레이 주식회사 표시 장치
KR20210059132A (ko) 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN112509467B (zh) * 2020-11-27 2022-03-08 合肥维信诺科技有限公司 显示基板、静电释放装置及方法
CN114236930B (zh) * 2022-02-18 2022-07-15 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04180237A (ja) * 1990-11-15 1992-06-26 Seiko Epson Corp 薄膜トランジスター及びその製造方法
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0792494A (ja) * 1993-09-20 1995-04-07 Dainippon Printing Co Ltd アクティブマトリクス基板およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3505016B2 (ja) * 1995-09-27 2004-03-08 大日本印刷株式会社 薄膜トランジスタ基板
KR100212288B1 (ko) 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4131297B2 (ja) * 1997-10-24 2008-08-13 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
TW559683B (en) 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000267140A (ja) 1999-03-16 2000-09-29 Fujitsu Ltd 液晶表示装置の製造方法
KR100400627B1 (ko) * 1999-03-18 2003-10-08 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
JP3723389B2 (ja) * 1999-10-27 2005-12-07 三洋電機株式会社 アクティブマトリクス型表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW578028B (en) 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100686224B1 (ko) 2000-01-07 2007-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
JP4414568B2 (ja) 2000-07-24 2010-02-10 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002311448A (ja) 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) * 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
KR101157386B1 (ko) 2005-02-02 2012-06-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR101085451B1 (ko) 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
KR101255327B1 (ko) 2005-12-27 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR100966453B1 (ko) * 2005-12-30 2010-06-28 엘지디스플레이 주식회사 액정표시소자 제조방법
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7884364B2 (en) 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
ATE533081T1 (de) * 2007-01-17 2011-11-15 Sharp Kk Flüssigkristallanzeigeschirm und flüssigkristallanzeigeanordnung
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5480480B2 (ja) 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101525883B1 (ko) * 2008-07-14 2015-06-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5299768B2 (ja) * 2009-01-26 2013-09-25 Ｎｌｔテクノロジー株式会社 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
KR101944239B1 (ko) 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011043217A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법

Also Published As

Publication number Publication date
US20120062813A1 (en) 2012-03-15
KR102094926B1 (ko) 2020-03-30
TWI651782B (zh) 2019-02-21
JP5841782B2 (ja) 2016-01-13
TW201926477A (zh) 2019-07-01
JP2012078823A (ja) 2012-04-19
TWI839305B (zh) 2024-04-11
US20210313353A1 (en) 2021-10-07
KR102415225B1 (ko) 2022-07-01
US9490350B2 (en) 2016-11-08
KR20210158365A (ko) 2021-12-30
KR102146949B1 (ko) 2020-08-24
TW202404103A (zh) 2024-01-16
KR20220098328A (ko) 2022-07-12
TWI612586B (zh) 2018-01-21
TW201227834A (en) 2012-07-01
JP6145493B2 (ja) 2017-06-14
TWI559406B (zh) 2016-11-21
US20140335653A1 (en) 2014-11-13
TW202113985A (zh) 2021-04-01
KR20210064136A (ko) 2021-06-02
KR20230150907A (ko) 2023-10-31
US20190139988A1 (en) 2019-05-09
KR20120026996A (ko) 2012-03-20
TW202312280A (zh) 2023-03-16
US20170025440A1 (en) 2017-01-26
US10170500B2 (en) 2019-01-01
TWI771691B (zh) 2022-07-21
TW201824399A (zh) 2018-07-01
KR20200034980A (ko) 2020-04-01
TWI697054B (zh) 2020-06-21
US11043509B2 (en) 2021-06-22
TWI816470B (zh) 2023-09-21
US8797487B2 (en) 2014-08-05
KR20190062345A (ko) 2019-06-05
JP2016029742A (ja) 2016-03-03

Similar Documents

Publication Publication Date Title
TWI559406B (zh) 電晶體，液晶顯示裝置及其製造方法
KR102359327B1 (ko) 반도체 장치 및 그 제작 방법
JP6317421B2 (ja) 半導体装置
JP5933878B2 (ja) 半導体装置
JP5925449B2 (ja) 液晶表示装置の作製方法
JP6781315B2 (ja) 半導体装置
CN106972031B (zh) 液晶显示装置、el显示装置以及其制造方法