TW201448271A - 三族氮化物半導體之製造方法 - Google Patents

三族氮化物半導體之製造方法 Download PDF

Info

Publication number
TW201448271A
TW201448271A TW103104632A TW103104632A TW201448271A TW 201448271 A TW201448271 A TW 201448271A TW 103104632 A TW103104632 A TW 103104632A TW 103104632 A TW103104632 A TW 103104632A TW 201448271 A TW201448271 A TW 201448271A
Authority
TW
Taiwan
Prior art keywords
layer
temperature
buffer layer
heat treatment
gan
Prior art date
Application number
TW103104632A
Other languages
English (en)
Other versions
TWI570956B (zh
Inventor
Koji Okuno
Takahide Oshio
Naoki Shibata
Hiroshi Amano
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW201448271A publication Critical patent/TW201448271A/zh
Application granted granted Critical
Publication of TWI570956B publication Critical patent/TWI570956B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供具有減少之穿透錯位密度及均勻Ga極性面之三族氮化物半導體。在低於組成緩衝層元素的氧化物形成溫度之溫度下，於含有Al作為必須元素的緩衝層上形成一覆蓋層。在不會暴露出緩衝層之表面的情況下，以高於本體半導體晶體成長溫度之溫度熱處理具有被覆蓋層覆蓋之緩衝層的基板。將基板溫度降低到本體半導體的晶體成長的溫度，並於該溫度下成長本體半導體。

Description

三族氮化物半導體之製造方法
本發明係與具有減少之穿透錯位（threading dislocation）及良好 結晶性的三族氮化物半導體之製造方法相關。
傳統上，一種藉由有機金屬化學氣相沉積法（以下簡稱為「MOCVD」）在藍寶石基板上形成一低溫緩衝層，並於該緩衝層上成長GaN之方法已為人所熟知。
例如，在日本專利申請公開案第2005-19872號中描述，在1,135℃熱處理一藍寶石基板以清洗其表面後，將該基板溫度降至515°C，形成具有20nm厚度的GaN緩衝層，且將該基板溫度上升至1,075°C，在該藍寶石基板上將形成GaN的細微結晶。接著，在基板溫度維持在1,075°C以及在載體氣體中之氫濃度高於氮濃度的情況下，利用GaN的細微結晶作為晶核小晶面成長GaN。接著，將基板溫度降至1,005°C，且使載體氣體中之氮濃度高於氫濃度，以促進橫向的成長，並成長GaN以填充小晶面之間的空隙。因此，將獲得具有降低穿透錯位密度的GaN。
在日本專利申請公開案第2005-183524號之例3中，在1,200℃熱清洗藍寶石基板之後，在該基板溫度係在1,200℃下之情況下，將AlN磊晶成長以形成具有0.7μm厚度的單晶體下伏層。隨後，隨著將該基板溫度降至1,150°C，AlGaN層會磊晶成長成100nm以下的厚度，並在將基板溫度維持在1350°C的情況下進行退火十分鐘。接著，將該基板溫度降至1,150°C，進一步地成長AlGaN層。於是，將AlGaN層的穿透錯位密度降低。
然而，在日本專利申請公開案第2005-19872號之方法中，在低溫下形成具有20nm厚度的超薄GaN的低溫緩衝層後，將溫度上升到可以成長GaN之溫度，形成GaN的細微結晶，而接著GaN會小晶面成長。在低溫下形成之低溫緩衝層的GaN細微結晶在溫度上昇到GaN成長溫度的過程中將再次分解及蒸發。因此，在低溫緩衝層形成之後，不可將基板溫度上升超過GaN可以成長之溫度。如此情形會導致細微晶核的不充分形成，而使晶核無法變大。因此，在穿透錯位起始點處的密度仍係高的。
在日本專利申請公開案第2005-183524號之方法中，於基底材料上之下伏層會磊晶成長0.7μm的厚度，而因此為一單晶體。此外，AlGaN層磊晶成長於單晶體下伏層上，而因此為一單晶體。在已形成AlGaN層之階段的回火步驟將促進AlGaN層中的錯位移動，而藉此減少了錯位密度（第0032段）。
因此，在日本專利申請公開案第2005-183524號中之方法既無增加多晶、非晶、或多晶/非晶混態狀態之緩衝層中的晶核尺寸，也無法抑制欲成長之半導體層中的穿透錯位形成。
日本專利申請公開案第2005-19872號係關於為獲得小晶面成長之晶核的熱處理，且此公開案並無降低穿透錯位起始點處的密度。
本案發明人首次發現，當在高溫熱處理在低溫下形成的AlN緩衝層之後成長GaN時，GaN表面上的不勻度或粗糙度會變大。本案發明人首次釐清上述問題的原因係因緩衝層中所包含的Al會被高溫熱處理氧化，而形成Al氧化物，藉此於Al氧化物上成長的GaN成長表面具有N極性。N極性的GaN具有大的表面粗糙度，及於其中將含有更多的雜質。因此，如此的元件係不適用的。當形成氧化物時，新的結晶缺陷（錯位或沉積缺陷）會更有可能發生在氧化物上，如此情形降低了欲成長之半導體的晶體品質。
基於上述，本發明之目的係藉由減少穿透錯位處起始點處密度，來均勻化及降低欲成長之半導體的穿透錯位密度。其他目的係為了獲得帶有較少N極性面混態、及具有均勻Ga極性面作為成長面的三族氮化物半導體。
在本發明的第一實施態樣中，將提供一種在不同於三族氮化物半導體之材料的基板上成長三族氮化物半導體的方法，該方法包含： 在基板上，於多晶、非晶、或多晶/非晶混態之狀態，形成AlN、或含有Al作為必須元素之AlXInyGa1-x-yN（0 ＜ x ＜ l， 0 ≦ y ＜ 1，0 ＜ x + y ≦1）的一緩衝層； 在低於組成該緩衝層之元素的氧化物形成溫度之溫度下，在該緩衝層上，形成GaN、InuGa1-uN（0 ＜ u ＜1）、或具有低於該緩衝層Al組成比的1/2的Al組成比的AlVInwGa1-v-wN（0 ＜ v＜ l， 0 ≦ w ＜ 1，0 ＜ v+w ≦1）的一覆蓋層； 在不會暴露出該緩衝層表面的情況下，以高於包含三族氮化物半導體之本體半導體的晶體成長溫度之溫度，熱處理具有該覆蓋層覆蓋之該緩衝層的基板；及 在熱處理後，將該基板溫度降低到本體半導體晶體成長的溫度；及 在該覆蓋層所覆蓋之該緩衝層、或暴露之緩衝層上成長本體半導體。
該緩衝層包含AlN、或含有Al作為必要元素的AlXInyGa1-x-yN（0 ＜ x ＜ l， 0 ≦ y ＜ 1，0 ＜ x + y ≦1）。然而，Al組成比x較佳為0.3以上，且更佳為0.5以上。本發明特徵係在避免組成該緩衝層之元素氧化的情況下進行熱處理。此外，組成緩衝層之Al易被氧化。緩衝層中所含的Al量越大，用於防止氧化之覆蓋層的存在意義會更大。因此，緩衝層之Al組成比較佳為0.3以上，或0.5以上。
覆蓋層係用於在熱處理中防止緩衝層中所含有的Al或其他組成元素被氧化之層。因此，當覆蓋層包含為含有Al的三族氮化物半導體的AlVInwGa1-v-wN（0 ＜ v＜ l， 0 ≦ w ＜ 1，0 ＜ v+w ≦1）時，覆蓋層之Al氧化物量必須小於未形成覆蓋層之時的緩衝層之Al氧化物量，以使覆蓋層的存在有意義。這就是覆蓋層之Al組成比係緩衝層之Al組成比的1/2或緩衝層緩衝層更小原因。然而，覆蓋層之Al組成比越低，此情形就越佳。當覆蓋層之Al組成比係緩衝層之Al組成比的1/5或更小時，覆蓋層之Al的氧化並不會造成問題。覆蓋層較佳不含有易氧化的Al，且更佳係由GaN所形成。至少在熱處理期間，覆蓋層較佳覆蓋緩衝層。當成長本體半導體時，覆蓋層可以不會抑制緩衝層功效之厚度薄薄地覆蓋在緩衝層之表面上。或者，就在成長本體半導體之前，覆蓋層可能會消失而暴露出緩衝層，倘若緩衝層並無因如此情形氧化即可，本體半導體隨即於其上成長。
在本發明中，組成緩衝層之元素的氧化物包含In或Ga氧化物。然而，Al氧化物係最可能形成。 此外，在本發明中，熱處理較佳為一製程，該製程用於相對於熱處理前之緩衝層晶核密度降低緩衝層晶核密度。本文的「晶核」指的是島（island）或晶粒（grain），其作為欲成長之本體半導體的成長起始點。晶核較佳不具有缺陷，但有時具有一缺陷（如：錯位或沉積缺陷），該缺陷作為欲成長之本體半導體的缺陷（如：錯位或沉積缺陷）起始點。在熱處理期間，考慮晶核中所包含之缺陷消失、移動、及減少。                                                                               在本發明中，覆蓋層較佳具有一厚度，使覆蓋層不會在熱處理中完全地蒸發掉及消失，且不會暴露出緩衝層。更具體而言，覆蓋層的厚度較佳為1nm至500nm。當該厚度在此範圍中時，在熱處理製程中將可防止覆蓋層完全地蒸發掉及消失，且緩衝層之Al或其他元素也可防止被氧化。                                                                                                        此外，較佳在低於覆蓋層被分解之溫度的溫度下，將覆蓋層形成。即便在組成元素（如：緩衝層之Al）沒有被氧化的溫度下，在緩衝層上應有效地形成覆蓋層。                                                                                                 用於形成組成緩衝層之元素的氧化物之氧源係成長爐中所殘留的氧或水分，及原料氣體（如：NH3）所含的氧或水分。此外，當基板包含氧化物時，由於基板分解作用所致散佈在成長爐中之氧亦可為氧源。 因此，當基板包含氧化物（如：藍寶石、ZnO、尖晶石、或Ga2O3）時，覆蓋層較佳在低於氧會從氧化物釋放之溫度下形成。吾人知道氧係藉由加熱藍寶石、ZnO、尖晶石、或Ga2O3而釋出。因此，在氧從包含氧化物（如：藍寶石、ZnO、尖晶石、或 Ga203）之基板背面釋出之前，在緩衝層上必須形成覆蓋層。 亦即，在本發明中，於組成緩衝層之元素（如：Al）的氧化之前，在緩衝層上形成覆蓋層。
覆蓋層的形成溫度較佳為相等於或低於本體半導體單晶體成長的溫度。熱處理溫度較佳為相等於或高於覆蓋層或本體半導體不會成長的溫度、分解溫度或昇華溫度。熱處理溫度較佳為1,150°C以上。當該溫度落於此範圍中時，該溫度則高於為本體半導體之單晶體三族氮化物半導體的成長溫度，因而半導體完全無法成長。該溫度較佳為1,150℃到1,700℃間。當該溫度超過1,700℃時，將損害藍寶石基板，此情形係非理想。熱處理溫度可為1,300℃到1,500℃之間。又，熱處理溫度可為1,200℃到1,400℃之間。熱處理溫度的最佳範圍係1,150℃到1,400℃之間。緩衝層可藉由濺鍍法、分子束磊晶（MBE）方法、脈衝雷射沉積法（PLD）或MOCVD形成。當以MOCVD形成緩衝層時，基板溫度較佳為300℃到600℃間。緩衝層厚度較佳為1nm到100nm之間。當在300℃到600℃的形成溫度下，沉積上述範圍之厚度的AlN或含有Al作為必須元素的AlXInyGa1-x-yN（0 ＜ x ＜ l， 0 ≦ y ＜ 1，0 ＜ x + y ≦1）時，該AlN或AlXInyGa1-x-yN則係多晶、非晶、或多晶/非晶混態之狀態。這個狀態係用來使三族氮化物半導體磊晶成長在不同於該三族氮化物半導體的材料之基板上的一種低溫形成緩衝層之狀態。
熱處理較佳在包含氨氣或氮化合物氣體之氣流下進行。當在此狀態中以1,150℃以上加熱覆蓋層所覆蓋的緩衝層時，相鄰的晶體晶粒則藉由固相成長彼此互相聚合而形成大的晶粒。亦即，緩衝層變為一較大的單晶體晶核聚合體。同時，晶核中可能含有的缺陷則會移動或消失，因而降低了缺陷密度。磊晶成長在緩衝層上之三族氮化物半導體會滿足成長中半導體之晶格常數與晶核之晶格常數匹配之條件。因為成長中的半導體於晶核的晶粒邊界中聚集在一起，故穿透錯位易發生在晶粒邊界中。然而，因為晶核為大的，故穿透錯位起始點處之密度便會降低。藉此，在成長中之半導體層中的穿透錯位密度可以在最初時被減少。
在形成Al氧化物或組成元素之氧化物前，因緩衝層被覆蓋層覆蓋，故在熱處理中避免了緩衝層氧化。因此，在本體半導體的成長中，避免了以N極性方向成長三族氮化物半導體，並以Ga極性面均勻地成長單晶體的三族氮化物半導體。 故當+c面（Ga極性面）在本體半導體成長中係晶體成長面時，本發明則係特別有效的，因為可避免反轉成N極性面，。然而，當形成組成緩衝層之元素的氧化物時，新的結晶缺陷（錯位或沉積缺陷）會與氧化物一起發生作為起始點。因此，在本發明中，對於在極性不會反轉或極性反轉不會造成問題的+c軸方向以外的方向中成長本體半導體亦係有效的。在r面的藍寶石基板及m面的藍寶石基板上分別成長非極性之a面的三族氮化物半導體，及非極性之m面的三族氮化物半導體。當藍寶石基板的成長面係以一角度傾斜於一低指數面的表面時，則以無極性面、半極性面作為成長面來成長三族氮化物半導體。在這些情形中，即使形成了組成緩衝層之元素的氧化物，極性反轉也不會造成問題。甚至在此例子中，可以藉由在緩衝層上形成覆蓋層以及進行熱處理來降低本體半導體之錯位密度。
不特別地限制基板之材料，只要三族氮化物半導體可以於其上成長即可。基板可由例如藍寶石、SiC、 Si、 ZnO、尖晶石或 Ga2O3形成。為本體半導體之三族氮化物半導體可係例如四元的AlGaInN、三元的AlGaInN或InGaN、及二元的GaN，其中每一者具有Ga為必須元素的任一組成比。在這些半導體中，可由另一十三族（3B族）元素（即：B 或 Tl）取代一部分的Al、Ga、或In，或者，可由另一十五族（5B族）元素（即：P、As、Sb、或Bi）取代一部分的N。可添加n型雜質或p型雜質。一般而言，Si作為n型雜質使用，及Mg作為p型雜質使用。
根據本發明，藉由在一基板上沉積AlN、或含有Al作為必須元素之AlXInyGa1-x-yN（0 ＜ x ＜ l， 0 ≦ y ＜ 1，0 ＜ x + y ≦1），而形成多晶、非晶、或多晶/非晶之混態之狀態中的一緩衝層，在低於組成緩衝層之元素的氧化物形成溫度的溫度下，在該緩衝層上，形成GaN、InuGa1-uN（0 ＜ u ≦1）、或具有低於該緩衝層Al組成比的1/2的Al組成比之AlVInwGa1-v-wN（0 ＜ v＜ l， 0 ≦ w ＜ 1，0 ＜ v+w ≦1）的覆蓋層，而之後以高於為本體半導體之單晶體的三族氮化物半導體成長溫度之溫度來進行熱處理，藉此相對於熱處理前降低緩衝層的晶核密度。
作為晶體目標的三族氮化物半導體以晶格匹配方式成長的晶核會變大，藉此降低了晶粒邊界密度。因此，密度在穿透錯位起始點處下降。因此，穿透錯位密度可以在獲得的半導體中原始地降低。在熱處理中，因緩衝層被覆蓋層覆蓋，故緩衝層的組成元素（如：Al）不會被氧化。因此，於緩衝層上成長的本體半導體之成長面不會反轉成N極性，並可以獲得具有均勻Ga極性面的單晶體三族氮化物半導體。此外，即便本體半導體係以極性不會反轉或是極性反轉並不會造成問題之半極性軸及非極性軸方向成長，但根據本發明，本體半導體之錯位密度可以被降低。                                                                                                                 因此，可以獲得具有平坦面及適用於製造元件之三族氮化物半導體。
於以下參照圖式描述本發明具體實施例。然而，本發明不僅限於於此。實施例 1
本實施例係一範例，其中藉由MOCVD，在具有c面主面的藍寶石基板上形成AlN緩衝層，並在熱處理後，於其上成長GaN。結晶成長方法係有機金屬化學汽相沉積法（MOCVD）。MOCVD中所應用之氣體為以下：氫（H2）及氮（N2），作為載體氣體；氨氣（NH3）作為氮源；三甲基鎵（Ga(CH3)3，以下稱為TMG），作為Ga源；及三甲基鋁（Al(CH3)3，以下稱為TMA），作為Al源。
首先敘述因緩衝層熱處理所致的晶核變化。圖1顯示半導體成長期間之藍寶石基板之控制溫度的時間變化。將藍寶石基板放置於MOCVD設備中，在氫氣流下，將基板溫度從室溫上昇到1,180℃，並進行熱清洗以從藍寶石基板表面移除沉積物。之後，在TMA、氨氣以及氫氣之流下，將基板溫度下降到400℃，並以MOCVD在藍寶石基板上形成具有10nm厚度的AlN緩衝層。接著，停止TMA的供給，在作為原料氣體之TMG及氨氣之流下、及在作為載體氣體之氫氣之流下，將基板溫度上昇到1,020℃，並維持二分鐘同時保持氣體的流率，且形成了具有50nm厚度的GaN覆蓋層。接著，停止TMG的供應，在氨氣及作為載體氣體之氫氣之流下，將基板溫度上昇到1,300℃的熱處理溫度，並維持十秒同時保持流率，而將緩衝層熱處理。在此熱處理期間，覆蓋層不會完全蒸發，因而不會曝露出緩衝層的表面。在1,020℃溫度下，將形成覆蓋層但不會形成Al氧化物。在1,300℃的熱處理溫度下，將形成Al氧化物。
在高於1,150℃之1,300℃的熱處理溫度下來熱處理GaN覆蓋層所覆蓋的AlN緩衝層之後，在作為載體氣體的氫氣流下，及作為原料氣體的TMG及氨氣流下，將基板溫度從1,300℃下降到1,020℃，而形成不帶有摻雜雜質的1.5μm厚度的之GaN（本體半導體）。緩衝層之晶核密度係降低的，造成穿透錯位起始點處之密度減少。因此，緩衝層上所成長的GaN中的穿透錯位密度係降低的。
測量在覆蓋層所覆蓋之緩衝層的熱處理溫度與本體半導體之GaN（10-10）面的x射線搖擺曲線（rocking curve）的半峰全幅值（FWMH） 之間的關係。圖2顯示測量結果。當熱處理溫度係1,020℃時，FWMH係1,540秒。當熱處理溫度係1,150℃時，FWMH係1,400秒。當熱處理溫度係1,300℃時，FWMH係960秒。當熱處理溫度係1,400℃時，FWMH係830秒。亦即，吾人發現單結晶性之提昇係與熱處理溫度的增加成比例。
測量熱處理後之緩衝層的晶核密度與覆蓋層所覆蓋之緩衝層上成長之GaN的穿透錯位密度之間的關係。藉由測量x射線搖擺曲線的FWMH（半峰全幅值），並使用公式「錯位密度 = FWHM 值/(9b2)」來獲得穿透錯位密度。公式中，b係柏格斯向量（Burger's vector）。圖3顯示該測量結果。當緩衝層之晶核密度係2.2 × 1011/cm2時，GaN的錯位密度係6. 0 × 109/cm2。當緩衝層之晶核密度係1.2 × 1011/cm2時，GaN的錯位密度係5. 0 × 109/cm2。當緩衝層之晶核密度係7.5 × 1010/cm2時，GaN的錯位密度係2. 3 × 109/cm2。當緩衝層之晶核密度係4.8 × 1010/cm2時，GaN的錯位密度係1. 8 × 109/cm2。吾人發現GaN的錯位密度係與緩衝層之晶核密度的減少成比例地下降。
測量緩衝層之熱處理溫度與GaN表面狀態之間的關係。圖4A到4D係在各溫度下熱處理覆蓋層所覆蓋之緩衝層之後所成長的GaN表面之光學顯微鏡照片。在所有的熱處理溫度，熱處理係在緩衝層被覆蓋層覆蓋的情況下加以執行。吾人明白GaN的表面形貌係良好的。對KOH溶液的GaN蝕刻抗性研究顯示GaN並無被KOH蝕刻掉。因此，吾人發現GaN的成長面係均勻的Ga極性面。亦即，不會觀察到極性反轉成N極性面的現象。
接著將敘述，在無於緩衝層上形成覆蓋層的情況下，熱處理緩衝層的實驗結果之比較性範例。基板的溫度變化特性係如圖5中所示。與圖1中所示的特性相比，差異僅在於緩衝層係在沒有形成GaN覆蓋層的情況下加以熱處理，其中在氫氣及氨氣之流下將AlN緩衝層溫度提升至自1,150℃到1,400℃範圍中的任何熱處理溫度，且在保持氣體流率的情況下維持10秒。
藉由將緩衝層的熱處理溫度改變成 400°C、920°C、1,020°C、 1, 080°C、1, 150°C、1, 300°C、及1, 400°C而產生各種的樣本。測量熱處理後之緩衝層表面的AFM 影像。由AFM 影像測量緩衝層的表面粗糙度與熱處理溫度之間的關係。該結果顯示在圖8中。此外，測量在緩衝層晶核（島）密度與熱處理溫度之間的關係。該結果顯示在圖9中。表面粗糙度係定義成在凸部高度或凹部深度及其平均值之間的偏差均方根（RMS）。 從圖8中可清楚地得知 ，當熱處理溫度落於400℃到1,300℃的範圍時，表面粗糙度會隨著溫度上昇而增加。 這是因為小晶核結合成較大的晶核，因而造成凸部高度（凹部深度）的增加。換句話說，當熱處理溫度係1,300°C以上時，緩衝層的表面粗糙度會降低到0.68nm以下，該值相當接近緩衝層形成時的表面粗糙度（0.5 nm）。這可能是因為晶核進一步地在此溫度區域中成長，以及因高溫度而發生原子質量轉移，而導致凸部高度（凹部深度）的降低所造成。從圖9中可清楚地得知，吾人進一步發現，隨著熱處理溫度上升，晶核（島）密度係以一指數函數降低。當熱處理溫度係1,300°C以上，晶核密度則降低到1. 7 × 1010/cm2以下。 此外，當熱處理溫度係1,150°C以上，晶核密度則降低到4.4 × 1010/cm2以下。此外，AFM 影像顯示當熱處理溫度增加時，個別的晶核將變得更大，造成晶核密度的降低。具體來說，與在400°C下形成的緩衝層例子相比，在熱處理係1,300°C或1,400°C的例子中，晶核顯著地變大，而晶核密度顯著地降低。由以上所述，吾人發現熱處理係1,150°C以上，較佳係1,250°C以上，並更佳係1,300°C以上。
接著，測量沒有被覆蓋層覆蓋之緩衝層的熱處理溫度與在該緩衝層上成長之GaN的表面狀態之間的關係。圖6和圖7係顯示GaN表面狀態的光學顯微鏡照片。當熱處理溫度係1,100°C以下時，GaN表面係均勻及平坦。當熱處理溫度係1,200°C以上時，GaN表面係粗糙的。在1,200°C以上的溫度下，隨著溫度上昇，將觀察到具有六角錐或六角柱形的晶體 。吾人發現凸部高度（凹部深度）係相當大。圖7的粗超表面狀態顯示 GaN 表面係一N極性面。當使用KOH溶液檢驗蝕刻抗性時，圖7中顯示的GaN幾乎不具有蝕刻抗性，因而GaN的整個表面都被蝕刻掉。因緩衝層沒有被覆蓋層覆蓋，故在1,200°C以上的熱處理溫度下，作為組成緩衝層之元素的Al會被氧化，且在緩衝層上成長之GaN的成長面會反轉成N極性面。
另一方面，當在緩衝層被覆蓋層覆蓋後進行熱處理時，從圖4及 7之間的比較可清楚得知，GaN表面係平坦的，GaN成長面不是N極性面而是均勻的Ga極性面。當在低於緩衝層之Al被氧化的溫度之溫度下，於緩衝層上沉積覆蓋層的製程之後來成長GaN時，熱處理係在1,150°C以上進行，並將溫度維持在單晶體GaN成長的溫度下，可以獲得具有降低的穿透錯位密度與均勻的Ga極性面之GaN。
在上述實施例中，緩衝層係於400°C下形成，但該緩衝層可在300°C到600°C溫度範圍中形成，這是因為該緩衝層係在此溫度範圍呈多晶、非晶、或多晶/非晶混態之狀態。該緩衝層之厚度為10nm，但該厚度可能落在1nm到100 nm的範圍中。在此厚度範圍中，該緩衝層可以呈多晶、非晶、或多晶/非晶混態之狀態。
本發明並非係指：將一基板溫度從緩衝層形成的低溫上昇到1,020°C（在該溫度欲在緩衝層上成長之單晶體三族氮化物半導體成長），而三族氮化物半導體係於該溫度下成長。如圖1所示，本發明係指：在成長三族氮化物半導體之前，在低於Al會被氧化的溫度之溫度下，在緩衝層上形成一覆蓋層，並以高於單晶體三族氮化物半導體可以適當地成長之溫度的基板溫度，熱處理覆蓋層所覆蓋之緩衝層。因此，相較於在不形成覆蓋層的情況下直接成長三族氮化物半導體之例子，緩衝層的晶核變大，且晶核密度係降低的。因此，緩衝層中之穿透錯位起始點處之密度係降低的，藉此，成長中的三族氮化物半導體的穿透錯位密度可被降低。此外，因緩衝層被覆蓋層覆蓋，故緩衝層的Al 在熱處理期間不會被氧化。因此，+c面成長的情形中，在緩衝層上所成長之三族氮化物半導體的極性並不會反轉，因而可以獲得均勻的Ga極性面。即使不是在本體半導體之+c面成長的情況中，構成緩衝層組成元素之元素的氧化物之形成也會被抑制，因而在本體半導體中可防止於氧化物處開始的新穿透錯位。因此，可藉由將緩衝層的熱處理溫度設定成高於欲在緩衝層上成長之單晶體三族氮化物半導體的成長溫度之溫度（亦即是，半導體難以成長之溫度），來降低欲成長之半導體的穿透錯位密度。從此觀點來看，熱處理溫度較佳係從1,150°C 到1,700°C、從1,300°C到1, 700°C、從1,300°C到1,500°C、從1,200°C到1600°C、或從1,200°C到1,400°C。此外，熱處理溫度最佳係從1, 150°C到1, 400°C。熱處理的持溫時間（holding time）為10秒，但也可為1秒。熱處理的持溫時間較佳為1秒到10秒。
緩衝層可由含有Al作為必須元素之AlxGal-xN（0 ＜ x ＜ 1）、和AlxInyGal-x-yN（0 ＜ x ＜ 1，0 ≦ y ＜ 1，0 ＜ x + y ≦1）取代AlN。當欲在緩衝層上成長的三族氮化物半導體係AlzGal-zN（0 ＜ z ＜ 1）時，就晶格匹配而言，緩衝層較佳為AlxGal-xN（0 ＜ x ＜ 1）。目標本體半導體AlzGal-zN（0 ＜ z ＜ 1）的單晶成長溫度係1,000℃以上，且低於緩衝層的熱處理溫度（如：1,300°C）。MOCVD腔室的內壓較佳為低於100kPa (常壓)。 內壓係50kPa 以下、較佳為35kPa 以下、及更佳為20 kPa以下。因含有Al的有機金屬氣體具有高反應性，故反應會發生在原料氣體到達基板之前，並形成了對目標半導體晶體成長無貢獻之結合產物。因此，壓力低係較佳。當壓力降低，且原料氣體之流率增加時，將抑制到達基板之前的反應，而因此可以在基板上實現高效率的單晶體成長。 此外，可藉由濺鍍法形成緩衝層。此時，基板溫度較佳為300°C到600°C。可藉由分子束磊晶法（MBE）或脈衝式雷射沉積法（PLD）形成緩衝層。 在低於緩衝層之Al被氧化之溫度的溫度下形成覆蓋層。在氧化物基板（如：藍寶石）的例子中，當溫度上昇時，氧會從基板的背面或側面蒸發，而進入成長腔室中。因氧會氧化緩衝層，故在低於氧會從基板蒸發之溫度的溫度下形成覆蓋層亦係較佳。 以上實施例描述以+c面（Ga極性面）作為晶體成長面成長本體半導體之情形。具有+c面作為成長面之三族氮化物半導體會成長在具有c面或a面作為晶體成長面之藍寶石基板上。然而，如以上所述，當組成緩衝層之元素的氧化物形成時，會發生新的晶體缺陷。因此，以覆蓋層來避免緩衝層的氧化係有效。以極性不會反轉或極性反轉不會造成問題之+c軸以外的方向成長本體半導體也係有效。具有r面或m面之主要面的藍寶石基板可作為成長基板使用。非極性a面或非極性m面的三族氮化物半導體係成長於具有r面或m面的藍寶石基板上。在此情形中，極性不會反轉，且極性反轉並不會造成問題，惟覆蓋層的存在無疑地降低穿透錯位的密度。
以下敘述藉由本發明方法所製造的發光元件。圖10顯示以本發明製造方法製造之發光元件的結構。發光元件1具有一結構，該結構中：一n型接觸層 101、一 ESD層（靜電破壞改善層）102、一n層側包覆層（以下簡稱為「n型包覆層」）103、一發光層104、一p層側包覆層（以下簡稱為「p型包覆層」）106、及一p型接觸層107（這些層每一者係由三族氮化物半導體形成）經由AlN緩衝層120沉積在藍寶石基板 100上（圖10中略去覆蓋層，因在緩衝層上覆蓋層可能僅淺薄地殘存或沒有殘存）；一p電極108形成在p型接觸層107上；及一n電極130形成在從p型接觸層107藉由蝕刻而暴露的一部分n型接觸層101上。
n型接觸層101係具有1 × 1018/cm3以上Si濃度的n-GaN。n型接觸層101在1μm以上的厚度下具有5 × 108/cm2以下的穿透錯位密度。為達到與n電極130良好的接觸，n型接觸層101可包含複數個具有不同載子濃度之層。
ESD層102具有四層結構，其中一第一ESD層110、一第二ESD層 111、一第三ESD層 112、及一第四ESD層113按照此順序在n型接觸層 101上沉積。該第一ESD層110係具有1 × 1016/cm3到5 × 1017/cm3的Si 濃度的n-GaN。該第一ESD層 110具有200nm到1,000 nm的厚度。
該第二 ESD層 111 係一摻雜Si的GaN，該摻雜Si的GaN具有以Si 濃度（/cm3）與厚度（nm）乘積所定義之0. 9 × 1020到3.6 × 1020（nm/cm3）的特性值的。例如，當該第二ESD層111具有30nm的厚度時，Si 濃度則為3.0 × 1018/cm3到1.2 × 1019/cm3。                                                                   該第三ESD層112係未摻雜的GaN。第三ESD層112具有50nm到200 nm的厚度。該第三ESD層112係未摻雜的，但具有由於殘餘載子所致的1 × 1016/cm3到1 × 1017/cm3載子濃度。該第三ESD層112可摻雜在5 × 1017/cm3以下載子濃度範圍中的Si。
該第四 ESD層 113 係一摻雜Si的GaN，該摻雜Si的GaN具有以Si 濃度（/cm3）與厚度（nm）乘積所定義之0. 9 × 1020到3.6 × 1020（nm/cm3）的特性值。例如，該第四ESD層113具有30 nm 的厚度，Si 濃度為3.0 × 1018/cm3到1.2 × 1019/cm3。
n型包覆層103具有包含十五個層單位的超晶格結構，每個層單位包含：一未摻雜的In0.077Ga0.923N層131（厚度：4 nm）、一未摻雜的GaN層134（厚度：1nm）、一未摻雜的Al0.2Ga0.8N層132（厚度：0.8 nm）、及一摻雜Si的n-GaN層133（厚度：1.6nm），並以此順序沉積該等層。然而，與第四ESD層 113層接觸之n型包覆層103的起始層係In0.077Ga0.923N 層 131，而與發光層104接觸之n型包覆層103的最終層係n-GaN層133。n型包覆層103的整體厚度係111nm。In0.077Ga0.923N層131的厚度可為1.5nm到5.0 nm。未摻雜的GaN層134厚度可係0.3nm到2.5nm間。GaN層134可摻雜Si。Al0.2Ga0.8N層132的厚度可係0.3nm到2.5nm。n-GaN層133的厚度可係0.3nm到2.5nm。
發光層104（也稱為「活化層」）具有包含八個層單位的MQW結構，每個層單位包含：一Al0.05Ga0.95N層141（厚度：2.4 nm）、一In0.2Ga0.8N層142（厚度：3.2nm）、一 GaN層143（厚度：0.6nm）、及一 Al0.2Ga0.8N層144（厚度：0.6nm），並以此順序沉積該等層。然而，與n型包覆層103接觸之發光層104的起始層係Al0.05Ga0.95N層141，而與p型包覆層106接觸之發光層104的最終層係係Al0.2Ga0.8N層144。發光層104的整體厚度係54.4nm。發光層104的所有層係未摻雜的。
p型包覆層106具有包含七個的層單位的結構，每個層單位包含：一p-In0.05Ga0.95N層161（厚度：1.7nm）、及一p-Al0.3Ga0.7N 層 162（厚度：3.0 nm），並以此順序沉積該等層。然而，與發光層104接觸之p型包覆層106的起始層係p-In0.05Ga0.95N層161，而與p型接觸層107接觸之p型包覆層106的最終層係p-Al0.3Ga0.7N層162。p型包覆層106的整體厚度係32.9nm。Mg係作為p型雜質使用。
p型接觸層107係由摻雜Mg的p-GaN形成。為達成與p電極良好的接觸，p型接觸層107可包含具有不同載子濃度的複數層。
參照圖11於以下描述製造發光元件1的方法。然而，圖11中略去圖10中所顯示的週期性超晶格結構。 所應用之晶體成長方法係有機金屬化學汽相沉積法（MOCVD）。MOCVD所使用的氣體為以下氣體：氫（H2）或氮（N2），作為載體氣體；氨氣（NH3），作為氮源；三甲基鎵（Ga(CH3)3，以下可稱為「TMG」），作為Ga源；三甲基銦（In(CH3)3，以下可稱為「TMI」），作為In源；三甲基鋁（Al(CH3)3，以下可稱為「TMA」），作為Al 源；矽烷（SiH4），作為n型摻雜氣體；及環戊二烯基鎂（Mg(C5H5)2，以下可稱為「Cp2Mg」），作為p型摻雜氣體。
首先，為了清洗藍寶石基板，在氫氛圍中，以1,180°C加熱藍寶石基板100，以藉此由熱藍寶石基板100的表面移除沉積物。之後，在TMA及氨氣以及一載體氣體之流下，同時將基板溫度維持在400°C下，在藍寶石基板100上，經由MOCVD形成具有10nm厚度的AlN緩衝層120。接著，停止TMA的供應，在TMG、氨氣、及氫氣（載體氣體）之流下，將基板溫度上昇到1,020°C，且維持該溫度及氣體流率兩分鐘，以形成具有50nm厚度的GaN覆蓋層121。接著，停止TMG供應，在氨氣及氫氣（載體氣體）之流下，將基板溫度上昇到1,300℃，並維持該溫度及氣體流率兩分鐘來熱處理一緩衝層。隨即，在將基板溫度下降到1,020℃後，使用TMG及氨氣作為原料氣體，及矽烷氣體作為雜質氣體（圖11A），在覆蓋層121所覆蓋之緩衝層120上沉積具有4.5× 1018/cm3矽濃度之GaN的n型接觸層101（本體半導體）。於此，TMG及矽烷氣體係在基板溫度達到1,020℃之時加以提供。n型接觸層101在1μm以上的厚度下具有5 × 108/cm2以下的穿透錯位密度。
接著，經由以下製程形成一ESD層102。首先，藉由MOCVD，在n型接觸層101上形成一第一ESD層110，該第一ESD層110由具有200nm到1,000 nm厚度及1× 1016/cm3到5× 1017/cm3Si濃度之未摻雜的n-GaN所形成。將成長溫度調整到900℃以上，以獲得具有低凹洞密度的良好品質晶體。當成長溫度係1,000℃以上，可獲得較佳品質的晶體，如此情形係較佳。
接著，藉由MOCVD，在該第一ESD層110上形成摻雜Si及具有以Si濃度（/cm3）和厚度（nm）乘積定義的特徵值（該特徵值為0. 9 × 1020至 3.6 × 1020（nm/cm3））之n-GaN的第二ESD層 111。將成長溫度調整到800℃ 到950℃。接著，藉由MOCVD，在該第二ESD層111上形成具有50nm到200 nm厚度之未摻雜的GaN之第三ESD層112係。將成長溫度調整到800℃ 到950℃，以獲得具有5 × 1017/cm3以下載體濃度的晶體。
接著，藉由MOCVD，在該第三ESD層112上形成具有以Si濃度（/cm3）和厚度（nm）乘積所定義的特徵值（該特徵值為0. 9 × 1020至 3.6 × 1020（nm/cm3））之n-GaN的第四ESD層 113 係。將成長溫度調整到800℃ 到950℃。經由上述製程，在 n型接觸層101上上形成ESD層 102（圖11B）。
接著，藉由MOCVD，在ESD層102上形成一n型包覆層103。藉由週期性地沉積十五個層單位形成該 n型包覆層103，每個層單位包含：一未摻雜的In0.077Ga0.923N層131（厚度：4 nm）、一未摻雜的 Al0.2Ga0.8N層132（厚度：0.8 nm）、及一摻雜Si的n-GaN層133（厚度：1.6 nm）。在矽烷氣體、TMG、TMI、及氨氣之流下，並於830℃的基板溫度下，形成In0.077Ga0.923N層131。在TMG、及氨氣之流下，並於830℃的基板溫度下，形成未摻雜的GaN層134。在TMA、TMG、及氨氣之流下，並於830℃的基板溫度下，形成Al0.2Ga0.8N層132。在TMG、及氨氣之流下，並於830℃的基板溫度下，形成n-GaN層133。
接著，在n型包覆層103上形成一發光層104。藉由週期性地沉積八個層單位形成該發光層104，每個層部單位包含以下四層：一 Al0.05Ga0.95N層 141、一In0.2Ga0.8N層142、一GaN層143、及一Al0.2Ga0.8N層 144。將Al0.05Ga0.95N層141的成長溫度調整到800°C到950°C間的任一溫度. 將In0.2Ga0.8N層142、GaN層143、Al0.2Ga0.8N層144的成長溫度調整到770°C。或者，可共同地將成長每層之基板溫度調整到770°C。層141到144中之每一者係在相對應的原料氣體流下成長，以形成發光層104。
接著，在發光層104上形成一p型包覆層106。在CP2Mg、TMI、TMG、及氨氣之流下，並於855℃的基板溫度下，形成具有1.7nm厚度的p-In0.05Ga0.95N層161；且在CP2Mg、TMA、TMG、及氨氣之流下，並於855℃的基板溫度下，形成具有3.0nm厚度的p-Al0.3Ga0.7N層162。重複七次如此的層形成製程，以沉積出該等層。
藉由使用TMG 、氨氣、及CP2Mg，並在1,000℃的基板溫度下，形成以1 ×1020cm-3濃度摻雜Mg的p型GaN之具有50nm厚度的p型接觸層107。因此，形成圖11中所示之元件結構。p型接觸層107可具有1 ×1019cm-3到1 ×1021cm-3的Mg濃度。p型接觸層107可具有10nm到100nm的厚度。
在以熱處理活化Mg後，由p型接觸層107的頂面進行乾蝕刻，以藉此形成達到n型接觸層101的溝槽。在p型接觸層107的頂面上形成包含Rh/Ti/Au（其以此順序沉積於p型接觸層107上）的p電極108。接著，在藉由乾蝕刻而於溝槽底部暴露之n型接觸層101上形成包含V/Al/Ti/Ni/Ti/Au（其以此順序沉積於n型接觸層101上）的n電極130。如此，產生圖10中所示之發光元件1。
本發明可應用在製造三族氮化物半導體發光元件之方法中。
1．．．發光元件
100．．．基板
101．．．n型接觸層
102．．．ESD層
103．．．n層側包覆層/n型包覆層
104．．．發光層
106．．．p層側包覆層/p型包覆層
107．．．p型接觸層
108．．．p電極
120．．．緩衝層
121．．．覆蓋層
130．．．n電極
110．．．第一ESD
111．．．第二ESD
112．．．第三ESD
113．．．第四ESD131 In0.077Ga0.923N層
132．．．Al0.2Ga0.8N
133．．．n-GaN層
134．．．GaN層
141．．．Al0.05Ga0.95N層
142．．．In0.2Ga0.8N層
143．．．GaN層
144．．．Al0.2Ga0.8N層
161．．．p-In0.05Ga0.95N層
162．．．p-Al0.3Ga0.7N層162
當本發明參照以下結合附圖之較佳實施例的詳細敘述而變得更好理解時，將會更容易理解本發明的各種不同目的、特徵、及伴隨的諸多優點，於附圖中： 圖1係顯示在成長期間的基板溫度變化與根據本發明實施例製造方法所沉積的半導體種類之間關係的特徵圖； 圖2係顯示在緩衝層熱處理溫度與GaN結晶度（FWHM）之間關係的特徵圖，該GaN係藉由根據本發明實施例之製造方法成長； 圖3係顯示在緩衝層的晶核密度與GaN錯位密度間關係的特徵圖，該GaN係藉由根據本發明實施例之製造方法成長； 圖4A到4D係光學顯微鏡照片，其顯示以根據本發明實施之製造方法，於每個熱處理溫度下加以熱處理的緩衝層上所成長之GaN的表面狀態； 圖5係比較性範例中之溫度變化的特徵圖，其中在無形成一覆蓋層之情況下，藉由熱處理緩衝層成長GaN； 圖6係顯示比較性範例中之GaN表面狀態的光學顯微鏡照片，其中在無形成覆蓋層的情況下，藉由熱處理緩衝層成長GaN； 圖7係顯示比較性範例中之GaN表面狀態的光學顯微鏡照片，其中在無形成覆蓋層的情況下，藉由熱處理緩衝層，成長GaN； 圖8係一特徵圖，該圖顯示比較性範例中之緩衝層的表面粗糙度及熱處理溫度之間的關係； 圖9係一特徵圖，該圖顯示比較性範例中之緩衝層的熱處理溫度以及緩衝層的晶核密度之間的關係； 圖10係一結構圖，該圖顯示以根據本發明實施例之製造方法製造的發光元件；及 圖11A到11C係顯示發光元件之製造過程的元件橫剖面圖。
無

Claims (16)

  1. 一種方法，用以在一基板上成長三族氮化物半導體，該基板係由不同於三族氮化物半導體之材料所製成，該方法包含： 緩衝層形成步驟：在該基板上，形成AlN、或含有Al作為必須元素之AlXInyGa1-x-yN（0 ＜ x ＜ l， 0 ≦ y ＜ 1，0 ＜ x + y ≦1）的多晶、非晶、或多晶/非晶混態狀態的一緩衝層； 覆蓋層形成步驟：在低於組成該緩衝層之元素的氧化物形成溫度之溫度下，在該緩衝層上，形成GaN、InuGa1-uN（0 ＜ u ≦1）、或具有低於該緩衝層Al組成比的1/2的Al組成比的AlVInwGa1-v-wN（0 ＜ v＜ l， 0 ≦ w ＜ 1，0 ＜ v+w ≦1）的一覆蓋層； 熱處理步驟：在不會暴露出該緩衝層表面的情況下，以高於包含三族氮化物半導體之本體半導體的晶體成長溫度之熱處理溫度，執行具有被該覆蓋層覆蓋之該緩衝層的該基板之熱處理；及 本體半導體成長步驟：在該熱處理後，將該基板溫度降低到該本體半導體的晶體成長的溫度，並在該覆蓋層所覆蓋之該緩衝層、或暴露之該緩衝層上成長該本體半導體。
  2. 如申請專利範圍第1項之方法，其中組成該緩衝層之元素的氧化物係Al氧化物。
  3. 如申請專利範圍第1項之方法，其中該熱處理係一製程，該製程係用於相對於該熱處理前之該緩衝層的晶核密度降低該緩衝層晶核密度。
  4. 如申請專利範圍第1項之方法，其中該覆蓋層具有一厚度，以在該熱處理期間不會完全地蒸發掉該覆蓋層，且不會暴露出該緩衝層。
  5. 如申請專利範圍第1項之方法，其中該覆蓋層係在低於該覆蓋層的分解溫度之溫度下形成。
  6. 如申請專利範圍第1項之方法，其中該基板包含一氧化物，且該覆蓋層係在低於氧由該氧化物中釋出之溫度的溫度下形成。
  7. 如申請專利範圍第1項之方法，其中該覆蓋層係在該本體半導體之晶體成長溫度以下之溫度下形成。
  8. 如申請專利範圍第1項之方法，其中熱處理溫度係相等於或高於該覆蓋層或該本體半導體不成長的溫度、該覆蓋層之分解溫度或昇華溫度。
  9. 如申請專利範圍第1項到第8項之任一者的方法，其中該熱處理溫度係1,150℃以上。
  10. 如申請專利範圍第1項到第8項之任一者的方法，其中該熱處理係在包含氨氣或氮化物化合物氣體之氣體的氛圍中進行。
  11. 如申請專利範圍第1項到第8項之任一者的方法，其中在300℃到600℃範圍的基板溫度下，以MOCVD形成該緩衝層。
  12. 如申請專利範圍第1項到第8項之任一者的方法，其中以濺鍍法、分子束磊晶方法、或脈衝雷射沉積法形成該緩衝層。
  13. 如申請專利範圍第1項到第8項之任一者的方法，其中該覆蓋層具有1nm到500nm的厚度。
  14. 如申請專利範圍第1項到第8項之任一者的方法，其中該緩衝層包含AlN，及該覆蓋層包含GaN。
  15. 如申請專利範圍第1項到第8項之任一者的方法，其中該緩衝層具有1nm到100nm的厚度。
  16. 如申請專利範圍第1項到第8項之任一者的方法，其中該本體半導體包含GaN。
TW103104632A 2013-02-13 2014-02-12 三族氮化物半導體之製造方法 TWI570956B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013025837A JP5928366B2 (ja) 2013-02-13 2013-02-13 Ｉｉｉ族窒化物半導体の製造方法

Publications (2)

Publication Number Publication Date
TW201448271A true TW201448271A (zh) 2014-12-16
TWI570956B TWI570956B (zh) 2017-02-11

Family

ID=51277691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104632A TWI570956B (zh) 2013-02-13 2014-02-12 三族氮化物半導體之製造方法

Country Status (5)

Country Link
US (1) US9214339B2 (zh)
JP (1) JP5928366B2 (zh)
KR (1) KR101580033B1 (zh)
CN (1) CN103985792B (zh)
TW (1) TWI570956B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122846B1 (ko) * 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
CN107078030B (zh) * 2015-09-11 2022-08-23 国立大学法人三重大学 氮化物半导体衬底的制造方法
CN105390578A (zh) * 2015-12-04 2016-03-09 天津三安光电有限公司 一种氮化物底层及其制备方法
CN105489723B (zh) * 2016-01-15 2018-08-14 厦门市三安光电科技有限公司 氮化物底层及其制作方法
US10340416B2 (en) * 2016-02-26 2019-07-02 Riken Crystal substrate, ultraviolet light-emitting device, and manufacturing methods therefor
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
JP6712190B2 (ja) * 2016-06-20 2020-06-17 株式会社アドバンテスト エピ基板
JP7028547B2 (ja) 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
JP6760556B2 (ja) * 2016-11-30 2020-09-23 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP6810406B2 (ja) 2016-12-06 2021-01-06 株式会社サイオクス 窒化物半導体テンプレートの製造方法
US20180182916A1 (en) * 2016-12-26 2018-06-28 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor light-emitting device and production method therefor
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法
US10629770B2 (en) * 2017-06-30 2020-04-21 Sensor Electronic Technology, Inc. Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS
CN109378374A (zh) * 2018-12-04 2019-02-22 西安赛富乐斯半导体科技有限公司 半极性氮化镓半导体构件及其制造方法
EP3915132A4 (en) * 2019-01-24 2022-03-23 The Regents of the University of California METHOD OF PROCESSING SEMICONDUCTOR FILM WITH REDUCED EVAPORATION AND REDUCED DEGRADATION
KR102489736B1 (ko) * 2021-03-02 2023-01-19 인하대학교 산학협력단 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자
TW202303989A (zh) * 2021-06-11 2023-01-16 南韓商周星工程股份有限公司 製造功率半導體元件的方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889583A (en) * 1985-12-04 1989-12-26 Massachusetts Institute Of Technology Capping technique for zone-melting recrystallization of insulated semiconductor films
JPH02208293A (ja) * 1989-02-08 1990-08-17 Kanazawa Univ 多結晶シリコン膜の製造方法
US6130147A (en) * 1994-04-07 2000-10-10 Sdl, Inc. Methods for forming group III-V arsenide-nitride semiconductor materials
JP3353527B2 (ja) * 1995-03-24 2002-12-03 松下電器産業株式会社 窒化ガリウム系半導体の製造方法
JP3269344B2 (ja) * 1995-08-21 2002-03-25 松下電器産業株式会社 結晶成長方法および半導体発光素子
JPH0964477A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
DE69632175T2 (de) * 1995-08-31 2004-09-02 Texas Instruments Inc., Dallas Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung
JP3293583B2 (ja) 1999-02-16 2002-06-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶層の成長方法およびｉｉｉ族窒化物半導体結晶層を具備する半導体装置
US6890809B2 (en) * 1997-11-18 2005-05-10 Technologies And Deviles International, Inc. Method for fabricating a P-N heterojunction device utilizing HVPE grown III-V compound layers and resultant device
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6495709B1 (en) * 2000-03-16 2002-12-17 Symetrix Corporation Liquid precursors for aluminum oxide and method making same
JP3846150B2 (ja) * 2000-03-27 2006-11-15 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
US6437380B1 (en) * 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
KR100420120B1 (ko) * 2001-06-07 2004-03-02 삼성전자주식회사 강유전막 커패시터를 갖는 메모리 장치 형성 방법
KR100455383B1 (ko) * 2002-04-18 2004-11-06 삼성전자주식회사 반사 포토마스크, 반사 포토마스크의 제조방법 및 이를이용한 집적회로 제조방법
JP4277134B2 (ja) * 2002-08-15 2009-06-10 国立大学法人東京工業大学 酸化アルミニウム被覆窒化アルミニウムの製造方法
US6900067B2 (en) * 2002-12-11 2005-05-31 Lumileds Lighting U.S., Llc Growth of III-nitride films on mismatched substrates without conventional low temperature nucleation layers
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005183524A (ja) * 2003-12-17 2005-07-07 Ngk Insulators Ltd エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
EP1829846A4 (en) * 2004-11-29 2011-04-20 Kyocera Corp CERAMIC COMPOSITE BODY, MANUFACTURING METHOD, MICROCHEMICAL CHIP AND REFORMER
JP2007227884A (ja) * 2006-01-30 2007-09-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP4621191B2 (ja) 2006-10-26 2011-01-26 リンテック株式会社 光記録媒体用多層構造体、その製造方法及び多層光記録媒体
US8926752B2 (en) * 2007-03-02 2015-01-06 Tokuyama Corporation Method of producing a group III nitride crystal
JP4971340B2 (ja) * 2007-03-29 2012-07-11 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP5099763B2 (ja) * 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびｉｉｉ族窒化物半導体結晶
US7976630B2 (en) * 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
JP2010141263A (ja) * 2008-12-15 2010-06-24 Toshiba Corp 半導体装置
US8518808B2 (en) * 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
JP5429196B2 (ja) * 2011-01-07 2014-02-26 豊田合成株式会社 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
US20130256681A1 (en) * 2012-04-02 2013-10-03 Win Semiconductors Corp. Group iii nitride-based high electron mobility transistor

Also Published As

Publication number Publication date
JP5928366B2 (ja) 2016-06-01
CN103985792B (zh) 2016-09-28
JP2014154838A (ja) 2014-08-25
US9214339B2 (en) 2015-12-15
TWI570956B (zh) 2017-02-11
KR20140102148A (ko) 2014-08-21
CN103985792A (zh) 2014-08-13
US20140227864A1 (en) 2014-08-14
KR101580033B1 (ko) 2015-12-23

Similar Documents

Publication Publication Date Title
TWI570956B (zh) 三族氮化物半導體之製造方法
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
KR101268139B1 (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
TW201145584A (en) Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device
CN102484180B (zh) 氮化镓系化合物半导体发光元件
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
JP2005244202A (ja) Ｉｉｉ族窒化物半導体積層物
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2007201099A (ja) 窒化物半導体発光素子を作製する方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
KR101358541B1 (ko) Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법
JP2004356522A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP4457691B2 (ja) ＧａＮ系半導体素子の製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2009130364A (ja) 窒化物半導体発光素子及びその製造方法
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP5076094B2 (ja) Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP2002164571A (ja) 窒化ガリウム系化合物半導体およびその製造方法
JP2009177219A (ja) ＧａＮ系半導体素子の製造方法