TW201232784A - Staggered thin film transistor and method of forming the same - Google Patents

Staggered thin film transistor and method of forming the same Download PDF

Info

Publication number
TW201232784A
TW201232784A TW100129784A TW100129784A TW201232784A TW 201232784 A TW201232784 A TW 201232784A TW 100129784 A TW100129784 A TW 100129784A TW 100129784 A TW100129784 A TW 100129784A TW 201232784 A TW201232784 A TW 201232784A
Authority
TW
Taiwan
Prior art keywords
layer
copper
oxide
thin film
film transistor
Prior art date
Application number
TW100129784A
Other languages
English (en)
Inventor
Fabio Pieralisi
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201232784A publication Critical patent/TW201232784A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

201232784 六、發明說明： 【發明所屬之技術領域】 本發明係關於-種薄膜電晶體及—種形成薄膜電晶體 之方法。具體而言，本發明係關於—種錯列薄膜電晶體， 詳言之別是逆錯列薄膜電晶體（inverted仙料㈣心 film transistor)(例如，逆錯列透明氧化物薄膜電晶體）， 及錯列薄膜電晶體之製造方法。 【先前技術】 薄膜電晶體（thin fUm transist〇rs ;啦）在液晶顯示器 應用及其他工業中發揮著重要作用。在習知的逆錯列透 明氧化物TFT中，源極及及極直接沈積於活性通道 (active channel)島狀物上。 然而，裝置效能可能遭受源極與活性通道之間或沒極 與活性通道之間的接觸電阻影燮。 v/ 曰 因此，需要開發改良的薄臈電晶體。 【發明内容】 雲於前文’根據本文所描述之實施例，提供一種錯列 缚膜電晶體。該薄膜電晶體包括退火層堆叠，該退火層 堆疊包括：含氧化物層；銅合金層，該銅合金層沈積二 該含氧化物層上；含銅氧化物層；以及含銅層。 根據,、他實施例’提供一種形成錯列薄膜電晶體之方 法。該方法包括以下步驟：提供薄膜電晶體之含氧化物 201232784 層：沈積銅合金層於含氧化物 於銅a金声上.ιυ K 0上，沈積含鋼氧化物層 、、 s上，u及沈積含銅層於含銅氧化物層上。 方法進-步包括以下步驟:退火含氧" 含銅氧化物層及含銅層。 钔σ金層、 實施例亦針對使用及操作錯列薄膜電晶體之方法 等方法步驟可手動地或自動地經執行，例如，心 來控制’該電腦藉由適當的軟體而程式化， 自動兩種方式之任何組合或以任何其他方式來控制/、 自附屬項、描述及圖式將可明白可與本文所描述之實 施例結合的其他優點、特徵結構、態樣及細節。 【實施方式】 現將詳細參考本發明之各種實施例，本發日月之一或更 =實例圖示於圖中。每—實例係以本發明之解釋之方式 :供’且每一實例並非意謂作為本發明之限制。舉例而 σ作為Μ實施例之部分所圖示或描述的特徵結構可 用於其他實施例或結合其他實施例使用，以產生另一實 施例。思圖在於本發明包括此等修改及變更。 表達「錯列TFT (staggered TFT)」應包括TFT之底部 間極型式及頂部閑極型式二者，而「逆錯列TFT (inverted staggered TFT)」應代表底部閘極TFT。在下文中，將描 述逆錯列結構。本發明之實施例適用於錯列TFT結構及 其他TFT結構’諸如，共平面TFT。TFT之層為tft的 由由一或更多種材料組成之區域。在該TFT之區域中， 4 201232784 TFT之層的至少一種物理或化學性質不同於其鄰近層。 在以下圖式之描述中’相同元件符號代表相同組件。 僅描述關於個別實施例之差異。該等圖式未必為真比例 尺’且為便於說明，特徵結構可能有所誇示。 第1圖顯示逆錯列薄膜電晶體1〇〇之結構。TFT 1〇〇 包括基板110°基板可為玻璃基板。或者，基板可為塑 膠基板、陶瓷基板或金屬基板，基板可能具備諸如氧化 石夕之絕緣膜。基板可包括選自以下材料中之至少—種材 料：氧化矽、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽 酸鹽玻璃及上述材料之組合。 閑極120形成於基板 下材料中之至少一種材料：銅、鈦、翻、鉻、组、鎢、 紹、銀、金、ΙΤ〇、上述材料之合金材料（例如，紹_欽 合金或銘-砸合金），及上述材料之組合。該閑極可例如 藉由濺射（諸如，磁控滅射）而沈積於基板上。 包括閉極介電層130,閑極介電層13〇形成於間極i2〇 及基板110上。閘極介電層可包括選自以下材料中之至 少一種材料··氧化矽、筒 Λ夕乳氮化矽、氧化鋁、氧 化鈦及上述材料之組合。 此外，所⑽包括活性通道區域140，例如包括透 明氧化物的活性通道島狀物 間極介電層f通道£域140形成於 中之至少-種心 、道區域可包括選自以下材料 ^ 種材料：透明惫&私/( 氧化鉑细& 、氧化鋅、氧化辞錫、 ’’’、氧化銦鋅、氧化銦鎵鋅、氧化銓銦鋅、氧 201232784 化銘辞錫乳化銅及上述材料之組合。餘刻終止層1 5 〇 可形成於活性通道140上。蝕刻終止層可包括選自以下 材料中之至少一種材料：氧化矽、氮化矽、氧氮化矽、 氣化紹、氧化鈦及上述村料之組合。 源極160及汲極170形成於活性通道14〇上。源極及 汲極可包括選自以下材料 翻、鉻、叙、鶴、銘、銀、金、IT〇、上述材料之合金， 及上述材料之組合。蝕刻終止層15〇可介於源極16〇與 汲極170之間。此外，鈍化層18〇可形成於整個結構上， 鈍化層180亦將源極160與沒⑮17〇分隔。純化層可包 括選自以下材料中之至少一種材料：氧化矽氮化矽、 氧氮化矽、氧化鋁、氧化鈦及上述材料之組合。 接觸電阻可存在於源極16〇與活性通道區域14〇之間 及/或没極170與活性通道區域14〇之間。例如，若電極 16〇、HO之金屬化為銅系金屬化’例如以連接至銅線， 且活性通道由透明氧化物（諸如，氧化辞）製得，則存 在接觸電阻。接觸電阻可降低TFT之效能。 根據本文所描述之實施例，提供_種薄膜電晶體。該 薄膜電晶體可為逆錯列TFT。該薄膜電晶體包括退火芦 堆疊。退火層堆疊包括導電氧化物層、銅合金層、含二 氧化物層及含銅層。導電氧化物層可為活性通道區域。 極鋼氧化物層及含銅層可為源極或《電 銅合金層可沈積於導電氧化物層上。含銅氧 化物層可㈣㈣存在。若含 3㈣ 虱化物層存在，則含銅 201232784 氡化物層沈積於銅合金層上。含銅層可沈積於含銅氧化 物層上，或在含銅氡化物層不存在的情況下沈積於銅合 金層上。 第2圖顯示此類型之層堆疊。層堆疊2〇〇包括導 電氧化物層210，導電氧化物層21〇可例如與活性通道 140相同。層堆豎2〇〇進一步包括銅合金層22〇、含銅氡 化物層230及含銅層24〇。層22〇、23〇、24〇可例如為 源極電極1 60或汲極電極1 70之子層。 第2圖中所示之層堆疊2〇〇可例如為第【圖中所示之 T、、D構的。卩分，且層堆疊2〇()可對應第】圖中之虛線 框所表示之區域i或2。TFT結構可包括多於一個的根 據本文所描述之實施例之層堆疊，例如，第丨圖中之虛 線，1及2所表示的至少兩個單獨層堆疊，且該至少兩 個單獨層堆豐對應於源極/活性通道層堆疊及汲極/活性 通道層堆疊。 在第2圖中，銅合金層22〇形成於導電氧化物層2⑺ 上’並接觸導電氧化物層21〇。含銅氧化物層23〇形成 於銅合金I 220 h並接觸銅合金層勝含銅層24〇 形成於含自氧化物層230上’並接觸含鋼氧化物層— 導電氧化物層可為透明氧化物層，詳言之為含Μ 層、含ZT〇層、令ζιτο思 人τπ 3 ZITQ層、含ΙΖ〇層含iGz〇層、 3 HIZO層、含AZT〇層、含 2增及上述層之組合。 導電氧化物層可形成於閘極介 "电層上，例如，如第1圖 所不。 201232784 例如，在形成敍刻終止層之後，鋼合金層可形成於導 電乳化物層上。銅合金層可藉由沈積第—緩衝膜（例如， 藉由濺射CU合金）而形成，其中合金材料可A Mn、Mg、 C” M。、Ca及上述材料之組合。賤射可為磁㈣射， 例如，靜態磁㈣射、反應性磁控濺射或靜態反應性磁 控濺射。銅靶材可例如為CU4N。 至少導電氧化物層及第一緩衝膜可經退火。藉由使至 少該導電氧化物層及該第一緩衝膜退火，而使該第一緩 衝膜至少部分氧化。詳言之，可使合金元素氧化。其中， 含於導電氧化物層中之氧可使合金元素氧化。此製程將 稱為鋼合金自形成阻障製程。 鋼合金層可包括選自由以下材料組成之群組中之至少 -種材料：經至少部分氧化的合金材料、Cu、Mn、Mg、
Mo Ca ’ Cu之氧化物、Mn之氧化物、叫之氧化 物、Cr之氧化物、M〇之氧化物、ca之氧化物及上述 材料之組合。銅合金層可為經濺射、退火的銅合金層。 退火可為真空退火。銅合金層可為經氧化或部分氧：的 鋼合金層，例如，經部分氧化的銅合金層，在該經部分 氧化的銅合金層中，使合金材料氧化。銅合金層可包括 至少80重量％之銅’或至少9〇重量％之銅，或至少％ 重量％之銅’或甚至至少99.5重量％之銅。銅合金層可 例如包括至多20重量％之非銅材料，或至多ι〇重量。/ 之非銅材料（例如，合金材料），或至多5重量％ ° 至至多0.5重量％。 /甚 201232784 例如，在形成根據本文所描述之實施例之整個層堆疊 之後，或在形成至少一些其他層之後，可執行退火。「退 火層堆豐（annealed iayer stack)」應代表一層堆疊，該層 堆豐之除銅合金層以外的至少一層經過退火，更具體而 言除第一緩衝層以外的至少一個層經過退火。 根據一些實施例，含銅氧化物層分別形成於第一緩衝 膜及導電氧化物層上。含銅氧化物層可為第二緩衝膜。 3銅氧化物層可例如藉由濺射（諸如，反應性磁控濺射） 來沈積。舉例而言，大體上純銅（諸如，Cu4N)可在氣 體氣氛中濺射，邊氣體氣氛包括氬及氧。含銅氧化物層 可包括選自以下材料中之至少—種材料：Cu〇、“Ο及
CuO與Cii2〇之組合。含銅氧化物層可包括至少重量 %之銅，或至少9〇重量％之銅，或甚至至少99 9重量％ 之銅。含銅氧化物層可例如包括至多2〇重量％之非銅材 料（例如，氧），或至多10重量％，或甚至至多〇^重 量％。 在使層堆豐退火時’來自含銅氧化物層之氧可使銅合 金層氧化。此製程的發生可補充或替代藉由來自導電氧 化物層之氧的氧化。選自導電氧化物層及含銅氧化物層 中之至少一個層可具有氧耗竭區（oxygen depletion zone)，氧耗竭區鄰近於銅合金層。詳言之，氧耗竭區可 歸因於與導電氧化物層及/或含銅氧化物層的介面處之 Cu合金自形成阻障製程。Cu合金層之厚度可使得。合 金層在自形成阻障製程之後完全氧化。該厚度可極薄， 201232784 以達成此目的。 ❹精甶濺射，含鋼層可形成於含銅氡化物層上。 私°之’例如’在純氬氣氛令，可藉由直接在含銅氧化 物層域射來執行減射。可使用與藏射含鋼氧化物乂 情況相同的㈣材，例如，旋轉滅射乾材。可 含銅氧化物層與形成含鋼層之間不進行濺射清潔的情況 Τ，使用該濺射乾材。例如AN可用作濺射乾材。含 銅層可包括至少90重量％之銅，或至少95重量％之銅， 或甚至至少99.99重量％之銅。含銅氧化物層可例如包 括…〇重量。/。之非銅材料，或至多5重量％，或甚至 至多0.01重量。/”含銅層可大體上由銅組成。其中，「大 體上由銅組成（substantially _isting Gf eQpper)」意謂 除雜質之外’由銅組成。 終止向濺射氣體氣氛供應氧可能就足夠了。藉此 了形成製程。含銅層可比含銅氧化物層及/或銅合金層更 厚。含銅層可形成源極或沒極電極之主要部分’或含銅 層可形成用於電路（諸如，銅線）之端子。 第3圖顯示退火層堆疊2〇〇，退火層堆疊包括導 電氧化物層210。導電氧化物層21〇包括氧耗竭區215， 氧耗竭區215鄰近與銅合金層22〇接觸之區域。氧耗竭 藉由開口圓示意性圖示於區域215中，且銅合金層220 之至父°卩分氧化藉由垂直線之圖案來指示。含銅氧化物 層230亦可包括氧耗竭區，該氧耗竭區鄰近銅合金層。 第3圖所示之層堆疊200在形成層堆疊之層21〇至 201232784 240之後退火。 根據一些實施例’該等層 導電氧化物層可具有20 具有以下範圍内之厚度。 層可具有2·至30 nm之厚广_之厚度。銅合金 nm至50 nm之厚度’例如，又。含銅氧化物層可具有2 曰女τ c α 2：1〇1至3〇11111。含銅層可 具有50nm至500nm之厚声 s奴成r厂也 又，例如’ 1〇〇 nm至400 nm 〇 氧耗竭區之厚度可在〇1 至3 nm之範圍内。 接觸電阻取決於接觸層
材料特徵。例如，導電氧化 物層（例如，諸如ZnO之读aB 透·月氧化物層）之導電率取決 於材料中氧空位之濃度。導 導電率可與空位之濃度成比 例。藉由在與銅合金層接觸 — 恢项^域處之導電氧化物層中產 生缺氧層（氧耗竭區），導_常与 守電氧化物層之導電率可經由
Cu合金自形成阻障製裎央松 洋表枉不控制。其他層之邊界處的導電 率可替代地或額外地得以抻也丨t , 控制。以此方式，可減小接觸 電阻’且增加TFT之效能。 詳5之’導電氧化物層及’或含銅氧化物層之氧含量可 經調適’以使得達成銅合金層所要的氧化^銅合金層之 性質，詳言之，該合金元素或該等合金元素之性質可經 調適，以使得達成銅合金所要的氧化。該等層之氧的給 予或接收性負可經調適，以使得在各別層之氧耗竭區中 達成所要的氧空位之濃度。 藉由控制該等層之沈積參數及控制退火參數來提供進 一步控制。例如’可改變濺射陰極處之功率、濺射氣體 之壓力或濺射氣體之分壓、濺射氣體之組合物（諸如， 201232784 鼠/氧混合物）及、、士 n± nn ,$間。額外或替代地，可控制退火 4間及/或退火溫度。 乂此方式，接觸電阻之減小的程度 及黏附/阻障層之枓哲π Λ 要求。 丨"可經控制且符合TFT生產之製程 層堆疊之任何—對層之 ^ ^ ^ 〗叼电1且手性質可經匹配以使 于，且交低。此舉將稱為接觸電阻之匹配或RC匹 配。具體而言，接觸電阻可藉由退火來匹配。rc匹配層 之間的接觸電阻或實 貫際值（Rc.W)可例如為自i Qcm至 lOOOOi^cm。詳古夕
平η之，導電氧化物層及銅合金層可經RC 匹配。 視*要’導電氧化物層之氧耗竭區提供與銅合金層之 =匹:。鋼合金層藉由來自導電氧化物層之氧耗竭區的 :發生的氧化可進—步有助於RC匹配。在—些實施例 氧化：t金層及含鋼氧化物層經RC匹配。此處，含銅 氧化物層之氧耗竭區可提供與銅合金層之rc匹配。銅 =藉由來自含銅氧化物層之氧耗竭區的氣發生的氧 化可進一步有助於RC匹配。 該等氧耗竭區中之任何氧耗 < a _ n凋適以與相應鄰 近層之電阻率性質匹配，亦 °亥專乳耗蝎區中之任何 氧耗竭區可適合於Rc
Λ 退火層堆《可為退火RC 匹配層堆疊。其中’若選自導 〒电軋化物層/鋼合金層配對 及銅合金層/含銅氧化物層配 T 丫之主；—個層配對經 C匹配’則層堆疊稱為RC匹配。 根據其他實施例，提供—種 y成錯列缚膜電晶體之方 12 201232784 法。該方法包括以下步驟：提供薄膜電晶體之導電氧化 物層；沉積銅合金層於該導電氧化物層上；沉積含銅氧 化物層於該銅合金層上；以及沉積含銅層於該含銅氧化 物層上。該方法進一步包括以下步驟：使銅合金層及選 自導電氧化物層、含銅氧化物層及含銅層之層之至少一 個廣退火。退火步驟可包括以下步驟：使導電氧化物層、 銅合金層、含銅氧化物層及含銅層退火。 退火步驟可包括以下步驟：用來自至少一個層之氧使 該銅合金層之至少一種合金材料氧化，該至少一個層選 自：導電氧化物層及含銅氧化物層。銅合金層，詳言之， 銅合金層之該合金元素或該等合金元素可用來自導電氧 化物層及/或含銅氧化物層之氧進行專門氧化。退火步驟 可包括以下步驟：形成g ,卜. 少—個氧耗蝎區於導電氧化物 或含銅氧化物層中。其中，氧耗竭區可經調適以使 ㈣與銅合金層進行RC匹配，及/或使銅合金 :趣』氧化物層進订虹匹配。退火步驟可包括以下 步驟：形成經RC匹配之層堆聂， « _ . ,θ 4. 且其中經RC匹配之層堆 疊可為根據本文所描述之實 例之任何層堆疊。 使銅σ金層沈積之步驟可包 射。濺射可為磁控賤射，諸如 ’驟.使銅合金滅 ’銅合金之靜離及/戍反庫 性磁控濺射。其中，鋼 静“及U反應 或其混合物。 的例如選自Ug、Cr 沈積含銅氧化物層之步 氧氣體環境中賤射。該氣c步驟··使銅在含 展丨兄可包括Ar及〇2。濺射 13 201232784 反應性磁控濺射，諸如 可包括銅之磁控濺射，例如 具有旋轉鞋*材的反應性磁控。 沈積含銅層之步驟可包括以下步驟：使銅在惰性氣體 環境中濺射。在—些實施例中，胃惰性氣體環境包括 Ar。濺射可包括銅之磁控濺射，例如，反應性磁控濺射， 諸如八有疑轉乾材的反應性磁控。其中，含銅層之濺 射可包括使用與含銅氧化物層之濺射時相同的乾材來濺 射。在濺射含銅氧化物層與濺射含銅層之間，靶材可未 經處理（詳言之，未經清潔）。 銅口金層3銅氧化物層及含銅層可形成薄膜電晶體 之電極，該電極與形成薄膜電晶體之活性通道區域之導 電氧化物層接觸。然而’本發明之實施例不限制於此。 阻障層及/或至少一個氧耗竭區之自形成亦可應用於 TFT結構之其他層。 根據可與本文所描述之任何實施例結合的另一實施 例，提供一種形成閘極金屬化之方法。該方法包括以下 步驟.沈積閘極金屬化物於薄膜電晶體之基板上。該薄 膜電晶體可為根據本文所描述之實施例的薄膜電晶體， 詳言之，具有如本文所描述之層堆疊的錯列/逆錯列 TFT。 形成閘極金屬化物之方法可進一步包括以下步驟：退 火閘極金屬化物，以藉由來自基板之氧使該閘極金屬化 物至少部分氧化。閘極金屬化物之退火可與層堆疊之退 火相同，或閘極金屬化物之退火可為單獨退火。 14 201232784 根據以上所述實施例之退火層堆疊亦可位於薄膜電晶 體之基板與閘極電極之間的介面處。在此情況下，導電 氧化物層由基板來替代。基板可由上文中所描述的基板 材料製得’且基板含有氧。詳言之，基板可以氧化物的 形式(諸如，氧化矽)而含有氧。銅合金層隨後可藉由來 自基板及/或來自含銅氧化物層之氧來氧化。RC匹配僅 發生在銅合金層、含銅氧化物層與含銅層之間。這三個 層形成間極電極或形成閑極電極之—部分。該閘極電極 可為多層電極。 。第2圖及第3圖亦圖示此等實施例，其中具有元件符 號210之層現為基板或基板之含氧塗層，例如，第^圖 之基板11〇。銅合金| 22〇、含銅氧化㈣23〇及含銅層 240可例如包括於第！圖之閘極電極12〇中。 根據其他實施例，退火層堆疊包括含氧層，詳言之， 含氧化物層。該含氧化物層可為如上所述之導電氧化物 層。該含氧化物層可為基板或基板之—部分，諸如，基 板之塗層。退火層堆疊包括鋼合金層、含銅氧化物層及 含鋼層，該等層可具有以上所述之性質。若含氧化物層 為導電氧化物層，則這三個層可為薄膜電晶體之源極及/ 或沒極電極之部分。若含氧化物層為基板或基板之一部 分’則這三個層可形成閘極電極或為閑極電極之部分。 根據其他實施例 之實施例的至少兩個退火層 了包括.第一退火層堆疊， 薄膜電晶體可包括根據本文所描述 堆疊。詳言之，薄膜電晶體 該第一退火層堆疊位在基板 15 201232784 與問極電極之介面處；以及第二退火層堆疊，該第二退 火層堆疊位在活性通道與源極/汲極電極之介面處。此 外，形成第一退火層堆疊及第二退火層堆疊之方法可大 體上相同（含氧化物層為第一退火層堆疊中之基板，且 為第二退火層堆疊中之活性通道之導電氧化物層）。 退火層堆疊及形成退火層堆疊之方法可適用於及極/ 源極電極及閘極電極兩者之事實構成優點。以此方式， 可降低生產製私之複雜性。例如，相同的設備可用於形 成薄膜電晶體之此等部分。可降低生產成本以及生產場 所之裝備成本，且增加產量。 第4圖示意地圖示形成薄膜電晶體之方法。該方法包 括以下步驟：提供基板（410);以及形成閘極於基板上 (420)。形成閘極之步驟可包括以下步驟：沈積銅合金層 於基板上（422)，沈積含銅氧化物層於銅合金層上（々Μ). 以及沈積含銅層於含銅氧化物層上（426)。該方法可包括 以下步驟：退火基板、銅合金層、含銅氧化物層及含銅 層（428)。 該方法可進一步包括以下步驟：形成閘極介電層於基 板及閘極電極上（430) ’以及形成活性通道區域於閑極介 電層上（440)。其中，形成開極介電層，以使得閑極介電 層提供閘極與活性通道區域之間的電氣絕緣。活性通道 區域包括導電氧化物層或由導電氧化物層組成。該方法 可包括以下步驟：形成餘刻終止層於活性通道區域上 (450) 〇 16 201232784 、及極電極。進#包括以下步驟：形成源極電極並形成 =電極於活性通道區域之導電氧化物層上叫形成 源極及沒極電極之步驟 匕枯以下步驟：形成電極層； =及藉由㈣i (諸如，_達_終止層）將電極層分 成源極電極及汲極電極。形成源極電極及汲極電極、 分別形成電極層之步驟可包括以下步驟：沈積第二銅合 :層於導電氧化物層上(462);沈積第二含銅氧化物層於 第-銅合金層上（464);以及沈積第二含銅層於第二含銅 氧化物層上（466)。該方法可包括以下步驟：退火導電氧 化物層、第二銅合金層、第二含銅氧化物層及第二含銅 層（468) 〇 〜方法可包括以下步驟：形成鈍化層於源極電極、汲 本電極及/或#刻終止層上，從而分隔源極及沒極電 (480) 〇 省方法包括閘極電極之形成步驟42〇至426或汲極/ 源極電極之形成步驟46〇 1偏，或該方法包括形成步 驟42〇 S 426及460 i 466兩者。該方法包括至少—個 退火步驟’例如，步驟428或步驟468，或步驟428及 468兩者。 儘管上述内容係針對本發明之實施例，但可在不脫離 本發明之基本範疇之情況下設計本發明之其他及更多實 施例，且本發明之範疇係由以下申請專利範圍來決定。 【圖式簡單說明】 201232784 因此’可詳細理解本發明之上述特徵結構 上文簡要概述之本發明之更特定描述可參照實二： 行。隨附圖式關於本發明之實施例JL摇述於下文:：、 第1圖顯示逆錯列薄膜電晶體之結構； 第2圖及第3圖顯示根據本文所描述之實施例的退火 層堆疊； 第4圖繪示根據本文所描述之實施例之製造薄膜電晶 體的方法。 【主要元件符號說明】 層 層層疊物 電止 堆區化 介終 層竭氧 域板極刻極火耗銅驟驟驟驟驟驟驟驟 區基閘蝕汲退氧含步步步步步步步步 1 3 5 7 0 1 3 11112 2 2 02600260 12235668 1 區域 1〇〇薄膜電晶體/TFT 120閘極 140活性通道區域/活性通道 160源極 180鈍化層 210導電氧化物層/含氧化物層 220銅合金層 240含銅層 420步驟 424步驟 428步驟 440步驟 460步驟 464步驟 468步驟 18

Claims (1)

  1. 201232784 七、申請專利範圍： 1 ·一種錯列薄膜電晶體，包含： 一退火層堆疊，該退火層堆疊包含： —含氧化物層； 一銅合金層，該銅合金層沈積於該含氧化物層上； 一含銅氧化物層；以及 一含鋼層。 2 ·如請求項1所述之錯列薄膜電晶體，其中該錯列薄膜電 晶體為一逆錯列薄膜電晶體。 3 ·如請求項1所述之錯列薄膜電晶體，其中該含氧化物層 為一導電氧化物層。 4. 如請求項4所述之錯列薄膜電晶體’其中該透明氧化物 層為—含ZnO層或一含IGZO層。 5. 如請求項3所述之錯列薄膜電晶體’其中該導電氧化物 層為一含ZnO層或一含1GZO層。 6. 如請求項1所述之錯列薄膜電晶體’其中該銅合金層、 該含铜氣化物層及該含銅層形成該薄膜電晶體之一電 極’孩電極與該含氧化物層接觸’該含氧化物層形成該 】9 201232784 薄膜電晶體之基板的至少一部分。 7. 如請求項1所述之錯列薄膜電晶體，其中該銅合金層、 該含鋼氧化物層及該含銅層形成該薄臈電晶體之—間極 電極’該閘極電極與該含氧化物層接觸，該含氧化物層 形成該薄膜電晶體之活性通道區域。 8. 如請求項1所述之錯列薄膜電晶體，其中該銅合金層包 括至少一種材料，該至少一種材料選自由以下組成之群 組：經至少部分氧化的一合金材料、Cu、Mn、Mg、Cr、 、Ca、Cu之氧化物、Μη之氧化物、Mg之氧化物、 Cr之氧化物、Mo之氧化物、Ca之氧化物，及上述材料 之組合。 9. 如請求項1至8中任一項所述之錯列薄膜電晶體，其中 選自該含氧化物層及該含銅氧化物層中之至少一層具有 一氧耗竭區（oxygen depletion zone)，該氧耗竭區鄰近於 該銅合金層。 10. —種形成一錯列薄膜電晶體之方法，包含以下步驟： 提供該薄膜電晶體之一含氧化物層； 沉積一銅合金層於該含氧化物層上； 沉積一含銅氧化物層於該銅合金層上； 沉積一含銅層於該含銅氧化物層上；以及 20 201232784 退火該含氧化物層、該銅合金層、該含鋼氧化物層及 該含鋼層。 11. 如睛求項所述之方法，其中退火步驟包含以下步驟： 用來自至少一個層之氧使該_合金層之至少—種合金材 料氡化，該至少一個層選自：該含氧化物層及該含銅氧 化物層。 12. 如請求項1〇所述之方法，其中沈積該銅合金層之步驟 包括以下步驟：滅射一銅合食。 U·如請求項12所述之方法，其中該銅合金之該合金材料 視需要選自：Mn、Mg、Cr、M〇、Ca或上述材料之混合 物。 14.如請求項1 〇所述之方法，其中沈積该含銅氧化物層之 步驟包括以下少驟：在一含氧氣體環境中濺射銅。 如請求項14所述之方法，其中該含氧氣體環境為包括 Ar及〇2之一氟艏環境。 16,如請求項所述之方法’其中/尤積该含銅層之步驟包 括以下步驟.在/惰性氣體環境中濺射銅。 21 201232784 17.如請求項 Ar。 14所述之方法，其中該惰性氣體環境包括 18’如§奮求項10至17中任一項所述之方法，其中該含氧化 物層為一導電氧化物層，且其中該銅合金層、該含銅氧 化物層及該含銅層形成該薄膜電晶體之一電極，該電極 胃胃導電氧化物層接觸，該導電氧化物層形成該薄膜電 晶體之活性通道區域。 19. 如清求項1 0至17中任一項所述之方法，其中該銅合金 層、該含銅氧化物層及該含銅層形成該薄膜電晶體之一 閑極電極’該閘極電極與該含氧化物層接觸，該含氧化 物層形成該薄膜電晶體之活性通道區域。 20. 如吻求項至I?.中任一項所述之方法’進一步包含以 下步驟： 丸積閘極電極金屬化物（gate electrode metallization) 於該錯列薄臈電晶體之一基板上；以及 退火該間極電極金屬化物’以藉由來自該基板之氧使 該閘極電極金屬化物至少部分氧化。 22
TW100129784A 2010-09-03 2011-08-19 Staggered thin film transistor and method of forming the same TW201232784A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP10175294A EP2426720A1 (en) 2010-09-03 2010-09-03 Staggered thin film transistor and method of forming the same

Publications (1)

Publication Number Publication Date
TW201232784A true TW201232784A (en) 2012-08-01

Family

ID=43104661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129784A TW201232784A (en) 2010-09-03 2011-08-19 Staggered thin film transistor and method of forming the same

Country Status (7)

Country Link
US (1) US20120056173A1 (zh)
EP (1) EP2426720A1 (zh)
JP (1) JP2013541192A (zh)
KR (1) KR20130102576A (zh)
CN (1) CN103140929B (zh)
TW (1) TW201232784A (zh)
WO (1) WO2012028432A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594333B (zh) * 2013-12-31 2017-08-01 國立交通大學 降低氧化物薄膜電晶體之接觸電阻的方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6051960B2 (ja) * 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
WO2013183254A1 (ja) * 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
EP2916360A4 (en) * 2012-11-02 2016-06-22 Boe Technology Group Co Ltd THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD, ARRAY SUBSTRATE, DISPLAY DEVICE AND BARRIER LAYER THEREFOR
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
KR102163730B1 (ko) * 2014-03-25 2020-10-08 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
CN110678973B (zh) 2017-06-02 2023-09-19 应用材料公司 碳化硼硬掩模的干式剥除
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
KR20230079236A (ko) * 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102528076B1 (ko) 2018-10-30 2023-05-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 구조를 식각하기 위한 방법들
JP2022507390A (ja) 2018-11-16 2022-01-18 アプライド マテリアルズ インコーポレイテッド 強化拡散プロセスを使用する膜の堆積
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4496518B2 (ja) * 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100905662B1 (ko) * 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080037296A (ko) * 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
EP2096666A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4871777B2 (ja) * 2007-04-16 2012-02-08 株式会社アルバック エッチング液及びトランジスタ製造方法
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
KR101296654B1 (ko) * 2007-12-26 2013-08-14 엘지디스플레이 주식회사 구리 배선, 이를 이용한 평판 표시 장치, 및 그 구리배선의 형성 방법
WO2010013636A1 (ja) * 2008-07-29 2010-02-04 株式会社アルバック 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JPWO2010098101A1 (ja) * 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
KR101690216B1 (ko) * 2009-05-01 2016-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594333B (zh) * 2013-12-31 2017-08-01 國立交通大學 降低氧化物薄膜電晶體之接觸電阻的方法

Also Published As

Publication number Publication date
KR20130102576A (ko) 2013-09-17
WO2012028432A1 (en) 2012-03-08
JP2013541192A (ja) 2013-11-07
US20120056173A1 (en) 2012-03-08
CN103140929B (zh) 2015-12-02
CN103140929A (zh) 2013-06-05
EP2426720A1 (en) 2012-03-07

Similar Documents

Publication Publication Date Title
TW201232784A (en) Staggered thin film transistor and method of forming the same
CN103972246B (zh) 布线结构以及具备布线结构的显示装置
TWI282031B (en) Copper alloy and a liquid crystal display device
JP5403527B2 (ja) 半導体装置
US7940361B2 (en) Copper alloy and liquid-crystal display device
JP2013541192A5 (zh)
TW201123460A (en) Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
TW201133862A (en) Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same
TW201232786A (en) Thin film transistor and method of manufacturing the same
TW200903651A (en) Method of fabricating polycrystalline silicon, TFT fabricating using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
TW201112331A (en) Wiring layer structure and manufacturing method thereof
US20120146223A1 (en) Mos device with memory function and manufacturing method thereof
TW201041140A (en) Transistor, transistor manufacturing method, and manufacturing device thereof
TW201212230A (en) Semiconductor structure and fabricating method thereof
WO2015096342A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
KR20170080320A (ko) 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
TW201119028A (en) Organic light-emitting display device and method of manufacturing the same
TW201041139A (en) Transistor, method for manufacturing transistor, and apparatus for manufacturing transistor
WO2019214440A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示装置
KR20000071417A (ko) 이리듐 도전성 전극/배리어 구조 및 그의 제조 방법
JP2013503459A (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
TW201214623A (en) Wiring structure, display device, and semiconductor device
TW201005947A (en) Electronic device, thin film transistor, display device, and conductor contacting process