TWI594333B - 降低氧化物薄膜電晶體之接觸電阻的方法 - Google Patents

降低氧化物薄膜電晶體之接觸電阻的方法 Download PDF

Info

Publication number
TWI594333B
TWI594333B TW102149193A TW102149193A TWI594333B TW I594333 B TWI594333 B TW I594333B TW 102149193 A TW102149193 A TW 102149193A TW 102149193 A TW102149193 A TW 102149193A TW I594333 B TWI594333 B TW I594333B
Authority
TW
Taiwan
Prior art keywords
film transistor
thin film
oxide thin
oxide
source
Prior art date
Application number
TW102149193A
Other languages
English (en)
Other versions
TW201526115A (zh
Inventor
劉柏村
鄧立峯
傅治翔
李耀仁
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW102149193A priority Critical patent/TWI594333B/zh
Publication of TW201526115A publication Critical patent/TW201526115A/zh
Application granted granted Critical
Publication of TWI594333B publication Critical patent/TWI594333B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

降低氧化物薄膜電晶體之接觸電阻的方法
本發明係關於一種降低氧化物薄膜電晶體之接觸電阻的方法,特別是關於一種利用退火處理氧化物薄膜電晶體進而降低其源極與汲極間接觸電阻的方法。
隨著平面顯示器技術的蓬勃發展,薄膜電晶體(Thin Film Transistor,TFT)元件的應用獲得極大的重視。當下,使用薄膜型元件取代外接式積體電路組,以完成製作各種功能型電路於顯示面板上的系統整合面板(System on Panel,SoP)技術,已經被廣泛地發展來達成產品輕、薄、低成本與高製造良率的目標。
其中,非晶態金屬氧化物半導體由於具有高的載子遷移率、低製程溫度、均勻性極佳以及透明等特性,十分適合應用於未來的顯示器相關產品,普遍被認為是下個世代顯示器的主流之一。
然而,隨著製程能力的進步,積體電路元件的體積也隨之越來越小,而元件所需消耗的電量亦跟著變小。但是,當元件尺寸縮小至0.1μm範圍時,源/汲極區域之面積縮小,卻增加了源/汲極端的接觸電阻,而無法維持元件之高電流驅動能力。
也就是說,源極/汲極的接觸電阻會嚴重影響到元件的電特性表現,當所提供的電壓變小而閘極與源極和汲極間的接觸電阻無法降低的話,所需消耗的電量也就無法降低,進而影響到元件的運作。因此,元件微縮後將受限於電極與金屬氧化物薄膜間的接觸電阻。
有鑑於此,本發明提供一種降低氧化物薄膜電晶體之接觸電阻的方法,其係對一氧化物薄膜電晶體進行一微波退火程序。
在本發明之一實施例中,其中上述氧化物薄膜電晶體可由下列步驟製備而成:首先,形成一閘極層於一基板上,再形成一閘極絕緣層於閘極層上。接著,形成一主動層於閘極絕緣層上,且此主動層之材質係為非晶態金屬氧化物。最後,定義一源/汲極於主動層上。
在本發明之一實施例中,其中上述微波退火程序中所產生之微波頻率係介於2GHz至18GHz之間。
在本發明之一實施例中,其中上述微波退火程序中所產生之微波功率係介於約100W至2000W之間。
本發明之一實施例中,其中上述微波退火程序的處理時間係介於約50秒至1000秒之間。
在本發明之一實施例中,其中上述利用該微波退火程序處理之該氧化物薄膜電晶體的溫度係介於約攝氏200度至800度之間。
由下文的說明,可更進一步瞭解本發明的特徵及其優點,閱讀時請參考第1圖至第4圖。
10‧‧‧基板
20‧‧‧閘極
30‧‧‧閘極絕緣層
40‧‧‧主動層
50‧‧‧源/汲極
100‧‧‧氧化物薄膜電晶體
S100~S108‧‧‧半導體元件製造步驟
第1圖顯示本發明一實施例中氧化物薄膜電晶體之製造流 程示意圖;第2圖顯示本發明一實施例中氧化物薄膜電晶體之橫截面示意圖;第3A圖顯示習知經爐管退火之氧化物薄膜電晶體的源極/汲極接觸電阻;第3B圖顯示本發明一實施例中經微波退火之氧化物薄膜電晶體的源極/汲極接觸電阻;以及第4圖顯示本發明一實施例所提供之氧化物薄膜電晶體於不同微波退火製程下汲極電流與閘極電壓之關係。
以下將參照所附圖式說明本發明之實施形態來敘述本發明。在圖式中,相同的元件符號表示相同的元件,並且為求清楚說明,元件之大小或厚度可能誇大顯示。
承上述,請參考第1圖與第2圖,第1圖顯示本發明一實施例中氧化物薄膜電晶體之製造流程示意圖,而第2圖顯示本發明一實施例中氧化物薄膜電晶體之橫截面示意圖。如圖所示,氧化物薄膜電晶體製造方法至少包含下列步驟:首先,於一基板10上形成一閘極層20,如步驟S100所示。接著,形成閘極絕緣層30於閘極層20上S102,再形成一主動層40於閘極絕緣層30上S104。最後,於主動層40上定義源極與汲極50以形成一氧化物薄膜電晶體100後,再對此氧化物薄膜電晶體100進行一微波退火程序,如步驟S106與S108所示。
必須說明的是,本發明所使用之基板並不予以限制,亦即玻璃基板或塑膠基板均可。另外,本發明中主動層40較佳地為一非晶態之金屬氧化物。
後續,本發明所提供之半導體製造方法將經由下列實施例詳述如后。首先,在較佳實施例中,步驟S100係在清洗過的玻璃基板10上利用濺鍍方式沉積100nm的金屬鉬(Mo)做為閘極電極20。接著,利用電漿輔助化學氣相沈積法(PECVD)在400℃以下沉積150nm的氮化矽做為閘極絕緣層30,即步驟S102。
至於步驟S104中主動層40的部分則是利用50nm之直流濺鍍沉積的氧化銦鎵鋅(IGZO)薄膜,其使用之氧化銦鎵鋅靶材成分比例為1:1:1:4(In:Ga:Zn:O),但僅為一較佳實施例說明,本發明並不欲以此為限。於步驟S106中,所謂於主動層40上定義源極與汲極,則是先利用交流濺鍍(RF sputter)沈積100nm的氧化銦錫薄膜(ITO),再利用光罩搭配後續之蝕刻製程進行之,以完成如第2圖所示之氧化薄膜電晶體100。
待上述步驟完成後,利用微波加熱系統對元件進行退火約100秒左右,然而此處理時間僅為實施例說明,本發明並不欲以此為限,原則上本發明中微波退火程序之處理時間較佳係介於約50秒至1000秒之間。另外,在較佳實施例中,上述微波退火程序之微波強度係介於約100W至2000W之間,且頻率係介於2GHz至18GHz之間。
另一方面,為了清楚得知本發明利用微波退火程序處理氧化物薄膜電晶體之效果,亦於另一實施例中利用傳統高溫爐管對氧化物薄膜電晶體進行一小時與約攝氏約200度至800度之間(本次實施約在450度上下,但不以此為限)的退火程序,並利用下式粹取兩種不同退火方式製成之薄膜電晶體的源極/汲極接觸電阻: 其中,Rtot代表總電阻值,VDS代表源極/汲極電壓,Rsd代表源極/汲極接觸電阻,Ldes代表定義之通道長度,△L定義為Ldes-Leff(而Leff代表有效之通道 長度),Cox代表單位面積下閘極絕緣層的電容值,W代表通道寬度,VGS代表閘極電壓,Vth代表臨界電壓,μeff代表有效之載子移動率。
結果如第3A圖與第3B圖所示,第3A圖顯示習知經爐管退火之氧化物薄膜電晶體的源極/汲極接觸電阻,第3B圖顯示本發明一實施例中經微波退火之氧化物薄膜電晶體的源極/汲極接觸電阻。由圖可知,經過微波退火程序處理的薄膜電晶體,其源極/汲極接觸電阻只有經傳統爐管退火處理之薄膜電晶體的十分之一。此外,也可參考第4圖,三條曲線分別代表了經由微波退火處理、經爐管退火處理以及未經退火處理之薄膜電晶體之汲極電流與閘極電壓的關係。由圖可知,經過微波退火處理的薄膜電晶體,其電性表現也較傳統爐管退火所製成之薄膜電晶體佳。
綜上所述,本發明將微波退火程序應用於氧化物薄膜電晶體的製程中,可有效降低薄膜電晶體的源極/汲極接觸電阻,進而改善元件的基本特性以及一些由於源極/汲極接觸電阻過高所產生的非理想現象。也因為相較於傳統退火方式,微波退火處理相對低溫,可應用於較多的產品製程中,且處理時間短,並不影響製程之產能,整體屬於一種低熱預算的製程技術。
以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
S100~S108‧‧‧半導體元件製造步驟

Claims (2)

  1. 一種利用微波退火處理氧化物薄膜電晶體(Oxide Thin Film Transistor),藉以降低源極與汲極間接觸電阻的方法,包含:形成一閘極層於一玻璃基板上,其係以一濺鍍法沉積一100nm金屬鉬(Mo)於該玻璃基板上;形成一閘極絕緣層於該閘極層上,其係以一電漿輔助化學氣相沈積法(PECVD)於400℃以下,沉積一150nm氮化矽成為該閘極絕緣層;形成一主動層於該閘極絕緣層上,其係以一50nm直流濺鍍沉積氧化銦鎵鋅(IGZO)薄膜形成於該閘極絕緣層上,其中該氧化銦鎵鋅靶材成分比例為1:1:1:4(In:Ga:Zn:O);定義一源/汲極於該主動層上以形成一氧化物薄膜電晶體,其係以一交流濺鍍(RF sputter)沈積一100nm氧化銦錫薄膜(ITO),搭配一光罩進行一蝕刻製程以形成具有該源/汲極之該氧化物薄膜電晶體;以及對該氧化物薄膜電晶體進行一微波退火程序,其中該微波退火程序包含:一微波頻率係介於2GHz至18GHz之間;一微波功率係介於約100W至2000W之間;一處理時間係介於約100秒至1000秒之間;以及一溫度係介於約攝氏300度至800度之間。
  2. 如申請專利範圍第1項所述之方法,其中該玻璃基板更包含塑膠基板。
TW102149193A 2013-12-31 2013-12-31 降低氧化物薄膜電晶體之接觸電阻的方法 TWI594333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102149193A TWI594333B (zh) 2013-12-31 2013-12-31 降低氧化物薄膜電晶體之接觸電阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102149193A TWI594333B (zh) 2013-12-31 2013-12-31 降低氧化物薄膜電晶體之接觸電阻的方法

Publications (2)

Publication Number Publication Date
TW201526115A TW201526115A (zh) 2015-07-01
TWI594333B true TWI594333B (zh) 2017-08-01

Family

ID=54197770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149193A TWI594333B (zh) 2013-12-31 2013-12-31 降低氧化物薄膜電晶體之接觸電阻的方法

Country Status (1)

Country Link
TW (1) TWI594333B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845220A (en) * 2007-05-04 2008-11-16 Univ Nat Chiao Tung Microwave annealing for enhancing the efficiency of polymer photovoltaic device
TW201232784A (en) * 2010-09-03 2012-08-01 Applied Materials Inc Staggered thin film transistor and method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845220A (en) * 2007-05-04 2008-11-16 Univ Nat Chiao Tung Microwave annealing for enhancing the efficiency of polymer photovoltaic device
TW201232784A (en) * 2010-09-03 2012-08-01 Applied Materials Inc Staggered thin film transistor and method of forming the same

Also Published As

Publication number Publication date
TW201526115A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
JP5802343B2 (ja) 薄膜トランジスタ
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101659105B1 (ko) 금속 산화물 반도체 박막 트랜지스터의 안정성 향상
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
EP2657973A1 (en) Display device, array substrate, thin film transistor and method for manufacturing the same
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
CN107946189B (zh) 一种薄膜晶体管及其制备方法
JPWO2011132418A1 (ja) 成膜方法
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
US20160380105A1 (en) Oxide thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, and display device
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
TWI611483B (zh) 薄膜電晶體製造方法及薄膜電晶體
US9899534B2 (en) Thin-film transistor and method for forming the same
TWI508191B (zh) 半導體元件製造方法
US9337322B2 (en) Thin-film transistor and method for manufacturing the same
TWI594333B (zh) 降低氧化物薄膜電晶體之接觸電阻的方法
US9123691B2 (en) Thin-film transistor and method for manufacturing the same
JP2012216729A (ja) 薄膜トランジスタ構造および表示装置
CN109346412B (zh) 一种薄膜晶体管的制造方法及薄膜晶体管
KR101115074B1 (ko) Zto 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법
Lee et al. Hysteresis and turn-on voltage tailoring of indium gallium zinc oxide transistors by employing a sandwiched structure with indium oxide
TWI565080B (zh) 薄膜電晶體的製作方法
TWI467774B (zh) 薄膜電晶體結構及其製造方法
JP2014082424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees