TW201214429A - Memory element and memory device - Google Patents

Memory element and memory device Download PDF

Info

Publication number
TW201214429A
TW201214429A TW100129466A TW100129466A TW201214429A TW 201214429 A TW201214429 A TW 201214429A TW 100129466 A TW100129466 A TW 100129466A TW 100129466 A TW100129466 A TW 100129466A TW 201214429 A TW201214429 A TW 201214429A
Authority
TW
Taiwan
Prior art keywords
layer
memory
magnetization
memory element
magnetic
Prior art date
Application number
TW100129466A
Other languages
English (en)
Other versions
TWI482152B (zh
Inventor
Kazutaka Yamane
Masanori Hosomi
Hiroyuki Ohmori
Kazuhiro Bessho
Yutaka Higo
Hiroyuki Uchida
Tetsuya Asayama
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201214429A publication Critical patent/TW201214429A/zh
Application granted granted Critical
Publication of TWI482152B publication Critical patent/TWI482152B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Description

201214429 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種包含將強磁性層之磁性狀態記憶作為 資訊之記憶層、及磁化之方向經固定之磁化固定層，且藉 . 由電流之流動使記憶層之磁化之方向變化之記憶元件及具 備該記憶元件之記憶裝置。 【先前技術】 在計算機等之資訊機器中，作為記憶體，動作高速且高 密度之DRAM被廣泛使用》 但，DRAM為切斷電源則資訊消失之揮發性記憶體，故 期望有資訊不會消失之非揮發性記憶體。 又，作為非揮發性記憶體之候補，以磁性體之磁化來記 錄資訊之磁阻式隨機存取記憶體（MRAM)日益受到關注、 開發。 MRAM係使電流分別流經大致正交之2種類之位址配線 (字元線、位元線），根據自各位址配線產生之電流磁場， 反轉處於位址配線之交點之磁性記憶元件的磁性層之磁化 而進行資訊之記錄者。 • 圖10係顯示一般之MRAM之模式圖（立體圖）。 在由石夕基板等之半導體基體11〇之元件分離層1〇2所分離 之部分’分別形成有構成用以選擇各記憶胞之選擇用電晶 體之汲極區域108、源極區域107，及閘極電極1〇ι。 又’於閘極電極1〇1之上方，設置有於圖中前後方向延 伸之字元線105。 156442.doc 201214429 汲極區域108係對圖中左右之選擇用電晶體共用地形 成’於該汲極區域108連接有配線1〇9。 且，在字元線105與配置於上方、於圖中左右方向延伸 之位元線1〇6之間，配置有具有反轉磁化之方向之記憶層 之磁性記憶7G件103 »該磁性記憶元件1〇3藉由例如磁性穿 隧接面元件（MTJ元件）而構成。 再者，磁性记憶元件103介隔水平方向之旁路線丨丨丨及上 下方向之接觸層104而電性連接於源極區域丨。 藉由使電流分別流經字元線105及位元線1〇6，將電流磁 場施加於磁性記憶元件103，藉此，可反轉磁性記憶元件 103之s己憶層之磁化之方向’進行資訊之記錄。 且，在MRAM等之磁性記憶體中，為穩定保持所記錄之 資訊，記錄資訊之磁性層（記憶層）有必要具有一定的保磁 力。 另一方面，為覆寫經記錄之資訊，必須使某種程度之電 流流經位址配線。 然而，隨著構成MRAM之元件之微細化，位址配線亦變 細’故逐漸無法使充分之電流電過。 因此，作為可以更少之電流反轉磁化之構成，利用根據 自旋注入之磁化反轉之構成的記憶體日益受到關注（例 如，參照專利文獻1、2、4，非專利文獻1、2)。 所謂根據自旋注入之磁化反轉，是指將通過磁性體之中 而經自旋極化之電子注入其他之磁性體，藉此於其他之磁 性體中引起磁化反轉者。 156442.doc 201214429 例如，相對於巨磁阻元件（gmr元件）或磁性穿隧接面元 件（MTJ元件），藉由於該膜面於垂直方向流動電流，可反 轉該等元件之至少一部分之磁性層的磁化之方向。 且’根據自旋注入之磁化反轉，具有即使元件微細化仍 無需增加電流而可實現磁化反轉之優點。 圖11及圖12係顯示上述之利用根據自旋注入之磁化反轉 之構成的記憶裝置之模式圖。圖11為立體圖，圖12為剖面 圖。 在由矽基板等之半導體基體60之元件分離層52所分離之 部分’分別形成有構成用以選擇各記憶胞之選擇用電晶體 之沒極區域58、源極區域57，及閘極電極5丨。其中，閘極 電極51兼作於圖7中前後方向延伸之字元線。 没極區域58係對圖11中左右之選擇用電晶體共用地形 成，於該没極區域5 8連接有配線5 9。 且，在源極區域57與配置於上方、於圖u中左右方向延 伸之位兀線56之間，配置有具有藉由自旋注入反轉磁化之 方向之記憶層之記憶元件5 3。 該記憶元件53 #由例如磁性穿隧接面元件（MTJ元件）而 構成。5己憶元件53具有2層之磁性層61、62。該2層之磁性 層61、62中，一方之磁性層設為磁化之方向固定之磁化固 定層，另一方之磁性層設為磁化之方向會變化之磁化自由 層，即記憶層》 又°己隐元件53係介隔上下之接觸層54而分別連接於位 元線56與源極區域57。藉此，使電流流經記憶元件η，根 156442.doc 201214429 據自旋注入可反轉記憶層之磁化之方向。 利用根據如此之自旋注入之磁化反轉之構成的記憶裝置 之情形，與圖10所示之一般性的MRAM相比較，可簡化器 件構造，故亦具有可實現高密度化之特徵。 又，與根據外部磁場進行磁化反轉之一般性的MRAM相 比，藉由利用根據自旋注入之磁化反轉，具有即使元件之 微細化不斷進展，寫入之電流仍不會增大之優點。 [先前技術文獻] [專利文獻] [專利文獻1]日本特開2003-17782號公報 [專利文獻2]美國專利第6256223號明細書 [專利文獻3]美國專利公開2005-0184839 A1 [專利文獻4]日本特開2008-2273 88號公報 [非專利文獻] [非專利文獻 1] PHYs. Rev· B，54· 9353 (1996) [非專利文獻2] J. Magn_ Mat.，159, LI (1996) [非專利文獻 3] F. J. Albert et al.，Appl. Phy. Lett.，77, 3809 (2000) [非專利文獻 4] Nature Materials·, 5，210 (2006) 【發明内容】 [發明所欲解決之問題] 然而，MRAM之情形，與記憶元件另行設置寫入配線 (字元線及位元線），電流流經寫入配線而產生電流磁場， 藉此進行資訊之寫入（記錄）。故，可使寫入所需之電流量 156442.doc 201214429 充分流經寫入配線。 另一方面’在利用根據自旋注入之磁化反轉之構成的―己 憶裝置中，必須藉由流經記憶元件之電流進行自旋注入， 使記憶層之磁化之方向反轉。 且，由於以如此方式直接使電流流經記憶元件而進行資 讯之寫入（記錄），為選擇進行寫入之記憶胞，故將記情元 件與選擇電晶體連接而構成記憶胞。該情形下，流經記愫 元件之電流會被限制為可流經選擇電晶體之電流（選擇電 晶體之飽和電流）之大小。 因此必須以選擇電晶體之飽和電流以下之電流進行寫 入，而有必要改善自旋注入之效率，減低流經記憶元件之 電流。 4 又’為放大讀出信號’有必要確保較大之磁性電阻變化 率’為此，以接於記憶層之兩側之中間層作為隨道絕緣層 (隧道阻檔層）之記憶元件之構成較有效果。 曰 如此將随道絕緣層用作中間層之情形時，為防止隧道絕 緣層遭絕緣破壞’流經記憶元件之電流量有所限制。從該 觀點來看’有必要抑制自旋注入時之電流。 要降低該電流值，由於該電流值與記憶層之膜厚成比 例’且與記憶層之飽和磁化為平方之比例，故可知只要調 節該等（膜厚及飽和磁化）即可（例如，參照非專利文㈣。 而在例如專利文獻3中揭示若減低記錄材料之磁化量 (Ms)，則可減低電流值。 然而’另-方面，若不能藉由電流記憶經寫入之資訊， 156442.doc 201214429 則不能成為非揮發性記憶體。即，有必要確保相對於記憶 層之熱起伏之穩定性（熱穩定性）。 利用根據自旋注入之磁化反轉的記憶元件之情形，與先 刖之MRAM相比較，由於記憶層之體積變小，故若單純地 考量’有熱穩定性降低之趨向。 若未確保記憶層之熱穩定性，則經反轉之磁化之方向會 因熱而再反轉’導致寫入錯誤。 且’在利用根據自旋注入之磁化反轉之記憶元件之大容 i化有所進展之情形下，由於記錄元件之體積進一步變 小，故熱穩定性之確保成為重要課題。 因此在利用根據自旋注入而磁化反轉之記憶元件中， 熱穩定性為非常重要之特性。 因此，為使根據自旋注入而使記憶層之磁化之方向反轉 之構成的記憶元件能夠作為記憶體而存在，有必要將根據 自旋注入而磁化反轉所需之電流減低至電晶體之飽和電流 以下，且，有必要確保可靠保持經寫入之資訊之熱穩定 性。 汝上為減低根據自旋注入之磁化反轉所需之電流，可 考慮減低記憶層之飽和磁化量仏或薄化記憶層。例如，如 上述之專利文獻3所述，使用飽和磁化量Ms較低之材料作 為》己It層之材料為有效。然而，如此單純使用飽和磁化量
Ms較低之材料之情形下’無法確保可靠保持資訊之熱穩定 性。 因此，本發明之目的係提供一種無需增大寫入電流、可 156442.doc 201214429 改善熱穩定性之記憶元件，及具有該記憶元件之記憶裝 置。再者，本發明之目的亦在於提供一種即使在構成記憶 層之磁性材料經350度以上之熱處理之情形下仍特性優越 之記憶元件。 ' [解決問題之技術手段] 本發明之記憶元件’包含：於膜面具有垂直磁化，且磁 化之方向對應於資訊而變化之記憶層；於成為記憶於上述 記憶層之資訊之基準之膜面具有垂直磁化之磁化固定層； 及由設置於上述記憶層與上述磁化固定層之間的非磁性體 而成之絕緣層。且該記憶元件藉由於包含上述記憶層、上 述絕緣|、上述磁化固定層之層構造之積層方向注入經自 旋極化之電子，使上述記憶層之磁化之方向變化，而對上 述記憶層進行資訊之記錄，且，上述記憶層所受之有效之 反磁％之大小，小於上述記憶層之飽和磁化量。 又’構成上述記憶層之強磁性層材料為c〇_Fe_B。 該情形時’上述Co-Fe-B之組成設為（C〇x_Fey)1()()_z_Bz， 其中，〇各 Coxg 40，60$ Fey$ _ , 0<Βζ$ 3〇。 或，上述Co-Fe-B之組成為（c〇x-Fey)i〇〇 z_Bz，其中， • C〇x$ 40，60$ Fey$ 1〇〇，2〇<BzS 40。 . 本發明之5己憶裝置具備藉由磁性體之磁化狀態而保持資 汛之C憶兀件，及相互交叉之2種類之配線，且記憶元件 為上述本發明之記憶元件之構成’於2種類之配線之間配 置記憶元件’經由該等2種類之配線，於記憶元件中流通 積層方向之電流，而被注入經自旋極化之電子。 156442.doc 201214429 根據上述之本發明之記憶元件之構成，其包含藉由磁性 體之磁化狀態而保持資訊之記憶層，相對於該記憶層，介 隔中間層设有磁化固定層，中間層包含絕緣體，藉由於積 層方向注入經自旋極化之電子，使記憶層之磁化之方向變 化，而對§己憶層進行資訊之記錄，故藉由於積層方向流通 電流而注入經自旋極化之電子，可進行資訊之記錄。 且’藉由圮憶層所受之有效之反磁場之大小小於記憶層 之飽和磁化4 ’則記憶層所受之反磁場降低，可減低反轉 6己憶層之磁化之方向所需之寫入電流量。 另方面’為了即使不減低記憶層之飽和磁化量仍可減 低寫入電流量’可將記憶層之飽和磁化量設為充分之量， 而充分確保記憶層之熱穩定性。 特別是本發明之記憶元件，其記憶層及磁化固定層於膜 面具有垂直磁化。相較於具有面内磁異向性者，具有垂直 磁異向性者較為適合低電力化、大容量化。理由在於，垂 直磁化者於自旋轉矩磁化反轉時所應超越之能量障壁較 低’又’藉由具有垂直磁化膜之高磁異向性記憶層之資訊 保持之熱穩定性較為有利之故。 又’根據上述之本發明之記憶裝置之構成，於2種類之 配線之間配置記憶元件’經由該等2種類之配線於記憶元 件中流通積層方向之電流，而注入經自旋極化之電子，藉 此’經由2種類之配線，使電流流經記憶元件之積層方 向，可進行藉由自旋注入之資訊之記錄。 又’由於即使不減低記憶層之飽和磁化量仍可減低記憶 156442.doc •10- 201214429 元件之寫入電流量，故可穩定保持記錄於記憶元件之資 訊’且減低記憶裝置之消耗電力。 [發明之效果] 根據本發明，即使不減低記憶層之飽和磁化量仍可減低 • §己憶元件之寫入電流量，故可充分確保資訊保持能力即熱 • 穩定性’而構成特性平衡優越之記憶元件。藉此，可消除 動作錯誤，充分獲得記憶元件之動作裕度。 又’若設構成記憶層之強磁性層材料為Co-Fe-B，且Cope B 之組 成為 （Cox-Fey)100.z-Bz ’ 其中， 〇$ c〇x$ 40 ， 60= Fey$ 1〇〇，〇<Bzg 30，尤其適於形·成垂直磁化之記憶 層。 再者，當考慮熱處理溫度為350。〇〜45〇t左右之比較高 溫之情形時，c〇-Fe-B之組成若設為（c〇x_Fey)in，: 中，0SC〇x$40，6(^Fe^1〇〇，2〇<Bj4〇，則構成記 憶層之強磁性層材料即使在高溫熱處理下仍顯示高磁 阻效應，較為適宜。 藉由上述，可實現穩定動作且可靠性高之記憶裝置。 又’可減低寫人電流，減低對記憶元件進行寫 耗電力。 ％的消 因此，可減低記憶裝置整體之消耗電力。 【實施方式】 以下，以如下之順序兹說明本發明之實施形態。 < 1 ·貫施形悲之記憶元件之概要> <2·第1實施形態之構成> 156442.doc • 11 · 201214429 <3.第1實施形態相關之實驗> <4.第2實施形態之構成> <5 ·第2實施形態相關之實驗> < 6.變形例> < 1.實施形態之記憶元件之概要> 首先，就發明之實施形態之記憶元件之概要進行說明。 本發明之實施形態係根據上述之自旋注心反轉記憶元 件之圮憶層之磁化之方向，而進行資訊之記錄者。 記憶層係由強磁性層等之磁性體構成，藉由磁性體之磁 化狀態（磁化之方向）而保持資訊者。 細節將予以後述，記憶元件具備設為例如圖2所示之一 例之層構造、作為至少2層之磁性層之記憶層17，及磁化 固定層15 ;又，具備作為該2層之磁性層之間之中間層之 絕緣層16(隧道絕緣層）。 記憶層17於膜面具有垂直磁化，對應於資訊而改變磁化 之方向》 磁化固定層15於作為記憶於記憶層17之資訊之基準之膜 面具有垂直磁化。 絕緣層16為非磁性體，設置於記憶層17與磁化固定層15 之間。 且，藉由於具有記憶層17、絕緣層16及磁化固定層15之 層構造之積層方向注入經自旋極化之電子，使記憶層丨7之 磁化之方向變化，而對記憶層17進行資訊之記錄。 根據自旋注入而使磁性層（記憶層17)之磁化之方向反轉 156442.doc 12 201214429 之基本動作’係對包含巨磁阻元件（GMR元件）或隧道磁阻 元件（MTJ元件）之記憶元件，於垂直於其膜面之方向，使 某臨限值以上之電流流動者。此時，電流之極性（方向）依 存於反轉之磁化之方向。 若流通絕對值小於該臨限值之電流之情形時，不會產生 磁化反轉。 根據自旋注入而使磁性層之磁化之方向反轉時，所需電 流之臨限值Ic一般以下式表示：
Ic=A a Ms.V.Hd/2ri。 此處，A為常數，a為自旋制動常數，η為自旋注入效 率’ Ms為飽和磁化量’ ν為記憶層之體積，Hd為有效之反 磁場。 如該式所表示，藉由控制磁性層之體積V、磁性層之飽 和磁化Ms、自旋注入效率η、自旋制動常數a，可任意設 定電流之臨限值。 又，嚴格說來，根據自旋轉矩磁化反轉使磁性層之磁化 之方向反轉時，所需之電流之臨限值Ic會因磁性層之磁化 容易軸為面内方向或垂直方向而不同。 本貫％形態之記憶元件為垂直磁化型，若將先前之面内 磁化型之記憶元件之情形下反轉磁性層之磁化之方向之反 轉電流設為Ic_para，則 自同方向反轉至逆方向（又，所謂同方向、逆方向，即 乂磁化固疋層之磁化方向為基準而言之記憶層之磁化方 向）之情形時， 156442.doc 201214429
Ic_para=(A-a-Ms·V/g(0)/P)(Hk+2mMs)， 自逆方向反轉至同方向之情形時，
Ic_para=-(A.a-Ms·V/g(7c)/P)(Hk+2wMs)。 另一方面，若將如本例之垂直磁化型之記憶元件之反轉 電流設為Ic_perp，則自同方向反轉至逆方向之情形時，
Ic_perp=(A-a.Ms.V/g(0)/P)(Hk-4KMs)， 自逆方向反轉至同方向之情形時，
Ic_perp=-(A·a.Ms.V/g(Tt)/P)(Hk-4KMs)。 其中，A為常數，a為阻尼常數，Ms為飽和磁化，V為元 件體積，P為自旋分極率，g(〇)、g(7T)分別對應於同方向 時、逆方向時自旋轉矩傳達至對方之磁性層的效率之係 數，Hk為磁異向性（參照非專利文獻4)。 在上述各式中，若比較垂直磁化型之情形之（Hk-kMs) 與面内磁化型之情形之（Hk+2aMs)，可理解垂直磁化型較 低記錄電流化為適宜。 本例之記憶元件係根據穿隧磁阻效應下之電阻之差而進 行資訊之讀出。即，穿隧磁阻效應較大之情形時，輸出亦 較大。穿隧磁阻效應TMR係使用自旋分極率：P以下式（1) 表示。 [數1] ΡΆ TMR(%)= \-ΡλΡ2 xlOO 式（1) 此處，Pi為固定層之自旋分極率，P2為記錄層之自旋分 極率。式（1)中，自旋分極率較大之時，可知TMR增大。 156442.doc -14· 201214429 且，根據與反轉電流之式之比較，亦可知低電流化與高 輸出化（=高TMR化）為兩立關係。 本實施形態中，構成具有可藉由磁化狀態而保持資訊之 磁性層（s己憶層17)與磁化之方向固定之磁化固定層丨5之記 憶元件。 為了此夠作為記憶體而存在，必須可保持經寫入之資 訊。作為保持資訊之能力之指標，以熱穩定性之指標 △(=KV/kBT)之值來判斷。該a以下述式（2)表示： [數2] △=KV/kBT=Ms.V.Hk.(l/2 kBT) 式（2) 此處，Hk為有效之異向性磁場，kB為波茲曼常數，τ為 溫度，Ms為飽和磁化量，v為記憶層之體積。 有效之異向性磁場Hk ’受到形狀磁性異向性、感應磁性 異向性、結晶磁性異向性等之影響，在假定單磁區之同調 低電壓模型之情形時，等同於保磁力。 熱穩定性之指標△與電流之臨限值Ic，多為互償之關 係。因此，為維持記憶特性，常有該等之兩立之問題。 使3己憶層17之磁化狀態變化之電流之臨限值，實際上於 例如記憶層17之厚度為2 nm、平面圖案為100 nmxl5〇 nm 之大致橢圓形之TMR元件中，+側之臨限值+Ic=+〇 5 mA，_側之臨限值_ic=_〇 3 mA ,此時之電流密度約為 3.5xl06 A/cm2。該等數值與上述之Ic之式（Ic_para之式）大 致^致。 與此相對，在藉由電流磁場進行磁化反轉之通常之 156442.doc -15· 201214429 MRAM中’寫入電流需為數mA以上。 因此’可知在根據自旋注入進行磁化反轉之情形時，如 上所述，由於寫入電流之臨限值充分小，故對於積體電路 之消耗電力之減低有效。 又’由於不需要通常之MRAM所需之電流磁場產生用之 配線（圖10之配線1 〇5)，故在集成度上亦較通常之河^^河有 利。 且，根據自旋注入進行磁化反轉之情形時，由於是直接 將電流流經記憶元件而進行資訊之寫入（記錄），故為了選 擇所要進行寫入之記憶胞，將記憶元件與選擇電晶體連接 而構成記憶胞。 該If形下，流經記憶元件之電流，由可於選擇電晶體中 流動之電流（選擇電晶體之飽和電流）之大小所限制。 為將根據自旋注入之磁化反轉之電流之臨限值減小至較 選擇電晶體之飽和電流更小，根據上述Ic之式，可知減少 s己憶層1 7之飽和磁化量Ms即可。 但，單純減少飽和磁化量Ms之情形（例如，專利文獻3) 時，明顯有損於記憶層17之熱穩定性，而無法發揮作為記 憶體之功能。 為構成記憶體，有必要使熱穩定性之指標△成為某種程 度以上之大小。 ' 因此，本申請案之發明者等進行各種討論而得出以下結 淪.作為構成記憶層17之強磁性層，藉由選定例如c〇-Fe_ B之組成’使記憶層i 7所受之有效之反磁場（Meffective)^ 156442.doc 201214429 大小’小於記憶層17之飽和磁化量Ms。 藉由使用上述之強磁性材料，成為記憶層丨7所受之有效 之反磁場之大小小於記憶層Π之飽和磁化量Ms之構成。 藉此’由於可縮小記憶層17所受之反磁場，故可無損由 式（2)表示之熱穩定性△，而獲得減低由上述Ic之式表示之 電流之臨限值Ic的效果。 再者，發明者們發現，在上述之經選定之C〇_Fe_B組成 内之有限之組成範圍内’ Co-Fe-B於膜面垂直方向磁化， 藉此，即使在可實現Gbit級之容量之極微小記錄元件中， 仍可確保充分之熱穩定性。 因此，可形成可以在Gbit級之自旋注入型磁化反轉記憶 體中保持熱穩定性之狀態下以低電流寫入資訊之穩定之記 憶體。 本實施形態中，設為記憶層17所受之有效之反磁場之大 小小於記憶層17之飽和磁化量Ms之構成，即，使記憶層17 之有效之反磁場之大小相對於飽和磁化量Ms之比值小於 1 ° 再者’考慮選擇電晶體之飽和電流值，使用包含絕緣體 之隧道絕緣層（絕緣層16)作為記憶層17與磁化固定層15之 間之非磁性的中間層，而構成磁性穿隧接面（MTJ)元件。 其理由在於，與使用非磁性導電層構成巨磁阻效應 (GMR)元件之情形相比，藉由使用隧道絕緣層而構成磁性 穿隧接面（MTJ)元件，可擴大磁性電阻變化率（MR比），可 增大讀出信號強度之故》 156442.doc •17- 201214429 且’特別是作為該隧道絕緣層16之材料，藉由使用氧化 鎂（Mg〇)，較先前一般使用氧化鋁之情形，可擴大磁性電 阻變化率（MR比）。 又’一般而言，自旋注入效率依賴於MR比，MR比越 大’自旋注入效率越高’可減低磁化反轉電流密度。 因此’藉由將氧化鎂使用作為中間層即隧道絕緣層16之 材料’同時使用上述之記憶層17，可減低根據自旋注入之 寫入臨限值電流，可以較小之電流進行資訊之寫入（記 錄）。又，可增大讀出信號強度。 藉此’可確保MR比（TMR比）’減低根據自旋注入之寫入 臨限值電流’而可以較小之電流進行資訊之寫入（記錄）。 又’可增大讀出信號強度。 如此以氧化鎂（MgO)膜形成隧道絕緣層16之情形時，較 期望MgO膜結晶化，於〇〇 1方向維持結晶配向性。 又’本實施形態中，記憶層17與磁化固定層15之間之中 間層（隧道絕緣層16)，除了設為包含氧化鎮之構成之外， 亦可使用例如氧化銘、IL化銘、Si02、Bi2〇3、MgF2、 CaF、SrTi02、AlLa03、A1-N-0等之各種之絕緣體、介電 質、半導體而構成。 隧道絕緣層16之面積電阻值’從獲得根據自旋注入而使 記憶層17之磁化之方向反轉所需之電流密度之觀點來看， 有必要控制在數十Ωμπι2左右以下。 且，在包含MgO膜之隨道絕緣層16中，為將面積電阻值 設為上述之範圍，有必要將MgO膜之膜厚設定在1.5 nm以 156442.doc -18 - 201214429 又，為可以較小之電流容易地反轉記憶層17之磁化之方 向，期望縮小記憶元件。 因此，記憶元件之面積較好設為〇.〇1 μηι2以下。 又’本實施形態申之記憶層17亦可直接積層其他不同組 成之強磁性層。又，可積層強磁性層與軟磁性層，亦可介 隔軟磁性層或非磁性層而積層複數層之強磁性層。如此積 層之情形下，仍可獲得本發明所言之效果。 特別是介隔非磁性層而積層複數層之強磁性層之構成 時’由於可調整強磁性層之層間之相互作用之強度，故即 使記憶元件之大小為亞微来以下，仍可獲得抑制磁化反轉 電流使其不增大之效果。作為該情形之非磁性層之材料， 可使用 Ru、Os、Re、Ir、Au、Ag、Cu、Α卜 Bi、Si、Β、 C、Cr、Ta、Pd、Pt、Zi·、Hf、W、Mo、Nb 或該等之合 金。 磁化固定層15及記憶層17較好為具有一方向之異向性。 又’磁化固定層15及記憶層各自之膜厚，宜為ο」 nm~30 nm ° 記憶兀件之其他之構成，可設為與根據自旋注入而記錄 資訊之記憶元件之先前周知之構成相同。 磁化固定層15,可僅藉由強磁性層，或藉由利用反強磁 性層與強磁性層之反強磁性接合，而設為其磁化之方向固 定之構成。 又，磁化固定層15可設為包含單層之強磁性層之構成， 156442.doc -19- 201214429 或介隔非磁性層而積層複數層之強磁性層之積層鐵磁釘紮 構造。 作為構成積層鐵磁釘紮構造之磁化固定層15之強磁性層 之材料’可使用Co ' CoFe、CoFeB等。又，作為非磁性層 之材料，可使用Ru、Re、Ir、Os等。 作為反強磁性層之材料，可舉出FeMn合金、PtMn合 金、PtCrMn合金、NiMn合金、irMn合金、NiO、Fe2〇3 等 之磁性體》 又’於該等之磁性體中，添加Ag、Cu、Au、Al、Si、
Bi、Ta、B、C、Ο、N、Pd、Pt、Zr、Hf、Ir、W、Mo、
Nb等之非磁性元素，可調整磁性特性，或亦可調整此外之 結晶構造、結晶性、物質之穩定性等之各種物性。 又’記憶元件之膜構成’無論為記憶層17配置於磁化固 定層15之上側之構成，或為配置於下側之構成，都毫無問 題。再者，若為磁化固定層15存在於記憶層π之上下之所 謂雙重構造亦毫無問題。 又’作為讀出記錄於記憶元件之記憶層17之資訊之方 法’係介隔薄絕緣膜於記憶元件之記憶層17上設置作為資 訊之基準之磁性層，而藉由介隔絕緣層16流動之強磁性穿 随電流予以讀出，亦可藉由磁阻效應予以讀出。 <2.第1實施形態之構成> 繼而’就本發明之第1實施形態之具體構成進行說明。 圖1係顯示作為本發明之一實施形態之記憶裝置之概略 構成圖（立體圖）。 156442.doc •20· 201214429 該記憶裝置係於互相正交之2種類之位址配線（例如字元 線與位元線）之交點附近，配置可以磁化狀態保持資訊之 記憶元件3而成。 即’在由矽基板等之半導體基體1〇之元件分離層2所分 離之部分，分別形成有構成用以選擇各記憶胞之選擇用電 晶體之汲極區域8、源極區域7，及閘極電極1。其中，閘 極電極1兼作於圖中前後方向延伸之一方之位址配線（例如 字元線）。 汲極區域8係對圖中左右之選擇用電晶體共用地形成， 於該沒極區域8連接有配線9。 且，在源極區域7與配置於上方之於圖中左右方向延伸 之另一方之位址配線（例如位元線之間，配置有記憶元件 3。邊記憶兀件3具有包含藉由自旋注入而反轉磁化之方向 之強磁性層之記憶層。 又，該記憶元件3配置於2種類之位址配線丨、6之交點附 近。 該記憶元件3分別介隔上下之接觸層4而連接於位元線6 與源極區域7。 藉此，經由2種類之位址配線丨、6，將上下方向之電流 机’、’呈圯隐元件3，可藉由自旋注入而使記憶層之磁化之方 向反轉。 又，圖2係顯示本實施形態之記憶裝置之記憶元件3之剖 面圖。 如圖2所示，該記憶元件3自下層側起依序積層有基底層 156442.doc -21· 201214429 14、磁化固定層15、絕緣層16、記憶層17、上覆層18。 該情形下，對於藉由自旋注入而反轉磁化M17之方向之 記憶層17,於下層設置磁化固定層15。 在自旋注入型磁化反轉記憶體中，依據記憶層17之磁化 M17與磁化固定層15之磁化M15之相對角度來規定資訊之 「0」、「1」。 在記憶層17與磁化固定層15之間，設置作為隧道阻擋層 (隧道絕緣層）之絕緣層16 ’藉由記憶層17與磁化固定層 15，構成MTJ元件。 又，於磁化固定層15之下形成有基底層14，記憶層17之 上形成有上覆層18。 a己憶層17係由具有磁化M17之方向於層面垂直方向自由 變化之磁矩之強磁性體構成。磁化固定層15係由具有磁化 M15於膜面垂直方向固定之磁矩之強磁性體構成。 資訊之記憶係根據具有一抽異向性之記憶層丨7之磁化之 方向進行。寫入係藉由於膜面垂直方向施加電流，引起自 旋轉矩磁化反轉而進行。如此，相對於藉由自旋注入而反 轉磁化之方向之記憶層17，於下層設置磁化固定層15，作 為記憶層14之記憶資訊（磁化方向）之基準。 本實施形態中，使用Co-Fe-B作為記憶層17、磁化固定 層15。 特別是，該Co-Fe-B之組成設為（C〇x_Fey)i〇〇 z_Bz，其中 0SCox$40，60SFey$100，〇<Βζ$30。 由於磁化固定層15為資訊之基準，故磁化之方向不可藉 156442.doc •22- 201214429 由記錄或讀出而變化，但不必非得固定於特定之方向，只 要將保磁力設為大於記憶層17、增厚膜厚，或增大磁性阻 尼常數使其較記憶層17更不易變動即可。 固定磁化之情形時，可蚀ptM τ A/Γ松 ^ J使PtMn、IrMn等之反強磁性體
• 接觸磁化固定層15，或亦可介楚A 之非磁性體使接觸該 • 冑反強磁性體之磁性體磁性結合，而間接固μ化固定層 15 » 在本實施形態中，其特徵尤其在於調整記憶元件3之記 憶層17之組成，以使記憶層17所受之有效之反磁場之大小 小於5己憶層17之飽和磁化量。 即，如上所述，選定記憶層17之強磁性材料c〇_Fe_B組 成，減小記憶層17所受之有效之反磁場之大小，使其小於 …記憶層17之飽和磁化量Ms。 再者，在本實施形態中，將作為中間層之絕緣層16設為 氧化鎂層之情形時’可提高磁性電阻變化率（MR比）。 如此藉由提高MR比，可提高自旋注入之效率，減低反 轉記憶層17之磁化Ml之方向所需之電流密度。 本實施形態之記憶元件3可藉由如下方式製造：於真空 裝置内連續形成基底層14至上覆層18，其後藉由钱刻等之 加工而形成記憶元件3之圖案。 根據上述之本實施形態’由於記憶元件3之記憶層17以 使記憶層17所受之有效之反磁場之大小小於記憶層17之飽 和磁化量Ms之方式構成，故記憶層π所受之反磁場降低， 可減低反轉記憶層1 7之磁化Μ17之方向所需之寫入電流 156442.doc -23- 201214429 量0 ’由於即使不減低記憶層17之飽和磁化量Ms '減低寫人電流量’故以記憶層i7之飽和磁化量Ms為充 刀之里’可充分確保記憶層17之熱穩定性。 如此’由於可充分確保資訊保持能力即熱穩定性，故可 構成特性平衡優越之記憶元件3。 藉此，可消除動作錯誤，充分獲得記憶元件3之動作裕 度，可使記憶元件3穩定動作。 因此，可貫現穩定動作、可靠性高之記憶裝置。 又，可減低寫入電流，而減低對記憶元件3進行寫入時 之消耗電力。 因此，可減低根據本實施形態之記憶元件3構成記憶胞 之記憶裝置整體之消耗電力。 因此可貫現資讥保持特性優越、穩定動作之高可靠性 之記憶裝置，且可減低具備記憶元件3之記憶裝置之消耗 電力》 又，具備圖2所示之記憶元件3、且為圖丨所示之構成之 s己憶裝置，於製造s己憶裝置時，具有可應用一般之半導體 MOS形成製程之優點》 因此，本實施形態之纪憶裝置，可作為通用之記憶體而 應用。 <3.第1實施形態相關之實驗> 此處’在本實施形態之記憶元件之構成令，藉由具體選 定構成記憶層17之強磁性層之材料’調整記憶層所受之有 156442.doc -24- 201214429 效之反磁場之大小，製作出記憶元件之試料，並調查其特 性。 如圖1所示，在實際的記憶裝置中，除記憶元件3以外亦 存在切換用之半導體電路等，但此處以調查記憶層17之磁 化反轉特性為目的，根據僅形成記憶元件之晶圓進行討 論。 [實驗1] 於厚度0.725 mm之矽基板上形成厚度30〇 nm之熱氧化 膜’於其上形成圖2所示之構成之記憶元件3。 具體而言’於圖2所示之構成之記憶元件3中，如圖3所 示選定各層之材料及膜厚。 •基底層14 :膜厚i〇nmtTa膜與膜厚25nm之RU膜之積層膜 •磁化固定層15:膜厚2.5 nm之CoFeB膜 •隧道絕緣層16 :膜厚0.9 nm之氧化鎂膜 •記憶層17 :與磁化固定層相同組成之CoFeB膜 •上覆層18 :膜厚3 nm之Ta膜、膜厚3 nm之Ru膜、及膜厚 3 nm之Ta膜之積層膜 如此選定各層，又於基底層14與矽基板之間設置未圖示 之膜厚100 nm之Cu膜（成為後述之字元線者）。 上述膜構成中，記憶層17之強磁性層之材質設為Co-Fe-B之3元系合金，將強磁性層之膜厚固定為2.0 nm。 包含氧化鎂膜而成之絕緣層16以外之各層，係利用DC 磁控激渡法成膜。 包含氧化鎂（MgO)膜而成之絕緣層16 ’係使用RF磁控濺 156442.doc -25· 201214429 渡法成骐》 再者，圮憶7G件3之各層經成膜之後，於磁場熱處理爐 中進行加熱處理。 ^後’利用光微影遮蔽字元線部分之後’對字元線以外 之#刀之積層膜利fflAr電毁進行選擇敍刻，藉此形成字元 線（下部電極）。 此時’子7G線部分以外被钮刻至基板之深度5 nm為止。 其後，藉由電子束描繪裝置形成記憶元件3之圖案之遮 罩’對積層膜進行選擇触刻，形成記憶元件3。言己憶元件3 部分以外被蝕刻至字元線之(^層正上方為止。 又’對於特性評估用之記憶元件，為了產生磁化反轉所 需之自旋轉矩，有必要使充分之電流流經記憶元件，故有 必2抑制隧道絕緣層之電阻值。因此，將記憶元件3之圖 案設為短轴0.09 μηιχ長軸〇18 μηι之循圓形狀使記憶元 件3之面積電阻值⑷μιη2)成為2〇 。 之後，將S己憶7C件3部分以外藉由厚度1〇〇 nm左右之 Α1ζ〇3之濺渡予以絕緣。 其後，使用光微影形成成為上部電極之位元線及測量用 之接點。 以此’製作出記憶元件3之試料。 且，藉由上述之製造方法’分別改變記憶層17之強磁性 層之Co-Fe-B合金之組成，製作出記憶元件3之各試料。
Co-Fe-B合金之組成係將CoFe* B之組成比（原子％)固定 為80 . 20，使CoFe甲之Co之組成比χ(原子％)變化為9〇%、 I56442.doc •26· 201214429 80% ' 70% ' 60% ' 50% ' 40% ' 30% > 20% ' 10%、0〇/〇 ° 以上，對製成之記憶元件3之各試料，分別以如下方式 進行特性之評估。 在測量之前，由於可以使反轉電流之正方向與負方向之 值對稱之方式進行控制，故構成為可以自外部對記憶元件 3賦予磁場。 又，施加於記憶元件3之電流設定為以絕緣層16不會破 壞之範圍内之1 V為上限。 (飽和磁化量之測量） 飽和磁化量Ms係利用使用試料振動型磁力計（Vibrating Sample Magnetometer)之 VSM測量來測量。 (有效之反磁場之測量） 作為有效之反磁場之測量用的試料，除上述記憶元件3 之試料之外，並製作如下試料：形成構成記憶元件3之各 層，且將其形成為20 mm X 20 mm見方之平面圖案。 且，根據FMR(Ferromagnetic Resonance :鐵磁共振）測 量，求出有效之反磁場之大小Meffective。 根據該FMR測量所要求取之相對任意之外部磁場Hex之 共鳴頻率fFMR，以下述之式（3)給定： [數3] fFMR=Y' ^7Meffective (Hk + Hex) 式（3) 此處，式（3)中之 Meffective 可以 4aMeffective=4KMs-H丄（Η丄為垂直於膜面之方向之異向性磁場）表示。 (反轉電流值及熱穩定性之測量） 156442.doc -27- 201214429 基於評估根據本實施形態之記憶元件3之寫入特性為目 的’進行反轉電流值之測量。 使10 ps至1 〇〇 ms之脈衝寬度之電流流經記憶元件3，測 量其後之記憶元件3之電阻值。 再者’使流經記憶元件3之電流量變化，求出該記憶元 件3之記憶層17之磁化M17之方向反轉之電流值。以將該 電流值之脈衝寬度依存性外插至脈衝寬度1 ns之值作為反 轉電流值。 又’反轉電流值之脈衝寬度依存性之傾向，係對應於記 憶元件3之上述之熱穩定性之指標（△)。反轉電流值越是不 隨脈衝寬度產生變化（傾向較小），意味著越能電阻熱之擾 爲L 〇 且，為考慮記憶元件3之間之差異，製作20個左右之同 構成之§己憶元件3進行上述之測量，求出反轉電流值及 熱穩定性之指標A之平均值。 再者’自根據測量所得之反轉電流值之平均值、與記憶 元件3之平面圖案之面積，算出反轉電流密度Jc〇。 針對記憶元件3之各試料，將記憶層17iC〇—Fe_B合金之 組成、飽和磁化量Ms及有效之反磁場之大小Meffective之 測量結果’乃至於飽和磁化量與有效之反磁場之大小之比 Meffective/Ms顯示於圖i。此處，表i記載之記憶層”之 Co-Fe-B合金之Co量係以原子％表示。 156442.doc -28· 201214429 [表l]
Ms(emu/cc) MefFective(emu/cc) MefFective/Ms (C〇9〇Fei〇)8〇-B2〇 960 1210 1.26 (C〇8〇Fe2〇)8〇-B2〇 960 1010 1.05 (C〇7〇Fe3〇)8〇-B2〇 1040 900 0.87 (C〇6〇Fe4〇)8〇-B2〇 1200 830 0.69 (C〇5〇Fe5〇)8〇_B2〇 1300 690 0.53 (C〇4〇Fe6〇)8〇-B2〇 1300 500 0.38 (C〇3〇Fe7〇)8〇_B2〇 1260 390 0.31 (C〇2〇Fe8〇)8〇-B2〇 1230 360 0.29 (C〇i〇Fe9〇)8〇-B2〇 1200 345 0.29 Fe8〇-B2〇 1160 325 0.28 根據表1 ’（CoxFei〇〇_x)8〇B2〇之Co量χ為70%以下之情形 時，有效之反磁場之大小（Meffective)小於飽和磁化量 Ms，即，Co量χ為70%以下時之比Meffective/Ms為小於1.0 之值。 再者，可確認Co量χ越小，Meffective與Ms之差越大。 圖4顯示反轉電流值之測量結果，圖5顯示熱穩定性之指 標之測量結果。 圖4顯示記憶層17之Co-Fe-B合金之Co量x(CoFe中之含有 量；原子％)與自反轉電流量求得之反轉電流密度JcO之關 係。 圖5顯示記憶層17之Co-Fe-B合金之Co量（CoFe中之含有 量；原子％)與熱穩定性之指標Δ(Κν/1ίΒΤ)之關係。 根據圖4可知，隨著Co量χ變小，反轉電流密度JcO變 /Jn 0 其原由為，Co量X變小之情形時，雖飽和磁化量Ms增 加，但有效之反磁場Meffective變小，故兩者之積 (MsxMeffective)變小所致。 156442.doc -29- 201214429 根據圖5可知，隨著Co量χ變小，熱穩定性之指標 △(=KV/kBT)變大，若Co量X變小為某種程度以上，則熱穩 定性之指標△為較大之值而穩定。 此與自圖5所示之飽和磁化量Ms之測量結果、及根據式 (2)之熱穩定性之指標△與飽和磁化量Ms成比例而預想之變 化一致。 根據表1、圖4、圖5之結果可明瞭，有效之反磁場 Meffective小於飽和磁化量Ms的Co量χ為70%以下之組成 中，無需採用犧牲降低Ms之熱穩定性之手法，而可在保有 高穩定性之下減低反轉電流值jc〇。 [實驗2] 根據上述之[貫驗1]可知’（CoxFei〇()-x)8()B2()之情形時，以 Co量乂為70%以下之組成可保有高熱穩定性，且減低反轉 電流值JcO。 對此’[實驗 2]中使用（Co70Fe30)80BzA(Co80Fe20)80Bz 組成 之5己憶層17 ’調查B置z對於Co與Fe之比與Meffective/Ms 賦予如何之影響》試料之細節與[實驗1]相同。 表2中顯示（Cc^oFewhoo-zBz且B量z(原子％)設為5〜40%之 CoFeB合金之組成、飽和磁化量Ms及有效之反磁場之大小 Meffective之測量結果，以及飽和磁化量與有效之反磁場 之大小之比]Meffective/Ms。 又’表3中顯示（Co8〇Fe2〇)i〇〇-zBz之情形，且同樣顯示B量 z(原子％)設為5-40%之CoFeB合金之組成、飽和磁化量 Ms、有效之反磁場之大小Meffective，以及Meffective/Ms 156442.doc • 30- 201214429 比0 [表2]
Ms(emu/cc) Meffective(emu/ cc) Meffective/Ms (C〇7〇Fe3〇)95-B5 1310 1090 0.83 (C〇7〇Fe3〇)9〇-Bi〇 1250 1080 0.89 (C〇7〇Fe3〇)g〇-B2〇 1040 900 0.87 (C〇7〇Fe3〇)7〇-B3〇 820 730 0.89 (C〇7〇Fe3〇)6〇-B4〇 450 690 1.53 [表3]
Ms(emu/cc) Meffective(emu/cc) MefFective/Ms (C〇8〇Fe2〇)95-B5 1250 1280 1.02 (C〇8〇Fe2〇)9〇-Bi〇 1100 1140 1.04 (C〇8〇Fe2〇)8〇-B2〇 960 1010 1.05 (C〇8〇Fe2〇)7〇-B3〇 750 890 1.19 (C〇8〇Fe2〇)6〇-B4〇 430 690 1.60 根據表2之結果可確認，如（C〇7〇Fe3())lG()-zBz之情形，將
Co與Fe之比固定為70/30之情形時，在B量2=40原子％以外 之組成下，有效之反磁場Meffective小於飽和磁化量Ms。 根據表3之結果可確認’如（C〇8〇Fe2〇) 1 〇〇-zBz，將Co與Fe 之比固定為80/20之情形時，在任一之組成中，有效之反 磁場Meffective皆大於飽和磁化量Ms。 根據上述之表1〜3之結果可明瞭，只要B量z為30原子％ 以下之範圍，則飽和磁化量Ms與有效之反磁場Meffective 之大小關係由Co與Fe之比決定。 因此，記憶層17之有效之反磁場Meffective小於飽和磁 化量Ms之Co-Fe-B合金之組成為： (Cox-Fey)!。。—Z-BZ，其中 0$ Cox$ 70， 30$ Fey$ 100， 156442.doc -31 - 201214429 〇<BzS 30。 [實驗3] 假設Gbit級之自旋注入型磁化反轉記憶體中，記錄元件 之大小為1〇〇 Γπηφ以下。對此，在[實驗3]中，使用5〇 ηιηψ 之大小之記錄元件評估熱穩定性。
Co-Fe-B合金之組成係將〇〇以與Β之組成比（原子％)固定 為80:20，使C〇Fe中之Co之組成比乂（原子％)變化為9〇%、 80%、70%、60%、50%、40%、3 0%、20¼、ι〇%、0%。 元件大小以外之試料之細節與[實驗丨]相同。 圖6顯示記錄元件3之大小為5〇 ηηιφ之情形之c〇 Fe B合 金之Co量（CoFe中之含有量；原子％)與熱穩定性之指標 △(KV/kBT)之關係。 根據圖6可知，藉由元件大小為5〇 ，熱穩定性指數△ 之Co-Fe-B合金組成依存性’自圖4所示之短軸〇〇9 μηιχ長 軸0.18 μηι之橢圓形狀記錄元件所得之△之c〇_Fe_B合金組 成依存性產生大幅變化。 根據圖6，僅於Fe為60原子％以上存在之c〇-Fe-B合金組 成之情形時，保持高熱穩定性。 經各種討論之結果’可明瞭Fe為60原子％以上存在之 Co-Fe-B合金’於極微小之記錄元件中顯示高熱穩定性厶的 理由’係因Co-Fe-B合金之磁化朝向膜面面直方向之故。 Co-Fe-B合金之磁化為膜面面直方向的理由，可認為其 為有效之反磁場Meffective明顯小於飽和磁化量之組成所 致。 156442.doc -32- 201214429 之所有之組成中，保有較大之熱穩定性Δ。 即，與[實驗4]之結果相同，可明瞭··〜量^⑼與6〇乃 為在Gbit級之自旋注入型磁化反轉記憶體之極微小元件中 確保高熱穩定性之界限。 因此’根據上述之結果判明，記憶層17iCo_Fe_B合金 之組成為： (Cox-Fey)100.z-Bz，其中 OS Cox$ 40， 60$ Fey$ 1〇〇， 0<ΒΖ$ 3 0之情形，適於製作Gbit級之自旋注入型磁化反 轉記憶體。 又’ Co-Fe-B合金，其(:^與以比之Fe較大之組成中，有 效之反磁場Meffective與飽和磁化量Ms之差異增大，易於 垂直磁化’故易於確保熱穩定性。 因此’磁性記憶體之容量增加，記憶元件3之大小變小 時，包含較多Fe之Co-Fe-B合金較易於確保熱穩定性。 因此，若考慮例如以Feyg 60、70 ηιηφ之記憶層17可實 現Gbit級之自旋注入型磁性記憶體之狀況，期望記憶元件 3之直徑每減小5 nm(|)，則Co-Fe-Β合金之Fe量y遞增5之狀 態。 例如Fe量y於上述之（C〇x_Fey)1⑽·z-Bzi情形時，作為 CoFe中之含有量之原子％設為65%、70%、75%、8〇0/〇.之 組成（以Co量X而言，設為35%、30%、25%、20%…），為 因應記憶元件大小之縮小較適宜之例。 156442.doc -34- 201214429 又，如為垂直磁化膜則於極微小元件中仍可保持熱穩定 性的理由，與式（2)中之Hk[有效之異向性磁場]相關，垂直 磁化膜之Hk—般為遠遠大於面内磁化膜之值。即，如為垂 直磁化膜，以其較大之Hk之效應，即使於面内磁化膜所無 法確保充分之熱穩定性之極微小之元件中，仍可保持高熱 穩定性Δ。 自上述之實驗結果可言，（C〇xFe丨qo-OmBm之組成之Cope B & 金中， Fe 丨 ⑽^為 60 以上 之情形 ，適合 於利用 Gbit 級 之自旋注入之記憶裝置。
[實驗4J 上述[貫驗3]顯示’之組成之Co-Fe-Β合 金中，？610()_)(為60以上之情形，適合於利用Gbit級之自旋 注入之記憶裝置。[實驗4]中，進而以B量為5〜3〇原子％之 範圍之Co-Fe-B合金製作出5〇 ηηιφ之大小之記錄元件，並 評估熱穩定性。 兀件大小以外之試料之細節與[實驗丨]相同。 表 4係顯示 Co 置 χ=50、40、30、20、10、〇及 β 量 ζ=5、
10、20、30之範圍中之（c〇xFei〇〇 x)丨〇〇 ζΒζ之組成之c〇 Fe B 合金與熱穩定性之指標△(KV/kBT)之關係。 [表4] *5原子％
Bz=10原子％ 原子％ B产30原子％ __(C〇3〇Fe5〇) ι〇〇.2-Βτ __19 20 21 __iC〇4〇Fe6〇)i〇〇.t»B2 (C〇3〇Fe7〇)i〇〇.z-B2 42 (C〇3〇FC8〇)iq〇.Z"B, 42 44 (C〇u)Fe9〇)inn.，-B， 43 44
Fcioo-z~Bt 44 43 45 44 47 45 48 46 48 45 46 48 根據表4可知，除了 Co量x=5〇且Btz=5〜30之情形以外 156442.doc •33- 201214429 <4.第2實施形態之構成> 兹說明第2實施形態。又，由於第2實施形態之記憶裝置 及記憶元件3之構成例與圖丨、圖2相同，故避免其重複說 明。 該第2實施形態與第i實施形態相同，係使用C0_Fe_B作 為記憶層17、磁化固定層15，但其Co-Fe-Β之組成為（Cox-
Fey)100.z-Bz ’ 其中，〇$ c〇x$40，60$FeyS 100，20<ΒΖ$40。 考慮作為半導體器件之自旋注入型磁化反轉記憶體之製 造之情形時，構成記憶元件3之磁性材料期望在半導體製 程所容許之溫度範圍内發揮優越特性。 例如，自Si基板經全部之步驟直至成為晶片之間所進行 之半導體製程中施加之熱負荷有35〇度以上，故若考慮到 此點，則構成記憶元件3之磁性材料必須為經35〇度以上之 熱處理仍具備優越之特性。 又，另一方面，§己憶裝置之動作所需之電晶體通常若置 於例如450度以上之高溫則其特性惡化。因此，在以45〇 度、500度等之高溫加熱之狀態下顯示優越特性之磁性材 料也不合適β 因此，考慮自旋注入型磁化反轉記憶體之製造之情形 時，構成記憶元件3之磁性材料有必要在大約35〇度以上至 450度以下左右之溫度範圍内顯示良好特性。 若從與半導體製程之熱親和性之觀點考慮，一般之垂直 磁化材料多有於250度以上之高溫下產生磁性及了败特性 劣化，或在500度以上之高溫下出現磁性特性之情形，故 156442.doc -35· 201214429 垂直磁化膜之處理較難。 然而，如上料，垂直磁化膜適於大容量、 化。因此，重要的是開發在與半導體製程親和性高之軌處 理條件下騎低反轉電流且高輸出之㈣之自餘入型磁 化反轉記憶體用之垂直磁化膜。 對此，第2實施形態係以如下認知為基礎者：如上所 述，於使用具有適於大容量、低消耗電力化之垂直磁性異 向性之記錄元件3之記憶裝置中，有必要在熱處理溫度為 350度以上、450以下之範圍内確保較大之磁性電阻變化 率〇 如上所述，為減低記錄電流，期望採用垂直磁化型。 又，垂直磁化膜一般可具有高於面内磁化膜之磁性異向 性，故在保持上述之熱穩定性△較大之點上亦較好。 具有垂直異向性之磁性材料有稀土類一遷移金屬合金 (TbCoFe等）、金屬多層膜（c〇/pd多層膜等）、規則合金 (FePt等）、氧化物與磁性金屬之間之界面異向性之利用 (Co/MgO等）等若干種類。但，由於稀土類_遷移金屬合金 一旦藉由加熱而擴散、結晶化則會失去垂直磁性異向性， 故不宜作為自旋注入型磁化反轉記憶體用材料。又，已知 金屬多層膜亦會藉由加熱擴散使其垂直磁性異向性劣化， 再者發現垂直磁性異向性係面心立方之（丨1丨）配向之情形， 故難以貫現Mg〇或鄰接於其而配置之Fe、c〇Fe、CoFeB等 之高分極率層所要求（0()1)之配向。 L10規則合金在高溫下仍穩定，且於（〇()1)配向時顯示垂 156442.doc -36- 201214429 直磁性異向性，雖不會產 生上述之問題，但有必要於製造 以上之充分高之溫度加熱，或於製造後以5〇〇。匸 以上之高溫進行熱處理而將原子規則排列，故與半導體製 程之親和性較低。且，可能引起隧道阻擋等積層膜之其他 . 之部分不期望之擴散或界面粗度之增大。 • /此㈣，利料面磁性異向性之材料，即於作為通道 障壁之叫〇上積層co系或㈣材料者，不易產生上述任一 項之門題因此，可望作為自旋注入型磁化反轉記憶體之 記憶層材料。 對此本申凊案之發明者們經過各種之討論得出結論， 以Co-Fe-Β構成之磁性材料，且其組成為（c〇xFeyWz_Bz， 、—40，60S Feys 100，20<Bzg 40之範圍之情 形夺即使在熱處理溫度設為350度以上之狀態下，仍可 高度保持上述之表示反轉電流之式中之自旋分極率Ρβ 由於高輪出元件之自旋分極率ρ較高，根據本實施形態 亦可貫現低反轉電流化。 再者藉由使用具有較高磁性異向性之垂直磁化材料， 無需犧牲熱穩定性，可提供高輸出且低消耗電力之自旋注 . 入型磁化反轉元件（記憶元件3)。 . 第2實施形態之記憶裝置及記憶元件3之構成雖與上述圖 1、圖2相同，但記憶元件3之記憶層17為上述組成者。 即根據第2實施形態之記錄元件，具有藉由磁性體之磁 化狀態而保持資訊之記憶層17，且相對於記憶層17，介隔 作為中間層之絕緣層16設有磁化固定層15。且，藉由於積 156442.doc •37· 201214429 層方向注入經自旋極化之電子，使於膜面垂直方向磁化之 記憶層17之磁化之方向變化，而對記憶層17進行資訊之記 錄。此處，藉由使用例如上述組成之c〇_Fe_B作為構成記 隐層17之強磁性層材料，在高溫熱處理下仍可獲得高穿隧 磁阻效應且低反轉電流之特性。 藉此，即使在高溫熱處理下仍可以高輸出且低電流使磁 化反轉。 又，使用該記憶元件3之記憶裝置，係經由2種類之配線 (圖1之配線1、6)，使積層方向之電流流經記憶元件3，而 引起自旋傳輸，藉此經由2種類之配線使電流流經記憶元 件3之積層方向，而可根據自旋轉矩磁化反轉進行資訊之 記錄。 在如此之第2實施形態中，由於即使在高溫熱處理下仍 可獲得尚輸出且低電流動作之特性，故可構成特性平衡優 越之記憶元件3。 又，由於使用具有尚磁性異向性之垂直磁化膜，故資訊 之熱穩定性亦不會降低。 藉此，可消除動作錯誤，充分獲得記憶元件3之動作裕 度’且可使記憶元件3穩定動作。 又，由於使用在350度以上45〇度以下之高溫熱處理下顯 示優越特性之材料，與半導體製程之親和性高。 又，藉由減低對記錄元件3之寫入電流，可減低記錄元 件之消耗電力。 因此，可減低根據本實施形態之記憶元件3構成記憶胞 156442.doc -38- 201214429 之記憶體整體之消耗電力。 因此，可實現穩定動作且可靠性高之記憶體。 又，具備圖2所示之記憶元件3、且為圖1所示之構成之 記Μ ’於製造記憶體時’具有可應用—般之半導體 形成製程之優點。 因此，本實施形態之記憶體可應用作為通用之記憶體。 又，關於磁化固；t層15,，亦可設為上述組成之c〇_Fe_ B。 又’在第2實施形態中，將作為φ門a ^ _ Τ肘作馬f間層之絕緣層16設為 氧化鎮層之情形時，亦可提高磁性電阻變化率（難比）。 藉由提高MR比，使自旋注入之效率提高，可進一步減 低反轉記憶層17之磁化M17之方向所需之電流密度。 又’記憶元件3可藉由以下方式劁谇· 八裂&.於真空裝置内連 續形成基底層14至上覆層18，其後藉由 欠稚田蝕刻等之加工形成 記憶元件3之圖案。 < 5.第2實施形態相關之實驗> 此處’於實施形態之記憶元件3之槿 <稱成中，具體選定構 成記憶層17之強磁性層之材料，並 t兩查圯憶兀件3之特 性。 與上述之[實驗1H實驗4]相同，以調查記憶㈣之磁化 反轉特性為目的，根據僅形成記憶元件3之晶圓進行討 論。 [實驗5] 於厚度為0.725 mm之石夕基板上，开各忐间 /成尽度為300 nm之熱 156442.doc -39- 201214429 氧化膜’如圖7所示於其上形成圖2所示之構成之記憶元件 3 ° •基底層14 :膜厚1〇 nm之Ta膜、膜厚1〇 ηιη之Ru膜與膜厚 10 nm之Ta膜之積層膜 •磁化固定層15:膜厚1.2 nm之CoFeB膜 •隧道絕緣層16 ·膜厚0.9 nm之氧化鎂膜 •記憶層17 :與磁化固定層相同組成之c〇FeB膜 •上覆層18 ·膜厚3 nm之Ta膜、膜厚3 nm之Ru膜、及膜厚 3 nm之Ta膜之積層膜 如此選定各層，又於基底層14與矽基板之間設置未圖示 之膜厚100 nm之Cu膜（成為後述之字元線者），而形成各 層。 上述膜構成中’記憶層17之強磁性層之材質設為c〇_Fe_ B之3元系合金，強磁性層之膜厚固定為丨.5 nm。 包含氧化鎂膜而成之絕緣層丨6以外之各層，係使用 磁控濺渡法成膜。 包含氧化鎂（MgO)膜而成之絕緣層丨6，係使用RF磁控濺 渡法成膜。 再者，記憶7G件3之各層經成膜之後，於磁場熱處理爐 中進行各種溫度之1小時之熱處理。 其後，藉由光微影遮蔽字元線部分之後，對字元線以外 之部分之積層Μ藉由Ar電槳進行選擇㈣，藉此形成字元 線（下部電極）。此時’字元線部分以外被㈣至基板之深 度5 nm為止。 156442.doc 201214429 其後’藉由電子束描繪裝置形成記憶元件3之圖案之遮 罩’對積層膜進行選擇蝕刻，形成記憶元件3 ^記憶元件3 部分以外被蝕刻至字元線之Cu層正上方為止。 又’對於特性評估用之記憶元件，為了產生磁化反轉所 • 需之自旋轉矩’有必要使充分之電流流經記憶元件，故有 必要抑制隧道絕緣層之電阻值。因此，將記憶元件3之圖 案設為短軸0·09 μιηχ長軸0·09 μιη之橢圓形狀，使記憶元 件3之面積電阻值（Ωμηι2)成為20 Ωμπι2。 之後’將記憶元件3部分以外藉由厚度100 nm左右之 Al2〇3之濺渡予以絕緣。 其後，使用光微影形成成為上部電極之位元線及測量用 之接點。 以此’製作記憶元件3之試料。 然後，利用上述之製造方法，分別改變記憶層丨7之強磁 性層之Co-Fe-B合金之組成，製作出記憶元件3之各試料。
Co-Fe-B合金之組成，其（：〇1^與；8之組成比（原子％)固定 為80:20，B之組成比z(原子❶/。）變化為1〇%、2〇%、3〇%、 3 5%、40%、50% ° . 以上，對製成之5己憶元件3之各試料，分別如下進行特 性之評估。 (TMR之測量） 以評估根據本發明之記憶元件之輸出特性為目的，進行 TMR之測量。 一面以3 kOe之範圍掃描磁揚 * «Τ,. Φ怕碗％ 面將100 mV之電壓施 156442.doc -41- 201214429 加至記憶元件3,測量記憶元件3之電阻值。 且’為考慮記憶元件3之間之芸里 间之差異，製作20個左右之同 一構成之記憶元件3，進行上沭夕：目丨丨旦 +、， 灯上述之測量，未出特性之平均 值。 針對記憶元件3之各試料，圖8中顯示記憶層17之^如· B合金之各組成之TMR之熱處理溫度依存性。 根據圖8可知，B濃度為1〇%之情形[圖中之剛時， TMR於熱處理溫度為3〇〇度附近取得峰值。 與此相對，B濃度為20〜40。/。之組成範圍之情形[圖中之 20B 40B]時，TMR之峰值偏向熱處理溫度35〇〜4〇〇度附 近。 又’ B濃度為50%之情形[圖十之5〇B]可知，一旦為2〇〇 度以上之熱處理’雖能觀測到TMR，但TMR之絕對值與其 他之組成之Co-Fe-B合金相比極端地變小。 B濃度為40%之情形，與b濃度為1〇〜35%之試料之最大 TMR[110%左右]相比較，雖為若干小之tmR，但於熱處理 溫度350~400度附近可確保約80%左右之TMR，達到可適 應於自旋注入型磁化反轉記憶體之輸出。 又’ B濃度為20〜30%之試料於450度附近仍可確保充分 之 TMR。 作為結論，可確認：B濃度為20〜40%之組成範圍之情形 時，在最適合半導體製程之熱處理範圍内，可獲得最良好 之TMR特性。 已知一般使用Co-Fe-B合金建立通道磁性結合之情形 I56442.doc -42· 201214429 時，B會藉由熱處理而擴散至MgO障壁（絕緣層16)或上覆 層18側。在熱處理溫度為350度〜400度之範圍内，B濃度以 20〜40°/。為宜之理由可預想為與該b之擴散相關，藉由使一 定量之B存在於合金膜中作為初始之c〇-Fe-B合金組成，可 實現在所期望之熱處理溫度範圍内可獲得優越之垂直磁性 特性及TMR特性之B之分佈，且隨之強化Mg〇障壁與Co-Fe-B合金之界面磁性異向性之故。 根據該預想’在450度以上之高溫熱處理下仍可獲得優 越之TMR特性之B濃度雖存在，但吾人認為在本實驗中使 用之試料之情形時，於超過450度之熱處理下，基底層14 之粗缝度會增大’再者由於產生基底層14、上覆層18之過 度擴散，故所有之B濃度之Co-Fe-B之TMR特性劣化。 吾人認為，B濃度為1 〇。/◦之情形，3 50度以上之高溫下 TMR特性劣化之原因在於，以高溫進行熱處理之情形時由 於B濃度過少，故無法強化Mg〇障壁與c〇-Fe-B合金之界面 磁性異向性所致。
又，可推測B濃度為50°/。之情形時無法獲得良好之TMR 特性之原因在於，因B濃度過高而飽和磁化極端下降之 故0 根據以上之結果證明，Co與Fe之組成比（原子％)固定為 20:80之Co-Fe-B合金之情形時，B濃度為2〇〜4〇%，在熱處 理溫度350度〜450度之範圍内可製成高輸出之記錄元件]。 [實驗6] 上述之[實驗5]中，顯示了以特定之c〇/Fe比改變b濃度 156442.doc •43· 201214429 之情形之詳細實驗結果，其後’在[實驗6]中以c〇/Fe比為 ' 30/70、10/9〇，製成將B濃度分別變化為2〇%、 3〇%、40%之記錄元件Π，進行TMR特性之評估。 圖9(a)(b)(c)係顯示以各c〇/Fe比改變B濃度及熱處理溫度 之情形之TMR特性。 從其結果可知，在任一組成中，以[實驗5]所示之B濃度 [20 40/〇]、熱處理範圍[35〇度〜4〇〇度]，可獲得高輸出[=高 TMR]之特性。 又，亦發現在450度附近亦為高輸出卜高丁厘⑴之組成。 例如B濃度為20〜30°/。之組成。 又，未觀測到TMR之值相對於c〇/Fe比之較大之依存 性。 根據以上之[實驗5]及[實驗6]之結果顯示，藉由使用組 成為（Cox-Fey)100_z-Bz，其中 ’ 〇$c〇xS40，6〇SFeySl〇〇， 20<BZ$ 40之垂直磁化強磁性材料c〇-Fe-B，在與半導體製 程親和性高之熱處理溫度範圍即350度〜4〇〇度内，可提供 兩輸出之記錄元件。 又，藉由貫現局輸出，同時亦實現高自旋分極率P，藉 磁，而亦可實現低消耗電力化。 藉由如此活用垂直磁化之南磁性異向性，無需使用犧牲 熱穩定性之手法，即可提供高輸出且低反轉電流之自旋注 入磁化反轉元件。 又，上述第1實施形態中，就B濃度而言，在0<Βζ$3〇之 範圍内’有效之反磁場Meffective小於飽和磁化量Ms ,適 156442.doc -44 - 201214429 於垂直磁化（例如參照上述表2)。與此相對，第2實施形態 中，B濃度係設為20<BZS40，由此可見30〜40%之範圍不 合適。 然而，進行比較高溫之熱處理之情形時，可知B濃度為 30〜40%之範圍時，有效之反磁場Meffective亦小於飽和磁 化量Ms，適於垂直磁化。 以下之[表5]係就記憶層17之Co-Fe-B組成為（Co7{rFe3〇)65-B35、 (C〇7Q-Fe3G)6Q-B4Q之情形，調查熱處理溫度為4〇〇°c之情形 之飽和磁化量Ms與有效之反磁場Meffective者。 [表5]
Ms(emu/cc) Meffective(emu/cc) Meffective/Ms (C〇7〇Fe3〇)65_B35 740 650 0.88 (C〇7〇Fe3〇)6〇-B4〇 720 550 0.89 B濃度為35°/。、4〇°/。之任一者之情形時，有效之反磁場 Meffective都小於飽和磁化量（Meffective/Ms<1)。 即，熱處理溫度較高之情形時，在B濃度為3〇〜4〇%之範 圍内，亦滿足記憶層17所受之有效之反磁場之大小小於記 憶層17之飽和磁化量之關係。 <6.變形例> 以上雖就實施形態進行了說明，但本發明並非限於上述 之實施形態所示之記憶元件3之膜構成，可採用各種層構 成。 例如根據實施形態，將記憶層17與磁化固定層15之00_ Fe-B之組成設為同一者，但其並非限定於上述實施形態， 可在不脫離本發明之要旨之範圍㈣用其他各種構成。 156442.doc -45- 201214429 又，實施形態中只顯示單一之基底層14、上覆材料、記 憶元件形狀，但並非限定於該等’可在不脫離本發明之要 旨之範圍内採用其他各種構成。 又，實施形態中，磁化固定層15為單層，但亦可使用包 含2層之強磁性層與非磁性層而成之積層鐵磁釘紮構造。 又，再者，亦可為對積層鐵磁釘紮構造膜賦予反強磁性膜 之構造。 又，圮憶元件之膜構成無論為記憶層丨7配置於磁化固定 層15之上側之構成，或為配置於下側之構成，都毫無問 題。再者，若為磁化固定層15存在於記憶層17之上下之所 謂雙重構造，亦毫無問題。 【圖式簡單說明】 圖1係本發明之實施形態之記憶裝置之概略構成之說明 圖。 圖2係實施形態之記憶元件之剖面圖。 圖3係實驗中所用記憶元件之試料之層構造之說明圖。 圖4係顯示〇.〇9x〇.18 μηι大小之記憶層之€〇之量與反轉 電流密度之關係之圖。 圖5係顯示〇.〇9χ〇·18 μηι大小之記憶層之c〇之量與熱穩 定性之指標之關係之圖。 圖6係顯示50 ηηιφ大小之記憶層之c〇之量與熱穩定性之 指標之關係之圖。 圖7係實驗中所用記憶元件之試料之層構造之說明圖。
圖8係顯示實施形態之記憶層之Co-Fe-B之各組成之TMR 156442.doc -46 - 201214429 之熱處理料依存性之圖。 圖9(外(<〇係顯示實施形態之纪憶層之Co-Fe-B中，以 之比改變B濃度及熱處理溫度之情形之TMR特性之測 試結果之圖。 圖10係模式性顯示先前之MRAM之構成 之立體圖。 圖11係利用根據自旋注入之磁化反轉的記憶裝置之概略 構成之說明圖。 圖12係圖11之記憶裝置之别面圖。 【主要元件符號說明】 3 記憶元件 14 基底層 15 磁化固定層 16 絕緣層 17 記憶層 18 上覆層 156442.doc -47-

Claims (1)

  1. 201214429 七、申請專利範圍： 1 · 一種記憶元件，其包含： 言己憶層’其於膜面具有垂直磁化，且磁化之方向對廡 於資訊而變化； ' ㉟化固定層，其於成為記憶於上述記憶層之資訊之基 準之膜面具有垂直磁化；及 絕緣層，其由設置於上述記憶層與上述磁化固定層之 間之非磁性體而成；且 藉由於包含上述記憶層'上述絕緣層、上述磁化固定 層之層構造之積層方向注入經自旋極化之電子，使上述 記憶層之磁化之方向變化，而對上述記憶層進行資訊之 記錄，且 上述記憶層所受之有效之反磁場之大小，小於上述記 憶層之飽和磁化量。 2. 如請求項1之記憶元件，其中構成上述記憶層之強磁性 層材料為Co-Fe-B。 3. 如請求項2之記憶元件，其中上述c〇_Fe_B之組成為（c〇x_ Fey)ioo-z_Bz，其中 0$ C〇XS40，6〇SFeyS 100，0<BzS 30。 .4·如請求項2之記憶元件，其中上述C〇_Fe_B之組成為（c〇x_ Fey)ioo-z-Bz ’ 其中 Cox$ 40 ’ 60$ Fey$ 1〇〇，20<ΒΖ$ 40。 5· —種記憶裝置，其具備： 藉由磁性體之磁化狀態而保持資訊之記憶元件；及 相互交叉之2種類之配線；且 上述記憶元件之構成係包含：於膜面具有垂直磁化， 156442.doc 201214429 且磁化之方向對應於資訊而變化之記憶層；於成為記憶 於上述記憶層之資訊之基準之膜面具有垂直磁化之磁化 固定層；由設置於上述記憶層與上述磁化固定層之間之 非磁性體而成之絕緣層；且，藉由於包含上述記憶層、 上述絕緣層、上述磁化固定層之層構造之積層方向注入 經自旋極化之電子，使上述記憶層之磁化之方向變化， 而對上述記憶層進行資訊之記錄，且上述記憶層所受之 有效之反磁場之大小，小於上述記憶層之飽和磁化量；且 於上述2種類之配線之間配置上述記憶元件； 經由上述2種類之配線’於上述記憶元件中流通積層 方向之電流’而被注入經自旋極化之電子。 156442.doc
TW100129466A 2010-09-06 2011-08-17 Memory device, memory device TWI482152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010198936 2010-09-06
JP2011007665A JP5786341B2 (ja) 2010-09-06 2011-01-18 記憶素子、メモリ装置

Publications (2)

Publication Number Publication Date
TW201214429A true TW201214429A (en) 2012-04-01
TWI482152B TWI482152B (zh) 2015-04-21

Family

ID=45770086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129466A TWI482152B (zh) 2010-09-06 2011-08-17 Memory device, memory device

Country Status (5)

Country Link
US (5) US8829631B2 (zh)
JP (1) JP5786341B2 (zh)
KR (1) KR101891829B1 (zh)
CN (1) CN102403038B (zh)
TW (1) TWI482152B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508337B (zh) * 2012-10-31 2015-11-11 Hitachi High Tech Corp Method for manufacturing magnetoresistive elements
TWI664629B (zh) * 2014-09-26 2019-07-01 美商英特爾股份有限公司 供垂直自旋轉移扭矩記憶體應用的結晶磁性膜的製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US9792971B2 (en) 2014-07-02 2017-10-17 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions with rare earth-transition metal layers
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
KR101856906B1 (ko) * 2017-08-31 2018-05-10 연세대학교 산학협력단 스핀-궤도 토크 자기 소자
WO2019167197A1 (ja) * 2018-02-28 2019-09-06 Tdk株式会社 スピン素子の安定化方法及びスピン素子の製造方法
US10622047B2 (en) * 2018-03-23 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313973B1 (en) * 1998-06-30 2001-11-06 Kabushiki Kaisha Toshiba Laminated magnetorestrictive element of an exchange coupling film, an antiferromagnetic film and a ferromagnetic film and a magnetic disk drive using same
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6846582B2 (en) * 2001-11-16 2005-01-25 Hitachi Maxell, Ltd. Magnetic recording medium, method for producing the same, and magnetic storage apparatus
US6728132B2 (en) * 2002-04-03 2004-04-27 Micron Technology, Inc. Synthetic-ferrimagnet sense-layer for high density MRAM applications
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP3729159B2 (ja) * 2002-06-26 2005-12-21 ソニー株式会社 磁気メモリ装置
JP4178867B2 (ja) * 2002-08-02 2008-11-12 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP2004128015A (ja) * 2002-09-30 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2005093488A (ja) * 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US7050326B2 (en) * 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US7211874B2 (en) * 2004-04-06 2007-05-01 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
JP2006165264A (ja) * 2004-12-07 2006-06-22 Sony Corp メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法
JP4951858B2 (ja) * 2005-01-12 2012-06-13 ソニー株式会社 メモリ
JP5077802B2 (ja) * 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP5096702B2 (ja) * 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP2007048790A (ja) * 2005-08-05 2007-02-22 Sony Corp 記憶素子及びメモリ
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP2007173597A (ja) * 2005-12-22 2007-07-05 Tdk Corp 磁気メモリ
JP2007273057A (ja) * 2006-03-31 2007-10-18 Fujitsu Ltd 垂直磁気記録媒体および磁気記憶装置
JP4277870B2 (ja) * 2006-04-17 2009-06-10 ソニー株式会社 記憶素子及びメモリ
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
JP4907259B2 (ja) * 2006-08-16 2012-03-28 山陽特殊製鋼株式会社 Ｃｒを添加したＦｅＣｏＢ系ターゲット材
CN100557840C (zh) * 2006-09-21 2009-11-04 阿尔卑斯电气株式会社 CoFeB层构成固定层至少一部分的隧道型磁检测元件及其制法
JP2008084413A (ja) * 2006-09-27 2008-04-10 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法及び磁気記録装置
TWI307507B (en) * 2006-10-20 2009-03-11 Ind Tech Res Inst Magnetic tunnel junction devices and magnetic random access memory
JP2008117930A (ja) * 2006-11-02 2008-05-22 Sony Corp 記憶素子、メモリ
JP2008121071A (ja) * 2006-11-13 2008-05-29 Sanyo Special Steel Co Ltd 軟磁性ＦｅＣｏ系ターゲット材
JP4380693B2 (ja) * 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
JP2008160031A (ja) * 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
JP4380707B2 (ja) * 2007-01-19 2009-12-09 ソニー株式会社 記憶素子
US8427863B2 (en) * 2007-02-12 2013-04-23 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP2008252037A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2008263031A (ja) * 2007-04-11 2008-10-30 Toshiba Corp 磁気抵抗効果素子とその製造方法、磁気抵抗効果素子を備えた磁気記憶装置とその製造方法
CN101689600B (zh) * 2007-06-25 2012-12-26 日本电气株式会社 磁阻效应元件及磁性随机存取存储器
JP5104090B2 (ja) * 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ
WO2009019947A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁壁ランダムアクセスメモリ
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2009081315A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
JP2009116952A (ja) * 2007-11-06 2009-05-28 Hitachi Global Storage Technologies Netherlands Bv 垂直磁気記録媒体およびこれを用いた磁気記憶装置
JP4703660B2 (ja) * 2008-01-11 2011-06-15 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
US8274820B2 (en) * 2008-02-08 2012-09-25 Fuji Electric Co., Ltd. Magnetic memory element, method of driving same, and nonvolatile storage device
US7715225B2 (en) * 2008-02-25 2010-05-11 Qimonda Ag Memory cell using spin induced switching effects
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
TWI412035B (zh) * 2008-04-17 2013-10-11 Sony Corp Recording method of magnetic memory element
JP5085487B2 (ja) * 2008-05-07 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
WO2010026831A1 (ja) * 2008-09-03 2010-03-11 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
JP5472820B2 (ja) * 2008-10-20 2014-04-16 日本電気株式会社 磁気抵抗素子、ｍｒａｍ及び磁気抵抗素子の初期化方法
US8743593B2 (en) * 2008-12-10 2014-06-03 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
JP5440509B2 (ja) * 2008-12-22 2014-03-12 富士電機株式会社 不揮発記憶装置
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
JP5504704B2 (ja) * 2009-06-16 2014-05-28 ソニー株式会社 記憶素子及びメモリ
JP2011008849A (ja) * 2009-06-24 2011-01-13 Sony Corp メモリ及び書き込み制御方法
JP2011008850A (ja) * 2009-06-24 2011-01-13 Sony Corp メモリ及び情報処理方法
JP2011008861A (ja) * 2009-06-25 2011-01-13 Sony Corp メモリ
JP5287544B2 (ja) * 2009-06-25 2013-09-11 ソニー株式会社 不揮発性メモリの記録方法及び不揮発性メモリ
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
WO2011028185A1 (en) * 2009-09-07 2011-03-10 Agency For Science, Technology And Research A sensor arrangement
EP3703113A3 (en) * 2009-09-17 2020-11-18 III Holdings 3, LLC Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
JP5072120B2 (ja) * 2009-09-25 2012-11-14 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2010016408A (ja) * 2009-10-19 2010-01-21 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8238151B2 (en) * 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
US8283741B2 (en) * 2010-01-08 2012-10-09 International Business Machines Corporation Optimized free layer for spin torque magnetic random access memory
JP4903277B2 (ja) * 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8259420B2 (en) * 2010-02-01 2012-09-04 Headway Technologies, Inc. TMR device with novel free layer structure
JP5479487B2 (ja) * 2010-03-31 2014-04-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5644198B2 (ja) * 2010-06-15 2014-12-24 ソニー株式会社 記憶装置
JP5655391B2 (ja) * 2010-06-23 2015-01-21 ソニー株式会社 記憶素子及び記憶装置
JP2012015213A (ja) * 2010-06-29 2012-01-19 Sony Corp 記憶素子、記憶素子の製造方法、及び、メモリ
JP2012014787A (ja) * 2010-06-30 2012-01-19 Sony Corp 記憶装置
JP2012015312A (ja) * 2010-06-30 2012-01-19 Sony Corp 磁気記憶素子及び磁気メモリ
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
JP2012054439A (ja) * 2010-09-02 2012-03-15 Sony Corp 記憶素子及び記憶装置
JP2012059808A (ja) * 2010-09-07 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP5703641B2 (ja) * 2010-09-09 2015-04-22 ソニー株式会社 記憶素子及びメモリ
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5803079B2 (ja) * 2010-09-13 2015-11-04 ソニー株式会社 記憶素子、メモリ装置
JP5652075B2 (ja) * 2010-09-13 2015-01-14 ソニー株式会社 記憶素子及びメモリ
JP5724256B2 (ja) * 2010-09-14 2015-05-27 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
US8208219B2 (en) * 2010-11-05 2012-06-26 Headway Technologies, Inc. Modified field generation layer for microwave assisted magnetic recording
JP2012133829A (ja) * 2010-12-20 2012-07-12 Sony Corp 記憶装置、書込制御方法
WO2012086183A1 (ja) * 2010-12-22 2012-06-28 株式会社アルバック トンネル磁気抵抗素子の製造方法
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
JP2012151213A (ja) * 2011-01-18 2012-08-09 Sony Corp 記憶素子、メモリ装置
JP2012160681A (ja) * 2011-02-03 2012-08-23 Sony Corp 記憶素子、メモリ装置
US8597528B1 (en) * 2011-03-30 2013-12-03 Western Digital (Fremont), Llc Method and system for defining a read sensor using an ion mill planarization
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
JP5722137B2 (ja) * 2011-06-30 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2013033881A (ja) * 2011-08-03 2013-02-14 Sony Corp 記憶素子及び記憶装置
US9006849B2 (en) * 2013-04-07 2015-04-14 Yimin Guo Hybrid method of patterning MTJ stack

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508337B (zh) * 2012-10-31 2015-11-11 Hitachi High Tech Corp Method for manufacturing magnetoresistive elements
TWI664629B (zh) * 2014-09-26 2019-07-01 美商英特爾股份有限公司 供垂直自旋轉移扭矩記憶體應用的結晶磁性膜的製造方法
US10388858B2 (en) 2014-09-26 2019-08-20 Intel Corporation Fabrication of crystalline magnetic films for PSTTM applications

Also Published As

Publication number Publication date
US20190058114A1 (en) 2019-02-21
CN102403038A (zh) 2012-04-04
US20140332916A1 (en) 2014-11-13
US20160163969A1 (en) 2016-06-09
CN102403038B (zh) 2016-08-24
KR20120024469A (ko) 2012-03-14
US8829631B2 (en) 2014-09-09
US20200251651A1 (en) 2020-08-06
JP2012080058A (ja) 2012-04-19
KR101891829B1 (ko) 2018-08-24
TWI482152B (zh) 2015-04-21
US20120056283A1 (en) 2012-03-08
JP5786341B2 (ja) 2015-09-30
US10937955B2 (en) 2021-03-02
US10128435B2 (en) 2018-11-13
US10665775B2 (en) 2020-05-26
US9293693B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
US9515254B2 (en) Storage element, memory and electronic apparatus
JP4682998B2 (ja) 記憶素子及びメモリ
JP5040105B2 (ja) 記憶素子、メモリ
JP4277870B2 (ja) 記憶素子及びメモリ
TW201214429A (en) Memory element and memory device
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
TW200828304A (en) Storage element and memory
JP2012059906A (ja) 記憶素子、メモリ装置
JP2008147522A (ja) 記憶素子、メモリ
JP2012059808A (ja) 記憶素子、メモリ装置
JP2007048790A (ja) 記憶素子及びメモリ
JP2007305882A (ja) 記憶素子及びメモリ
JP2012064623A (ja) 記憶素子、メモリ装置
JP2012160681A (ja) 記憶素子、メモリ装置
JP2012151213A (ja) 記憶素子、メモリ装置
JP2012151213A5 (zh)
JP2006295001A (ja) 記憶素子及びメモリ
JP2012059878A (ja) 記憶素子、メモリ装置
JP5742142B2 (ja) 記憶素子、メモリ装置
JP2012064624A (ja) 記憶素子、メモリ装置
TW201222546A (en) Memory element and memory device
JP2007317734A (ja) 記憶素子及びメモリ
JP5724256B2 (ja) 記憶素子、メモリ装置
JP5803079B2 (ja) 記憶素子、メモリ装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド