TW200924595A - Wiring substrate and manufacturing method thereof - Google Patents

Wiring substrate and manufacturing method thereof Download PDF

Info

Publication number
TW200924595A
TW200924595A TW097144822A TW97144822A TW200924595A TW 200924595 A TW200924595 A TW 200924595A TW 097144822 A TW097144822 A TW 097144822A TW 97144822 A TW97144822 A TW 97144822A TW 200924595 A TW200924595 A TW 200924595A
Authority
TW
Taiwan
Prior art keywords
wiring
layer
insulating layer
substrate
reinforcing
Prior art date
Application number
TW097144822A
Other languages
English (en)
Inventor
Masahiro Sunohara
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200924595A publication Critical patent/TW200924595A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Description

200924595 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種佈線基板及其製造方法，以 ^ 久有關於 一種藉由在一佈線構件中配置一強化構件所製成之佈線某 板及該佈線基板之製造方法’其中該佈線構件係藉由在一支 撐體上堆積一佈線層及一絕緣層後移除該支撐體所形成 【先前技術】 例如，一種用以製造一内部安裝有一電子組件之佈線美板 的方法包括一用以藉由在能被剝除之狀態中在—支撐體上 形成一必要佈線層後使佈線層從該支撐體分離以獲得一佈 線基板之方法。在此種佈線基板之製造方法中，在形成—增 層佈線層時要有該支撐體，以便可以高準確性確實形成哕辦 層佈線層。並且，在形成該增層佈線層後，移除該支撐體， 以便可達成電特性之改善及該所製造佈線基板之薄化。 圖1 (A)顯示一由此製造方法所製造之佈線基板的一實施 例。構成圖1(A)所示之一佈線基板丨⑽，以便藉由堆積佈線 層102及絕緣層103以形成-佈線構件101 &在該佈線構件 之上部上形成上電極墊1〇7及並且在該佈線構件之下部上 形成下電㈣108 °又，構成該佈線基板1GG，以便該等上 電本塾1〇7上形成輝料凸塊及並且從一在該佈線構件 1〇1之下表面上所形成之防焊層109暴露該等下電極墊108。 然而’在兀全移除—支撐體之該佈線基板100本身具有小 097144822 200924595 的機械強度。因此，當如圖1(B)所示施加外力時，會有容 易使該佈線基板100變形之問題。 結果，如專利參考資料1所揭露，已提出一種手段，其中 在該佈線構件1〇1上由黏著等配置一強化構件1〇6，以便包 圍該等上電極墊107之形成區域及藉此改善該佈線基板1〇〇 之機械強度（在圖1(A)中由鏈線顯示該強化構件1〇6)。 [專利參考資料 l]JP-A-2000-323613 在如上所述於該佈線構件101之一表面上堆疊該強化構 件1 0 6之配置中，該佈線基板1 〇 Q之整個厚度增加了及無法 回應薄化之需求。並且，該強化構件106在該佈線基板100 的一表面上係以大的形狀由一金屬材料所製成，以致於亦會 有下面問題：根據在該佈線基板100中所安裝之一半導體元 件的形式而定可能防礙安裝該強化構件106。 【發明内容】 有鐘於上述問題’已實施本發明，以及本發明之一目的提 供一種能改善機械強度同時達成薄化之佈線基板及該佈線 基板之製造方法。 依據本發明之第一態樣，提供一種佈線基板，包括： 一佈線構件’藉由堆積一絕緣層及一佈線層所製成；以及 一強化體’配置在該佈線構件之該等絕緣層間，其中， s亥強化體係配置成使多個線性構件相交。 依據本發明之第二態樣，提供如該第一態樣之佈線基板， 097144822 200924595 其中， 該強化體係配置在相對於該佈線構件之厚度方向的中間 位置。 依據本發明之第三態樣，提供如該第一態樣之佈線基板， 其中， 該等強化體係橫越相對於該佈線構件之厚度方向的中間 位置向上及向下地彼此隔開來配置。 ( 依據本發明之第四態樣，提供如該第一至第三態樣中任何 一態樣之佈線基板，其中， 該強化體在平面圖中具有一至少選自十字形、星狀及網狀 之形狀。 依據本發明之第五態樣，提供一種佈線基板之製造方法， 包括下列步驟： 配置一保護構件於一配置成使多個線性構件相交之強化 G 體上； 由一金屬膜形成一電極於該保護構件上； 藉由形成一第一樹脂構件來覆蓋該強化體及該保護構 件，以形成一半基體； 從該半基體移除該保護構件及配置一第二樹脂材料於一 已移除該保護構件之表面上； 形成一用以暴露該電極之開口部於該第一及第二樹脂構 件中； 097144822 6 200924595 藉由形成一佈線金屬層於該開口部之内部及該第一及第 二樹脂構件之表面上，以形成一基體；以及 堆積一佈線層及一絕緣層於該基體上，以形成一佈線構 件。 依據本發明之第六態樣，提供一種佈線基板之製造方法， 包括下列步驟： 堆積一佈線層及一絕緣層於一支稽'體上’以形成一佈線構 件； 從該佈線構件移除該支撐體；以及 在該佈線構件之形成期間（亦即，在該支撐體上形成至少 該佈線層或該絕緣層後）配置一配置成使多個線性構件相交 之強化體於該絕緣層上。 依據本發明之第七態樣，提供如該第六態樣之佈線基板之 製造方法，其中， 在該佈線構件之形成期間（亦即，在該支撐體上形成至少 該佈線層或該絕緣層後）實施配置該強化體之步驟多次。 依據本發明之第八態樣，提供如該第六態樣之佈線基板之 製造方法，其中， 在該佈線構件之形成期間（亦即，在該支撐體上形成至少 該佈線層或該絕緣層後）形成該佈線構件至該預定厚度之一 半的情況中實施配置該強化體之步驟一次。 依據本發明之第九態樣，提供如該第六至第八態樣中任何 097144822 7 200924595 一態樣之佈線基板之製造方法，其中， 在配置該強化體之步驟中在該該絕緣層上提供該強化體。 依據本發明之第十態樣，提供如該第六至第八態樣中任何 一態樣之佈線基板之製造方法，其中， 配置該強化體之步驟包括用以使用一電鍍法在該絕緣層 上形成該強化體之處理。 依據本發明，藉由配置一配置成使多個線性構件相交之強 化體於一佈線構件之絕緣層間，甚至當從不同方向施加應力 或外力至一佈線基板時，使遭遇該應力等之該多個線性構件 配置成相交，以致於可減少來自所有方向之應力等。並且， 相較於一傳統平板狀強化體，可達成該佈線基板之重量減 幸里0 【實施方式】 接下來，將一起描述用以實施本發明之最佳模式及圖式。 (第一具體例） 圖2及3顯示為本發明之第一具體例的一佈線基板1A。 圖2係該佈線基板1A之部分剖面圖，以及圖3係從平面觀 看該佈線基板1A之狀悲。 依據本具體例之該佈線基板1A大體上係由一佈線構件 30A及一強化體50A所構成。此佈線基板1A具有一矩形形 狀，其中例如，在平面圖中，一邊之長度L1(在圖3中由箭 頭來顯示）為30nm至50nm。例如，在此佈線基板1A中安裝 097144822 8 200924595 一半導體晶片11(在圖3中只顯示輪廓）。 該佈線構件30A係由一基體17、一第二佈線層18a、一第 三佈線層18b及防焊層21、22等所構成。該基體17係實質 上配置在該佈線構件30A之中間位置。此基體17係由一位 於上方之半基體17a及一位於下方之半基體17b所構成。 該半基體17 a係由一以像ί哀氧樹脂或聚酿亞胺樹脂之樹 脂材料所形成之半絕緣層體20-1，在此半絕緣層體20-1中 所形成之該二佈線層18a及一第一佈線層18所構成。該第 一佈線層18係形成於該半基體17a與該半基體17b間之接 合位置。並且，該第二佈線層18 a係由一佈線部及一介層部 所構成，以及該介層部係配置成連接至該第一佈線層18。 另一方面，該半基體17b係由一以像環氧樹脂或聚醯亞胺 樹脂之樹脂材料所形成之半絕緣層體20-2及在此半絕緣層 體20-2中所形成之該二佈線層18a所構成。此第二佈線層 18a係由一佈線部及一介層部所構成，以及該介層部係配置 成連接至該第一佈線層18。因此，在該半基體17a中所形 成之該第二佈線層18a係配置成經由該第一佈線層18電性 連接至在該半基體17b中所形成之該第二佈線層18a。 一第二絕緣層20a、該第三佈線層18b及該等防焊層21、 22等係配置在上述所構成之基體17之上部及下部。該第二 絕緣層2 0 a係由像壞氧樹脂或聚酿亞胺樹脂之樹脂材料所 形成及並且，該第三佈線層18b係由Cu(銅）所形成。如下 097144822 9 200924595 面所述，該第二絕緣層咖及該第三 層法而分別形成於該基體1?之 、a 8b係使用一增 該等防焊層2卜22覆蓋^佈面及下表面上。 二佈層18b之外部連接端的部 4 佈線層18b之該等防焊層 1 。又’< 3亥第三 層.沈。該等塾面電鑛層分中形錢面電鐵 及Au⑷所堆積而成之結構。’、有—種藉由嫂叫絲） =50Α係實質上配置相對於 :=置。具體上，在失於-對該等半絕緣層 I =半配置該強化體咖在該基體17内部 7a與料基體17b間之接合位置。此強化體 係配置成使具有直線形狀之多個線性構件51A相交且如 圖3所示具有網狀。 可將金屬、玻璃、、硬樹脂或包銅層板等應用至 該等線ί!構件51A之每—線性構件。並且，可在至 400μιη範圍内選擇該等線性構件ha之每一線性構件的寬度 W1及雨度Η(高度Η見圖4)，以及它們在此範圍内最好設定 為ΙΟΟμιη。又，可在2〇〇μιη至800μπι範圍内選擇該等相鄰線 性構件51Α間之間距ρ，以及它在此範圍内最好設定為 500μιη。此外，在圖3中，該強化體50A係顯示成為〆均勻 網狀結構，但是可適當地使網狀變形，以便不與該第一及第 一佈線層18及18a衝突。 097144822 10 200924595 依據上述具體例之該佈線基板1A，甚至當在該佈線基板 1Α内部發生因熱之施加所造成之内部應力及亦將外力施加 至該佈線基板1A時，使該強化體50A遭遇此應力或外力， 以及沒有將這些力施加至該等絕緣層20、20a及該等佈線層 18、18a、18b。 再者，不像纖維所交織成之網狀，依據該具體例之該強化 體50A具有一種使該多個線性構件51A相交之樑結構（beam structure)。結果，亦可對付來自不同方向之外力及應力及 因此，可有效防止該佈線基板1A變形。 並且，依據該具體例之該強化體50A具有一在内部呈現多 個間隔部之網狀，以便相較於一傳統框狀強化體，亦可達成 該佈線基板之重量減輕。 接下來，將描述上述佈線基板1A之製造方法。圖4至6 係描述本發明之第一具體例的該佈線基板1A之製造方法的 視圖。 在製造該佈線基板1A之情況中，如圖4(A)所示，先準備 一強化體50A。此強化體50A具有如上所述之網狀及由金 屬、玻璃、矽、陶瓷等所形成。此外，在該具體例中所使用 之該強化體50A係一在不同於佈線基板1A之製造步驟的製 造步驟中所事先製造的強化體。 如圖4(B)所示，在此強化體50A上配置一保護帶13。此 保護帶13係例如一塗抹有黏著劑之樹脂帶及該帶之厚度係 097144822 11 200924595 例如 10 0 μιπ。 接下來，如_)所示，在該保護帶ΐ3之—表面上配置 —14(-在申請專利範圍中所述之金屬膜）。此銅落ρ 有例如•之厚度及係使用—真空積層法(_ l_atemet_堆疊在該保護帶13之上表面及該強 50A之表面上。 =，如圖4⑼所示，在該銅们4之下述第一佈細 Γ 上形成-轨㈣16。在形成此光阻材料16之 十月況t，該光阻材料16係藉由先在該保護帶13之上表面上 =置-乾臈及圖案化此乾膜所形成。此外，構成該雜材 "，以便相對於-乾式極薄光阻膜來事先形成— 二線層18之形成位置的開口部及將此配置在該保護^ 接者，如圖5(A)所示，使用該光阻材料16做為 相對於該銅们4實施钮刻處理。當此餘刻處理結 ’ =5⑻所示，移除該光阻材料财藉此形成該第—佈線層° 當這樣在該保護帶13上形成該第一佈線層18時，如 5(C)所不，在該保護帶13上形成一半絕緣層體加、1圖 覆蓋該第一佈線層18及該強化體5〇A。 更 使用-像環氧樹脂或聚酿亞胺樹脂之樹脂材料做為 絕緣層體20-1之材料。並且，做為該半絕緣層:半 丨之形 097144822 12 200924595
成方法的一實施例’可在將一樹脂膜A 、及合至該保護帶13 後，藉由以130至150°C之溫度熱處理該 ^封脂膜及硬化該榭 脂膜’同時施壓（pressing)該樹脂膜，以 、 心得該半絕緣層體 當如上述形成該半絕緣層體20-1時，上 如圖5(D)所示，從 該半絕緣層體20-1剝除該保護帶13。# 攸 牧此情況中，該第一 佈線層18及該強化體50A係配置成埋人* f 5亥半絕緣層體2〇-1 内部’以便甚至當剝除該保護帶13時，上 5亥第一佈線層18 及該強化體50A沒有與此保護帶13 —起被制除 隨後，如圖5(E)所示，在該半絕緣層 趲2〇~1之下表面上 配置一半絕緣層體20-2。可以相似於該洤 x平絕緣層體20—1之 方式使用像環氧樹脂或聚醯亞胺樹脂之姑 料脂材料做為此半 絕緣層體2G-2之材料。並且’可由相同於該半絕緣層體㈣ 之形成方法形成該半絕緣層體20-2及具體上，可在將一樹 脂膜豐合至該半絕緣層體20-1後，藉由以13〇至15〇γ之 溫度熱處理該樹脂膜及硬化該樹脂膜，同時施壓（pressing) 該樹脂膜，以獲得該半絕緣層體20-2。結果，形成一由該 半絕緣層體20-1及該半絕緣層體20-2所製成之第一絕緣層 20。 當如上述形成該第一絕緣層2〇時，使用一雷射加工法等 在該第一絕緣層20中形成第一介層孔20W，以暴露一連接 墊18。相對於該半絕緣層體2〇-1及該半絕緣層體2〇-2兩 097144822 13 200924595 者以此雷射加工實施該等第一介層孔20W之形成。結果，如 圖6(A)所示，該第一佈線層18之上下兩個表面處於從該第 一絕緣層20暴露之狀態。 隨後，使用一半加成法，相對於該第一絕緣層20實施一 第二佈線層18a之形成處理。具體上，在藉由相對於該等第 一介層孔20W實施去膠渣處理之清洗後，在該第一絕緣層 20之上表面及該等第一介層孔20W之内面上實施無電銅電 f: 鍍及藉此形成一種子層。接著，當配置一光阻材料時實施圖 案化，以便留下除了該第二佈線層18a之形成位置之外的部 分。 然後，藉由使用該種子層做為一饋電層，實施銅之電解電 鍍，以形成該第一佈線層18a。當以此方式形成該第二佈線 層18a時，移除該光阻材料及該種子層及藉此形成圖6(B) 所示之一基體17。以此方式所形成之該基體17具有一種接 〇 合一半基體17a至一半基體17b之結構，其中在該半基體 17a之該半絕緣層體20-1内形成該第一佈線層18及該第二 佈線層18a及在該半基體17b之該半絕緣層體20-2中形成 該第二佈線層18a。 當如上述形成該基體17時，在此基體17之上及下表面上 形成第二絕緣層20a及第三佈線層18b。使用一增層法及一 半加成法形成該等第二絕緣層20a及該等第三佈線層18b。 具體上，在該基體17之兩個表面上形成該等第二絕緣層 097144822 14 200924595 20a及由雷射加工相對於兮笙 對於忒等苐二絕緣層2〇a在介 位置中形成第二介層孔^ 〜战 |增孔20Χ。接下來，在相對於該 層孔20Χ實施去膠渣處理德， 一；| —里後在该第二絕緣層20a之表面及 该荨第一介層孔20X之内面卜者 門面上只施無電銅電鍍及藉此形成 一種子層。隨後，當配置一 罝先阻材料時，實施圖案化，以便 留下除了料三佈層l8b的形成位置之外的部分。 …、後猎由使用錢子層做為—饋電層來實施銅之電解電 鑛，以細第三佈線層18b。當以此方式形成該第三佈線 層18b k ’移除錢阻材料及該種子層及藉此形成圖6⑹ 所不之一佈線構件30A。隨播 #丄 丨迎後’猎由形成一防焊層22及墊 面電鑛層25、26，以萝4冃9 衣^圖2所示之該佈線基板ία。此 外，在上述實施例中，形忐呈 &成具有共四層之該增層佈線層， 然而可以形成一具有η屛（n後，丄、 曰Cn係1或更大之整數）之增層佈 線層。 I 、依據上述製造方法’在該強化體5GA之配置位置的周圍形 成u亥等絕緣層2〇、2〇a之每一絕緣層及該等佈線層…⑽、 ⑽之每-佈線層’以便該強化體5()a周圍之垂直平衡改善 了及可抑制内部應力之發生。並且，藉由只有—在中心之層 構成該強化體50A，以致於可降低構成成本。 (第二具體例） 一接下來’將描述本發明之一第二具體例。圖7係顯示該第 八體例之-佈線基板1β的剖面圖，以及圖8至顯示該 097144822 15 200924595 佈線基板1B之製造方法。此外，在圖8至10中，藉由分配 相同元件符號至對應於該第一具體例之敘述中所使用之圖 2至6所示之配置，應該適當地省略敘述。 因為依據上述第一具體例之該佈線基板1A係配置成形成 在該強化體50A之配置位置周圍形成該等絕緣層20、20a 之每一絕緣層及該等佈線層18、18a、18b之每一佈線層， 所以亦以在該強化體50A之配置位置周圍對稱堆積之形狀 f 形成在該等佈線層18a、18b之每一佈線層中所形成之介層 部的形狀。 另一方面，依據本具體例之該佈線基板1B的特徵在於： 從第一絕緣層20朝第四絕緣層20c依序堆積及形成絕緣層 20、20a、20b、20c 及佈線層 18、18a、18b、18c、18d 之 每一層。結果，朝相同方向形成在該等佈線層18a、18b、 18c、18d之每一佈線層中所形成之介層部的形狀。 ί 然而，亦在依據該具體例之該佈線基板1Β中，以相似於 依據該第一具體例之該佈線基板1Α的方式在一佈線構件 30Β之中間位置配置一強化體50Α，以便可確實強化該佈線 構件30Β且甚至當從不同方向施加應力或外力時，可有效防 止該佈線基板1Β變形及亦可達成該佈線基板1Β之重量減 輕。並且，可在一支撐體10之兩個表面上形成具有相同配 置之佈線構件，以便可改善生產力。 接下來，將描述上述所配置之佈線基板1Β的製造方法。 097144822 16 200924595 在製造該佈線基板1B之情況中，如圖8(a)所示，先準備 -支撐體10。在該具體例中，使用銅箱做為該支龍1〇。 此銅箔之厚度係例如35至ι〇〇μιη。 在此支撐體10上形成一防焊層21及一塾面電鍵層. 在該防焊層21中’在-預定位置中形成―開口部及在此開 口部内部形成雜面電料25。此塾面電朗⑶具有一種 堆積-金膜、-㈣及-錄膜之結構’以及可使用例如一電 鍍法或一濺鍍法來形成。 在此支禮體1G上形成-光阻膜（未顯示）及亦相對於此光 阻膜實施®案减理及在-對應於—連接墊18之形成位置 的位置中形成-開口部。接下來，由使用該支撐體ι〇在一 電鑛饋電層中之補解讀在該支㈣1{)上形成—第一佈 線層18。在此情況中’該第—佈線層18亦形成於該塾面電 鑛層25上。隨後’如圖8⑻所示，藉由移除該光阻膜，以 在該支撐體ίο上形成具有-預定形狀之該第—佈線層18。 此外，此連接墊18做為該佈線基板1B之一外部連接端。 接著，在該支樓體ίο上形成-用以覆蓋該連接塾18之第 -絕緣層20。使用像環氧樹脂絲醯亞胺樹脂之樹脂材料 做為該第-絕緣層2G之材料。做為該第—絕緣層2()之形成 方法的-實施例，可在將-樹_疊合至該切體1〇後， 藉由以130至150X之溫度熱處理該樹脂膜及硬化該樹脂 膜’同時施壓(pressmg)該樹脂獏，以獲得該第一絕緣層 097144822 17 200924595 20 ° 然後，使用-雷射加工法等，在該支撐體1〇中所形成之 該第-絕緣層20中形成-第—介層孔卿，以便暴露該連 接墊18。卩过後，开》成一經由該第一介層孔連接至在該 支擇體1G上所形成之該連接墊18的第二佈線層恤。此第 二佈線層18a係由銅（Cu)所製成且形成於該第一絕緣層 20此苐一佈線層18a係以例如一半加成法所形成。 具體上，首先，在該第一絕緣層20之上表面及該第一介 層孔20W上由無電鍍或濺鍍法形成一銅種子層後，形成一包 括一對應於該第二佈線層18a之開σ部的光阻膜。接下來， 由使用該銅種子層在—電㈣電層巾之電解電鐘在該光阻 膜之開口部中形成一銅層圖案。 接著，在移除該光阻膜後，藉由使用該銅層圖案做為一罩 幕來_該銅種子層，以獲得該第二佈線層此。此外，除 了上述半加成法之外，還可採用像減成法之各種佈線形成方 法做為5亥第二佈線層18a之形成方法。 ’、、、:後在藉由重複相似於上述之步驟，在該支撐體中 $成用以m亥第二佈線層此之第二絕緣層後，在 該第二佈線層l8a上之第二絕緣層施的部分中形成一第二 介層孔皿。再者，在該支撐體1〇之該第二絕緣層20a上 形成-經由該第二介層孔紐連接至該第二佈線層池之第 二佈線層⑽。圖9⑷顯示該支撐體1〇，其中形成有該第 097144822 18 200924595 三佈線層18b。 形成此第三佈線層18b之狀態係為形成一佈線構件30B 至相對於該佈線構件30B之厚度方向的大約一半厚度之狀 態。當這樣形成該佈線構件30B至相對於它的厚度方向之大 約一半厚度時，在該第二絕緣層20a之上表面上接著安裝一 強化體50A。 此外，在該具體例中，該強化體50A係一在不同於佈線基 板1B之製造步驟的製造步驟中所事先製造的強化體。使用 一黏著劑，使此強化體50A暫時結合至該第二絕緣層20a 之上部。 並且，必需放置該強化體50A於該第二絕緣層20a上， 以便不與該第三佈線層18b衝突。結果，可以構成該強化體 50A，以便事先配置用以定位之一導針（guide pin)(未顯示） 及因此該強化體50A係以高準確性放置在該第二絕緣層20a 上。 當如上所述黏附該強化體50A時，如圖9(C)所示，在該 支撐體10上形成一第三絕緣層20b，以便覆蓋該強化體50A 及該第三佈線層18b。之後，如圖9(D)所示，由雷射加工在 該第三佈線層18b上之第三絕緣層20b的一預定部分中形成 一與該第三佈線層18b相連之第三介層孔20Y。隨後，如圖 10(A)所示，在該第三絕緣層20b上形成一經由該第三介層 孔20Y連接至該第三佈線層18b之第四佈線層18c。 097144822 19 200924595 當如上所述形成該第四佈線層18c時，形成一第四絕緣層 20c ’以便覆蓋此第四佈線層i8c。之後，由雷射加工在該 第四佈線層18c上之第四絕緣層20c的一預定部分中形成一 與該第四佈線層18c相連之第四介層孔20Z。隨後，如圖10(B) 所示，在該第四絕緣層20c上形成一經由該第四介層孔20Z 連接至該第四佈線層18c之第五佈線層18d。經由上述步驟 形成該佈線構件30B。 〇 此外，在上述實施例中，形成具有五層（第一至第五佈線 層18至18d)之該增層佈線層，但是可以形成一具有η層（η 係1或更大之整數）之增層佈線層。 當如上所述形成該佈線構件3〇Β時，如圖10(C)所示，在 該第四絕緣層2〇c上形成一在預定位置中配置有開口部之 防焊層22。暴露於此防焊層22之開口部的内部之第五佈線 層18d導致成一外部連接端。在該第五佈線層1如之從此開 I 口部所暴露的表面上形成一墊面電鍍層26。此墊面電鍍層 26具有相同於上述墊面電鍍層25之配置。 然後，移除做為支撐體之該支撐體1〇。此支撐體1〇可藉 由使用一氟化鐵水溶液、一氣化銅水溶液或一過疏酸銨水溶 液之濕式蝕刻來移除。在此情況中，該墊面電鍍層25在該 連接墊18中係形成於最上表面上，以致於可相對於該第一 佈線層18及該第一絕緣層2〇選擇性地姓刻及移除該支撐體 10。結果，製造圖7所示之該佈線基板1B ^ 097144822 20 200924595 依據上述製造方法，在該堅固支撐體ίο上堆積該等絕緣 層20、20a、20b、20c之每一絕緣層及該等佈線層18、18a、 18b、18c、18d之每一佈線層，以便可以高準確性形成該等 絕緣層及該等佈線層之每一層及亦可在一適當位置安裝該 強化體50A。結果，可防止該強化體50A與該第三及第四佈 線層18b、18c間之衝突及可以高可靠性製造該佈線基板1B。 並且，在上述具體例中，顯示在該支撐體10之一表面上 形成該佈線構件30B的製造方法及配置，但是亦可在該支撐 體10之兩個表面上形成内部配置有該等強化體50A之該等 佈線構件30B。在使用此配置之情況中，可使用一支撐體10 製造兩個佈線基板1B，以致於可改善製造效率。 (第三具體例） 接下來，將描述本發明之第三具體例。圖11係顯示第三 具體例之一佈線基板1C的剖面圖，以及圖12及13顯示該 佈線基板1C之製造方法。此外，在下述具體例之每一具體 例所使用之圖11至17中，藉由分配相同元件符號至對應於 該第二具體例之敘述中所使用之圖7至10所示之配置，應 該適當地省略敘述。 依據上述第二具體例之該佈線基板1B係配置成使用在不 同於該佈線基板1B之製造步驟的步驟中所製造之該強化體 50A。另一方面，本具體例之特徵在於：在該佈線基板1C 之製造步驟中同時形成一強化體50B。因為這樣，所以在依 097144822 21 200924595 據該具艘例之該佈線基板1C中，由相同於一佈線層之材料 的銅形成該強化體50B。 甚至當這樣由相同於該佈線層之材料形成該強化體50B 時，此強化體50B係配置成使多個線性構件相交及因此，可 確實強化一佈線構件30C，以及甚至當從不同方向施加應力 或外力時，可有效防止該佈線基板1C變形及可達成該佈線 基板1C之進一步重量減輕。並且，藉由防止如上所述之變 形的發生，有助於該佈線基板1C之搬運及因此，可防止在 搬運時之破裂或裂縫之發生。 接下來，將描述上述所配置之該佈線基板1C的製造方法。 在製造該佈線基板1C之情況中，該具體例係相似於使用 圖8(A)J* 8(c)及圖9(A)所先前描述之製造方法，以致於省 略該敘述。圖12(A)相同於圖9(A)所示之視圖。因此，應該 描述後續製造步驟。 當如圖12(A)所示在一第二絕緣層2〇a中形成一第三佈層 18b時，在該第二絕緣層2〇a之上表面及該第三佈線層 之上表面上形成一由銅所製成之種子層27。隨後，在所形 成之該種子層27的上部上形成-光阻材料，以及並且，實 施用以移除不包含—強化體議之形成位置的部分之圖案 化。圖/2(B)顯示-已實施圖案化之光阻材料28。此光阻材 料28係形成用以覆蓋該第三佈線層l8b<5 當形成該光阻材料28時，接著使用該種子層27做為一饋 097144822 22 200924595 電層’實施銅之電解電鍍。結果，在光阻材料28的每一光 阻材料間形成該強化體50B。此外，在該具體例中，使用銅 做為該強化構件50B之材料，以便實施銅之電解電鍍，但是 當使用另一材料（例如，鎳）做為該強化體50B之材料時，實 施材料（鎳）之電解電鍍。 當如上所述在該第二絕緣層20a之上部上形成該強化體 50B時，移除該光阻材料28。圖13(B)顯示移除該光阻材料 ( 28之狀態。 在這樣形成該強化體50B後，實施相同於在該第二具體例 中使用圖9(C)、9(D)及圖10(A)至10(C)所述之步驟’以及 因此，製造圖11所示之該佈線基板1C。此外’圖13(C)對 應於圖10(B)，以及圖13(D)對應於圖10(C)。 依據上述製造方法’可在增長該等絕緣層20、20a、20b、 20c之每一絕緣層及該等佈線層18、18a、18b、18c、 (J 之每一佈線層的步驟中共同地形成該強化體50B，以便可以 低成本輕易製造具有該強化體50B之該佈線基板1C。並且’ 可藉由適當地改變該光阻材料28之圖案化’相對地容易改 變該強化體50B之形狀。又’不像上述其它具體例’ 一安裝 該強化體之步驟係不存在的’以致於可藉由擅用現存增層製 程設備以形成該強化體50B。 (第四具體例） 接下來，將猫述本發明之第四具體例。圖14係顯示該第 097144822 23 200924595 四具體例之一佈線基板ID的剖面圖，以及圖15至17顯示 該佈線基板1D之製造方法。 依據上述第二及第三具體例之該佈線基板1B、1C係配置 成在該等佈線構件3〇B、30C之中間位置形成該等強化體50A 及50B。此結果’在該等佈線基板化及1(：之製造步驟中， 實施該等強化體50A及50B之配置步驟只有一次。 另一方面，依據本具體例之該佈線基板1D的特徵在於： f 具有一種配置，其中橫越相對於一佈線構件30D之厚度方向 的中間位置向上及向下地彼此隔開來配置一強化體50A4 及一強化體50A-2。因此，該佈線基板1D之製造步驟中， 多次（在該具體例中為兩次）實施用以安裝該強化體之處理。 在依據該具體例之該佈線基板1D中，該多個強化體50A-1 及強化體50A-2係存在於該佈線構件30D内部，以致於可更 確實地防止因應力或外力所造成之該佈線基板1D的變形。 接下來，將描述上述所配置之佈線基板1D的製造方法。 在製造該佈線基板1D之情況中，如圖15(A)所示，先準 備一支撐體10。在該具體例中，使用銅箔做為該支撐體1〇。 以相似於该第二具體例所述之方式在該支撐體丨〇上形成一 防焊層21及一墊面電鑛層25。 由一相似於該第二及第三具體例所述之方法在此支撐體 10上形成一第一佈線層18。隨後，在上面形成有此第一佈 線層18之該支撐體1〇的上部上形成一半絕緣層體工。 097144822 24 200924595 此半絕緣層體20-1具有相同於上述具體例之每一具體例中 所使用之絕緣層的材料，以及使用一像環氧樹脂或聚醯亞胺 樹脂之樹脂材料。 當這樣形成該半絕緣層體20-1時，如圖15(B)所示，在 此半絕緣層體20-1之上部上安裝一第一強化體50A-1。此 第一強化體50A-1具有相同於上述第一及第二具體例中所 使用之該強化體50A的配置。使用一黏著劑，將此強化體 50A-1暫時結合在該半絕緣層體20-1上。並且，在此暫時 結合之情況中，該第一強化體50A-1可以如上所述配置成使 用一導針來定位。 當在該半絕緣層體20-1上安裝該強化體50A-1時，在該 半絕緣層體20-1上接著形成一半絕緣層體20-2，以便覆蓋 該強化體50A-1。此半絕緣層體20-2亦具有一像環氧樹脂 或聚醯亞胺樹脂之樹脂材料，以及可在將一由該樹脂材料所 製成之樹脂膜疊合至該半絕緣層體20-1後，藉由以130至 150°C之溫度來熱處理該樹脂膜及硬化該樹脂膜，同時施壓 (pressing)該樹脂膜，以形成該半絕緣層體20-2。在此情 況中，使該半絕緣層體20-1與該半絕緣層體20-2整合成一 體及因此，如圖15(C)所示，形成一第一絕緣層20。
然後，如圖15(D)所示，使用一雷射加工法等，在該第一 絕緣層20中形成一第一介層孔20W，以暴露一連接塾18。 隨後，使用上述半加成法，形成一經由該第一介層孔20W 097144822 25 200924595 連接至在該切體1Q上所形成之該連触ι8的第二佈線層 18a °圖16(A)顯示形成該第二饰線層他之狀態。 接著，藉由重複相似於上述郡些步驟（增層步驟及半加成 步驟），在該第二佈線層l8a之上部上形成一第二絕緣層 20a、-第二佈線層勘、-第三絕緣層及_第四佈線 層18c。圖16(B)顯示堆積及形成該等絕緣層2〇、2〇&、滿 之每-絕緣層及該等佈線層18、版、⑽、此之每一佈線 層的狀態。 隨後’在上面形成有此第四佈線層 18c之該第三絕緣層 20b的上#上形成-半絕緣層體咖-卜此半絕緣層體 亦具有相同於上述具體例之每_具體例巾所使用之絕緣層 的材料’以及使用一傻接备此 1豕故虱樹脂或聚醯亞胺樹脂之樹脂材 料亚且，期望Μ相似於該半絕緣層體⑽之方式設定此 半絕緣層體2GH之厚度為大約 當這樣形成該半絕缕爲μ Λ 緣層體20c-l時，如圖16(C)所示，在 此半絕緣層體20c〜1之μ μ 〈上4上安裝一第二強化體50Α_2。該 第二強化體50Α-2罝右知门 、有相同於上述第一及第二具體例中所 使用之該強化體5〇α的耐$ 的配置。使用一黏著劑，將此強化體 50Α-2暫時結合在該半雄 千、，、邑緣層體2〇c-l上。並且，在此暫時 結合之情況中’ §亥第二蚀扎 虽化體50Α-2可以如上所述配置成使 用一導針來定位。 & 當在該半絕緣層體2〇e__ 1 上安裝該強化體50A-2時，在該 097144822 26 200924595 半絕緣層體20c-l上接著形成一半絕緣層體20c-2，以便覆 蓋該強化體50A-2。此半絕緣層體20c-2亦具有一像環氧樹 脂或聚醯亞胺樹脂之樹脂材料及以相似於該半絕緣層體 20-2之方式來形成。結果，使該半絕緣層體20c-1與該半 絕緣層體20c-2整合成一體及因此，如圖16(D)所示，形成 一第四絕緣層20c。 然後，如圖17(A)所示，使用一雷射加工法等，在該第四 絕緣層20c中形成一第四介層孔20Z，以暴露該第四佈線層 18c。隨後，使用上述半加成法，形成一經由該第四介層孔 20Z連接至該第四佈線層18c之第五佈線層18d。圖17(B) 顯示形成該第五佈線層18d之狀態。經由上述步驟形成該佈 線構件30D。 此外，在該具體例中，形成具有五層（第一至第五佈線層 18至18d)之該增層佈線層，但是可以形成一具有η層（η係 1或更大之整數）之增層佈線層。 當如上述形成該佈線構件30D時，如圖17(C)所示，在該 第四絕緣層20c上形成一在預定位置處配置有開口部之防 焊層22。被暴露至此防焊層22之開口部的内部的該第五佈 線層18d導致成一外部連接端。在該第五佈線層18d之從此 開口部所暴露的表面上形成一墊面電鐘層26。墊面電鑛層 26具有相同於上述墊面電鍍層25之配置。 接著，以相似於上述第二及第三具體例之方式移除做為支 097144822 27 200924595 撐體之該支獲體1〇。結果’製造圖14所示之該钸線基板1D。 依據上述製造方法，可輕易地將該多個強化雜5〇A-1、 50A-2併入該#線構件及可輕易地製造能有姝防止變形 之發生的該#線基板1D。 上面已詳、細描述本發明之較佳具體例，但是本發明並非侷 限於上述特定異體例，以及可在申請專利範圍所述之本發明 的主旨内實施各種修改及變更。 Γ 例如，在上述具體例之每一具體例中，如圖3戶斤示以網狀 形成該等強牝雜50A、50A-1、50A-2、50B之形狀，但是並 非侷限於此網狀。例如，如圖18(A)所示之一佈線基板1E 所述，可以將/強化體5〇C配置成從平面觀看時是以十字形 使線性構件5ΐβ相交。 並且，如¢1 18(Β)所示之—佈線基板1F所述，可以使用 一放置成從乎面觀看是以該佈線基板1F之對角線形使兩個 L,·強化體51Β相交之強化體50D。又’如圖18(C)所示之一佈 線基板1G戶斤述’可以使用一配置成以星狀使多個線性構件 51B相交之強化體50E °再者，依據在該佈線基板内部所發 生之應力的方向或大小或預期被施加至該佈線基板之外力 的施加方向或大小，可適當地改變構成該強化體之該等線性 構件的相父之形式。此外，在圖18(〇至18(〇中，元件符 號11表示在4等佈線基板至ig之每-佈線基板中所安 裝之一半導體晶片的輪廓。 097144822 28 200924595 並且，在上述具體例之每一具體例中，以直線形狀形成構 成該等強化體50A至50E、50-1、50-2之該等線性構件5U、 51B的形狀，但是可以配置成以曲線形狀、鋸齒狀形狀或其 它形狀形成線性構件51A、51B及使該等線性構件相交。 又，在依據上述具體例之每一具體例的該等佈線基板Μ 至1G中，使用已移除該支撐體1〇之表面（形成有該第一佈 線層18之表面）做為要連接該外部連接端之表面及使用相 ( 對面（形成該第五佈線層I8d之侧的表面）做為晶片安裝 面。然而，相反地，可使用已移除該支撐體1〇之表面做為 晶片安裝面及亦可使用相對面做為要連接該外部連接端之 表面。 並且，如該第二具體例所述，亦可在該支撐體1〇之兩個 表面上形成内部配置有強化體5〇A之佈線構件3〇b，以及在
使用此配置之情況中，可使用—支撐體1G來製造兩個佈線 基板1B，以便可改善製造效率。此同樣地可應用至在該第 三具體例後面之每一具體例。 再者’可以建構成製造-藉由接合兩個切體所堆叠之層 =每一具體例所述之方法在此層體之兩個表面上形成 佈線基板⑽㈣件）’以及之後歸雜 體分割成_支撐體，从_移 料此將· 該等佈線基板。藉由使用此方法， #體及藉此形成 【圖式簡單說明】 ^改善製造效率。 097144822 29 200924595 圖1(A)及1(B)係描述為一傳統實施例 問題之示圖 之 佈線基板及其 圖2係本發明之第一且鞅 圖_.明之:一線基板之部分剖面圖。 圖至4(D)係描述本發明 Μ面圖。 之製造方法的剖面圖（第一）。 -體例的該佈線基板 圖5(A)至5(E)係描述本發明之第—具 之製造方法的剖面圖（第二）。 〜1的該佈線基板 圖6⑷至6(C)係描述本發明之第—具 之製造方法的剖面圖（第三）。 的遠佈線基板 圖7係本發明之第二具體例的一佈線基 圖8α)至8(c)係摇述本發明之第二具部分剖面圖。 之製造方法的剖面圖（第一）。 、該佈線基板 圖9(A)至9(D)係描述本發明之第二具體例 之製造方法的剖面圖（第二）。 、s'布線基板 圖10(A)至10(C)係描述本發明之第二| 板之製造方法的剖面圖（第D。 ’、例的該佈線基 圖η係本發明之第三具體例的—佈線基板之部分剖面 圖 例的該佈線基 圖12(A)及12(B)係描述本發明之第二耳體 板之製造方法的剖面圖（第一）。 例的該佈線基 圖13(A)至13(D)係描述本發明之第二θ 二昇體 097144822 30 200924595 板之製造方法的剖面圖（第二）。 圖14係本發明之第四具體例的一佈線基板之部分剖面 圖。 圖15(A)至15(D)係描述本發明之第四具體例的該佈線基 板之製造方法的剖面圖（第一）。 圖16(A)至16(D)係描述本發明之第四具體例的該佈線基 板之製造方法的剖面圖（第二）。 r 圖17(A)至17(C)係描述本發明之第四具體例的該佈線基 板之製造方法的剖面圖（第三）。 圖18(A)至18(C)係使用一強化體之一佈線基板的平面 圖，其中該強化體係在該第一具體例中所使用之一強化體的 一修改實施例。 【主要元件符號說明】 1A 佈線基板 1B 佈線基板 1C 佈線基板 1D 佈線基板 1E 佈線基板 1F 佈線基板 1G 佈線基板 10 支撐體 11 半導體晶 097144822 31 200924595 f \
13 保護帶 14 銅 16 光阻材料 17 基體 17a 半基體 17b 半基體 18 第一佈線層（連接墊） 18a 第二佈線層 18b 第三佈線層 18c 第四佈線層 18d 第五佈線層 20 第一絕緣層 20a 第二絕緣層 20b 第三絕緣層 20c 第四絕緣層 20c-l 半絕緣層體 20c-2 半絕緣層體 20-1 半絕緣層體 20-2 半絕緣層體 20W 第一介層孔 20X 第二介層孔 20Y 第三介層孔 097144822 32 200924595
25 26 27 28
r 30A .¾.
30B 30C 30D 50A 50A-1 50A-2 ( 5 OB 50C 50D 50E 51A 51B 100 101 第四介層孔 防焊層 防焊層 墊面電鍍層 墊面電鍍層 種子層 光阻材料 佈線構件 佈線構件 佈線構件 佈線構件 強化體 第一強化體 第二強化體 強化體 強化體 強化體 強化體 線性構件 線性構件 佈線基板 佈線構件 097144822 33 200924595 102 佈線層 103 絕緣層 106 強化構件 107 上電極塾 108 下電極墊 109 防焊層 110 焊料凸塊 Η 高度 LI 長度 Ρ 間距 W1 寬度 097144822 34

Claims (1)

  1. 200924595 七、申請專利範圍： 1· 一種佈線基板，包括： :佈線構件，11由堆積—絕緣層及—佈線層所製成；以及 強化體，配置在該佈、線構件之該等絕緣層㈤，其中， 5亥強化體係配置成使多個線性構件相交。 2.如申請專利範圍第丨項之佈線基板，其中， 該強化體係配置在相對於該佈線構件之厚度方向 位置。 曰 3·如申請專利範圍第1項之佈線基板，其中， 該等強化體係橫越㈣於該佈線構件之厚^向的中間 位置向上及向下地彼此隔開來配置。 4.如申請專利範圍第1項之佈線基板，其中， 該強化體在平面圖中具有一至少選自十字形、星狀及網狀 之形狀。 5.—種佈線基板之製造方法，包括下列步驟·· 配置-保護構件於—配置錢乡個線性構件相交之強化 由一金屬膜形成一電極於該保護構件上； 及該保護構 藉由形成一第一樹脂構件來覆蓋該強化體 件，以形成一半基體； 置一第二樹脂材料於一 從該半基體移除該保護構件及配 已移除該保護構件之表面上； 097144822 35 200924595 樹脂構 形成一用以暴露該電極之開口部於該及第 件中； 藉 一由形成一佈線金屬層於該開口部之内部及該第一及 -樹脂構件之表面上，以形成—基體；以及 件堆積一佈線層及一絕緣層於該基體上，以形成一佈線構 6. 一種佈線基板之製造方法，包括τ列步驟： r 件堆積-佈線層及一絕緣層於一支撐體上’以形成一佈線構 從該佈線構件移除該支撐體；以及 佈線構件之㈣㈣配置—配置成使多彳目線性構件 相父之強化體於該絕緣層上。 7. 如申請專利範圍第6項之佈線基板之製造方法，其中， ，佈線構件之形成期間實施配置該強化體之步驟多欠。 •如申請專利範圍第6項之佈線基板之製造方法，其中， 之 一f佈線構件之形成期間形成該佈線構件至該預定厚产 -半的情況中實施配置該強化體之步驟一次。 - =如申請專利範圍第6項之職基板之製造方法，其卜 配置该強化體之步財在該該_ 1〇 ^ ^ 诙扒这強化體。 •如申吻專利耗圍第6項之佈線基板之製造方法 配置《化體之步驟包括用以使用—電鑛法 緣令 上形成該強化體之處理。 ，毛緣層 097144822 36
TW097144822A 2007-11-29 2008-11-20 Wiring substrate and manufacturing method thereof TW200924595A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007308583A JP2009135184A (ja) 2007-11-29 2007-11-29 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW200924595A true TW200924595A (en) 2009-06-01

Family

ID=40410186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144822A TW200924595A (en) 2007-11-29 2008-11-20 Wiring substrate and manufacturing method thereof

Country Status (5)

Country Link
US (1) US20090139751A1 (zh)
EP (1) EP2066157A3 (zh)
JP (1) JP2009135184A (zh)
KR (1) KR20090056860A (zh)
TW (1) TW200924595A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679740A (zh) * 2014-10-29 2016-06-15 矽品精密工业股份有限公司 基板结构及其制法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP5383447B2 (ja) * 2009-11-20 2014-01-08 京セラ株式会社 配線基板およびプローブカードならびに電子装置
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
KR20120124319A (ko) * 2011-05-03 2012-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN104685978B (zh) * 2012-09-26 2018-04-27 日立化成株式会社 多层配线板及多层配线板的制造方法
KR101814843B1 (ko) 2013-02-08 2018-01-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2015008214A (ja) * 2013-06-25 2015-01-15 株式会社デンソー 電子装置
WO2015060045A1 (ja) 2013-10-24 2015-04-30 株式会社村田製作所 配線基板およびその製造方法
CN208657154U (zh) * 2015-03-20 2019-03-26 3M创新有限公司 用于附接发光半导体装置的柔性多层基板
TWI573231B (zh) * 2015-07-17 2017-03-01 矽品精密工業股份有限公司 封裝基板及其製法
KR102059478B1 (ko) 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
CN113540029A (zh) * 2020-04-16 2021-10-22 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造和设计部件承载件的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3277347A (en) * 1955-10-12 1966-10-04 Minnesota Mining & Mfg Electric circuit panelboard
JPS5831753B2 (ja) * 1979-02-02 1983-07-08 鐘淵化学工業株式会社 電気用絶縁積層板及び印刷回路用金属箔張り積層板
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法
TW200638811A (en) * 2004-09-21 2006-11-01 Ibiden Co Ltd Flexible printed wiring board
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP4377867B2 (ja) * 2005-09-30 2009-12-02 日本ピラー工業株式会社 銅張積層板、プリント配線板及び多層プリント配線板並びにこれらの製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007227561A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 半導体装置及びその製造方法
US7737370B2 (en) * 2006-07-31 2010-06-15 Hitachi Cable, Ltd. Electromagnetic shielding filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679740A (zh) * 2014-10-29 2016-06-15 矽品精密工业股份有限公司 基板结构及其制法

Also Published As

Publication number Publication date
EP2066157A3 (en) 2011-03-09
JP2009135184A (ja) 2009-06-18
KR20090056860A (ko) 2009-06-03
US20090139751A1 (en) 2009-06-04
EP2066157A2 (en) 2009-06-03

Similar Documents

Publication Publication Date Title
TW200924595A (en) Wiring substrate and manufacturing method thereof
TWI579978B (zh) 多層電子支撐結構及其製造方法
TWI258175B (en) Wiring board, method of manufacturing the same, and semiconductor device
TWI343774B (en) Circuit substrate manufacturing method
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
TW580743B (en) Flip chip type semiconductor device and method of manufacturing the same
TW200845340A (en) Method of manufacturing wiring substrate and method of manufacturing electronic component device
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
TWI478277B (zh) 半導體裝置之製造方法
EP2592915A1 (en) Laminated wiring board and manufacturing method for same
US20120279630A1 (en) Manufacturing method of circuit substrate
WO2011058879A1 (ja) 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
TWI509760B (zh) 用於半導體裝置之製造方法
US9698094B2 (en) Wiring board and electronic component device
US9420687B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
TW201401961A (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
WO2008029813A1 (fr) Corps composite de plaque de connexion, dispositif semi-conducteur et procédé pour fabriquer le corps composite de plaque de connexion et le dispositif semi-conducteur
JP2010073838A (ja) 半導体パッケージ及びその製造方法と半導体装置
JP6693850B2 (ja) キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
JP4837696B2 (ja) 配線基板の製造方法及び半導体装置の製造方法
JP5097006B2 (ja) プリント配線基板及びその製造方法
JP5371834B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
TW200850099A (en) Advanced multilayered coreless support structure, and their fabrication
JP2006294862A (ja) 配線基板の製造方法及び配線基板