TWI478277B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI478277B
TWI478277B TW099109035A TW99109035A TWI478277B TW I478277 B TWI478277 B TW I478277B TW 099109035 A TW099109035 A TW 099109035A TW 99109035 A TW99109035 A TW 99109035A TW I478277 B TWI478277 B TW I478277B
Authority
TW
Taiwan
Prior art keywords
layer
bonding
wiring circuit
circuit layer
supporting substrate
Prior art date
Application number
TW099109035A
Other languages
English (en)
Other versions
TW201044498A (en
Inventor
Naoko Yoshida
Takashi Oda
Shigenori Morita
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201044498A publication Critical patent/TW201044498A/zh
Application granted granted Critical
Publication of TWI478277B publication Critical patent/TWI478277B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置之製造方法，該半導體裝置包括連接到佈線電路層的至少一個主面的半導體元件，更具體而言，係關於一種半導體裝置之製造方法，其中佈線電路層的頂面和背面之主面是黏合面，並且另一個半導體元件可以連接到其他主面。
用各種半導體材料組構的半導體元件(在下文中也簡稱為“元件”)，諸如使用矽半導體的IC和使用有機半導體的有機EL元件，往往是藉由在晶圓基板上重複地形成多元件矩陣，然後將該基板切割成稱作半導體晶片(也稱為裸晶片(bare chip))的各個元件來生產。
在下面的陳述中，其上形成的半導體元件(切割之前的狀態)也稱為“半導體晶圓”，並且切割之前的狀態也稱為“晶圓狀態”。同樣，切割過的半導體晶圓也簡稱為“晶片”，並且切割之後的狀態也稱為“晶片狀態”。
除了基本的半導體元件結構之外，各種佈線結構係在處於晶圓狀態時的元件中製造而成，以便添加複雜的功能以及用於其他目的。這樣的佈線結構包括例如再分佈層(redistribution layer)、允許元件側面和背面經由晶圓基板而彼此電性連通的導電路徑(通孔)等等。
例如如JP-A-2000-243754中所公開的，形成鋁電極(被包含在元件中作為半導體元件結構的電極焊盤)，之後在其上依序地形成絕緣層、鍍銅層等等，由此形成再分佈層。
在提供有佈線結構並且分成晶片後，任何元件係作為具有連接導體的半導體裝置，該連接導體與只暴露電極的初始元件相比，係便於連接到和安裝外部導體(外部電路等等)。
例如，藉由提供再分佈層，可以容易地連接元件的鋁電極和外部電路上用於安裝元件的導體，即使它們的大小或間距(pitch)彼此不同。
可以藉由在基板厚度方向上設置穿透晶圓基板的通孔，而在晶圓基板的背面上形成連接端子。
經過針對待添加到半導體元件的這種佈線層的研究，本發明人發現，在與佈線層有關的製造成本方面有進一步的改善空間，並且將其視為本發明所欲解決的問題。
因此，由於在每個半導體晶圓上構建再分佈層的必要性，所以在半導體晶圓上直接形成再分佈層的處理相當煞費苦心。本發明人注意到如下事實：在減小用於形成這種再分佈層的製造成本方面還有空間，但這還沒有被視為問題。如果發現所形成的再分佈層的品質不能被接受，則即使所獲得的半導體晶圓整體上具有可接受的品質，半導體晶圓的丟棄也是不可避免的，這就增加了製造成本，因為再分佈層已經單片形成在半導體晶圓上。
本發明所要解決的問題在於解決本發明人所注意到的上述問題以及提供一種對半導體元件賦予再分佈層的製造成本得以減小的製造方法。
本發明人廣泛地研究解決上述問題，並且發現藉由將再分佈層形成為與半導體晶圓無關的佈線電路層，以及以使得支撐層可以被分開的方式對佈線電路層提供金屬支撐層，可以解決上述問題。發明人基於這一發現而進行進一步的研究，並且開發了本發明。
因此，本發明具有以下特徵：
(1)一種具有層疊結構(laminated structure)的半導體裝置的製造方法，其中，第一半導體元件被層疊且連接到佈線電路層的兩個主面中的至少一個，該佈線電路層至少包括佈線部和絕緣部，其中：該絕緣部包括第一黏合層和第二黏合層，該第一黏合層設置在該佈線電路層的一個主面側上，而該第二黏合層設置在另一個主面側上，並且該兩個主面分別藉由第一黏合層和第二黏合層的存在而形成第一黏合面和第二黏合面，並且第一連接導體部暴露在至少第一黏合面中，該第一半導體元件係以使得該元件的電極能夠被連接的方式連接到該第一黏合面，並且該第一連接導體部構成佈線電路層的佈線部的一部分或者經由導電路徑而連接到該佈線部；該製造方法包括以下步驟：以使得佈線電路層能夠從該基板剝離並且該第一黏合面係設置在佈線電路層的基板相反側的方式在第一金屬支撐基板上層疊佈線電路層；在層疊步驟後，將處於晶圓狀態的第一半導體元件接合(bond)到第一黏合面，且同時連接該元件的電極到第一連接導體部；以及在接合步驟後，從該佈線電路層剝離該金屬支撐基板。
(2)根據上述(1)的方法，其中該佈線電路層的該絕緣部具有層疊結構，該層疊結構包括第一黏合層、第二黏合層以及在這些黏合層之間的基底絕緣層，
(i)在層疊步驟中，在第二金屬支撐基板上形成該基底絕緣層，形成該佈線電路部和覆蓋該佈線電路部的第二黏合層，在第二黏合面上可剝離地層疊第一金屬支撐基板，該第二黏合面是第二黏合層的上表面，剝離該第二金屬支撐基板，在該基底絕緣層的暴露表面上形成該第一黏合層，以及然後在第一黏合面中形成第一連接導體部，該第一黏合面是第一黏合層的下表面，
(ii)在接合步驟中，將處於晶圓狀態的第一半導體元件接合到第一黏合面，且同時連接該元件的電極到第一連接導體部。
(3)根據上述(1)的方法，其中以使得第二半導體元件的電極能夠被連接的方式將第二連接導體部暴露在佈線電路層的第二主面中，並且第二連接導體部是佈線電路層的佈線部的一部分或者經由導電路徑而連接到佈線部，並且該方法還包括剝離步驟後的第二接合步驟，在第二接合步驟中，將處於晶圓狀態或晶片狀態的第二半導體元件接合到在剝離步驟中所暴露的第二黏合面，且同時將第二半導體元件的電極連接到第二連接導體部。
(4)根據上述(1)的方法，其中第一黏合層和第二黏合層係由在黏合期間需要加熱的黏合劑製成，並且第二黏合層係由即使在第一半導體元件於先前接合到第一黏合層期間加熱也不會喪失接合能力的黏合劑製成。
(5)根據上述(1)的方法，其中，在第一金屬支撐基板和佈線電路層之間存在脫模層(release layer)，由此能夠從第一金屬支撐基板剝離佈線電路層。
(6)根據上述(5)的方法，其中，以使得脫模層容易從佈線電路層剝離且不容易從第一金屬支撐基板剝離的方式形成該脫模層，由此該脫模層能夠連同第一金屬支撐基板一起從佈線電路層剝離。
(7)根據上述(5)的方法，其中，該脫模層由聚醯亞胺製成。
(8)根據上述(5)的方法，其中，該脫模層係由選自金屬、金屬氧化物或無機氧化物中的一種材料製成。
(9)根據上述(1)的方法，其中，該佈線電路層用作連接到其上的半導體元件的再分佈層。
根據本發明的製造方法，係如下面所描述而得以解決上述問題。
本發明的製造方法可描述為一種方法，其中先前與半導體元件分開地製備作為佈線電路層的再分佈層被層疊在晶圓狀態的元件(諸如半導體晶圓)上以獲得半導體裝置。
通過分開生產佈線電路層，可以基於捲軸式(roll-to-roll)的方式容易生產能包括大量晶圓的大面積的大量半導體裝置，因此製造成本甚至比在每個半導體晶圓上直接形成再分佈層時更低。
此外，以電路層能夠被剝離的方式而提供給佈線電路層的金屬支撐基板會賦予佈線電路層充分的剛性以提高可操縱性，直到佈線電路層被層疊在半導體晶圓上，因而有助於降低製造成本。
本發明的製造方法使得能夠僅選擇無缺陷的佈線電路層以連接處於晶圓狀態的元件，以便避免無缺陷元件的廢棄。
因為佈線電路層的兩個主面都是黏合面，所以根據本發明所獲得的半導體裝置具有黏合面並且在安裝到外部電路方面很有用。
可以通過以使得元件能夠被分別連接的方式將連接導體部暴露於佈線電路層的兩個主面、剝離金屬支撐基板以及此後將該元件也連接到暴露的第二主面，從而提高元件安裝密度。
在下文中，參照具體實施例描述本發明的製造方法。如本文所用的，指示向上或向下的術語，諸如“上”和“上表面”，僅僅用來解釋層和元件在層疊方向上的位置關係，而非解釋為限制半導體裝置的實際垂直位置或者佈線電路層和半導體元件之間的相互垂直位置關係。
第1圖示意性地顯示如何經過本發明的製造方法中的每個步驟形成產品。為了解釋起見，佈線電路層中所顯示的層結構和連接圖案業已簡化。
如本文所提到的，“處於晶圓狀態的半導體元件”不僅包括以晶圓基板上的矩陣為形式時的多個半導體元件的半導體晶圓，而且包括通過一旦將晶圓切割成各個晶片、通過品質檢測來檢查半導體晶圓中的多個元件、此後僅將那些具有可接受之品質的晶片重新佈置在與晶圓基板相同形狀的片材上而製備的那些半導體晶圓。在下面的描述中，“處於晶圓狀態的半導體元件”也稱為“晶圓狀元件”。
該製造方法至少具有：層疊步驟，用於在第一金屬支撐基板上可剝離地形成佈線電路層；接合步驟，用於連接晶圓狀元件；以及剝離步驟，用於從佈線電路層剝離第一金屬支撐基板。
該佈線電路層至少具有佈線部(即，圖案化的導電層)和其間填充的絕緣部，並且該佈線電路層用作所連接之元件的再分佈層。下面詳細描述其結構。
在製造方法中，首先在層疊步驟中在第一金屬支撐基板1和佈線電路層2之間形成層疊結構(lamination)，如第1圖(a)所示。
大致有兩種形成層疊結構的方法。在一種方法中，如參照第4和5圖的實施例中所描述的，在層疊步驟中僅將佈線電路層可剝離地層疊在第一金屬支撐基板上。在另一種方法中，如參照第6和7圖的實施例中所描述的，第二金屬支撐基板係提供作為臨時基板，在其上可剝離地層疊佈線電路層的所有或一些層，並且還在其上層疊第一金屬支撐基板，此後剝離和去除第二金屬支撐基板，從而獲得允許分離第一金屬支撐基板和佈線電路層的層疊結構。
在前者方法中，所暴露的主面還可以覆蓋有在連接到半導體元件前所要去除的脫模襯墊(release liner)。在後者方法中，第二金屬支撐基板可以用作脫模襯墊。
當元件(第二元件)也被安裝到通過剝離步驟中的剝離而變為暴露的第二主面(第二黏合面)時，必要的是第二連接導體部也以使得能夠連接第二元件的圖案化和曝光方式而形成在第二黏合面中。
儘管第二元件較佳為處於晶圓狀態，但是其可以處於分割的晶片狀態。用於連接第二元件的第二連接導體部，如上述第一連接導體部，是構成佈線電路層的佈線部的一部分或者經由導電路徑連接到佈線部的任一連接導體部。
接下來，在製造方法的接合步驟中，如第1圖(a)和(b)所示，晶圓狀元件3A係接合到佈線電路層2的暴露主面(第一黏合面)20A，而元件3A的電極31係同時連接到主面20A中暴露的第一連接導體部21。
在第1圖(a)中，第一連接導體部21、電極31等等係圖示為比它們實際狀態時更突出，以便清楚地指示它們的位置。在第1圖中，以放大視圖僅顯示晶圓上的一個元件。然而在實際的設置中，多個元件係以矩陣形式佈置在晶片級的基板上。在第1圖(b)中，每個第一連接導體部21和電極31的突出部被省略。在實際步驟中，半導體元件和佈線電路層係藉由擠壓而達到無縫黏合。
而且，在製作方法的剝離步驟中，如第1圖(c)所示，第一金屬支撐基板1從佈線電路層2剝離以暴露出佈線電路層的第二主面(第二黏合面)20B，由此獲得希望的半導體裝置4。
在這個階段中，半導體裝置處於晶圓形式，因此，係通過切割來獲得各個晶片形式的半導體裝置。在將第一金屬支撐基板從佈線電路層中剝離後，在切割之前可以使佈線電路層經受諸如設置焊球的處理。
半導體裝置可以是允許層疊在佈線電路層上和連接到其連接導體部的任一半導體裝置；其例子包括已知的元件，諸如那些像是單個發光元件的簡單結構、包括其組件的陣列、有機半導體元件、IC、其中整合有各種操作電路的處理器、記憶體、光感測器和圖像感測器、以及多晶片模組、MEMS(微機電系統；裝置其中係將機器部件、感測器、致動器、電子電路等等整合在基板上)等等。
用於在其上形成半導體元件的晶圓基板可以是用於半導體元件的任何基板；例如包括諸如矽的半導體晶體基板、以及絕緣晶體基板、玻璃基板、由有機化合物製成的基板等等。這些基板中，最通用的基板是矽晶體基板(矽晶圓)。
金柱凸塊(gold stud bump)、凸塊底層金屬(UBM；underbump metal)等等形成在元件的電極中。UBM由通過無電鍍覆(electroless plating)形成的Ni/Au層(Ni在底塗層側；下面的情況亦同，即首先指示層疊結構的底塗層側)、通過濺射形成的Ti/Cu層、Ti/W/Cu層和Ti/Ni/Cu層…等等來例示。
已知的方法可以用來連接元件的電極到佈線電路層的連接導體部；示例包括金-金接合、金柱凸塊-焊料接合、焊料凸塊接合、使用銀膠的接合、以及使用ACF(非等向性導電膜)或NCF(非導電膜)的接合。為了滿足精細間距的需要，適合使用金柱凸塊-焊料接合。如果在裝置和佈線電路層之間由於凸塊高度等等而產生間隙，則可以填充底填充材料(underfill material)等等。
在其中在基板中存在有朝厚度方向穿透晶圓基板的通孔並且半導體元件的電極經過該通孔與晶圓基板的背面側可連通(communicable)的結構的情況下，佈線電路層可以層疊在晶圓基板的背面側，並且佈線電路層的連接導體部可以連接到通孔的端子。而且在這種情況下，佈線電路層可以用來不在晶圓基板的背面側上而在元件側上連接元件的電極和通孔，並且佈線電路層可以層疊在背面側和元件側兩者上。
佈線電路層至少包括佈線部(具體地是形成為電路圖案的導電層)以及完全覆蓋佈線部的上側、下側和周圍的絕緣部。
第2圖顯示了佈線電路層的例示結構。在絕緣部中，在第一主面20A的一側上存在第一黏合層20a，而在第二主面20B的一側上存在第二黏合層20b，由此這兩個主面作用為黏合面。如第1圖所示，第一連接導體部21係暴露於第一黏合面(第1圖中的20A)用於以使得能夠連接元件3A的電極31的方式連接第一元件3A。在第1圖所示的實施例中，第一連接導體部21係經由導電路徑連接到作為其中的佈線部的導電層。第一連接導體部可以是暴露於第一黏合面的佈線部。
佈線電路層用作為讓元件與其連接的再分佈層。當元件連接到佈線電路層的第一和第二黏合面中的每個表面時，佈線電路層用作為這兩個元件的共同再分佈層。
儘管不具體限制佈線電路層的內部結構和導體連接結構，但是第2圖例示了有用的基本結構。
在第2圖的結構中，佈線電路層具有作為絕緣部的絕緣層20，該絕緣層20構成具有第一黏合層20a、基底絕緣層20c和第二黏合層20b的層疊結構。在第2圖(a)所示的實施例中，導電層被提供為單層。在第2圖(b)所示的實施例中，導電層的形式是在佈線電路層的厚度方向上彼此分開的兩層。
在絕緣層20的第一黏合面(其是佈線電路層的第一主面20A)上，第一連接導體部21係提供用於連接到第一元件電極。在第二表面(其是佈線電路層的第二主面20B)上，第二連接導體部22係提供用於連接到外部導體(例如，用於安裝半導體裝置的外部電路的焊墊)或者連接到第二元件；第一和第二連接導體部(21，22)係連接到絕緣層20中所提供的導電層23。關於這兩個連接導體部(21，22)，根據元件的實際功能和電極的作用，可以各自確定連接圖案；例如，特定部件可以經由導電層而彼此連接。
參照第2圖(a)所示的實施例，導電層23係以指定的連接圖案形成在絕緣層20中，其中從導電層23延伸到第一主面20A的導電路徑(金屬柱)24的末端構成第一連接導體部21，而從導電層23延伸到第二主面20B的導電路徑(金屬柱)25的末端構成第二連接導體部22。在所顯示的實施例中，金屬膜係形成在每個導電路徑的末端中，用於獲得較好的電連接和提高耐腐蝕性。更具體而言，在第2圖(a)所示的實施例中，導電層23形成在基底絕緣層20c的上表面上，第一黏合層20a形成在導電層23上；這種層疊結構使得導電層23嵌入在絕緣層20中。
參照第2圖(b)所示的實施例，導電層具有第一元件側上的導電層23a和第一金屬支撐基板上的導電層23b。導電層23a和23b被間隔開，而設置在這兩層之間的指定位置的導電路徑26連接這些導電層。更具體而言，在第2圖(b)所示的實施例中，導電層23b係嵌入在基底絕緣層20c中，元件側上的導電層23a與第2圖(a)所示的實施例中一樣係設置在基底絕緣層20c的上表面上並且由黏合層20a覆蓋。
能以上基底絕緣層和下基底絕緣層的形式形成複數個導電層，例如，可以根據需要重複以下步驟：在最下層側上形成基底絕緣層；在其上形成第一導電層；在第一導電層上形成第二基底絕緣層以嵌入第一導電層；在第二基底絕緣層的上表面上的指定位置製作開口以暴露第一導電層；用導電材料填充該開口以製作導電路徑；以及在第二基底絕緣層的上表面上形成第二導電層。
除了第2圖所示的典型例結構，其他例子包括其中特定第一連接導體部21a和21b彼此連接(第3圖(a))的結構、其中第一連接導體部連接到複數個第二導體部(未圖示)的結構、其中特定第一連接導體部21a和21b在層中彼此連接並且不連接到佈線電路層的第二表面中的第二連接導體部(第3圖(b))的結構、等等；連接結構的圖案可以根據預期的使用而進行自由變化和組合。
佈線電路層的佈線(電路層中橫向延伸的導電層)可以是如上面描述的單層或多層。
在切割之前，在佈線電路層中含有的各個佈線電路層的配置圖案可以是對應於晶圓狀元件中的元件陣列圖案並允許連接各個元件與佈線電路層的任何配置圖案。
在切割之前，佈線電路層整體的外部周邊形狀可以是與晶圓基板相同的形狀或對應形狀、甚至具有可以包括複數個晶圓基板(簡單片材、從卷筒中展開的帶、等等)的更大面積的形狀、與每個晶圓基板中的元件組件區相同的形狀或對應形狀…等等。
可以酌情添加用於在切割之前定位佈線電路層的補充構件以及用於提高可操縱性的晶圓狀元件和手段。
用於更佳地執行上述電連接和增強耐腐蝕性的金屬膜係較佳藉由電鍍來形成；用於該金屬膜的有用材料包括諸如銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢和釕的單一金屬、以及由其中的兩種或更多製成的合金、等等。較佳的材料包括金、錫、鎳等等；金屬膜的較佳模式包括具有Ni的底層和Au的表面層的雙層結構等等。
在對應於連接導體部的位置給金屬支撐基板提供開口(通孔)，由此允許連接導體部的末端從絕緣層的表面突出。
作為佈線電路層的絕緣部的絕緣層較佳為如上面描述的三層結構(黏合層/基底絕緣層/黏合層)。基底絕緣層負責絕緣層的機械強度，並且作用為電路圖案形成的基底。
佈線電路層可以是僅兩個黏合層的雙層結構，並且可以是包括附加絕緣層的四層或更多的多層結構。
當佈線電路層的絕緣層含有基底絕緣層時，有用材料的示例包括公知的合成樹脂諸如聚醯亞胺樹脂、丙烯酸樹脂、聚醚腈樹脂(polyether nitrile resin)、聚醚碸樹脂(polyether sulfone resin)、環氧樹脂、聚對苯二甲酸乙二酯樹脂(polyethylene terephthalate resin)、聚萘二甲酸乙二醇酯樹脂(polyethylene naphthalate resin)和聚氯乙烯樹脂(polyvinyl chloride resin)、以及這些樹脂與合成纖維布、玻璃布、無紡玻璃織物、諸如TiO2 、SiO2 、ZrO2 、礦物和泥土的微顆粒的組合物…等等。具體而言，優先考慮的是聚醯亞胺樹脂、環氧樹脂、和玻璃布-環氧樹脂，因為在剝離和分離金屬支撐層後獲得具有較高機械強度和較好電特性(絕緣特性等等)的較薄柔性絕緣層。
基底絕緣層的厚度較佳為3到50μm。
第一和第二黏合層的材料可以是在接合期間不需要加熱的黏合劑或者是需要加熱的黏合劑(熱塑樹脂(thermoplastic resin)、熱固樹脂(thermosetting resin))。
當使用在接合期間需要加熱的黏合劑時，用於在後續接合的第二黏合層較佳為即使當在第一黏合層的在先前接合期間被加熱也不會喪失黏合性的黏合劑。例如，如果用於在後續接合的第二黏合層的黏合劑是與用於在先前接合的第一黏合層相同的熱固樹脂，則第二黏合層因在先前接合期間加熱而同時變凝固(set)，這進而會使得不可能達到該黏合。
較佳的實施例包括以下各項：
(a)兩個黏合層都用熱塑樹脂形成。
(b)用於在先前接合的第一黏合層用熱固樹脂形成，而用於在後續接合的第二黏合層用熱塑樹脂形成。
(c)用於在先前接合的第一黏合層用熱塑樹脂或熱固樹脂形成，而用於在後續接合的第二黏合層用其凝固溫度高於第一黏合層的樹脂的凝固溫度的熱固樹脂形成，以便防止用於在後續接合的第二黏合層因在先前接合期間加熱而凝固。
用於第一和第二黏合層(20a，20b)的較佳材料包括但不限於諸如聚碸、聚醚碸、聚海因(polyhydantoin)、聚醚醯亞胺、聚酯、聚醯亞胺矽氧烷(polyimide siloxane)和矽氧烷改性聚醯胺醯亞胺(siloxane-modified polyamide imide)的熱塑樹脂、以及環氧樹脂、丙烯酸樹脂、矽樹脂、聚醯亞胺樹脂等等；這些可以被混合地使用。
有用的環氧樹脂包括但不限於與熱塑樹脂、橡膠、彈性體等混合的環氧樹脂、二氧化矽雜化材料(silica hybrids)、納米顆粒散佈的環氧樹脂等等。
有用的丙烯酸樹脂的示例包括但不限於環氧丙烯酸酯、丙烯酸氨酯(urethane acrylate)、矽氧丙烯酸酯(silicone acrylate)等等。
用於這兩個黏合層的材料(用於在先前接合的黏合層材料和用於在後續接合的黏合層材料)的較佳組合包括酚醛型環氧樹脂(phenol novolak type epoxy resin)和熱塑聚醯亞胺的組合、雙酚A醛型環氧樹脂(bisphenol A novolak type epoxv resin)和聚醯亞胺矽酮的組合、含萘醛型環氧樹脂(naphthalene-containing nocolak type epoxy resin)和矽氧烷改性聚醯胺醯亞胺的組合、等等。
每個黏合層的厚度較佳為1到100μm。
作為佈線電路層在第一金屬支撐基板上的形成方法，可以採用已知的用於產生電路基板或仲介層(interposer)的方法，諸如半添加(semi-additive)法和減去(substractive)法。
通過在金屬支撐基板上形成佈線電路層，製造期間的尺寸穩定性得以提高並且薄佈線電路層的可操縱性得以改善。
當通過半添加法在佈線電路層中形成導電層和導電路徑時，較佳的是，如第4到6圖所示，預先通過濺射來形成晶種膜23a(金屬薄膜)以允許金屬材料良好地沈積在導電層和構成導電路徑的部分的壁表面上。用於這樣的晶種膜的有用材料例包括諸如銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢和釕的單金屬、由其中的兩種或更多製成的合金、等等。
用於第2圖所示的導電層和導電路徑的材料例子包括從銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢、釕等中選擇的單金屬、以及包括其中的一種或多種的合金(例如，焊料、鎳-錫、金-鈷等等)。具體而言，較佳地使用容許電鍍(electroplating)或無電鍍覆(electroless plating)的金屬。較佳為銅，因為其優點在於容易形成導電層電路圖案和電特性。
導電層23的厚度可以視情況在1到50μm的範圍內選擇，但不限於此。導電路徑24和25較佳具有圓柱體形狀，其直徑為5到500μm，較佳地是5到300μm。
用於第一金屬支撐基板的較佳材料包括但不限於銅、主要基於銅的銅合金、鎳、主要基於鎳的鎳合金、主要基於鎳和鐵的合金、不銹鋼等等。
為了最小化與半導體晶圓的線性膨脹係數的差別，較佳地使用主要基於鎳和鐵的合金(例如，42合金)。
第一金屬支撐基板的厚度根據材料的剛性係可變的，並且較佳為大約10μm到200μm，更佳為大約20μm到80μm。
當第一金屬支撐基板的厚度小於10 μm時，很可能在金屬支撐基板中發生皺折和起皺，這進而減小捲取製程(roll process)中的可操縱性。當第一金屬支撐基板的厚度超過200μm時，捲繞直徑因為剛性而增加，這進而妨礙捲取製程中的操縱並且還會干擾受到蝕刻的處理。
如第6和7圖所示，即使當使用第二金屬支撐基板1A時，所用的第二金屬支撐基板可以與上面描述的第一金屬支撐基板相同。
為了便於從佈線電路層更平穩地剝離第一金屬支撐基板，較佳的是其中於其間存在脫模層的結構。較佳的是：以使得脫模層可以容易從佈線電路層被剝離且不易從金屬支撐基板被剝離的方式形成該脫模層，以及該脫模層可連同金屬支撐基板一起從佈線電路層去除。
用於脫模層的有用材料包括有機物質(矽氧樹脂、聚醯亞胺等等)和無機物質(金屬、金屬氧化物、無機氧化物等等)。無機物質係例如銀、鈦、鎢、鎳、二氧化矽等。
考慮到產生佈線電路層的步驟以及在連接佈線電路層到半導體晶圓期間的高熱條件，更要優先考慮聚醯亞胺和前述的無機物質，因為矽氧樹脂可能惡化。
當脫模層被形成為聚醯亞胺層時，其厚度較佳為0.1到10μm，且更佳為0.1到5μm以防止整個佈線電路層彎曲。
當脫模層被形成為由前述無機物質之一製成的層時，其厚度較佳為1到100 nm，且更佳為1到50 nm以防止整個佈線電路層彎曲。
當脫模層是聚醯亞胺層時，形成該層的有用方法包括塗布溶液的方法、通過電沈積或化學汽相沈積(CVD)來沈積該層的方法、分開形成的聚醯亞胺膜被層疊的方法等等。當脫模層是由諸如金屬、金屬氧化物或無機氧化物之類的無機物質製成的層時，形成該層的有用方法包括電鍍、真空蒸發、濺射等等。
實施例
在下文中參照實際生產例更詳細且更具體地描述本發明的製造方法。對於在以下解釋中所涉及的第4到7圖中的所有佈線電路層，僅放大了一個第一連接導體部和相當於第一連接導體部的佈線電路層背面上的一個第二連接導體部。
實施例1
在SUS304的第一金屬支撐基板上形成鈦的脫模層，而在兩個表面上都具有黏合層的佈線電路層係形成在其上並接合到半導體晶圓。
[脫模層的形成]
具有厚度25μm的鈦的脫模層5通過濺射而形成在作為第一金屬支撐基板1的具有厚度25μm的不銹鋼(SUS304)箔的整個表面上，如第4圖(a)所示。
[絕緣層中的下黏合層(第二黏合層)的形成]
如第4圖(b)所示，(通過氧雙鄰苯二甲酸酐(oxydiphthalic dianhydride)與2,2’-雙[4-(4-氨基苯氧基苯基)]丙烷(2,2-bis(4-aminophenoxyphenyl)propane)的反應而製備的)聚醯胺酸溶液被塗布在脫模層5的上表面上並且被熱凝固以形成熱塑聚醯亞胺的第二黏合層20b。第二黏合層具有5μm的厚度。
[絕緣層中的基底絕緣層的形成]
(通過3,4’,3,4’-聯苯四羧酸二酐(3,4’,3,4’-biphenyltetracarboxylic dianhydride)、4,4’-二氨基二苯醚(4,4’-diaminodiphenyl ether)和對苯二胺(para-phenylenediamine)的反應而製備的)聚醯胺酸被塗布在第二黏合層20b的上表面上並且被熱凝固以形成具有10μm的厚度的聚醯亞胺層(基底絕緣層)20c。
[連接導體部、晶種膜、下導電路徑和導電層的形成]
如第4圖(c)所示，在要形成用於連接第二元件的第二連接導體部的位置處藉由雷射處理而在黏合層20b和基底絕緣層20c的層疊結構中形成開口h1，以使鈦脫模層5暴露於開口的底部。該開口是直徑為100μm的球形。
金膜222和鎳膜221係藉由電鍍而依序地形成在暴露於開口內部的鈦脫模層5的表面上。金膜變成下連接導體部的表面上的金屬膜。
而且，如第4圖(d)所示，執行用鉻然後用銅的濺射以形成晶種膜23a(鉻層厚度20 nm、銅層厚度100 nm)，並且藉由電解銅鍍(electrolytic copper plating)以指定的佈線圖案形成導電層23和導電路徑25。
由於晶種膜的銅層與導電路徑和導電層的銅變為一體，所以晶種膜23a被示為如第4圖(d)中的單層鉻。第5到7圖的情況也是如此。
隨後，去除其中沒有導電層23的晶種膜的部分(導電層之外的晶種膜的部分)。
[上導電路徑的形成]
如第5圖(e)所示，晶種膜在除了其中要形成導電路徑的部分之外的整個表面上係覆蓋有電鍍抗蝕劑(plating resist)(未圖示)，並且藉由電解銅鍍來形成具有直徑80μm和高度15μm的導電路徑24。
[絕緣層中的上黏合層(第一黏合層)的形成]
如第5圖(f)所示，在去除電鍍抗蝕劑後，包括環氧樹脂和聚醯亞胺作為主要成分的熱固樹脂的第一黏合層20a係以使得暴露的導電層23和導電路徑24被嵌入的方式形成，並且然後以使得導電路徑24的上端面(作為第一連接導體部)暴露於黏合層的上表面(第一黏合面)的方式用鹼性溶液蝕刻第一黏合層。
[第一連接導體部上的金屬膜的形成]
如第5圖(f)所示，鎳膜211(厚度2μm)和金膜212(厚度0.5μm)係藉由電鍍而依序地形成在導電路徑24的上端面上。雖然該電鍍有使用抗蝕劑，但這裏省略其描述。
[連接到第一半導體晶圓]
由此獲得的佈線電路層(可剝離地附著的第一金屬支撐基板)係連接到第一半導體晶圓，如下所述。
半導體晶圓具有240個元件，每個元件具有240個直徑為80μm的圓形電極焊墊，且每個焊墊上形成寬為60μm的金柱凸塊。
如第5圖(g)所示，在3 Pa的真空、溫度200℃、壓力1.5 g/凸塊下使用(由EV Group製造)對準器和接合設備，將半導體晶圓3A對準並且接合到佈線電路層的上主面(第一黏合面)20A，此後在180℃下固化第一黏合層2小時。隨後，藉由在脫模層5和第二黏合層20b之間的介面處進行分離，一起剝離第一金屬支撐基板1和脫模層5。
如第5圖(h)所示，第二半導體晶圓3B與上面同樣地被對準在剝離後暴露的第二黏合層的第二黏合面(佈線電路層的下主面20B)，如上所述，並且它們在300℃下被熱壓縮接合以產生半導體裝置，其經過切割而被切成各個晶片。
在這個實施例中，用於在先前連接第一半導體晶圓的第一黏合層20a係製備為熱固樹脂層，而用於在後續連接第二半導體晶圓的第二黏合層20b係製備為熱塑樹脂層。藉由採取這種組構，在先前接合期間的加熱對於後續接合沒有影響，並且獲得較佳的雙側安裝物件(double-side mounted article)。
實施例2
如第6和7圖所示，第二金屬支撐基板被製備為臨時基板，佈線電路層的一部分(除了第一黏合層之外的層)被可剝離地層疊在其上，並且第一金屬支撐基板被進一步可剝離地層疊其上，之後將第二金屬支撐基板去除，然後形成第一黏合層以獲得金屬支撐基板和佈線電路層的可剝離層疊結構。
[第二金屬支撐基板上的第二脫模層的形成]
如第6圖(a)所示，使用具有厚度25μm的不銹鋼(SUS304)箔作為第二金屬支撐基板1A，藉由濺射而在基板1A的整個表面上形成具有厚度25μm的鈦的第二脫模層5A。
[絕緣層中的基底絕緣層的形成]
在這個實施例中，係在第二金屬支撐基板上形成基底絕緣層，在基底絕緣層上形成第二黏合層，在第二黏合層上可剝離地形成第一金屬支撐基板，然後剝離第二金屬支撐基板1A，此後形成第一黏合層。
如第6圖(b)所示，使用(通過3,4’,3,4’-聯苯四羧酸二酐、4,4’-二氨基二苯醚和對苯二胺的反應而製備並含有光敏劑(photosensitizer)的)光敏聚醯胺酸，在第二脫模層5A上形成聚醯亞胺層(基底絕緣層)20c。厚度為10μm。
藉由雷射處理，在形成用於連接第二元件的第二連接導體部的位置在基底絕緣層20c中形成開口h2，以使第二脫模層(鈦層)5A暴露於開口的底部。該開口是直徑為100μm的球形。
[晶種膜、下導電路徑的部分和導電層的形成]
如第6圖(c)所示，用鉻然後用銅執行濺射以形成晶種膜23a，並且藉由電解銅鍍來形成為指定的佈線圖案的下導電路徑的部分24和導電層23。
隨後，去除其中沒有導電層23的晶種膜的部分(導電層之外的晶種膜的部分)。
[上導電路徑的形成]
以與上述實施例1的相同方式，晶種膜在除了用於形成導電路徑的部分之外的整個表面上覆蓋有電鍍抗蝕劑(未圖示)，並且藉由電解銅鍍來形成具有直徑80μm和高度15μm的導電路徑(金屬柱)25，如第6圖(d)所示。
[絕緣層中的第二黏合層的形成]
在去除電鍍抗蝕劑後，以使得暴露的導電層23和導電路徑25被嵌入的方式使(通過氧雙鄰苯二甲酸酐與2,2’-雙[4-(4-氨基苯氧基苯基)]丙烷的反應而製備的)聚醯胺酸溶液被塗布並且被熱凝固，從而形成熱塑聚醯亞胺的第二黏合層20b，如第6圖(e)所示。隨後，以使得導電路徑25的上端面(作為第二連接導體部)暴露於第二黏合層的上表面(第二黏合面)的方式用鹼性溶液蝕刻黏合層。第二黏合層具有5μm的厚度。
[上導電路徑的上端面上的金屬膜的形成]
如第6圖(e)所示，鎳膜221(厚度2μm)和金膜222(厚度0.5μm)係藉由電鍍而依序地形成在導電路徑25的上端面上。如實施例1中一樣，在電鍍中有使用抗蝕劑。
[金屬支撐基板的接合]
另外，使用不銹鋼(SUS304)箔作為金屬支撐基板1，該箔具有與第二金屬支撐基板1A相同的25μm的厚度，並且在其上藉由濺射而在整個表面上形成具有厚度25μm的鈦的脫模層5。
第一金屬支撐基板1和脫模層5的這種雙層層疊結構被熱壓縮接合到如上面描述所形成的第二黏合層20b的上表面(第二黏合面或者第二主面20B)，如第7圖(f)所示。
[第二金屬支撐基板的剝離和下導電路徑的形成]
如第7圖(g)所示，第二金屬支撐基板1A和第二脫模層5A係藉由在脫模層5A和基底絕緣體層20c之間的介面處的分離而被一起剝離。
在開口h2的底部上形成的鉻晶種膜的下端面係暴露於剝離後所暴露的基底絕緣體層20c的下表面。在去除鉻晶種膜後，藉由使用電鍍抗蝕劑來電解銅鍍，從而進一步形成具有直徑100μm和高度15μm的下導電路徑(金屬柱)24，如第7圖(g)所示。
[絕緣層中的第一黏合層的形成]
如第7圖(h)所示，在去除電鍍抗蝕劑後，包括環氧樹脂和聚醯亞胺作為主要成分的熱固樹脂的第一下黏合層20a係以使得暴露的基底絕緣體層20c和導電路徑24被嵌入的方式形成。隨後，以使得導電路徑24的下端面作為第一連接導體部暴露於第一黏合層的下表面(第一黏合面)的方式用鹼性溶液蝕刻第一黏合層。第一黏合層具有5μm的厚度。
[第一連接導體部的表面上的金屬膜的形成]
如第7圖(h)所示，鎳膜211(厚度2μm)和金膜212(厚度0.5μm)係藉由電鍍而依序地形成在下連接導體部的表面上。雖然該電鍍有使用抗蝕劑，但這裏省略其描述。
[連接到半導體晶圓]
對由此獲得的佈線電路層(可剝離地附著的金屬支撐基板)，兩個半導體晶圓中的每個係使用與實施例1相同的程序而連接到兩個主面，並且晶圓通過切割而被切成各個晶片形式的半導體裝置。
這個實施例中最終獲得的佈線電路層中的兩個黏合層就它們與第一金屬支撐基板之間的位置關係而言係等同於實施例1中的那兩個黏合層；用於在先前連接第一半導體晶圓的第一黏合層20a是熱固樹脂層，而用於在後續連接第二半導體晶圓的第二黏合層20b是熱塑樹脂。通過這種組構，在先前接合期間的加熱對後續接合沒有影響，並且獲得較佳的雙側安裝物件。
根據本發明的製造方法，能夠以較低成本為半導體元件提供再分佈層，並且可避免由於再分佈層的品質不能接受而導致品質可接受的半導體元件被丟棄。該製造方法還使得能夠在半導體裝置的兩面上都安裝元件，從而提高安裝密度。
本申請是基於在日本提出申請的專利申請案第2009-080023號，該申請的內容全文併入本文以供此參考。
1．．．第一金屬支撐基板
1A．．．第二金屬支撐基板
2．．．佈線電路層
3A．．．晶圓狀元件、元件、半導體晶圓
4．．．半導體裝置
5．．．脫模層
5A．．．第二脫模層
20．．．絕緣層
20a．．．第一黏合層
20A．．．第一主面
20b．．．第二黏合層
20B．．．第二主面
20c．．．基底絕緣層
21．．．第一連接導體部
21a．．．第一連接導體部
21b．．．第一連接導體部
22．．．第二連接導體部
23．．．導電層
23a．．．導電層、晶種膜
24．．．導電路徑
25．．．導電路徑
31．．．電極
211、221．．．鎳膜
212、222．．．金膜
h1、h2．．．開口
第1圖(a)至(c)顯示如何經過每個步驟形成佈線電路層的示意圖以解釋本發明的製造方法。視情況而定給出陰影以區分不同區(其他圖的情況也是如此)。
第2圖(a)及(b)顯示由本發明形成的佈線電路層中的導體的各種內部結構和連接結構。
第3圖(a)及(b)顯示佈線電路層的內部結構例的更詳細示意圖。
第4圖(a)至(d)顯示本發明的實施例1中的處理程序。
第5圖(e)至(h)接續第4圖顯示本發明的實施例1中的處理程序。
第6圖(a)至(e)顯示本發明的實施例2中的處理程序。
第7圖(f)至(h)接續第6圖顯示出本發明的實施例2中的處理程序。
在這些附圖中使用的元件符號表示如下：1；第一金屬支撐基板，2；佈線電路層，21；第一連接導體部，22；第二連接導體部，3；晶圓狀態的第一半導體元件，4；半導體裝置。
1．．．第一金屬支撐基板
2．．．佈線電路層
3A．．．晶圓狀元件、元件、半導體晶圓
4．．．半導體裝置
20．．．絕緣層
20A．．．第一主面
20B．．．第二主面
21．．．第一連接導體部
22．．．第二連接導體部
31．．．電極

Claims (8)

  1. 一種具有層疊結構的半導體裝置的製造方法，其中第一半導體元件係層疊且連接到佈線電路層的兩個主面中的至少一個，該佈線電路層至少包括佈線部和絕緣部，其中：該絕緣部包括第一黏合層和第二黏合層，該第一黏合層設置在該佈線電路層的一個主面側上，而該第二黏合層設置在另一個主面側上，並且該兩個主面分別藉由第一黏合層和第二黏合層的存在而形成第一黏合面和第二黏合面，並且第一連接導體部係暴露在至少該第一黏合面中，該第一半導體元件係以使得該元件的電極能夠被連接的方式而連接到該第一黏合面，並且該第一連接導體部構成佈線電路層的佈線部的一部分或者經由導電路徑而連接到該佈線部；該製造方法包括以下步驟：以使得該佈線電路層能夠從第一金屬支撐基板剝離並且該第一黏合面係設置在該佈線電路層的基板相反側上的方式在該第一金屬支撐基板上層疊該佈線電路層；在層疊步驟後，將處於晶圓狀態的該第一半導體元件接合到該第一黏合面，且同時連接該元件的電極到該第一連接導體部；以及在接合步驟後，從該佈線電路層剝離該第一金屬支撐基板； 其中，該佈線電路層的該絕緣部具有層疊結構，該層疊結構包括該第一黏合層、該第二黏合層以及在這些黏合層之間的基底絕緣層，(i)在層疊步驟中，在第二金屬支撐基板上形成該基底絕緣層，形成該佈線電路部和覆蓋該佈線電路部的該第二黏合層，在該第二黏合面上可剝離地層疊第一金屬支撐基板，該第二黏合面是第二黏合層的上表面，剝離該第二金屬支撐基板，在該基底絕緣層的暴露表面上形成該第一黏合層，以及然後在該第一黏合面中形成該第一連接導體部，該第一黏合面是該第一黏合層的下表面，(ii)在接合步驟中，將處於晶圓狀態的該第一半導體元件接合到該第一黏合面，且同時連接該元件的電極到該第一連接導體部。
  2. 如申請專利範圍第1項之製造方法，其中，以使得第二半導體元件的電極能夠被連接的方式將第二連接導體部暴露在該佈線電路層的該第二主面中，並且該第二連接導體部是該佈線電路層的該佈線部的一部分或者經由導電路徑而連接到該佈線部，並且該方法復包括剝離步驟後的第二接合步驟， 在第二接合步驟中，將處於晶圓狀態或晶片狀態的該第二半導體元件接合到在剝離步驟中所暴露的該第二黏合面，且同時將該第二半導體元件的電極連接到該第二連接導體部。
  3. 如申請專利範圍第1項之製造方法，其中，該第一黏合層和該第二黏合層係由在黏合期間需要加熱的黏合劑製成，並且該第二黏合層係由即使在該第一半導體元件在先前接合到該第一黏合層期間加熱也不會喪失接合能力的黏合劑製成。
  4. 如申請專利範圍第1項之製造方法，其中，在該第一金屬支撐基板和該佈線電路層之間存在有脫模層，由此該佈線電路層能夠從該第一金屬支撐基板剝離。
  5. 如申請專利範圍第4項之製造方法，其中，以使得該脫模層容易從該佈線電路層剝離且不容易從該第一金屬支撐基板剝離的方式形成該脫模層，使該脫模層能夠連同該第一金屬支撐基板一起從該佈線電路層剝離。
  6. 如申請專利範圍第4項之製造方法，其中，該脫模層係由聚醯亞胺製成。
  7. 如申請專利範圍第4項之製造方法，其中，該脫模層係由選自金屬、金屬氧化物或無機氧化物中的一種材料製成。
  8. 如申請專利範圍第1項之製造方法，其中，該佈線電路層用作連接到其上的該半導體元件的再分佈層。
TW099109035A 2009-03-27 2010-03-26 半導體裝置之製造方法 TWI478277B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009080023A JP5300558B2 (ja) 2009-03-27 2009-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201044498A TW201044498A (en) 2010-12-16
TWI478277B true TWI478277B (zh) 2015-03-21

Family

ID=42784772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099109035A TWI478277B (zh) 2009-03-27 2010-03-26 半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US8183093B2 (zh)
JP (1) JP5300558B2 (zh)
CN (1) CN101853793B (zh)
TW (1) TWI478277B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP5371834B2 (ja) * 2010-03-02 2013-12-18 日東電工株式会社 配線回路構造体およびそれを用いた半導体装置の製造方法
US20130075894A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9040390B2 (en) 2012-05-30 2015-05-26 International Business Machines Corporation Releasable buried layer for 3-D fabrication and methods of manufacturing
TWI474454B (zh) * 2012-08-31 2015-02-21 Chipmos Technologies Inc 微凸塊結構的製造方法
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
NL2011512C2 (en) * 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
KR20150074627A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 패키지 기판 및 그 제조 방법
JP2018019071A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
US10859915B2 (en) * 2018-09-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Adhesion layer for multi-layer photoresist
JP6763452B1 (ja) * 2019-04-15 2020-09-30 富士ゼロックス株式会社 発光装置、光学装置および情報処理装置
JP2023069417A (ja) 2021-11-05 2023-05-18 日東電工株式会社 再配線基板およびその製造方法
KR102655387B1 (ko) * 2023-03-07 2024-04-04 재단법인차세대융합기술연구원 웨이퍼 레벨 반도체 칩 패키징 방법 및 그를 이용한 웨이퍼 레벨 반도체 칩 패키징 구조체

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US20040056344A1 (en) * 2001-11-22 2004-03-25 Tsuyoshi Ogawa Multi-chip circuit module and method for producing the same
US6803324B2 (en) * 2001-01-31 2004-10-12 Sony Corporation Semiconductor device and its manufacturing method
US20050269681A1 (en) * 2001-10-18 2005-12-08 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US20060220173A1 (en) * 2005-04-01 2006-10-05 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US20080308922A1 (en) * 2007-06-14 2008-12-18 Yiwen Zhang Method for packaging semiconductors at a wafer level

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328057A (ja) * 1994-03-18 2005-11-24 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2000243754A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
US6326701B1 (en) 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP4701506B2 (ja) * 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
JP2002118203A (ja) * 2000-10-11 2002-04-19 Hitachi Chem Co Ltd 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
US6528350B2 (en) * 2001-05-21 2003-03-04 Xerox Corporation Method for fabricating a metal plated spring structure
WO2003021668A1 (fr) * 2001-08-31 2003-03-13 Hitachi Chemical Co.,Ltd. Tableau de connexions, dispositif a semi-conducteur et leur procede de production
JPWO2004075293A1 (ja) * 2003-02-19 2006-06-01 日立化成工業株式会社 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法
US7633145B2 (en) * 2004-01-16 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with antenna and separating layer
JP4829585B2 (ja) * 2005-10-12 2011-12-07 日本電気株式会社 配線基板及び半導体装置
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP2007287801A (ja) * 2006-04-13 2007-11-01 Sony Corp 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
JP2008204968A (ja) * 2007-02-16 2008-09-04 Furukawa Electric Co Ltd:The 半導体パッケージ基板とその製造方法
KR101195786B1 (ko) * 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US6803324B2 (en) * 2001-01-31 2004-10-12 Sony Corporation Semiconductor device and its manufacturing method
US20050269681A1 (en) * 2001-10-18 2005-12-08 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US20040056344A1 (en) * 2001-11-22 2004-03-25 Tsuyoshi Ogawa Multi-chip circuit module and method for producing the same
US20060220173A1 (en) * 2005-04-01 2006-10-05 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US20080308922A1 (en) * 2007-06-14 2008-12-18 Yiwen Zhang Method for packaging semiconductors at a wafer level

Also Published As

Publication number Publication date
US8183093B2 (en) 2012-05-22
TW201044498A (en) 2010-12-16
CN101853793A (zh) 2010-10-06
JP2010232524A (ja) 2010-10-14
CN101853793B (zh) 2013-11-27
JP5300558B2 (ja) 2013-09-25
US20100248428A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI478277B (zh) 半導體裝置之製造方法
TWI381785B (zh) 佈線板及其製造方法，暨半導體封裝及其製造方法
TWI509760B (zh) 用於半導體裝置之製造方法
TWI258175B (en) Wiring board, method of manufacturing the same, and semiconductor device
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
TWI345939B (en) Method of manufacturing a multilayer wiring board
TWI592062B (zh) 支持體及其製造方法，佈線板之製造方法，電子零件之製造方法，暨佈線構造
TWI670814B (zh) 單層無芯基板
EP2261974B1 (en) Electronic component used for wiring and method for manufacturing the same
US20120279630A1 (en) Manufacturing method of circuit substrate
TWI693874B (zh) 線路載板結構及其製作方法
TW200843578A (en) Carrier member for transmitting circuits, coreless printed circuit board using the carrier member, and method of manufacturing the same
JP2017017300A (ja) チップパッケージ
TW200924595A (en) Wiring substrate and manufacturing method thereof
CN111916354B (zh) 线路载板及其制作方法
JP5135194B2 (ja) 半導体装置の製造方法
TW200941665A (en) Semiconductor device and manufacturing method thereof
JP5371834B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
JP2004006572A (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP2013118301A (ja) 配線基板の製造方法
JP4073294B2 (ja) 回路装置の製造方法
JP2023142048A (ja) 配線基板の製造方法
TWI307947B (en) Package structure with circuit directly connected to chip and method of fabricating the same
JP2003086946A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees