TW200917368A - Forming complementary metal features using conformal insulator layer - Google Patents

Forming complementary metal features using conformal insulator layer Download PDF

Info

Publication number
TW200917368A
TW200917368A TW097123943A TW97123943A TW200917368A TW 200917368 A TW200917368 A TW 200917368A TW 097123943 A TW097123943 A TW 097123943A TW 97123943 A TW97123943 A TW 97123943A TW 200917368 A TW200917368 A TW 200917368A
Authority
TW
Taiwan
Prior art keywords
layer
metal
metal layer
intermediate layer
depositing
Prior art date
Application number
TW097123943A
Other languages
English (en)
Other versions
TWI371798B (en
Inventor
Kang-Jay Hsia
Calvin K Li
Christopher J Petti
Original Assignee
Sandisk 3D Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk 3D Llc filed Critical Sandisk 3D Llc
Publication of TW200917368A publication Critical patent/TW200917368A/zh
Application granted granted Critical
Publication of TWI371798B publication Critical patent/TWI371798B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • H10B99/16Subject matter not provided for in other groups of this subclass comprising memory cells having diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200917368 九、發明說明: 【發明所屬之技術領域】 本發明係關於利用減去與鑲嵌方法以一緊密節距形成金 屬特徵之方法。可藉由蝕刻一金屬層,於該經蝕刻表面上 形成一保形介電層,及爾後沉積另一金屬層而形成互補式 金屬圖案。 【先前技術】 不斷地發展提高一收縮足跡中半導體裝置上之特徵密度 的方法以滿足對於更小、更有力的電子裝置之要求。然 而,在一些實例中,實際的考量將限制該等方法可發展的 程度。舉例而言,圖1係45 nm製程中一形成於一基礎層上 之金屬圖案之先前技術實例的說明性橫載面。如圖i繪 示,金屬102可藉由熟知方法於一基礎層1〇6上形成為一圖 案。舉例而言,金屬102可利用標準的光微影技術沉積與 蝕刻。為清楚起見,橫截面中僅繪示該精細金屬圖案之一 實例之邛刀。金屬圖案可形成任意數量的特徵或連接 線。可設置絕緣體104以於金屬線108與11〇之間形成一阻 障。金屬線108與11〇可具有大約45 nm之寬度112且絕緣體 104可具有大約45 nm之寬度114。如此,該特徵之節距ιΐ6 係大約90 nm。 在一些習知實例中,為容納更緊密配置之特徵,—般需 要減小節距。利用如上描述之習知製造方法,這將需要進 展至一更昂貴的製造方式。舉例而t,可能需要一更昂貴 的光微影工具。因此,將需要開發出無需增加製造費用而 132588.doc 200917368 可提尚特徵密度之方法。 致卜之Γ線寬減小,導線之金屬體積亦減小,因此導 之相稱減—j阻、大。因此’可能需要開發出無需導線寬度 在^小而可提供提高特徵密度之方法。舉例而言,為 間隙寬度。 料線冑而要取小化其等之間的 【發明内容】 且不應將此部分中之 一般而言,本發明係 本發明係纟以下之請求項所界定 任何内容作為對該等請求項之限制 針對用以形成極密金屬線之方法。 :發明之弟一態樣提供一種在一基礎層上沉積至少兩金 二:法,纟包括:於該基礎層上沉積—第—金屬層; 金屬層,以致該第一金屬層包含—第-經遮蓋 :刀去、-第-未遮蓋部分;及敍刻該第一金屬層,以致該 遮盍部分經移除至該基礎層;於該第—金屬層上及 第二:上沉積一第一中間層;於該第-中間層上沉積-:二屬層;及平坦化該第二金屬詹,以使該第-中間層 —弟二金屬層共同曝露於一第一大致上平坦之表面。 導態樣提供-種在-基礎層上形成配合-半 :使用之第-金屬特徵與第二金屬特徵之方法,該 金屬於該基礎層上沉積—第—金屬層;遮蓋該第一 一去、曰4以致5亥第一金屬層包含一第一經遮蓋部分與-第 八對:盍部分,其中該第一經遮蓋部分與該第-未遮蓋部 刀對應於-互補式圖案;餘刻該第一金屬層,以致該第一 132588.doc 200917368 未遮蓋部分經移除至該基礎層,而留下該等第—金屬特 徵;於該第-金屬層上及該基礎層上沉積一第—保形介電 層’於該第一保形介電層上沉積一第二·金屬層;及平坦化 該第二金屬層形成第二金屬特徵,並使該等第二金屬特徵 與該第一保形介電質共同曝露於一大致上平坦之表面。 本文描述之本發明之每個態樣與實施例可單獨使用或彼 此組合使用。
現將參考附圖描述該等較佳態樣與實施例。 【實施方式】 現將參考如附圖中繪示之—些實施例詳細描述本發明。 在以下描述中,闡明許多特定細節以便提供對本發明之全 :瞭解'然而’熟習此項技術者當明白可無需該等特定二 即之-些或全部而實施本發明。在其他情況下,未詳細描 述熟知的製程步驟及/或結構以便不會不必要地模糊本: 圖2係-根據本發明之實施例在—基礎層上形成金屬線 之々方法之說明性流程圖。圖2將連同圖3至8一起作討論, »玄等圖係利用根據本發明之實施例之方法於基礎層上形成 金屬線之階段之說明圖 <。在第—步驟2〇2中,於一基礎 層上沉積一第一金屬。參考圖3,在—實施例中,將;一 金屬層302沉積於基礎層綱上。如可明瞭,可利用任何數 目=熟知方法於任何數目的基礎層成分上沉積任何數目的 適當金屬成分,而無違本發明。基礎層3〇4通常係一介電 材枓,例如二氧切。金屬3()4可為鎢、㈣—些其他適 132588.doc 200917368 當的導電材料。在-些實施例中’該第_金屬層3〇2之厚 度不小於大約30 nm。在其他實施例令,該第一金屬層3二 之厚度不多於大約1〇〇〇 nm。
在下一步驟204中,利用任何數目的熟知方法遮蓋該第 一金屬m通常在一層上,例如在光敏性材料諸如光 阻劑中提供-精細圖案,以致隨後的_將移除該經遮蓋 層之該未遮蓋部分。在下一步驟206中,蝕刻第一金屬層 302。如圖4中可見,蝕刻後之所得圖案可由一系列金屬特 徵組成;舉例而言該圖案可包含溝槽例如溝槽4〇4與線例 如線408及線410。在一些實施例中,蝕刻可進行至基礎層 304。應瞭解在其他實施例中,蝕刻可進行至超過一基礎 層。蝕刻可以無違本發明之技術中熟知之任何方式完成。 在下一步驟208中,可將介電質保形地沉積於剩餘金屬 層之頂邛與側壁上與έ亥經曝露之基礎層上。因此,如圖5 中顯示,根據本發明之一實施例,介電層5〇4可被保形地 沉積於線408及4 10之該等頂部與側壁上及基礎層3〇4之經 曝路部分上並與其接觸。介電層5〇4可以技術中熟知的任 何方式沉積。介電層504之厚度係經選擇為使得在介電層 504已經沉積之後在金屬線4〇8與41〇之間的溝槽4〇4仍具有 足狗寬度,而可容許接下來之金屬線的形成。在一些實施 例中’在沉積介電層504後之溝槽404之寬度可與第一金屬 線408及4 1 0之寬度相同,或幾近相同。明顯地,此需要在 沉積介電層504前之溝槽404之寬度必須寬於金屬線408與 410之寬度。在一些實施例中,介電質可經選擇以提供一 132588.doc 200917368 擴散阻障層與一黏附層。在一些實施例中,可利用Si3N4 或Si〇2作為一介電層。 在下一步驟210中,將—第二金屬沉積於該介電層上。 如圖6中繪示’ 一第二金屬層604經沉積於介電層504上並 與其接觸。在一些實施例中,該第二金屬層之成分大致上 類似於6亥第一金屬^。在其他實施例中,該第二金屬層係 不同於忒第一金屬層。此外,如圖6中繪示,根據本發明 之實靶例,第二金屬層604現形成該原始經遮蓋之第一 金屬層的一互補式圖案。亦即,該第二金屬層填充該第一 金屬層之该經蝕刻部分(其對應於該第一金屬層之該原始 未遮蓋部分)。應瞭解在-些實例中,經選擇用於沉積之 金屬成分可能需要額外步驟或處方來提供化學與物理特 性。在一些實施例中,可單獨或組合利用銅或銘作為第二 金屬層,而無延本發明。在其他實施例中,可利用鶴於— 第二金屬《。應瞭解利用僞進行第二金屬層沉積可能在沉 積於"電層上之前需要—保形黏附層。因此,在一些實 :例 '可在阢積第二金屬層—之前於介電層$⑽上保形 積'專的黏附層諸如Ti、TiW或TiN(單獨地或組合地), 而無違本發明。 此外’應瞭解雖狄該辇洽_ 杜 4繪不的金屬線之寬度大致上相 專但線之寬度可、變化m 補彳員弟一金屬層與第二金屬層之 間的體積差里,而&< 槓差”而無延本發明。舉例而言,如以上 出’當在介電層504上利用铱你* 才曰
At , 用鶴作為一第二金屬層604時,可 月匕而要一黏附層。然而 便用ΤιΝ黏附層會導致鎢之第二 132588.doc -10- 200917368 金屬層相對於鎢之第— 屬線具有相似的電特性 金屬層)以適當地補償體 金屬層的體積變化。因此,為使金 ’可調整金屬線之寬度(亦即第二 積差異,而無違本發明。 此外’應瞭解根據本文描述之實施例用於第一或第二金 屬層之金屬之選擇可對於—與該金屬層連接之較特徵或 裝置最優化。舉例而言,-些金屬-半導體連接可引起: *'"的Sch〇ttky裝置。因此,在僅單一金屬可供用於導線
之處’ m構形為不可能。然而’由於本方法提供在 形成導線時不同於第二金屬的第一金屬之選擇,所以可實 現在其他情況中不可能的裝置組合。因此在一些實施例 中,該第一金屬層與該第二金屬層係大致上類似,而在其 他實施例中’肖第-金屬層與該第二金屬層並非大致上類 似。 在下一步驟212中,該方法決定是否需要一共面構形。 共面構开》係一種其中兩金屬層可由相同側接觸之構形;舉 例而言,從上側。或者,非共面構形是一種其中任一金屬 層可自上側及下側獨立地接觸之構形。因此,若該方法在 步驟212中決定需要共面構形,則該方法繼續至步驟214, 以平坦化s亥結構之表面而使兩種金屬共同曝露於一大體上 平坦之表面。平坦化可以技術中已知之任何方式完成,而 無違本發明’例如:化學機械拋光(CMP)及利用濕或乾蝕 刻方法之毯覆式回蝕。如圖7中繪示,根據本發明之一實 細《例’裝置700包含一經平坦化以曝露金屬線408、708及 41〇之表面720。此外,如繪示,介電層504之未在平坦化 132588.doc 200917368 期間經移除之該等部分亦經共同曝露於該大致上平坦之表 面並用以使該等金屬線彼此絕緣。可在結構7〇〇之同一側 上的位置730、740及750處對金屬線4〇8、7〇8及41〇作出電 接觸。在一些實施例中,平坦化之後該第二金屬層之厚度 係不小於大約30 nm。在其他實施例中,平坦化之後該第 二金屬層之厚度係不大於大約1〇〇〇 nm。 右该方法在步驟212中決定不需要共面構形,則該方法 繼續至步驟216,以平坦化該裝置之該表面,該平坦化步 驟終止於該介電質504上’且不將其移除以曝露第一金屬 線410及408。平坦化可以技術中已知之任何方式完成,而 無違本發明,例如:CMP及利用濕或乾蝕刻方法之毯覆式 回蝕。如圖8中繪示,根據本發明之一實施例,裝置8〇〇包 含一經平坦化以使介電質504與線7〇8共同曝露於一大致上 平坦之表面的表面820。在一些實施例中,平坦化之後該 第一金屬層之厚度係不小於大約3 〇 nm。在其他實施例 中,平坦化之後該第二金屬層之厚度係不大於大約丨〇〇〇 nm。此外,如繪示,在此實施例中第一金屬線4〇8及保 持受介電質504遮蔽。可在結構8〇〇上方之位置83〇處對金 屬線708作出電接觸,同時可在結構8〇〇下方之位置及 850處對金屬線408及410作出電接觸。 以引用的方式併入本文中的Herner等人之美國專利第 6,952,030號’ ”高密度三維記憶體晶格(High_densit”hree· dimensional mem〇ry cell)i·描述—單片三維記憶體陣列,其 包含單片地形成為堆疊於一基板上的多4固記憶體層級。每 132588.doc 200917368 個記憶體層級包含一設置於導體之間的垂直取向二極體。 及一極體較佳係—具有一端為一重度摻雜p_型區域,另一 端為-重度摻雜卜型區域,且中間為一本質區域之p小η二 極體。如圖8之根據本發明之態樣形成之可自上方及下方 接觸之導體可用於此一陣列。轉向圖9,舉例而言,—第 一5己憶體層級中的垂直取向二極體220可自下方對第—金 屬線408及4 1 〇作出電接觸,而在一第二記憶體層級中之二 極體330可自上方對第二金屬線(例如金屬線708)作出電接 觸。 在圖7或圖8之實施例中,在平坦化步驟之後,由該第— 金屬形成之第一複數個大致上平行的金屬線與由該第二金 屬形成之第二複數個大致上平行的金屬線相互插置。 如以上所指出,在習知之減去形成之金屬線圖案中為 提供更緊密配置之特徵,—般需要減小節距。隨著節距減 小,導線之金屬體積亦減小,因此導致導線之電阻提高。 一般而言,相鄰線之間的間隙不能太狹窄,因為極為狹窄 的線很難乾淨地蝕刻。參考圖i之先前技術實例,介電質 104之寬度可與金屬線108及11〇之寬度相同,且節距可為 線10 8及11 〇之寬度的兩倍。 參考圖7及8 ’相鄰金屬線408與708之間的介電層5〇4之 寬度大致上小於金屬線4〇8及708之寬度,且因此節距大致 上小於線408及708之寬度的兩倍,而容許提高密度。因 此’在一實施例中’對於一大約25〇 nm之節距,金屬線之 寬度係在大約170至230 nm之範圍内且介電質之寬度係在 132588.doc -13- 200917368 大約20至80 nm之範圍内。在另—實施例中,對於一大約 180 nm之節距,金屬線之寬度係在大約14〇至166 nm之範 圍内且介電質之寬度係在大約14至4〇 nm之範圍内。在另 一實施例中,對於一大約90 nm之節距,金屬線之寬度係 在大約70至83 nm之範圍内且介電質之寬度係在大約7至2〇 nm之範圍内。在另一實施例中,對於一大約72 之節 距,金屬線之覓度係在大約56至67 nm之範圍内且介電質 之寬度係在大約5至1 6 nm之範圍内。在另一實施例中,對 於一大約58 nm之節距,金屬線之寬度係在大約化至“ nm 之範圍内且介電質之寬度係在大約4至13 nm之範圍内。在 另一實施例中,對於一大約48 nm之節距,金屬線之寬度 係在大約38至44·5 nm之範圍内且介電質之寬度係在大約 3.5至10 nm之範圍内。 圖10A-C係根據本發明之實施例位於一基礎層上的金屬 線之說明圖式。圖10A係根據本發明之實施例製造之半導 體裝置900之一部分的俯視圖。此外,圖丨〇A係相當於如以 上描述之圖7之俯視圖。如繪示,許多第一金屬線4〇6、 408及410藉由介電質504而與周圍金屬9〇2絕緣。如可瞭 解,在此構形中,第二金屬線7〇8與7〇6短路在一起,而必 須被彼此隔離。參考圖1 〇B,可將蝕刻遮罩92〇施加至裝置 900以隔離第二金屬902之線708及7〇6。在此蝕刻步驟中, 可僅遮蓋與蝕刻該第二金屬,或可同時遮蓋與蝕刻該第— 金屬與該第二金屬。蝕刻繼續至至少該基礎層,藉此可於 所有曝露表面上沉積一保形介電層。可利用技術中已知之 132588.doc -14· 200917368 任何適當的介電層而無違本發明,在一些實施例中,可利 用SisN4或Si〇2作為一介電層。如圖1〇c中繪示,該裝置其 後可經平坦化以使該等金屬線共同曝露於一大致上平坦之 表面。如繪示,該第一組金屬線例如線4〇6、4〇8及41〇與 第一組金屬線例如線7〇8及706經介電質934圍繞。 圖10A-C亦說明本發明可如何減少製程成本。導體4〇6、 408及410係以一節距ρ經圖案化。因此,此等導體之密度 係每單位寬度1/Ρ條線。圖1〇Β令的結果具有每單位寬度 2/Ρ條線的導線密度。在一習知之圖案化製程中,此密度 將需要以Ρ/2之節距圖案化,其將需要能力係當使用本發 明之方法時所需者之兩倍的處理工具。在所示實例中需要 一額外遮罩920,但圖丨0Β中遮罩92〇之形狀之節距係2ρ。 因此,對於一個圖案化步驟通常將需要ρ/2之節距能力的 導體密度Ρ/2係藉由一步驟具有能力ρ,及一步驟具有能力 2Ρ的兩個圖案化步驟來製造。圖案化工具之成本係其節距 能力之強大函數。因此可預期本發明之製程比習知製程便 宜。 圖η係根據本發明之一實施例在第一金屬線1〇〇2與第二 金屬線7〇8之間之連接1〇〇6的說明實例。如以上描述,一 第-組金屬線可由-第一金屬層界定且一第二組金屬線可 由一第二金屬層界定。如可瞭解’在一些實施例中,可能 需要將該第-組金屬線之—些部分與該第二組金屬線之一 些部分連接。因此’在—些實施例中,可形成通道上嶋以 連接第一金屬線1002與第二金屬線7〇8。如可瞭解,通道 132588.doc •15· 200917368 可以技術中熟知的任何方式形成而無違本發明。 雖然已根據若干較伟眚 π太發述本發明,但仍存在歸屬 ==Γ·變更、改變與等效物。亦應注意存在許 夕用以實施本發明之方法與設備的替代方式, 雖然=圖⑻揭示獨立的共面與非共面實 轉 解該專實施例並非相互排斥,且在一些實施例中’其 組合使用而無達本發明。雖然本文提供多種實例,作此等 實例係意欲為說明性且不限制本發明。此 文提供摘要,但其不應被用來解釋或限制表述於請求= 之整體發明。因此,以下之隨附請求項係應被解釋為包含
=於本發明之真實精神與範圍㈣所有此等 與等效物。 ΛI 前述詳細說明僅描述本發明可採取之許多开)式中之杳 分。因此,此詳細說明係作為說明而非限制用。口有/ 請求項,包含所有等效物,才係用來^本發明之下 【圖式簡單說明】 乾圍° 具有一金屬圖案之基礎層 圖1係於45 nm製程中形成的 之先前技術實例的橫截面圖。 基礎層上形成金屬線 圖2係一根據本發明之實施例在— 之方法的說明流程圖。 之實施例之方法於基礎層 圖3至6係顯示利用根據本發明 上形成金屬線之階段的橫截面圖 圖7係根據本發明之實施例位於一 橫截面圖。 基礎層上的金屬 線之 132588.doc •16· 200917368 圖8係根據本發明之實施例位於一基礎層上的金屬線之 橫截面圖。 圖9係使用於一單片三維記憶體陣列中之根據本發明之 一實施例形成之金屬線之橫截面圖。 圖10A-C係根據本發明之實施例位於一基礎層上的金屬 線之平面圖。 圖11係根據本發明之一實施例在一第一金屬線與一第二 金屬線之間的一連接之平面圖。 【主要元件符號說明】 102 金屬 104 絕緣體 106 基礎層 108 金屬線 110 金屬線 112 寬度 114 寬度 116 節距 220 垂直取向二極體 302 第一金屬層 304 基礎層 330 二極體 404 溝槽 406 金屬線 408 金屬線 132588.doc 200917368
410 金屬線 504 介電層 604 第二金屬層 700 裝置 706 第二金屬線 708 第二金屬線 720 表面 730 位置 740 位置 750 位置 800 裝置 820 表面 830 位置 840 位置 850 位置 900 裝置 902 金屬 920 遮罩 934 介電質 1002 第一金屬線 1006 連接 132588.doc -18

Claims (1)

  1. 200917368 十、申請專利範圍: 1. -種在基礎層上沉積至少兩金屬層之方法,其包括: 於該基礎層上沉積第一金屬層;遮蓋該第—金屬層, 以致该第-金屬層包含第―經遮蓋部分與第—未遮蓋部 ;蝕刻該第-金屬層’以致該第一未遮蓋部分經移除至 该基礎層;於該第—金屬層上及該基礎層上沉積第一中 間層; ' τ 於該第-中間層上沉積第二金屬層;及 平坦化該第二金屬層,以使該第一中間層與該第二金 屬層共同曝露於第—大致上平坦之表面。 月长項1之方法’其中該第一金屬層係與該第二金屬 層及該中間層共同曝露於該第一大致上平坦之表面。 3.如請求項2之方法,其進一步包括: 遮蓋該第-金屬層、該第二金屬層、及該第一中間 層’以致該第一金屬層、該第二金屬層、及該第一中間 層包含第三經遮蓋部分與第三未遮蓋部分;及 蝕刻該第三未遮蓋部分至該基礎層,· 於所有經餘刻表面上沉積第二中間層;及 平一化忒第一中間層,以使該第二中間層與該第一金 屬層共同曝露於第二大致上平坦之表面。 4.如f求項3之方法,其中該第一中間層包括Si3N4或Si02 或該第二令間層包括叫比或以〇2。 5·如-月求項4之方法’其中該平坦化係藉由化學機械抛光 I32588.doc 200917368 或回蝕實施。 6. 如請求項4之方法,其進一步包括: 金屬層之一部分電 使5亥第一金屬層之一部分與該第 連接。 β月求項1之方法,其進一步包括: 遮蓋該第二金屬層及該第一中間層 層及該第—中'^第一金屬 分;及巾間層包含第二經遮蓋部分與第二未遮蓋部 蝕刻該第二未遮蓋部分至該基礎層; 於所有經蝕刻表面上沉積第二中間層 平垣化該第二中間層,以使該第二中 屬層共同曝露於第二大致上平坦之表面 :及 間層與該第一金 8·項7之方法’其中該第-中間層包括Si郷io2 或及第二中間層包括Si3N4或Si02。 9.如請求項7之方法’其中該平坦化步驟係藉由化學機械 拋光或回蝕實施。 10’如喷求項i之方法,其中該第一金屬層與該第二金屬層 係大致上相同的成分。 女明求項1之方法,其中在該蝕刻步驟之後,該第一金 曰係呈複數個大致上平行的第—金屬線之形式。 月求項11之方法,其中在該平坦化步驟之後,該第二 金屬層係呈複數個大致上平行的第二金屬線之形式,該 等第二金屬線與第一金屬線相互插置。 13.如凊求項丨之方法,其中該第一金屬層係一選自由鎢及 132588.doc 200917368 銘組成之群組的成分。 14. 如請求項1之方法,其中該第二金屬層係一選自由鎢、 銘及銅組成之群組的成分。 15. 如請求項14之方法,其中當該第二金屬層係鎢時,該方 法進一步包括: 在沉積該第一中間層之後,於該第一中間層上沉積第 一保形黏附層。 1 6.如請求項1 5之方法,其中該第一保形黏附層係選自由 1 Ti、TiW及TiN組成之群組。 V 132588.doc
TW097123943A 2007-06-29 2008-06-26 Forming complementary metal features using conformal insulator layer TWI371798B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/771,137 US7927990B2 (en) 2007-06-29 2007-06-29 Forming complimentary metal features using conformal insulator layer

Publications (2)

Publication Number Publication Date
TW200917368A true TW200917368A (en) 2009-04-16
TWI371798B TWI371798B (en) 2012-09-01

Family

ID=40161098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097123943A TWI371798B (en) 2007-06-29 2008-06-26 Forming complementary metal features using conformal insulator layer

Country Status (5)

Country Link
US (1) US7927990B2 (zh)
KR (1) KR20100050478A (zh)
CN (1) CN101730928B (zh)
TW (1) TWI371798B (zh)
WO (1) WO2009006263A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185996B1 (ko) * 2010-01-11 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US20150162277A1 (en) 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
US9214429B2 (en) * 2013-12-05 2015-12-15 Stmicroelectronics, Inc. Trench interconnect having reduced fringe capacitance
US11069564B2 (en) * 2019-04-09 2021-07-20 International Business Machines Corporation Double metal patterning

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5753564A (en) * 1992-11-24 1998-05-19 Sumitomo Metal Industries, Ltd. Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
JPH08153858A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法
US7294578B1 (en) * 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5856707A (en) * 1995-09-11 1999-01-05 Stmicroelectronics, Inc. Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
US6136685A (en) * 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
US6096654A (en) * 1997-09-30 2000-08-01 Siemens Aktiengesellschaft Gapfill of semiconductor structure using doped silicate glasses
KR19990055422A (ko) * 1997-12-27 1999-07-15 정선종 실리콘 기판에서의 인덕터 장치 및 그 제조 방법
US6376359B1 (en) * 1998-03-18 2002-04-23 United Microelectronics Corp. Method of manufacturing metallic interconnect
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US6218306B1 (en) * 1998-04-22 2001-04-17 Applied Materials, Inc. Method of chemical mechanical polishing a metal layer
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6129819A (en) * 1998-11-25 2000-10-10 Wafertech, Llc Method for depositing high density plasma chemical vapor deposition oxide in high aspect ratio gaps
KR100286126B1 (ko) * 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
US6239024B1 (en) * 1999-03-05 2001-05-29 United Microelectronics Corp. Method of filling gap with dielectrics
US6274440B1 (en) * 1999-03-31 2001-08-14 International Business Machines Corporation Manufacturing of cavity fuses on gate conductor level
US6433436B1 (en) * 1999-05-26 2002-08-13 International Business Machines Corporation Dual-RIE structure for via/line interconnections
US6677637B2 (en) * 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
TW424314B (en) * 1999-07-09 2001-03-01 Taiwan Semiconductor Mfg Interconnection lines for improving thermal conductivity in integrated circuits and method for fabricating the same
US6093634A (en) * 1999-07-26 2000-07-25 United Microelectronics Corp. Method of forming a dielectric layer on a semiconductor wafer
US6153543A (en) * 1999-08-09 2000-11-28 Lucent Technologies Inc. High density plasma passivation layer and method of application
US6159818A (en) * 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure
US6211040B1 (en) * 1999-09-20 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Two-step, low argon, HDP CVD oxide deposition process
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
US6291296B1 (en) * 1999-10-12 2001-09-18 Advanced Micro Devices, Inc. Method for removing anti-reflective coating layer using plasma etch process before contact CMP
US6268274B1 (en) * 1999-10-14 2001-07-31 Taiwan Semiconductor Manufacturing Company Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
US6734110B1 (en) * 1999-10-14 2004-05-11 Taiwan Semiconductor Manufacturing Company Damascene method employing composite etch stop layer
US6414367B1 (en) 1999-10-28 2002-07-02 National Semiconductor Corporation Interconnect exhibiting reduced parasitic capacitance variation
US6841470B2 (en) * 1999-12-31 2005-01-11 Intel Corporation Removal of residue from a substrate
JP2002057212A (ja) * 2000-08-09 2002-02-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法
US6362508B1 (en) * 2000-04-03 2002-03-26 Tower Semiconductor Ltd. Triple layer pre-metal dielectric structure for CMOS memory devices
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
KR100390952B1 (ko) * 2000-06-28 2003-07-10 주식회사 하이닉스반도체 커패시터 제조 방법
US20030176055A1 (en) * 2000-07-24 2003-09-18 United Microelectronics Corp. Method and structure for reducing capacitance between interconnect lines
US20020149085A1 (en) * 2000-07-24 2002-10-17 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6303525B1 (en) * 2000-08-18 2001-10-16 Philips Electronics No. America Corp. Method and structure for adhering MSQ material to liner oxide
TW459374B (en) * 2000-08-30 2001-10-11 Mosel Vitelic Inc Method for forming magnetic layer of magnetic random access memory
KR100400248B1 (ko) * 2001-04-06 2003-10-01 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
JP4169950B2 (ja) * 2001-05-18 2008-10-22 Necエレクトロニクス株式会社 半導体装置の製造方法
US6338999B1 (en) 2001-06-15 2002-01-15 Silicon Integrated Systems Corp. Method for forming metal capacitors with a damascene process
KR100466309B1 (ko) * 2002-05-21 2005-01-13 삼성전자주식회사 반도체 장치의 금속층 형성 방법 및 장치
US6717193B2 (en) * 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
US7018878B2 (en) 2001-11-07 2006-03-28 Matrix Semiconductor, Inc. Metal structures for integrated circuits and methods for making the same
TWI276153B (en) * 2001-11-12 2007-03-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
US6831013B2 (en) 2001-11-13 2004-12-14 United Microelectronics Corp. Method of forming a dual damascene via by using a metal hard mask layer
JP4477822B2 (ja) 2001-11-30 2010-06-09 パナソニック株式会社 情報変換装置
US6559004B1 (en) * 2001-12-11 2003-05-06 United Microelectronics Corp. Method for forming three dimensional semiconductor structure and three dimensional capacitor
US6706639B2 (en) * 2001-12-28 2004-03-16 Union Semiconductor Technology Corp. Method for interconnecting magnetoresistive memory bits
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
US20030155657A1 (en) * 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
US6881999B2 (en) * 2002-03-21 2005-04-19 Samsung Electronics Co., Ltd. Semiconductor device with analog capacitor and method of fabricating the same
US6847077B2 (en) * 2002-06-25 2005-01-25 Agere Systems, Inc. Capacitor for a semiconductor device and method for fabrication therefor
JP2004071881A (ja) * 2002-08-07 2004-03-04 Toshiba Corp 半導体集積回路装置及びその製造方法
US7005375B2 (en) * 2002-09-30 2006-02-28 Agere Systems Inc. Method to avoid copper contamination of a via or dual damascene structure
US6630380B1 (en) 2002-09-30 2003-10-07 Chartered Semiconductor Manufacturing Ltd Method for making three-dimensional metal-insulator-metal capacitors for dynamic random access memory (DRAM) and ferroelectric random access memory (FERAM)
US6903022B2 (en) * 2002-10-03 2005-06-07 Promos Technologies Inc. Method of forming contact hole
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
KR100528964B1 (ko) * 2002-12-30 2005-11-15 동부아남반도체 주식회사 반도체 소자의 장벽 금속층 형성방법 및 장치
KR100515378B1 (ko) * 2003-01-30 2005-09-14 동부아남반도체 주식회사 박막 커패시터 제조 방법
US6936544B2 (en) * 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US20070023912A1 (en) * 2003-03-14 2007-02-01 Acm Research, Inc. Integrating metal with ultra low-k-dielectrics
US6865107B2 (en) * 2003-06-23 2005-03-08 Hewlett-Packard Development Company, L.P. Magnetic memory device
US6956278B2 (en) 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
US7250370B2 (en) * 2003-09-19 2007-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
KR100602079B1 (ko) * 2003-12-11 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 플러그 형성 방법
KR100552813B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
KR100701375B1 (ko) * 2004-07-08 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 제조 방법
KR20060006233A (ko) 2004-07-15 2006-01-19 현대자동차주식회사 엔진의 밸브 스프링 장치
US20060038293A1 (en) * 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
US7067435B2 (en) * 2004-09-29 2006-06-27 Texas Instruments Incorporated Method for etch-stop layer etching during damascene dielectric etching with low polymerization
KR100591179B1 (ko) * 2004-11-01 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100682899B1 (ko) * 2004-11-10 2007-02-15 삼성전자주식회사 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법
KR100706227B1 (ko) * 2004-12-03 2007-04-11 삼성전자주식회사 다층구조를 갖는 금속-절연체-금속 커패시터 및 그 제조방법
KR101097988B1 (ko) * 2004-12-03 2011-12-23 매그나칩 반도체 유한회사 엠아이엠 캐패시터 어레이 제조 방법
US7208095B2 (en) * 2004-12-15 2007-04-24 Infineon Technologies Ag Method for fabricating bottom electrodes of stacked capacitor memory cells and method for cleaning and drying a semiconductor wafer
KR100571401B1 (ko) 2004-12-15 2006-04-14 동부아남반도체 주식회사 반도체 소자의 커패시터 형성 방법
KR100613348B1 (ko) * 2004-12-22 2006-08-21 동부일렉트로닉스 주식회사 균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법
JP4829502B2 (ja) * 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US7297640B2 (en) * 2005-01-13 2007-11-20 Chartered Semiconductor Manufacturing Ltd. Method for reducing argon diffusion from high density plasma films
KR20060083505A (ko) * 2005-01-17 2006-07-21 삼성전자주식회사 커패시터 형성방법
DE102005010944B4 (de) * 2005-03-10 2009-09-10 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
JP5214844B2 (ja) * 2005-03-29 2013-06-19 日本オクラロ株式会社 光半導体装置
US20060292774A1 (en) * 2005-06-27 2006-12-28 Macronix International Co., Ltd. Method for preventing metal line bridging in a semiconductor device
KR100741876B1 (ko) * 2005-07-21 2007-07-23 동부일렉트로닉스 주식회사 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
US7470612B2 (en) * 2005-09-13 2008-12-30 Samsung Electronics Co, Ltd. Method of forming metal wiring layer of semiconductor device
KR100699865B1 (ko) * 2005-09-28 2007-03-28 삼성전자주식회사 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법
KR100720519B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100720518B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100698089B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법
US7723204B2 (en) * 2006-03-27 2010-05-25 Freescale Semiconductor, Inc. Semiconductor device with a multi-plate isolation structure
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
US7396768B2 (en) * 2006-10-20 2008-07-08 Hitachi Global Storage Technologies Netherlands B.V. Copper damascene chemical mechanical polishing (CMP) for thin film head writer fabrication
KR100789391B1 (ko) * 2006-10-20 2008-01-02 삼성전자주식회사 콘택 구조물 형성 방법

Also Published As

Publication number Publication date
KR20100050478A (ko) 2010-05-13
TWI371798B (en) 2012-09-01
WO2009006263A3 (en) 2009-03-12
CN101730928B (zh) 2011-07-27
WO2009006263A2 (en) 2009-01-08
US20090004844A1 (en) 2009-01-01
US7927990B2 (en) 2011-04-19
CN101730928A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
TWI233181B (en) Very low effective dielectric constant interconnect Structures and methods for fabricating the same
JP5089575B2 (ja) 相互接続構造体及びその製造方法
US8394701B2 (en) Dielectric spacers for metal interconnects and method to form the same
CN101160655B (zh) Mim电容器及其制造方法
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
TWI316739B (en) Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
JP3778487B2 (ja) 金属キャパシタの形成方法
CN102870212B (zh) 具有自对准介电帽的互连结构的结构和制造方法
KR102277190B1 (ko) 2중 패터닝 및 채움 기술들을 통해 상이한 금속 재료들의 평행 배선들을 형성하는 방법들
US7629264B2 (en) Structure and method for hybrid tungsten copper metal contact
JP5558662B2 (ja) デバイス、方法(mimキャパシタおよびその製造方法)
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
US5960316A (en) Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric
TW200917368A (en) Forming complementary metal features using conformal insulator layer
JP4309608B2 (ja) 半導体装置及びその製造方法
WO2008055887A1 (en) Interconnect layers without electromigration
US6391713B1 (en) Method for forming a dual damascene structure having capacitors
EP1006572A1 (en) Slotted damascene lines for low resistive wiring lines for integrated circuit
US20050130407A1 (en) Dual damascene process for forming a multi-layer low-k dielectric interconnect
TWI289901B (en) Method for producing dual damascene interconnections and structure produced thereby
TWI253143B (en) Method for forming metal wiring in semiconductor device
CN109216317A (zh) 具混合金属化的互连
US20040121584A1 (en) Method of manufacturing a semiconductor device
US20190311948A1 (en) Fully aligned via in ground rule region
EP0924762A2 (en) Interconnections in integrated circuit devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees