TW200917354A - Substrate dividing method - Google Patents
Substrate dividing method Download PDFInfo
- Publication number
- TW200917354A TW200917354A TW097138521A TW97138521A TW200917354A TW 200917354 A TW200917354 A TW 200917354A TW 097138521 A TW097138521 A TW 097138521A TW 97138521 A TW97138521 A TW 97138521A TW 200917354 A TW200917354 A TW 200917354A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- dividing
- individual
- wafer
- line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 150
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005520 cutting process Methods 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 81
- 239000004065 semiconductor Substances 0.000 description 44
- 229910052715 tantalum Inorganic materials 0.000 description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 14
- 239000004575 stone Substances 0.000 description 13
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 10
- 229910052707 ruthenium Inorganic materials 0.000 description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 9
- 229910052732 germanium Inorganic materials 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 235000009120 camo Nutrition 0.000 description 1
- 239000004075 cariostatic agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 235000005607 chanvre indien Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011487 hemp Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010454 slate Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09027—Non-rectangular flat PCB, e.g. circular
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
200917354 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種基板分割方法,用 乃凌用以將诸如半導體晶圓、 矽基板等基板分割成個別小片。 【先前技術】 在從半導體晶圓形成半導體晶片、從絲板形成驗插入号 的基板(石夕晶片)等步驟中,必須進行藉由切割半導體晶圓或石夕 〇 基板而形成個別半導體晶片或矽晶片之作業。 圖8顯示-個範例’其中切割—半導體晶圓5而從此半導體 晶圓5獲得個別小片的半導體晶片。藉由將一條切割膠帶貼在 半導體晶圓5上,然後沿著切割線6移動切割刀片而切割半導 體a曰圓5,半導體晶圓5被分離成個別的半導體晶片8。 作為切割半導體晶圓切基板的方法,除了使用旋轉刀片的 切割方法之外,還有如下方法:在基板上設置切割溝槽,然後 G 藉由折斷使基板分割成個別小片之方法;在基板上的不同位置 刻劃,然後將基板分割成個別小片之方法;藉由使用雷射光束 切割基板之方法,等等。例如,參閱曰本專利未審查公告案 JP-A-2004-235626 及 JP-A-2007-59452 。 - 當藉由在縱向方向與橫向方向上切割或折斷半導體晶圓或 - 矽基板而獲得半導體晶片或矽晶片時’晶片的平面形狀為四邊 形且其角落部位分別形成為銳角。因此,應力很容易在切割步 驟中集中於角落部位上。結果,出現了以下的問題,就是角落 97138521 4 200917354 部位會產生碎片’或者在祕部位巾產生舰。除此之外,在 運运半導體晶片切晶片時,或者在將半導體日日日片或發晶片結 合至安裝基板上時,會產生使半導體晶片切晶片受損之問 題。特別地’假如半導體晶片或石夕晶片的厚度很薄的話,則會 產生如下㈣題,就是強度降低且半導體晶片切晶片在處理 時很容易破裂。 當個別的半導體晶片或石夕晶片由半導體晶圓或石夕基板形成 時’晶片的角落部位產生碎片或者在切割位置處產生碎片之問 題’並未侷限於處理半導體晶圓或雜板之情形。#然,在將 諸如玻璃基板、陶£基板或類似物_成以_小片為單位的 基板之步驟中,也可能同樣產生這類問題。 【發明内容】 為了解決上述問題,因而提出本發明,且本發明之目的係提 供-種基板分割方法’能夠在分⑽如半導體晶圓、絲板或 類似物時,防止在個別小片基板的角落部位中產生碎片或裂 縫,藉由增進個別基板的強度而促進基板的處理,以及增加製 造產量。 為了達成上述目的,根據本發明之第一態樣,提供一種基板 分割方法’用以將基板分割成個別小片,該方法包含以下步驟: 以預定間隔在基板的縱向方向與橫向方向上設定分割線; 在該基板上於該等分割線的個別交叉點處形成通孔,以便使 該基板的個別小片之角落部位形成倒角;以及 97138521 5 200917354 沿著該等分齡,將該上面形成有通孔的基板分割成個別小 片。 再者,形成通孔的步驟可包含: 以抗蝕劑塗覆該基板的一表面; 在該抗_上形㈣案,續在_分麟的個別交叉 點處暴露該基板的一表面;以及 藉由使用上面形成有倒角圖案的抗银劑作為幕罩而截刻該 Γ 基板,藉此形成該等通孔。 當基板為石夕基板時,可以簡單地藉由RIE(反應性離子餘刻) 法姓刻矽基板,而形成通孔。 再者’每個倒㈣案可形成為形狀對應於具有預定寬度之通 孔輪廓的圖案。於是,可以輕易地形成通孔。 • 再者’可藉由沿著鱗分麟以切割刀片_該基板而將該 基板分割成個別小片。可藉由沿著該等分割線劈開該基板而將 G該基板分割成個別小片。因此,必定可以㈣地形成通孔。 此外’該等分躲可狀成與㈣晶體成絲之方向平 行。 每個通孔可被㈣繞該等分割_交又點,且四個頂點 •分別位於分割線上的四邊形。再者,每個通孔可被塑形成個別 —側邊分別朝向該等分割線的交叉點凸出彎曲的變形四邊形。因 此,藉由將基板分割成個別小片,獲得其中角落部位被直線地 倒角的個別小片基板。個別小片基板是在角落部位被倒角成如 97138521 200917354 同R字形(圓弧形)之狀態下獲得的。 又’較佳係使用諸如半導體晶圓或類似物的矽基板作為基 板。 根據本發明之基板分割方法,倒角通孔係形成於基板上分割 線的父又位置中’然後基板係沿著這些分割線而被分割成個別 小片。因此’個別小片基板各自的角落部位被倒角,所以可以 增進個別小片基板的強度以及可以輕易地處理個別小片基板。 1' 再者’用於形成倒角的通孔是事先形成於基板上。因此,在 切割或分割基板時,能防止個別小片基板的角落部位產生碎片 或者在角落部位中產生裂縫。 【實施方式】 : 圖1A與顯示由矽基板形成分割矽晶片的步驟,以作為本 發明之基板分割方法的範例。 圖1A與1B顯示暴露出一矽基板1〇之一表面的倒角圖案 ϋ 係藉由將抗蝕劑12塗覆於此矽基板10的表面上,然後曝光並 顯影抗蝕劑12而形成的狀態。倒角圖案14係以預定間隔縱向 和橫向地對齊,且設置在對應於用來將矽基板1〇分割成個別 小片之分割線Α相互交叉之交又點的位置上。(分割線也可以 " 是虛擬線。) • 圖中以放大方式顯示倒角圖案14。倒角圖案14係設置 以便在碎基板10被分割成個別小片時,使個別分割石夕晶片2〇 各自的角落部位產生倒角。倒角圖案14係形成為側邊分別形 97138521 7 200917354 成為類似圓弧的變形四邊形,就像 形。在此具體射,構成倒角圖案、、’’之交又點的菱 被塑形成朝向交叉點凸出的圓弧形 邊㈣角線⑷係 設定成使得分割線A作為在分割線A = 圓弧,且係 置上之倒角線14a的切線。A 乂又倒角線w的交又位 圖2A至2C是以從圖1B中之直線 在石夕基板H)上形成倒角圖案14之步驟^所銳視的剖面圖顯示 / 2A顯样基板1G的表面以抗_ ㈣之狀離。心 藉由將乾燥薄膜的抗蝕劑疊置% 餘劑12。 狀石夕基板H)的表面上而形成抗 圖2B顯示藉由在對應於分匈 ^ng . ^ H °、畏人之交叉點(參考圖1B)的位 置曝先並顯影抗蝕劑12而形 、十、功ιη ± 攻倒角圖案14之狀態。如上所 述,矽基板10的表面是從形成 來。 战有旬角圖案14的位置處暴露出 然後,在矽基板1〇上施加 的矣而加乾餘刻。藉由在暴露出石夕基板10 的表面之位置上實施乾蝕刻, ^ 而在厚度方向上蝕刻矽基板10。 口此,形成通孔18於矽基板1〇中。 圖2C顯示通孔18形点 1R , a 1〇 ^ 成於矽基板10中之狀態。在圖1A與 1Β中,通孔18係形成為在 倒角圖案丨4 _部中(在/度方向上通過絲板1G,而進入 ^ C在變形四邊形的内側)。 作為乾蝕刻矽基板1〇的 & 的万去,例如,可以使用RIE(反應性 離子蝕刻)法。根據此Up 决’塗覆有抗蝕劑12的區域不會被 97138521 200917354 蝕刻,但是形成有倒角圖案14以及暴露出矽基板1〇之表面的 位置則選擇性地被餘刻掉。再者,根據RIE法,钱刻是在厚度 方向上進行’同時維持住倒角圖案14的平面形狀,以及通^ 18係形成為與倒角圖案14的平面形狀相同之圖案。 _ 在通孔18形成於石夕基板10中之後,移除抗餘劑12。然後, 由矽基板10形成作為個別小片的矽晶片2〇。 作為由石夕基板10形成作為個別小片之石夕晶片2 0 @方法’有 Γ藉由沿著分割線A移動_刀片(旋轉刀片)而將碎基板分割 成個別小片之方法,以及藉由沿著分割線八劈開石夕基板而將; 基板分割成個別小片之方法。 圖3 A顯示藉由沿著分割線A移動_刀片而分财基板之 .狀態。在此狀態下’移動切割刀片,使其連接到變形四邊形中 :所形成的通孔18之中心,同時元件符號「d」表示切割刀片的 通過寬度。 〇 ® 3B顯示一個被分割成個別小片的石夕晶片20。石夕晶片20 的角落部位20a被倒角成如同圓弧狀。當使用切割刀片而分割 矽基板10時’通孔18必須形成得使通孔18的最大寬度比切 d刀片的通過見度d的兩倍還寬,以便使石夕晶片2〇的角落部 位施產生倒角。(在此,最大寬度是以倒角圖案_形四 邊形兩個頂狀_對角線所界定)。換句職,當切割刀片 在縱向方向與橫向方向上移動時,通孔18的形狀與尺寸應該 設定成使得通孔18之-邊緣部位恤仍存在於石夕晶片2〇該側 97138521 200917354 上,並使用具有預定通過寬度d的切割刀片。 如圖3A所示’根據在形成有通孔18的石夕基板上移動切 。刀片而分财基板1G之方法,能防切基板W在石夕晶片 上、角I陳上產生碎片或在肖落部位巾產生裂縫,否則, 片或裂缝可能會因切割期_晶片2G之角落部位上的 ,力集中而產生。再者,因為梦晶片2Q的祕部位施係被 =,倒角形狀,所以增進了秒晶片⑼的強度。因此,能防 4 晶片20的角落部位產生碎片或受損。 ο :貞丁’Q著刀割線A劈開秒基板1G的方法所獲得之石夕晶 1板10的裂縫是從石夕基板10巾所形成的通孔18之 /、彖Η立(頂點)作為起點而開始。在此具體例中,倒角線14a f通孔18的Μ部位附近與分割線A相切,而且,透過分割 、皮此相向的倒角線14a彼此相交且同時形成一尖銳角。因 *通孔18的角落部位可以確實地作為裂缝的起始點。 辟:人孔18疋形成於石夕晶片20的每個角落部位上,所以當 夕基板10時’在石夕晶片2〇的角落部位中並不會產片 或裂縫。 田夕基板10的晶體生長面之定向是{100}面時,設定 於矽基板10上之合宝,丨綠Λ u 曰 _ 的方向必須設定成與矽基板10的結 66曰1平订才有效。當分割、線从分割位置)設定成與石夕基板 八、生長面平仃時,在劈開矽基板10時,劈開方向會與 ’、、A的方向—致。因此,可以輕易地劈開矽基板10,而 97138521 200917354 不需要施加不必要的應力财晶片20上。 乍為將夕基板1〇麵成烟小#的方法,可 溝槽形成與分割鎳Aw 刀割 、、位置對齊,然後將矽基板在切割溝槽 :置中破裂成個別小片之方法。又,可以使賴㈣刀產= 的分騎a之分制痕,織將絲板分割成個 別小片之方法。根撼μ、+、/ 據上述任何一種方法,當倒角用的通孔18 =形成卿基板1G切,絲板W被分贼個別小 不會如上述般在石夕晶片20中產生任何破裂或碎片。 上所述本具體例之晶片形成方法的特徵係在於:當藉由 將秒基板1 〇分割成個别 成個另J小片而形成矽晶片20時’倒角用的通 位f : = _分#燦A的交又點對齊,然後根據通孔18的 位置將石夕基板Π)切割或分割成個別小片。 ^為通孔18的形成方法,在上述《财,具有與通孔18 狀相同形狀之㈣_4係形成神基㈣上, 18的^財法之外,如圖5A卿,可形成雜賴於通孔 L的輪廓(外形)#有狀寬度的倒角圖案15_基板10 ΠΓ應於將在石夕基板10上形成之通孔18的位
對鄉t丨、频對胁通孔18的輪叙絲。在此狀態下, 對應於通孔18的輪廓之雜板1Q 12中暴露出來。 卜心表面則從抗钕劑 97138521 11 200917354 本㈣__ _ 15是如曝錢顯影抗轉i2而形成 、使對應於通孔18的婦之雜板H)的此部分表面被暴 露成四邊分卿曲細似圓錄的變形四_。 /以此方式,當暴露出石夕基板10的此部分表面的倒角圖案^ 係形成為〃卿應於通孔18的輪廓,紐⑦基板例如藉由 RIE法所爛時’⑦基板1()在厚度方向上被綱成與倒角圖
案15的暴露部位對齊。因此,倒賴案15所圍繞的部位被移 除掉。如圖5B所示’形成了平面形狀分別是變形四邊形的通 孔18。 根據此方法’藉由侧對應於通孔18的輪廓之該部分的石夕 基板,通孔18可以分別形成為僅具有預定寬度。因此,蝕刻 所移除的絲板之量會比在通孔18的整個平面區域上敍刻石夕 基板10的情形減少更多,而且也可以縮短蝕刻時間。 在上述具體例中,在矽基板10的表面上所形成之倒角圖案 14、15中,矽晶片20的角落部位20a被倒角成如同圓弧狀或 曲線狀。圖6A與6B顯示矽晶片20的角落部位2如被直線地 倒角之範例。 圖6A是倒角圖案16被塑形成頂點位於分割線a上之矩形的 範例。只有在其中形成有倒角圖案16的矩形區域中,石夕基板 1〇才會自抗触劑暴露出來。圖6B是倒角圖案17的範例,其 中對應於頂點位於分割線A上的矩形輪廓之矽基板ι0的一部 分表面,係以預定寬度自抗蝕劑暴露出來。 97138521 12 200917354 當圖6A與6B所示的任一個倒角圖案16、17形成時,藉由 蝕刻矽基板10,於矽基板1〇中形成矩形通孔,然後藉由運用 分離法或類似方法,可獲得個別的矽晶片2〇,例如,藉由使 用切割刀片對齊這些通孔的中心位置,而切割石夕基板1〇,在 分割線A的位置中劈開矽基板1〇。 圖7顯示從矽基板1〇所獲得的矽晶片2〇,其中藉由形成如 圖6所不的倒角圖案16、17而形成矩形通孔。矽晶片2〇的角 ' 落部位2〇a係被直線地倒角成45度的切口。 以此方式,當藉由形成其㈣晶片2Q的Μ部位施分別 被直線倒角之通孔,而由石夕基板1〇形成個別石夕晶片時,石夕 晶片20的角落部位20a具有鈍角。因此,如同上述具體例, 在分割石夕基板10時,可防止石夕晶片2〇的角落部位產生碎片或 者在角落部位中產生裂缝。又,因為所得石夕晶片2〇的角落部 位20a被倒角,所以可增進強度,因此在處理矽晶片時可 > 以防止梦晶片20受損。 又’如同此具體例,即使當形成為矩形期於倒角的通孔係 縱向和橫向地對齊時’開口成矩形的通孔之邊緣部位係位於分 割線A上。因此,可以藉由從通孔的邊緣部位作為起始點劈= 石夕基板10,而輕易地獲得個別石夕晶片2〇。 作為在矽基板1〇中所形成的倒角通孔18之形狀,除了上述 變形四邊形或矩形之外,可以使用在分割線A與二八$ 具有不同交叉肢㈣形,或者圍繞分騎通四邊:|。 97138521 13 200917354 雖然在上述具體例中,以從矽基板10形成個別矽晶片2〇 的方法作為範例說明。然而,作為矽基板1〇 ,可以使用單獨 的矽基板,可以使用上面形成有半導體電路的半導體晶圓,或 者可以使用其中形成有連接部位的矽基板,該連接部位例如為 半導體裝置或類似物中所使用的插入器中所形成之通孔。 η 在半導體晶®巾’可以在相鄰的半導體晶片中間確保具有大 約50到100 # m寬度的切割空間。因此,倒角用的通孔是形成 於不會影響到半導體晶片上所形成的電路之範圍内,且可以獲 得個別半導體晶片。由於半導體晶片的角落部位被倒角,所以 可增進強度,因此可以防止在處理時所引起的破裂。
Lj 年來為了使半導财置的尺寸縮小,藉由在半導體晶圓 的階段研磨晶圓的背面,而提供一種薄半導體晶片。本發明之 基板分财法可特财效地⑽錢由將薄半導體晶圓分割 成個別h片而形成半導體晶片時,防止半導體晶片受損。 ^本發明可以應用於GaAs或類似物所製成的化合物半導 _ \、及由石夕所製成的基板’諸如半導體晶圓。又,當由 ===破璃板、陶究板或類似物所製成的大尺寸基板被 小片時,同樣可以完全地運用本發明。 由==中,為了在絲板中形成倒角用的通孔,可以藉 :基=面塗覆抗_、形成倒角圖案 蝕刻,而在矽基板中 “她 限於上述方、I 形成通孔的方法並未侷 去,而可對應於加工物件而適當地選擇任何方法。 97138521 200917354 雖然已經藉㈣麻具體㈣朗了本伽,妓對於熟知 此項技術者來說’顯然在不背離本發明的範圍之前提下,仍可 以產生出許多不同的變化與修改。因此,以下的申請專利範圍 係打算涵蓋本發明真正精神與範圍内的所有此類變化與修改。 【圖式簡單說明】 圖1A與1B是顯示倒角圖案形成於梦基板表面上之狀態的平 面圖。 G 圖^至2(:是顯示通孔形成於梦基板中所需要的步驟之剖面 圖。 圖3A是顯示使用切割刀片切割石夕基板的狀態之平面圖。 圖3B是顯示藉由切割矽基板的矽晶片之平面圖。 圖4是顯示藉由劈開矽基板而獲得矽晶片之平面圖。 圖5A與5B是顯示倒角圖案的另一範例之平面圖。 圖6A與6B是顯示倒角圖案的又另一範例之平面圖。 ^ 圖7是秒晶片的平面圖。 圖8A與8B是顯示切割半導體晶圓的習知方法之說明圖。 【主要元件符號說明】 5 半導體晶圓 6 切割線 8 半導體晶片 10 矽基板 12 抗钱劑 97138521 15 200917354 14 倒角圖案 14a 倒角線 15 倒角圖案 16 倒角圖案 17 倒角圖案 18 通孔 18a 邊緣部位 20 秒晶片 20a 角落部位 A 分割線 d 通過寬度 97138521 16
Claims (1)
- 200917354 用以將基板分割成個別小片,該方法 七、申睛專利範圍: 1. 一種基板分割方法 包含以下步驟: 以預定間隔在基板的縱 ,c , ’、、向方向與橫向方向上設定分割線; ,== 割線的個別交又點處形成通™ «㈣個別小片之角落部位形成倒角;以及 沿著该等分割線,將兮 € 片 系上面形成有通孔的基板分割成個別小 〇 項之基板分割方法,其中,形成通孔 2.如申5膏專利範圍第1 的步驟包含: 以抗蝕劑塗覆該基板的一表面; f純_上形成倒㈣案,以便在該等分齡的個別交叉 點處暴露該基板的—表面;以及 ㈣制上面形成有倒肖_的抗剌彳作為幕罩祕刻該 U 基板,藉此形成該等通孔。 3.如申請專利範圍第2項之基板分财法,其中,每個倒角 圖案係形成為形狀對應於具有預定寬度之通孔輪廓的圖案。 ^如申請專利範圍第1至3項中任一項之基板分割方法,其 中藉由/ 口著4等分割線以切割刀片切割該基板而將該基板分 割成個別小片。 5·如申請專利範圍第丨至3項中任一項之基板分割方法,其 中,藉由沿著該等分割線劈開該基板而將該基板分割成個別小 97138521 17 200917354 片° 6. 如申請專利範圍第5項之基板分割方法,其中,該等分割 線係設定成與該基板的晶體成長面之方向平行。 7. 如申請專利範圍第1至6項中任一項之基板分割方法,其 中,每個通孔係被塑形成圍繞該等分割線的交叉點,且四個頂 點分別位於分割線上的四邊形。 8. 如申請專利範圍第7項之基板分割方法,其中,每個通孔 係被塑形成個別側邊分別朝向該等分割線的交叉點凸出彎曲 的變形四邊形。 9. 如申請專利範圍第1至8項中任一項之基板分割方法,其 中’該基板是碎基板。 97138521 18
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007268123A JP2009099681A (ja) | 2007-10-15 | 2007-10-15 | 基板の個片化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200917354A true TW200917354A (en) | 2009-04-16 |
Family
ID=40297938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097138521A TW200917354A (en) | 2007-10-15 | 2008-10-07 | Substrate dividing method |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090098712A1 (zh) |
EP (1) | EP2051297A3 (zh) |
JP (1) | JP2009099681A (zh) |
KR (1) | KR20090038358A (zh) |
TW (1) | TW200917354A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8962362B2 (en) | 2009-11-05 | 2015-02-24 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
TWI548478B (zh) * | 2010-07-21 | 2016-09-11 | 3D 麥可梅克公司 | 借助於雷射將由易脆裂的材料製成的圓的平板分割成多個矩形單板的方法 |
US9502603B2 (en) | 2011-05-12 | 2016-11-22 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
CN111390399A (zh) * | 2020-03-12 | 2020-07-10 | 上海柏楚电子科技股份有限公司 | 基于冷却点的切割控制方法、系统、电子设备与介质 |
TWI704032B (zh) * | 2014-12-04 | 2020-09-11 | 日商日本電氣硝子股份有限公司 | 玻璃板、積層體、半導體封裝及其製造方法、電子機器 |
US11367655B2 (en) | 2017-04-18 | 2022-06-21 | Hamamatsu Photonics K.K. | Forming openings at intersection of cutting lines |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4924681B2 (ja) * | 2009-09-10 | 2012-04-25 | 住友電気工業株式会社 | Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法 |
JP5281545B2 (ja) * | 2009-11-04 | 2013-09-04 | スタンレー電気株式会社 | 半導体発光素子の製造方法 |
JP5131266B2 (ja) * | 2009-12-25 | 2013-01-30 | 住友電気工業株式会社 | Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法 |
US9165833B2 (en) | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
JP4793494B2 (ja) * | 2010-01-18 | 2011-10-12 | 住友電気工業株式会社 | Iii族窒化物半導体レーザ素子を作製する方法 |
US8378458B2 (en) * | 2010-03-22 | 2013-02-19 | Advanced Micro Devices, Inc. | Semiconductor chip with a rounded corner |
JP2012059859A (ja) * | 2010-09-08 | 2012-03-22 | Disco Abrasive Syst Ltd | 半導体デバイス |
JP6024076B2 (ja) * | 2011-01-13 | 2016-11-09 | セイコーエプソン株式会社 | シリコンデバイスの製造方法 |
JP2012227306A (ja) * | 2011-04-19 | 2012-11-15 | Ngk Insulators Ltd | セラミック基板の製造方法 |
JP2011216914A (ja) * | 2011-07-27 | 2011-10-27 | Sumitomo Electric Ind Ltd | Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法 |
US8940618B2 (en) * | 2012-03-13 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for cutting semiconductor wafers |
JP6060509B2 (ja) * | 2012-03-29 | 2017-01-18 | 大日本印刷株式会社 | 半導体素子の製造方法 |
JP6050613B2 (ja) * | 2012-06-12 | 2016-12-21 | 新電元工業株式会社 | 半導体ウェーハ、半導体装置の製造方法及び半導体装置 |
GB201307773D0 (en) * | 2013-04-30 | 2013-06-12 | Atlantic Inertial Systems Ltd | MEMS sensors |
US9728518B2 (en) | 2014-04-01 | 2017-08-08 | Ati Technologies Ulc | Interconnect etch with polymer layer edge protection |
JP6336895B2 (ja) * | 2014-11-28 | 2018-06-06 | シチズンファインデバイス株式会社 | 基板および基板の製造方法 |
GB2534204A (en) * | 2015-01-17 | 2016-07-20 | Melexis Technologies Nv | Semiconductor device with at least one truncated corner and/or side cut-out |
JP5763858B2 (ja) * | 2015-02-13 | 2015-08-12 | ビービーエスエイ リミテッドBBSA Limited | Iii族窒化物半導体縦型構造ledチップの製造方法 |
DE112015006331T5 (de) * | 2015-03-19 | 2017-12-14 | Osram Opto Semiconductors Gmbh | Fenster zum Bedecken eines optoelektronischen Halbleiterchips, mehrere Fenster umfassende Scheibe, Verfahren zur Herstellung von Fenstern und optoelektronisches Halbleiterbauelement |
JP2017073424A (ja) * | 2015-10-05 | 2017-04-13 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
JP6579981B2 (ja) * | 2016-03-11 | 2019-09-25 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
US20180015569A1 (en) * | 2016-07-18 | 2018-01-18 | Nanya Technology Corporation | Chip and method of manufacturing chips |
EP3493338A4 (en) * | 2016-07-26 | 2019-07-24 | Sony Semiconductor Solutions Corporation | SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT |
JP2018046094A (ja) * | 2016-09-13 | 2018-03-22 | エイブリック株式会社 | 半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法 |
CN108206161B (zh) * | 2016-12-20 | 2020-06-02 | 晟碟半导体(上海)有限公司 | 包含角部凹陷的半导体装置 |
KR101925565B1 (ko) * | 2016-12-30 | 2018-12-06 | (재)한국나노기술원 | 갈라짐 패턴을 이용한 에피층 분리 방법 |
JP2018109716A (ja) * | 2017-01-05 | 2018-07-12 | ソニーセミコンダクタソリューションズ株式会社 | レンズモジュールおよびレンズモジュールの製造方法、撮像装置、並びに電子機器 |
EP3361839A1 (en) * | 2017-02-14 | 2018-08-15 | Infineon Technologies AG | Multiple substrate and method for its fabrication |
JP6384934B2 (ja) * | 2017-06-20 | 2018-09-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
US10699973B2 (en) | 2017-11-06 | 2020-06-30 | GLOBALFOUNDERS Inc. | Semiconductor test structure and method for forming the same |
JP6950484B2 (ja) * | 2017-11-20 | 2021-10-13 | 沖電気工業株式会社 | 半導体素子、発光基板、光プリントヘッド、画像形成装置 |
JP7193920B2 (ja) * | 2018-03-09 | 2022-12-21 | 株式会社ディスコ | パッケージ基板の加工方法 |
CN111430229B (zh) * | 2020-04-28 | 2023-12-01 | 长江存储科技有限责任公司 | 切割方法 |
DE102020215554A1 (de) | 2020-12-09 | 2022-06-09 | Robert Bosch Gesellschaft mit beschränkter Haftung | Substratscheibe, Verfahren zum Herstellen einer Substratscheibe und Verfahren zum Herstellen einer Mehrzahl von Bauelementen |
CN115870641B (zh) * | 2023-02-20 | 2023-05-23 | 湖北三维半导体集成创新中心有限责任公司 | 一种芯片及其制造方法、封装结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5888884A (en) * | 1998-01-02 | 1999-03-30 | General Electric Company | Electronic device pad relocation, precision placement, and packaging in arrays |
JP4542789B2 (ja) | 2003-01-10 | 2010-09-15 | 株式会社東芝 | 半導体装置の製造装置及びその製造方法 |
JP4515790B2 (ja) * | 2004-03-08 | 2010-08-04 | 株式会社東芝 | 半導体装置の製造方法及びその製造装置 |
US7211500B2 (en) * | 2004-09-27 | 2007-05-01 | United Microelectronics Corp. | Pre-process before cutting a wafer and method of cutting a wafer |
JP2006173428A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Epson Corp | 基板加工方法及び素子製造方法 |
JP4716819B2 (ja) | 2005-08-22 | 2011-07-06 | 新光電気工業株式会社 | インターポーザの製造方法 |
KR100772016B1 (ko) * | 2006-07-12 | 2007-10-31 | 삼성전자주식회사 | 반도체 칩 및 그 형성 방법 |
US7648891B2 (en) * | 2006-12-22 | 2010-01-19 | International Business Machines Corporation | Semiconductor chip shape alteration |
-
2007
- 2007-10-15 JP JP2007268123A patent/JP2009099681A/ja not_active Withdrawn
-
2008
- 2008-09-25 KR KR1020080093980A patent/KR20090038358A/ko not_active Application Discontinuation
- 2008-10-07 TW TW097138521A patent/TW200917354A/zh unknown
- 2008-10-15 US US12/251,676 patent/US20090098712A1/en not_active Abandoned
- 2008-10-15 EP EP08166710A patent/EP2051297A3/en not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8962362B2 (en) | 2009-11-05 | 2015-02-24 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
US9012935B2 (en) | 2009-11-05 | 2015-04-21 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
CN102687288B (zh) * | 2009-11-05 | 2016-04-06 | Bbsa有限公司 | 第iii族氮化物半导体纵向结构led芯片及其制造方法 |
TWI548478B (zh) * | 2010-07-21 | 2016-09-11 | 3D 麥可梅克公司 | 借助於雷射將由易脆裂的材料製成的圓的平板分割成多個矩形單板的方法 |
US9502603B2 (en) | 2011-05-12 | 2016-11-22 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
TWI704032B (zh) * | 2014-12-04 | 2020-09-11 | 日商日本電氣硝子股份有限公司 | 玻璃板、積層體、半導體封裝及其製造方法、電子機器 |
US11367655B2 (en) | 2017-04-18 | 2022-06-21 | Hamamatsu Photonics K.K. | Forming openings at intersection of cutting lines |
TWI771379B (zh) * | 2017-04-18 | 2022-07-21 | 日商濱松赫德尼古斯股份有限公司 | 晶片之製造方法及矽晶片 |
CN111390399A (zh) * | 2020-03-12 | 2020-07-10 | 上海柏楚电子科技股份有限公司 | 基于冷却点的切割控制方法、系统、电子设备与介质 |
CN111390399B (zh) * | 2020-03-12 | 2022-02-15 | 上海柏楚电子科技股份有限公司 | 基于冷却点的切割控制方法、系统、电子设备与介质 |
Also Published As
Publication number | Publication date |
---|---|
KR20090038358A (ko) | 2009-04-20 |
EP2051297A3 (en) | 2011-01-26 |
US20090098712A1 (en) | 2009-04-16 |
EP2051297A2 (en) | 2009-04-22 |
JP2009099681A (ja) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200917354A (en) | Substrate dividing method | |
TWI328838B (en) | Semiconductor chip and fabrication method thereof | |
TW475241B (en) | Semiconductor wafer dividing method | |
JP3910843B2 (ja) | 半導体素子分離方法及び半導体素子分離装置 | |
TWI479553B (zh) | 半導體晶粒分離方法及半導體晶粒區塊或半導體晶粒列的陣列 | |
TW200952055A (en) | Semiconductor wafer and method for producing same | |
TWI622092B (zh) | 晶片製造方法 | |
CN1779917A (zh) | 沿片条分割半导体晶片的方法 | |
JP4694263B2 (ja) | 接合基板の切断方法 | |
KR20150044374A (ko) | 탄성 지지판, 파단장치 및 분단방법 | |
JP2014082301A (ja) | 脆性材料基板のブレイク用治具及びブレイク方法 | |
JP2012033721A (ja) | 半導体装置の製造方法 | |
KR20070074937A (ko) | 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 | |
JP2004221423A (ja) | 半導体装置の製造方法 | |
TWI267913B (en) | Wafer dicing method | |
JPH01225509A (ja) | 半導体基板の分割方法 | |
JP6749608B2 (ja) | ガラス基板の製造方法 | |
TWI241645B (en) | Pre-process of cutting a wafer and method of cutting a wafer | |
JP2007135129A (ja) | 圧電振動片の製造方法およびその製造方法により製造した圧電振動片 | |
JP2004349550A (ja) | 半導体デバイス及びその製造方法 | |
JP2010166371A (ja) | 圧電デバイスの製造方法 | |
TWI771893B (zh) | 陣列式晶片的切割方法 | |
JPS6214440A (ja) | 半導体ウエハ及びその分割方法 | |
JPH02162750A (ja) | 半導体装置の製造方法 | |
JPH05285937A (ja) | 半導体基板の分割方法 |