TW200537502A - Non-volatile semiconductor memory device and multi-block erase method thereof - Google Patents

Description

200537502 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種非揮發儲存裂置 於一種具有改良程式演算法的換 、丨疋有關 降低程式化時間。 的_錢、體元件，其係能夠 【先前技術】 _ +輯系統設計的微電子

性電子系統設計例如是電腦或從衛星至消費 電子產口 口中各種應用的微處理器。 口^^、度與更快的處理速度）幫助建立其他數位邏輯產 :貫作標準。半導體記憶體元件可依其特性分為揮發性 現機存取記憶體（random accessmem〇des，RAMs)或非揮 & ^己體。在raMs巾’邏輯資訊是藉由設定雙定態正 反為的邏輯狀g來儲存在像是靜態隨機存取記憶體（stadc random access mem〇ry，SRAM)或者透過電容器的充電儲 存在動態隨機存取記憶體（dynamic rand〇m access mem〇ry， dram)中。然而在上述兩方法中，當電源開啟的狀況下 可以儲存資料與讀取資料，但是當電源開閉時資料則會遺 失’因此其稱之為揮發性記憶體。 非揮發性記憶體即使在無電源下也可以儲存資料，例 如罩幕唯讀記憶體（Mask Read-Only Memory，MROM)、 可秋式化唯讀記憶體（Programmable Read-Only Memory, PR0M )、可抹除可程式化唯讀記憶體（Erasable 6 200537502

Programmable Read-Only Memory，EPRQM)與電子可抹除 可程式化唯項記憶體（electrically erasable programmable read-only memory，EEPROM)。非揮發性記憶體資料儲存 模式依據製造技術可以是固定的或可再程式化的。在電 腦、航空、電信與消費性電子產業中非揮發性記憶體廣泛 使用在各種應用中的程式化與微碼儲存上。包含揮發與非 揮發性記憶體儲存模式的組合的單一晶片也使用在裝置中 以用於需要快速的系統中，例如非揮發性SRAM • (non-volatile SRAM)，其稱為可程式化非揮發性記憶體。 此外，已發展許多具有額外邏輯電路的特殊記憶體架構來 最佳化特殊應用目的的效能。 然而在非揮發性記憶體中，MR〇M、PR〇M與EPROM 本身無法自由抹除與寫入，以致於對使用者來說無法容易 地更新儲存於其上的内容。另一方面，EEpR〇M能夠電子 地抹除與寫入，因此擴大EEPR0M的應用至輔助記憶體或 需要連續更新程式的系統中。其中，快閃EEpR〇M (以下 φ 稱為快閃記憶體）比傳統的EEPROM具有更高的整合程 度，因此更適合應用於大容量的輔助記憶體。 快閃記憶體元件包括記憶胞陣列，其包括數個記憶區 塊。個別記憶體區塊的讀取/抹除/程式操作都是獨立的。 抹除記憶體區塊所需的時間是限制含有快閃記憶體系統的 效能的因素，就如同限制快閃記憶體元件本身效能的因素。 ^了解決此-缺點，同時地抹除數個記憶體區塊的技 術揭露於美國專利號5,841，721題目為，，Multi_bl〇ck 7 200537502

ERASE AND VERIFICATION CIRCUIT IN A

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND A METHOD THEREOF”與美國專利號 5,999,446 題目

為”MULTI STATE FLASH EEPROM SYSTEM WITH SELECTIVE MULTI-SECTOR ERASE”中，在此一並參考。 在同時地抹除數個記憶體區塊之後，會執行抹除驗證 操作來判斷記憶體區塊是否正常抹除。此抹除驗證操作是 對每個已同時地抹除的記憶體區塊來實施。依據上述的文 獻，抹除驗證操作是藉由儲存已抹除記憶體區塊的位址資 訊在記憶體元件中並參考至已儲存的位址資訊來完成。此 思味快閃纪憶體需要用來控制多區塊抹除驗證操作的獨立 控制邏輯以及其相關控制信號線。因此，個別已抹除記憶 體區塊的抹除驗_作會是限制快閃記憶體元件的效能與 區域的關鍵因素。 /、 本發明將克服此些問題以及傳統技術的 【發明内容】 ’ 件憶體元 抹除驗證操作。 σ鬼抹除方法中的 件以的—㈣關巾提供非揮發性半導體記恃體斤 件以及其抹除方法，其係可 4體兀 抹除時間。 又义在夕區塊抹除方法中的 8 200537502 【實施方式】 根據本發明實施例非揮發性半導體記憶體元件，其係 提供在同時地抹除數個記憶體區塊之後新的抹除驗證方 法。每個已抹除記憶體區塊的抹除驗證操作可根據抹除驗 證指令與從外部提供的區塊位址來實施。例如，從外部提 供欲選擇N個已抹除記憶體區塊的集合、N個循環的抹除 指令以及區塊位址，此些將在以下詳細描述。再者，根據 本發明實施例同時地抹除記憶體區塊所需的時間會自動地 鲁根據欲抹除記憶體區塊的數量而改變，此部分也將在以下 詳細描述。 ' 圖1是根據本發明實施例繪示非揮發性半導體記憶體 元件的概要區塊圖。繪示於圖丨中的非揮發性半導體記憶 體元件是NAND型態的快閃記憶體元件，但必須理解的是 本發明的其他實施例也可包括其他記憶體元件，例如 MROMs、PHOMs、FRAMs、NOR型態的快閃記情體件 等等。 “ • 請參照圖1，非揮發性半導體記憶體元件1〇〇包括記 憶胞陣列110,其係用以儲存資料資訊且具有數個記憶體 區塊BLKO-BLKn。非揮發性半導體記憶體元件1〇〇更包 括位址緩衝電路120、前解碼器電路13〇、區塊解碼器電路 140、列解碼器電路150、抹除控制器電路16〇、頁緩衝電 路170、行解碼器電路18〇、行閘電路19〇、輸入/輪出緩 衝電路200、通過/失敗檢查（pass/faii check，pF咖冰）^ 路210與高壓產生器電路220。 ~ 9 200537502 位址緩衝電路120是由抹除控制器電路16〇來控制並 透k輸人/輸$針肖I/Qi來接收行/列位址。前解碼器電路 130解碼來自於位址緩衝電路12〇的列位址ra並輸出已 解碼=號至區塊解碼器電路140與列解碼器電路15〇。已 解f信號包括驗選擇記憶體區塊的區塊健資訊以及用 於選擇此已選擇記憶體區塊的頁（或字元線）的頁位址資 訊。區塊解碼器電路⑽是由抹除控制器電路160來控制 f依照來自於前解碼器電路13〇的區塊位址資訊來選‘ 3區塊。在本實施例中’區塊解碼器電路140係用以儲 2抹除記憶體區塊的區塊健資訊，其係根據在多區塊 抹除核式中抹除控制器電路16G的控制，此部分將在以下 „。列解碼器電路15G會驅動—選擇記憶體區塊的 貝具有根據操作模式而來自高壓產生器電路22 兀線電壓。 頁、k衝電路m包括數個魏肺，騎個頁緩衝器 、軍你^^兀線（由所有記憶體區塊共用）並依據操作模式 ☆ h :、、、感測放大器與寫入驅動器。例如，在讀取操 的170透過位元線感測來自於已選擇記憶體區塊 奸二。在程式化操作期間，頁緩衝電路170會分別鎖 私式化的資料並以接地電壓或電源供應電壓來驅動位 =線。行解碼器電路⑽會解碼來自於位址緩衝電路12〇 路f行間電路削會藉由依照來自於行解碼器電 路m的位則ίΐ的位元組織單元來選擇頁緩衝電 、、友衝為。在項取操作期間，由頁緩衝電路丨7〇 200537502 讀取的資料會通過行問電路190與輸入/輸出緩衝電路· 從外部輸出，在程式化操作期間，欲程式化的資料會通過 ^電路190與輸入/輸出緩衝電路2〇〇轉換至頁緩衝電路 儘管沒有顯示在圖中，行解碼器電路18〇包括位址計 數裔’其絲序地增加初始躲址料續地產生行位址。 此意味欲棘絲錢的資料是心元㈣單元 電路190依序地轉換。 請參照圖卜在抹除驗證操作期間通過/失敗檢查 (pass偏check，PF check)電路21〇會接收由頁緩衝電路 Π0項出的頁貧料位元’並判斷接收的頁資料位元是否且 有相同的值（也就是通過資料位元）。通過/失敗檢查 (pass編check，PF check )電路2! 〇輸出判斷的結果至抹 除控制器電路160。高壓產生器電路22〇是藉由抹除控制 器電路160來控制並產生字元線電壓與整體電壓㈤k voltage)’其係為纽塊抹除操作與抹除驗證操作所需的。 字元線電壓通過蘭碼㈣路150轉換至6騎記憶體區

塊的頁（也就是字元線），而整體電壓被供絲 體區塊的整體。 U 抹除控制器電路⑽係用以控制由多區塊抹除時期與 抹除驗證時期所組成的多區塊抹除模式。抹除控制器電路 160會依照控制信號（例如cle，ale，/ce，/re，/we 址/指令/資料輪入時序。抹除控制器電路16〇依照多 選擇指令控制區塊解碼器電路14〇以於在多區塊抹除時期 200537502 中欲抹除的記憶體區塊的區塊位址通過位址緩衝電路120 與前解碼器電路130依序地儲存在區塊解碼器電路14〇。 抹除控制器電路160依照多區塊抹除指令控制多區塊抹除 操作以使已接收的區塊位址的記憶體區塊會同時地抹除。 在多區塊抹除操作中，已選擇記憶體區塊的頁是設定成接 地電壓且其整體電壓是設定成高電壓（例如20V)。例如， ，多區塊抹除操作中，抹除控制器電路16〇控制區塊解碼

裔電路140與高麼產生器電路22〇以致於根據已儲存的區 塊位址選擇記憶體區塊且以致於每個已選擇記憶體區塊的 頁設定成接地電壓且其整體電壓是設定成高電壓（例如 2〇v)。在完成多區塊抹除操作之後，抹除控制器電路16〇 依…、抹除|^ 4指令與區塊位址控制每個已抹除記憶體區塊 白 =除驗el柄作’其中抹除驗證指令與區塊位址是從外部 提，。也就是，每個已抹除記憶體區塊的抹除驗證操作是 依照外部的抹除驗證指令無塊位址來產生。此部分 以下作詳細說明。 ，100 μk外4提供的抹除驗證指令與區塊位址的基礎 偽：行換句H從外部接收1^循環的抹除驗證指令 人區鬼位，來選擇則固已抹除記憶體區塊的集合。 圖2是繪示適合使用在圖丨裝置的 例區，器電路與範例頁緩衝電路的概：^一 :月f照圖2’記憶體區塊BLK〇包括數個串⑴，每個 串匕括串選擇電晶|| SST、接地選擇電晶體⑽與數個記 12 200537502 憶胞（或記憶胞電晶體）MCO-MCm，其係串聯在選擇電 晶體SST與GST之間。串111是分別電性連接至對應的 位元線BLO-BLn。位元線BLO-BLn的排列可使記憶胞陣列 110的記憶體區塊BLKO-BLKn所共用。在每個串U1中， 串選擇電晶體SST的閘極是連接至串選擇線SSL，接地選 擇電晶體GST的閘極是連接至接地選擇線GSL中且記憶 胞電晶體MCO-MCm的閘分別是連接至對應的字元線 WLm-WLO 〇 〜

串選擇線SSL、子元線WLm-WLO與接地選擇線gsl 是通過選擇電晶體STG_STi電性連接至對應的選擇線 S〇-Si。在區塊抹除期間，例如，選擇線s〇與义是浮動的， 且選擇線S1-SM是設定成接地電壓。選擇電晶體ST〇_STi 組成列解碼器電路15〇,其更包括解碼器電路151，其係用 於對應來自於前解碼器電路13〇的頁位址資訊來轉換對應 的電壓（從目1的高電壓產生器來提供）至選擇、線s〇_. k擇電曰曰體STO-STi的閘極是共同地連接至區塊選擇 線BSC，其係由區塊解碼器141控制。區塊解碼器I"是 j除控制電路16〇來控制並依照區塊位址:#訊啟動或關 選擇線BSC。頁緩衝電路17〇包括頁緩衝器PB， ^母個頁緩衝态PB連接至分別的位元線BL〇-BLK並輸 值nWDG_nWDk ’其係在抹除驗證操作中被讀取至 回、通過/失敗檢查（卩355他11〇1^^^?尸比6〇1〇電路210〇 士貧料值用來判斷記憶體區塊的抹除操作是否正常執行。 翕!頁、、爰衝态與通過/失敗檢查（pass/failcheck，pFcheck) 13 200537502

電路揭露於美國專利號5,299，162題目為”NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND AN OPTIMIZING PROGRAMMING METHOD THEREOF”。 圖3是繪示圖2中範例區塊解碼器電路的電路示意 圖。圖4是繪示應用至圖3的區塊解碼器電路的控制信號 的時序圖。 請參照圖3，區塊解碼器141是對應記憶體區塊，對 應其他記憶體區塊的區塊解碼器具有與區塊解碼器141相 瞻同的結構。區塊解碼器141包括NAND閘Gl、PMOS電 晶體MP1與MP2、NMOS電晶體MN1、由反用換流器INV1 與INV2組成的閂LAT (或電晶體）、傳輸閘tgi與TG2 以及位準偏移器LS。來自於圖1的前解碼器電路13〇的已 解碼區塊位址信號Pm、Qm k Rm應用至naND閘G1。 PMOS電晶體MP1與MP2是串聯在電源供應電壓與閂 LAT的輸入點ND1之間。pm〇S電晶體MP1的閘是連接 至NAND閘G1的輸出端，而pm〇s電晶體MP2的閘是 φ 連接來接收控制仏號nBLK—IN。NMOS電晶體MN1是連 接在閂LAT的輸入點ND1與接地電壓之間並由控制信號 BLK-RST來控制。傳輸閘TG1是由控制信號MLT—EN來 控制並轉換閂LAT的輸出至位準偏移器LS。傳輸閘TG2 疋由控制化號NOR—ΕΝ來控制並轉換nand閘G1的輸出 至位準偏移$ LS。位準偏移|| ^依照輸人信號來啟動區 塊選擇、線BSC。已啟動的區塊選擇線BSC㈣壓位會根據 操作模式而有所不同。例如，區塊選擇線BSC的電壓位被 14 200537502 。又疋以使得選擇線SG-Si的電壓通過圖2的選擇電晶體 離STi轉換至對應的線而不需要麵下降。透過位準偏移 裔LS供應至區塊選擇線Bsc的電壓是從圖丨的高壓產生 器電路220來提供。 根據此些實施例，控制信號nBLKJN、blk_rst、 NOR—與MLT—EN是由抹除控制器電路16〇產生。 在刼作中，倘若首先接收到多區塊選擇指令時，則抹 除控制器電路160會啟動控制信號BLK一RST。藉由控制 信號BLK—RST的啟動NM0S電晶體廳丨會開^以致於 閂LAT會重置。此時，控制信號MLT—EN與n〇r—en是 在低位準，此意味傳輸閘TG1與TG2是關閉的。其次， 接收區塊位址來選擇欲抹除的記憶體區塊。已接收區塊位 址是由前解碼器電路130來解碼，且已解碼區塊位址信號 Pm Qm與Rm會供至NAND閘G1。當接收區塊位址 % ’則抹除控制器電路160會啟動控制信號nBLK」N。倘 若已解碼區塊位址信號？111、(^111與1^11都是，丨，時，則Nand 閘G1的輸出會至低且因此開啟PM0S電晶體MP1。據此， 當控制信號nBLK一IN啟動時，則閂LAT的輸入點ND1會 具有低至高的轉變。此時，由於傳輸閘TG1與TG2是關 閉的，所以區塊選擇線BSC不會由位準偏移器LS驅動。 如上所述’倘若在多區塊選擇指令之後接收到區塊位 址，則接收的區塊位址會根據抹除控制器電路160的控制 儲存在區塊解碼器141的閂LAT中。此操作會重複直到欲 抹除記憶體區塊的區塊位址都儲存在對應的區塊解碼器為 200537502 止。 一旦欲抹除記憶體區塊的區塊位址都儲存在對應的區 塊解碼為後，抹除控制器電路160會回應多區塊抹除指令 來啟動控制彳έ號MLTJEN。當控制信號MLT一EN啟動時， 儲存在閃LAT中的值會通過傳輸閘TG1轉換至位準偏移 LS。位準偏移器LS會回應輸入信號來啟動區塊選擇線 BSC。此時，只有已選擇的記憶體區塊的區塊選擇線BSC 會啟動。之後，已選擇的記憶體區塊會同時以熟知的方法 抹除且在抹除時間期間R/nB信號會啟動於低位準。 在圖3中，在隨後的抹除驗證期間，會啟動控制信號 NOR一EN同時關閉控制信號MLTJEN。據此，在抹除驗證 期間，區塊選擇線BSC會直接根據輸入區塊位址啟動而不 需儲存區塊位址在閃LAT中。 圖5是根據本發明實施例繪示非揮發性半導體記憶體 凡件的多區塊抹除方法的流程圖。圖6是根據本發明實施 例繪示非揮發性半導體記憶體元件的乡區塊抹除操作的時 序圖。根據本發明實施例非揮發性半導體記憶體元件的多 區塊抹除方法將在以下配合圖示詳細說明。 请芩照圖5,倘若在程序S4〇1中接收到多區塊選擇指 令CMD1時，則抹除控制器電路16〇會啟動控制信號 BLK一RST以致於區塊解碼器141的閂LAT會重置。此時， 控制信號MLT一EN與N0RJEN會保持在低位準以致於區 塊遠擇線BSC不會被欲接收㈣塊彳紐來驅動。倘若在程 序402中接收到用於選擇欲抹除的記憶體區塊的區塊位址 16 200537502 時，則前解碼器電路130會解碼已接收的區塊位址，且已 解碼區塊位址信號pm、Qm與Rm會應用至區塊解碼器141 的NAND閘G1。當已解碼區塊位址信號Pm、Qm與Rm 都在高位準時，則NAND閘G1的輸出會至低位準。此會 開啟區塊解碼器141的PMOS電晶體MP1。同時，抹除控 制器電路160會啟動控制信，以致於在區塊解 碼器141中的閂Lat的輸入點ND1通過PMOS電晶體 MP1與MP2變成高位準。因此對應此已接收的區塊位址 的記憶體區塊就會被選擇。 程序S401與S402會一直重複直到所有欲抹除記憶體 區塊的區塊位址都被接收為止（程序S4〇3)。倘若所有欲 抹除記憶體區塊的區塊位址都被接收後，則在程序s4^ 中會接收多(I塊抹除指令CMD2。抹除控制器電路⑽會 會回應此多區塊抹除指令CMD2而啟動控 ς MLT 一 ΕΝ。§控㈣號MLT—ΕΝ啟動時，則在區塊解碼哭 14:的閂LAT的值會通過傳輸閘TG1轉換至對應的位準： 移裔LS。§位準偏移器Ls的輸入信號具有低位準 每個位準偏移n Ls會啟動對應的區塊選擇線bsc。、， 只有欲抹除記憶體區塊的區塊線Bsc會啟動。之’ 抹除控制ϋ電路16G會會控制列解碼器電路15()與言二 產生器電路220以致於每個已選擇記憶體區塊的；元： 成f錢壓且以致於整體已選擇記憶體ί 塊,又疋成问電壓。因此，在程序S4〇5中， 匕 作會在給定的時間期間執行。此時，抹除控制器1路^ 200537502 會啟動R/nB信號於低位準同時執行多區塊抹除操作。 倘若多區塊抹除操作結束時，則抹除控制器電路16〇 會關閉R/nB信號於高位準。在關閉R/nB信號之後，在程 序S406中會提供抹除驗證指令CMD3至非揮發性半導體 記憶體元件1〇〇。當接收到抹除驗證指令CMD3時，則抹 除控制器電路160會啟動控制信號n〇R一EN於高位準，此 將開啟在區塊解碼器141中的NAND閘G1的輸出通過傳 輸閘TG2直接地轉換至位準偏移器LS。倘若接收到用於 述擇已抹除s己憶體區塊的其中之一的區塊位址Bai時，則 别解瑪電路130會解碼已接收的區塊位址BA卜且對應已 接收區塊位址BA1的已抹除記憶體區塊的區塊選擇線 BSC會依據解碼的結果由位準偏移器ls來啟動。之後， 抹除控制器電路160會控制列解碼電路15〇與高電壓產生 器220以致於已選擇記憶體區塊的字元線會設定成接地電 壓0 當已選擇記憶體區塊的字元線設定成接地電壓時，則 • 位元線會根據對應串的記憶胞是否正常抹除而具有接地電 壓或電源供應電壓。例如，在任何串的記憶胞都正常地抹 除的情況下，位元線會具有接地電壓。另一方面，在任何 串的至少一個記憶胞沒有抹除的情況下，位元線由藉由對 應頁緩衝器而具有欲充電電壓。頁緩衝器電路17〇的頁緩 衝器PB會鎖住對應位元線的電壓位準。鎖住的值 nWDO-nWDk會轉換至通過/失敗檢查（pass/fan check，PF check)電路 210。通過/失敗檢查（pass/faii check，pF check) 18 200537502 ==會判斷值nWD0_nWDk是否具有相同值（例如通 過貝枓值）。通過/失敗檢查（pass/fail check，pF chec 斷結果會儲存在抹除控制器電路160的狀態 ^ 61巾。在程序_中在狀態暫存器161中的往 果猎由孰知的狀態讀取操作來從外部輸出。在程序S4〇9 二2 =讀出的結果來判斷已選擇記憶體區塊的抹除操 ‘I :地執行。倘若讀出的結果指示抹除操作沒有正 二r;丁::，則在程序_中以選擇的記憶體區塊會歸 ，成壞區塊。程序S411會使程序S4〇6_S41〇 —直重複直 每個已抹除記憶體區塊的抹除驗證操作都執行為止。 如上述所述，在記憶體區塊同時地抹除之後，會依攄 從外部提供的抹除驗證指令無塊位址來執行每個^抹除 記憶體區塊的抹除驗證操作。例如，為了選擇則固抹除記 憶體區塊的集合會從外部提供N個循環的抹除指令與區塊 位址。抹除驗證操作會根縣_環接收的抹除驗證 與區塊位址來完成。 7 圖7是根據本發明其他實施例繪示非揮發性半導體 憶體元件的概要區塊圖。在圖7中，其參考編號與圖！相 同的το件其結構相同，在此不㈣述。圖7的實施例除了 旗標產生器電路230與計數器之外，其餘皆與圖^目 同。 旗標產生器電路230與計數器240組成判斷電路來判 斷欲抹除記Μ區塊的數量，且抹除控㈣電路16〇會根 據判斷電路所判斷的結果來改變多區塊抹除操作所需的時 200537502

間。旗標產生器電路230產生脈衝型式的旗標信號 FADD—IN來告知對應控制信號（例如 CLE，ALE，/CE，/RE，/WE)的區塊位址的輸入。例如，當ale 與/RE信號在高位準且CLE與/CE信號在低位準時，則旗 標產生器電路230會與由高轉低的/WE信號同時產生 FADD—IN信號。計數器240計數旗標信號FADDJN的脈 衝數並輪出此計數值至抹除控制器電路160。當第一次接 收到多區塊選擇指令時抹除控制器電路160會重置計數器 M0。抹1控制器電路16〇會依照計數值來控制多區塊抹二 #作的時間。例如，抹除控㈣電路⑽會根據判斷電路 的判斷結果來控制高電壓產生器電路22〇，以致於可以判 斷用於施以用於抹除操作的電壓的時間。 -抹除操作所需的時間會根據欲抹除記憶區塊的數量不 ，而有所不同。也就是，隨著欲抹除記憶區塊的數量的增 力=抹除操作所需的時間也會增加。相較於絲時間為 ^而與雜除記憶區塊龍 能夠最佳化多區塊抹除操作的時間，其係藉由依 奴未除。己憶區塊的數量變動地控制抹除時間。 其他操作，例如讀取操作作會暫停而完成 件的暫停模式的時序圖。 被提：二 等體錢體7L件提供暫停指 200537502 二丨如B〇h)至非揮發性半導體記憶體元件100時，抹 會暫停多區塊_ 1初始化的恢復操作。在給定的時間（例如約 4品你t5产期間執仃恢復操作之後，另一操作（例如讀取 =&抹除控制器電路160的控制下完成。儘管暫停 士二二：抹除“作’但儲存在區塊解碼器電路150中的區 ° ? ㈣丁γΛΪ區塊解碼器、141的傳輸間丁G1關閉而使其傳 :甲”啟。也就是，在多區塊抹除操作暫停的情況 的區塊選擇資訊會通 後，糾熟知的方法讀至位準偏移器ls。之 』一旦另—操作完成後，會提供繼續指令（例如30h) 至記憶體元件100。抹除㈣^電路16 :=區，操作。繼續的多區塊抹除操作二 ㈣鬧TG1 I達成。多區塊抹除操作會在抹除护 制器電路_的㈣下輯。儘管接收_取指令== 頃取操作’但抹除控繼電路⑽會控制區 ^以致於在每個區塊解碼請的閃LAT的資訊不^ 限制實施例可以得姆實作，下述範例並不 在本發明-些實施例巾，抹除轉發性半導體記 21 200537502 元件的方法包括選擇兮产 憶體區塊，並根據塊來同時地抹除已選擇的記 對每個已抹除記ί:提供的抹除驗證指令與區塊位址 體區塊所㈣時除驗證猶。而抹除記憶 變。 "依據奴抹除記憶體區塊的數量而改 包括例中’非揮發性半導體記憶體元件 以控制多區塊抹时除控制益，此抹除控制器係用 區嫌。乂夕2 其係同時地抹除至少兩個記憶體 二供㈣二U除操作之後，抹除控制器會依照從外部 严體巴揷二:Γ登指令與區塊位址來控制用於每個已抹除圮 ΐ=Γ驗證操作。抹除控制器包括狀態暫= 除驗下-抹除驗證指令二 勺㈣伽另一貫施例中，非揮發性半導體記憶體元件 =婁個⑥隨區塊、靖電路與抹除控湘。 電路係用以判斷欲抹除的數個記憶體除= ，區塊抹除操作，其係同時地抹除至少兩= :龙。抹除控制器會依據判斷電路的判斷結果 桑作所需的時間。在多區塊抹除操作之後，；;ί 包括旗標信號與計數器，其中旗標錢係每當接收 遥擇讀、體區塊的區塊位址時產生旗標信號，而計系 用來計數旗標信號的脈衝數目，並輸出計數值至抹除^制 22 200537502 ΐ的:除控制器會依據計數值來控制多區塊抹除操作所 雖然本發明已以較佳實施例揭露如 限定本發明，任何熟f此技藝者 ^以 和範圍内’當可作些許之更動與潤舞精神 ，圍當，附之巾料職®所界定者鲜。保護 【圖式簡單說明】 圖1是根據本發明實施例繪示非揮發性 元件的概要區塊圖。 立。己彳思體 圖2是繪示適合使用在圖丨裝置的範例列 a 例區塊解f器電路與範例頁緩衝電路的概要區塊圖Γ乾 示圖2中範例區塊解碼器電路的電路示意圖。 的時i圖疋，不應用至圖3的區塊解碼器電路的控制信镜 圖5是根據本發明實施例繪示非揮 元件的多^抹除方法的流㈣。料丨+導體他體 圖6是根據本發明實施例繪示非揮發性 元件的多區塊抹除操作的時序圖。 化體 圖7是根據本發明其他實施例繪示非揮發性半導體 憶體元件的概要區塊圖。 圖8是根據本發明實施例繪示非揮發性半導體 元件的暫停模式的時序圖。 【主要元件符號說明】 100 :非揮發性半導體記憶體元件 23 200537502 110 :記憶胞陣列 120 :位址緩衝電路 130 :前解碼器電路 140 :區塊解碼器電路 150 :列解碼器電路 160 :抹除控制器電路 161 :狀態暫存器 170 :頁緩衝電路 # 180 :行解碼器電路 190 :行閘電路 200 :輸入/輸出緩衝電路 210:通過/失敗檢查（pass/failcheck，PFcheck)電路 220 :高壓產生器電路 141 :區塊解碼器 151 :解碼器電路 230 :旗標產生器電路 赢 240 :計數器 24

Claims (1)

1. 200537502 i. 申請專利範圍·· 括 —種抹除非揮發性半導體記憶體元件的方法，其包 選擇記憶體區塊； 同時抹除該記憶體區塊；以及 根據一抹除驗證指令盥一 執行-抹除驗證操作，苴中、二輯每-記憶體區塊 兩者皆為從外部提供。〃 ^抹除驗證指令與該區塊位址 記德==範圍二;所;之抹除非揮發性半導雜 依照-多區塊選擇=:體〔區:之步驟包括： 儲存該區塊位址在盆中£龙位址， 中；以及 5己丨思體區塊的一區塊解碼器 記憶體“ 2:::稷该接收與儲存程序直到所有該 記憶體元二:::述之抹除非揮發性半導體 括依多區塊抹除指憶趙區塊之步驟包 記憶體元件:::粑::述之抹除非揮發性半導體 ，依照該記憶體區塊的數量==己憶體區塊之步驟更 鴻的時間。 來凋整抹除該記憶體區塊所 ^ 5·如申凊專利範圍第2 圮憶體元件的方法，1中啟^：所述之抹除非揮發性半導體 ":存该區塊位址在該區塊解碼器 200537502 中之步驟包括在_暫存 6·如申請專利範圍第g仏區塊位址。 記憶體元件的方法，更勺，所述之抹除非揮發性半導體 時則初始化該暫存器。匕括當接收一第一多區塊選擇指令 7·如申請專利笏圊笛^ = 記憶體元件的方法，苴 項所述之抹除非揮發性半導體 態暫存器令儲存結果/。、仃4抹除驗證操作包括在一狀 8·如申請專利範圍第7 記憶體元件的方法，盆中執除非揮發性半導體 收下—抹除驗證指令=驗證操作更包括在接 中。 卜邛輪出貧訊在該狀態暫存器 括：9.-種抹除非揮發性半導體記憶體元件的方法，其包 同日^抹除記憶體區塊； 依照一從外部接收的區塊位址鱼 來選擇其卜記憶體區塊； Ά、、、抹除驗證指令 二 ti:?憶體區塊是否正常地抹除;以及 擇與驗=為1，、驗證程序直到所有該記憶體區塊都已選 10·如申請專利範圍第9項 體記德體元件的方法，其中抹除發性半導 依照-多區塊選擇指令來接收該區jt免位址. 中；儲存該區塊位址在其中-記憶體區塊的—區塊解碼器 26 200537502 為止；以A 、fs#存步驟直到所#該記健區塊都選擇 =一申===:體， 體記憶體元件的方法，盆中继=所迷之抹除非揮發性半導 器中包括在一暫存器中儲存該位址在該區塊解碼 12.如申請專利範圍第u 體記憶體元件的方法，更包括^迷之抹除非揮發性半導 令時則初始化所有依昭_^收—第一多區塊選擇指 器。 體區塊的區塊解碼器的暫存 13·如申請專利範圍第9 體記憶體元件的方法，並中、，之抹除非揮發性半導 祙除包括在-狀態暫存器體區塊是否正常地 之〜是否正常抹除的資訊中储耗不该記憶體區塊的其中 體記二抹除非揮發性半導 部輪出資訊在抹除驗證指令之前從外 題記以紐雜發性半導 記憶體+ ，、中抹除5亥圮憶體區塊包括依照該 來難抹除該記憶體輯所需的時間。 括：6,種抹除非揮發性半導敎憶體元件的方法，其包 區塊位址； 依照-多d塊選擇指令來接收— 27 200537502 碼器中 ^存顔塊位址在欲抹除的—記憶體區塊的—區塊解 憶體區塊； 重複該接收與儲存步驟，其制於其他欲抹除的該記 來選擇其、中:記憶體=區塊位址與蒼 ί證::：記憶體區塊是否正常地抹除；以及 憶體區與驗證步驟，祕麟其他欲抹除的該記 代項所述之抹除編性半導 ==;:=位址在該_碼 體記專 :時麟化所有依照該記憶體區塊的區塊 體二專二=述Γ料揮發性半導 是否正常地抹除包括在二狀態;；器 區塊的其中是否正常抹除的資訊。體 體記憶體二圍二:::二抹除非揮發性半導 是否正常地抹除更包括 部輸出貧訊在該狀態暫存器中。 托7之刖k外 28 200537502 體第16項所述之抹除非揮發性半導 ==的方法，其中抹除所有該記憶體區塊包括依 體區塊的數量來調整抹除所有該記憶體區塊所需 22·—種非揮發性半導體記憶體元件，苴 記憶體區塊；以及 /' 係同時地導多區塊抹除操作，其 該記憶體區塊，該抹除控制器更用 ==夕£塊抹除操作之後控制各至少兩個記憶體區塊的 乍’其係依照一從外部提供的抹除驗證指令 與一彳之外部提供的區塊位址。 難22销叙轉發⑽導體記 於儲存該抹除驗證操作的結果。 ，、係用 24.如申請專利範圍第23項所述之非揮發性半導體記 ^讀’其中該狀態暫存器制以在接收下—抹除驗證 才曰令之前從外部輸出該結果。 掊縣A如Μ專利範目帛22項所述之麵發性半導體記 二…7L件’更包括區塊解碼器，每個區塊解碼器是對應該 °己4¾體區塊的其中之一。 26.如申請專利範圍第25項所述之非揮發性半導體記 ^體7L件’其中該抹除控制器是用以在該多區塊抹除操作 j間控制該區塊解碼器以於該至少兩個記憶體區塊的區 解石馬器中儲存區塊位址。 29 20053«〇, 27·如申凊專利範圍第26項所述之非揮發性半導體纪 應區塊位 專職㈣27韻狀轉舰半導體記 ^體讀’其中該抹除控制器當接收第—多區塊 =初始化對應至少兩個記憶體區塊的區塊解碼器的^ 29 =料職㈣28销软轉發料導 抹除控制器更控制該區塊解碼器以於該抹除 個: = 在不需儲存區塊位址之情況下選擇至少兩 發性半導體記憶細，其包括： 塊；2斷電路’其制以判斷欲抹除的數個記憶體區 一抹除控制器，发你田丨” ί jt 係同時地抹除至少兩個制一夕區塊抹除操作，其 該判斷電路的一輪出而塊’該抹除控制器係依照 抹除栌制哭更在又更°亥夕區塊抹除操作的時間，兮 除驗證指令”外部二=:從外部提供的抹 憶體元件’其中該包;:所述之非揮發性半導體記 一旗標信號’其係每當接收該至少兩個記憶體區塊的 200537502 其中之一的一區塊位址時，則產生一旗標信號；以及 一計數器，其係用以計數旗標信號的數目，並輪出 數目至該抹除控制ϋ，而該抹除控㈣制以控制用於對 應該數目的該多區塊抹除操作的時間。 32.如申請專利範圍第31項所述之非揮發性半 憶體元件，其中該旗標信號包括一脈衝。 、聪圮

   33·如申請專利範圍第31項所述之非揮發性 憶體元件，其中該抹除控制器包括—狀態暫存器，其^用 於儲存該抹除驗證操作的結果。 、 34.如申請專利範圍第33項所述之非揮發性 憶體7L件，其巾在該狀態暫存器巾的資料是在接收下二技 除驗證指令之前就從外部輸出。 情體專利範㈣31項所述之非揮發性半導體記 36.如申請專職㈣％ _狀非揮發性半導體記 二二件’其中該抹除控制器在該多區塊抹除操作期間， 的Ϊ二以儲存區塊位址在該至少兩個記憶體區塊 憶體請料则$ 36項歧之非揮發'时導體記 址的一暫存^中每個區塊解碼器包括用於儲存對應區塊位 憶體ΪΓ+請專利制$ 37項所述之非揮紐半導體記 " 牛，其中該抹除控制器是用以當接收第一多區塊選 200537502 ，指令時則初始化對應該至少兩觀憶·_區塊 為的該暫存器。 ‘产辦39.1〇申請專利範圍第31項所述之非揮發性半導體記 =件’其中在該抹除驗證操作期間，該抹除控制器更 ί塊除驗證操作期間，在不需儲存 一 h况下达擇该至少兩個記憶體區塊。 元件在具有記憶體區塊的非揮發性半導體記憶體 70件中的解碼器電路，其包括： 服 由解；;解㈣，錢肋選擇其巾—記《區塊，其係夢 由解碼-位址信號來產生—已解碼位址、係错 其：用以鎖上該已解碼位址信號；以及 群組的一運作模式來選擇信號和一問輸出所構成的 41 ·如申請專利範圍第4〇 的非揮發性半導體記憶體元件中的解碼=記:=塊 係用以在-多區塊抹除操作期間鎖上节解 ^中μ 42.如申請專利範圍第4() /〜號。 的非揮發性半導體記憶體元件中的解記憶體區塊 關係用以在一多區塊扶… 、解馬^電路，其中該開 操作期間選擇該已解碼:‘：間$該閂輸出以及在-多區塊抹除操作。 ^化’，、中該操作是不同於該 43·如申請專利範圍第4〇 的非揮發性半_記憶體、具有記憶體區塊 的解碼為電路，其中該開 32 200537502 關係用以當接收一暫停指令時封鎖該閂輸出並選擇該已解 碼位址信號。 44.如申請專利範圍第43項所述之在具有記憶體區塊 的非揮發性半導體記憶體元件中的解碼器電路，其中該開 關係用以選擇該閂輸出並依照一繼續指令來封鎖該已解碼 位址信號，其中該繼續指令表示該多區塊抹除操作的重新 開始。

   33