TW200536055A - Selective nitridation of gate oxides - Google Patents
Selective nitridation of gate oxides Download PDFInfo
- Publication number
- TW200536055A TW200536055A TW094101283A TW94101283A TW200536055A TW 200536055 A TW200536055 A TW 200536055A TW 094101283 A TW094101283 A TW 094101283A TW 94101283 A TW94101283 A TW 94101283A TW 200536055 A TW200536055 A TW 200536055A
- Authority
- TW
- Taiwan
- Prior art keywords
- nitrogen
- gate
- dielectric layer
- concentration
- semiconductor structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
200536055 九、發明說明: 【發明所屬之技術領域】 本發明係一般關於一種半導辦 干v體耕及製造方法,尤其 於一種具有選擇性氮化閘極氧化層的半導體。 【先前技術】 • 二氧财多年來魏作騎效電晶體_s) _極絕緣 體,其原因在於二氧化石夕同時具備了期待的性質,包含良好的 電子及電洞遷移率、在接面處維持電子(表面)狀態的能力、相 對低的電子和電洞的陷位率㈣㈣rate)、以及與CM〇s製程 的良好相容性。-般而言,期待薄_絕緣體可以較佳地輕 合,並控制從閘電極至通道的電子位勢能。 • 不斷發展的積體電路技術,某種程度上,取決於元件尺寸 的縮小。不過,隨著每個半導體元件世代,二氧化矽的厚度減 少,透過介電層產生的漏電流也隨之增加,最終導致無法接 受。此外,減少的厚度使得摻雜物(例如:硼)從閘極擴散至閘 極介電層,反而摻雜至通道,以致於降低效能。 4IBM/04159TW ; BUR9-2003-011〇(JHW) 200536055 有一種用來降低這些不需要的效應的方法,就是將氮導入 閑極Si〇2中。導入氮後,閘極的介電常數增加。即使導入很低 浪度的氮’仍可減少硼的擴散。然不幸地,高濃度的氮會導致 臣品界電壓遷移,特別是對KpFETs。因此,為了減少對pFETs 的負面衫響,只好限制氮的最大導入量,並犧牲了閘極漏電 流,特別是在nPETs的閘極漏電流。 本發明係用來解決上述的問題。 【發明内容】 本發明的第-方面在於提供一種半導體結構的製造方 法其中半導體結構具有富含氮_〇卿㈤制)的主動元件 特徵。k個方法藉由形成—第—主動元件的第—特徵以及一第 -主動7L件的第二特徵來達成。氮之第—數量被導人第一主動 凡件的第特徵,而氮之第二數量被導人第二絲元件的第二 特破。氮之第二數量和氮之第—數量不同。 本毛明的另-個方面在於提供—種半導體結構的製造方 法匕3在半導體基材上形成一介電層。介電層具有對應於第 一介電閉極的第-部份,以及對應於第二介電_的第二部 4IBM/04159TW ; BUR9-2003-0110(JHW) 200536055 分。第-濃度的氮導人該介電第_部份。第二濃度的氮也 導入該介電層的第二部分。氮的第二濃度和氮的第一濃度不 本發明另-個方面在於提供一個半導體結構。該結構包含 -個半導縣材。該結構也包含—細彡成於該基材上的第一主 • 就件。第—絲元件包含第—介電閘極,^該第-介電閘極 有第-濃度的氮。此外’該結構包含形成於基材上的第二主動 70件。該第二主動元件包含第二介電閘極,第二介電閘極具有 第二濃度的氮。氮的第二濃度和氮的第一濃度不同。 【實施方式】 本發明可以獨立地將氮導入nFET以及pFET的閘極介電層 鲁 中(也就是氮化)。氮導入的量足以減少或避免閘極漏 電流以及 摻雜物的擴散,而且不會降低元件的效能。在一個實施例中, 將低濃度的氮(相較於導入nFET的閘極介電層的氮)導入pFET 的閘極介電層,以及將一低濃度、無氮或是高濃度的氮導入厚 問極介電層中,此厚閘極介電層不會有明顯的摻雜物擴散及漏 電流。 4IBM/04159TW ; BUR9-2003-0110(JHW) 200536055 、在一個實施例中,半導體元件包含基材職及以—般方 法形成的閘極介電層120,如圖1所示。根據本發明的概念,修 改了在形成覆蓋閘極介電層的閘極電極之前,以及在形成環繞 閘極電極的間隙壁之前的製程。 基材110可以是例如石夕基材或是形成在基材上的蟲晶石夕 _ 層。閘極介電層120(在此處也稱為“氧化層,,),如二氧化石夕層, 以習知技術的製程,如熱成長製程形成於表面。 閘極介電層可能被圖案化並被侧以形成介電層,此介電 層根據不同的主動元件而有不同的厚度。不同的介電層可能有 不同的厚度以配合不同的元件。較厚區域(如120)具有厚度約 為50埃的閘極介電層,這樣的介電層不會發生摻雜物擴散或是 春 電流。對於厚度少於5〇埃的區域,特別是厚度為2〇埃或是更 小的區域,就較易產生摻雜物擴散以及漏電流。因此,厚度約 為50埃的閘極介電層的區域不需要氮化。 不同的區域也會對應至不同的元件。例如,厚度為2〇埃或 更小的特定閘極介電區域可能是nFETs以及pFETs。相較於 pFETs的薄區,nFETs的薄區可以從較強的氮化獲益。 4IBM/04159TW ; BUR9-20〇3.〇H〇(JHW) 200536055 現在請參照圖2,移除將形成薄介電層區域的部分厚介電 層120。移除的方式可以一般習知的技術來完成,例如使用光 阻以及飯刻。例如,使用缓衝氫氟酸(buffered hydrofluoric, BHF)以從區域220以及230#刻介電層。圖中的垂直虛線是為 了說明,用來區分兩個區域。 瞻 該結構,特別是氧化層,可以接著以適用閘極介電層12〇 以及基材110的方式進行清洗,例如工業用的標準11(:;八清洗製 程。RCA製程包含使用幾種清洗溶液,每個溶液之後以去離子 水進行快速沉浸清洗(quick-dump rinse,QDR)。首先,使用硫 酸和過氧化氫混合物(S P M)的水溶液以從晶圓表面移除殘留 的光阻以及顆粒狀的有機污染物。接著進行qDR。之後以例 如是SCI的清潔溶液(NH40H/H202/H20=1:1:5),在大約是75 φ c至% c的溫度清洗表面,並且移除有機化合物以及顆粒。接 著進行另一次QDR。之後,利用例如是sc2的清洗溶液 (NC1/H202/H20=1:1:6),在大約7宂至8穴的溫度下進一步清 洗表面。在此之後,進行另一次QDR。接著可以進行最後的 /月洗,以進一步清洗该結構。接著就可進行乾燥的步驟,例如 以異丙醇(isopropyl alcohol,IM)蒸氣以移除濕氣並乾燥結構。 4IBM/04159TW ; BUR9-2003-0110(JHW) 200536055 在清洗之後,如圖3所示導入第一劑量(也就是高劑量)的 氮。可以使用不同的技術以達成本發明中的氮化。例如,整個 結構可以接受8x10h至1χ1〇22原子/平方公分的高濃度氣,在此 之後而要低》辰度氮的區域被從高濃度的含氮區域剝除,接著 再以低劑量的氮處理。 , Ml可以藉由將元件置入含氮的氣體(例如:氨氣、鹏)中 來2入。這樣的暴露可以將第一數量(也就是較高濃度)的氮導 入”電層。在基材暴露於氣體的過程中,可以進行退火的製 程。退火製程可以细—般的爐管製程或是快速加熱製程來進 行火的J衣i兄可以包含大約。◦至⑽叱的溫度範圍, 托耳(Torr)至—大氣壓賴力,以及根據製程的酬決定15秒 至⑽刀知的退火時間。製程時間、溫度以及壓力可以改變, •以增加或減少導人介電層的氮的量。舉例來說,-個根據上述 t火條件所進行的氮化製程可以產生濃度在至1χ1〇22 原子/平方公分的高氮濃度層。不過,亦可以達成其他程度的 鼠濃度。也就是說,根據所對應的元件、接下來的製程條件、 閘極氧化介電層、摻_半導歸以及軸在摻_半導體層 中的Ρ+不純物’以翻其他程度的氮濃度。增加的氮可以避免 Ρ型摻雜不純她如:雨擴散至閘極介電薄膜,並進一步擴 -10- 4IBM/04159TW ; BUR9-2003-0110(JHW) 200536055 散至半導體結構的通道區域。氮的存在也可以減少漏電流。完 成這個步驟之後,氮氧化層310形成於接近介電層12〇的基材 110介面。氮化層(例如:SisN4)形成在介電層被移除的區域32〇 和330上面。 接下來,將不需要第一劑量氮的氮化層移除。舉例來說, 癱如果第一劑虿是设計來產生相對高濃度的氮(例如:高於 原子/平方公分),那麼用來形成pFET區域的介電層,例如區域 330就可能被移除。當有薄閘極介電層的111^丁需要相對高濃度 的氮(例如:高於8xl014原子/平方公分),那麼在那些區域的介 電層,例如區域320也就可能留下。富含氮的介電層可能留在 對應於較厚閘極介f層的區域,例如區域12G,即使氮對於這 樣的區域影響不大。在區域33〇進行的移除可以一般所習知的 • 方式完成’例如使用光阻以及钱刻。如圖4所示,光阻遮罩· 可以覆蓋區域職及卿2G。舉例來說,緩衝缝酸(腳) 可以用來將氮化層從區域320移除。 從預定的區域,例如330,飿刻去介電層後,將遮罩· 構上祕。遮罩的移除可以—般醜式獅(例如:丙嗣 4IBM/04159TW ; BUR9-2003-01 l〇(JHW) -11- 200536055 或是硫酸縣的雜)或是乾賴離⑽如:反應電漿,臭 是紫外線/臭氧為主的製嫩達成。所形成的結構如圖$所示。
在遮罩移除後’整個未被遮住的表面以另一劑量的氮處 理’例如臟縛級錢的氣财,例如魏卿),如圖 6所示。如此曝露含氮的氣體中’可以在曝露的表面上形成薄 氮化石夕(Si3N4)薄顧0,ϋ將第二劑量的氮導人介電區域⑽。 在將結構露於氣體的過財,可以進行退火製程。退火製程可 以利用-般的爐官f程或是快速加練絲進行。退火的環境 可以包含大約we至_t:的溫魏圍,1G托耳至—大氣壓的 壓力’以及根據製程的細Ij決定15秒至12〇分鐘的退火時間。 製程時間、溫度以及壓力可以改變以增加錢少導人介電層的 氮的量。舉例來说,一個彳艮據上述的退火條件所進行的氮化製 程可以導入範圍在lxio13至lxl〇i5原子/平方公分(例如:1χ1〇14 至lxio15原子/平方公分)的氮。氮化層61〇的厚度可以是大約10 至50埃。不過,也可以達成其他濃度及其他的薄膜厚度。 在氮化基材表面後,可以重新氧化該元件,例如利用在爐 管中的濕式氧化製程、自由基強化的快速加熱氧化,或是其他 習知的氧化方法來將氮化層320和610(圖6)轉換成如圖7所示 4IBM/04159TW ; BUR9-2003-0110(JHW) -12- 200536055 之氮氧化層10以及720 ’藉此形成薄的閘極介電層。舉例來 說,自由基強化的快速蝴氧化可以藉由細細導入在較 高溫操作的單-晶片機台。例如,〇2細會在熱的晶圓上反 應’以形成絲氧化薄膜的咖以及氧原子。轉所需要的厚 度以及製程减’反應的時卩柯在2__秒_動,反應溫度 則在600-1200。〇間變動。薄膜32〇中的氮濃度會延缓氧化物的 形成。因此’區域710的厚度會小於區域72〇的厚度。氧化步驟 也可以進-步氧化介電層的區域12G,並輕微地增力口厚度。 請參考圖8,其中顯示另一種氮化製程的方法,也就是電 漿氮化製程。使用微波的遠距電漿氮化(rem〇te plasma nitridation ’ RPN)或是使用射頻的解耦式電漿氮化(dec〇upled plasmanitridation,DPN),可以和含氮的氣體反應以產生包含 氮離子的電漿。可能包含薄區域820、830與厚區域810的介電 層850、nFET 820及pFET 830暴露於含氮的電漿中。電漿之氣 體成分舉例來說,可以是在20至80 mTorr壓力下的75%的氦氣 以及25%的氮。電漿中的氮濃度大致是10%至25%,再以氦氣 均衡之,除了氦氣,也可以使用氖氣或是氬氣。氮的來源被導 入電漿中以形成含氮電漿。氮的來源可以是N2、NH3、NO、 N2〇或是其混合物。電漿可以在10至50W下施加1〇至60秒。 4IBM/04159TW ; BUR9-2003-0110(JHW) -13- 200536055 基材11G可以是沒有偏壓的,也就是離子化的物質被電聚 電壓加速,接著被植入絕緣表面。另外,也可以對基材施加偏 壓以進一步加速電裝中的離子,以將離子植入絕緣層更深的部 刀直々,L笔或疋射頻偏壓可以用來偏壓基材。另一製程就將第 一濃度(如相對低濃度)的氮藉由電漿氮化導入介電層中。 • 接著如圖9所示,可以形成遮罩930(例如:光阻遮罩)以覆 蓋在結構所選定的區域上。遮罩93〇可以覆蓋不需要額外氮劑 量的區域,例如厚區(例如厚度大於5〇埃)或是對應MpFETs 83〇 的區域。介電層對應於nFETs 820(圖8)的區域也沒有被遮住, 因為這些區域將接受額外的氮化。厚區域81〇(圖8)可以不被遮 住’因為氮化的效果對這些區域無效。而遮罩可以藉由一般習 知的技術達成。 在遮罩之後,就進行第二次電漿氮化的步驟。圖8中未遮 住的介電層區域810和820暴露於含有氮的電漿,以形成圖9中 的薄膜910和920。電漿氣體的成分舉例來說,可以是在2〇至 80mTorr壓力下的75%的氦氣以及25%的氮。電漿中的氮濃度 大致是10%至25%,再以氦氣均衡之,除了氦氣,也可以使用 4IBM/04159TW ; BUR9-2003-0110(JHW) -14- 200536055 氖氣或是氬氣。氮的來源被導入電漿中以形成含氮電漿。氮的 來源可以是N2、NH3、NO、N20或是其混合物。 電漿可以在10至50W下施加1〇至60秒。基材可以是沒有偏 壓的,也就是離子化的物質被電漿電壓加速,接著被植入絕緣 表面。另外,也可以對基材施加偏壓以進一步加速電漿中的離 • 子,以將離子植入絕緣層更深的部分。直流電或是射頻偏壓可 以用來偏壓基材。這樣的步驟就將第二濃度(也就是相對低、 中等或是局濃度)的氮藉由電漿氮化導入需要且/或可以承受 面〉辰度氮的區域。 在第二次電漿氮化的步驟之後,遮罩930可以如圖1〇所示 從結構上移除。遮罩的移除可以一般的濕式剝離(例如:丙嗣 • 或是硫酸為主的製程)或是乾式剝離(例如:反應電漿,臭氧或 是紫外線/臭氧為主的製程)來達成。如此介電層就包含經過第 一次和第二次電漿氮化的區域910和920,也就具有相對高濃度 的氮。介電層也包含經過第一次電聚氮化,卻在第二次電聚氣 化中被遮住的區域830。 -15- 4IBM/04159TW ; BUR9-2〇〇3-〇110(JHW) 200536055 根據本發明的—個貫施例的另—種氮化製程中,氮被選擇 性地植入FETs的η型摻雜井和/或p型摻雜井,以在摻雜井和閘 極”電層之間提供富含氮的介面。現在請參照圖^,用來說明 的基材110包含溝渠絕緣1120以分離η型摻雜井114〇以及ρ型摻 雜井1150,這些結構均可以習知的技術形成。選擇性的si〇2 犧牲層1110的厚度大約是介於5〇_25〇埃,並以習知的技術形 φ 成。在不偏離本發明的範圍下,可以省略Si02犧牲層111〇。接 著’第一光阻遮罩1130可以習知的技術形成以覆蓋元件的選定 區域。未遮住的區域可以植入的方式導入氮。 在植入之後,第一遮罩被移除,而第二遮罩可以習知的技 術k擇性地形成以覆盖元件的其他區域。舉例來說,對應於有 薄閘極介電層的nFETs的區域可以接受第一次氮植入。對應於 φ 有薄閘極介電層的PFETs的區域可以接受第二次氮植入。對應 於有厚閘極介電層的元件的區域可以接受另一次氮植入。 請再一次參照圖11,遮罩1130可以遮住結構上將成為 pFET區域1150的區域,並且露出將成為nFE丁區域114〇的區 域。氮可以透過犧牲氧化層1110植入下方未遮住的沾^丁區域 的摻雜井1140。犧牲氧化層1110減緩植入,使得大部分的氮原 4IBM/04159TW ; BUR9-2003-0110(JHW) -16- 200536055 子在摻雜井表面1140形成富含&的區域。遮罩113〇避免區域 1150被氮植入,_區域114〇被植入氮。高劑量的植入氮可能 在摻雜井中產生大約8xl014至lxl〇22原子/平方公分。在植入^ 後,遮罩1130被以習知的技術剝離。 氮也可以選擇性地植入n型摻雜井(例如:摻雜井115〇)以 • 形成pFET區域。請參照圖12,形成遮罩丨23〇以遮住結構中會 形成nFET區域114G的區域,並且露出結構中將成為卿丁區域 1150的部分。另外,當nFETsf要高濃度的氮,可以省略遮罩 123〇。氮可以透過犧牲氧化層i i 10植人下方未遮住的區域。犧 牲氧化層1110減緩植入’使得大部分的氮原子在換雜井表面 1150形成富含氮的區域。對pFET_言,侧量的植入氮可能 在摻雜井中產生大約IxlO13至1X1015原子/平方公分。在植入之 修 後,遮罩1230以習知的技術被剝離。可以選擇性地進行快速加 熱退火(例如:維持30秒在1050。〇以擴散植入的氮。 在所有的區域都被選雜的植入氮之後,若還有麵的犧 牲氧化層1110就可以習知的技術移除,例如使用氣驗侧。 在移除犧牲氧化層之後’可以習知技術形成足以作為元件的閑 極氧化層1310,如圖13所示。閘極氧化層131〇接著將變成富含 4IBM/04159TW;BUR9-2003.0110(Jhw) -17· 200536055 氮’特別是在閘極與摻雜井的介面。閘極氧化層1310可以經過 額外的選擇性氮化製程,也就是利用前述的氮化技術,以進一 步地選擇性使閘極氧化層富含氮。 在根據本發明的另一個實施例中,氮可以在多晶矽毯覆沉 積後,選擇性地植入閘極多晶矽中。請參照圖14,顯示毯覆沉 積多晶石夕層141〇,以及閘極介電層1420以及基材11〇,這些結 構均以習知的技術形成。植入的氮將向下遷移至閘極介電層 1420 ’特別是靠近閘極與多晶矽的介面。 第一層光阻遮罩1430可以習知技術形成以覆蓋多晶矽層 的部分。未遮住的部分將以植入的方式導入氮。在植入之後, 可以移除第一層遮罩,並且以習知技術選擇性地形成第二層遮 罩,以覆蓋元件其他的區域。舉例來說,對應於有薄閘極介電 層的nFETs的區域可以接受第一次氮植入(例如高劑量氮)。對 應於有相齡電層&pFETs的區域可以錢帛二次氮植入 (例如低劑1的氮)。對應於有厚閘極介電層的元件的區域可以 接受另一次氮植入。 4IBM/04159TW ; BUR9-2003-0110(JHW) -18- 200536055 在氮化之後,可以形成不同的元件。習知的技術可以用來 分別在P摻雜井和η摻雜井上形成nFET及pFET。舉例來說,若 還未形成,可以毯覆沉積多晶矽層(約1(K)〇_35〇〇埃厚),以覆蓋 閘極氧化層並圖案化成閘極電極。Ν型源極\汲極區域以及ρ型 源極\汲極區域可以一般的方式接著形成,例如使用離子植 入側壁間隙壁也可以習知技術形成。在主動元件形成後,他 們可以習知的内連線技術耦合在一起,以形成CMOS積體電 路。因為幵>成以及内連線主動CMOS元件的技術以為習知技 術,詳細的内容就不進一步討論。 在閘極介電層中整體的氮成分以及分布,可藉由選擇前述 的氮化‘私以及調整氮化製程的條件來控制。舉例來說,使用 較低功率的設定以及較長的製程時間,可以提供較高的氮濃度 以及/或所需較陡的梯度。 亂化可以不同的氮化製程來達成,包含··快速加熱氮化 (RTN)、遠距電漿氮化(RPN)、解耦式電漿氮化(DPN)、摻雜井 植入或是多晶矽植入、包含再氧化製程的氮化製程,例如前述 的火‘私,可以將對閘極可靠度的影響減至最少。電衆 -19- 4IBM/04159TW ; BUR9-2003-0110(JHW) 200536055 製程可以使用刻化學以剝離遮罩,但會傷害到間極。沒有 接下來的再氧化步驟,受損的間極會維持受損的情況。 根據本發明的-個實施例的優點是薄氧化層中的漏電流 會因富含氮的難介電層而降低,例如麵或更少。此外,換 雜物從多祕_雜向_輪層的擴散也會降低。而且, 根據本發明的以富含氮的閘極介電層所形成的财的通道的 遷移率以及互‘性(transconductance)也被改善。再者,氮可以 k擇I·生地k ’因此在最需要高濃度的區域提供高濃度的氣, 亚在可能需要低濃度科是高濃度的氮_域提供低濃度的 氮。 不同的積體f路包含了高電壓以及低電壓絲元件。高電 壓兀件一般較低電壓元件需要較厚的閘極介電層,以避免崩 /貝。而根據本發明的精神所提出的方法以及元件可以優異地選 擇性地導入氮以適合不同的閘極介電層厚度,以及不同的電壓 元件。 綜上所述’雖然本發明已以數個實施例揭露如上,然其並 非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精 4IBM/04159TW ; BUR9-2003-0U0(JHW) -20- 200536055
神和範圍内,當々〜 圍當視後附之請 【圖式簡單說明】 -個實施儀結構,其巾的介電層包 圖1係根據本發明之_, 含對應於不同元件的區域。 • ®2係部分的介電層從對應於特定元件的區域被移除的結 圖3係根據本發明之一個實施例的原理而將氮導入介電層 的結構。 圖4係根據本發明之一個實施例的原理的結構,此結構具 有被遮住且富含氮之介電層,而氮化層被部分遮住。 圖5係根據本發明之一個實施例的原理的結構,此結構具 有未被遮住的部分氮化層被移除後的結構。 圖6係根據本發明之一個實施例的原理的結構,此結構被 導入氮。 圖7係揭示一結構,根據本發明之一個實施例的原理形成 一氧化層於此結構上。 圖8係根據本發明之一個實施例的原理的結構,此結構具 有均勻地富含氮的介電層。 4BBM/04159TW ; BUR9-2003-0110(JHW) -21- 200536055 圖9係根據本發明之一個實施例的原理的結構,此結構具 有富含氮的介電層,此介電層具有未被遮住且第一濃度氮的部 分,及被遮住且具有第二濃度氮的部分。 又a ° 圖10係根據本發明之一個實施例的原理的結構,結構具有
富含氮的介電層,此介電層具有第一濃度氮的部分及第二濃度 氮的部分。 X • 圖11係根據本發明之一個實施例的原理的結構,此結構具 有溝渠絕緣、井、犧牲氧化層以及在第-區域上的遮罩。 圖12係根據本發明之一個實施例的原理的結構,此結構具 有溝渠絕緣、井、犧牲氧化層以及在第二區域上的遮罩。 圖13係根據本發明之一個實施例的原理的結構,此結構具 有溝渠絕緣、氮摻雜井以及介電層。 圖I4係根據本發明之一個實施例的原理的結構,此結構具 # 有介電層、多晶矽層以及在第一區域上的遮罩。 【主要元件符號說明】 no 基板 12〇 閘極介電層 310 氮氧化層 320 ’ 330 區域 4IBM/04159TW ; BUR9-2003-0110(JHW) -22- 200536055
410 光阻遮罩 610 氮化矽(Si3N4)薄膜 710 , 720 氮氧化層 810 厚區域 820 , 830 薄區域 850 介電層 930 遮罩 1110 Si02 層 1120 溝渠絕緣 1130 光阻遮罩 1140 η型摻雜井 1150 Ρ型摻雜井 1230 遮罩 1310 閘極氧化層 1410 多晶矽層 1420 閘極介電層 1430 光阻遮罩 4IBM/04159TW ; BUR9-2003-0110(JHW) -23-
Claims (1)
- 200536055 十、申請專利範圍: 1· 一種製造一半導體結構的方法,包含下列步驟: 形成一第一主動元件(active device)之一第一特徵 (feature)及一第二主動元件之一第二特徵; 導入一氮之第一數量進入該第一主動元件的該第一 特徵;以及 • 導入一氮之第二數量進入該第二主動元件的該第二 特徵,該氮之弟二數量於不同該氮之第一數量。 2.如請求項1所述製造一半導體結構的方法,其中: 該半導體結構包含-基材及一介電層,該基材具有一 上表面,該介電層位於該基材上; 該第一特徵係該介電層的一第一部份,以及 籲 $亥弟一特徵係该介電層的一第二部分。 3·如請求項2所述製造—半導體結構的方法,其中: 導入-氮之第二數量進入該第二主動元件的該第二 特徵的步驟包含: 私除對應於该第二主動元件的部分該介電層,以露出 該基材的一部分該上表面; 4IBM/04159TW ; BUR9-2003-0110(JHW) -24- 200536055 形成-氮化層於該基材的該上表面的該露出部 以及 軋化該氮化層’以形成該介電層的一氮氧化部分 ,魏氧化部分財—數量喊,該數 里小於‘入至該介的該第一部份的該氮之第—數量。4.如請求項1騎製造—轉體結構的方法,其中: 0亥基材具有一第一井及一 該半導體結構包含一基材 第二井: 該弟一特徵係該第一井:以及 该弟一特徵係該第二井。 ;·如請求項4所述製造-半導體結構的方法,其中·· 該導入-氮之第—數量進人該第—主動元件的該第 一特徵的步驟包含植入-氮之第-數量進入該第—井; 以及 二特徵的步驟包含植入一 該導入ϋ二數量進人該第二主動树的該第 氮之第二數量進入該第二井 6.如請求項5舰製造-半導體結構的方法進—步包含形成 4IBM/04159TW ; BUR9-2003-0110(JHW) -25- 200536055 ^電層於該基材表面轉近該第—井無第二井、對應 "亥第井之雜電層的—第—部份,以及對應該第二井之 该介電層的一第二部分; 曰其中該植人的氮之第-數量大於該植人的氮之第二 數里,-部分該氮之第—數量擴散至該介電層的該第一部 份’以及-部分該氮之第二數量擴散至該介電層的該第二 部份。 7·如請求項1所述製造_半導體結構的方法,其中: 該半導體結構包含-基材、-第-閘極、-第-閘極 介電層、-第二閘極以及一第二閘極介電層,其中該第一 閘極介電層設置於該第—閘極與該基材之間,該第二閘極 Μ電層设置於該第二閘極與該基材之間; • 該第一特徵係該第一閘極;以及 該第二特徵係該第二閘極。 8.如請求項7所述製造一半導體結構的方法,其中: 導入一氮之第一數量進入該第一主動元件的該第一 特徵的該步驟包含植入一氮之第一數量進入該第一閘 極;以及 4IBM/04159TW ; BUR9-2003-0110(JHW) -26- 200536055 導入一氮之第二數量進入該第二主動元件的該第二 特徵的該步驟包含植入一氮之第二數量進入該第二閘極; 其中該植入的氮之第一數量大於該植入的氮之第二 數量,一部分該氮之第一數量從該第一閘極擴散至該第一 介電層,以及一部分該氮之第二數量從該第二閘極擴散至 該弟^_介電層。 9· 一種製造一半導體結構的方法,包含: 形成一介電層於一半導體基材上,該介電層包含對應 一第一介電閘極的一第一部份,以及對應一第二介電閘極 的一第二部分; 導入一第一濃度的氮進入該介電層的該第一部份; 以及 導入一第一濃度的氮進入該介電層的該第二部分,該 第一濃度的氮不同於該第二濃度的氮。 10·如請求項第9項所述製造一半導體結構的方法,其中: 該介電層的該第一部份具有一第一厚度,該第一厚度 敏感於可觀(appreciable)的摻雜物擴散以及漏電流 ;以及 该介電層的該第二部份具有一第二厚度,該第二厚度 4IBM/04159TW ; BUR9-2003-0110(JHW) -27- 200536055 敏感於可觀的摻雜物擴散以及漏電流。 11.如請求項第9項所述製造—轉體結構的方法,其中該第 二濃度的氮少於該第一濃度的氮。 如請求項第9項所述製造—半導體結構的方法,其中.導入-氮之第-數量進入該介電層的該第;;部份 該步驟包含下列步驟之一:快速加熱氮化、料氮化、 距電疲氮化、解㉝式賴纽、井植人或衫晶雜入 以及 導入-氮之第二數量進人該介電層的該第二部份的 步驟包含下列步驟之一:快速加熱氮化、爐管氮化、遠距 電漿氮化、_式魏氮化、井植人或是多晶雜入。.如請求項第9項所述製造—半導體結構的方法,其中: 及第/辰度的氮足以避免可觀的閘極漏電以及換雜 物滲透至該第-介電閉極’而且不會在該介電層的該第一 部份產生可觀的臨界電壓偏移;以及 該第二濃度足以避免可觀的閘極漏電以及摻雜物滲 透至該第二介電閘極,而且不會在該介電層的該第二部份 4EBM/04159TW ; BUR9-2003-0110(JHW) -28- 200536055 產生可觀的臨界電壓偏移。 14· 一種半導體結構,包含: 一半導體基材; 一第一主動元件,形成於該基材上,該第一主動元件 具有一第一介電閘極,該第一介電閘極具有一第一濃度的 氮;以及 一第二主動元件,形成於該基材上,該第二主動元件 具有一第二介電閘極,該第二介電閘極具有一第二濃度的 氮,該第二濃度的氮不同於該第一濃度的氮。 15·如請求項第14項所述的半導體結構,其中: η玄第一介電閘極包令第一厚度,敏感於可觀的換雜 物擴散以及漏電流;以及 該第二介電閘極包含一第二厚度,敏感於可觀的摻雜 物擴散以及漏電流。 16·如請求項第15項所述的半導體結構,其中該第二濃度的氮 小於該第一濃度的氮。 4IBM/04159TW ; BUR9-2003-0110(JHW) -29- 200536055 17·如請求項第16項所述的半導體結構,其中該第二主動元件 係一ρ型通道場效電晶體,該第一主動元件係一11型通道場 效電晶體。 18·如請求項第14項所述的半導體結構,其中: 該第一介電閘極具有一第一厚度,敏感於可觀的摻雜 物擴散以及漏電流;以及 該第二介電閘極包含一第二厚度,不敏感於可觀的摻 雜物擴散以及漏電流。 19·如請求項第18項所述的半導體結構,其中該第二濃度的氮 小於該第一濃度的氮。 20·如請求項第15項所述的半導體結構,其中: 該第一厚度及該第二厚度係大致小於5〇埃。 21·如請求項第18項所述的半導體結構,其中: 該第一厚度係大致小於50埃;以及 該第二厚度係大致等於或大於埃。 4IBM/04159TW ; BUR9.2_u〇(jhw) -30- 200536055 22·如請求項第14項所述的半導體結構,其中該第一濃度的氮 及該第二濃度的氮係選擇性地由一或多步驟導入,該步驟 包含下列之一 ··快速加熱氮化、爐管氮化、遠距電漿氮化、 解耦式電漿氮化、井植入、或是多晶矽植入 23.如請求項第Μ項所述的半導體結構,其中該第一航的氮 大致係8χ1014至lxlO22原子/平方公分。 24·如請求項第14項所述的半導體結構,其中: 該第㊉度的足⑽免可觀的雜漏電以及摻雜 物渗透至該第-介電閑極,而且不會在該第一介電層產生 可觀的臨界電壓偏移。 25·如請求項第24項所述的半導, 千¥體結構,其中該第二濃度的氮 大致係8xl〇14至lxl〇22原子/平方公分。 26.如凊求項第14項所述的半導 口、、 構’其巾娜二濃度的氮 足以避免可觀的閘極漏電 ⑴ % ^摻_滲透錢第二介電 閘極,而且不會在該第二介 ^ $續產生可觀的臨界電壓偏 移。 4IBM/04159TW ; BUR9-2003-0110(JHW) *· 31 - 200536055 27· —種製造一半導體結構的方法,包含下列步驟·· 形成一第一含氮層於一基材表面,該第一含氮層具有 一第一濃度的氮; 形成一第二含氮層於該基材表面,該第二含氮層具有 一第二濃度的氮,該氮的第二濃度小於該氮的第一濃度; 以及 氧化該弟及該弟一含氮層以形成一介電層,該介電 層具有對應於該第一含氮層的一第一部份及對應於該第 二含氮層的一第二部份,該第一部份具有一第一厚度,該 第二部份具有-第二厚度,該第二厚度係大於該第一厚 度。 28·如請求項訪項所述製造—半導體結翻方法,其中該第 二厚度係大致小於5〇埃。 29·如睛求項第27項所述製造一半導體結構的方法,其中該介 電層的該第-部份對應於—η型通道場效電晶體 ’以及該 介電層的该第二部份對應於一 ρ型通道場效電晶體。 3〇.如請求項第27項所述製造一半導體結構的方法,其中該介 電層由一氮氧介電材料所組成。 4EBM/04159TW ; BUR9-2003-0110(JHW) -32-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/707,897 US7138691B2 (en) | 2004-01-22 | 2004-01-22 | Selective nitridation of gate oxides |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200536055A true TW200536055A (en) | 2005-11-01 |
TWI343094B TWI343094B (en) | 2011-06-01 |
Family
ID=34794561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094101283A TWI343094B (en) | 2004-01-22 | 2005-01-17 | Selective nitridation of gate oxides |
Country Status (4)
Country | Link |
---|---|
US (3) | US7138691B2 (zh) |
JP (1) | JP4317523B2 (zh) |
CN (1) | CN1302537C (zh) |
TW (1) | TWI343094B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7265065B2 (en) | 2005-04-29 | 2007-09-04 | United Microelectronics Corp. | Method for fabricating dielectric layer doped with nitrogen |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7138691B2 (en) * | 2004-01-22 | 2006-11-21 | International Business Machines Corporation | Selective nitridation of gate oxides |
KR100521452B1 (ko) * | 2004-07-28 | 2005-10-12 | 동부아남반도체 주식회사 | 반도체 장치의 질화산화막 형성방법 |
KR100611784B1 (ko) * | 2004-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법 |
KR100677986B1 (ko) * | 2005-12-28 | 2007-02-02 | 동부일렉트로닉스 주식회사 | 질소부화 산화막을 게이트 절연막으로 갖는 반도체소자의제조 방법 |
US7737010B2 (en) * | 2006-04-14 | 2010-06-15 | Micron Technology, Inc. | Method of photoresist strip for plasma doping process of semiconductor manufacturing |
US7544561B2 (en) * | 2006-11-06 | 2009-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electron mobility enhancement for MOS devices with nitrided polysilicon re-oxidation |
US8110490B2 (en) * | 2007-08-15 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate oxide leakage reduction |
KR100957873B1 (ko) * | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 산화막 형성 방법 |
US20090176356A1 (en) * | 2008-01-09 | 2009-07-09 | Advanced Micro Devices, Inc. | Methods for fabricating semiconductor devices using thermal gradient-inducing films |
US20090302401A1 (en) * | 2008-06-05 | 2009-12-10 | Chartered Semiconductor Manufacturing, Ltd. | Pfet enhancement during smt |
CN101447514B (zh) * | 2008-12-30 | 2012-06-20 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管 |
US8173531B2 (en) * | 2009-08-04 | 2012-05-08 | International Business Machines Corporation | Structure and method to improve threshold voltage of MOSFETS including a high K dielectric |
JP2011077321A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
US8748259B2 (en) * | 2010-03-02 | 2014-06-10 | Applied Materials, Inc. | Method and apparatus for single step selective nitridation |
US8394688B2 (en) | 2011-06-27 | 2013-03-12 | United Microelectronics Corp. | Process for forming repair layer and MOS transistor having repair layer |
CN102427043B (zh) * | 2011-08-04 | 2015-06-17 | 上海华力微电子有限公司 | 一种改善pmos器件载流子迁移率的方法 |
CN102427042B (zh) * | 2011-08-04 | 2015-05-20 | 上海华力微电子有限公司 | 一种改善nmos器件载流子迁移率的方法 |
US8741784B2 (en) | 2011-09-20 | 2014-06-03 | United Microelectronics Corp. | Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device |
CN102364664A (zh) * | 2011-11-10 | 2012-02-29 | 上海华力微电子有限公司 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
CN102394220A (zh) * | 2011-11-17 | 2012-03-28 | 上海华力微电子有限公司 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
JP6094851B2 (ja) * | 2012-08-28 | 2017-03-15 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
KR101912579B1 (ko) | 2012-09-07 | 2018-10-30 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
US9634083B2 (en) | 2012-12-10 | 2017-04-25 | United Microelectronics Corp. | Semiconductor structure and process thereof |
US9059315B2 (en) | 2013-01-02 | 2015-06-16 | International Business Machines Corporation | Concurrently forming nFET and pFET gate dielectric layers |
CN104425227A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 具有不同厚度的栅极氧化层的制造方法 |
US20150206789A1 (en) * | 2014-01-17 | 2015-07-23 | Nanya Technology Corporation | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure |
US9224826B2 (en) | 2014-02-12 | 2015-12-29 | International Business Machines Corporation | Multiple thickness gate dielectrics for replacement gate field effect transistors |
US9177868B2 (en) | 2014-03-28 | 2015-11-03 | International Business Machines Corporation | Annealing oxide gate dielectric layers for replacement metal gate field effect transistors |
US9466480B2 (en) | 2014-11-04 | 2016-10-11 | United Microelectronics Corp. | Cleaning process for oxide |
US10593600B2 (en) | 2016-02-24 | 2020-03-17 | International Business Machines Corporation | Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap |
US10062693B2 (en) * | 2016-02-24 | 2018-08-28 | International Business Machines Corporation | Patterned gate dielectrics for III-V-based CMOS circuits |
US9768118B1 (en) | 2016-09-19 | 2017-09-19 | International Business Machines Corporation | Contact having self-aligned air gap spacers |
US9953831B1 (en) | 2016-12-21 | 2018-04-24 | Globalfoundries Inc. | Device structures with multiple nitrided layers |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US183844A (en) * | 1876-10-31 | Improvement in stop mechanisms for drawing-frames | ||
US4774197A (en) * | 1986-06-17 | 1988-09-27 | Advanced Micro Devices, Inc. | Method of improving silicon dioxide |
JPH01183844A (ja) | 1988-01-19 | 1989-07-21 | Toshiba Corp | 半導体装置 |
JPH104145A (ja) | 1996-06-18 | 1998-01-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5939763A (en) * | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US6051510A (en) * | 1997-05-02 | 2000-04-18 | Advanced Micro Devices, Inc. | Method of using a hard mask to grow dielectrics with varying characteristics |
US5998253A (en) * | 1997-09-29 | 1999-12-07 | Siemens Aktiengesellschaft | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell |
ATE329928T1 (de) * | 1997-10-23 | 2006-07-15 | Nippon Inst For Biolog Science | Granulozyten-kolonie-stimulierender faktor aus der katze |
US5952706A (en) * | 1997-10-29 | 1999-09-14 | National Semiconductor Corporation | Semiconductor integrated circuit having a lateral bipolar transistor compatible with deep sub-micron CMOS processing |
US6767794B2 (en) * | 1998-01-05 | 2004-07-27 | Advanced Micro Devices, Inc. | Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET |
US6184110B1 (en) * | 1998-04-30 | 2001-02-06 | Sharp Laboratories Of America, Inc. | Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices |
JP2000243960A (ja) * | 1998-12-24 | 2000-09-08 | Sharp Corp | 絶縁ゲート型トランジスタとその製造方法 |
US6440829B1 (en) * | 1998-12-30 | 2002-08-27 | Agere Systems Guardian Corp. | N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure |
US6251800B1 (en) * | 1999-01-06 | 2001-06-26 | Advanced Micro Devices, Inc. | Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance |
JP3472727B2 (ja) * | 1999-08-13 | 2003-12-02 | Necエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US6093661A (en) * | 1999-08-30 | 2000-07-25 | Micron Technology, Inc. | Integrated circuitry and semiconductor processing method of forming field effect transistors |
US6323106B1 (en) * | 1999-09-02 | 2001-11-27 | Lsi Logic Corporation | Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices |
US6444555B2 (en) * | 1999-12-07 | 2002-09-03 | Advanced Micro Devices, Inc. | Method for establishing ultra-thin gate insulator using anneal in ammonia |
JP2001332722A (ja) | 2000-05-22 | 2001-11-30 | Nec Corp | 半導体装置およびその製造方法 |
JP2001351989A (ja) * | 2000-06-05 | 2001-12-21 | Nec Corp | 半導体装置の製造方法 |
US6686298B1 (en) * | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
KR100367740B1 (ko) * | 2000-08-16 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 산화막 제조방법 |
US6610615B1 (en) * | 2000-11-15 | 2003-08-26 | Intel Corporation | Plasma nitridation for reduced leakage gate dielectric layers |
US6893979B2 (en) * | 2001-03-15 | 2005-05-17 | International Business Machines Corporation | Method for improved plasma nitridation of ultra thin gate dielectrics |
KR100400323B1 (ko) * | 2001-11-01 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 시모스(cmos) 및 그의 제조 방법 |
JP2003197767A (ja) | 2001-12-21 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
US6986571B2 (en) * | 2002-04-23 | 2006-01-17 | Hewlett-Packard Development Company, L.P. | Filter for a print cartridge |
JP2003347423A (ja) * | 2002-05-28 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
US6821833B1 (en) * | 2003-09-09 | 2004-11-23 | International Business Machines Corporation | Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby |
US7138691B2 (en) * | 2004-01-22 | 2006-11-21 | International Business Machines Corporation | Selective nitridation of gate oxides |
-
2004
- 2004-01-22 US US10/707,897 patent/US7138691B2/en not_active Expired - Lifetime
-
2005
- 2005-01-17 TW TW094101283A patent/TWI343094B/zh not_active IP Right Cessation
- 2005-01-19 JP JP2005011499A patent/JP4317523B2/ja not_active Expired - Fee Related
- 2005-01-21 CN CNB2005100056243A patent/CN1302537C/zh not_active Expired - Fee Related
-
2006
- 2006-08-16 US US11/465,030 patent/US7759260B2/en not_active Expired - Fee Related
-
2010
- 2010-04-01 US US12/752,628 patent/US20100187614A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7265065B2 (en) | 2005-04-29 | 2007-09-04 | United Microelectronics Corp. | Method for fabricating dielectric layer doped with nitrogen |
Also Published As
Publication number | Publication date |
---|---|
CN1302537C (zh) | 2007-02-28 |
US20050164444A1 (en) | 2005-07-28 |
US20060281265A1 (en) | 2006-12-14 |
TWI343094B (en) | 2011-06-01 |
US20100187614A1 (en) | 2010-07-29 |
JP2005210123A (ja) | 2005-08-04 |
JP4317523B2 (ja) | 2009-08-19 |
US7759260B2 (en) | 2010-07-20 |
CN1645593A (zh) | 2005-07-27 |
US7138691B2 (en) | 2006-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200536055A (en) | Selective nitridation of gate oxides | |
JP5174083B2 (ja) | 半導体装置の製造方法 | |
US6033998A (en) | Method of forming variable thickness gate dielectrics | |
JP2007251066A (ja) | 半導体装置の製造方法 | |
JP2004014875A (ja) | 半導体装置及びその製造方法 | |
US20060249795A1 (en) | Semiconductor device and fabricating method thereof | |
US8304333B2 (en) | Method of forming a high-k gate dielectric layer | |
JP2004527127A (ja) | Mosトランジスタ・ゲート・コーナの増速酸化を行う方法 | |
KR20050094474A (ko) | 반도체 소자 제조 방법 | |
KR20030044394A (ko) | 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법 | |
KR100396709B1 (ko) | 반도체 소자의 제조방법 | |
JP2003133550A (ja) | 半導体装置及びその製造方法 | |
JP2004207560A (ja) | 半導体装置およびその製造方法 | |
JP4639000B2 (ja) | Mis型半導体装置及びその製造方法 | |
JPH0982812A (ja) | 半導体装置の製造方法 | |
TW200524055A (en) | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer | |
KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
JP2006066923A (ja) | 半導体装置 | |
JP3044892B2 (ja) | Mos型電界効果トランジスタの製造方法 | |
JP2004207613A (ja) | 半導体装置及びその製造方法 | |
KR20030093713A (ko) | 듀얼 게이트산화막의 형성 방법 | |
JP2005093580A (ja) | 半導体装置の製造方法 | |
KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
JP2004259979A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |