TW200529355A - Atomic layer deposition of hafnium-based high-k dielectric - Google Patents

Description

200529355 (1) 九、發明說明 相關申請案 本發明主張2003年9月30日提出申請的美國臨時申 請案第6 0/5 07,8 5 1號之權益和優先權，其整個揭示內容 以引用方式倂於本文。 此申請案係關聯於2003年7月16日提出申請的PCT 專利申請序號 PCT/US03/22235，名稱爲 ''Atomic Layer Deposition of High-K Dielectric Films /7 ( Attorney

Docket No· FP-7 1 63 9-PC/MSS)，其主張在 2002 年 7 月 19日提出申請的美國臨時申請案第 60/3 96,723號，及 2002年 7月 19日提出申請的美國臨時申請案第 60/3 9 6,74 5號之權益和優先權，彼等的完整揭示內容皆以 引用方式倂於本文；關聯於2 003年6月23日提出申請的 PCT 專利申請序號 PCT/US 03 / 1 99 8 2，名稱 ''Method and System for Atomic Layer Removal and Atomic Layer Exchange" ( Attorney Docket No. FP-71 606-PC/MSS )， 其主張2002年6月23日提出申請的美國臨時申請第 6 0/3 9 1，01 1號之權益和優先權；彼等的整個揭示內容以引 用方式倂於本文；和 2 0 0 3年 6月 2 3日提出申請的 PCT/US03/19984，名稱 'Method For Energy-Assisted Atomic Layer Deposition and Removal ” ( Attorney docker No. FP-7] 606-；l-PC/MSS)，其主張 2002 年 6 月 23日提出申請的美國臨時申請第6 0/3 9 ]，0 12和在2 002年 7月]9日提出申請的美國臨時申請案第6 0/3 9 1，7 4 3號的 200529355 (2) 權益和優先權，彼等的整個掲示內容都以引用方式併於本 文。 【發明所屬之技術領域】 本發明槪括地有關半導體領域且更特定者有關半導體 器件和積體電路中所用高K介電膜之製造方法。 【先前技術】 未年數代的半導體器件需要薄介電膜用於金屬-氧化 物-半導體（MOS)閘和電容器介電質中。二氧化砂（ S 1 Ο2 )因其高整體性，低缺陷密度和高帶間隙，業經最廣 用於半導體器件中作爲介電質。隨著半導體器件特件尺寸 的持續下調，積體電路中的Si〇2層之厚度也因而減低。 不過’因爲Si〇2具有相當低的介電常數（k = 3.9)此種縮 幅立即導致S i Ο2厚度降到十埃（A )之級次，此種情況中 ，因爲量子力學穿隧效應變得明顯會發明電荷漏失且在甚 至低閘極電壓下可能發生S i 0 2層的解體。 隨著器件特件尺寸的變得甚至更小，已開發出替化性 ’、'高K〃介電質，具有比Si02更高的介電常數之材料 ’亦即’介電常數大於4之材料。例如，已有提出金屬氧 化物例如 T a 2 Ο 5、T i Ο 2、A12 〇 3、γ 2 〇 3、z r Ο 2，與鐵電性 BST (鈦酸鋇緦）且經發展用於閘極介電質。許多此等高 K介電材料具有足夠高的介電常數且在沈積時具有充足的 整體性。不過，某些高K介電材料在與矽基板接觸時缺 -6 - 200529355 (3) 乏化學穩定性或者在後一沈積程序的典型溫度下缺乏熱穩 定性。 高K介電材料宜於具有高能帶間隙和障高以減少或 避免電流漏洩。能帶間隙（Eg )爲一固體材料在最高價帶 與最低傳導能帶之間的能量間隙。障高指的是在一金屬與 一半導體之間因高K介電質的存在所具電位（電壓）障 。可惜地，大部份高K介電材料具有比Si 02較低的能帶 間隙且彼等的能帶間隙係相對於彼等的介電常數呈反比。 在半導體器件性能中電荷陷獲及電子移動率降低逐漸 成爲高K介電材料的積體之嚴重挑戰。在閘通道中的電 子宜於具有高移動率或較低阻力以提供器件高操作速度， 增強的效能特性，及較低的功率消耗。傳統以Η2 Ο -爲基 底的高K介電膜含有羥基（Ο Η -)雜質。彼等爲陷獲電荷 的主要來源或部位，導致高Κ-膜的電子移動率降低。 綜上所述，有需要對高Κ介電材料進一步發展以解 決先前技藝介電材料的此等與其他問題。 【發明內容】 本發明提供一種飴系介電膜之沈積方法。該方法包括 使用臭氧與一或多種包括飴先質的反應物進行原子層沈積 。該鈴先質可爲第三丁氧化鈴（Hf ( OtBu ) 4 )，四（二 甲胺基）飴（TDMAHf )、四（二乙胺基）飴（TDEAHf )、Hf(MMP) 4、和四（乙基甲胺基）紿（TDMAHf)。 所形成的飴系介電膜可爲氧化飴或矽酸耠。該一或多種反 200529355 (4) 應物和臭氧可透過淋頭注射器注射到 ALD室內。該原子 層沈積較佳者係在400 °C以下的溫度進行。 於某些具體實例中，該一或更多反應物包括一飴先質 與矽先質，且該給和矽先質可預先混合再於原子層沈積中 注射到 ALD室內。或者，該飴先質與矽先質可在原子層 沈積中獨立且分開地注射到A L D室內。 本發明進一步提供一種半導體器件。該半導體器件包 括一基板，一在該基板上方形成的給系介電層，及在該基 板與該鈴系介電層之間形成的介面層。該介面層包括二氧 化矽且具有結晶構造。該給系介電質可爲二氧化飴或矽酸 飴且可具有非晶態構造。該介面層的厚度可在約2 - 5埃的 範圍內。該器件可進一步包括一在該飴系介電層上方的電 極層且可用於MOSEFTs與MOS電容器之內。 【實施方式】 各具體實例之詳細說明 本發明提出一種形成高K介電膜的方法，可用來製 作半導體器件例如金屬•氧化物-半導體場效電晶體（ MOSEFTs)和M0S電容器。一般而言，本發明方法包括 使用臭氧和一或更多種包括飴先質的反應物進行原子層沈 澱（ALD)之步驟。飴先質可爲Hf(OtBu) 4、TDMAHf 、TDEAHf、Hf(MMP) 4、和TEMAHf。由本發明方法形 成的鉛系介電膜可爲鉛氧化物和矽酸矽。於某些具體實例 中，該一或多種反應物可包括一飴先質和一矽先質。該等 -8- 200529355 (5) 鉛和砂先質可預混合後，共同注射到A LD室內。或者， 可將該鉛先質與該矽先質分開且交錯地在原子層沈積過程 中注射到ALD室內。 本發明也提供一種半導體器件，包括一基板，一在該 基板上方形成的鈴系介電層，及一在該基板與該飴系介電 層之間形成的介面層。該介面層具有在2-5埃範圍內的厚 度且包括二氧化矽。介面層具有結晶構造，且有增強的化 學和熱穩定性。該飴系介電層可包括飴氧化物或矽酸鹽且 具有以特定應用爲基底的厚度。該半導體器件可進一步包 括一電極層例如閘電極層。 如上面所述者，將半導體器件的特件尺寸縮減之企圖 需要減低介電層的厚度以減低器件的電容，此轉而需要使 介電材料具有高介電常數以減低或避免電流漏電或介電壓 裂解。典型地，對於一 M 〇 S器件，閘電極與底下通道區 之間的電容係正比於介電層的介電常數且會隨著閘介電層 厚度的減小而增高。由於二氧化矽業經最普遍地用爲閘介 電材料，乃使用等氧化物厚度（E 〇 T )的高K介電層來比 較一高K介電材料與二氧化矽之性能。Ε0ΊΓ指的是獲得 與用更厚的高Κ介電材料所得者相同的閘電容所需的 S]〇2之厚度。例如，一奈米EOT可由10奈米厚的具有介 電常數39之介電材料得到（Si〇2的介電常數爲3.9)。 根 $豕 the International Technology Roadmap for

Semiconductors ( ITRS )，低功率半導體器件需要具有 】5 A或更低的e 0 丁之介電層以用於6 5奈米技術結，而高 200529355 (6) 功率性能器件需要1 0 A或更低的EO T。對於閘極漏洩電 流要求爲低於l〇'7A/Cm2的低功率消耗應用而言，需要有 在與砂接觸時具有熱穩定性與化學穩定性之高K介電膜 〇 有利者’本發明方法提供一種包括鉛氧化物或砂酸鹽 的高K介電材料。給氧化物具有約2 5之介電常數。矽酸 飴具有在約1 0至約2 5範圍內的介電常數，決定於膜中的 石夕含量。 飴氧化物和矽酸鹽介電層可以有利地由原子層沈積（ ALD )予以形成。傳統化學氣相沈積（CVD )技術受制於 動力學控制的成長反應或擴散限制反應且用於薄層沈積時 難以控制。於CVD法中，極難以將跨晶圓表面部位的厚 度變異控制在1至2A之內而沒有微負載效應。此效應在 更大的晶圓尺寸沈積中更爲明顯。再者，要經由使用化學 氣相沈積法在奈米系統內以高產率達到可重複的器件和電 路性能係具有挑戰性者。此外，電漿強化CVD可能因爲 在奈米規模的薄膜上之電荷累積，即使於極低電壓下，也 仍大於介電擊穿電壓，而造成對介電膜的電荷破壞。 根據本發明的飴系介電膜之形成係經由使用一或更多 包括飴先質的反應物與臭氧在低溫，較佳者低於約400t ，更佳者低於3ocrc，之下以原子層沈積而進行。有利者 ，該 ALD法可在相較地更低的溫下實施，此與朝向更低 溫度的工業趨勢係相容者。ALD具有高先質利用效率， 可產生保形的薄膜層且可在原子規模控制膜厚度，且可以 -10- 200529355 (7) 用來''奈米處理〃 （nano-engineer )複雜薄膜。於一 ALD 程序沈積循環中，係將一奈米層的第一反應物物理-或化 學-吸著到基板表面之上。將過剩的第一反應物從反應室 抽掉，較佳者藉助於惰性沖滌氣體。然後將第二種反應物 導到反應器之內且與該第一種反應物通過自限制性表面反 應進行反應而形成一合意薄膜單層。一旦該經起始吸附的 第一反應物與該第二反應物完全反應之後，該自限制性反 應即停止。將過剩的第二反應物抽取掉，較佳者藉助於惰 性沖滌氣體。視需要經由重複該沈積循環而得合意的膜厚 度。經由單純地計數沈積循環數目即可將膜厚度控制到原 子層準確度。 於本發明某些具體實例中，係將諸反應物氣體都導到 一反應室內，較佳者係透過稱爲淋頭者以使氣體均勻分布 。有多種反應室可以使用且都是技藝中已知者。於使用臭 氧時，較佳者爲使用淋頭型反應器來導入先質。可用來進 行本發明的兩個適當室和系統之例子經載於美國專利第 6 5 5 7 9 5 3 7 2 和 6，5 7 3，1 8 4 號之中。 於某些具體實例中，係將飴先質和臭氧交錯地導到一 A L D室內以經由原子層沈積形成氧化飴膜。於某些具體 實例中，係將一飴先質和一矽先質，與臭氧交錯地導到一 A LD室內經由原子層沈積形成矽酸飴膜。可將飴先質與 矽先質在一歧管內預混合後，透過淋頭共同注射到 ALD 室中形成一均勻的矽酸飴膜。或者，可將飴先質和矽先質 交錯地導到ALD室內形成積層的氧化矽/氧化飴膜。該循 -11 - 200529355 (8) 環的重複可提供具有合意厚度的飴氧化物或矽酸鹽膜。 有許多類型的先質可用於本發明方法且可部份根據介 電膜的組成來選用。該等先質可爲固體或液體形式。不過 ，在使用固體先質時，於使用中必須隨時將先質保持加熱 以產生足夠的蒸氣壓且防止凝結。於使用時固體先質的加 熱損失或氣體輸送系統中的冷部位都可能促使蒸氣凝結而 堵塞反應器。固體先質也可能造成偵檢困難性，因爲彼等 會消耗而有不定性表面之故。於使用液體金屬一有機先質 時，必須小心以減低膜中摻入的碳含量。膜中摻入碳係不 宜者，因其可能引起電流漏洩且降低膜性能。本發明中所 用的液體飴先質之例子包括，但不限於：第三丁氧化鈴（ Hf ( OtBu ) 4 )，四（二甲胺基）給（丁DM AH f )，四（ 二乙胺基）給（TDEAHf) ，Hf(MMP)4和四（乙基甲 胺基）飴（TEMAHf)。圖]A和1B顯示出使用多種鈴先 質所得飴氧化物膜之原子組成。AES分析顯示用TEMAHf 和臭氧形成的鉛氧化物膜中的碳含量爲最低者。 作爲範例者，於低溫下經原子層沈積形成一二氧化飴 層。於 2 5 0 °C晶圓溫度與1托（Torr )的室壓下，以 20 0 seem的Ar流將四（二甲胺基）給（TEMAHf)輸送到 程序室內3 · 5秒鐘，接著輸入1秒的沖滌氣體和2秒脈流 的〇 3 ( 1 8 0克/立方米，2 0 0 s c c m )，和3秒的沖條氣。此 沈積循環以1 .5 A/秒的沈積速率在200毫米直徑的矽基板 上提供Hf02膜。 有利者，於本發明原子層沈積中係使用臭氧作爲氧源 -12 - 200529355 Ο) 。此爲與使用H2〇作爲氧源的先前技藝不同者；於此種 先前技藝中因而不可避免地會在所形成的介電膜中以雜質 形式摻入羥基離子（OH-)且此等羥基離子會變成固定和 陷獲電荷的主要來源或部位。Μ Ο S F E T性能中的電荷陷獲 對於高Κ介電材料的積體係一項嚴重的挑戰。經固定的 電荷爲介電膜內不能移動的荷電部位。於施加一電場於介 電膜上時此等電荷不能移動。經固定的電荷可能位於介面 或靠近界面之處或在介電膜的主體內。介面陷獲電荷係位 於基板表面且具有在能量帶間隙內的能量狀態。介面陷獲 電荷係由介面阱的Dits密度予以定量。宜於具有10ι〇原 子/平方厘米或更低者之介面，陷獲電荷（相當於1個陷 獲電荷原1〇5表面原子）。 例如，在製造高κ介電膜例如氧化鋁（ai2o3 )中傳 統上係使用水（H20 )作爲氧源。在疏水性Si表面上要成 長水系Ah〇3膜必須在開始沈積ai2〇3之前先進行誘導或 起動階段，且在開始成長A】2 0 3膜之前需要進行約1 5循 環的ALD。H20-系A]2〇3膜透導中的反應化學通常爲如下 所示者：

Si + Al ( CH3) 3 + H2〇 S i + A 1-f Ο + Ο Η ' + C Η 4 ( 1 ) -> Si ( OH ) +A1 ( 〇H ) +Α10+···(2) 】〇埃或更低的此種A]2〇3膜之ALD沈積層係不可能 者，因爲在開始實際成長Ah〇3之前，誘導期沈積層就已 -13- 200529355 (10) 成長到該厚度。此外，比4 0埃更薄的A丨2 〇 3膜易於發生 電漏洩。 一旦誘導期完成時’即依下述進行ai2〇3成長化學： 2A1 ( CH3) 3 + 3H2〇- A]2〇3 + 3CH4 ( 3) 例如’在3〇〇C左右的溫度$E圍內，使用三甲基銘（tma 或A1 ( C Η3 ) 3)與水蒸氣作爲先質進行單層成長。每一 A L D循環添加約0 · 8 5 Α的介電材料。不過，在用τ Μ Α和 水作爲先質的ALD程序中內在地也會發生下列反應：

Al(CH3)3 + 3H20-> A1(〇h) 3 + 3CH4 ( 4 ) ，留下含有某些A】（OH) 3的介電膜，Al(OH) 3具有將 介電膜的性質弱化之傾向。羥基離子（Ο Η -)爲會促使介 電膜的電性能降低的固定且陷獲電荷之主要來源。 本發明方法採用臭氧與飴和矽先質且沒有顯示誘導跡 象。介電膜不必成核即在基板上直接成長。另外，本發明 的沈積係層一接一層（1 a y e r - b y -1 a y e 〇地發生而非在氧化 飴膜的水系原子層沈積中所觀察到的島型成長。島型成長 係不宜者，其係在初始於特定部位或島形成膜核，然後膜 從島側向且向上地成長而發生的。於某些具體實例中，使 用氫氟酸（HF )處理矽基板以移除天然氧化物而留下有 終端氫（S卜Η鍵）之乾淨矽表面。於裸矽表面暴露於空 _ 14 - 200529355 (11) 氣中時形成的天然氧化物就漏洩與其他電性質而1 不良品質的絕緣體，因而最好予以移除。圖2的ϋ 射電子顯微影像顯示出矽酸飴膜係根據本發明層一 地成長。圖3中所示非晶態矽酸給膜沒有顯示出任 相關效應。晶粒邊界具有摻雜物，氧擴散途徑和漏 之作用。根據本發明製成的介電膜具有優良的熱穩 改良的漏洩性質。 二氧化矽膜在施加電場下具有良好的電子移動 何將高Κ介電膜的電子移動性改良到等於或超過 的90%變成採行高Κ閘技術之挑戰。具有高電子 或較低電阻之介電膜可提供具有高操作速度，增強 特性，和低功率消耗之半導體器件。於某些具體實 可以使用應變砂（strain silicon)來改良電子移動 一經鬆弛，分級的緩衝層上成長一薄的經張力應變 型矽層；該緩衝層轉而係在一結晶型基板例如矽基 成者。緩衝層例如S i - G e層包括具有比純矽較大的 數或間距之原子。其結果，經沈積在緩衝層上的矽 被''拉伸〃 （stretched )到與底下的緩衝層晶格對 此等應變矽層中的電子具有比傳統具有較小內原子 鬆弛矽層較大的移動率。

於某些具體實例中，可在矽基板與閘極介電層 成一介面氧化矽以移用S i Ο 2的良好電子移動率。 面層的厚度可改良該膜的電子移動率。另一方面， 進器件性能，宜於將介面層的厚度減小以減低Ε Ο T ί爲一種 :解析透 接一層 何界面 洩途徑 定性和 性。如 Si〇2 膜 移動性 的效能 例中， 性。在 的結晶 板上形 晶格常 原子會 齊。於 間距的 之間形 增加介 爲了增 。在達 -15 - 200529355 (12) 到低Ε Ο T與保持高電子移動率之間有一協調處·。 提供一種製造薄結晶介面氧化矽層之方法及一種控 層厚度之方法。 於一無意限制本發明範圍的範例中，將矽先質 甲基二矽氧烷（TMDS0 )，一給先質例如四（乙 基）給（TEMAHf)，與臭氧（濃度180克/立方米 且依序地脈流到保持在〇. 5至6托，較佳者1托的 ALD室內。TMDS0、TEMAHf和臭氧的流速分別 seen。將TMDSO先質脈流到ALD室內0.2秒，接 的惰性氣體脈流，2秒的臭氧脈流和2秒的惰性氣 。然後將TEMAHf先質脈流到ALD室內0.4秒， 秒的惰性氣體脈流，2秒的臭氧脈流及2秒的惰性 流。於矽基板上形成一積層Si02/Hf02膜。於矽基 積層膜之間形成一薄結晶介面Si02層，如圖2透 顯微鏡影像中所示者。基板溫度可能影響結晶介面 度。較低的基板溫度可能導致較薄的介面層。於約 溫度下，形成小於5 A的介面層。晶圓預處理例如 後處理也可能影響介面厚度。圖3顯示出根據本發 的Si02/Hf02膜所含各成分之原子濃度。 根據本發明形成的結晶介面層有別於傳統介面 矽層。傳統介面氧化物層係經由使矽從矽基板向上 高K介電質例如氧化飴層之內面形成的。傳統介 一有變異性介電常數的轉變型介面（k-轉變），其 且應壓抑者。根據本發明某些具體實例，形成一薄 本發明 制介面 例如四 基甲胺 )分開 壓力之 爲 200 著2秒 體脈流 接著·2 氣體脈 板與該 射電子 層的厚 2 5 0 °C HF-最 明製成 二氧化 擴散到 面層爲 係不宜 的結晶 -16- 200529355 (13) 介面型氧化矽。 本發明製造介電膜的方法可用來製作半導體器件例如 MOSFETs和MOS電容器。例如，mqsfET可包括一適當 的半導體基板’ 一在該基板上方根據本發明以原子層沈積 形成的介電層’一在該介電層上方形成的電極層，及一在 該基板與介電層之間形成的結晶介面層。 雖然本發明已參照於上文詳述的較佳具體實例和實施 例予以揭示出’不過要理解者此等實施例理應視爲示範說 明性而非限制意義，且其涵蓋可由諳於此技者輕易作到的 修改與組合，該等修改和組合都包括在本發明範圍及後附 申請專利範圍的範圍之內。 [圖式簡單說明】 本發明此等與多項其他特性和優美可於閱讀下面詳細 說明配合所附圖式與後面所提供的申請專利範圍而明白， 其中： 圖1A和1B顯示出根據本發明具體實例從TEMAHf 和O3所得Hf〇2的奧杰電子能譜術（AES )圖。 圖2爲根據本發明一具體實例所製的65 A厚Hf-Sb〇 膜之斷面高解析透射電子顯微鏡（HRTEM )影像。 圖3示出根據本發明一具體實例所製Si〇2/Hf〇2膜所 含各種成分的原子濃度。 -17-

Claims (1)

1. 200529355 (1) 十、申請專利範圍 1 . 一種沈積飴系介電膜之方法，其包括使用臭氧和一 或更多種包括鉛先質的反應物進行原子層沈積之步驟。 2.如申請專利範圍第1項之方法，其中該飴先質包括 Hf ( OtBu ) 4、TDMAHf、TDEAHf、Hf ( MMP ) 4，和 TEMAHf且該鈴系介電膜包括飴氧化物。 3 .如申請專利範圍第2項之方法，其中該鉛先質爲 TEMAHf 〇 4 ·如申請專利範圍第1項之方法，其中該原子層沈積 係在低於400°C的溫度下進行的。 5. 如申請專利範圍第1項之方法，其中該一或更多種 反應物進一步包括一矽先質且該耠系介電膜包括在基板上 方的一矽酸飴層及在該矽酸給層與該基板之間的一介面矽 氧化物層。 6. 如申請專利範圍第5項之方法，其中該矽先質與給 先質係經混合且在原子層沈積中共同注射到一 ALD室。 7. 如申請專利範圍第5項之方法，其中該砂先質與給 先質係在原子層沈積中交錯且獨立地注射到一 ALD室內 〇 8. 如申請專利範圍第1項之方法，其中該一或更多反 應物和臭氧係透過一淋頭注射器注射到一 ALD室內。 9. 一種半導體器件（device)，包括： 一基板； 一在該基板上方形成的飴系介電層；和 -18- 200529355 (2) 一在該基板與該給系介電層之間形成的介電層，其中 該介面層包括二氧化層且具有結晶構造。 1 0.如申請專利範圍第9項之半導體器件，其中該給 系介電質爲非晶態者。 η.如申請專利範圍第9項之半導體器件，其中該給 系介電質包括二氧化飴。 1 2·如申請專利範圍第9項之半導體器件，其中該給 系介電質包括矽酸飴。 1 3 ·如申請專利範圍第9項之半導體器件，其中該介 電層的厚度係在約2-5埃（angstroms)的範圍之內。 1 4 .如申請專利範圍第9項之半導體器件，進一步包 括在該飴系介電層上方的一電極層。 1 5 ·如申請專利範圍第1 4項之半導體器件，其中該電 極層爲一閘電極。

   -19-