KR20210146802A - 붕소 및 갈륨을 함유한 실리콘 게르마늄 층을 증착하는 방법 - Google Patents

붕소 및 갈륨을 함유한 실리콘 게르마늄 층을 증착하는 방법 Download PDF

Info

Publication number
KR20210146802A
KR20210146802A KR1020210064731A KR20210064731A KR20210146802A KR 20210146802 A KR20210146802 A KR 20210146802A KR 1020210064731 A KR1020210064731 A KR 1020210064731A KR 20210064731 A KR20210064731 A KR 20210064731A KR 20210146802 A KR20210146802 A KR 20210146802A
Authority
KR
South Korea
Prior art keywords
precursor
boron
silicon
gallium
germanium
Prior art date
Application number
KR1020210064731A
Other languages
English (en)
Inventor
바르보사 리마 루카스 페테르센
조 마르게티스
존 톨레
라미 카자카
치 씨에
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20210146802A publication Critical patent/KR20210146802A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F5/00—Compounds containing elements of Groups 3 or 13 of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/0803—Compounds with Si-C or Si-Si linkages
    • C07F7/0805—Compounds with Si-C or Si-Si linkages comprising only Si, C or H atoms

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

보론 및 갈륨 도핑된 실리콘 저머늄층을 에피택셜 성장시키는 방법들 및 장치들. 상기 층들은, 예를 들어 전계 효과 트랜지스터들에서 p형 소오스 및/또는 드레인 영역으로 사용될 수 있다.

Description

보론 및 갈륨 함유 실리콘 저머늄층들을 증착하는 방법{Method for depositing boron and gallium containing silicon germanium layers}
본 개시는, 일반적으로 전자 소자를 형성하기에 적합한 방법 및 시스템에 관한 것이다. 보다 구체적으로, 본 개시는 재료를 증착하기 위해, 예를 들어 도핑된 반도체 재료와 같은 재료를 기판의 표면 상에 선택적으로 증착하기 위해, 사용될 수 있는 방법 및 시스템에 관한 것이다.
예를 들어, 상보성 금속 산화물 반도체(CMOS) 소자와 같은 반도체 소자의 스케일링은 집적 회로의 속도 및 밀도에 있어서 상당한 개선이 이루어졌다. 그러나, 종래의 소자 스케일링 기술은 미래의 기술 분기점에서 큰 도전에 직면해 있다.
특정 도전 과제 하나는 반도체 소자 구조의 활성 영역에 대한 컨택 저항의 감소에 관한 것이다. 또한, 많은 응용 분야에서, 도펀트를 포함한 반도체 재료(예, 고 도핑된 IV족 반도체 재료)를 선택적으로 증착하는 것이 바람직할 수 있다. 그러나, 이러한 기술은 잘 개발되지 않을 수 있다. 따라서, 도핑된 반도체 재료를 증착하기 위한 개선된 방법 및 시스템이 바람직하다.
또한, 많은 첨단 전자 소자가 견딜 수 있는 열적 부담이 제한되기 때문에, 반도체 재료를 그 어느 때보다 낮은 온도에서 증착할 필요가 특히 존재한다.
또한, 매우 낮은 컨택 저항을 갖는 컨택이 이루어질 수 있는 반도체 재료를 증착할 특별한 필요성이 존재한다. 이러한 재료를 선택적으로 증착할 수 있는 방법에 대한 특별한 필요성이 존재한다.
미국 공개 제2014120678 A1호는, 3차원 구조 용도로 상당히 도핑된 Si 함유 재료의 선택적 및 등각성 에피탁시를 위한 방법을 개시하고 있다.
이 부분에 진술된 문제점 및 해결책을 포함한 임의의 논의는, 단지 본 개시에 대한 맥락을 제공하는 목적으로만 본 개시에 포함되었다. 이러한 논의는 임의의 또는 모든 정보가 본 발명이 만들어졌거나 그렇지 않으면 선행 기술을 구성하는 시점에 알려진 것으로 간주되어서는 안된다.
본 개시의 다양한 구현예는 증착 방법, 예를 들어 선택적 증착 방법, 이러한 방법을 사용하여 형성된 구조체 및 소자, 그리고 상기 방법을 수행하고/수행하거나 상기 구조체 및/또는 소자를 형성하기 위한 장치에 관한 것이다. 본 개시의 다양한 구현예가 이전 방법과 시스템의 문제점을 해결하는 방식은 이하에서 보다 상세히 논의되면서, 일반적으로 본 개시의 다양한 구현예는 도핑된 반도체 층을 선택적으로 증착하기 위한 개선 방법을 제공한다. 도핑된 반도체 층은 비교적 낮은 컨택 저항을 나타낼 수 있다.
붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키기 위한 방법이 본원에 설명된다. 상기 방법은, 반응기 챔버 내에 단결정질 표면을 포함한 기판을 제공하는 단계를 포함한다. 상기 방법은 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 갈륨 전구체를 도입하는 단계를 추가로 포함한다. 따라서, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층이 단결정질 표면 상에서 성장된다. 실리콘 전구체는 실란, 시클로실란, 알킬실란, 및 알키닐실란으로 이루어진 목록으로부터 선택된다. 게르마늄 전구체는 저메인, 시클로저메인, 알킬저메인, 및 알키닐저메인으로 이루어진 목록으로부터 선택된다. 붕소 전구체는 보란 및 유기 보로하이드라이드로 이루어진 목록으로부터 선택된다. 유기 보로하이드라이드는 일반 조성식 RxM(BH4)3-x를 갖되, R은 H, CH3, C2H5, C6H5, 및 NH2로부터 독립적으로 선택되고, M은 갈륨, 알루미늄 및 인듐으로부터 독립적으로 선택된 IIIA족 금속이고, x는 1 내지 3의 정수이다. 갈륨 전구체는 갈륨 알킬, Ga(BH4)3, 및 GaH3으로 이루어진 목록으로부터 선택된다.
붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키기 위한 방법이 본원에 추가로 설명된다. 상기 방법은, 반응기 챔버 내에 단결정질 표면을 포함한 기판을 제공하는 단계를 포함한다. 상기 방법은 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체를 반응기 챔버 내로 도입하는 단계를 추가로 포함한다. 따라서, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층이 단결정질 표면 상에서 성장된다. 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체에는 실질적으로 염소가 없다.
일부 구현예에서, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체는 할로겐이 실질적으로 없다.
일부 구현예에서, 상기 방법은 캐리어 가스를 반응기 챔버 내로 도입하는 단계를 추가로 포함한다.
일부 구현예에서, 캐리어 가스는 염소를 함유하지 않는다.
일부 구현예에서, 캐리어 가스는 할로겐을 함유하지 않는다.
일부 구현예에서, 캐리어 가스는 수소, 불활성 가스, 및 질소로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 캐리어 가스는 헬륨, 네온, 크립톤, 아르곤 및 크세논으로 이루어진 목록으로부터 선택된 불활성 가스를 포함한다.
일부 구현예에서, 실리콘 전구체는 실란을 포함하고, 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12)으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 실리콘 전구체는 메틸실란(CH3-SiH3)을 포함한다.
일부 구현예에서, 게르마늄 전구체는 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), 또는 저밀실란(H3Ge-SiH3)으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 제1 전구체는 갈륨 알킬이다.
일부 구현예에서, 갈륨 전구체는 트리메틸갈륨(TMG), 트리에틸갈륨(TEG), 트리터셔리부틸갈륨(TTBGa), Ga(BH4)3, GaH3로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 붕소 전구체는 보란을 포함한다.
일부 구현예에서, 붕소 전구체는 디보란(B2H6)을 포함한다.
일부 구현예에서, 기판은 제1 표면과 제2 표면을 포함한다. 상기 제1 표면은 단결정질 표면이다. 상기 제2 표면은 유전체 표면이다. 그 다음, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 제1 표면 상에 선택적으로 에피택셜 성장시킨다.
일부 구현예에서, 상기 방법은 하나 이상의 캡 층 전구체를 반응기 챔버 내로 도입하는 단계를 추가로 포함한다. 따라서, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층 위에 놓이는 에피택셜 캡 층이 형성된다. 그 후, 에칭 가스가 반응기 챔버 내로 도입될 수 있다. 따라서, 에피택셜 캡 층이 에칭된다.
일부 구현예에서, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 갈륨 전구체, 및 캐리어 가스를 반응기 챔버 내로 도입하는 단계; 하나 이상의 캡 층 전구체를 반응기 챔버 내로 도입하는 단계; 및 에칭 가스를 반응기 챔버 내로 도입하는 단계는, 제1 표면 상의 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층이 소정의 두께에 도달할 때까지 반복된다.
일부 구현예에서, 하나 이상의 캡 층 전구체는 실리콘 전구체 및 붕소 전구체를 포함하고, 캡 층은 실리콘 및 붕소를 포함한다.
일부 구현예에서, 에칭 가스는 할로겐을 포함한다.
일부 구현예에서, 에칭 가스는 HCl, Cl2, 및 HBr으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 제2 표면은 실리콘 산화물 표면, 실리콘 질화물 표면, 실리콘 옥시카바이드 표면, 실리콘 옥시나이트라이드 표면, 하프늄 산화물 표면, 지르코늄 산화물 표면, 및 알루미늄 산화물 표면으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 반응기 챔버는 적어도 300°C 내지 최대 600°C의 온도로 유지된다.
일부 구현예에서, 반응기 챔버는 적어도 10 토르 내지 최대 150 토르의 압력에서 유지된다.
일부 구현예에서, 실리콘 전구체는 실란이고, 게르마늄 전구체는 저메인이고, 붕소 전구체는 보란이고, 갈륨 전구체는 갈륨 알킬이다.
일부 구현예에서, 실리콘 전구체는 SiH4이고, 게르마늄 전구체는 GeH4이고, 붕소 전구체는 B2H6이고, 갈륨 전구체는 (CH3CH2)3Ga이다.
일부 구현예에서, 단결정질 표면은 단결정질 실리콘 표면을 포함한다.
일부 구현예에서, 단결정질 표면은 단결정질 실리콘 게르마늄 표면을 포함한다.
일부 구현예에서, 단결정질 실리콘 게르마늄 표면은 붕소 도핑된 실리콘 게르마늄 표면을 포함한다.
일부 구현예에서, 단결정질 실리콘 게르마늄 표면은 붕소 및 갈륨 도핑된 실리콘 게르마늄 표면을 포함한다.
하나 이상의 반응 챔버, 가스 주입 시스템, 및 시스템으로 하여금 본원에 설명된 바와 같은 방법을 수행시키도록 구성된 제어기를 포함한 시스템이, 본원에 추가로 제공된다.
붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 소스 및/또는 드레인 컨택으로서 포함하는 전계 효과 트랜지스터가 본원에 추가로 제공된다. 붕소 및 갈륨 도핑된 실리콘 게르마늄 층은 본원에 설명된 방법에 의해 증착된다.
본 개시의 추가적인 예에 따라, 본원에 설명된 방법을 수행하고/수행하거나 구조체, 소자, 또는 이들 중 일부를 형성하기 위한 시스템이 개시된다.
이들 및 다른 구현예는 첨부된 도면을 참조하는 특정 구현예의 다음 상세한 설명으로부터 당업자에게 쉽게 분명해질 것이다. 본 발명은 개시된 임의의 특정 구현예에 한정되지 않는다.
다음의 예시적인 도면과 연관하여 고려되는 경우에 발명의 상세한 설명 및 청구범위를 참조함으로써, 본 개시의 구현예에 대해 더욱 완전한 이해를 얻을 수 있다.
도 1은 본 개시의 예시적 구현예에 따른 방법을 나타낸다.
도 2는, 본 개시의 예시적 구현예에 따라 붕소 및 갈륨 도핑된 실리콘 게르마늄 층이 증착될 수 있는 기판(200)을 나타낸다.
도 3은, 본 개시의 예시적 추가 구현예에 따른 시스템(300)을 나타낸다.
도 4의 패널 A는 본원에 개시된 방법에 의해 증착된 층의 X-선 반사율(XRR) 측정을 나타낸다.
도 4의 패널 B는 본원에 개시된 방법에 의해 증착된 층의 X-선 회절(XRD) 패턴을 나타낸다.
도 5는, 실리콘 산화물 대비 실리콘 질화물에 대한 핵생성 지연의 존재를 나타내고, 단결정질 실리콘에 비해 실리콘 질화물 상에서의 성장에 대한 더 낮은 성장 속도를 보여준다.
도 6은, 실리콘 질화물 및 실리콘 산화물에 대한 단결정질 실리콘 상에서 갈륨 및 붕소 도핑된 실리콘 게르마늄의 선택적 성장을 보여준다.
도면 전반에 걸쳐, 다음 번호가 사용된다: 100 - 방법; 102 - 기판 제공 단계; 104 - 증착 단계; 105 - 캡 단계; 108 - 에칭 단계; 110 - 증착 단계(104, 및 105) 및 에칭 단계(108)의 순환 루프/반복; 112 - 방법 종료; 200 - 기판; 202 - 단결정질 재료; 204 - 비단결정질 재료; 206 - 제1 영역; 208 - 제2 영역; 210 - 단결정질 표면; 212 - 비단결정질 표면; 300 - 시스템; 302 - 기판 핸들링 시스템; 304 - 반응 챔버; 306 - 주입 시스템; 308 - 벽; 310 - 제1 가스 공급원; 311 - 제2 가스 공급원; 312 - 제3 가스 공급원; 314 - 제4 가스 공급원; 316 - 제5 가스 공급원; 318 - 라인; 320 - 라인; 321 - 라인; 322 - 라인; 324 - 라인; 326 - 배기원; 328 - 제어기; 610 - 붕소 및 갈륨 도핑된 실리콘 게르마늄; 620 - 단결정질 실리콘; 630 - 실리콘 산화물; 640 - 실리콘 질화물.
도면의 요소는 간략하고 명료하게 도시되어 있으며, 반드시 축적대로 도시되지 않았음을 이해할 것이다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
아래에 제공된 방법, 구조체, 소자 및 시스템의 예시적인 구현예의 설명은 단지 예시적인 것이고, 예시의 목적으로만 의도된 것이며, 다음의 설명은 본 개시의 범주 또는 청구 범위를 제한하고자 함이 아니다. 또한, 특징부를 기술한 다수 구현예를 인용하는 것이 추가적인 특징부를 갖는 다른 구현예 또는 명시된 특징부의 다른 조합을 포함한 다른 구현예를 배제하고자 함이 아니다. 예를 들어, 다양한 구현예가 예시적인 구현예로서 제시되고, 종속된 청구범위에 인용될 수 있다. 달리 언급되지 않는 한, 예시적인 구현예 또는 이의 구성 요소는 조합될 수 있거나 서로 분리되어 적용될 수 있다.
이하에서 더욱 상세히 설명되는 바와 같이, 본 개시의 다양한 구현예는 붕소 및 갈륨 도핑된 실리콘 게르마늄을 기판의 표면 상에 증착하는 방법을 제공한다. 예시적인 방법은, 예를 들어 비교적 높은 이동도, 비교적 낮은 컨택 저항을 나타내며 증착된 층의 구조 및 조성을 유지하는, 반도체 소자의 소스 및/또는 드레인 부위를 형성하기 위해 사용될 수 있다. 특히, 층은 n-채널 MOSFET에서 p형 소스 및/또는 드레인 영역으로서 사용될 수 있다. 이들 층이 사용될 수 있는 예시적인 MOSFET는 FinFET 및 GAA(게이트-올-어라운드) FET를 포함한다. 또한, 본 층은 감소된 채널링 효과로 인해 얕은 접합부의 형성에 특히 유용하다. 일부 구현예에서, 본 방법은 붕소 및 갈륨 도핑된 실리콘 게르마늄을 선택적으로 증착하는 단계를 포함한다.
본 개시에서, "가스"는 정상 온도 및 압력(NTP)에서 가스, 증기화된 고체 및/또는 증기화된 액체인 재료를 포함할 수 있으며, 맥락에 따라 단일 가스 또는 가스 혼합물로 구성될 수 있다. 공정 가스 이외의 가스, 즉 가스 분배 어셈블리, 다중 포트 주입 시스템, 다른 가스 분배 장치 등을 통과하지 않고 유입되는 가스는, 예를 들어 반응 공간을 밀폐하기 위해 사용될 수 있고, 불활성 가스와 같은 밀폐 가스를 포함할 수 있다. 일부 경우에서, 용어 "전구체"는 다른 화합물을 생성하는 화학 반응에 참여하는 화합물, 및 특히 막 매트릭스 또는 막의 메인 골격을 구성하는 화합물을 지칭할 수 있으며; 용어 "반응물"은 용어 전구체와 상호 교환적으로 사용될 수 있다.
본원에서 사용되는 바와 같이, 용어 "기판"은, 형성하기 위해 사용될 수 있는, 또는 그 위에 소자, 회로, 또는 막이 형성될 수 있는, 임의의 하부 재료 또는 재료들을 지칭할 수 있다. 이하에서 더욱 상세히 설명되는 바와 같이, 기판의 표면은 두 개 이상의 영역을 포함할 수 있으며, 여기서 두 개 이상의 영역 각각은 상이한 재료를 포함한다.
본원에서 사용되는 바와 같이, 용어 "에피택셜 층"은 아래에 놓인 실질적으로 단결정질인 기판 또는 층 위의 실질적으로 단결정질인 층을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "화학 기상 증착"은 원하는 증착을 생성시키기 위해 기판의 표면 상에서 반응 및/또는 분해되는 하나 이상의 휘발성 전구체에 기판이 노출되는 임의의 공정을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "막" 및/또는 "층"은 본원에 개시된 방법에 의해 증착된 재료와 같이 임의의 연속적인 또는 비연속적인 구조체 및 재료를 지칭할 수 있다. 예를 들어, 막 및/또는 층은 이차원 재료, 삼차원 재료, 나노입자 또는 심지어는 부분 또는 전체 분자층 또는 부분 또는 전체 원자층 또는 원자 및/또는 분자 클러스터를 포함할 수 있다. 막 또는 층은 핀홀을 갖는 재료 또는 층을 포함할 수 있고, 이는 적어도 부분적으로 연속적일 수 있다. 대안적으로, 막 또는 층은 완전히 단리된 섬으로 구성될 수 있다.
또한, 본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 지시된 변수의 임의의 값은 ("약"으로 표시되는지의 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 평균, 중간, 대표, 다수 등을 지칭할 수 있다. 또한, 본 개시에서, 용어 "포함한", "의해 구성되는", 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는", 또는 "이루어지는"을 독립적으로 지칭한다. 조성물, 방법, 장치 등이 특정 특징부를 포함한다고 언급되는 경우에, 이는 그 특징부가 이러한 특징부를 포함한다는 것을 의미하고, 이들이 청구범위를 작동 불가능하게 하지 않는 한, 다른 특징부의 존재를 반드시 배제하지 않는다는 것을 이해해야 한다. 그럼에도 불구하고, "포함한다"라는 표현은 "~로 이루어진다"라는 의미, 즉 문제의 조성물, 방법, 장치 등이 단지 나열된 특징부, 구성 요소, 및/또는 단계만을 포함하고, 임의의 다른 특징부, 구성 요소, 단계 등을 포함하지 않는 경우를 포함한다.
본 개시에서, 임의의 정의된 의미는 일부 구현예에서 보통이고 관습적인 의미를 반드시 배제하는 것은 아니다.
본원에서 사용되는 바와 같이, 용어 "캐리어 가스"는 하나 이상의 전구체와 함께 반응기 챔버에 제공되는 가스를 지칭할 수 있다. 예를 들어, 캐리어 가스는 본원에서 사용되는 하나 이상의 전구체와 함께 반응기 챔버에 제공될 수 있다. 예시적인 캐리어 가스는 N2, H2, 및 불활성 가스, 예컨대 He, Ne, Kr, Ar, 및 Xe을 포함한다.
캐리어 가스와 대조적으로, 퍼지 가스는 개별적으로, 즉 하나 이상의 전구체와 함께 제공되지 않고 반응기 챔버에 제공될 수 있다. 그럼에도 불구하고, 캐리어 가스로서 일반적으로 사용되는 가스는, 동일한 공정 내에서도 퍼지 가스로서 사용될 수 있다. 예를 들어, 주기적 증착-에칭 공정에서, 캐리어 가스로서 사용된 N2는 증착 펄스 동안에 하나 이상의 전구체와 함께 제공될 수 있고, 퍼지 가스로서 사용된 N2는 증착 및 에칭 펄스를 분리하기 위해 사용될 수 있다. 따라서, 가스가 반응기 챔버에 제공되는 방식은, 특정 맥락에서 퍼지 가스 또는 캐리어 가스로서 작용하는지 여부를 결정한다. 따라서, 본원에서 사용되는 바와 같이, 용어 "퍼지"는 서로 반응하는 가스의 두 펄스 사이에서 불활성 또는 실질적으로 불활성인 가스가 반응기 챔버에 제공되는 절차를 지칭할 수 있다. 예를 들어, 퍼지, 또는 예를 들어 질소 가스를 이용한 퍼지는 전구체 펄스와 반응물 펄스 사이에 제공될 수 있어서, 전구체와 반응물 사이의 기상 상호 작용을 피하거나 적어도 최소화할 수 있다. 퍼지는 시간 또는 공간, 또는 둘 모두에 영향을 미칠 수 있음을 이해해야 한다. 예를 들어, 시간적 퍼지의 경우, 퍼지 단계는, 예를 들어 반응기 챔버에 제1 전구체를 제공하는 단계, 반응기 챔버에 퍼지 가스를 제공하는 단계, 및 반응기 챔버에 제2 전구체를 제공하는 단계의 시간적 순서로 사용될 수 있으며, 여기서 층이 증착되는 기판은 이동하지 않는다. 예를 들어, 공간적 퍼지의 경우, 퍼지 단계는 다음과 같은 형태: 기판을, 제1 전구체가 연속적으로 공급되는 제1 위치로부터 퍼지 가스 커튼을 통해 제2 전구체가 연속적으로 공급되는 제2 위치로 이동시키는 단계를 취할 수 있다.
이하에서 더욱 상세히 설명되는 바와 같이, 본원에 설명된 예시적인 방법의 다양한 단계는, 예를 들어 동일한 클러스터 툴의 동일한 반응 챔버에서 또는 상이한 반응 챔버에서 수행될 수 있다.
본 개시는 붕소 및 갈륨 도핑된 실리콘 게르마늄의 에피택셜 증착에 관한 것이다. 현재 개시된 방법 및 소자는 저온에서 낮은 저항을 갖는 층의 선택적 또는 비선택적 증착을 허용한다. 층은, 예를 들어 전계 효과 트랜지스터에서 p형 소스 및/또는 드레인 영역으로서 사용될 수 있다.
따라서, 본 명세서에 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키기 위한 방법이 설명된다. 상기 방법은, 기판을 반응 챔버에 제공하는 단계를 포함한다. 기판은 단결정질 재료를 포함한다. 즉, 기판은 단결정질 표면을 포함한다. 유리하게는, 기판은 단결정질 실리콘 표면을 포함한다. 추가적으로 또는 대안적으로, 기판은 단결정질 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 기판은 붕소 도핑된 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 기판은 붕소 및 갈륨 도핑된 실리콘 게르마늄 표면을 포함할 수 있다.
상기 방법은 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체를 반응 챔버 내로 도입하는 단계를 추가로 포함한다. 따라서, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층은 기판의 표면 상에서 에피택셜 성장된다.
일부 구현예에서, 붕소 전구체, 갈륨 전구체, 실리콘 전구체, 및 게르마늄 전구체는 반응 챔버에 연속적으로 제공된다. 대안적으로, 층은 주기적 증착 공정에 의해 형성될 수 있다. 따라서, 일부 구현예에서, 붕소 전구체, 갈륨 전구체, 실리콘 전구체, 및 게르마늄 전구체는 반응기 챔버에 순차적으로 제공된다. 대안적으로, 붕소 전구체, 갈륨 전구체, 실리콘 전구체, 및 게르마늄 전구체로부터 선택된 임의의 2개의 전구체가 조합된 전구체 펄스로 반응 챔버에 동시에 제공될 수 있는 반면, 나머지 전구체는 별도의 전구체로 반응기 챔버에 제공된다. 대안적으로, 붕소 전구체, 갈륨 전구체, 실리콘 전구체, 및 게르마늄 전구체로부터 선택된 임의의 3개의 전구체가 전구체 펄스 조합으로 반응 챔버에 동시에 제공될 수 있는 반면에, 나머지 전구체는 별도의 전구체로 반응기 챔버에 제공된다. 일부 구현예에서, 하나 이상의 전구체는 반응 챔버에 연속 제공되고, 나머지 반응물은 반응기 챔버에 펄스로 제공된다. 선택적으로, 임의의 또는 모든 상기 언급한 전구체 펄스는 퍼지 단계에 의해 분리된다.
본 방법은, 임의의 적합한 사전 세정 후에 수행될 수 있음을 이해해야 한다. 가능한 사전 세정 하나는, H-종결된 실리콘 표면을 생성하는 플라즈마 세정이다. 가능한 사전 세정의 다른 하나는 습식 화학물질을 사용한다. 예를 들어, 다음 시퀀스가 사용될 수 있다: NH4OH, H2O2, 및 H2O로 이루어진 혼합물 중의 표면 산화; 이어서 헹굼; 이어서 HF 침지; 이어서 헹굼. 적절한 HF 침지는, 예를 들어 적어도 0.1 부피% 내지 최대 1.5 부피%의 HF 수용액으로 이루어진 혼합물에의 침지를 포함한다. 추가적으로 또는 대안적으로, 기상 사전 세척이 사용될 수 있다.
일부 구현예에서, 상기 방법은 캐리어 가스를 반응기 챔버 내로 도입하는 단계를 추가로 포함한다. 이는, 예를 들어 사용된 전구체를 휘발시키기 어려운 경우에 특히 유용할 수 있으며, 이 경우 캐리어 가스는 전구체를 반응 챔버로 가져오는 데 도움을 줄 수 있다.
일부 구현예에서, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체는 염소가 실질적으로 없다. 일부 구현예에서, 이들은 염소를 함유하지 않는다. 즉, 일부 구현예에서, 전구체 중 어느 것도 염소를 함유하지 않는다.
일부 구현예에서, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체는 할로겐이 실질적으로 없다. 일부 구현예에서, 이들은 임의의 할로겐을 함유하지 않는다. 즉, 일부 구현예에서, 전구체 중 어느 것도 할로겐을 함유하지 않는다.
본 발명이 임의의 특정 이론 또는 작동 방식에 구속되지 않는 한, 염소가 없거나 할로겐이 없는 전구체의 사용은 에피택셜 성장 동안에 우선적으로 갈륨을 에칭하는 것을 방지하는 것으로 여겨진다. 따라서, 최종 실리콘 게르마늄 층 내의 총 도펀트 농도(즉, 갈륨 농도 + 붕소 농도의 총합)는 염소 또는 할로겐 함유 전구체를 사용하는 공정과 비교하여 증가될 수 있다.
캐리어 가스가 사용되는 경우에, 캐리어 가스는 바람직하게는 실질적으로 염소가 없고/없거나 실질적으로 할로겐이 없는 것으로 이해될 것이다. 또한, 다른 가스가 전술한 전구체 및 캐리어 가스와 별도로 반응기 내로 도입되는 경우에, 이들 추가 가스는 바람직하게는 임의의 염소 및/또는 할로겐을 포함하지 않는다.
일부 구현예에서, 실리콘 전구체는 실란, 시클로실란, 알킬실란, 및 알키닐실란으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 실리콘 전구체는 실란을 포함하고, 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12)으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 실리콘 전구체는 메틸실란(CH3-SiH3)을 포함한다.
일부 구현예에서, 게르마늄 전구체는 저메인, 시클로저메인, 알킬저메인, 및 알키닐저메인으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 게르마늄 전구체는 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), 및 저밀실란(H3Ge-SiH3)으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 붕소 전구체는 보란 및 유기 보로하이드라이드로 이루어진 목록으로부터 선택되고, 유기 보로하이드라이드는 일반 조성식 RxM(BH4)3-x를 가지며, 여기서 R은 H, CH3, C2H5, C6H5, 및 NH2로부터 독립적으로 선택되고, M은 갈륨, 알루미늄 및 인듐으로부터 독립적으로 선택된 IIIA족 금속이고, x는 1 내지 3의 정수이다.
일부 구현예에서, 붕소 전구체는 보란을 포함한다.
일부 구현예에서, 붕소 전구체는 디보란(B2H6)을 포함한다.
일부 구현예에서, 갈륨 전구체는 갈륨 알킬, Ga(BH4)3, 및 GaH3으로 이루어진 목록으로부터 선택된다.
일부 구현예에서, 갈륨 전구체는 갈륨 알킬을 포함한다. 적합한 갈륨 알킬은 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), 및 트리터셔리부틸갈륨(TTBGa)을 포함한다.
일부 구현예에서, 갈륨 전구체는 Ga(BH4)3을 포함한다.
일부 구현예에서, 제1 전구체는 GaH3이다.
일부 구현예에서, 캐리어 가스는 수소, 불활성 가스, 및 질소로 이루어진 목록으로부터 선택된다. 일부 구현예에서, 불활성 가스는 헬륨을 포함한다. 일부 구현예에서, 불활성 가스는 크립톤을 포함한다. 일부 구현예에서, 불활성 가스는 네온을 포함한다. 일부 구현예에서, 불활성 가스는 아르곤을 포함한다. 일부 구현예에서, 불활성 가스는 크세논을 포함한다. 일부 구현예에서, N2는 캐리어 가스로서 사용된다.
일부 구현예에서, 캐리어 가스는 적어도 100 sccm 내지 최대 30000 sccm, 또는 적어도 200 sccm 내지 최대 20000 sccm, 또는 적어도 300 sccm 내지 최대 10000 sccm, 또는 적어도 500 sccm 내지 최대 5000 sccm, 또는 적어도 750 내지 최대 2500 sccm, 또는 적어도 10000 sccm 내지 최대 20000 sccm, 또는 15000 sccm의 유량으로 반응기 챔버에 제공된다.
일부 구현예에서, 실리콘 전구체는 실란이고, 게르마늄 전구체는 저메인이고, 붕소 전구체는 보란이고, 갈륨 전구체는 갈륨 알킬이다. 일부 구현예에서, 실리콘 전구체는 SiH4이고, 게르마늄 전구체는 GeH4이고, 붕소 전구체는 B2H6이고, 갈륨 전구체는 (CH3CH2)3Ga이다.
일부 구현예에서, 실리콘 전구체는 SiH4이다. SiH4는 100% SiH4로서 반응기 챔버에 제공될 수 있다. 대안적으로, SiH4는, 예를 들어 H2에서, 예를 들어 적어도 1.0 내지 최대 2.0 부피%, 적어도 2.0 부피% 내지 최대 5.0 부피%, 적어도 5.0 부피% 내지 최대 10.0 부피%, 적어도 10.0 부피% 내지 최대 20.0 부피%, 적어도 20.0 부피% 내지 최대 50.0 부피%, 또는 적어도 50.0 부피% 내지 99.9 부피%의 H2 중의 SiH4로 희석될 수 있다.
일부 구현예에서, 게르마늄 전구체는 GeH4가 아니다. GeH4는 100% SiH4로서 반응기 챔버에 제공될 수 있다. 대안적으로, GeH4는, 예를 들어 H2에서 희석될 수 있다. 예를 들어, H2 중의 GeH4는, 예를 들어 적어도 1.0 내지 최대 2.0 부피%, 적어도 2.0 부피% 내지 최대 5.0 부피%, 적어도 3.0 부피% 내지 최대 7.0 부피%, 적어도 5.0 부피% 내지 최대 10.0 부피%, 적어도 10.0 부피% 내지 최대 20.0 부피%, 또는 적어도 20.0 부피% 내지 50.0 부피%, 또는 적어도 50.0 부피% 내지 99.9 부피%의 H2 중의 GeH4 농도로 희석될 수 있다.
일부 구현예에서, 붕소 전구체는 디보란이고, 디보란은 캐리어 가스로서 H2와 함께 반응기 챔버에 제공된다. 일부 구현예에서, 0.1 부피% 내지 10.0 부피%, 또는 0.2 부피% 내지 5.0 부피%, 또는 0.4 부피% 내지 2.5 부피%, 또는 0.6 부피% 내지 1.5 부피%, 또는 0.8 부피% 내지 1.2 부피%의 H2 중의 디보란 혼합물이 사용될 수 있다.
일부 구현예에서, 갈륨 전구체는 (CH3CH2)3Ga이다. (CH3CH2)3Ga는, 즉 100 부피%의 (CH3CH2)3 농도로 반응기 챔버에 순전히 제공될 수 있다. 대안적으로, (CH3CH2)3Ga는 캐리어 가스와 함께 희석된 형태로 제공될 수 있다.
일부 구현예에서, 100 부피%의 SiH4는 적어도 20 내지 최대 100 sccm의 유량으로 반응기 챔버에 제공된다. 일부 구현예에서, 적어도 3.0 내지 최대 7.0 부피%의 H2 중의 GeH4는 적어도 200 sccm 내지 최대 400 sccm의 유량으로 반응기 챔버에 인가된다. 일부 구현예에서, 적어도 0.5 내지 최대 2.0 부피%의 H2 중의 B2H6는 적어도 2.0 내지 최대 12.0 sccm의 유량으로 반응기 챔버에 제공된다. 일부 구현예에서, 100 부피%의 (CH3CH2)3Ga는 적어도 1.0 sccm 내지 최대 5.0 sccm의 유량으로 반응기 챔버에 제공된다.
본 방법은 소정의 선택성 윈도우 내에서 붕소 및 갈륨 도핑된 실리콘 게르마늄 층의 내인성 선택적 성장을 허용할 수 있다. 즉, 본 방법은 기판의 일 부분(예, 단결정질 실리콘 표면) 상에서 붕소 및 갈륨 도핑된 실리콘 게르마늄을 선택적으로 성장시키는 데 사용될 수 있는 반면에, 그 기판의 다른 부분(예, 실리콘 산화물 표면) 상에서는 성장이 일어나지 않거나 실질적으로 일어나지 않는다. 선택도 윈도우는, 층이 기판의 하나 이상의 다른 부분 상에서가 아니라 기판의 일 부분 상에서만 단독으로 또는 실질적으로 단독 성장될 수 있는, 성장 층의 두께 범위이다. 예시적인 선택도 윈도우는 20 nm, 10 nm, 8 nm, 6 nm, 5 nm, 4 nm, 3 nm, 2 nm, 및 1 nm이다.
선택적 성장을 가능하게 하는 일 구현예에서, 기판은 제1 표면 및 제2 표면을 포함한다. 제1 표면은 단결정질 표면, 예를 들어 단결정질 실리콘 표면 또는 단결정질 실리콘 게르마늄 표면이다. 추가적으로 또는 대안적으로, 기판은 단결정질 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 기판은 붕소 도핑된 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 기판은 붕소 및 갈륨 도핑된 실리콘 게르마늄 표면을 포함할 수 있다. 실리콘 표면은 바람직하게는 수소 종결부를 갖는다. 제1 표면은 도핑된 층, 예를 들어 붕소 도핑된 실리콘 층의 표면일 수 있다. 대안적으로, 제1 표면은 도핑되지 않은 층의 표면일 수 있다. 제2 표면은 유전체 표면이고, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층은 제1 표면 상에서 선택적으로 에피택셜 성장된다. 즉, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층은 제1 표면 상에서 성장되고, 제2 표면 상에서 성장되지 않거나, 실질적으로 성장되지 않는다. 본 발명이 임의의 이론 또는 작동 모드에 의해 제한되지 않는다면, 이러한 선택도는 제1 표면에 비해 제2 표면 상에서 핵생성 지연을 통해 얻어질 수 있음을 이해해야 한다.
일부 구현예에서, 제2 표면은 실리콘 산화물 표면, 실리콘 질화물 표면, 실리콘 옥시카바이드 표면, 실리콘 옥시나이트라이드 표면, 하프늄 산화물 표면, 지르코늄 산화물 표면, 및 알루미늄 산화물 표면으로 이루어진 목록으로부터 선택된다. 일부 구현예에서, 제2 표면 상에 노출된 재료는, 예를 들어 산화물, 질화물, 옥시나이트라이드, 옥시카바이드, 옥시카바이드 나이트라이드 등의 유전체 재료, 예컨대 실리콘 질화물, 실리콘 산화물(SiO2), 실리콘 탄화물 및 이들의 혼합물, 예컨대 SiOC, SiOCN, SiON을 포함할 수 있다. 일부 구현예에서, 제2 영역은 실리콘 산화물 표면을 갖는다. 즉, 일부 구현예에서, 제2 재료는 실리콘 산화물(SiO2)로 구성된다.
붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층을 선택적으로 성장시킬 수 있는 일부 구현예에서, 상기 방법은 반응기 챔버 내에 기판을 제공하는 단계를 포함한다. 기판은, 제1 재료를 포함한 제1 영역, 제2 재료를 포함한 제2 영역을 포함한다. 상기 제1 영역은 단결정질 실리콘 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 제1 영역은 단결정질 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 제1 영역은 붕소 도핑된 단결정질 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 제1 영역은 붕소 및 갈륨 도핑된 단결정질 실리콘 게르마늄 표면을 포함할 수 있다.
상기 방법은, 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층을 제1 영역의 표면 상에 선택적으로 성장시키는 단계를 포함한다. 이러한 방법은 비교적 얇아서, 즉 소정의 선택도 윈도우 내의 두께로, 에치 백 없이 에피택셜 실리콘 게르마늄 층을 성장시킬 수 있다. 예시적인 선택도 윈도우는 5 nm, 10 nm, 15 nm, 또는 20 nm를 포함한다.
선택도 윈도우보다 높은 두께를 갖는 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 선택적으로 성장시키는 것이 바람직한 경우에, 캡-앤-에칭 접근법이 사용될 수 있다. 이는, 예를 들어, 하나 이상의 캡층 전구체를 반응기 챔버 내로 도입하고 이에 의해 붕소 및 갈륨 도핑된 실리콘 게르마늄 층 위에 에피택셜 캡 층을 형성한 다음, 에칭 가스를 반응기 챔버 내로 도입하고 이에 의해 에피택셜 캡 층을 에칭함으로써, 수행될 수 있다. 적절한 에칭 가스는 할로겐 함유 화합물을 포함한다. 예시적인 할로겐은 불소, 염소, 브롬 및 요오드를 포함한다. 일부 구현예에서, 에칭 가스는 염소를 포함한다. 예시적인 염소 함유 에칭 가스는 HCl 및 Cl2를 포함한다. 예시적인 브롬 함유 에칭 가스는 HBr을 포함한다. 적절한 캡-앤-에칭 접근법은, 예를 들어 미국 가출원 제62/930,752호에 설명되어 있고, 그 전체가 본원에 참조로서 통합된다.
본 발명이 임의의 이론 또는 특정 작동 모드에 의해 제한되지 않는다면, 제1 표면 상에서 붕소 및 갈륨 도핑된 실리콘 게르마늄의 에피택셜 성장 동안에, 캡 층으로 덮인 붕소 및 갈륨 도핑된 실리콘 게르마늄의 기생 핵이 제2 표면 상에도 형성될 수 있는 것으로 여겨진다. 반응기 챔버 내로 에칭 가스를 도입하면, 제1 영역에서 캡 층만을 에칭하면서 제2 영역에서 핵을 완전히 또는 실질적으로 완전히 에칭한다.
일부 구현예에서, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 증착하는 단계 및 캡 층 증착 단계는 퍼지 단계에 의해 분리된다.
전술한 캡-앤-에칭 접근법은, 임의의 원하는 두께의 층을 에피택셜 성장시키기 위해 반복될 수 있다. 따라서 일부 구현예에서, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 갈륨 전구체, 및 캐리어 가스를 반응기 챔버 내로 도입하는 단계; 하나 이상의 캡 층 전구체를 반응기 챔버 내로 도입하는 단계; 및 에칭 가스를 반응기 챔버 내로 도입하는 단계는, 제1 표면 상의 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층이 소정의 두께에 도달할 때까지 반복된다. 선택적으로, 이들 단계는 퍼지 단계에 의해 분리된다.
즉, 일부 구현예에서, 증착 단계, 캡 형성 단계, 및 에칭 단계의 시퀀스는, 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층의 소정의 두께가 제1 영역 위에 형성될 때까지 원하는 대로 반복된다. 예를 들어, 증착 단계 및 에칭 단계는 적어도 1회 내지 최대 1000회, 적어도 2회 내지 최대 100회, 적어도 2회 내지 최대 50회, 적어도 2회 내지 최대 30회, 적어도 2회 내지 최대 20회, 또는 적어도 5회 내지 최대 15회, 또는 적어도 8회 내지 최대 12회 반복될 수 있다.
일부 구현예에서, 하나 이상의 캡 층 전구체는 실리콘 전구체 및 붕소 전구체를 포함하고, 캡 층은 실리콘 및 붕소를 포함한다. 예를 들어, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층의 성장 맥락에서 전술한 실리콘 전구체 및 붕소 전구체가 캡 층의 실리콘 및 붕소 전구체로서 사용될 수 있다.
즉, 선택적 성장은 다음의 서브 단계(i., ii., 및 iii)의 시퀀스를 주기적으로 수행하여 달성될 수 있다. 단계(i.)는, 실란, 저메인, 디보란, 트리에틸갈륨, 및 캐리어 가스를 반응기 챔버 내로 도입함으로써, 단결정질 표면 상에서 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키고 제2 표면 상에서 붕소 및 갈륨 도핑된 비정질 및/또는 다결정질 실리콘 게르마늄 층을 성장시키는 단계를 포함한다. 단계(ii.)는 본원에 설명된 바와 같이 캡핑 층을 성장시키는 단계를 포함한다. 단계(iii.)는, 에천트를 반응기 챔버 내로 도입함으로써, 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층을 에칭하고 제2 표면 상에서 붕소 및 갈륨 도핑된 비정질 및/또는 다결정질 실리콘 게르마늄 층을 에칭하는 단계를 포함한다. 그 다음 단결정질 표면 상에 인 도핑된 에피택셜 실리콘 층이 소정의 두께에 도달할 때까지 서브 단계(i., ii., 및 iii)의 시퀀스는 반복된다. 임의로, 단계(i., ii., 및 iii.) 중 임의 단계 또는 모든 단계는 퍼지 단계에 의해 분리될 수 있다.
에칭 단계(iii)는, 증착 단계(i) 및 캡 형성 단계(ii) 동안에 사용된, 동일한 반응 챔버에서 수행될 수 있다. 대안적으로, 에칭 단계는 다른 반응 챔버, 예컨대 증착 단계 동안 사용된 반응 챔버와 동일한 클러스터 툴에서의 다른 반응 챔버에서 수행될 수 있다. 에칭 단계 동안에 유지되는 압력 및/또는 온도는, 증착 단계와 연결되어 전술한 압력 및/또는 온도와 동일하거나 유사할 수 있다.
본 발명이 임의의 이론 또는 특정 작동 모드에 구속되지 않는다면, 선택도는 다음 메커니즘 중 어느 하나 또는 조합을 통해 획득될 수 있음을 이해해야 한다: 1) 비정질 붕소 및 갈륨 도핑된 실리콘 게르마늄은, 제1 영역에서의 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄보다 제2 영역에서 더 느린 속도로 성장하며, 2) 제2 표면 상에서 비정질 붕소 및 갈륨 도핑된 실리콘 게르마늄의 성장은, 제1 영역에서의 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄과 비교하면 성장 지연을 나타내고/나타내거나, 3) 제2 영역에서의 비정질 붕소 및 갈륨 도핑된 실리콘 게르마늄은, 제1 영역에서의 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄보다 더 빠른 속도로 에칭된다. 따라서, 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층은 제1 영역에서 성장될 수 있는 반면에, 제2 영역에서는 증착이 발생하지 않는다. 즉, 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 막은 제1 영역의 제1 표면 상에서 성장되는 반면에, 증착 이후에 제2 영역의 제2 표면 상에 붕소 및 갈륨 도핑된 비정질 실리콘 게르마늄의 양은 실질적으로 남지 않거나 전혀 남지 않는다. 본 발명이 임의의 이론 또는 특정 작동 모드에 구속되지 않는다면, 핵생성 지연(즉, 메커니즘 2)은 본원에 설명된 방법에서 선택도를 얻는 데 주요한 역할을 하는 것으로 여겨진다.
일부 구현예에서, 에천트는 할로겐 원소를 포함한다. 일부 구현예에서, 에천트는 HCl을 포함한다. 일부 구현예에서, 에천트는 염소를 포함한다. 즉, 일부 구현예에서, Cl2는 에천트로서 사용된다. 일부 구현예에서, Cl2는 에칭 사이클 동안에 적어도 5.0 sccm 내지 최대 100.0 sccm, 또는 적어도 10.0 sccm 내지 최대 50.0 sccm, 또는 적어도 15.0 sccm 내지 최대 40.0 sccm, 또는 적어도 20.0 sccm 내지 최대 30.0 sccm의 유량으로 반응 챔버에 제공된다.
일부 구현예에서, 에칭 사이클은 적어도 1.0초 내지 최대 400.0초, 또는 적어도 2.0초 내지 최대 200.0초, 또는 적어도 4.0초 내지 최대 100.0초, 또는 적어도 8.0초 내지 최대 50.0초, 또는 적어도 10.0초 내지 최대 40.0초, 또는 적어도 20.0초 내지 최대 30.0초 동안 지속될 수 있다.
일부 구현예에서, 온도와 압력은 증착 사이클과 에칭 사이클 전체에 걸쳐, 즉 붕소 및 갈륨 도핑된 실리콘 게르마늄 증착 단계, 캡 층 증착 단계, 및 에칭 단계 전체에 걸쳐 일정하게 유지된다.
일부 구현예에서, 에칭 사이클과 증착 사이클은 상이한 압력에서 이루어질 수 있다. 즉, 일부 구현예에서, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 증착하는 단계, 캡 층을 증착하는 단계 및/또는 에칭 단계는 상이한 압력에서 이루어질 수 있다. 바람직하게는, 앞서 언급한 압력은 발생하는 최저 압력에 대해 10% 이하, 20% 이하, 또는 50% 이하, 또는 100% 이하, 또는 200% 이하, 또는 500% 이하 또는 1000% 이하만큼 상이하다. 이러한 방식으로 제한된 압력 차이를 유지하면, 사이클 사이의 펌핑에 필요한 시간의 양을 제한함으로써 처리 시간을 가속시킬 수 있다.
일부 구현예에서, 증착 사이클과 에칭 사이클은 퍼지에 의해 분리된다. 일부 구현예에서, N2는 퍼지 가스로서 사용된다. 일부 구현예에서, 퍼지는 적어도 5.0초 내지 최대 80.0초, 또는 적어도 10.0초 내지 최대 40.0초, 또는 적어도 15.0초 내지 최대 30.0초, 또는 약 20.0초 동안 지속된다. 일부 구현예에서, 퍼지 동안에 퍼지 가스는 적어도 5,000 내지 최대 100,000 sccm, 또는 적어도 10,000 내지 최대 50,000 sccm, 또는 적어도 20,000 내지 최대 30,000 sccm의 유량으로 반응 챔버에 제공된다.
적절한 퍼지 가스는 질소 및 불활성 가스를 포함한다. 적합한 불활성 가스는 He, Ne, Ar, Kr, 및 Xe을 포함할 수 있다. 일부 구현예에서, 퍼지 가스는 N2로 구성된다.
일부 구현예에서, 선택적이든 그렇지 않든, 반응 챔버는 적어도 300°C 내지 최대 600°C의 온도로 유지된다. 예를 들어, 상기 반응기 챔버는 적어도 300°C 내지 최대 350°C의 온도에서, 또는 적어도 350°C 내지 최대 400°C의 온도에서, 또는 적어도 400°C 내지 최대 450°C의 온도에서, 또는 적어도 450°C 내지 최대 500°C의 온도에서, 또는 적어도 500°C 내지 최대 550°C의 온도에서, 또는 적어도 550°C 내지 최대 600°C의 온도에서, 또는 적어도 300°C 내지 최대 400°C의 온도에서, 또는 적어도 40°C 내지 최대 500°C의 온도에서, 또는 적어도 500°C 내지 최대 600°C의 온도에서, 또는 적어도 450°C 내지 최대 550°C의 온도에서 유지될 수 있다.
즉, 일부 구현예에서, 반응 챔버는 붕소 및 갈륨 도핑된 실리콘 게르마늄의 에피택셜 증착 동안에 전술한 온도로 유지된다. 본원에서 언급된 온도는, 기판의 서셉터 아래 열전대 및/또는 반응기 챔버 내 및 기판 위에 매달린 고온계에 의해, 측정될 수 있다. 전술한 온도는 또한, 존재하는 경우에 임의의 캡 형성 및/또는 에칭 단계 동안 유지될 수 있다.
일부 구현예에서, 반응기 챔버는 적어도 10 토르 내지 최대 150 토르의 압력, 또는 적어도 10 토르 내지 최대 80 토르의 압력, 또는 적어도 80 토르 내지 최대 150 토르의 압력, 또는 적어도 10 토르 내지 최대 40 토르의 압력, 또는 적어도 40 토르 내지 최대 80 토르, 또는 적어도 80 토르 내지 최대 115 토르의 압력, 또는 적어도 115 토르 내지 최대 150 토르의 압력으로 유지된다. 즉, 일부 구현예에서, 반응 챔버는 붕소 및 갈륨 도핑된 실리콘 게르마늄의 에피택셜 증착 동안에 전술한 압력으로 유지된다.
전술한 압력은 또한, 임의의 캡 형성 및/또는 에칭 단계가 존재하는 동안에 유지될 수 있다. 증착 사이클(즉, 붕소 및 갈륨 도핑된 실리콘 게르마늄 증착 사이클 및 캡 층 증착 사이클) 및 에칭 사이클의 시퀀스를 포함한 선택적 공정 동안에, 에칭 사이클 동안의 압력은, 증착 사이클 동안에 사용된 압력과 동일할 수 있다. 이럼에도 불구하고, 일부 구현예에서, 에칭 사이클 동안의 압력은, 증착 사이클 동안에 사용된 압력과 상이할 수 있다. 일부 구현예에서, 에칭 사이클 동안의 압력은, 50%의 오차 범위 내, 또는 40%의 오차 범위 내, 또는 30%의 오차 범위 내, 또는 20%의 오차 범위 내, 또는 10%의 오차 범위 내, 또는 5%의 오차 범위 내에서, 증착 사이클 동안의 압력과 동일하다.
일부 구현예에서, 에칭 사이클 동안의 압력은 최대 12,000 Pa이다. 이러한 압력 범위는 공정 안전성을 개선할 수 있다. 일부 구현예에서, 에칭 사이클 동안의 압력은, 적어도 1,300 Pa 내지 최대 10,700 Pa, 또는 적어도 3,000 Pa 내지 최대 8,000 Pa, 또는 적어도 4,000 Pa 내지 최대 6,000 Pa이다.
하나 이상의 반응 챔버, 가스 주입 시스템, 및 제어기를 포함한 시스템이 추가로 제공된다. 제어기는, 본원에 설명된 바와 같이 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 증착하기 위한 방법을 시스템이 수행하게 하도록 구성된다.
본 개시의 추가적인 구현예에 따라, 소자 또는 이의 일부는 본원에 설명된 방법 및/또는 구조를 사용하여 형성될 수 있다. 붕소 및 갈륨 도핑된 실리콘 게르마늄 층은 소자의 소스 또는 드레인 컨택을 형성하는 데 사용될 수 있다. 상기 소자는, 예를 들어 전계 효과 트랜지스터(FET)(예, FinFET, 게이트-올-어라운드 트랜지스터, 또는 다수의 트랜지스터 소자를 포함한 스택)일 수 있다.
실시예 1에서, 도 1을 참조한다. 도 1은 본 개시의 예시적 구현예에 따른 (예를 들어, 선택적 증착) 방법(100)을 나타낸다. 방법(100)은, 반응 챔버 내에 기판을 제공하는 단계(102), 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 선택적으로 또는 비선택적으로 증착하는 단계(104), 붕소 도핑된 실리콘 층을 형성할 수 있는 선택적 캡핑 층 형성 단계(105), 및 선택적 에칭 단계(108), 선택적으로 증착 단계(104, 105)와 에칭 단계(108)를 선택적으로 반복하는 단계(루프(110)), 및 종료 단계(112)를 포함한다. 에칭 단계가 수행되는 경우, 이는 유리하게 캡핑 층 형성 단계(105)에 선행한다는 것을 주목한다.
도 1 및 도 2를 참조하면, 단계(102) 동안에 제공된 기판(또는 구조체)(200)은, 제1 재료(예, (단)-결정질 벌크 재료(202))를 포함한 제1 영역(206) 및 제2 재료(예, 비단결정질 재료(204))를 포함한 제2 영역(208)을 포함할 수 있다. 제1 재료는 단결정질 표면(210)을 포함할 수 있고, 제2 영역(208)은, 다결정질 표면 또는 비정질 표면과 같은 비단결정질 표면(212)을 포함할 수 있다. 단결정질 표면(210)은 단결정질 실리콘 표면일 수 있다. 추가적으로 또는 대안적으로, 단결정질 표면(210)은 단결정질 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 단결정질 표면(210)은 붕소 도핑된 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 단결정질 표면(210)은 붕소 및 갈륨 도핑된 실리콘 게르마늄 표면을 포함할 수 있다.
비단결정질 표면(212)은, 예를 들어 산화물, 옥시나이트라이드, 질화물, 옥시카바이드, 또는 옥시카바이드 나이트라이드와 같은 유전체 재료를 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 실리콘 탄화물 및 이의 혼합물, 예컨대 SiOC, SiOCN, 및 SiON을 포함할 수 있다.
비제한적인 예시로서, 기판을 제공하는 단계(102) 동안에 사용된 반응 챔버는 화학 기상 증착 시스템의 반응 챔버를 포함할 수 있다. 이에 불구하고, 다른 반응 챔버 및 대안적인 화학 기상 증착 시스템도 본 개시의 구현예를 수행하기 위해 또한 사용될 수 있다. 반응 챔버는 독립형 반응 챔버 또는 클러스터 툴의 부분일 수 있다.
기판 제공 단계(102)는, 반응 챔버 내에서 기판을 원하는 증착 온도로 가열하는 단계를 포함할 수 있다. 본 개시의 일부 구현예에서, 기판 제공 단계(102)는 기판을 약 600°C 미만의 온도, 또는 심지어 약 550°C 미만의 온도로 가열하는 단계를 포함한다. 예를 들어, 본 개시의 일부 구현예에서, 증착 온도까지 기판을 가열하는 단계는 기판을 적어도 450°C에서 최대 550°C까지 가열하는 단계를 포함할 수 있다. 증착 온도는, 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 증착하는 단계(104), 선택적 캡 형성 단계(105), 및 선택적인 에칭 단계(108) 전체에 걸쳐 유지된다.
유전체, 예를 들어 실리콘 산화물 또는 실리콘 질화물에 대해 단결정질 실리콘 상에 붕소 및 갈륨 도핑된 실리콘 게르마늄의 에피택셜 성장에 대해 적어도 10 나노미터의 선택도 윈도우를 생성하는 것으로 관찰된 예시적인 공정 조건이 논의된다: 기판 온도: 500°C; 반응기 압력: 40 토르; 실리콘 전구체: 실란; 게르마늄 전구체: 저메인; 붕소 전구체: 디보란; 갈륨 전구체: 트리에틸갈륨. 기판 온도는, 웨이퍼의 서셉터 아래에 있는 열전대 및/또는 웨이퍼 위에 매달린 고온계로 측정될 수 있다. 300 mm 웨이퍼를 처리하도록 구성된 반응기에 다음 유량을 사용할 수 있지만, 사용된 유량은 다른 웨이퍼 크기로 쉽게 전환될 수 있다: 실란 유량: 60 표준 입방 센티미터/분(sccm), 저메인 유량: 330 sccm, 디보란 유량: 5 sccm, 및 트리에틸갈륨 유량: 3 sccm. 이러한 층은 도 4, 패널 B에 나타낸 x-선 회절(XRD) 패턴에 의해 나타낸 바와 같이 우수한 결정도를 갖는다. 또한, 생성된 층은 1x1 μm 측정 면적에서의 원자력 현미경(AFM), 헤이즈 측정, 및 X-선 반사율(XRR) 측정(도 4, 패널 A)을 사용하여 관찰된 바와 같이 낮은 표면 거칠기(0.3 nm)를 제공한다. 단결정질 실리콘 대 실리콘 질화물 상에서의 성장 공정의 선택도는, 도 5에서의 두께 측정에 의해 입증되며, 이는 실리콘 질화물 대 실리콘 산화물 상에서의 핵 형성 지연의 존재를 나타내며, 단결정질 실리콘에 비해 실리콘 질화물 상에서의 낮은 성장 속도 및 성장 지연을 나타낸다. 이것은 도 6에 실험적으로 나타낸 바와 같이, 적어도 10 nm의 선택도 윈도우 내에서 단결정질 실리콘 대 실리콘 질화물 및 실리콘 산화물 상의 본질적인 선택적 성장을 허용한다. 특히, 도 6의 패널 A, B 및 C는, 붕소 및 갈륨 도핑된 실리콘 게르마늄(610)이 선택적으로 성장된 단결정질 실리콘 표면을 갖는 단결정질 실리콘(620) 기판의 근접 투과 전자 현미경 이미지를 나타낸다. 반대로, 실리콘 게르마늄은 노출된 실리콘 산화물(630) 및 실리콘 질화물(640) 표면 상에서 성장되지 않는다. 선택도 윈도우 내의 층 두께의 경우, 에치백이 필요하지 않다. 선택도 윈도우보다 높은 두께를 갖는 층의 선택적 성장은 에치백에 의해 수득될 수 있다. 전술한 공정은, 마이크로 홀 효과 측정을 사용하여 특성화한 바와 같이, 실리콘에서 p형 활성 도펀트 농도, 즉, 붕소와 갈륨의 조합된 총 활성 농도를 1.1x1021 cm-3으로 생성했다. 붕소 및 갈륨 도핑된 실리콘 게르마늄 상의 티타늄 컨택은 7.6±1.4x1010 Ωcm2의 컨택 저항 및 0.3 mOhm.cm의 저항률을 생성하였으며, 모두 에피 이후 어닐링은 없었다.
도 3은, 본 개시의 예시적인 추가 구현예에 따른 시스템(300)을 나타낸다. 시스템(300)은, 본원에 설명된 바와 같은 방법을 수행하고/수행하거나 본원에 설명된 바와 같은 구조체 또는 소자를 형성하기 위해 사용될 수 있다.
나타낸 예에서, 시스템(300)은, 선택적인 기판 핸들링 시스템(302), 하나 이상의 반응 챔버(304), 가스 주입 시스템(306), 및 반응 챔버(들)(304)와 기판 핸들링 시스템(302) 사이에 배치되는 선택적인 벽(308)을 포함한다. 시스템(300)은 또한 제1 가스 공급원(310), 제2 가스 공급원(312), 제3 가스 공급원(314), 제4 가스 공급원(316), 제5 가스 공급원(311), 배기구(326), 및 제어기(328)를 포함할 수 있다. 제1 내지 제5 가스 공급원 중 적어도 하나는 실리콘 전구체 공급원을 포함한다. 실리콘 전구체는, 예를 들어 실란일 수 있다. 제1 내지 제5 가스 공급원 중 적어도 하나는 캐리어 가스 공급원, 예를 들어 H2 공급원을 포함한다. 제1 내지 제5 가스 공급원 중 적어도 하나는 게르마늄 전구체 공급원을 포함한다. 게르마늄 전구체는, 예를 들어 저메인일 수 있다. 제1 내지 제5 가스 공급원 중 적어도 하나는 붕소 전구체 공급원을 포함한다. 붕소 전구체는, 예를 들어 디보란일 수 있다. 제1 내지 제5 가스 공급원 중 적어도 하나는 갈륨 전구체 공급원을 포함한다. 갈륨 전구체는, 예를 들어 트리에틸갈륨일 수 있다.
다섯 개의 가스 공급원(310-316)으로 나타냈지만, 시스템(300)은 적절한 임의 개수의 가스 공급원을 포함할 수 있다. 가스 공급원(310-316)은, 예를 들어 전구체, 본원에서 언급한 실리콘, 게르마늄, 붕소, 및 갈륨 전구체 가스를 각각 포함할 수 있으며, 이러한 전구체의 혼합물 및/또는 하나 이상의 전구체와 캐리어 가스의 혼합물을 포함한다. 추가적으로, 가스 공급원(310-316) 중 하나 또는 다른 가스 공급원은 에천트, 예컨대 할로겐 원소, 예를 들어 염소를 포함할 수 있다. 가스 공급원(310-316)은 라인(318-324)을 통해 반응 챔버(304)에 결합될 수 있으며, 이들 각각은 흐름 제어기, 밸브, 히터 등을 포함할 수 있다.
시스템(300)은, 적절한 임의 개수의 반응 챔버(304) 및 기판 핸들링 시스템(302)을 포함할 수 있다. 또한, 하나 이상의 반응 챔버(304)는, 교차 흐름의 냉벽 에피택셜 반응 챔버일 수 있거나 이를 포함할 수 있다.
진공원(320)은 하나 이상의 진공 펌프를 포함할 수 있다.
제어기(328)는 본원에 설명된 다양한 기능 및/또는 단계를 수행하도록 구성될 수 있다. 예를 들어, 제어기(328)는, 본원에 설명된 바와 같이 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 증착하기 위한 방법을 시스템(300)이 수행하게 하도록 구성될 수 있다.
제어기(328)는, 다양한 기능을 수행하기 위해서 하나 이상의 마이크로프로세서, 메모리 요소, 및/또는 스위칭 요소를 포함할 수 있다. 단일 유닛으로 나타냈지만, 제어기(328)는 대안적으로 다수의 장치를 포함할 수 있다. 예로서, 제어기(328)는, (예를 들어, 가스 공급원(310-316)으로부터의 전구체 및/또는 다른 가스의 유량을 모니터링하고/모니터링하거나 밸브, 모터, 히터 등을 제어함으로써) 가스 흐름을 제어하기 위해 사용될 수 있다. 또한, 시스템(300)이 두 개 이상의 반응 챔버를 포함하는 경우, 두 개 이상의 반응 챔버는 동일/공유 제어기에 결합될 수 있다.
반응기 시스템(300)의 작동 중에, 반도체 웨이퍼(미도시)와 같은 기판은, 예를 들어 기판 핸들링 시스템(302)에서 반응 챔버(304)로 이송된다. 일단 기판(들)이 반응 챔버(304)로 이송되면, 전구체, 도펀트, 캐리어 가스, 및/또는 퍼지 가스와 같이, 가스 공급원(310-316)으로부터 하나 이상의 가스가 가스 주입 시스템(306)을 통해 반응 챔버(304) 내로 유입된다. 가스 주입 시스템(306)은 기판 처리 중에 (예를 들어, 하나 이상의 가스 공급원(310-316)으로부터의) 하나 이상의 가스의 가스 유량을 계량하고 제어하며, 이러한 가스(들)의 원하는 흐름을 반응 챔버(304) 내의 여러 위치에 제공하기 위해 사용될 수 있다.
전술한 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이며, 이는 첨부된 청구범위 및 그의 법적 균등물에 의해 정의된다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 나타내고 설명된 것 외에도, 설명된 요소의 대안적인 유용한 조합과 같은 본 발명의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (20)

  1. 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키는 방법으로서,
    단결정질 표면을 포함한 기판을 반응기 챔버에 제공하는 단계; 및
    실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체를 상기 반응기 챔버 내에 도입함으로써, 상기 단결정질 표면 상에서 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키는 단계를 포함하되,
    상기 실리콘 전구체, 상기 게르마늄 전구체, 상기 붕소 전구체, 및 상기 갈륨 전구체는 염소가 실질적으로 없는, 방법.
  2. 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키는 방법으로서,
    단결정질 표면을 포함한 기판을 반응기 챔버에 제공하는 단계; 및
    실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 갈륨 전구체를 도입함으로써, 상기 단결정질 표면 상에 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 에피택셜 성장시키는 단계를 포함하되,
    상기 실리콘 전구체는 실란들, 시클로실란들, 알킬실란들, 및 알키닐실란들로 이루어진 목록으로부터 선택되고,
    상기 게르마늄 전구체는 저메인들, 시클로저메인들, 알킬저메인들, 및 알키닐저메인들로 이루어진 목록으로부터 선택되고,
    상기 붕소 전구체는 보란들 및 유기 보로하이드라이드들로 이루어진 목록으로부터 선택되고, 상기 유기 보로하이드라이드들은 일반 조성식 RxM(BH4)3-x를 가지며, 여기서 R은 H, CH3, C2H5, C6H5, 및 NH2로부터 독립적으로 선택되고, M은 갈륨, 알루미늄 및 인듐으로부터 선택된 IIIA족 금속이고, x는 1 내지 3의 정수이고,
    상기 갈륨 전구체는 갈륨 알킬들, Ga(BH4)3, 및 GaH3으로 이루어진 목록으로부터 선택되는, 방법.
  3. 제1항에 있어서, 상기 실리콘 전구체, 상기 게르마늄 전구체, 상기 붕소 전구체, 및 상기 갈륨 전구체는 할로겐들이 실질적으로 없는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 방법은 상기 반응기 챔버 내에 캐리어 가스를 도입하는 단계를 추가로 포함하며, 상기 캐리어 가스는 염소를 함유하지 않는, 방법.
  5. 제4항에 있어서, 상기 캐리어 가스는 할로겐을 함유하지 않는, 방법.
  6. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 캐리어 가스는 수소, 불활성 가스, 질소, 및 이들의 혼합물로 이루어진 목록으로부터 선택되는, 방법.
  7. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 실리콘 전구체는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 및 펜타실란(Si5H12)으로 이루어진 목록으로부터 선택된 화합물을 포함하는, 방법.
  8. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 실리콘 전구체는 메틸실란(CH3-SiH3)을 포함하는, 방법.
  9. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 게르마늄 전구체는 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), 및 저밀실란(H3Ge-SiH3)으로 이루어진 목록으로부터 선택된 화합물을 포함하는, 방법.
  10. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 갈륨 전구체는 트리메틸갈륨(TMG), 트리에틸갈륨(TEG), 트리터셔리부틸칼륨(TTBGa), Ga(BH4)3, 및 GaH3으로 이루어진 목록으로부터 선택된 화합물을 포함하는, 방법.
  11. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 붕소 전구체는 디보란(B2H6)을 포함하는, 방법.
  12. 제1항 내지 제15항 중 어느 한 항에 있어서,
    - 상기 기판은 제1 표면 및 제2 표면을 포함하되, 상기 제1 표면은 단결정질 표면이고, 상기 제2 표면은 유전체 표면이고, 상기 붕소 및 갈륨 도핑된 실리콘 게르마늄 층은 상기 제1 표면 상에서 선택적으로 에피택셜 성장되는, 방법.
  13. 제12항에 있어서,
    하나 이상의 캡 층 전구체를 상기 반응기 챔버 내로 도입함으로써, 상기 붕소 및 갈륨 도핑된 실리콘 게르마늄 층 위에 놓이는 에피택셜 캡 층을 형성하는 단계; 및
    상기 반응기 챔버 내로 에칭 가스를 도입함으로써, 상기 에피택셜 캡 층을 에칭하는 단계를 추가로 포함하는, 방법.
  14. 제13항에 있어서,
    - 상기 실리콘 전구체, 상기 게르마늄 전구체, 상기 붕소 전구체, 상기 갈륨 전구체, 및 상기 캐리어 가스를 상기 반응기 챔버 내로 도입하는 단계;
    - 하나 이상의 캡 층 전구체를 상기 반응기 챔버 내에 도입하는 단계; 및
    - 에칭 가스를 상기 반응기 챔버 내에 도입하는 단계는,
    상기 제1 표면 상에 상기 붕소 및 갈륨 도핑된 에피택셜 실리콘 게르마늄 층이 소정의 두께에 도달할 때까지 반복되는, 방법.
  15. 제13항 또는 제14항에 있어서, 상기 하나 이상의 캡 층 전구체는 실리콘 전구체 및 붕소 전구체를 포함하고, 상기 캡 층은 실리콘 및 붕소를 포함하는, 방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 에칭 가스는 할로겐을 포함하는, 방법.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서, 상기 제2 표면은 실리콘 산화물 표면, 실리콘 질화물 표면, 실리콘 옥시카바이드 표면, 실리콘 옥시나이트라이드 표면, 하프늄 산화물 표면, 지르코늄 산화물 표면, 및 알루미늄 산화물 표면으로 이루어진 목록으로부터 선택되는, 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 실리콘 전구체는 SiH4를 포함하고, 상기 게르마늄 전구체는 GeH4를 포함하고, 상기 붕소 전구체는 B2H6을 포함하고, 상기 갈륨 전구체는 (CH3CH2)3Ga를 포함하는, 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 단결정질 실리콘 게르마늄 표면은 붕소 및 갈륨 도핑된 실리콘 게르마늄 표면을 포함하는, 방법.
  20. 하나 이상의 반응 챔버(304), 가스 주입 시스템(306), 및 시스템(300)이 제1항 내지 제19항 중 어느 한 항에 따른 방법을 수행하도록 구성된 제어기(328)를 포함하는 시스템(300).
KR1020210064731A 2020-05-26 2021-05-20 붕소 및 갈륨을 함유한 실리콘 게르마늄 층을 증착하는 방법 KR20210146802A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063030174P 2020-05-26 2020-05-26
US63/030,174 2020-05-26

Publications (1)

Publication Number Publication Date
KR20210146802A true KR20210146802A (ko) 2021-12-06

Family

ID=78672802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210064731A KR20210146802A (ko) 2020-05-26 2021-05-20 붕소 및 갈륨을 함유한 실리콘 게르마늄 층을 증착하는 방법

Country Status (4)

Country Link
US (1) US20210375622A1 (ko)
KR (1) KR20210146802A (ko)
CN (1) CN113725066A (ko)
TW (1) TW202212650A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646205B2 (en) * 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212510A1 (en) * 2006-03-13 2007-09-13 Henry Hieslmair Thin silicon or germanium sheets and photovoltaics formed from thin sheets
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US9721792B2 (en) * 2013-09-16 2017-08-01 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
US9972682B2 (en) * 2016-01-22 2018-05-15 International Business Machines Corporation Low resistance source drain contact formation
US10541333B2 (en) * 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10665698B2 (en) * 2018-10-19 2020-05-26 International Business Machines Corporation Reducing gate-induced-drain-leakage current in a transistor by forming an enhanced band gap layer at the channel-to-drain interface
US11296227B2 (en) * 2019-10-16 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
EP3832696A1 (en) * 2019-12-06 2021-06-09 Imec VZW Formation of a sige(:b):ga layer
KR20210156219A (ko) * 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법

Also Published As

Publication number Publication date
TW202212650A (zh) 2022-04-01
CN113725066A (zh) 2021-11-30
US20210375622A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US11781243B2 (en) Method for depositing low temperature phosphorous-doped silicon
US11495459B2 (en) Methods for selective deposition using a sacrificial capping layer
US11646205B2 (en) Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
US11594600B2 (en) Structures with doped semiconductor layers and methods and systems for forming same
KR101728377B1 (ko) 도핑된 반도체 막들 및 프로세싱
KR102370595B1 (ko) 자기 정렬식 대체 핀 형성
US10276688B2 (en) Selective process for source and drain formation
US10256322B2 (en) Co-doping process for n-MOS source drain application
JP2013531899A (ja) Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー
US20210391172A1 (en) Method for depositing boron containing silicon germanium layers
EP3552228A1 (en) Methods for silicide formation
KR20210146802A (ko) 붕소 및 갈륨을 함유한 실리콘 게르마늄 층을 증착하는 방법
WO2019182763A1 (en) A co-doping process for n-mos source drain application
US11946157B2 (en) Method for depositing boron containing silicon germanium layers
US20240006176A1 (en) Method of forming p-type doped silicon-germanium layers and system for forming same
US20230352301A1 (en) Method of selectively forming crystalline boron-doped silicon germanium on a surface
TW202249081A (zh) 環繞式閘極場效電晶體結構中之無空隙接觸溝槽填充
TW202129063A (zh) 用於選擇性沉積經摻雜半導體材料之方法

Legal Events

Date Code Title Description
A201 Request for examination