KR20220020210A - 기판 상에 티타늄 알루미늄 카바이드 막 구조체 및 관련 반도체 구조체를 증착하는 방법 - Google Patents

기판 상에 티타늄 알루미늄 카바이드 막 구조체 및 관련 반도체 구조체를 증착하는 방법 Download PDF

Info

Publication number
KR20220020210A
KR20220020210A KR1020210102840A KR20210102840A KR20220020210A KR 20220020210 A KR20220020210 A KR 20220020210A KR 1020210102840 A KR1020210102840 A KR 1020210102840A KR 20210102840 A KR20210102840 A KR 20210102840A KR 20220020210 A KR20220020210 A KR 20220020210A
Authority
KR
South Korea
Prior art keywords
film
tialc
precursor
cycle
deposition
Prior art date
Application number
KR1020210102840A
Other languages
English (en)
Inventor
페트리 라이사넨
에릭 셰로
워드 존슨
동 리
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20220020210A publication Critical patent/KR20220020210A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Abstract

기판 상에 티타늄 알루미늄 카바이드(TiAlC) 박막 구조를 증착하는 방법이 제공된다. 본 발명의 방법은 제1 주기적 증착 공정을 사용하여 기판 상에 제1 TiAlC 박막을 증착하는 단계; 및 제2 주기적 증착 공정을 사용하여 제1 TiAlC 박막 상에 제2 TiAlC 박막을 증착하는 단계를 포함한다. 또한 본 발명의 방법에 의하여 증착된 TiAlC 박막 구조를 포함하는 반도체 구조가 제공된다.

Description

기판 및 관련 반도체 구조 상에 티타늄 알루미늄 카바이드 박막 구조를 형성하는 방법 및 관련 반도체 구조 {Methods for Depositing a Titinum Aluminun Carbide Film Structuru on a Substrate and Releated Semiconductor Structures}
본 개시는 일반적으로 기판 상에 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하는 방법, 특히 둘 이상의 주기적 증착 공정을 사용하여 TiAlC 막 구조체를 증착하는 방법에 관한 것이다. 본 개시는 일반적으로 둘 이상의 주기적 증착 공정에 의해 증착된 TiAlC 막 구조체를 포함한 반도체 소자 구조체에 또한 관한 것이다.
예를 들어, 원자층 증착(ALD) 및 주기적 화학 기상 증착(CCVD)과 같은 주기적 증착 공정은 반응 챔버 내로 둘 이상의 전구체(반응물)를 순차적으로 도입하되, 상기 전구체는 순차적인 방식으로 한 번에 기판의 표면과 반응한다. 우수한 등각성을 갖는 막을 제조하는 주기적인 증착 공정이 시현되어 왔다.
그러나, 차세대 소자 노드에서 막 두께가 감소함에 따라, 효율적인 반도체 소자 구조체를 달성하기 위해 증착된 막의 보다 정확한 두께 제어가 바람직하다.
따라서, 고도의 두께 제어를 갖는 막을 증착하기 위한 주기적 증착 방법이 매우 바람직하다.
본 발명의 내용은 선정된 개념을 단순화된 형태로 소개하기 위해 제공된다. 이들 개념은 하기의 본 발명의 예시적 구현예의 상세한 설명에 더 상세하게 기재되어 있다. 본 발명의 내용은 청구된 요지의 주된 특징 또는 필수적인 특징을 구분하려는 의도가 아니며 청구된 요지의 범주를 제한하기 위해 사용하려는 의도 또한 아니다.
일부 구현예에서, 기판 상에 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하는 방법이 개시된다. 상기 방법은, 제1 주기적 증착 공정의 적어도 하나의 제1 단위 증착 사이클을 사이클당 제1 성장 속도(GPC)로 사용하여 기판 상에 제1 TiAlC 막을 증착하는 단계, 및 제2 주기적 증착 공정의 적어도 하나의 제2 단위 증착 사이클을 사이클당 제2 성장 속도로 사용하여 상기 제1 TiAlC 막 위에 제2 TiAlC 막을 증착하는 단계를 포함할 수 있되, 사이클당 제1 성장 속도는 사이클당 제2 성장 속도보다 크다.
선행 기술에 비해 달성되는 장점 및 본 발명을 요약하기 위해, 본 발명의 특정 목적 및 장점이 앞서 본원에 기술되었다. 물론, 모든 목적 및 장점들이 본 발명의 임의의 특별한 구현예에 따라 반드시 달성되는 것이 아니라는 것을 이해하여야 한다. 따라서, 예들 들어 당업자는, 본 발명이, 본원에 교시 또는 제안될 수 있는 다른 목적들 또는 장점들을 반드시 달성하지 않고서, 본원에 교시되거나 제시된 바와 같은 하나의 장점 또는 여러 장점들을 달성하거나 최적화하는 방식으로 구현되거나 수행될 수 있다는 것을 인식할 것이다.
이들 구현예 모두는 본원에 개시된 본 발명의 범주 내에 있는 것으로 의도된다. 본 발명은 개시된 임의의 특정 구현예(들)에 한정되지 않으며, 이들 및 다른 구현예들은 첨부된 도면들을 참조하는 특정 구현예들의 다음의 상세한 설명으로부터 당업자에게 용이하게 분명할 것이다.
본 명세서는 본 발명의 구현예로 간주되는 것을 특별히 지적하고 명백하게 주장하는 청구범위로 결론을 내지만, 본 개시의 구현예의 장점은 첨부한 도면과 관련하여 읽을 때 본 개시의 구현예의 특정 예의 설명으로부터 더욱 쉽게 확인될 수 있고, 도면 중:
도 1은 본 개시의 구현예에 따라 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하기 위한 방법을 설명하는, 비제한적이고 예시적인 공정 흐름을 나타낸다.
도 2는 본 개시의 구현예에 따라 제1 TiAlC 막을 증착하기 위한 제1 주기적 증착 공정을 설명하는, 비제한적이고 예시적인 공정 흐름을 나타낸다.
도 3은 본 개시의 구현예에 따라 제2 TiAlC 막을 증착하기 위한 제2 주기적 증착 공정을 설명하는, 비제한적이고 예시적인 공정 흐름을 나타낸다.
도 4a-4d는 본 개시의 구현예에 따라 티타늄 알루미늄 카바이드(TiAlC) 막을 포함하는 반도체 구조체 및 막 구조체의 단면도를 단순하게 나타낸다.
특정 구현예 및 실시예가 아래에 개시되었지만, 당업자는 본 발명이 구체적으로 개시된 구현예 및/또는 본 발명의 용도 및 이들의 명백한 변형물 및 균등물을 넘어 확장된다는 것을 이해할 것이다. 따라서, 개시된 발명의 범주는 후술되는 구체적인 개시된 구현예에 의해 제한되지 않도록 의도된다.
본원에 제시된 예시는 임의의 특정한 물질, 구조, 또는 소자의 실제 뷰를 의도하려 하는 것은 아니며, 단지 본 발명의 구현예를 설명하기 위해 사용되는 이상화된 표현이다.
본원에서 사용되는 바와 같이, 용어 "기판"은, 사용될 수 있는, 또는 그 위에 소자, 회로, 또는 막이 형성될 수 있는, 임의의 하부 재료 또는 재료들을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "주기적 증착"은 반응 챔버 내로 전구체(반응물)를 순차적으로 도입시켜 기판 위에 막을 증착하는 것을 지칭할 수 있으며 원자층 증착 및 주기적 화학 기상 증착과 같은 증착 기술을 포함한다.
본원에서 사용되는 바와 같이, 용어 "주기적 화학 기상 증착"은 원하는 증착을 생성시키기 위해 기판 상에서 반응 및/또는 분해되는 둘 이상의 휘발성 전구체에 기판이 순차적으로 노출되는 임의의 공정을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "원자층 증착"(ALD)은 증착 사이클, 바람직하게는, 복수의 연속 "단위 증착 사이클"이 반응 챔버에서 수행되는 기상 증착 공정을 지칭할 수 있다. 일반적으로, 각각의 사이클 중에 전구체는 증착 표면(예, 기판 표면, 또는 이전 ALD 사이클로부터의 재료와 같이 이전에 증착된 하부 표면)에 화학 흡착되고, 추가적인 전구체와 쉽게 반응하지 않는(즉, 자기 제한적 반응) 단층 또는 서브 단층을 형성한다. 그 후 필요하거나 원하는 경우, 증착 표면 상에서 화학 흡착된 전구체를 원하는 재료로 전환시키는 용도로, 반응물(예를 들어, 다른 전구체 또는 반응 가스)이 후속해서 공정 챔버에 유입될 수 있다. 일반적으로, 이러한 반응물은 전구체와 더 반응할 수 있다. 각각의 사이클 중에 공정 챔버로부터 과잉의 전구체를 제거하고/하거나, 화학 흡착된 전구체의 변환 후 공정 챔버로부터 과잉의 반응물 및/또는 반응 부산물을 제거하기 위해 퍼지 단계들이 더 활용될 수도 있다. 추가로, 본원에서 사용되는 바와 같이, 용어 "원자층 증착"은 전구체 조성물(들), 반응 가스, 및 퍼지(예, 불활성 캐리어) 가스의 교번 펄스로 수행되는 경우, "화학 기상 원자층 증착", "원자층 에피택시" (ALE), 분자 빔 에피택시(MBE), 가스 공급원 MBE, 또는 유기금속 MBE, 및 화학적 빔 에피택시와 같은 관련 용어들에 의해 지정된 공정을 포함하는 것을 또한 의미한다.
본원에서 사용되는 바와 같이, 용어 "막" 및 "막 구조체"는 본원에 개시된 방법에 의해 증착된 임의의 연속적인 또는 비연속적인 구조체 및 재료를 지칭할 수 있다. 예컨대, "막" 및 "막 구조체"는 2D 재료, 나노막대, 마이크로라미네이트, 나노라미네이트, 나노튜브 또는 나노입자 또는 심지어는 부분 또는 전체 분자층 또는 부분 또는 전체 원자층 또는 원자 및/또는 분자 클러스터를 포함할 수 있다. "막" 및 "막 구조체"는 핀홀을 포함하는 재료 또는 층을 포함할 수 있지만, 여전히 적어도 부분적으로 연속적일 수 있다.
본원에서 사용되는 바와 같이, 용어 "금속유기" 또는 "유기금속"은 상호 교환해서 사용되고, 금속 종을 함유하는 유기 화합물을 지칭할 수 있다. 유기금속 화합물은 금속-탄소의 직접 결합을 갖는 금속유기 화합물의 하위 클래스로 간주될 수 있다.
본원에서 사용되는 바와 같이, 용어 "금속유기 알루미늄 전구체"는 알루미늄 종을 함유하는 유기 전구체를 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "사이클당 성장 속도" 또는 "GPC"는 주기적 증착 공정의 단위 증착 사이클 동안에 증착된 재료의 평균 두께를 지칭할 수 있고, 사이클당 옹스트롬(Å/사이클) 단위로 일반적으로 표현된다.
본 명세서에서, 용어 "상" 또는 "위"는 상대적인 위치 관계를 기술하기 위해 사용될 수 있음을 이해해야 할 것이다. 다른 요소 또는 층은 언급된 층 상에 직접적으로 존재할 수 있거나, 또 다른 층(중간층) 또는 요소가 그 사이에 개입될 수 있거나, 언급된 층의 표면을 완전히 덮지 않고 언급된 층 상에 배치될 수도 있다. 따라서, 용어 "직접적으로"가 별도로 사용되지 않는다면, 용어 "상"또는 "위"는 상대적인 개념으로 해석되어야 한다. 이와 유사하게, "아래", "하부의"또는 "밑"이라는 용어는 상대적인 개념으로 유추됨을 이해할 것이다.
다수의 예시적인 물질은 본 개시의 구현예를 통해 주어지고, 예시적인 물질 각각에 주어진 화학식을 제한적인 것으로 이해해서는 안되고, 주어진 비제한적 예시적인 물질이 주어진 예시적 화학량론에 의해 한정되어서는 아니되는 점을 주목해야 한다.
본 개시는, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체 및 이러한 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 포함하는 관련 반도체 소자 구조체를 증착하는 방법을 포함한다. 비제한적인 예로서, 본 개시의 TiAlC 막 구조체는 금속 게이트 스택의 적어도 일부분으로서 사용될 수 있다. 본 개시의 일부 구현예에서, TiAlC 막 구조체는, 예를 들어 원자층 증착 공정 또는 주기적 화학 기상 증착 공정과 같은 둘 이상의 주기적 증착 공정을 이용함으로써 증착될 수 있다.
금속 게이트 스택에 사용되는 현재의 금속 막(예, 순수 금속, 금속 실리사이드, 금속 나이트라이드, 금속 카바이드 등)은 이들의 부적절한 유효 일함수 값으로 인해 한계를 가질 수 있다. 예들 들어, 막의 유효 일함수는 그 두께의 함수로서 변할 수 있는 것으로 알려져 있다. 따라서, 최첨단 기술 분기점 응용에서 소자의 기하학적 구조가 감소함에 따라, 금속 게이트 스택의 금속 막(들)과 같은 해당 소자 막의 두께는 또한 관련 트랜지스터 게이트 스택의 유효 일함수의 관련 변화와 더불어 감소될 수 있다. 게이트 스택의 유효 일함수의 이러한 변화는 NMOS 및 PMOS 소자 구조 모두에 있어서 비이상적인 유효 일함수를 생성할 수 있다. 따라서, 바람직한 일함수를 갖는 금속 게이트 스택을 형성하기 위한 증착 방법 및 관련 반도체 소자 구조체가 요구된다. 이러한 증착 방법 및 반도체 소자 구조체의 예는 본원에 더 상세하게 개시되어 있다.
또한, 본 개시는 일반적으로 상이한 증착 파라미터를 갖는 둘 이상의 TiAlC 주기적 증착 공정을 채용함으로써 더 높은 두께 정확도를 갖는 TiAlC 막 구조체를 증착하는 방법을 포함한다. 보다 상세하게, 주어진 세트의 고정된 주기적 증착 공정 파라미터에 대해, 주기적 증착 공정은 사이클당 옹스트롬(Å/사이클)의 단위로 일반적으로 주어지는, 사이클당 실질적으로 일정한 성장 속도(GPC)로 막을 증착할 수 있다. 그러나, 차세대 소자 구조체가 두께가 감소된 소자 막을 필요로 하기 때문에, 단일의 주기적 증착 공정은 소자 막에 요구되는 원하는 두께에 비 이상적인 GPC에서 막을 증착할 수 있다. 따라서, 둘 이상의 TiAlC 주기적 증착 공정을 사용하여 TiAlC 막 구조체를 증착하는 방법이 바람직하며, 여기서 후속적인 주기적 증착 공정은 사이클당 상이한 성장 속도로 TiAlC 막을 증착함으로써 더 높은 막 두께 정확도를 가능하게 한다.
따라서, 본 개시의 구현예는, 기판 상에 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하는 방법을 포함할 수 있다. 일부 구현예에서, 상기 방법은, 제1 주기적 증착 공정의 적어도 하나의 제1 단위 증착 사이클을 사이클당 제1 성장 속도(GPC)로 사용하여 기판 상에 제1 TiAlC 막을 증착하는 단계, 및 제2 주기적 증착 공정의 적어도 하나의 제2 단위 증착 사이클을 사이클당 제2 성장 속도로 사용하여 상기 제1 TiAlC 막 위에 제2 TiAlC 막을 증착하는 단계를 포함할 수 있되, 사이클당 제1 성장 속도는 사이클당 제2 성장 속도보다 크다.
주기적 증착 공정의 비제한적이고 예시적인 구현예는 원자층 증착(ALD)을 포함할 수 있고, ALD는 일반적으로 자기 제한적 반응에 기반하며, 이에 의해 교대 순차적인 전구체 펄스가 증착 사이클당 약 하나의 원자(또는 분자) 단층을 증착하기 위해 사용된다. 증착 조건 및 전구체는 통상적으로 자기 포화 반응을 제공하도록 선택되어, 하나의 전구체의 흡착된 층이 동일한 반응물의 기상 반응물과 비반응성인 표면 종결부를 남긴다. 후속적으로 기판은 이전의 종결부와 반응하는 상이한 전구체와 접촉되어, 연속된 증착을 가능하게 한다. 따라서, 교번 펄스의 각각의 사이클은 통상적으로 원하는 재료를 약 단일층 이하로 남긴다. 그러나 전술된 바와 같이, 당업자는 하나 이상의 ALD 사이클에서, 예를 들어 공정의 교번 특성에도 불구하고 일부 기상 반응이 발생하는 경우, 단일층보다 많은 재료가 증착될 수 있음을 인식할 것이다.
티타늄 알루미늄 카바이드(TiALC) 막의 증착에 이용되는 주기적 증착 공정에서, 하나의 증착 사이클, 즉 단위 증착 사이클은, 기판을 제1 기상 반응물에 노출시키는 단계, 임의의 미반응된 제1 반응물 및 반응 부산물을 반응 챔버로부터 제거하는 단계, 및 기판을 제2 기상 반응물에 노출시킨 단계, 이어서 제2 제거 단계를 포함한다. 본 개시의 일부 구현예에서, 제1 기상 반응물은 티타늄 전구체를 포함할 수 있고, 제2 기상 반응물은, 예를 들어 금속유기 알루미늄 전구체와 같은 알루미늄 성분과 탄소 성분 모두를 포함할 수 있다.
반응물 사이의 기상 반응을 방지하고 자기 포화 표면 반응을 가능하게 하도록, 전구체는 아르곤(Ar) 또는 질소(N2)와 같은 불활성 가스에 의해 분리될 수 있다. 그러나, 일부 구현예에서 기판은 제1 기상 반응물 및 제2 기상 반응물을 개별적으로 접촉시키도록 이동될 수 있다. 반응은 자기 포화되기 때문에, 기판의 엄격한 온도 제어 및 전구체의 정확한 주입양 제어는 요구되지 않을 수 있다. 그러나, 기판 온도는 입사 가스 종이 단층으로 응축되지 않거나 표면에서 분해되지 않도록 하는 것이 바람직하다. 잉여 화학 물질 및 반응 부산물이 존재하는 경우, 기판이 다음 반응 화학 물질과 접촉하기 전에 이들은, 예를 들어 반응 공간을 퍼지하거나 기판을 이동함으로써 기판 표면으로부터 제거된다. 원하지 않는 가스 분자들은 불활성 퍼지 가스의 도움으로 반응 공간으로부터 효과적으로 방출될 수 있다. 진공 펌프는 퍼지를 돕는 데 사용될 수 있다.
TiAlC 막 구조체를 증착하기 위해 사용될 수 있는 반응기는, 전구체를 제공하도록 구성된 CVD 반응기뿐만 아니라 ALD 반응기를 포함할 수 있다. 일부 구현예에 따라, 샤워헤드 반응기가 사용될 수 있다. 일부 구현예에 따라, 크로스 플로우, 배치, 미니배치 또는 공간 ALD 반응기가 사용될 수 있다.
본 개시의 일부 구현예에서, 배치식 반응기가 사용될 수 있다. 일부 구현예에서, 수직형 배치식 반응기가 사용될 수 있다. 다른 구현예에서, 배치식 반응기는 10매 이하의 웨이퍼, 8매 이하의 웨이퍼, 6매 이하의 웨이퍼, 4매 이하의 웨이퍼 또는 2매 이하의 웨이퍼를 수용하도록 구성된 미니 배치식 반응기를 포함한다. 배치식 반응기가 사용되는 일부 구현예에서, 웨이퍼 대 웨이퍼 비-균일도는 3%(1 시그마) 미만, 2% 미만, 1% 미만 또는 심지어 0.5% 미만이다.
본원에서 설명되는 주기적 증착 공정은 클러스터 툴에 연결된 반응기 또는 반응 챔버에서 선택적으로 수행될 수 있다. 클러스터 툴에서, 각각의 반응 챔버는 한 유형의 공정에 전용되기 때문에, 각각의 모듈 내 반응 챔버의 온도는 일정하게 유지될 수 있으며, 이로부터 각각의 공정이 실행되기 전에 기판이 공정 온도로 가열되는 반응기에 비해 처리량이 향상된다. 추가적으로 클러스터 툴에서는, 기판들 사이의 원하는 공정 압력 레벨까지 반응 챔버를 펌핑하는 시간이 줄어들 수 있다. 본 개시의 일부 구현예에서, 본원에 개시된 둘 이상의 주기적 증착 공정은 다수의 반응 챔버를 포함하는 클러스터 툴에서 수행될 수 있으며, 각각의 개별 반응 챔버는 기판을 개별적인 전구체 가스에 노출시키는 데 사용될 수 있으며, 기판은 다수의 전구체 가스에 노출시키기 위해 상이한 반응 챔버 사이에서 이송될 수 있으며, 기판의 이송은 기판의 산화/오염을 방지하기 위해 제어된 분위기 하에서 수행된다. 본 개시의 일부 구현예에서, 각각의 개별 반응 챔버는 기판을 상이한 온도로 가열하도록 구성될 수 있다.
독립형 반응기는 로드록이 장착될 수 있다. 이러한 경우, 각각의 공정 실행 사이에 반응 챔버를 냉각할 필요가 없을 수 있다.
일부 구현예에서, 주기적 증착 공정은 하이브리드 ALD/CVD 또는 주기적 CVD 공정일 수 있다. 예를 들어 일부 구현예에서, ALD 공정의 성장 속도는 CVD 공정에 비해 낮을 수 있다. 성장 속도를 증가시키는 하나의 접근법은 ALD 공정에서 통상적으로 사용되는 것보다 높은 기판 온도에서 작동시켜, 일부 부분에 화학 기상 증착 공정을 유발할 수 있으나, 전구체의 순차적 도입의 장점을 여전히 가지며, 이러한 공정을 주기적 CVD라고 지칭될 수 있다. 일부 구현예에서, 주기적 CVD 공정은 두 개 이상의 전구체를 반응 챔버에 도입하는 단계를 포함할 수 있으며, 반응 챔버에서 두 개 이상의 전구체 사이의 중첩 시간이 있을 수 있어서 ALD 증착 성분 및 CVD 증착 성분 양쪽을 생성한다. 예를 들어, 주기적 CVD 공정은 하나의 전구체의 연속적인 유동 및 제2 전구체의 반응 챔버 내로의 주기적 펄스화를 포함할 수 있다.
본 개시의 일부 구현예에 따라, 둘 이상의 주기적 증착 공정은 집적 회로 피가공물과 같은 기판 상에 티타늄 알루미늄 카바이드(TiAlC) 막 구조를 증착하는 데 사용될 수 있다. 본 개시의 일부 구현예에서, 주기적 증착 공정의 단위 증착 사이클은 두 개의 별개 증착 단계 또는 스테이지를 포함할 수 있다. 단위 증착 사이클의 제1 단계("티타늄 스테이지")에서, 증착이 요구되는 기판 표면은 기판 표면 상에 화학흡착하는 티타늄 전구체를 포함한 제1 기상 반응물과 접촉하여, 기판 표면 상에 반응물 종으로 이루어진 대략 하나의 단층만을 형성할 수 있다. 증착의 제2 단계("알루미늄/탄소 페이즈")에서, 증착이 요구되는 기판 표면은 알루미늄 성분과 탄소 성분을 함유하는 제2 기상 반응물, 즉 알루미늄/탄소 전구체를 포함하는 제2 기상 반응물과 접촉할 수 있고, 제1 기상 반응물과 제2 기상 반응물 사이의 반응에 의해서 TiAlC 막이 증착될 수 있다.
본 개시의 일부 구현예에서, 기판 상에 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하기 위해 둘 이상의 주기적 증착 공정이 사용될 수 있다. 비제한적인 예로서, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하는 방법은, 제1 주기적 증착 공정을 이용하는 제1 TiAlC 막, 및 제2 주기적 증착 공정을 이용하는 제2 TiAlC 막을 증착하는 단계를 포함할 수 있으며, 여기서 사이클당 제1 성장 속도는 사이클당 제2 성장 속도보다 크다.
예시적인 티타늄 알루미늄 카바이드(TiAlC) 막 구조 증착 공정은, 예시적인 증착 공정(100)을 나타내는 도 1을 참조하여 이해될 수 있다.
보다 상세하게, 예시적인 티타늄 알루미늄 카바이드(TiAlC) 막 구조체 증착 공정(100)은, 기판을 반응 챔버에 제공하고 원하는 증착 온도로 기판을 가열하는 단계를 포함하는 공정 블록(110)으로 시작될 수 있다. 증착용 반응 챔버는 원자층 증착 반응 챔버 또는 화학 기상 증착 챔버 또는 본원에서 전술한 임의의 반응 챔버일 수 있다.
본 개시의 일부 구현예에서, 기판은 후속의 주기적 증착 공정을 위해 원하는 증착 온도로 가열될 수 있다. 예를 들어, 기판은 약 500℃ 미만, 또는 약 450℃ 미만, 또는 약 400℃ 미만, 또는 약 350℃ 미만, 또는 약 300℃ 미만, 또는 약 250℃ 미만, 또는 약 200℃ 미만, 또는 심지어 약 100℃ 미만의 기판 온도(즉, 증착 온도)로 가열될 수 있다. 본 개시의 일부 구현예에서, 기판 온도(즉, 증착 온도)는 100℃ 내지 700℃, 또는 200℃ 내지 500℃, 또는 심지어 400℃ 내지 450℃일 수 있다.
본 개시의 일부 구현예에서, 기판 온도는, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하기 위해 사용되는 둘 이상의 후속 주기적 증착 공정 동안에 유지될 수 있다. 예를 들어, 일부 구현예에서, 예시적인 증착 공정(100)은 제1 TiAlC 막을 증착하기 위한 제1 주기적 증착 공정(공정 블록 120) 및 제2 TiAlC를 증착하기 위한 제2 주기적 증착 공정(공정 블록 130)을 포함할 수 있고, 증착 온도는 제1 주기적 증착 공정(공정 블록 120) 및 제2 주기적 증착 공정(공정 블록 130) 둘 모두 동안에 실질적으로 일정하게 유지될 수 있다. 즉, 일부 구현예에서, 제1 주기적 증착 공정 및 제2 주기적 증착 공정은 동일한 증착 온도에서 수행된다.
대안적인 구현예에서, 증착 온도는 제1 주기적 증착 공정(공정 블록 120)과 제2 주기적 증착 공정(공정 블록 130) 사이에서 변경될 수 있다. 예를 들어, 티타늄 알루미늄 카바이드(TiAlC) 막 구조를 증착하기 위한 예시적인 공정(100)은 클러스터 툴을 사용하여 수행될 수 있고, 제1 주기적 증착 공정(공정 블록 120)은 제1 증착 온도에서 클러스터 툴과 연관된 제1 반응 챔버에서 수행될 수 있고, 제2 주기적 증착 공정(공정 블록 130)은 제2 증착 온도에서 클러스터 툴과 연관된 제2 반응 챔버에서 수행될 수 있되, 상기 제2 증착 온도는 상기 제1 증착 온도와 상이하다.
또한, 원하는 증착 온도, 즉 원하는 기판 온도를 달성하는 것 이외에, 예시적인 증착 공정(100)(도 1)은 둘 이상의 주기적 증착 공정 동안에 반응 챔버 내의 압력을 또한 조절하여, 바람직한 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 얻을 수 있다. 예를 들어, 본 개시의 일부 구현예에서, 예시적인 증착 공정(100)은 300 토르 미만, 또는 200 토르 미만, 또는 100 토르 미만 또는 50 토르 미만, 또는 25 토르 미만, 또는 15 토르 미만, 또는 10 토르 미만, 또는 5 Torr 미만, 또는 심지어 2 토르 미만의 반응 챔버 압력으로 조절된 반응 챔버 내에서 수행될 수 있다. 일부 구현예에서, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체의 증착 동안에 반응 챔버 내의 압력은 1 토르 내지 300 토르, 또는 1 토르 내지 100 토르, 또는 2 토르 내지 5 토르의 압력으로 조절될 수 있다.
본 개시의 일부 구현예에서, 챔버 압력(즉, 증착 압력)은 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하기 위해 사용되는 둘 이상의 후속 주기적 증착 공정 동안에 유지될 수 있다. 예를 들어, 일부 구현예에서, 예시적인 증착 공정(100)은 제1 TiAlC 막을 증착하기 위한 제1 주기적 증착 공정(공정 블록 120) 및 제2 TiAlC를 증착하기 위한 제2 주기적 증착 공정(공정 블록 130)을 포함할 수 있고, 증착 압력은 제1 주기적 증착 공정(공정 블록 120) 및 제2 주기적 증착 공정(공정 블록 130) 둘 모두 동안에 실질적으로 일정하게 유지될 수 있다. 즉, 일부 구현예에서, 제1 주기적 증착 공정 및 제2 주기적 증착 공정은 동일한 증착 압력에서 수행된다.
일단 기판이 원하는 증착 온도로 가열되고 반응 챔버 내의 압력이 원하는 레벨로 조절되면, 예시적인 증착 공정(100)은, 함께 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 구성하는 둘 이상의 티타늄 알루미늄 카바이드(TiAlC) 막을 증착하기 위해 사용되는 둘 이상의 주기적 증착 공정을 수행함으로써 계속될 수 있다. 예시적인 증착 공정(100)(도 1)은 두 개의 주기적 증착 공정, 즉 사이클당 제1 성장 속도를 갖는 제1 주기적 증착 공정(공정 블록 120), 및 사이클당 제2 성장 속도를 갖는 제2 주기적 증착 공정(공정 블록 130)을 이용하되, 사이클당 제1 성장 속도는 사이클당 제2 성장 속도보다 크다.
일부 구현예에서, 제1 주기적 증착 공정(공정 블록 120) 및 제2 주기적 증착 공정(공정 블록 130)은 둘 다 티타늄 알루미늄 카바이드 막을 사이클당 상이한 성장 속도로 증착할 수 있다. 따라서, 제1 주기적 증착 사이클(공정 블록 120) 및 제2 주기적 증착 사이클(공정 블록 130)은 상이한 공정 파라미터를 갖는 주기적 증착 공정을 포함할 수 있다. 예를 들어, 주기적 증착 공정 파라미터는 증착 온도, 증착(챔버) 압력, 전구체 주입량, 전구체 흐름, 기판과의 전구체 접촉 시간, 퍼지 시간, 티타늄 전구체의 선택, 및 금속유기 알루미늄 전구체의 선택을 포함할 수 있지만, 이에 제한되지 않는다. 본 개시의 일부 구현예에서, 제1 주기적 증착 공정(공정 블록 120) 및 제2 주기적 증착 공정(공정 블록 130)은 제1 주기적 증착 공정과 제2 주기적 증착 공정 사이의 공정 파라미터의 단일 변화에 의해 달라지는 관련 공정 파라미터를 갖는 주기적 증착 공정을 포함할 수 있다. 본 개시의 일부 구현예에서, 제1 주기적 증착 공정과 제2 주기적 증착 공정 사이의 공정 파라미터의 단일 변형은, 전구체 주입량, 전구체 흐름, 기판과의 전구체 접촉 시간, 티타늄 전구체의 선택, 또는 금속유기 알루미늄 전구체의 선택을 포함하는 군으로부터 선택된 하나의 파라미터의 변형을 포함할 수 있다. 본 개시의 특정 구현예에서, 제1 주기적 증착 공정과 제2 주기적 증착 공정 사이의 공정 파라미터에 대한 단일 변형은 금속유기 알루미늄 전구체의 선택을 포함하며, 제1 주기적 증착 공정은 제1 금속유기 알루미늄 전구체를 이용하고, 제2 주기적 증착 공정은 제1 금속유기 알루미늄 전구체와 상이한 제2 금속유기 알루미늄 전구체를 이용한다.
본 개시의 방법은 예시적인 공정(100)(도 1)에 설명된 두 개의 주기적 증착 공정을 넘어 n번째 수의 주기적 증착 공정까지(여기서 n은 2 이상임) 연장될 수 있고, 여기서 각각의 n번째 주기적 증착 공정은 후속하는 주기적 증착 공정 사이의 상기 주기적 증착 파라미터의 변형에 의해, 상기 n번째-1 주기적 증착 공정 및 n번째+1 주기적 증착 공정과 비교하면 상이한 사이클당 성장 속도를 갖는 티타늄 알루미늄 카바이드 막을 증착한다.
예시적인 증착 공정(100)(도 1)은 사이클당 제1 성장 속도로 제1 주기적 증착 공정의 적어도 하나의 제1 단위 증착 사이클을 사용하여 기판 상에 제1 TiAlC 막을 증착하는 단계를 포함하는 공정 블록(120)에 의해 계속될 수 있다.
보다 상세하게, 제1 주기적 증착 사이클(공정 블록 120) 및 이의 구성 하위 공정 블록이 도 2에 나타나 있다. 제1 주기적 증착 사이클(120)은, 기판을 티타늄 전구체와 접촉시키는 단계를 포함하는 서브 공정 블록(200)에 의해, 주기적 증착 페이즈(205)로 시작할 수 있다.
본 개시의 일부 구현예에서, 티타늄 전구체는, 예를 들어 티타늄 클로라이드, 티타늄 요오드, 또는 티타늄 브로마이드 전구체와 같은 티타늄 할라이드 전구체를 포함할 수 있다. 비제한적인 예시로서, 티타늄 할라이드 전구체는 티타늄 테트라클로라이드(TiCl4) 또는 티타늄 테트라요오드(TiI4)를 포함할 수 있다.
본 개시의 일부 구현예에서, 티타늄 전구체는 금속유기 티타늄 전구체, 즉 티타늄 원소를 포함한 금속유기 전구체를 포함할 수 있다. 예를 들어, 금속유기 티타늄 전구체는 테트라키스디메틸아미노 티타늄(TDMAT), 테트라키스디에틸아미노 티타늄(TDEAT), 펜타메틸시클로펜타디에닐트리메톡시 티타늄(CpMe5Ti(OMe)3), 티타늄 메톡시드(Ti(OMe)4), 티타늄 에톡시드(Ti(OEt)4), 티타늄 이소프로폭시드(Ti(OPr)4), 또는 티타늄 부톡시드 (Ti(OBu)4) 중 적어도 하나를 포함할 수 있다. 금속유기 티타늄 전구체는 블롬베르그 등에게 승인된 미국 특허 제9,062,390호에 설명되어 있고, 본원에 참고로 포함된다.
본 개시의 일부 구현예에서, 기판을 티타늄 전구체와 접촉시키는 단계는 기판을 티타늄 전구체와 약 0.01 초 내지 약 60 초 사이, 약 0.05 초 내지 약 10 초 사이, 또는 약 0.1 초 내지 약 5.0 초 사이의 시간 동안 접촉시키는 단계를 포함할 수 있다. 추가적으로, 티타늄 전구체와 기판을 접촉시키는 단계 동안, 티타늄 전구체의 유량은 2000 sccm 미만, 또는 500 sccm 미만, 또는 100 sccm 미만, 또는 1 내지 2000 sccm, 또는 5 내지 1000 sccm, 또는 심지어 10 내지 500 sccm일 수 있다.
제1 주기적 증착 공정(120)의 주기적 증착 페이즈(205)(도 2)는 반응 챔버를 퍼지함으로써 계속될 수 있다. 예를 들어, 과잉의 티타늄 전구체 및 반응 부산물(존재하는 경우)은, 불활성 퍼지 가스를 도입하고 반응 챔버와 유체 연통하는 진공 펌프의 도움으로 반응 챔버를 배기함으로써 기판의 표면으로부터 제거될 수 있다. 퍼지 공정은, 기판 표면이 5초 미만, 또는 3초 미만, 또는 심지어 2초 미만의 시간 동안에 퍼지되는 퍼지 사이클을 포함할 수 있다.
반응 챔버를 퍼지할 시, 제1 주기적 증착 공정(120)(도 2)은 기판을 제1 금속유기 알루미늄 전구체와 접촉시키는 단계를 포함하는 하위 공정 블록(210)에 의해 계속될 수 있다.
본 개시의 일부 구현예에서, 제1 금속유기 알루미늄 전구체는, 트리메틸알루미늄(TMA), 트리에틸알루미늄(TEA), 디메틸알루미늄 수소화물(DMAH), 디메틸에틸아민알란(DMEAA), 트리메틸아민알란(TEAA), 트리터트부틸알루미늄(TTBA), 또는 N-메틸피로리딘(MPA) 중 적어도 하나를 포함할 수 있다.
본 개시의 일부 구현예에서, 기판을 제1 금속유기 알루미늄 전구체와 접촉시키는 단계는 기판을 제1 금속유기 알루미늄 전구체와 약 0.01 초 내지 약 60 초 사이, 약 0.05 초 내지 약 10 초 사이, 또는 약 0.1 초 내지 약 5.0 초 사이의 시간 동안 접촉시키는 단계를 포함할 수 있다. 추가적으로, 제1 금속유기 알루미늄 전구체와 기판을 접촉시키는 단계 동안에, 제1 금속유기 알루미늄 전구체의 유량은 2000 sccm 미만, 또는 500 sccm 미만, 또는 100 sccm 미만, 또는 1 내지 2000 sccm, 또는 5 내지 1000 sccm, 또는 심지어 10 내지 500 sccm일 수 있다.
본 개시의 일부 구현예에서, 기판을 제1 금속유기 알루미늄 전구체와 접촉시키는 단계는 둘 이상의 마이크로 펄스화 공정을 포함할 수 있다. 예를 들어, 각각의 마이크로 펄스화 공정은, 기판을 제1 금속유기 알루미늄 전구체의 마이크로 펄스와 접촉시키는 단계, 및 마이크로 퍼지로 반응 챔버를 퍼지하는 단계를 포함할 수 있되, 제1 금속유기 알루미늄 전구체의 마이크로 펄스 각각은 제1 금속유기 알루미늄 전구체의 실질적으로 일정한 농도를 반응 챔버 내로 제공한다. 일부 구현예에서, 제1 금속유기 알루미늄 전구체의 각각의 마이크로 펄스는 0.05초 내지 10초의 펄스 시간을 가지며, 각각의 마이크로 퍼지는 0.1초 내지 10초의 퍼지 시간을 갖는다. 마이크로 펄스화 전구체에 관한 추가 정보는 "Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures"이라는 명칭의 Raisanen 등의 미국 특허 공개 제2019/0221433 호에 기술되어 있으며, 그 전체 내용은 본원에 참조로서 포함된다.
기판을 제1 금속유기 알루미늄 전구체와 접촉시킬 시, 제1 주기적 증착 공정(120)은 반응 챔버를 퍼지함으로써 진행될 수 있고, 이는 본원에서 전술한 바와 같고, 따라서 간결성을 위해 반복되지 않는다.
반응 챔버로부터 제1 금속유기 알루미늄 전구체(및 임의의 반응 부산물)의 퍼지가 완료되면, 제1 주기적 증착 공정(120)(도 2)의 주기적 증착 페이즈(205)는 결정 게이트(220)에 의해 진행될 수 있고, 결정 게이트(220)는 증착된 제1 TiAlC 막의 두께에 의존한다. 예를 들어, 제1 TiAlC 막이 원하는 소자 응용을 위해 불충분한 두께로 증착되는 경우, 주기적 증착 페이즈(205)는 서브 공정 블록(200)으로 돌아가고 추가적인 증착 사이클을 계속함으로써 반복될 수 있으며, 제1 단위 증착 사이클은 기판을 티타늄 전구체와 접촉시키는 단계(서브 공정 블록(200)), 반응 챔버를 퍼지하는 단계, 제1 금속유기 알루미늄 전구체와 기판을 접촉시키는 단계(서브 공정 블록(210)), 및 반응 챔버를 다시 퍼지하는 단계를 포함할 수 있다. 제1 주기적 증착 공정(120)의 제1 단위 증착 사이클은, 제1 TiAlC 막의 원하는 두께를 기판 위에 증착할 때까지 1회 이상 반복될 수 있다.
본 개시의 일부 구현예에서, 기판을 티타늄 전구체 및 제1 금속유기 알루미늄 전구체와 접촉시키는 순서는, 기판이 먼저 제1 금속유기 알루미늄 전구체와 이어서 티타늄 전구체를 접촉하도록 구성될 수 있도록 한다는 점을 이해해야 한다. 또한, 일부 구현예에서, 제1 주기적 증착 공정(120)(도 2)의 주기적 증착 페이즈(205)는, 기판을 제1 금속유기 알루미늄 전구체와 1회 이상 접촉시키기 전에 기판을 티타늄 전구체와 1회 이상 접촉시키는 단계를 포함할 수 있다. 또한, 일부 구현예에서, 제1 주기적 증착 공정(120)의 주기적 증착 페이즈(205)는, 기판을 티타늄 전구체와 1회 이상 접촉시키기 전에 기판을 제1 금속유기 알루미늄 전구체와 1회 이상 접촉시키는 단계를 포함할 수 있다.
일부 구현예에서, 제1 주기적 증착 공정(120)은 제1 TiAlC 막을 사이클당 제1 성장 속도(Å/사이클)로 증착할 수 있다. 일부 구현예에서, 사이클당 제1 성장 속도는 10 Å/사이클 미만, 8 Å/사이클 미만, 6 Å/사이클 미만, 또는 심지어 5 Å/사이클 미만일 수 있다. 일부 구현예에서, 사이클당 제1 성장 속도는 5 Å/사이클 내지 10 Å/사이클, 또는 6 Å/사이클 내지 9 Å/사이클, 또는 6 Å/사이클 내지 7 Å/사이클일 수 있다.
일부 구현예에서, 제1 TiAlC 막은 50 Å 미만, 또는 40 Å 미만, 또는 30 Å 미만, 또는 20 Å 미만, 또는 10 Å 미만, 또는 심지어 5 Å 미만의 평균 막 두께로 증착될 수 있다. 일부 구현예에서, 제1 TiAlC 막은 1 Å 내지 50 Å, 또는 5 Å 내지 20 Å, 또는 5 Å 내지 10 Å의 평균 막 두께로 증착될 수 있다.
본 개시의 일부 구현예에서, 제1 TiAlC 막은 제1 주기적 증착 공정의 적어도 하나의 제1 단위 증착 사이클을 수행함으로써 증착될 수 있다. 일부 구현예에서, 제1 단위 증착 사이클은 5회 미만(즉, 5회 미만 증착 사이클), 또는 4회 미만(즉, 4회 미만 증착 사이클), 또는 3회 미만(즉, 3회 미만 증착 사이클), 또는 2회 미만(즉, 2회 미만 증착 사이클), 또는 심지어 1회 수행될 수 있다(즉, 1회 증착 사이클). 본 개시의 일부 구현예에서, 제1 주기적 증착 공정의 제1 단위 증착 사이클은 1 사이클 내지 5 사이클, 또는 1 사이클 내지 3 사이클, 또는 1 사이클 내지 2 사이클 동안 수행될 수 있다. 본 개시의 특정 구현예에서, 사이클당 제1 성장 속도는 사이클당 10 Å 이하일 수 있고, 제1 단위 증착 사이클은 두 번(2) 미만(즉, 2회 미만의 증착 사이클)으로 수행되거나, 심지어 단일(1) 증착 사이클에 대해 1회 수행될 수 있다.
일부 구현예에서, 제1 TiAlC 막은 5 Å 미만, 또는 3 Å 미만, 또는 심지어 2 Å 미만의 평균 r.m.s 표면 거칠기(Ra)를 가질 수 있다. 예를 들어, 평균 r.m.s 표면 거칠기(Ra)는 100 마이크론 x 100 마이크론의 표면적에 걸쳐 원자력 현미경(AFM) 측정에 의해 측정될 수 있다.
본 개시의 일부 구현예에서, 제1 TiAlC 막은 10 원자% 내지 50 원자%, 또는 20 원자% 내지 45 원자%, 또는 30 원자% 내지 40 원자%의 알루미늄의 원자%로 증착될 수 있다. 일부 구현예에서, 제1 TiAlC 막은 50 원자% 미만, 또는 45 원자% 미만, 또는 40 원자% 미만, 또는 35 원자% 미만, 또는 30 원자% 미만, 또는 원자% 미만, 또는 20 원자% 미만의 알루미늄 원자%로 증착될 수 있다. 본원에서 주어진 예시적인 구현예에서, 제1 TiAlC 막 내의 알루미늄의 원자%는 러더포드 후방 산란 분광분석(RBS)을 사용하여 측정될 수 있다.
제1 TiAlC 막을 원하는 두께로 증착하는 것이 완료되면, 제1 주기적 증착 공정(120)(도 2)은 서브 공정 블록(230)에 의해 빠져나갈 수 있다.
제1 주기적 증착 공정을 빠져나오면, 티타늄 알루미늄 카바이드(TiAlC) 막 구조를 증착하기 위한 예시적인 증착 공정(100)(도 1)은, 사이클당 제2 성장 속도로 제2 주기적 증착 공정의 적어도 하나의 제2 단위 증착 사이클을 이용하여 제1 TiAlC 막 위에 제2 TiAlC 막을 증착하는 단계를 포함하는 공정 블록(130)에 의해 계속될 수 있다(공정 블록 130).
보다 상세하게, 제2 주기적 증착 사이클(공정 블록 130) 및 이의 구성 서브 공정 블록이 도 3에 나타나 있다. 제2 주기적 증착 사이클(130)은, 기판을 티타늄 전구체와 접촉시키는 단계를 포함하는 서브 공정 블록(300)에 의해, 주기적 증착 페이즈(305)로 시작할 수 있다. 서브 공정 블록(300)은 전술한 바와 같이 서브 공정 블록(200)과 실질적으로 유사할 수 있으므로, 간결성을 위해 여기에서는 반복되지 않는다.
제2 주기적 증착 공정(130)(도 3)의 주기적 증착 페이즈(305)는, 제1 주기적 증착 공정(120)(도 2)을 참조하여 전술한 바와 같이 반응 챔버를 퍼지함으로써 계속될 수 있고, 따라서 여기에서 반복되지 않는다.
반응 챔버를 퍼지할 시, 제2 주기적 증착 공정(130)(도 3)은 기판을 제2 금속유기 알루미늄 전구체와 접촉시키는 단계를 포함하는 하위 공정 블록(310)에 의해 계속될 수 있다.
본 개시의 일부 구현예에서, 제2 금속유기 알루미늄 전구체는, 트리메틸알루미늄(TMA), 트리에틸알루미늄(TEA), 디메틸알루미늄 수소화물(DMAH), 디메틸에틸아민알란(DMEAA), 트리메틸아민알란(TEAA), 트리터트부틸알루미늄(TTBA), 또는 N-메틸피로리딘(MPA) 중 적어도 하나를 포함할 수 있다.
본 개시의 일부 구현예에서, 제2 금속유기 알루미늄 전구체는 제1 금속유기 알루미늄 전구체보다 덜 반응성일 수 있다. 즉, 제1 금속유기 알루미늄 전구체는 제2 금속유기 알루미늄 전구체보다 더 반응성일 수 있다.
본 개시의 일부 구현예에서, 제1 금속유기 알루미늄 전구체는 제2 금속유기 알루미늄 전구체보다 더 많은 수의 탄소 원자를 포함할 수 있다.
본 개시의 일부 구현예에서, 제1 금속유기 알루미늄 전구체는 트리메틸알루미늄(TEA)을 포함할 수 있다. 일부 구현예에서, 제2 금속유기 알루미늄 전구체는 트리메틸알루미늄(TMA)을 포함할 수 있다.
본 개시의 일부 구현예에서, 기판을 제2 금속유기 알루미늄 전구체와 접촉시키는 단계는, 기판을 제2 금속유기 알루미늄 전구체와 약 0.01초 내지 약 60초 사이, 약 0.05초 내지 약 10초 사이, 또는 약 0.1초 내지 약 5.0초 사이의 시간 동안 접촉시키는 단계를 포함할 수 있다. 추가적으로, 제2 금속유기 알루미늄 전구체와 기판을 접촉시키는 단계 동안에, 제2 금속유기 알루미늄 전구체의 유량은 2000 sccm 미만, 또는 500 sccm 미만, 또는 100 sccm 미만, 또는 1 내지 2000 sccm, 또는 5 내지 1000 sccm, 또는 심지어 10 내지 500 sccm일 수 있다.
본 개시의 일부 구현예에서, 기판을 제2 금속유기 알루미늄 전구체와 접촉시키는 단계는, 본원에 이전에 개시된 바와 같이, 둘 이상의 마이크로 펄스화 공정을 포함할 수 있다. 일부 구현예에서, 제2 금속유기 알루미늄 전구체의 각각의 마이크로 펄스는 0.05초 내지 10초의 펄스 시간을 가지며, 각각의 마이크로 퍼지는 0.1초 내지 10초의 퍼지 시간을 갖는다.
기판을 제2 금속유기 알루미늄 전구체와 접촉시킬 시, 제2 주기적 증착 공정(130)은 반응 챔버를 퍼지함으로써 진행될 수 있고, 이는 본원에서 전술한 바와 같고, 따라서 간결성을 위해 반복되지 않는다.
반응 챔버로부터 제2 금속유기 알루미늄 전구체(및 임의의 반응 부산물)의 퍼지가 완료되면, 제2 주기적 증착 공정(130)(도 3)의 주기적 증착 페이즈(305)는 결정 게이트(320)에 의해 진행될 수 있고, 결정 게이트(320)는 증착된 제2 TiAlC 막의 두께에 의존한다. 예를 들어, 제2 TiAlC 막이 원하는 소자 응용을 위해 불충분한 두께로 증착되는 경우, 주기적 증착 페이즈(305)는 서브 공정 블록(300)으로 돌아가고 추가적인 증착 사이클을 계속함으로써 반복될 수 있으며, 제2 단위 증착 사이클은 기판을 티타늄 전구체와 접촉시키는 단계(서브 공정 블록(300)), 반응 챔버를 퍼지하는 단계, 제2 금속유기 알루미늄 전구체와 기판을 접촉시키는 단계(서브 공정 블록(310)), 및 반응 챔버를 다시 퍼지하는 단계를 포함할 수 있다. 제2 주기적 증착 공정(130)의 제2 단위 증착 사이클은, 제2 TiAlC 막의 원하는 두께를 기판 위에 증착할 때까지 1회 이상 반복될 수 있다.
제1 주기적 증착 공정과 관련하여 전술한 바와 같이, 일부 구현예에서, 기판과 접촉하는 전구체의 순서는 전술한 것과 상이할 수 있고, 서브 공정, 퍼지 사이클 및 이의 반복의 임의의 예상 가능한 순서는 본 개시의 일부로서 가정된다는 것을 이해해야 한다.
일부 구현예에서, 제2 주기적 증착 공정(130)은 사이클당 제2 성장 속도(Å/사이클)로 제2 TiAlC 막을 증착할 수 있다. 일부 구현예에서, 사이클당 제2 성장 속도는 사이클당 제1 성장 속도보다 작을 수 있다. 즉, 제1 TiAlC 막은 사이클당 제1 성장 속도로 증착될 수 있고, 제2 TiAlC 막은 사이클당 제2 성장 속도로 증착될 수 있으며, 여기서 사이클당 제1 성장 속도는 사이클당 제2 성장 속도보다 크다.
본 개시의 일부 구현예에서, 사이클당 제2 성장 속도는 5 Å/사이클 미만, 4 Å/사이클 미만, 3 Å/사이클 미만, 또는 심지어 2 Å/사이클 미만일 수 있다. 일부 구현예에서, 사이클당 제2 성장 속도는 사이클당 2 Å/사이클 내지 5 Å/사이클일 수 있다.
일부 구현예에서, 제2 TiAlC 막은 20 Å 미만, 또는 15 Å 미만, 또는 10 Å 미만, 또는 5 Å 미만, 또는 4 Å 미만, 또는 심지어 3 Å 미만의 평균 막 두께로 증착될 수 있다. 일부 구현예에서, 제2 TiAlC 막은 1 Å 내지 20 Å, 또는 2 Å 내지 15 Å, 또는 4 Å 내지 10 Å의 평균 막 두께로 증착될 수 있다.
본 개시의 일부 구현예에서, 제2 TiAlC 막은 제2 주기적 증착 공정의 적어도 하나의 제2 단위 증착 사이클을 수행함으로써 증착될 수 있다. 일부 구현예에서, 제2 단위 증착 사이클은 3회 미만(즉, 3회 미만 증착 사이클), 또는 2회 미만(즉, 2회 미만 증착 사이클), 또는 심지어 1회의 증착 사이클 동안 1회 수행될 수 있다. 본 개시의 일부 구현예에서, 제2 주기적 증착 공정의 제2 단위 증착 사이클은 1 사이클 내지 3 사이클, 또는 1 사이클 내지 2 사이클 동안 수행될 수 있다. 본 개시의 특정 구현예에서, 사이클당 제2 성장 속도는 사이클당 8 Å 이하일 수 있고, 제2 단위 증착 사이클은 2회 미만으로 수행되거나, 또는 단일(1) 사이클로 수행될 수 있다.
일부 구현예에서, 제2 TiAlC 막은 5 Å 미만, 또는 3 Å 미만, 또는 심지어 2 Å 미만의 평균 r.m.s 표면 거칠기(Ra)를 가질 수 있다. 예를 들어, 평균 r.m.s 표면 거칠기(Ra)는 100 마이크론 x 100 마이크론의 표면적에 걸쳐 원자력 현미경(AFM) 측정에 의해 측정될 수 있다.
본 개시의 일부 구현예에서, 제2 TiAlC 막은 1 원자% 내지 20 원자%, 또는 2 원자% 내지 15 원자%, 또는 5 원자% 내지 12 원자%의 알루미늄의 원자%로 증착될 수 있다. 일부 구현예에서, 제2 TiAlC 막은 20 원자% 미만, 또는 15 원자% 미만, 또는 12 원자% 미만, 또는 10 원자% 미만, 또는 8 원자% 미만, 또는 6 원자% 미만, 또는 심지어 4 원자% 미만의 알루미늄의 원자%로 증착될 수 있다. 본원에서 주어진 예시적인 구현예에서, 제2 TiAlC 막 내의 알루미늄의 원자%는 러더포드 후방 산란 분광분석(RBS)을 사용하여 측정될 수 있다.
제2 TiAlC 막을 원하는 두께로 증착하는 것이 완료되면, 제2 주기적 증착 공정(130)(도 3)은 서브 공정 블록(330)에 의해 빠져나갈 수 있다.
제2 주기적 증착 공정을 빠져나오면, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하기 위한 예시적인 공정(100)(도 1)은, 공정 블록(140)에 의해 빠져나올 수 있고, 제1 TiAlC 막과 제2 TiAlC 막 둘 다를 포함하는 티타늄 알루미늄 카바이드(TiAlC) 막 구조체는, 추가적인 소자 제조 공정을 거칠 수 있다.
본 개시의 일부 구현예에서, 티타늄 알루미늄 카바이드(TiAlC) 막 구조는 50 Å 미만, 또는 40 Å 미만, 또는 30 Å 미만, 또는 20 Å 미만, 또는 심지어 10 Å 미만의 평균 막 두께를 가질 수 있다. 일부 구현예에서, 티타늄 알루미늄 카바이드(TiAlC) 막 구조는 10 Å 내지 50 Å, 또는 15 Å 내지 40 Å, 또는 20 Å 내지 30 Å의 평균 막 두께를 갖는다.
일부 구현예에서, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체는 5 Å 미만, 또는 3 Å 미만, 또는 심지어 2 Å 미만의 평균 r.m.s 표면 거칠기(Ra)를 가질 수 있다. 예를 들어, 평균 r.m.s 표면 거칠기(Ra)는 100 마이크론 x 100 마이크론의 표면적에 걸쳐 원자력 현미경(AFM) 측정에 의해 측정될 수 있다.
일부 구현예에서, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체의 표면 거칠기는 TiAlC 막 구조체의 평균 총 두께의 백분율 거칠기로서 표현될 수 있다. 예를 들어, TiAlC 막 구조체의 백분율 표면 거칠기는 10% 미만, 또는 8% 미만, 또는 5% 미만, 또는 3% 미만, 또는 심지어 1% 미만일 수 있다. 비제한적인 예시로서, TiAlC 막 구조체는, 2 Å 미만의 r.m.s 표면 거칠기(Ra) 및 8% 미만의 해당 백분율 표면 거칠기를 갖는, 25 Å 미만의 평균 막 두께를 갖는다.
본원에 개시된 주기적 증착 공정 및 연관된 티타늄 알루미늄 카바이드(TiAlC) 막 구조체는 다수의 응용에서 이용될 수 있다. 비제한적인 예시로서, 본 개시의 TiAlC 막 구조체는 NMOS 반도체 소자와 같은 반도체 소자에 대한 금속 게이트 스택(즉, 게이트 전극)의 일부로서 이용될 수 있다. 예를 들어, NMOS 소자 구조체의 경우, 금속 게이트 스택의 유효 일함수는 바람직하게는 반도체 재료의 장벽 높이와 호환될 수 있도록 대략 4.3 eV 미만이다.
보다 상세하게, 도 4a는 기판(405)을 포함하는 반도체 구조체(400)를 나타낸다. 기판(405)은 반도체 몸체(402)를 포함하며, 이 예시에서 반도체 p형 몸체(402)(예, p형 실리콘), p형 채널 영역(404), 및 n형 소스/드레인 영역(406/408)을 포함한다. 이러한 비제한적인 예에서, p형 채널 영역(404) 상에 바로 배치된 실리콘 옥사이드 인터페이스 막(412), 및 실리콘 인터페이스 막(412) 위에 바로 배치된 고-유전상수 유전체 막(414)을 포함하는 게이트 유전체 스택(410)이 p형 채널 영역(404) 위에 배치된다. 일부 구현예에서, 고-유전상수 유전체 막(414)은, 하프늄 옥사이드(HfO2), 탄탈륨 옥사이드(Ta2O5), 지르코늄 옥사이드(ZrO2), 티타늄 옥사이드(TiO2), 하프늄 실리케이트(HfSiOx), 란타늄 옥사이드(La2O3) 또는 이들의 혼합물/라미네이트 중 적어도 하나를 포함할 수 있다. 특정 구현예에서, 고-유전상수 유전체 막(414)은, 예를 들어 HfO2와 같은 하프늄 옥사이드 막을 포함할 수 있다.
기판(405)은, 또한 고-유전상수 유전체 막(414)의 상부 표면 위에 바로 배치될 수 있는 추가 선택 막(416)(도 4a에서 점선으로 표시됨)을 포함할 수 있다. 추가 선택 막(416)은, 예를 들어 전이금속 나이트라이드 막(예, 티타늄 나이트라이드 막)을 포함하는 장벽 막을 구성할 수 있고, 후속하는 금속 게이트 스택(게이트 유전체 스택(410) 위에 배치됨)으로부터의 종들이 고-유전상수 유전체 막(414) 내로 확산되는 것을 방지하기 위해 사용될 수 있다. 추가 선택 막(416)은 노출된 표면(418)을 가질 수 있다.
도 4b는, 본 개시의 구현예에 따라 제1 티타늄 알루미늄 카바이드(TiAlC) 막(420)의 주기적 증착 후의 (도 4a의) 반도체 구조체(400)를 포함한 반도체 구조체(415)를 나타낸다.
따라서, 일부 구현예에서, 제1 TiAlC 막(420)은 고-유전상수 유전체 막(414) 위에 증착될 수 있다. 일부 구현예에서, 본 개시의 방법은, 고-유전상수 유전체 막(414) 바로 위에 전이금속 나이트라이드 막(416)을 증착하고, 그 후에 전이금속 나이트라이드 막(416) 바로 위에 제1 TiAlC 막(420)을 증착하는 단계를 추가로 포함할 수 있다. 특정 구현예에서, 본 개시의 방법은, 고-유전상수 유전체 막(414) 바로 위에 티타늄 나이트라이드 막(416)을 증착하고, 그 후에 전이금속 나이트라이드 막 바로 위에 제1 TiAlC 막(420)을 증착하는 단계를 포함할 수 있다. 일부 구현예에서, 전이금속 나이트라이드 막(416) 및 제1 TiAlC 막(420) 둘 모두는 동일한 반응 챔버 내에서, 예를 들어, ALD 공정 또는 주기적 화학 기상 증착 공정을 위해 구성된 반응 챔버 내에서 주기적 증착 공정에 의해 증착될 수 있다.
대안적인 구현예에서, 선택적인 전이금속 나이트라이드 막(416)은 생략될 수 있고, 제1 TiAlC 막(420)은 고-유전상수 유전체 막(414) 상에 바로 증착될 수 있다. 이러한 실시예(미도시)에서, 기판의 증착 표면은 고-유전상수 유전체 막을 포함하고, 제1 TiAlC 막(420)은 고-유전상수 유전체 막(414) 바로 위에 증착될 수 있다.
도 4c는, 본 개시의 구현예에 따라 제2 티타늄 알루미늄 카바이드(TiAlC) 막(422)의 주기적 증착 후의 (도 4b의) 반도체 구조체(415)를 포함한 반도체 구조체(430)를 나타낸다.
도 4c에 나타낸 바와 같이, 일부 구현예에서, 제2 TiAlC 막(422)은 제1 TiAlC 막(420) 위에 증착될 수 있다. 특정 구현예에서(도 4c에 나타낸 바와 같이), 제2 TiAlC 막(422)은 제1 TiAlC 막(420) 위에 바로 증착될 수 있다. 대안적인 구현예에서, 제1 TiAlC 막(420)과 제2 TiAlC 막(422) 사이에 증착되고 배치되는 임의의 수의 개재 층이 있을 수 있다.
본 개시의 일부 구현예에서, 제1 TiAlC 막(420)은 제2 TiAlC 막(422)보다 큰 알루미늄 원자%를 가질 수 있다. 비제한적인 예시로서, 제1 TiAlC 막(420)은 20 원자% 내지 50 원자%, 또는 30 원자% 내지 40 원자%, 또는 심지어 40 원자%의 알루미늄의 원자%를 가질 수 있다. 대조적으로, 제2 TiAlC 막(422)은 1 원자% 내지 20 원자%, 또는 2 원자% 내지 15 원자%, 또는 5 원자% 내지 12 원자%, 또는 심지어 약 10 원자%의 알루미늄 원자%를 가질 수 있다. 이전에 개시된 바와 같이, 알루미늄(및 다른 종)의 원자%는, 예를 들어 러더퍼드 후방산란 분광분석(RBS)을 이용하여 측정될 수 있다.
본 개시의 일부 구현예에서, (TiAlC 막 구조체(425)가 일부분인) 금속 게이트 스택의 유효 일함수는 고-유전상수 유전체 막(414)에 근접한 TiAlC 막 구조체의 조성에 의해 부분적으로 결정될 수 있다. 예를 들어, 더 큰 원자%의 알루미늄을 갖는 제1 TiAlC 막(420)은 고-유전상수 유전체 막(414)에 근접하여 바람직할 수 있고, 더 적은 원자%의 알루미늄을 갖는 제2 TiAlC 막(422)은 고-유전상수 유전체 막(414)의 원위에서 바람직할 수 있다. 따라서, 일부 구현예에서, 제1 TiAlC 막은 20 원자% 내지 50 원자%의 알루미늄 원자%를 갖는 고-유전상수 유전체 막(414)에 근접하여 배치될 수 있고, 제2 TiAlC 막은 1 원자% 내지 20 원자%의 알루미늄 원자%를 갖는 고-유전상수 유전체 막(414)의 원위에 배치될 수 있다.
또한, 일부 구현예에서, 고정된 공정 파라미터를 갖는 주기적 증착 공정에 의해 증착된 TiAlC 막의 사이클당 성장 속도는, 적어도 부분적으로 증착 중인 TiAlC 막 내의 알루미늄의 원자%에 의존할 수 있다. 예를 들어, 알루미늄의 원자%가 높은, 예를 들어 20 원자% 내지 50 원자%인 TiAlC 막은, 고정된 공정 파라미터를 갖는 단일 주기적 증착 공정에 대해, 알루미늄의 원자%가 낮은, 예를 들어 1 원자% 내지 20 원자%인 TiAlC 막보다 사이클당 성장 속도가 높을 수 있다. 따라서, 고-유전상수 유전체 막에 근접한 알루미늄의 높은 원자% 및 더 높은 두께 제어 차수에 대한 사이클당 감소된 제어가능 성장 속도 모두를 갖는, TiAlC 막 구조의 증착을 가능하게 하기 위해, 본 개시의 현재 구현예는 사이클당 성장 속도가 상이한 둘 이상의 주기적 증착 공정을 사용한다. 예를 들어, 사이클당 높은 성장 속도(예, 사이클당 5 Å 내지 사이클당 10 Å)의 제1 주기적 증착 공정을 이용하여, 고-유전상수 유전체 막에 근접한 제1 TiAlC 막을 증착할 수 있고, 사이클당 낮은 성장 속도(예, 사이클당 2 Å 내지 4 Å)를 이용하여 고-유전상수 유전체 막에 대해 원위인 제2 TiAlC 막을 증착할 수 있다.
비제한적인 예시로서, 제1 TiAlC 막(420)은 450°C 미만의 증착 온도에서 트리메틸알루미늄(TEA)을 포함한 제1 금속유기 알루미늄 전구체를 사용하여 5 Å/사이클 내지 10 Å/사이클의 사이클당 성장 속도로 고-유전상수 유전체 막에 근접하여 20 Å 미만의 평균 막 두께까지 증착될 수 있다. 또한, 제2 TiAlC 막(422)은 트리메틸알루미늄(TMA)을 포함한 제2 금속유기 알루미늄 전구체를 사용하여 2 Å/사이클 내지 4 Å/사이클의 사이클당 성장 속도로 제1 TiAlC 막(420) 위에 그리고 고-유전상수 유전체 막의 원위에 10 Å 미만의 평균 막 두께까지 증착될 수 있다.
특정 비제한적인 예시에서, 티타늄 알루미늄 카바이드(TiAlC) 막 구조체에 대한 평균 막 두께 목표는 대략 25 Å일 수 있다. 이러한 구현예에서, 제1 주기적 증착 공정의 제1 단위 사이클은 2회 수행되어 20 Å의 평균 막 두께를 갖는 제1 TiAlC 막을 (즉, 사이클당 제1 성장 속도가 대략 10 Å/사이클로) 주기적으로 증착할 수 있다. 후속하여, 제2 주기적 증착 공정의 제2 단위 사이클은 1회 수행되어 5 Å의 평균 막 두께를 갖는 제2 TiAlC 막을 (즉, 사이클당 제2 성장 속도가 대략 약 5 Å/사이클로) 증착할 수 있고, 이는 제1 및 제2 TiAlC 막 모두를 포함하는 TiAlC 막 구조체에 대한 총 평균 막 두께를 대략 25 Å로 제공한다.
도 4d는, 전이금속 나이트라이드(예, 티타늄 나이트라이드) 및 저 비저항성 금속 막(426)과 같은 캡핑 막(424)의 증착 후의 (도 4c의) 반도체 구조체(430)를 포함한 반도체 구조체(445)를 나타낸다. 도 4d에 나타낸 바와 같이, 완전한 게이트 스택(440)은 유전체 게이트 스택(410)과 금속 게이트 스택(430) 모두를 포함하고, 금속 게이트 스택은 본 개시의 구현예에 따라 증착된 TiAlC 막 구조체를 포함한다. 일부 구현예에서, 게이트 스택(440)은 4.3 eV 미만, 또는 4.2 eV 미만, 또는 4.1 eV 미만, 또는 심지어 4.0 eV 미만의 유효 일함수를 갖는다. 일부 구현예에서, 게이트 스택(440)은 4.2 eV 미만의 유효 일함수를 가지며, 게이트 스택(440)은, 20 원자% 내지 50 원자%의 알루미늄 원자%를 갖는 고-유전상수 유전체 막에 근접한 제1 TiAlC 막, 및 1 원자% 내지 20 원자%의 알루미늄 원자%를 갖고 제1 TiAlC 막 위에 배치되는(및 고-유전상수 유전체 막(414)에 원위인) 제2 TiAlC 막을 포함한다.
본 개시의 일부 구현예에서, 본 개시의 구현예에 따라 증착된 TiAlC 막 구조체는, 예컨대 평면 전계 효과 트랜지스터, finFET, 또는 게이트 올 어라운드(GAA) 트랜지스터와 같으나 이에 제한되지 않는 반도체 소자 구조 상에 또는 그 위에 배치된 금속 게이트 스택의 적어도 일부로서 사용될 수 있다.
이전에 개시된 대로, 본 개시의 방법은 사이클당 제1 성장 속도를 갖는 제1 주기적 증착 사이클과 사이클당 제2 성장 속도를 갖는 제2 주기적 증착 사이클에 제한되지 않고, 오히려 본 개시의 방법은 n번째 수의 주기적 증착 공정까지(여기서 n은 2 이상임) 연장될 수 있고, 여기서 n번째 주기적 증착 공정은, 후속 주기적 증착 공정 사이에서 주기적 증착 파라미터를 변형함으로써 n번째-1 주기적 증착 공정 및 n번째+1 주기적 증착 공정과 비교하여 상이한 사이클당 성장 속도를 갖는 티타늄 알루미늄 카바이드 막을 증착한다.
예를 들어, 본 개시의 구현예는 세 개의 TiAlC 막을 포함한 TiAlC 막 구조를 증착하는 데 사용될 수 있으며, 여기서 사이클당 성장 속도는 각각의 후속 TiAlC 막 증착에 따라 감소하고, 즉 제3 TiAlC 막의 사이클당 성장 속도는 제2 TiAlC 막의 사이클당 성장 속도보다 낮고, 제2 TiAlC 막의 사이클당 성장 속도는 제1 TiAlC 막의 성장 속도보다 낮다.
본 개시의 구현예는 본 개시의 티타늄 알루미늄 카바이드 막 구조체를 증착하도록 구성된 반도체 증착 장치를 또한 포함할 수도 있다. 일부 구현예에서, 반도체 증착 장치는, 예를 들어 원자층 증착 공정 및/또는 주기적 화학 기상 증착 공정을 위해 구성된 반응 챔버와 같이, 주기적 증착 공정을 위해 구성된 반응 챔버를 포함할 수 있다. 이러한 구현예에서, 반도체 증착 장치는 반응 챔버에 유체 연결된 셋 이상의 전구체 공급원 용기를 포함할 수 있다. 예를 들어, 셋 이상의 전구체 공급원 용기는, 티타늄 전구체 공급원, 제1 금속유기 알루미늄 전구체 공급원, 및 제2 금속유기 알루미늄 전구체 공급원을 포함할 수 있다.
전술한 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이며, 이는 첨부된 청구범위 및 그의 법적 균등물에 의해 정의된다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 나타내고 설명된 것 외에도, 설명된 요소의 대안적인 유용한 조합과 같이, 본 개시의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (25)

  1. 기판 상에 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 증착하는 방법으로서, 상기 방법은,
    사이클당 제1 성장 속도로 제1 주기적 증착 공정의 적어도 하나의 제1 단위 증착 사이클을 사용하여 상기 기판 상에 제1 TiAlC 막을 증착하는 단계; 및
    사이클당 제2 성장 속도로 제2 주기적 증착 공정의 적어도 하나의 제2 단위 증착 사이클을 사용하여 상기 제1 TiAlC 막 위에 제2 TiAlC 막을 증착하는 단계를 포함하되,
    상기 사이클당 제1 성장 속도는 상기 사이클당 제2 성장 속도보다 큰, 방법.
  2. 제1항에 있어서, 상기 제1 단위 증착 사이클 및 상기 제2 단위 증착 사이클은, 상기 기판을 티타늄 전구체와 접촉시키는 단계, 및 상기 기판을 금속유기 알루미늄 전구체와 접촉시키는 단계를 포함하는, 방법.
  3. 제2항에 있어서, 상기 제1 주기적 증착 공정은 상기 금속유기 알루미늄 전구체로서 제1 금속유기 알루미늄 전구체를 이용하고, 상기 제2 주기적 증착 공정은 상기 제1 금속유기 알루미늄 전구체로서 상기 제1 금속유기 알루미늄 전구체와 상이한 제2 금속유기 알루미늄 전구체를 이용하는, 방법.
  4. 제3항에 있어서, 상기 제1 금속유기 알루미늄 전구체는 상기 제2 금속유기 알루미늄 전구체보다 더 반응성인, 방법.
  5. 제3항에 있어서, 상기 제1 금속유기 알루미늄 전구체는 상기 제2 금속유기 알루미늄 전구체보다 더 많은 수의 탄소 원자를 함유하는, 방법.
  6. 제3항에 있어서, 상기 제1 금속유기 알루미늄 전구체는 트리에틸알루미늄(TEA)을 포함하는, 방법.
  7. 제3항에 있어서, 상기 제2 금속유기 알루미늄 전구체는 트리메틸알루미늄(TMA)을 포함하는, 방법.
  8. 제1항에 있어서, 상기 제1 TiAlC 막은 상기 제2 TiAlC 막보다 더 큰 알루미늄 원자%를 갖는 방법.
  9. 제1항에 있어서, 상기 제1 TiAlC 막은 20 원자% 내지 50 원자%의 알루미늄의 원자%를 갖는 방법.
  10. 제9항에 있어서, 상기 제1 TiAlC 막은 30 원자% 내지 40 원자%의 알루미늄의 원자%를 갖는, 방법.
  11. 제1항에 있어서, 상기 제2 TiAlC 막은 5 원자% 내지 15 원자%의 알루미늄의 원자%를 갖는, 방법.
  12. 제1항에 있어서, 상기 사이클 당 제1 성장 속도는 5 Å/사이클 내지 10 Å/사이클인, 방법.
  13. 제1항에 있어서, 상기 사이클 당 제2 성장 속도는 2 Å/사이클 내지 4 Å/사이클인, 방법.
  14. 제1항에 있어서, 상기 제1 TiAlC 막은 3 Å 미만의 평균 표면 거칠기(Ra)를 갖는, 방법.
  15. 제1항에 있어서, 상기 제2 TiAlC 막은 3 Å 미만의 평균 표면 거칠기(Ra)를 갖는, 방법.
  16. 제1항에 있어서, 상기 제2 TiAlC 막은 상기 제1 TiAlC 막 바로 위에 증착되는, 방법.
  17. 제1항에 있어서, 상기 기판의 증착 표면은 고-유전상수 유전체 재료를 포함하고, 상기 제1 TiAlC 막은 상기 고-유전상수 유전체 막 위에 증착되는, 방법.
  18. 제17항에 있어서, 상기 제1 TiAlC 막은 상기 고-유전상수 유전체 재료 바로 위에 증착되는, 방법.
  19. 제17항에 있어서, 상기 고-유전 상수 유전체 재료 바로 위에 전이금속 나이트라이드 막을 증착하고, 그 후에 상기 전이금속 나이트라이드 막 바로 위에 상기 제1 TiAlC 막을 증착하는 단계를 추가로 포함하는 방법.
  20. 제1항에 있어서, 상기 티타늄 알루미늄 카바이드(TiAlC) 막 구조체는 20 Å 내지 50 Å의 평균 막 두께를 갖는, 방법.
  21. 제1항에 있어서, 상기 공정 온도는 450°C 미만인, 방법.
  22. 제1항에 있어서, 상기 티타늄 알루미늄 카바이드(TiAlC) 막 구조체는 반도체 소자 구조체 상에 또는 그 위에 배치된 금속 게이트 스택의 적어도 일부를 포함하는, 방법.
  23. 제22항에 있어서, 상기 반도체 소자 구조체는 게이트 올 어라운드(GAA) 트랜지스터를 포함하는, 방법.
  24. 제1항의 방법에 따라 증착된 티타늄 알루미늄 카바이드(TiAlC) 막 구조체를 포함하는 게이트 전극.
  25. 제1항의 방법을 수행하도록 구성된 반도체 증착 장치.
KR1020210102840A 2020-08-11 2021-08-05 기판 상에 티타늄 알루미늄 카바이드 막 구조체 및 관련 반도체 구조체를 증착하는 방법 KR20220020210A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063064275P 2020-08-11 2020-08-11
US63/064,275 2020-08-11

Publications (1)

Publication Number Publication Date
KR20220020210A true KR20220020210A (ko) 2022-02-18

Family

ID=80224611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210102840A KR20220020210A (ko) 2020-08-11 2021-08-05 기판 상에 티타늄 알루미늄 카바이드 막 구조체 및 관련 반도체 구조체를 증착하는 방법

Country Status (3)

Country Link
US (1) US20220051895A1 (ko)
KR (1) KR20220020210A (ko)
TW (1) TW202207284A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841182B1 (en) * 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
KR102172753B1 (ko) * 2014-03-05 2020-11-02 삼성전자주식회사 반도체 제조 장비 운용 방법
US10458018B2 (en) * 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10297749B1 (en) * 2017-12-12 2019-05-21 International Business Machines Corporation High density resistive random access memory integrated on complementary metal oxide semiconductor
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10811253B2 (en) * 2019-02-21 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having crystalline high-K gate dielectric layer
US11342434B2 (en) * 2020-05-29 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices

Also Published As

Publication number Publication date
US20220051895A1 (en) 2022-02-17
TW202207284A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
US11501973B2 (en) Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US20210328036A1 (en) Method for forming a doped metal carbide film on a substrate and related semiconductor device structures
US11286558B2 (en) Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR102192161B1 (ko) GeO2의 원자층 증착
US20210125832A1 (en) Methods for filling a gap feature on a substrate surface and related semiconductor structures
US11398382B2 (en) Method of forming an electrode on a substrate and a semiconductor device structure including an electrode
US11139383B2 (en) Titanium aluminum and tantalum aluminum thin films
KR20180048319A (ko) 원자층 퇴적에 의한 기판 상의 전이 금속 질화물 막의 형성 방법 및 관련 반도체 소자 구조물들
US11227763B2 (en) Methods for depositing a hafnium lanthanum oxide film on a substrate by a cyclical deposition process in a reaction chamber
KR20220020210A (ko) 기판 상에 티타늄 알루미늄 카바이드 막 구조체 및 관련 반도체 구조체를 증착하는 방법
CN112420489A (zh) 沉积氮化钼膜的方法和包括氮化钼膜的半导体装置结构
US20220189775A1 (en) Method of forming structures for threshold voltage control