TW200524415A - Pixel signal binning and interpolation in column circuits of a sensor circuit - Google Patents

Description

200524415 九、發明說明： 【發明所屬之技術領域】 本發明一般係關於電子領域，明確地說，係關於形成半 導體裝置與電路的方法。 【先前技術】 影像感測器可應用於各廣泛領域，包含機器視覺、機器 人技術、指導與導航、汽車應用以及消費產品。在許多智 慧影像感測器中，需要整合晶片上電路以控制影像感測器 並對輸出影像執行信號及影像處理。遺憾的係，已成為用 於影像感測器的主要技術之一的電荷耦合裝置（CCD)並非 輕易地使自身支援大規模的信號處理，而且並非輕易地與 CMOS電路整合。此外，CCD係藉由透過半導體按順序傳送 信號電荷而讀出，並且讀出速率受接近完美的電荷傳送之 需求的限制。 具有像素單位單元内之一或多個主動電晶體的主動像素 感測器（APS)，可與CM0S技術相容並且允諾與被動像素感 測器相比較高的讀出速率。主動像素感測器係通常配置為 兀件之陣列，其可得以讀出，例如每次一行。各行可同時 付以讀出、驅動並緩衝，以藉由讀出電路進行感測。 圖1顯示示範性CMOS主動像素感測器之積體電路晶片， 其包含主動像素感測器陣列3〇以及控制器32，其提供時序 信號及控制信號以致動儲存在像素中的信號之讀出。示範 陸陣列一般具有NxM個像素之尺寸，陣列30之大小將取決 於特疋實施方案。影像器係採用行並列讀出架構而每次讀 97580.doc 200524415 出列。控制器32藉由控難直定址電路34及列驅動器4〇 之操作而選擇陣列30中的像素之特定列。儲存在像素之所 選列中的電荷信號係提供給讀出電路42。採用水平定址電 可按项序明出行像素。通常而t，各像素提供重置 輸出信號Voutl，及表示在整合週期期間所累積的電荷之信 唬Vout2，該等信號係提供在讀出電路42之輸出中。 —如圖2所示，陣列30包含CM0S±動像素感測器50之多個 行49。各行49包含感測器5〇之多個列。自特定行中的主動 像素感測器50之信號可得以讀出至與該行相關聯的讀出電 路M。儲存在讀出電路52中的信號可得以傳送至輸出級 =其對於整個像素陣列3㈣言係共同的。類比輸出信號 接者可得以傳送至（例如）差動類比至數位轉換器（AM)。 過多的雜訊及較慢的訊框速率係^動電荷模式讀出之 讀取程序期間從CMOS影像感測器之各行引人。為了補償此 點1流讀出電路使用次取樣（在次解析度模式條件下）以增 加讯框速率。在大多數成像應用中，像素係採用像素時脈 之各脈衝而捕獲（除在熄滅期間以外）。次取樣藉由採用低於 基礎像素時脈頻率之速率捕獲像素而增加訊框速率。例如 可針對每像素時脈之二個脈衝而捕獲一個像素，以提供有 效的取樣速率，其為1/2的基礎像素時脈頻率。使用次取樣 允核較高頻轉素時脈速率詩時脈較低頻率取樣。 然而在次取樣期間’像素係按順序讀出，而非連續地讀 出。換言之’跳過某些像素以獲得較低解析度來換取可能 的較南訊框速率。所需要的係影像感測器，其中讀出電路 97580.doc 200524415 已採用減小的混淆而改進次解析度特徵。 【發明内容】 ' -般而言’本發明之具體實施例提供成像電路、系統及 相關方法，以將信號箱化併入讀出電路。箱化係定義為累 積或内插多個像素之電荷並在單一操作中將其讀出。藉由 將箱化併入讀出電路，可實施各種次解析度程序以最^化 混淆效應。此外，藉由择用用於箱化的類比處理，可減小 仏號頻寬。此依次減小感測器之總體功率需要。使用類比 箱化之額外利益在於，採用箱化所達到的信號雜訊比⑽r) 優點在類比域中比其在數位域中更為明顯。 【實施方式】 圖3解說用於影像感測器之差動電荷域讀出電路，其 中行讀出電路100從沿行線路1〇1的像素接收信號。此類電 路之範例可在共同讓渡的美國專利第6,222，175號中找到， 其全部係以提及方式併入本文中。讀出電路1〇〇包含負載電 晶體102’其接收其閘極中的信號（VLN)。從此項技術中可 瞭解，VLN信號會啟動負载電晶體⑽以便其提供負載於行 線路101上。行線路1 〇丨係進一步與二個取樣及保持電路耦 合’以在施加第-取樣及保持信號（SHS)時儲存像素信號位 準，並在施加第二取樣及保持信號（SHR)於讀出電路15〇時 儲存重置位準。對重置位準及像素信號位準進行取樣使關 聯雙取樣（CDS)可得以執行，其可減小與連接像素相關聯的 重置雜訊，以及與像素感測器中之源極從屬電路相關聯的 雜訊。 97580.doc 200524415 第一取樣及保持電路包含可以實施為電晶體的開關 103 ’以及電容器106。第一取樣及保持信號SHS係施加於 開關103，以控制開關103係在導電狀態還是非導電狀態。 苐一取樣及保持電路也包含可以實施為電晶體的開關 104 ’以及電容器1〇7。第二取樣及保持信號SHR係施加於 開關104，以控制開關1〇4的狀態。藉由分別閉合開關1〇9 及108’可以將電容器1〇6、107保持在參考電塵（vcl)。信 號clampS控制開關1〇9的狀態，而信號ciampR控制開關ι〇8 的狀態。 除取樣及保持電路以外，行讀出電路1〇〇還包含也可以實 施為電晶體的短路開關105。短路電晶體1 〇5的狀態係由外 部短路控制信號（CB)所控制。短路開關1〇5之使用有助於減 小固定圖案雜訊（FPN)，其係因行並列讀出結構（如上所述） 而由行與行之間的變化所引起。 透過可以實施為電晶體的個別行選擇開關110、111，可 將由電容器106、107所儲存的信號發送給輸出級12〇。施加 於開關110、111的行選擇信號（ColSel)可控制該等開關 110、111係導電的還是非導電的。當開啟行選擇開關丨丨〇(或 Π1)時，取樣電容器1〇6(或107)係直接與同輸出級120連接 的匯流排117(或118)耦合。應明白若需要則可同時閉合開關 110、111。應瞭解任何合適的儲存裝置均可代替電容器 106 、 107 〇 如上所述，電荷域讀出電路150之輸出級120對於整個像 素陣列30而言係共同的。因此，雖然僅單一電路1 5〇係解說 97580.doc 200524415 在圖3中，但疋夕個行讀出電路可與輸出級^ 2鳩合。輸出 級120包含開關式整合器，其進一步包含差動運操作放大器 112、二個回授電容器113、114，其係分別麵合在輸出^"、 V_2與操作放大器112之負端子及正端子之間。重置開關 115 ' 116係分_合在輸出、v_2與操作放大 器112之 負而子及正方而子之間。藉由採用信號Rst一而開啟相關聯 的重置開關115、116,可選擇性地重置各整合器輸出級 120。操作放大器U2提供二個輸出信號％v。⑴，其係 接著發射給類比至數位轉換器（圖3中未顯示）。 圖4解說本發明之一具體實施例，其中垂直箱化係實施在 圖3之讀出電路1〇〇中。圖3之電容器1〇6、1〇7係「分裂」在 圖4之解說的示範性具體實施例中。電容器1〇6、ι〇7之電容 數值係由多個較小的電容元件2〇9至216所取代，各電容元 件構成原始電容之一部分（例如1/4)。各電容器2〇9至216係 與個別開關201至208耦合，其中各開關2〇1至2〇8可以控 制，以在預定取樣序列條件下獲得用於陣列3〇(圖2)的不同 解析度。例如，若所有開關201至2〇8係在操作期間閉合， 則電容器2 0 9至216將本質上作為一個電容器（即完全解析 度），並且有效電容將與圖3所示的電容相同。應瞭解雖然 圖4中的具體實施例顯示出四電容器組態（即各電容器可分 裂為4個電容元件），但是任一數量的電容器分裂3、4、 專）均可使用。再例如，若僅閉合一半的開關，則讀出電 路將處於1/2解析度狀況。 舉例而言，圖4之具體實施例可用於單色感測器方案，其 97580.doc 200524415 中感測器可配置成支援垂直方向上的完全解析度、1/2解析 度及1/4解析度。為了簡要之目的，在範例中假定水平解析 度係定義在晶片外面。在1/2解析度的條件下，從陣列之第 一列所接收的信號係取樣並儲存在二個電容器（例如電容 器209至210及213至214)上，該儲存係藉由致動與該等電容 器相關聯的個別開關（例如開關201至202及205至206)。從第 一列所接收的彳έ號係取樣並儲存在其他二個電容器（例如 電容器211至212及215至216)上，該儲存係藉由致動其個^ 開關（例如開關203至204及207至208)。在對資料進行取樣 (在短路操作期間）之後，電容器2〇9至216之左板短路，其中 可輸出第一列及第二列之平均化信號。應注意圖4之電路的 增益在此操作期間保持穩定，其會在使用電路當中增添靈 活性。 在1/4解析度操作條件下，針對個別電容器2〇9至212、 至216,對從一行之第一四列所接收的信號進行獨立取樣。 在儲存四列之後，電容器209至216之左板短路，以輸出用 於特定行之四列當中的平均化信號。 在使用顏色感測時，通常將拜耳圖案用以獲得彩色影 像。拜耳濾色鏡陣列在此項技術中已為人所知，並且係用 以採用數位方式獲得彩色影像。濾色鏡之拜耳圖案係如 此，以便像素之總數量的一半為綠色，而其餘像素的四分 之一為紅色，以及其餘像素的四分之一為藍色。 在用於4列像素之1/2解析度操作的條件下，在各取樣線 路之第一二個電容器209至210、213至214上讀出並取樣自 97580.doc -10- 200524415 第一列的顏色信號（即電容器2〇9至210上的像素信號，電容 器213至214上的重置信號）。接著藉由取樣線路之其他二個 電谷器211至212、2 15至2 16對第三列上的信號進行取樣。 再接著自各取樣線路的四個電容器209至212、213至21 6 — 起短路，用於列1及3的平均化總數得以讀出（經由開關 110、111)。採用列2及4重複相同的程序，其中如上所述而 平均化並讀出列信號。 用於顏色信號的1/4解析度讀出程序係類似於以上說明 的1/2解析度，其中列丨、3、5及7係首先儲存在個別電容器 209至212 213至216上，而且得以平均化並讀出；隨後列2、 4、6及8係儲存在個別電容器2〇9至212、213至216上，而且 得以平均化並讀出。 參考圖5，其解說本發明之另一具體實施例，其中各箱化 電路500具有取樣及保持像素信號及取樣及保持重置信號 節點，其係經由個別開關502、5〇3與鄰近電路5〇1耦合。箱 化電路5〇1還透過開關504、5〇5與一鄰近箱化電路（圖中未 顯示）連接。額外箱化電路可根據需要而添加，並且輸出 (mN1及BIN2)可承載「水平式」平均化信號（即各行電路之 間的平均信號）。 當使用圖5之電路於單色感測器中時，自箱化電路500、 5〇1的平均化信號係一起添加在奇數鄰近行與偶數鄰近行 之m以下結合圖15A至c更詳細地說明）。對於顏色感測器 而。依據拜耳圖案而讀出各行（如以上所說明）。可視所需 要的解析度而調整平均化之範圍及短路行之數量。應瞭解 97580.doc 200524415 本文所說明的電路及方法可相等地應用於其他類型的成像 裝置（例如電荷耦合裝置（CCD))。 圖6解說本發明之另一具體實施例，其中讀出電路650類 似於圖4所說明的讀出電路，以下情況除外··取樣線路之各 電容器604至605、606至607構成各取樣線路電容的一半 (C/2)(與圖4所示的四分之一相對）。各電容器604至607係與 個別開關600至603耦合。開關6〇〇至6〇3之各個可以控制， 以在斷開及閉合時獲得用於電路65〇的不同（即小於完全及 完全）解析度。 圖6之讀出電路65〇可加以操作以一起匯總各行中的相同 像素顏色之電荷。自此種操作的結構可仿效用於Ccd裝置 (例如用於索尼ICX252AQ 3兆像素CCD)的高解析度「跳過 模式」之結果。圖7顯示圖6電路650之示範性操作，其中讀 出電路中的列選擇演算法係配置成讀出自列1及3(7〇〇)的紅 色（R)並將其儲存在電容器604至605上。自列1及3的重置信 號係讀出（未顯示）並儲存在電容器606、007上。接著電容器 604至607之左板短路，以輸出第一列及第三列之紅色的平 均化信號。 圖7之程序繼續列！及3之綠色（Gr)，其中綠色（Gr)係讀出 (7〇〇)並儲存在電容器604至605上。自列1及3的Gr像素之重 置七號亦係頌出（圖中未顯示）並儲存在電容器6〇6、6〇7上。 接者電容器604至607之左板短路，以輸出第一列及第三列 之心色的平均化信號。接著以類似的方式讀出（703)自列8 及1〇的綠色（Gr)信號及藍色（B)信號，再接著讀出自列13及 97580.doc 200524415 15(703)的綠色（G〇信號及藍色（B)信號，如圖6所示，等等。 為了以高訊框讀出模式仿效4兆像素CCD(例如索尼 IOC406AQ 4兆像素（Meg)CCD)，採用與以上說明完全相同 的方式匯總列1及5、10及14、17及21等。為了實現此示範 性箱化方案，可以使用圖6至7所說明的電路，其中調整列 選擇演算法以適應讀出級。 圖8至10揭示用於3兆感測器的另一次解析度方案。用於3 兆感測器的最大（完全）解析度係接近2〇48χ1536。用於3兆感 測器的示範性次解析度為128〇χ1〇24(2/3解析度）、 1024x768(1/2解析度）以及64〇X480(l/4解析度）。為了精確地 讀出次解析度像素信號，有必要對像素信號進行平均化。 圖8顯示示範性6x6像素矩陣81〇，其中矩陣81〇之顏色係 以拜耳圖案形式而配置，並且其中所讀出的各列係顯示為 發光（即非陰影）。拜耳圖案係由第一綠色（G〇像素及第二綠 色（Gb)像素、紅色（R)像素以及藍色（B)像素組成。&及尺顏 色像素在奇數列1、3、5等中交替。BAGb顏色像素在偶數 _ 歹J 4 6專中父替。在示範性具體實施例之a/)讀出方案（即 2/3的完全解析度）的條件下，列1及3係從矩陣8ι〇之第一 方幵y 820 ;出，並儲存在讀出電路（例如以上圖*所說明的 靖出電路）中。在第一傳遞（8〇〇)期間，讀出電路中的開關係 配置成首先平均化自列的第一綠色像素如下·· ， υ ，3) +Gr(3，1} +Gr(3，3)，其中格式 ，3)指定 列1、行3中的綠色像素，Gr(3，丨）指定列3、行1中的綠色 像素荨專。在自列1及3的第一綠色像素得以平均化之後， 97580.doc 13 200524415 平均化程序移動至紅色像素（801)，其中執行R(1，2) +R (3， 2)之匯總。 在第一像素正方形820得以讀出之後，程序繼續至第二像 素正方形821，其中Gr像素係讀出（8〇2)並依據Gr(l，5) + Gr(3，5)而平均化，而紅色像素係讀出（8〇3)並依據R(1， 4)+K(l ’ 6)+R(3 ’ 4)+R(3，6)而平均化。熟f此項技術者 可以明白’第五行（802)係在第四行及第六行（8〇3)之前讀 出’以便保存拜耳圖案。在正方形82〇及821得以讀出並平 均化之後’程序繼續移動至第二傳遞，如圖9所解說。 在圖9中’採用得以讀出並依據B(2，1) +B(2，3)而平均 化（900)之第一像素正方形82〇中的藍色像素來處理第二 列。接著’第二綠色像素（Gb)係讀出（9〇1)，但是並未平均 化，因為其為用於正方形82〇之列中的唯一像素顏色。程序 繼續至第二正方形82卜其中藍色像素係讀出（9〇2)，但是並 未平均化，而第二綠色像素（Gb)係讀出並依據Gb(2，4) +Gb(2，6)而平均化（902)。對於更簡化的演算法而言，可以 跳過第二綠色像素（Gb)(9〇1)，或者從具有1/5的相對權重之 第一傳遞讀出並加入第一綠色像素（Gr)。 參考圖10,平均化程序繼續至矩陣810之第三正方形822 及第四正方形823，其中第五列係在第一傳遞（81〇A)的條件 下頃出，然而第四及第六列係在第二傳遞（8丨〇B)中讀出。 在第一傳遞中，從第三正方形822開始，用於第五列的第一 綠色像素（Gr)係讀出並且依據（^(5，丨）+Gr(5，3)而平均化 0〇〇〇)，然後讀出正方形822中的紅色像素（1〇〇1)R(5，2)。 97580.doc -14· 200524415 參考第四正方形823，讀出（1002)第五列Gr(5，5)中的一個 第一綠色像素（Gr)，然後讀出紅色像素，其係讀出並依據 R(5，4) + R(5，6)而平均化（1〇〇3)。 程序繼續進行，第4列及第6列係在第二傳遞中讀出。從 正方形822開始，藍色像素係讀出並依據B(4,丨）+b(4, 3) +B(6, D +B(6, 3)而平均化（1〇〇4)。接著第二綠色㈣係 讀出並依據Gb(4, 2)+Gb(6, 2)而平均化（1〇〇5)。移動至正 方形823，藍色像素係讀出並依據3(4，5) +B(6，y而平均 化（1006)，而Gb綠色像素係讀出並依據（4，4) +(}b(4，幻 +Gb(6，4) +Gb(6，6)而平均化（1〇〇7)。 依據以上圖8至1()所箱化（即讀出並平均化）的像素，係在 圖11中解說為陰影像素。從圖中可看出，已實現拜耳圖案 之2/3的解析度（自6x6矩陣之4χ4矩陣）。為了保存圖η所示 的拜耳狀」圖案，行5應在行4之前加以讀取，並且列5 應在列4之前加以讀取。 在VGA拜耳模式的條件下，各6χ6像素正方形應輸出二個 綠色像素，一個為紅色像素而一個為藍色像素。圖12解說 實現VGA拜耳圖案的示範性方案，其中像素係採用三列及 行平均化。私用以上結合圖3至7所說明的電路之任一 個，將要平均化的像素指定為第-綠色（Gr)、紅色（R)、第 二綠色⑽)及藍色⑻。首先，致動列卜3及5,而且平均 4匕行l、3、S»o λ 、、6。接著，致動列2、4及6，而且採用 類似方法平均化並讀出 、 貝出ν亥等列。在此相化方案的條件下， 並未跳過像素資料。 97580.doc 200524415 圖13解成另一箱化方案，其平均化三行上的二列（例如列 2及5)，從而獲得2/3的像素資料（跳過ι/3的像素）。或者，圖 崎說類似的箱化方案，其中跳過每第三行以便平均化二 盯及-列’從而保存4/9的像素資料（跳過5/9的像素卜熟習 此項技術者應明白在各種解析度（例如漏χΐ536、 1600x1200、ΐ280χ1024、1〇24χ768)的條件下可將類似的 箱化及平均方案用於其他像素（13兆、、5死等）。 圖15Α至C解說各種水平箱化方案，其也可依據本發明（尤 其係依據圖5具體實施例）而加以使用。明確地說，圖15八至 C分別揭示自行儲存系統的第—八行儲存電路·。行儲存 電路實質上係類似於圖5所示的儲存電路5〇〇、5〇卜八行儲 存電路1500之各個具有互連行開關15〇1至15〇7，其啟動各 行之間的箱化操作，如以上結合圖5所說明。 為了解說八行電路之間的箱化操作，假定用於八行的完 全解析度為2048x1536。圖15Α中，顯示1/2解析度具體實施 例（1024x768 RGB)，其中啟動開關15〇1至15〇4以提供行1與 3、2與4、5與7及6與8之間的箱化。圖15^中，解說128〇乂1〇24 RGB(或者VGA真貫顏色’或VGA拜耳5/9跳過）解析度，其 中啟動開關1501、1505及1506以提供行1與3、4與6、及7 與9(圖中未顯示）之間的箱化。最後，圖15C解說採用「1/3 跳過」方案之VGA拜耳型回應，其中啟動開關15〇1及15〇7、 1502及1505等，以便箱化行卜3及5，接著箱化行2、4及6， 等等。 現在參考圖16 ’結合Mg-Cy-Ye-G遽鏡陣列1600而描述行 97580.doc -16- 200524415 :=J 之減法。顏色分離數值可以計算為 c2-C1=(Ye+Mg)仰糾 G3秦(Gy+Mg)。為了 達到此 點’將像素重置錢儲存在料“料料㈣之電容 器中，而將像素信號儲存在通常用以儲存重置信號之電容 器上。 :如’參考圖6,為了計算顏色分離數值，將像素信號儲 存在電谷裔606、6〇7上，而將重置信號储存於電容器咖、 605上。結果，可減去數值。 應注意以上說明的箱卩電路及相關方法還可提供讀出電 路中的改進信號雜訊比（SNR)特徵’因為數個儲存電容器保 持與所讀出的一個信號相同的信號之拷貝。因*匕，讀出所 有拷貝所導致的抖動可改進SNR特徵及顏色空間雜訊。 併入以上說明的箱化電路及相關方法之成像設備2〇〇〇之 一範例係顯示在圖17中並且包含：透鏡系統2〇〇1，其用以 引導自物件的光以成像至包含影像感測ϋ的影像感測單位 2002; 匕至數位轉換器2003,纟用以將採用影像感測單 位2002所接收的影像信號轉換為數位信號；影像/顏色處理 單位2005，其用以執行影像修正處理，例如顏色内插、銳 度慮波、白色平衡荨；輸出格式轉換/壓縮單位2⑼7，其用 以將影像資料轉換為適當的檔案格式以輸出或顯示給使用 者；以及控制器2004，其用以控制整個成像設備2〇〇〇之操 作0 影像感測單位2002中的影像感測器係較佳構造為積體電 路’其包含由光敏材料（例如矽）所製造的像素。影像感測器 97580.doc •17- 200524415 可以形成為CMOS感測器，並與單一積體電路中的處理器 (例如CPU、數位信號處理器或微處理器）組合。或者，影像 感測單位2004中的影像感測器可以構造為電荷耦合裝置 (CCD)。 在不限制的情況下，此成像設備2000可以為以下系統之 一部分：電腦系統、相機系統、掃描器、機器視覺系統、 汽車導航系統、視訊電話、監視系統、自動聚焦系統、星 形追蹤器系統、運動偵測系統、影像穩定化系統以及用於 高清晰度電視的資料壓縮系統，其全部可利用本發明。 圖18顯示成像設備2000可與之連接的示範性處理器系統 4000。處理系統4000(例如電腦系統）一般包含中央處理單位 (CPU)4001，其與匯流排4006上的輸入/輸出（I/O)裝置4004 進行通信。成像設備2000與匯流排4006上的系統或埠連接 進行通信。處理器系統4000還包含隨機存取記憶體 (RAM)4005，並且在電腦系統的情況下可包含周邊裝置， 例如軟磁碟機4002及光碟（CD)ROM驅動器4003，其亦與匯 流排4006上的CPU 4001進行通信。 雖然已同時結合習知的較佳具體實施例而詳細地說明本 發明，但是應輕易地瞭解本發明不限於所揭示的具體實施 例。相反，本發明可以修改成併入以上未說明之任一數量 的變化、變更、代替或等效配置，而其與本發明之精神及 範圍相當。因此，本發明不限於以上說明或圖式，而僅受 所附申請專利範圍之範疇的限制。 【圖式簡單說明】 97580.doc -18- 200524415 從結合附圖所提供的本發 土士善山士々 之以上詳細說明，將更清禁 看出本發明之該等及其他特徵與優點，其中： 圖1為示範性先前技術cMOS主動 圖； 主動像素感測器晶片之方塊 為主動像素感測器之傳統陣列及讀出電路之方塊圖. 圖3為不範性電荷模式讀出電路； “ 圖4顯示藉由實施依據本發 分離雷交哭么外、少 不乾性具體實施例的 電奋為組態所進行的垂直箱化； = 解說依據本發明之另一示範性具體 當中的水平平均化方案； 仃線路 圖6解說依據本發明之另一 線路平均化電路； 車體實知例之W2電容 圖7顯示用於圖6之電路的示範性顏色平均化操作· 圖8解說用於依據本發明之1範性具體實施例的像素 矩陣之第一正方形的示範性顏色平均化程序； ” 圖9解制於依據本發明之—示隸具體實_的像素 矩陣之第二正方形的示範性顏色平均化程序； ’、 圖10解說用於依據本發明之—示範性具體實施例的像 =陣之第三正方形及第四正方形的示範性顏色平均化程 圖11顯示在圖8至10之平均化程序之後的箱化像素矩 圖12為實現VGA拜耳圖案之依據本發明之示範性級態，’ 其中像素係採用三列及三行平均化； 圖13解說依據本發明之2/3解析度箱化方案，其中平均化 97580.doc 200524415 二列； 明之箱化方案 其中跳過每第三行以 自像素矩陣之三行的 圖14解說依據本發 便平均化二行及二列 圖15A解說依據本發 知月之另一具體實施例實現1024x768 RGB解析度的示範性水平箱化方案； 圖15B解自兒依據本發明 a ^ 心月之另一具體實施例實現1280x1024 RGB解析度的示範性水平箱化方案； 圖15C解說依據本發明 θ

J "月之另一具體實施例實現「1/3跳過 VGA拜耳解析度的示範性水平箱化方案； 圖16解.兒Mg Cy-Ye-G遽鏡陣列，採用該陣列可依據本發 明之另一具體實施例而計算顏色分離數值； 圖1 7解說依據本發明之另_ 々 ^ ^ ^ 不靶性具體實施例的成像設 備之方塊圖； 圖18說明採用依據本發明之具體實施例之任一個所構造 的箱化電路之處理系統。 【主要元件符號說明】 30 像素陣列 32 控制器 34 垂直定址電路 40 列驅動器 42 讀出電路 44 水平定址電路 49 行 50 主動像素感測器 97580.doc 200524415 52 讀出電路 54 輸出級 100 行讀出電路 101 行線路 102 負載電晶體 103 開關 104 開關 105 短路開關/短路電晶體 106 電容器 107 電容器 108 開關 109 開關 110 行選擇開關 111 行選擇開關 112 操作放大器 113 回授電容器 114 回授電容器 115 重置開關 116 重置開關 120 輸出級 150 讀出電路 201-208 開關 209-216 電容元件 500 箱化電路 97580.doc -21 - 200524415 501 箱化電路 502 開關 503 開關 504 開關 505 開關 600-603 開關 604-605 電容器 606-607 電容器 650 讀出電路 810 矩陣 810A 第一傳遞 810B 第二傳遞 820 第一正方形 821 第二正方形 822 第三正方形 823 第四正方形 1500 八行儲存電路 1501-1507 行開關 2000 成像設備 2001 透鏡系統 2002 影像感測單位 2003 類比至數位轉換器 2004 控制器 2005 影像/顏色處理單位 97580.doc -22- 200524415 2007 4000 4001 4002 4003 4004 4005 4006 輸出格式轉換/壓縮單位 處理器系統 中央處理單位 軟磁碟機 驅動器 輸入/輸出裝置 隨機存取記憶體 匯流排

97580.doc 23-

Claims (1)

1. 200524415 十、申請專利範圍： 1. 一種影像感測器讀出電路，其包含： -行線路，其用以接收複數個類比像素信號及類比重 置信號；以及 -箱化電路，其係與該行線路輪合，其中該箱化電路 組合敎的複數個類比像素信號信號並將該等信號輪出 至第輸出線路上，而且組合預定的複數個類比重置 信號並將該等信號輸出至一第二輸出線路上。 2·如研求項1之讀出電路，其中該箱化電路包含： 第取樣電路，该第一取樣電路儲存該等複數個類 比像素信號；以及 -第二取樣電路，㈣二取樣電路健存該等複數個類 比重置信號。 3.如請求項2之讀出電路，其中該第一取樣電路包含： 第一複數個取樣開關；以及 第一複數個電容元件，其中該等第一複數個取樣開關 =各取樣關開係與該等第一複數個電容元件之一個別電 谷l件耦合，該等第一複數個電容元件係進一步與該第 一輸出線路耦合。 4·如明求項3之讀出電路，其中該第二取樣電路包含： 第二複數個取樣開關；以及 第複數個電谷元件，其中該等第二複數個取樣開關 =各取樣關開係與該等第二複數個電容元件之一個別電 谷兀•件耦合，該等第二複數個電容元件係進一步與該第 97580.doc 200524415 二輸出線路叙合。 又口碩本項4之言買出電路，JL中兮望键 _ .,. 雷，、中4弟-複數個取樣開關及 電令兀件及該等第二複數個取樣開關及電容元件包含一 偶數數量的取樣開關及電容元件。 3 一種用於一影像感測器之箱化電路，其包含： -行線路，其用以接收—主動像素感測器 信號及類比重置信號； 貝比像素 一第-取樣電路，其係與該行線路耗合，該第—取樣 電路儲存複數個類比像素信號； ’ -第二取樣電路’其係與該行線㈣合，該第二取樣 電路儲存複數個類比重置信號； —第-開關，其係與該第-取樣電路及—第—輸出線 =合’該第-開關係控制以組合該等複數個類比像素 仏遽並於該第—輸出線路上輸出該等組合的像素信 以及 第-開關’其係與該第二取樣電路及—第二輸出線 路耦合’該第二開關係控制以組合該等複數個類比重置 仏琥並於該第二輸出線路上輸出該等組合的重置信號。 7·如請求項6之箱化電路，其中該第一取樣電路包含： 第一複數個取樣開關；以及 第一複數個電容元件，其中該等第一複數個取樣開關 =各取樣關開係與該等第一複數個電容元件之一個別電 谷兀件I禺合，該等第-複數個電容元件係進一步與該第 輪出線路麵合。 97580.doc 200524415 8. 如請求項7之箱化電路，其中該第二取樣電路包含： 第二複數個取樣開關，及第二複數個電容元件，其中 該等第二複數個取樣開關之各取樣關開係與該等第2複 錢電容it件之-個別電容元件輕合，該等第二複= 固 電容元件係進一步與該第二輸出線路耦合。 9· 10. 如：求項8之箱化電路，其中該等第一複數個取樣開關及 電合兀件及該等第二複數個取樣開關及電容元件包含一 偶數數量的取樣開關及電容元件。 一種箱化一主動影像感測器之輸出之方法，其包含： 依據一第一預定序列對自該感測器的類比輸出信號進 行取樣； 依據一第二預定序列對自該感測器的類比重置信號進 行取樣； 組合並於一第一線路上輸出所有取樣的類比輸出信號 ;以及 、、且口並於一第二線路上輸出所有取樣的類比重置信號。 士明求項10之方法，其中對該等類比輸出信號進行取樣 之忒步驟包含依據該第一預定序列於一個別電容元件中 儲存各類比輸出信號。 士明求項10之方法，其中對該等類比重置信號進行取樣 之β步驟包含依據該第二預定序列於—個別電容元件中 儲存各類比重置信號。 13·如明求項1G之方法，其中該第—預定序列及該第二預定 序列係由一小於完全像素解析度狀況所決定。 97580.doc 200524415 士明求項13之方法，其中該第一預定序列及該第二預定 歹ιΐ 十i 人 • 步包含’内插自該主動影像感測器中的一行讀 • 出電路之不同列輸出信號及重置信號。 I5· 士明求項14之方法，其中該預定序列進一步包含，對自 A主動影像感測器中的一行讀出電路之不同列的相同顏 色進行取樣。 16·如明求項13之方法，其中該第一預定序列及該第二預定 序列進一步包含内插該主動影像感測器中的不同行讀出 電路。 17·如叫求項1〇之方法，其中該第一預定序列及該第二預定 序列係由一拜耳圖案所決定。 18·如明求項1〇之方法，其中該第一組合動作及該第二組合 動作之至少一個包含： 減去該等取樣的信號。 I9·如請求項18之方法，其進一步包含： 計算該感測器之取樣的信號之一顏色分離數值。 20. —種電荷域讀出電路，其包含： 複數個行讀出電路，該等電路之各個取樣並儲存一主 動像素感測H之多個像素信號數值及重置信號數值，其 中各行讀出電路係與該主動像素感測器中的感測器之一 個別行相關聯； 一第一匯流排’其用以接收由該等行讀出電路之一選 - 擇的行讀出電路所儲存的像素信號數值；以及 一第二匯流排’其用以接收由該等行讀出電路之一選 97580.doc 200524415 擇的行讀出雷敗& μ + €路所儲存的該等重置信號數值。 21·如凊求項2〇之雷败 罨路，其中各行讀出電路包含複數 及保持電路。 吸致個取樣 2 2 ·如請求項21之雷败 心尾路，其中各取樣及保持電路包 複數個電荷儲存元件，·以及 · 硬數個第_開關，該等複數個開關之各 複數個電荷儲在分放* y 丨别係與該# 子疋件之一個別電荷儲存元件#合， 该專稷數個開關可馮摆# &上 八T J關了4擇性地加以致動，以對 電荷儲存元件所儲在$兮陆&+ 目而要由该 厅儲存之該陣列中的一感測 行取樣。 1口就進 23. 如請求項22之雷跋，甘士々y一士 〃中各行頃出電路包含複數一 開關，其可選擇性^個第一 ㈣地加心“保持料電荷儲存元件 之一側於一參考電壓，此時該等第-開關之一對：開： 係致動以對自一感測器的一數值進行取樣。 24. 如請求項22之電路，其中 ^ .g ^ , 7 出電路包含一開關，其 ^擇性地加以致動以使各電荷儲存元件之一側—起短 25. 如請求項2〇之電路，其進-步包含輕合在該等行讀出電 路之各讀出電路之間的行開關，复 /、T通等仃開關可撰揠 性地加以致動，以將出現於一主 、 動像素感測器中的感測 器之該行上之該等儲存的像辛彳 " 麵合在-起。 m虎數值及重置信號數值 26. 一種自感測器之一陣列中的主動像素感測器讀出數值之 方法’该方法包含： 97580.doc 200524415 ^擇其數值要得以讀出的感測If之多個列； 儲存用於該等選擇列中的複數個感測器之關聯雙取樣 數其中用於各❹j|§的該等數值係由與該感測器得 乂疋位之”亥陣列中的一行相關聯之一個別讀出電路所儲 存； 組合該等儲存的信號；以及 27. 28. 29. 30. 31. 々感測與該等選擇列中的該等複數個感測器相關聯之該 等儲存的數值H㈣採用_以操作放大器為基礎的 電荷感測電路，其對於該等讀出電路而言係共同的。 士 #求項26之方法’其中餘存關聯雙取樣數值之該動作 包含取樣並儲存-感測器之—信號數值，以及取樣並儲 存該感測器之一重置數值。 如請求項27之方法，其包括設定個別電容元件之第一側 ;上的-參考電壓’並隨後將該信號數值及該重置數值與 該等個別電容元件之第二侧耦合。 如請求項28之方法’其中設定—參考電壓包含提供自該 共同之以操作放大器為基礎的電荷感測電路之該參考電 壓。 如請求項29之方法’其中感測該等儲存的數值包括採用 一短路開關以迫使儲存在各個別讀出電路中的電荷移動 至„亥以操作放大器為基礎的電荷感測電路中的回授電容 元件上。 一種處理系統，其包含： 一處理電路； 97580.doc 200524415 成像電路，其待血^ Jp XW 、係興名處理電路耦合，該成像電路具 有一電荷域讀出電路，該讀出電路包含： 複數個行讀出電路，該等行讀出電路之各個可取樣並 : 動f素感心之多個像素信號數值及重置數值 ’其中各仃讀出電路係與一主動像素感測器中的感測器 之一個別行相關聯； 摆的第流排’其用以接收由該等行讀出電路之-選 擇的制出電路所儲存的像素信號數值；以及 第一匯流排’其用以接收由該等行讀出電路之一選 擇的行讀出電路所儲存的該等像素重置數f 選 32·如請求項31之處理系統，其中各行讀出電路包含複數個 取樣及保持電路。 匕3稷數個 33·如請232ΐ處理系統，其中各取樣及保持電路包含： 複數個電荷儲存元件；以及 :數：第一開關，該等複數個開關 複數個電荷儲存元件之一 Η…亥專 該等複數個開關可選擇性地加 荷儲存元件所儲存的該陣列中的-感測器之電 取樣。 〜 k就進行 3^請求項33之處理系統，其中各行讀出電 弟二開關’其可選擇性地加以致動 =數個 元件之一側於一參考電壓，此時該等第—夺^電荷儲存 開關係致動以對自—感測㈣_數值進|之-對應 35.如請求項34之處理系統，其中各行讀出電路包含一門 97580.doc 200524415 元件之 側 關，其可選擇性地加以致動以使各電荷儲疒 一起短路。 子 36. 二青求初之處理系統，其進一步包含輕合在該等行讀 路之各仃讀出電路之間的行開關，其中該等行開關 可選㈣地加㈣動，以將出現於-主動像素感剩器^ 的感心之該行上之該㈣存的像素信號數值及重置數 值耦合在一起。 致 97580.doc