FR3023413B1 - Amelioration de la vitesse de regroupement d'informations dans un equipement electronique matriciel - Google Patents

Abstract

L'invention concerne un équipement électronique comprenant une matrice de circuits électroniques élémentaires organisés en ligne et en colonne dans la matrice, des conducteurs de colonne (Col) et un circuit de lecture (13) associé à chaque conducteur de colonne (Col), les conducteurs de colonne (Col) étant chacun reliés aux circuits électroniques élémentaires (P) d'une même colonne, les conducteurs de colonne (Col) étant destinés à recevoir des informations provenant des circuits électroniques élémentaires (P) pour les acheminer vers les circuits de lecture (13). L'équipement comprend pour chaque colonne (Col), un circuit de regroupement de lignes (11) comprenant une première capacité de stockage (Cp) reliée au conducteur de colonne (Col) par l'intermédiaire d'un premier interrupteur (Tp), et une seconde capacité de stockage (Ci) reliée au conducteur de colonne (Col) par l'intermédiaire d'un second interrupteur (Tp).

Description

Amélioration de la vitesse de regroupement d’informations dans un équipement électronique matriciel L’invention concerne l’utilisation d’une matrice de circuits électroniques élémentaires. De nombreux équipements électroniques sont organisés en matrice, comme par exemple une mémoire ou un capteur d’une grandeur physique. L’invention est particulièrement adaptée à un capteur d’images. Ces équipements électroniques comprennent généralement un grand nombre de circuits élémentaires.

Un capteur d’images peut être utilisé pour l’imagerie de rayonnements ionisants et notamment les rayonnements X, dans le domaine médical ou celui du contrôle non destructif dans le domaine industriel, pour la détection des images radiologiques.

Ce type de dispositif électronique comprend une matrice de circuits électroniques élémentaires c'est-à-dire de blocs de composants. Les circuits électroniques élémentaires sont arrangés en rangées et plus précisément en lignes et en colonnes pour former la matrice. Les circuits élémentaires sont aussi appelés pixels dans les capteurs d’image. Les pixels sont des points photosensibles. Les pixels sont par exemple formés d’une zone photosensible délivrant un courant de charges électriques en fonction du flux de photons qu’elle reçoit et d’un circuit électronique de traitement de ce courant. La zone photosensible comprend généralement un élément photosensible ou photodétecteur et un collecteur de charges. Le photodétecteur peut par exemple être une photodiode, une photorésistance ou un phototransistor. Le pixel comprend également, en plus de l’élément photosensible et du collecteur de charge, un circuit électronique interne au pixel qui a une fonction de commande ou de traitement (ex : interrupteur, remise à zéro, amplification).

Ce type de dispositif comprend des conducteurs de lignes reliant les pixels ligne par ligne et des conducteurs de colonne reliant les pixels colonne par colonne. Les conducteurs de ligne et de colonne assurent les polarisations nécessaires, les commandes et les voies de sortie de l’information détectée par chaque pixel. Les conducteurs sont aussi communément appelés pistes.

De façon conventionnelle, les voies de sortie sont portées par des conducteurs de colonne et la collecte d’informations provenant des circuits élémentaires se fait ligne par ligne. Plus précisément, la matrice comprend associé à chaque ligne de circuits élémentaires, un conducteur de ligne permettant de sélectionner la ligne considérée pour réaliser la lecture de l’information contenue dans les circuits élémentaires de la ligne. La sélection des différentes lignes se fait de manière séquentielle de façon à permettre la lecture de chaque ligne séparément. Lorsqu’une ligne est sélectionnée, les informations contenues dans les circuits élémentaires de cette ligne sont déversées dans les différents conducteurs de colonne formant les voies de sortie. Des circuits de lecture sont associés à chacun des conducteurs de colonne, par exemple pour numériser les informations reçues. Les différents circuits de lecture peuvent comprendre un multiplexeur permettant d’assembler les informations provenant de toute une colonne de circuits élémentaires. Une fois que la lecture d’une ligne est réalisée par les circuits de lecture, il est possible de sélectionner une nouvelle ligne pour réitérer l’opération de lecture.

On peut être amené à regrouper les informations de circuits élémentaires voisins. Ce besoin existe par exemple lorsqu’on n’a pas besoin de la définition maximale de la matrice. Par exemple, pour un imageur, on peut être amené à réduire la définition pour améliorer le rapport signal sur bruit ou pour réaliser une prévisualisation.

Plusieurs techniques ont déjà été mises en œuvre pour réaliser le regroupement d’informations provenant de plusieurs circuits élémentaires. On peut par exemple effectuer ce groupement par calcul en aval des circuits de lecture. Cette méthode est efficace mais ne permet pas d’accélérer la lecture de la matrice.

Une autre technique de regroupement consiste à disposer, au cœur de la matrice, des interrupteurs électroniques mettant directement en communication des circuits élémentaires voisins. Cette technique nécessite de piloter ces interrupteurs au moyens de conducteurs spécifiques qui peuvent être routés en ligne ou en colonne. Ces conducteurs alourdissent la conception de la matrice. Ces conducteurs peuvent notamment réduire l’espace disponible pour les composants utiles des circuits élémentaires, comme les zones photosensibles dans le cas d’un imageur.

On peut aussi réaliser un groupement de deux circuits élémentaires voisins d’une même ligne en disposant un interrupteur mettant directement en communication deux conducteurs de colonne voisins. Cet interrupteur permet, associé à une sélection de ligne, de regrouper deux à deux des pixels voisins. Cette technique ne permet pas de regrouper des circuits élémentaires appartenant à des lignes distinctes. L’invention vise à faciliter le regroupement de circuits élémentaires disposés sur une même colonne de la matrice en évitant la présence d’interrupteurs au cœur de la matrice, interrupteur placés directement entre deux circuits élémentaires. A cet effet, l’invention a pour objet un équipement électronique comprenant une matrice de circuits électroniques élémentaires organisés en ligne et en colonne dans la matrice, des conducteurs de colonne et un circuit de lecture associé à chaque conducteur de colonne, les conducteurs de colonne étant chacun reliés aux circuits électroniques élémentaires d’une même colonne, les conducteurs de colonne étant destinés à recevoir des informations provenant des circuits électroniques élémentaires pour les acheminer vers les circuits de lecture, caractérisé en ce qu’il comprend pour chaque colonne, un circuit de regroupement de lignes comprenant une première capacité de stockage reliée au conducteur de colonne par l’intermédiaire d’un premier interrupteur, et une seconde capacité de stockage reliée au conducteur de colonne par l’intermédiaire d’un second interrupteur. L’invention a également pour objet un procédé mettant en œuvre un équipement selon l’invention, caractérisé en ce qu’il consiste pour chaque colonne à enchaîner trois étapes : 1. sélection d’une première ligne et fermeture du premier interrupteur de façon à stocker le signal issu des pixels de la première ligne dans la première capacité de stockage, 2. sélection d’une seconde ligne et fermeture du second interrupteur de façon à stocker le signal issu des pixels de la seconde ligne dans la seconde capacité de stockage, 3. fermeture des premier et second interrupteurs de façon à générer un signal de groupement de deux pixels l’un appartenant à la première ligne et l’autre appartenant à la seconde ligne. L’invention permet de regrouper les informations provenant de circuits élémentaires d’une même colonne, ou tout au moins raccordés à un même conducteur de colonne, avec une plus grande souplesse dans le choix des circuits élémentaires regroupés. On peut en effet choisir de regrouper des circuits appartenant à des lignes non consécutives. L’invention permet aussi de réduire la durée de la lecture. En effet, dans un regroupement réalisé par calcul en aval des circuits de lecture, on est tenu de numériser une à une les informations issues des circuits élémentaires. En revanche, en mettant en oeuvre l’invention, le regroupement des informations est réalisé en amont des circuits de lecture. En regroupant deux lignes, on gagne un facteur deux dans la durée de numérisation. L’invention sera mieux comprise et d’autres avantages apparaîtront à la lecture de la description détaillée d’un mode de réalisation donné à titre d’exemple, description illustrée par le dessin joint dans lequel : la figure 1 représente un exemple de matrice de pixels dans laquelle l’invention peut être mise en oeuvre ; la figure 2 représente un premier mode de réalisation d’un circuit permettant le regroupement d’informations provenant de pixels d’une même colonne ; la figure 3 représente sous forme de chronogramme le pilotage du circuit de la figure 2 ; la figure 4 représente un second mode de réalisation d’un circuit permettant le regroupement d’informations provenant de pixels d’une même colonne ; la figure 5 représente sous forme de chronogramme le pilotage du circuit de la figure 4 ;

Par souci de clarté, les mêmes éléments porteront les mêmes repères dans les différentes figures.

La description qui suit est faite en rapport avec un détecteur matriciel formant l’équipement électronique de l’invention. Chaque circuit électronique élémentaire comprend un élément sensible à une grandeur physique. Les circuits électroniques élémentaires sont, dans l’exemple décrit, des pixels sensibles à un rayonnement lumineux. Il est bien entendu que l’invention peut être mise en œuvre pour d’autres équipements électroniques matriciels dans lesquels on peut extraire des informations, tels que par exemple une mémoire.

La figure 1 représente schématiquement une matrice de deux lignes et deux colonnes pour simplifier la compréhension. Quatre pixels P sont formés, chacun à l’intersection d’une ligne et d’une colonne. Il est bien entendu que les matrices réelles sont généralement beaucoup plus grandes et possèdent un grand nombre de lignes et de colonnes. La matrice appartient à un détecteur matriciel 10 permettant de réaliser des images numérisées.

Chaque pixel P comprend une zone photosensible, représentée ici par une photodiode D, et un circuit électronique de traitement formé de trois transistors T1, T2 et T3. Sur la figure 1, les repères de la photodiode D et des trois transistors sont suivi de deux coordonnées (i,j) pouvant prendre le rang de la ligne pour i et le rang de la colonne pour j. Dans la pratique ce type de pixel peut comprendre d’autres composants, notamment d’autres transistors. C’est pourquoi ce pixel est aussi appelé pixel de type 3T, car possédant au moins trois transistors dont la fonction de chacun va être décrite plus loin.

De façon générale, il est connu de réaliser des matrices de pixels comprenant des transistors mettant en œuvre des semi-conducteurs complémentaires en silicium cristallin connus dans la littérature anglo-saxonne par leur abréviation CMOS pour : « Complementary Métal Oxide Semiconductor >>. L'invention ne se limite pas à ce type de transistors, on peut par exemple la mettre en œuvre pour des matrices comprenant des transistors à effet de champ à couches minces connus dans la littérature anglo-saxonne sous le nom de TFT pour: « Thin-film transistor». Les transistors de type TFT peuvent être à base d'oxydes métalliques comme par exemple les transistors à base d’oxyde amorphe ou cristallin d’indium, de gallium et de zinc connus sous leur abréviation anglo-saxonne : IGZO. D’autres familles de transistors de type TFT peuvent être mises en œuvre comme par exemple les TFT organiques, les TFT en silicium amorphe, les TFT en silicium polycristallin____

Les pixels P d’une même colonne sont raccordés à un conducteur de colonne Col. Ce conducteur permet le recueil d’informations provenant des pixels qui lui sont reliés. Les pixels P d’une même colonne partagent un transistor T5 situés en extrémité du conducteur de colonne Col. Les pixels P d’une même ligne sont raccordés à quatre conducteurs véhiculant des signaux : Phijigne, Vdd, V_ran et Phi_ran permettant de commander chacune des lignes de pixels.

Le transistor T1 permet de réinitialiser la tension de la cathode de la photodiode D, à la tension V_ran, lors d’une opération de remise à zéro pendant laquelle le signal de commande Phi_ran est actif.

Lors d’une phase de prise d’image, intervenant après une opération de remise à zéro, l’éclairement reçu par la photodiode D fait décroître le potentiel de sa cathode. Cette phase de prise d’image est suivie d’une phase de lecture pendant laquelle, on lit le potentiel de la photodiode D. Pour ce faire, on rend passant le transistor T3, qui a donc un rôle d’interrupteur, grâce à la commande Phijigne appliquée à sa grille.

Le transistor T2 fonctionne en suiveur, et le transistor T5 fonctionne en source de courant. Les transistors T2 et T5 forment alors un étage suiveur de tension qui recopie la tension présente sur la cathode de la photodiode D, et la reproduit, à un décalage près, sur conducteur de colonne Col. Pour réaliser sa recopie, le transistor T2 nécessite un courant de polarisation circulant dans son drain et sa source. Ce courant est imposé par un générateur de courant formé par un transistor T5 commun ou non à plusieurs pixels. Dans l’exemple représenté, le transistor T5 est commun à une colonne de pixels. Il est aussi possible de n’utiliser qu’un seul transistor T5 source de courant, pour toute la matrice, à condition de le commuter successivement sur les différentes colonnes, au fur et à mesure de la lecture de ces mêmes colonnes. Le conducteur de colonne Col est utilisé à la fois pour la polarisation du transistor T2 et pour le recueil d’information provenant d’un pixel de la colonne correspondante lorsque celui-ci est sélectionné au moyen du signal Phijigne. Alternativement, il est possible de dédoubler le conducteur de colonne Col afin de séparer ses deux fonctions. L’invention s’intéresse à la fonction de recueil d’information du conducteur de colonne Col. L’invention peut être mise en œuvre pour des pixels dont le fonctionnement est différent. A titre d’exemple l’invention peut être mise en œuvre pour des pixels de type 4T. En complément des transistors T1, T2 et T3, Les pixels 4T comprennent un transistor supplémentaire disposé entre la cathode de la photodiode D et la grille du transistor T2 formant le nœud du pixel. Ce transistor supplémentaire permet de transférer les charges accumulées dans la photodiode D vers le nœud du pixel à un instant choisi.

Des circuits d’adressage, généralement des registres à décalage, générant les signaux de commande Phijigne et Phi_ran ne sont pas représentés sur la figure 1 et sont disposés en extrémité de ligne.

La figure 2 représente un premier mode de réalisation d’un circuit de regroupement de lignes 11 appartenant au détecteur 10. Le circuit 11 permet le regroupement d’informations provenant de pixels P d’une même colonne. Le détecteur 10 comprend un circuit 11 associé à chaque conducteur de colonne Col.

Le circuit 11 comprend une première capacité de stockage Cp relié au conducteur de colonne Col par l’intermédiaire d’un premier interrupteur Tp, et une seconde capacité de stockage Ci relié au conducteur de colonne Col par l’intermédiaire d’un second interrupteur Ci. Les capacités Cp et Ci sont référencées par rapport à une tension de référence comme par exemple une masse 12. Il est possible de réaliser les interrupteurs Tp et Ti au moyen de transistors semblables à ceux mis en œuvre dans chacun des pixels de la matrice.

Le circuit 11 permet d’acheminer les informations collectées dans les différents pixels P de la colonne considérée vers un circuit de lecture 13 qui comprend par exemple un amplificateur de colonne 14, un multiplexeur 15 et un amplificateur vidéo 16. Le multiplexeur 15 est représenté sur la figure 2 comme un interrupteur. Dans la pratique il recueille à la sortie de l’amplificateur de colonne 14, les informations provenant des différentes lignes ou groupement de lignes, de façon à former une trame vidéo. Pour le mode de réalisation représenté figure 2, l’amplificateur de colonne 14 est raccordé à un point commun 17 de la seconde capacité de stockage Ci et du second interrupteur Ti.

Le détecteur 10 peut comprendre un interrupteur de pied de colonne Te disposé en coupure de chaque conducteur de colonne Col, entre les pixels P de la colonne considérée et le circuit 11. L’interrupteur Te permet d’éviter que le conducteur de colonne Col ne viennent perturber le fonctionnement des capacités Cp et Ci. En effet, dans des matrices comprenant un grand nombre de pixels P, le conducteur de colonne Col forme à lui seul une capacité qui viendrait s’ajouter aux capacités de stockage Cp et Ci lors du basculement des interrupteurs Tp et Ti. Il est donc avantageux de mettre en oeuvre l’interrupteur Te pour permettre le découplage du conducteur de colonne Col du circuit 11 qui lui est associé.

La figure 3 représente sous forme de chronogramme le pilotage du circuit de la figure 2 en lien avec le pilotage de la matrice. Les signaux Phi_ligne_p et PhiJigneJ représente la sélection de deux lignes de pixels, par exemple une ligne de rang paire et la ligne suivante qui est donc de rang impair. Il est bien entendu que dans le pilotage d’un détecteur 10 conforme à l’invention, il est possible de sélectionner des lignes non consécutives. Sur la figure 3, on a représenté des signaux permettant de commander les interrupteurs Te, Tp et Ti. Pour simplifier les notations, les signaux de commande portent le même repère que les interrupteurs eux-mêmes.

Chaque signal peut prendre un niveau haut et un niveau bas. Conventionnellement, le niveau haut d’un signal correspond la sélection de la ligne considérée pour les signaux Phi_ligne_p et PhiJigneJ et à la fermeture de l’interrupteur considéré Te, Tp et Ti. Lors de la sélection d’une ligne, le transistor T3 des pixels de la ligne considéré est mis en conduction et le signal représentatif des charges accumulées dans chaque photodiode D des pixels sélectionnés, est déversé dans le conducteur colonne Col associé.

Le procédé de l’invention consiste pour chaque colonne à enchaîner trois étapes : 1. lors de la première étape, la ligne p est sélectionnée et l’interrupteur Tp est fermé de façon à stocker le signal issu du pixel de la ligne p dans la capacité de stockage Cp ; 2. lors de la deuxième étape, la ligne i est sélectionnée et l’interrupteur Ti est fermé de façon à stocker le signal issu du pixel de la ligne i dans la capacité de stockage Ci ; 3. dans une troisième étape, les interrupteurs Tp et Ti sont fermés de façon à mettre en parallèle les capacités de stockage Cp et Ci. Ainsi les charges accumulées dans les capacités de stockage Cp et Ci s’équilibrent ; la charge commune est représentative d’un signal de groupement de deux pixels d’une même colonne, l’un appartenant à la ligne p et l’autre à la ligne i.

En présence de l’interrupteur Te, celui-ci est fermé lors les deux étapes 1 et 2 et ouvert lors de l’étape 3 afin de découpler le conducteur colonne Col des capacités Cp et Ci lors de leur mise en parallèle.

En complément du regroupement d’informations provenant de pixels de deux lignes différentes, il est possible de réaliser un regroupement d’informations provenant de pixels voisins appartenant à des colonnes différentes. A cet effet, le détecteur comprend un interrupteur de regroupement de colonnes Tm mettant en communication deux conducteurs de colonne voisins. L’interrupteur Tm est situé entre les pixels P des deux colonnes considérées et les circuits 11. De façon plus générale, il est possible de regrouper des pixels voisins de même ligne et appartenant à plus de deux colonnes différentes, en dupliquant l’interrupteur Tm.

Sur la figure 3, on a représenté un signal permettant de commander l’interrupteur Tm. Comme pour les autres signaux représentés sur la figure 3, ce signal est référencé du nom de l’interrupteur qu’il commande. Si on souhaite grouper deux pixels de colonnes voisines, on ferme l’interrupteur Tm durant l’étape 3.

Le regroupement réalisé au moyen du circuit 11 permet de grouper deux pixels de lignes différentes. Le regroupement réalisé au moyen de l’interrupteur Tm permet de grouper deux pixels de colonnes différentes. L’association des deux regroupements permet de grouper 2x2 = 4 pixels disposés en carré dans la matrice.

Sur la figure 3, on a représenté un signal permettant de commander le multiplexeur 15. Durant les étapes 2 et 3, aucun multiplexage n’est réalisé. En effet, durant l’étape 2, la fermeture de Ti envoie vers l’amplificateur de colonne 14 une information qui n’est pas représentative du regroupement les lignes p et i mais seulement une information représentative de la ligne i. L’étape 3 réalise le regroupement des informations des lignes p et i. Il est donc nécessaire d’attendre la fin de l’étape 3, lorsque l’information de regroupement est bien stabilisée pour traiter cette information. Le traitement de l’information de regroupement des lignes p et i est noté : MUX p+i sur la figure 3. Durant l’étape 1 de regroupement des lignes p et i, il est possible au multiplexeur de traiter de l’information de regroupement des lignes p-2 et i-2. Ce traitement est noté : MUX (p-2)+(i-2). A titre d’exemple, on considère que les lignes p et i sont consécutives, p étant une ligne de rang paire dans la matrice et i une ligne impaire. La ligne de rang p-2 est également paire et la ligne de rang i-2 est impaire. Le regroupement se fait donc par couple de lignes : une ligne paire avec la ligne impaire suivante.

De façon plus générale, le procédé consiste à acheminer l’information stockée dans la capacité de stockage C vers le circuit de lecture 13 durant l’étape 1. L’utilisation du temps de charge de la capacité Cp pour faire le multiplexage dans le circuit de lecture 13 permet un gain de temps important. Néanmoins, durant les étapes 2 et 3, le multiplexage n’est pas possible.

La figure 4 représente un second mode de réalisation d’un circuit de regroupement de lignes 21 appartenant au détecteur 10. Ce second mode de réalisation permet d’augmenter encore la vitesse de multiplexage en ajoutant au circuit de regroupement de lignes décrit précédemment à l’aide de la figure 2, une troisième capacité permettant de stocker temporairement le signal de groupement de deux pixels appartenant à deux lignes p et i. Ce signal de groupement peut être exploité pendant que les deux capacités de stockage Cp et Ci recueillent les informations provenant des pixels de deux autres lignes.

Plus précisément, dans le circuit 21, on retrouve les capacités de stockage Cp et Ci ainsi que les interrupteurs Tp et Ti qui leurs sont associés. Le circuit 21 comprend en outre une troisième capacité C reliée par un interrupteur T11 à un point commun 22 des interrupteurs Tp et Ti. Il est ainsi possible de stocker temporairement dans la capacité C un signal de groupement.

Après avoir réalisé l’acquisition des signaux de chaque ligne p et i dans chacune des capacités Cp et Ci, les interrupteurs Ti, Tp et T11 sont simultanément fermés de façon à équilibrer leur charge. La charge commune est représentative d’un signal de groupement de deux pixels P d’une même colonne, l’un appartenant à la ligne p et l’autre à la ligne i. En ouvrant l’interrupteur T11, on peut utiliser la charge de la capacité C comme entrée de l’amplificateur de colonne 14.

Dans ce second mode de réalisation, on peut aussi mettre en oeuvre l’interrupteur Tm permettant le regroupement de deux colonnes. Il est également avantageux de mettre en oeuvre l’interrupteur Te pour permettre le désaccouplement du conducteur de colonne Col du circuit 11 qui lui est associé.

Lors de l’équilibrage des charges dans les trois capacités, Cp, Ci et C, les trois capacités Cp, Ci et C sont mises en parallèle ce qui peut bruiter le signal de regroupement. Il est possible d’améliorer la qualité du signal de regroupement, en découplant la capacité C des deux autres capacités Cp et Ci. A cet effet, la capacité de stockage C est reliée au point 22 par l’intermédiaire d’un amplificateur. Avantageusement, cet amplificateur est l’amplificateur de colonne 14.

Plus précisément, le circuit de regroupement de lignes 21 comprend des moyens pour utiliser l’amplificateur 14 pour charger la capacité de stockage C à partir du point commun 22 des interrupteurs Tp et Ti et pour que le multiplexeur 15 utilise la charge de la capacité de stockage C. Ces moyens comprennent trois interrupteurs T11, T12 et T13. L’interrupteur T11, déjà décrit, relie le point 22 à l’entrée 23 de l’amplificateur 14. L’interrupteur T12 relie la sortie 24 de l’amplificateur 14 et la capacité C. L’interrupteur T13 relie la capacité de stockage C et l’entrée 23 de l’amplificateur 14. Pour charger la capacité C, les interrupteurs T11 et T12 sont fermés. Pour que le multiplexeur 15 lise la charge de la capacité de stockage C, l’interrupteur T13 est fermé, les interrupteurs T11 et T12 étant ouverts.

La figure 5 représente sous forme de chronogramme le pilotage du circuit de la figure 4. Les mêmes conventions que pour le chronogramme de la figure 3 sont reprises. Dans le fonctionnement du circuit de la figure 4, on retrouve les trois étapes précédemment décrites. L’étape 1 forme l’acquisition de l’information issue d’un pixel de la ligne p par la capacité de stockage Cp et l’étape 2 forme l’acquisition de l’information issue d’un pixel de la ligne i par la capacité de stockage Ci. Lors de l’étape 3, en complément de la fermeture des interrupteurs Tp et Ti, les interrupteurs T11 et T12 sont également fermés de manière à charger la capacité C avec la tension présente au point 22. Durant l’étape 3, l’interrupteur T13 est ouvert. L’interrupteur T11 permet d’isoler les capacités de stockage Cp et Ci de la capacité C. Ainsi, pendant les étapes 1 et 2, l’interrupteur T11 est ouvert et cet isolement est mis à profit pour transférer l’information stockée dans la capacité C vers le multiplexeur 15 au travers de l’amplificateur 14. Ce transfert d’information est effectué en fermant l’interrupteur T13. Sur le chronogramme, l’interrupteur T13 est fermé et le multiplexeur 15 est actif. Le multiplexeur 15 est inactif pendant l’étape 3.

En début de chronogramme sur la figure 5, durant les étapes 1 et 2 des lignes p et i, le multiplexage, noté MUX (p-2)+(i-2), est réalisé pour les lignes p-2 et i-2. A l’issu de l’étape 3 réalisant le groupement pour les lignes p et i, les étapes 1 et 2 sont à nouveau enchaînées pour de nouvelles lignes : p+2 et i+2. Durant ces nouvelles étapes 1 et 2, le multiplexage noté MUX p+i, est réalisé pour les lignes p et i.

De façon plus générale le mode de réalisation représenté sur la figure 4 permet d’acheminer l’information stockée dans la capacité de stockage C vers le circuit de lecture 13 durant les première et deuxième étapes, ce qui permet d’augmenter encore la vitesse de traitement par rapport au mode de réalisation de la figure 2.

Entre les étapes un temps mort est conservé pendant lequel les interrupteurs sont tous ouverts afin d’éviter d’éventuels court circuits.

Dans ces deux modes de réalisation, l’invention permet le groupement de deux pixels P appartenant à une même colonne et à deux lignes différentes. Il est possible de prévoir le regroupement d’un plus grand nombre de pixels P appartenant à des lignes différentes. Pour cela, dans les deux modes de réalisation, on peut dupliquer le couple formé par la capacité Cp et l’interrupteur Tp qui lui est associé. Dans les chronogrammes, on dupliquera l’étape 1, pour chacun des couples ajoutés.

Claims (9)

1. REVENDICATIONS

   1. Equipement électronique (10) comprenant une matrice de circuits électroniques élémentaires (P) organisés en ligne et en colonne dans la matrice, des conducteurs de colonne (Col) et un circuit de lecture (13) associé à chaque conducteur de colonne (Col), les conducteurs de colonne (Col) étant chacun reliés aux circuits électroniques élémentaires (P) d’une même colonne, les conducteurs de colonne (Col) étant destinés à recevoir des informations provenant des circuits électroniques élémentaires (P) pour les acheminer vers les circuits de lecture (13), caractérisé en ce qu’il comprend pour chaque colonne (Col), un circuit de regroupement de lignes (11 ; 21) comprenant une première capacité de stockage (Cp) reliée au conducteur de colonne (Col) par l’intermédiaire d’un premier interrupteur (Tp), une seconde capacité de stockage (Ci) reliée au conducteur de colonne (Col) par l’intermédiaire d’un second interrupteur (Tp) et une troisième capacité de stockage (C) reliée par un interrupteur (T11) à un point commun (22) des premier et second interrupteurs (Tp, Ti).
2. 2. Equipement selon la revendication 1, caractérisé en ce que chaque circuit électronique élémentaire (P) comprend un élément sensible (D) à une grandeur physique, l’équipement formant un détecteur matriciel (10).
3. 3. Equipement selon l’une des revendications précédentes, caractérisé en ce qu’il comprend un interrupteur de pied de colonne (Te) disposé en coupure de chaque conducteur de colonne (Gol), entre les circuits électroniques élémentaires (P) de la colonne considérée et le circuit de regroupement de lignes (11 ; 21).
4. 4. Equipement selon l’une des revendications précédentes, caractérisé en ce qu’il comprend un interrupteur de regroupement de colonnes (Tm) mettant en communication deux conducteurs de colonne (Col) voisins, l’interrupteur de regroupement de colonnes (Tm) étant situé entre les circuits électroniques élémentaires (P) des deux colonnes considérées et les circuits de regroupement de lignes (11 ; 21) des deux colonnes considérées.
5. 5. Equipement selon l’une des revendications précédentes, caractérisé en ce que la troisième capacité de stockage (C) est reliée au point commun (22) des premier et second interrupteurs (Tp, Ti) par l’intermédiaire d’un amplificateur (14).
6. 6. Equipement selon la revendication 5, caractérisé en ce que le circuit de lecture comprend un amplificateur (14) et un multiplexeur (15), l’amplificateur (14) délivrant un signal vers le multiplexeur (15) et en ce que le circuit de regroupement de lignes (21) comprend des moyens pour utiliser l’amplificateur (14) pour charger la troisième capacité de stockage (C) à partir du point commun (22) des premier et second interrupteurs (Tp, Ti) et pour que le multiplexeur (15) utilise la charge de la troisième capacité de stockage (C).
7. 7. Procédé mettant en œuvre un équipement selon l’une des revendications précédentes, caractérisé en ce qu’il consiste pour chaque colonne à enchaîner trois étapes : 1. sélection d’une première ligne (p), fermeture du premier interrupteur (Tp) de façon à stocker le signal issu des pixels (P) de la première ligne (p) dans la première capacité de stockage (Cp) et ouverture de l’interrupteur (T11) reliant la troisième capacité de stockage (C) au point commun (22) des premier et second interrupteurs (Tp, Ti), 2. sélection d’une seconde ligne (i), fermeture du second interrupteur (Ti) de façon à stocker le signal issu des pixels (P) de la seconde ligne (i) dans la seconde capacité de stockage (Ci) et ouverture de l’interrupteur (T11) reliant la troisième capacité de stockage (C) au point commun (22) des premier et second interrupteurs (Tp, Ti), 3. fermeture des premier et second interrupteurs (Tp, Ti) de façon à générer un signal de groupement de deux pixels (P) l’un appartenant à la première ligne (p) et l’autre appartenant à la seconde ligne (i) et fermeture l’interrupteur (T11) reliant la troisième capacité de stockage (C) au point commun (22) des premier et second interrupteurs (Tp, Ti).
8. 8. Procédé selon la revendication 9, caractérisé en ce qu’il consiste à acheminer l’information stockée dans la troisième capacité de stockage (C) vers le circuit de lecture (13) durant la première étape.
9. 9. Procédé selon l’une des revendications 7 ou 8, caractérisé en ce qu’il consiste à acheminer l’information stockée dans la troisième capacité de stockage (C) vers le circuit de lecture (13) durant les première et deuxième étapes.