JP2008042826A - 固体撮像素子およびカメラ - Google Patents

Abstract

【課題】画像情報（電荷）を蓄積し、転送するＣＣＤ転送路を通常のＣＣＤ型固体撮像素子に追加しているため、電荷転送用駆動信号が増加して消費電力が増大する傾向にある。
【解決手段】受光した光強度に応じた電気信号を発生する複数の受光素子１と、受光素子１の出力信号を増幅する増幅部６、７と、増幅部６、７において増幅された電気信号を記憶する複数の記憶部（１７−１、１７−２、１９−１、１９−２）と、複数の記憶部からの電気信号を読み出す信号出力部１６とからなる受光部を有する固体撮像素子であって、受光素子１からの電気信号と基準となる電気信号の差分を出力とする。
【選択図】図１

Description

本発明は、固体撮像素子およびカメラに関し、特に高速度撮影を行う技術に関する。

（ａ）車両の衝突試験、（ｂ）製品の落下試験・強度試験、（ｃ）内燃機関の燃焼状態、（ｄ）化学反応などの物理化学の分野における現象、などの解析のために高速度カメラが用いられている。
これに関して特許文献１では、高速度撮影可能なＣＣＤ型の撮像素子として、光電変換素子の各々の周囲に複数の電荷蓄積素子を配置し、書き込み時には上記電荷蓄積素子に書き込むことで高速度撮影を実現できるとしている。従来技術の一例として、特許文献１で提案されている固体撮像素子について、図１４を用い説明する。図１４は、特許文献１記載の固体撮像素子である。

まず、連続上書き撮影時の操作について説明する。フォトダイオード２３０ａで発生した画像情報（電荷）は電荷収集井戸２３１ａに集められ、インプットゲート２３２ａからＣＣＤ転送路２３３ａに転送され、ＣＣＤ転送路２３３ａ上を下方に転送される。ＣＣＤ転送路２３３ａ上の電荷の転送は標準的な２３相駆動で行う。ＣＣＤ転送路２３３ａはインプットゲート２３２ａと下の画素のインプットゲート２３２ｂを結ぶ垂直線２４０に平行ではなく、図１４において左に傾斜している。この傾斜のために、下の画素のインプットゲート２３２ｂから出るＣＣＤ転送路２３３ｂを受光面内に組み入れることができる。

ＣＣＤ転送路２３３ａは、６画素分の距離を下方斜めに直線的に延びる。最下端には、ドレーンゲート２３５ａとドレーン２３６ａが設けられている。画像情報は、ＣＣＤ転送路２３３ａ上を転送された後、ドレーン２３６ａから素子外に排出される。後述のごとくドレーンゲート２３５ａは、読み出しゲートと併用されている。
特開２０００−１６５７５０号公報

しかしながら、特許文献１に記載の技術は、画像情報（電荷）を蓄積し、転送するＣＣＤ転送路を通常のＣＣＤ型固体撮像素子に追加しているため、電荷転送用駆動信号が増加して消費電力が増大する傾向にある。
本発明は、上述の問題に鑑みてなされたものであって、消費電力の著しい増大のない、しかも高品質な高速度撮影が可能なＭＯＳ型固体撮像素子を提供することを目的とする。

上記目的を達成するために、本発明の固体撮像素子は、受光した光強度に応じた電気信号を発生する複数の受光素子と、受光素子からの電気信号（以下受光信号と呼ぶ）を記憶する複数個の記憶部、またはノイズ信号を蓄積する少なくとも１つ以上の記憶部を有する画素部がマトリクス配置された受光部を構成する。
本発明の固体撮像素子によれば、複数の記憶部に受光信号、ノイズ信号を記憶し、その後、受光信号、ノイズ信号を読み出すことで高速度撮影が可能となり、特許文献１のような転送動作が不要で消費電力の増大なく高速度撮影が可能になる。

本発明の固体撮像素子は、前記記憶部が対をなした記憶部であり、一方には前記受光信号を記憶し、他の一方には前記ノイズ信号を蓄積する前記画素部である。
本発明の固体撮像素子によれば、たとえばｎ個（ｎ≧２）の記憶部を有する場合、一対の記憶部に受光信号とノイズ信号を蓄積し、記憶部後段でその差分を出力信号とするため（ｎ／２）フレームのノイズの少ない高品質な高速度撮影が可能となる。

本発明の固体撮像素子は、前記ノイズ信号を蓄積する第１の前記記憶部と前記受光信号を記憶する第２の前記記憶部とを有する前記画素部である。
本発明の固体撮像素子によれば、たとえばｎ個（ｎ≧２）の記憶部を有する場合、第１の記憶部にノイズ信号を複数の第２の記憶部に受光信号を蓄積し、記憶部後段でその差分を出力信号とするため、記憶部のうち１個にノイズ信号を（ｎ−１）個に受光信号を蓄積するとさらに多い（ｎ−１）フレームの高速度撮影が可能となる。

本発明の固体撮像素子は、前記受光信号と前記ノイズ信号を異なる時間に蓄積する前記複数の記憶部を有する前記画素部である。
本発明の固体撮像素子によれば、たとえば記憶部がｎ個（ｎ≧２）の場合、記憶部に受光信号とノイズ信号を異なる時間に蓄積し、記憶部後段でその差分を出力信号とするため、更に多い（ｎ）フレームの高速度撮影が可能となる。

本発明の固体撮像素子は、前記対をなした記憶部の一方に前記受光信号を蓄積し、他の一方に前記ノイズ信号を蓄積した後、前記記憶部から受光信号とノイズ信号を読み出す。
本発明の固体撮像素子によれば、たとえばｎ個の記憶部を有する場合（ｎ／２）フレームのノイズの少ない高品質な高速度撮影が可能となる駆動ができる。
本発明の固体撮像素子は、前記ノイズ信号を前記記憶部の第１の記憶部に蓄積し、前記受光信号は第２の記憶部に蓄積し、前記第２の記憶部の受光信号と前記第１の記憶部のノイズ信号を読み出す。

本発明の固体撮像素子によれば、例として、ｎ個の記憶部のうち１個にノイズ信号を（ｎ−１）個に受光信号を蓄積すると（ｎ／２）フレームより多い（ｎ−１）フレームの高速度撮影が可能となる駆動ができる。
本発明の固体撮像素子は、前記記憶部の受光信号を読み出した後、ノイズ信号をその記憶部に蓄積、読み出す、または前記記憶部のノイズ信号を読み出した後、受光信号をその記憶部に蓄積、読み出す。

本発明の固体撮像素子によれば、たとえば記憶部がｎ個の場合、更に多い（ｎ）個フレームの高速度撮影が可能となる駆動ができる。
本発明の固体撮像素子は、前記記憶部に前記受光信号や前記ノイズ信号を書き込む側と前記記憶部から受光信号や前記ノイズ信号を読み出す側とが同じである。
本発明の固体撮像素子によれば、受光素子部と出力回路部間に容量を並列構成することによる簡単な回路構成で記憶部が実現できる。

本発明の固体撮像素子は、前記記憶部に前記受光信号や前記ノイズ信号を書き込む側と前記記憶部から受光信号や前記ノイズ信号を読み出す側とが異なる。
本発明の固体撮像素子によれば、受光素子部と出力回路部間に容量を直列構成することによる簡単な回路構成で記憶部が実現できる。
なお、本発明は、このような固体撮像素子として実現することができるだけでなく、このような固体撮像素子を含むノイズの少ない高速度撮影が可能なカメラとして実現することもできる。

本発明の固体撮像素子によれば、消費電力の著しい増大のない、しかも高品質な高速度撮影が可能なＭＯＳ型固体撮像素子が実現できる。

以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
実施の形態１に係る固体撮像素子について図を参照しながら説明する。
図１は、固体撮像素子の概略構成を示す図である。
図１において、符号１は受光素子、符号２は受光素子１の電荷を転送する転送ＭＯＳトランジスタ、符号３は転送ＭＯＳトランジスタ２のゲート、符号４はリセットＭＯＳトランジスタ、符号５はリセットＭＯＳトランジスタのゲートであり、リセットＭＯＳトランジスタ４のドレインは所望の電圧ＶＲに設定されている。ＭＯＳトランジスタ６、ＭＯＳトランジスタ７でソースフォロアを形成しており、ＭＯＳトランジスタ６のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタ７のドレインに接続される。ＭＯＳトランジスタ７のゲート８にはバイアス電圧が供給される。

符号９はＭＯＳトランジスタで、符号１０はＭＯＳトランジスタ９のゲートであり受光信号、ノイズ信号を記憶部に蓄積する場合は導通し、受光信号、ノイズ信号を読み出す場合は非導通となる。符号１１はＭＯＳトランジスタで、符号１２はＭＯＳトランジスタ１１のゲートでありＭＯＳトランジスタ１１のドレインは所望の電圧ＶＢに設定されている。ＭＯＳトランジスタ１１のソースはＭＯＳトランジスタ９のソースとＭＯＳトランジスタ１３のゲートに接続されている（Ｍ点と呼ぶ）。ＭＯＳトランジスタ１１を導通することでＭ点をＶＢに設定する。ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４は、ソースフォロアを形成し、ＭＯＳトランジスタ１３のドレインは電源ＶＤＤに接続され、ソースは、ＭＯＳトランジスタ１４のドレインに接続される。

ＭＯＳトランジスタ１４のゲート１５には、バイアス電圧が供給される。ＭＯＳトランジスタ１３のソースとＭＯＳトランジスタ１４のドレインの接続点が出力ノード１６である。Ｍ点には、記憶部であるＭ１、Ｍ２・・・Ｍｍが接続される。記憶部Ｍ１は、２つのＭＯＳトランジスタと２つの容量で構成される。記憶部Ｍ１内の符号１７−１、１７−２はＭＯＳトランジスタで、そのドレインはそれぞれＭ点に接続され、ソースはそれぞれ容量１９−１、１９−２に接続される。

容量１９−１、１９−２に受光信号とノイズ信号が対をなして蓄積され、１フレーム分の信号が蓄積される。符号１８−１、１８−２は、それぞれＭＯＳトランジスタ１７−１、１７−２のゲートである。また、容量１９−１、１９−２の他方の端子は、接地されている。
記憶部は、Ｍ１、Ｍ２、Ｍｍのように複数個で構成され、それぞれの記憶部はＭ１と同様の構成である。以上が１つの画素部に形成されている。

例として、記憶部Ｍ１、Ｍ２・・・Ｍｍというようにｍ個の記憶部の構成としており、この構成では、ｍフレームの高速度撮影が可能となる。また、Ｍ点に接続されている容量Ｃ０は浮遊容量である。このような構成で受光素子からの受光信号、初期化レベルＶＲを容量１９に蓄積し、さらに容量１９の受光信号、ノイズ信号をＭＯＳトランジスタ１３、１４で構成するソースフォロアに読み出す動作をする。

以下、本実施形態の固体撮像素子の動作について、図１および図２を用い説明する。図２は、本実施の形態１に係る固体撮像素子のタイミング図である。図中における期間Ａは、受光信号を記憶部に蓄積する期間で、期間Ｂは、記憶部に蓄積した受光信号を読み出す期間である。
符号２０は、ＭＯＳトランジスタ９のゲート１０に印加する信号であり、受光信号を記憶部に蓄積する期間ＡではＨＩＧＨレベルを印加して導通状態に、読み出す期間ＢではＬＯＷレベルを印加して非道通状態にする。

符号２１は、ＭＯＳトランジスタ１１のゲート１２に印加する信号であり、蓄積期間ＡではＬＯＷレベルを印加して非道通状態にし、読み出す期間Ｂでは期間ｔ７、ｔ９、ｔ１１、ｔ１３、ｔ１５、ｔ１７でＨＩＧＨレベルを印加してＭ点の電位を初期化する（ＶＢレベルにする）。
符号２２は、ＭＯＳトランジスタ４のゲート５に印加する信号であり、期間ｔ１、ｔ３、ｔ５にＨＩＧＨレベルを印加してＭＯＳトランジスタ６のゲートを初期化する（ＶＲレベルにする）。

符号２３は、ＭＯＳトランジスタ２のゲート３に印加する信号であり、期間ｔ２、ｔ４、ｔ６にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。
符号２４は、記憶部Ｍ１のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号で期間ｔ１、ｔ８にＨＩＧＨレベルを印加して期間ｔ１では初期化レベル（ＶＲ）を容量１９−１に蓄積し、期間ｔ８では容量１９−１の信号を読み出す。

符号２５は、記憶部Ｍ１のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号であり、期間ｔ２、ｔ１０にＨＩＧＨレベルを印加して期間ｔ２では受光信号を容量１９−２に蓄積し、期間ｔ１０では容量１９−２の信号を読み出す。符号２６、２８は符号２４と同様に、また、符号２７、２９は符号２５と同様に記憶部Ｍ２、Ｍｍを駆動する。
以下、図１および図２を用いて動作の説明をする。

図２に示すように、期間ｔ１においてＭＯＳトランジスタ４、９、１７−１が導通しており、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍ１の容量１９−１に蓄積される。この初期化レベル（ＶＲ）は受光素子に受光しない受光信号に相当する。期間ｔ２においてＭＯＳトランジスタ２、９、１７−２が導通しており、受光素子の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ１の容量１９−２に蓄積される。

以下同様に期間ｔ３においてＭＯＳトランジスタ４、９、１７−３が導通しており、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍ２の容量１９−３に蓄積され、期間ｔ４においてＭＯＳトランジスタ２、９、１７−４が導通しており、受光素子の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ２の容量１９−４に蓄積され、期間ｔ５においてＭＯＳトランジスタ４、９、１７−ｎ−１が導通しており、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍｍの容量１９−ｎ−１に蓄積され、期間ｔ６においてＭＯＳトランジスタ２、９、１７−ｎが導通しており、受光素子の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍｍの容量１９−ｎに蓄積される。以上期間Ａでは記憶部Ｍ１、Ｍ２、Ｍｍ内の容量に受光のない受光信号に相当する初期化レベル（ＶＲ）と受光信号の対が蓄積される。

次に、期間ｔ７においてＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。期間ｔ８では記憶部Ｍ１内のＭＯＳトランジスタ１７−１が導通するため容量１９−１に蓄積されている初期化レベル（ＶＲ）が容量１９−１と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。

期間ｔ９では、再びＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。期間ｔ１０では、記憶部Ｍ１内のＭＯＳトランジスタ１７−２が導通するため、容量１９−２に蓄積されている受光信号が容量１９−２と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。よって、出力ノード１６には、期間ｔ８で初期化レベル（ＶＲ）、期間ｔ１０では受光信号が時系列的に出力され、図１には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。

期間１１〜１４では、上記期間ｔ７〜１０の同様の動作が記憶部Ｍ２で行われ、出力ノード１６には、期間ｔ１２で初期化レベル（ＶＲ）、期間ｔ１４で受光信号が時系列的に出力され、図１には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。期間１５〜１８では、上記期間ｔ７〜１０の同様の動作が記憶部Ｍｍで行われ、出力ノード１６には、期間ｔ１６で初期化レベル（ＶＲ）、期間ｔ１８で受光信号が時系列的に出力され、図１には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。

以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度でｍ対のノイズ信号と受光信号を蓄積し、後段のノイズキャンセル回路で差分信号を作成できる出力信号を出力でき、例のように（ｎ／２）フレームのノイズの少ない高品質な高速度撮影が可能となる。なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
（実施の形態２）
本発明の第２の実施形態に係る固体撮像素子について図を参照しながら説明する。

図３は、本実施の形態に係る固体撮像素子の概略構成を示す図である。
図３に示すように、本実施の形態に係る固体撮像素子の構成は図１と同様であり、各部名称も実施の形態１に係る固体撮像素子と同様である。ただ本実施の形態に係る固体撮像素子が上記実施の形態１に係る固体撮像素子と構成面で相違する点は、実施の形態１では記憶部をＭＯＳトランジスタ１７と容量１９を一対で構成しているのに対し、本実施の形態２では、ｎ個の記憶部の一つをノイズ信号用に（ｎ−１）個を受光信号用にしたことである。よって、図３中の記憶部Ｍ１は、ＭＯＳトランジスタ１７−１と容量１９−１で構成してノイズ信号用に、記憶部Ｍ２は（ｎ−１）個のＭＯＳトランジスタと（ｎ−１）個の容量で構成されている。

以下、本実施の形態に係る固体撮像素子の動作について、図４を用い説明する。図４は、本実施の形態２に係る固体撮像素子の動作タイミング図である。
図４において、期間Ａは、受光信号を記憶部に蓄積する期間であり、期間Ｂは、記憶部に蓄積した受光信号を読み出す期間である。符号３０はＭＯＳトランジスタ９のゲート１０に印加する信号であり、受光信号を記憶部に蓄積する期間ＡではＨＩＧＨレベルを印加して導通状態に、読み出す期間Ｂでは期間ｔ７、ｔ１２、ｔ１７のみＨＩＧＨレベルを印加する。

符号３１は、ＭＯＳトランジスタ１１のゲート１２に印加する信号であり、蓄積期間ＡではＬＯＷレベルを印加して非道通状態にし、読み出す期間Ｂでは期間ｔ８、ｔ１０、ｔ１３、ｔ１５、ｔ１８、ｔ２０にＨＩＧＨレベルを印加してＭ点の電位を初期化する（ＶＢレベルにする）。
符号３２は、ＭＯＳトランジスタ４のゲート５に印加する信号で期間ｔ１、ｔ３、ｔ１５、ｔ７、ｔ１２、ｔ１７にＨＩＧＨレベルを印加してＭＯＳトランジスタ６のゲートを初期化する（ＶＲレベルにする）。

符号３３は、ＭＯＳトランジスタ２のゲート３に印加する信号で期間ｔ２、ｔ４、ｔ６にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。
符号３４は、記憶部Ｍ１のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号で期間ｔ７、ｔ９、ｔ１２、ｔ１４、ｔ１７、ｔ１９にＨＩＧＨレベルを印加する。符号３５は、記憶部Ｍ２のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号で期間ｔ２、ｔ１１にＨＩＧＨレベルを印加して期間ｔ１では受光信号を容量１９−２に蓄積し、期間ｔ１１では容量１９−２の信号を読み出す。

符号３６、３７は、符号３５と同様に、記憶部Ｍ２内のＭＯＳトランジスタ１７−３〜１７−ｎ、容量１９−３〜１９−ｎを駆動する。
以下図３、図４を用いて動作の説明をする。
期間ｔ１において、ＭＯＳトランジスタ６のゲートを初期化（ＶＲ）に設定した後、期間ｔ２においてＭＯＳトランジスタ４、９、１７−２が導通しており、受光素子の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ２の容量１９−２に蓄積される。以下同様に、期間ｔ４においてＭＯＳトランジスタ４、９、１７−３が導通しており、受光素子１の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ２の容量１９−４に蓄積され、期間ｔ６においてＭＯＳトランジスタ４、９、１７−ｎが導通しており、受光素子の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ２の容量１９−ｎに蓄積される。

以上、期間Ａでは、記憶部Ｍ２内の容量に受光信号の対が蓄積される。
次に、期間ｔ７において、ＭＯＳトランジスタ４、９、１７−１が導通するためノイズ信号がソースフォロアを介して記憶部Ｍ１の容量１９−１に蓄積される。次に、期間ｔ８では、ＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。期間ｔ９では、記憶部Ｍ１内のＭＯＳトランジスタ１７−１が導通するため容量１９−１に蓄積されている初期化レベル（ＶＲ）が容量１９−１と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。期間ｔ１０では、再びＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに再設定される。

期間ｔ１１では、記憶部Ｍ２内のＭＯＳトランジスタ１７−２が導通するため容量１９−２に蓄積されている受光信号が容量１９−２と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。よって、出力ノード１６には、期間ｔ９で初期化レベル（ＶＲ）、期間ｔ１１では受光信号が時系列的に出力され、図１には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。

期間１２〜１６では、上記期間ｔ７〜１１同様の動作が記憶部Ｍ１と記憶部Ｍ２のＭＯＳトランジスタ１７−２、容量１９−２で行われ、出力ノード１６には、期間ｔ１４で初期化レベル（ＶＲ）、期間ｔ１６で受光信号が時系列的に出力され、図１には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。

期間１７〜２１では、上記期間ｔ４〜８の同様の動作が記憶部Ｍ１と記憶部Ｍ２のＭＯＳトランジスタ１７−ｎ、容量１９−ｎで行われ、出力ノード１６には、期間ｔ１９で初期化レベル（ＶＲ）、期間ｔ２１で受光信号が時系列的に出力され、図３には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。

以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度で1個のノイズ信号と（ｎ―１）個の受光信号を蓄積し、後段のノイズキャンセル回路で差分信号を作成できる出力信号を出力でき、（ｎ−１）個のさらに多いフレームのノイズの少ない高品質な画像で高速度撮影できる。なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。また、上記説明では第１の記憶部を１個の容量で第２の記憶部は（ｎ−１）個の容量としたが、数量を限定するものではなく、第１の記憶部、第２の記憶部の数量、位置配列も限定するものではない。
（実施の形態３）
実施の形態３に係る固体撮像素子について図を参照しながら説明する。

図５は、ホン実施の形態３に係る固体撮像素子の概略構成を示す図である。
図５に示すように、本実施の形態３に係る固体撮像素子の構成は、図３と同様であり、説明は上記実施の形態２を参照願う。ただし、本実施の形態に係る固体撮像素子が構成面で上記実施の形態２に係る固体撮像素子と異なるのは、実施の形態２に係る固体撮像素子では、ｎ個の記憶部の一つをノイズ信号用に(ｎ−１)個を受光信号用にしたことに対し、本実施の形態に係る固体撮像素子では、ｎ個に記憶部をすべてノイズ信号用と受光信号用にしたことである。
以下、本実施の形態に係る固体撮像素子の動作について説明する。図６は、本実施形態３の固体撮像素子のタイミング図である。

図６において、期間Ａは、受光信号を記憶部に蓄積する期間であり、期間Ｂは、記憶部に蓄積した受光信号を読み出す期間である。符号４０は、ＭＯＳトランジスタ９のゲート１０に印加する信号であり、受光信号を記憶部に蓄積する期間ＡではＨＩＧＨレベルを印加して導通状態に、読み出す期間Ｂでは期間ｔ９、ｔ１４、ｔ１９のみＨＩＧＨレベルを印加する。

符号４１は、ＭＯＳトランジスタ１１のゲート１２に印加する信号であり、蓄積期間ＡではＬＯＷレベルを印加して非道通状態にし、読み出す期間Ｂでは期間ｔ７、ｔ１０、ｔ１２、ｔ１５、ｔ１７、ｔ２０にＨＩＧＨレベルを印加してＭ点の電位を初期化する（ＶＢレベルにする）。符号４２は、ＭＯＳトランジスタ４のゲート５に印加する信号で期間ｔ１、ｔ３、ｔ１５、ｔ９、ｔ１４、ｔ１９にＨＩＧＨレベルを印加してＭＯＳトランジスタ６のゲートを初期化する（ＶＲレベルにする）。

符号４３は、ＭＯＳトランジスタ２のゲート３に印加する信号であり、期間ｔ２、ｔ４、ｔ６にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。符号４４は、記憶部Ｍ１のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号であり、期間ｔ２、ｔ８、ｔ９、ｔ１１にＨＩＧＨレベルを印加する。
符号４５は、記憶部Ｍ２のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号であり、期間ｔ４、ｔ１３、ｔ１４，ｔ１６にＨＩＧＨレベルを印加して期間ｔ４では受光信号を容量１９−２に蓄積し、期間ｔ１３では容量１９−２の信号を読み出す。符号４６は、符号４５と同様に、記憶部Ｍ２内のＭＯＳトランジスタ１７−ｎ、容量１９−ｎを駆動する。

以下図５、図６を用いて動作の説明をする。
図６に示すように、期間ｔ１においてＭＯＳトランジスタ６のゲートを初期化（ＶＲ）に設定した後、期間ｔ２においてＭＯＳトランジスタ４、９、１７−１が導通しており、受光素子１の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ２の容量１９−１に蓄積される。

以下同様に、期間ｔ３おいてＭＯＳトランジスタ６のゲートを初期化（ＶＲ）に設定した後、期間ｔ４においてＭＯＳトランジスタ４、９、１７−２が導通しており、受光素子の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ２の容量１９−２に蓄積される。期間ｔ５においてＭＯＳトランジスタ６のゲートを初期化（ＶＲ）に設定した後、期間ｔ６においてＭＯＳトランジスタ４、９、１７−ｎが導通しており、受光素子の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍ２の容量１９−ｎに蓄積される。

以上、期間Ａでは、記憶部Ｍ２内のすべての容量に受光信号の対が蓄積される。
次に、期間ｔ７では、ＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。期間ｔ８では、記憶部Ｍ２内のＭＯＳトランジスタ１７−１が導通するため容量１９−１に蓄積されている初期化レベル（ＶＲ）が容量１９−１と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。

次に、期間ｔ９において、ＭＯＳトランジスタ４、９、１７−１が導通するためノイズ信号がソースフォロアを介して記憶部Ｍ２の容量１９−１に蓄積される。次に、期間ｔ１０では、ＭＯＳトランジスタ１１が導通するためＭ点のレベルがＶＢに設定される。期間ｔ１１では、記憶部Ｍ２内のＭＯＳトランジスタ１７−１が導通するため容量１９−１に蓄積されている初期化レベル（ＶＲ）が容量１９−１と浮遊容量Ｃ０との分圧電圧がＭ点に生じ、ＭＯＳトランジスタ１３、１４で構成するソースフォロアを介して出力ノード１６に出力される。即ち、期間ｔ８では、受光信号が、期間１１では、ノイズ信号が出力ノードに出力される。これは実施の形態１および実施の形態２のように先にノイズ信号が出力され、その後、受光信号が出力されるのとは異なり、信号の出力する順番が異なる。

しかし、図５には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られるためノイズ信号と受光信号の順番が異なっても差分出力は同様の効果がある。期間１２〜１６では、上記期間ｔ７〜１１同様の動作が行われ、出力ノード１６には、期間ｔ１３で受光信号が、期間１６で初期化レベル（ＶＲ）が時系列的に出力され、図５には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。

期間１７〜２１では、上記期間ｔ７〜１１同様の動作が行われ、出力ノード１６には、期間ｔ１８で受光信号が、期間２１で初期化レベル（ＶＲ）が時系列的に出力され、図５には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。
以上、画素部内の記憶部にｎ個のＭＯＳトランジスタと容量で受光素子１からのｎ回の受光信号をノイズの少ない高品質な出力信号が高速度に得られる。

以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度でｎ個の受光信号とｎ個のノイズ信号を蓄積し、後段のノイズキャンセル回路で差分信号を作成できる出力信号を出力でき、更に多いｎ個のフレームのノイズの少ない高品質な画像で高速度撮影できる。なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
（実施の形態４）
本実施の形態４に係る固体撮像素子について図を参照しながら説明する。

図７は、本実施の形態４に係る固体撮像素子の構成を示す機能ブロック図である。
符号５０−１−１〜５０−Ｌ−Ｍは、図１、図３、図５における各画素に相当するものであり、（Ｌ×Ｍ）のマトリクス配置されている。各画素の出力ノード１６は、ＭＯＳトランジスタ５１に接続され、ＭＯＳトランジスタ５１は、共通垂直信号線５２に接続される。共通垂直信号線５２は、各列に１個のノイズキャンセル回路５３に接続される。

ノイズキャンセル回路５３は、ＭＯＳトランジスタ５４を介して共通信号線５５に接続されている。符号５６は、垂直走査回路であり、出力５７はＭＯＳトランジスタ５１のゲートに接続されている。符号５８は、水平走査回路であり、出力５９はＭＯＳトランジスタ５４のゲートに接続されている。
以下、本実施の形態に係る固体撮像素子の動作について、図７を用い説明をする。

図７に示すように、垂直走査回路の出力５７−１が出力されるとＭＯＳトランジスタ５１が導通となり、画素５０−１−１〜５０−Ｌ−１の出力ノード１６の信号が共通垂直信号線５２に伝わる状態となる。上記実施の形態１を例とすると、期間ｔ８、ｔ１０でそれぞれノイズ信号、受光信号がノイズキャンセル回路５３に入力される。ノイズキャンセル回路５３では、ノイズ信号と受光信号の差分信号が出力される状態になる。（ここではノイズキャンセル回路５３の動作は省略する。）
符号５８は、水平走査回路であり、出力線５９にその出力が印加されるとノイズキャンセル回路５３から差分信号が共通信号線５５に時系列的に出力される。この動作がｔ１６、ｔ１８まで繰り返され、（ｍ）個の受光信号をノイズの少ない高品質な出力信号が高速度に得られる。次に垂直走査回路の出力５７−２が印加されると画素５０−１−２〜５０−Ｌ−２の受光信号が共通信号線５５に出力される。

最終的に、画素５０−１−Ｍ〜５０−Ｌ−Ｍまで繰り返され、（Ｌ×Ｍ）の画素で（ｎ／２）フレームの画像信号が高速度に得られる。
上記実施の形態２では、Ｌ×Ｍの画素で（ｎ―１）フレームの画像信号が、上記実施の形態３では、Ｌ×Ｍの画素で（ｎ）フレームの画像信号が高速度に得られる。なお、説明では、ＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
（実施の形態５）
実施の形態５に係る固体撮像素子について図を参照しながら説明する。

図８は、本実施の形態５に係る固体撮像素子の概略構成を示す図である。上記実施の形態１〜４の記憶部を並列接続したのに対し、以下に示す本実施の形態では記憶部を直列接続する構成でも同様な効果を実現できる。
図８において、符号１は受光素子、符号２は受光素子１の電荷を転送する転送ＭＯＳトランジスタ、符号３は転送ＭＯＳトランジスタ２のゲート、符号４はリセットＭＯＳトランジスタ、符号５はリセットＭＯＳトランジスタのゲートであり、リセットＭＯＳトランジスタ４のドレインは所望の電圧ＶＲに設定されている。

ＭＯＳトランジスタ６、ＭＯＳトランジスタ７でソースフォロアを形成しており、ＭＯＳトランジスタ６のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタ７のドレインに接続される。ＭＯＳトランジスタ７のゲート８にはバイアス電圧を供給する。符号９はＭＯＳトランジスタで、符号１０はＭＯＳトランジスタ９のゲート、符号６３はＭＯＳトランジスタで、符号６４はＭＯＳトランジスタ６３のゲート、ＭＯＳトランジスタ６３のドレインは所望の電圧ＶＢに設定されている。

ＭＯＳトランジスタ６３のソースはＭＯＳトランジスタ９のソースに接続されている（Ｍ点）。ＭＯＳトランジスタ１３、ＭＯＳトランジスタ１４はインバータを形成し、ＭＯＳトランジスタ１３のゲートはドレインに接続され、ソースはＭＯＳトランジスタ１４のドレインに接続される。ＭＯＳトランジスタ１３のソースとＭＯＳトランジスタ１４のドレインの接続点が出力で出力ノード１６である。

符号６１は、ＭＯＳトランジスタで出力ノード１６とＭＯＳトランジスタ１４のゲートに接続される。符号６２はＭＯＳトランジスタ６１のゲートであり、符号Ｃ０は浮遊容量である。
Ｍ点には記憶部であるＭ１、Ｍｍが接続される。記憶部Ｍ１は、４つのＭＯＳトランジスタと２つの容量で構成される。記憶部Ｍ１内の符号１７−１、１７−２はＭＯＳトランジスタであり、ＭＯＳトランジスタ１７−１、１７−２のドレインはそれぞれＭ点に接続され、ソースはそれぞれ容量１９−１、１９−２に接続される。

符号１８−１、１８−２は、それぞれＭＯＳトランジスタ１７−１、１７−２のゲートである。符号６０−１、６０−２は、ＭＯＳトランジスタであり、ドレインはそれぞれ容量１９−１、１９−２に接続され、ソースはＮ点に接続され、ゲートはそれぞれ１８−１、１８−２に接続されている。記憶部Ｍｍも記憶部Ｍ１同様の構成である。
以下、本実施形態の固体撮像素子の動作について説明する。図９は、本実施の形態５に係る固体撮像素子の動作タイミング図である。

図９において、期間Ａは受光信号を記憶部に蓄積する期間であり、期間Ｂは記憶部に蓄積した受光信号を読み出す期間である。符号７０は、ＭＯＳトランジスタ９のゲート１０に印加する信号であり、受光信号を記憶部に蓄積する期間ＡではＨＩＧＨレベルを印加して導通状態に、読み出す期間ＢではＬＯＷレベルを印加して非道通状態にする。
符号７１は、ＭＯＳトランジスタ６３のゲート６４に印加する信号であり、期間ＢでＨＩＧＨレベルとなりＭ点をバイアス電圧ＶＢに設定する。符号７２は、ＭＯＳトランジスタ６１のゲート６２に印加する信号であり、期間ＡにＨＩＧＨレベルを印加して出力ノード１６の電位をＮ点に設定する。符号７３は、ＭＯＳトランジスタ４のゲート５に印加する信号であり、期間ｔ１、ｔ３にＨＩＧＨレベルを印加してＭＯＳトランジスタ６のゲートを初期化する（ＶＲレベルにする）。

符号７４は、ＭＯＳトランジスタ２のゲート３に印加する信号であり、期間ｔ２、ｔ４にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。符号７５は、記憶部Ｍ１のＭＯＳトランジスタ１７−１、６０−１のゲート１８−１に印加する信号であり、期間ｔ１、ｔ５にＨＩＧＨレベルを印加して期間ｔ１では初期化レベル（ＶＲ）を容量１９−１に蓄積し、期間ｔ５では容量１９−１の信号を読み出す。

符号７６は、記憶部Ｍ１のＭＯＳトランジスタ１７−２、６０−２のゲート１８−２に印加する信号であり、期間ｔ２、ｔ６にＨＩＧＨレベルを印加して期間ｔ２では受光信号を容量１９−２に蓄積し、期間ｔ６では容量１９−２の信号を読み出す。符号７７は、記憶部ＭｍのＭＯＳトランジスタ１７−ｎ−１、６０−ｎ−１のゲート１８−ｎ−１に印加する信号であり、期間ｔ３、ｔ７にＨＩＧＨレベルを印加して期間ｔ３では初期化レベル（ＶＲ）を容量１９−ｎ−１に蓄積し、期間ｔ７では容量１９−ｎ−１の信号を読み出す。

符号７８は、記憶部ＭｍのＭＯＳトランジスタ１７−ｎ、６０−ｎのゲート１８−ｎに印加する信号であり、期間ｔ４、ｔ８にＨＩＧＨレベルを印加して期間ｔ４では受光信号を容量１９−ｎに蓄積し、期間ｔ８では容量１９−ｎの信号を読み出す。
以下、図８および図９を用いて動作の説明をする。
図９に示すように、期間ｔ１においてＭＯＳトランジスタ４、９、１７−１、６０−１、６１が導通しており、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍ１の容量１９−１のＭＯＳトランジスタ１７−１側端子に蓄積される。容量１９−１のＭＯＳトランジスタ６０−１側端子には、出力ノード１６のレベルが蓄積される。

期間ｔ１における出力ノード１６のレベル値をＶ１６とすると、容量１９−１には、（ＶＲ−Ｖ１６）値が蓄積される。この初期化レベル（ＶＲ）は受光素子に受光しない受光信号に相当する。
期間ｔ２においてＭＯＳトランジスタ２、９、１７−２、６０−２、６１が導通しており、受光素子の電荷に応じた受光信号（ＶＰとする）がソースフォロアを介して記憶部Ｍ１の容量１９−２のＭＯＳトランジスタ１７−２側端子に蓄積される。容量１９−２のＭＯＳトランジスタ６０−２側端子には出力ノード１６のレベルが蓄積される。容量１９−２には、（ＶＰ−Ｖ１６）値が蓄積される。

以下同様に、期間ｔ３においてＭＯＳトランジスタ４、９、１７−ｎ−１、６０−ｎ−１、６１が導通しており、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍｍの容量１９−ｎ−１のＭＯＳトランジスタ１７−ｎ−１側端子に蓄積される。容量１９−ｎ−１のＭＯＳトランジスタ６０−１側端子には出力ノード１６のレベルが蓄積される。
期間ｔ４においてＭＯＳトランジスタ２、９、１７−ｎ、６０−ｎ、６１が導通しており、受光素子１の電荷に応じた受光信号がソースフォロアを介して記憶部Ｍｍの容量１９−ｎのＭＯＳトランジスタ１７−ｎ側端子に蓄積される。容量１９−ｎのＭＯＳトランジスタ６０−ｎ側端子には出力ノード１６のレベルが蓄積される。

次に、期間ｔ５においてＭＯＳトランジスタ６３、１７−１、６０−１が導通するためＭ点のレベルがＶＢに設定され、容量１９−１に保持されている電圧がＭＯＳトランジスタ６０−１側端子よりＮ点に出力される。即ち、（ＶＲ−Ｖ１６−ＶＢ）値がＮ点に出力され、ＭＯＳトランジスタ１３、１４で構成されるインバータの出力ノード１６に期間ｔ１に蓄積された電圧に対応する出力値が出力される。

期間ｔ６においてＭＯＳトランジスタ６３、１７−２、６０−２が導通するためＭ点のレベルがＶＢに設定され、容量１９−２に保持されている電圧がのＭＯＳトランジスタ６０−２側端子よりＮ点に出力される。即ち、（ＶＰ−Ｖ１６−ＶＢ）値がＮ点に出力され、ＭＯＳトランジスタ１３、１４で構成されるインバータの出力ノード１６に期間ｔ２に蓄積された電圧に対応する出力値が出力される。

以上、出力ノード１６に、期間ｔ５でノイズ信号に対応した出力が、期間ｔ６で受光信号に対応した出力が出力される。期間７〜８では、上記期間ｔ５〜８の同様の動作が記憶部Ｍｍで行われ出力ノード１６には、期間ｔ７でノイズ信号に対応した出力が、期間ｔ８で受光信号に対応した出力が出力される。図８には記載していないが、出力ノード１６の後段には、ノイズをキャンセルする差分回路でこれら２つの信号の差分が行われ信号出力が得られる。

以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度でｍ対のノイズ信号と受光信号を蓄積し、後段のノイズキャンセル回路で差分信号を作成できる出力信号を出力でき、例のように（ｎ／２）フレームのノイズの少ない高品質な高速度撮影が可能となる。なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
（実施の形態６）
本実施の形態６に係る固体撮像素子について図を参照しながら説明する。

図１０は、本実施の形態６に係る固体撮像素子の概略構成を示す図である。
図１０において、各部は上記実施の形態５に係る固体撮像素子と同じであるので説明を省略する。本実施の形態に係る固体撮像素子が構成として上記実施の形態５に係る固体撮像素子と相違する点は、記憶部Ｍ１を第１の記憶部とし、Ｍ２を第２の記憶部としたことである。

以下、本実施の形態に係る固体撮像素子の動作について説明する。図１１は、本実施の形態６に係る固体撮像素子の動作タイミング図である。
図１０に示すように、期間Ａは受光信号を記憶部に蓄積する期間で、期間Ｂは記憶部に蓄積した受光信号を読み出す期間である。符号８０は、ＭＯＳトランジスタ９のゲート１０に印加する信号であり、受光信号を記憶部に蓄積する期間ＡではＨＩＧＨレベルを印加して導通状態に、読み出す期間ＢではＬＯＷレベルを印加して非道通状態にする。８１はＭＯＳトランジスタ６３のゲート６４に印加する信号で、期間Ｂの期間ｔ８、ｔ９、ｔ１１、ｔ１２、ｔ１４、ｔ１５でＨＩＧＨレベルとなりＭ点をバイアス電圧ＶＢに設定する。

符号８２は、ＭＯＳトランジスタ６１のゲート６２に印加する信号であり、期間Ａ、ｔ７、ｔ１０、ｔ１３にＨＩＧＨレベルを印加して出力ノード１６の電位をＮ点に設定する。符号８３は、ＭＯＳトランジスタ４のゲート５に印加する信号であり、期間ｔ１、ｔ３、ｔ５、ｔ７、ｔ１０、ｔ１３にＨＩＧＨレベルを印加してＭＯＳトランジスタ６のゲートを初期化する（ＶＲレベルにする）。

符号８４は、ＭＯＳトランジスタ２のゲート３に印加する信号であり、期間ｔ２、ｔ４、ｔ６にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。符号８５は、記憶部Ｍ１のＭＯＳトランジスタ１７−１、６０−１のゲート１８−１に印加する信号であり、期間ｔ７、ｔ８、ｔ１０、ｔ１１、ｔ１３、ｔ１４にＨＩＧＨレベルを印加して期間ｔ７では初期化レベル（ＶＲ）を容量１９−１に蓄積し、期間ｔ８では容量１９−１の信号を読み出す。期間ｔ１０、ｔ１１、ｔ１３、ｔ１４で同様な動作をする。

符号８６は、記憶部Ｍ２のＭＯＳトランジスタ１７−２、６０−２のゲート１８−２に印加する信号であり、期間ｔ２、ｔ９にＨＩＧＨレベルを印加して期間ｔ２では受光信号を容量１９−２に蓄積し、期間ｔ９では容量１９−２の信号を読み出す。符号８７は、記憶部Ｍ２のＭＯＳトランジスタ１７−３、６０−３のゲート１８−３に印加する信号であり、期間ｔ４、ｔ１２にＨＩＧＨレベルを印加して期間ｔ４では受光信号を容量１９−２に蓄積し、期間ｔ１２では容量１９−３の信号を読み出す。

符号８８は、記憶部Ｍ２のＭＯＳトランジスタ１７−ｎ、６０−ｎのゲート１８−ｎに印加する信号であり、期間ｔ５、ｔ１５にＨＩＧＨレベルを印加して期間ｔ５では初期化レベル（ＶＲ）を容量１９−ｎに蓄積し、期間ｔ１５では容量１９−ｎの信号を読み出す。
以下、図１０および図１１を用いて動作の説明をする。

図１１に示すように、期間ｔ１ではＭＯＳトランジスタ４、９、６１が導通して、ＭＯＳトランジスタ６のゲートを初期化する。期間ｔ２においてＭＯＳトランジスタ２、９、１７−２、６０−２、６１が導通しており、受光素子の電荷に応じた受光信号（ＶＰ）がソースフォロアを介して記憶部Ｍ２の容量１９−２のＭＯＳトランジスタ１７−２側端子に蓄積される。容量１９−２のＭＯＳトランジスタ６０−２側端子には出力ノード１６のレベルが蓄積される。容量１９−２には（ＶＰ−Ｖ１６）値が蓄積される。同様に期間ｔ３、ｔ４、期間ｔ５、ｔ６で、容量１９−３、１９−ｎに（ＶＰ―Ｖ１６）が蓄積される。

次に、期間ｔ７では、ＭＯＳトランジスタ６１、４、１７−１、６０−１が導通するため初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍ１の容量１９−１のＭＯＳトランジスタ１７−１側端子に蓄積される。容量１９−１のＭＯＳトランジスタ６０−１側端子には出力ノード１６のレベルが蓄積される。
期間ｔ８ではＭＯＳトランジスタ６３、１７−１、６０−１が導通するためＭ点のレベルがＶＢに設定され、容量１９−１に保持されている電圧がＭＯＳトランジスタ６０−１側端子よりＮ点に出力される。即ち、（ＶＲ−Ｖ１６−ＶＢ）値がＮ点に出力さる。

期間ｔ９においてＭＯＳトランジスタ６３、１７−２、６０−２が導通するためＭ点のレベルがＶＢに設定され、容量１９−２に保持されている電圧がＭＯＳトランジスタ６０−２側端子よりＮ点に出力される。即ち、（ＶＰ−Ｖ１６−ＶＢ）値がＮ点に出力さる。同様に期間１０、ｔ１１で初期化レベルを容量１９−１に再び蓄積、読み出し、期間１２で容量１９−３の電圧を読み出す。同様に期間１３、ｔ１４で初期化レベルを容量１９−１に再び蓄積、読み出し、期間１５で容量１９−ｎの電圧を読み出す。
以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度で１個のノイズ信号と（ｎ―１）個の受光信号を蓄積し、後段のノイズキャンセル回路で差分信号を作成できる出力信号を出力でき、（ｎ−１）個のさらに多いフレームのノイズの少ない高品質な画像で高速度撮影できる。

なお、説明ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。
（実施の形態７）
本実施の形態７に係る固体撮像素子について図を参照しながら説明する。
図１２は、本実施の形態７に係る固体撮像素子の概略構成を示す図である。

図１２において、各部は上記実施の形態６に係る固体撮像素子と同じであるので説明を省略する。本実施の形態に係る固体撮像素子が構成面で上記実施の形態６に係る固体撮像素子と相違する点は、記憶部をすべてＭ２としたことである。
以下、本実施の形態７に係る固体撮像素子の動作について説明する。図１３は、本実施の形態に係る固体撮像素子の動作タイミング図である。

図１３に示すように、期間Ａは受光信号を記憶部に蓄積する期間で、期間Ｂは記憶部に蓄積した受光信号を読み出す期間である。符号９０は、ＭＯＳトランジスタ９のゲート１０に印加する信号であり、受光信号を記憶部に蓄積する期間Ａ、ｔ８、ｔ１１、ｔ１４ではＨＩＧＨレベルを印加して導通状態に、読み出す期間ＢではＬＯＷレベルを印加して非道通状態にする。

符号９１は、ＭＯＳトランジスタ６３のゲート６４に印加する信号であり、期間Ｂの期間ｔ７、ｔ９、ｔ１０、ｔ１２、ｔ１３、ｔ１５でＨＩＧＨレベルとなりＭ点をバイアス電圧ＶＢに設定する。符号９２は、ＭＯＳトランジスタ６１のゲート６２に印加する信号であり、期間Ａ、ｔ８、ｔ１１、ｔ１４にＨＩＧＨレベルを印加して出力ノード１６の電位をＮ点に設定する。

符号９３は、ＭＯＳトランジスタ４のゲート５に印加する信号であり、期間ｔ１、ｔ３、ｔ５、ｔ８、ｔ１１、ｔ１４にＨＩＧＨレベルを印加してＭＯＳトランジスタ６のゲートを初期化する（ＶＲレベルにする）。符号９４は、ＭＯＳトランジスタ２のゲート３に印加する信号であり、期間ｔ２、ｔ４、ｔ６にＨＩＧＨレベルを印加して受光素子の電荷をＭＯＳトランジスタ６のゲートに転送する。

符号９５は、記憶部Ｍ２のＭＯＳトランジスタ１７−１、６０−１のゲート１８−１に印加する信号であり、期間ｔ２、ｔ７、ｔ８、ｔ１０にＨＩＧＨレベルを印加して期間ｔ２では受光素子を容量１９−１に蓄積し、期間ｔ７で受光素子を読み出し、ｔ８で初期化レベル（ＶＲ）を容量１９−１に蓄積し、期間ｔ９では容量１９−１の信号を読み出す。
符号９６は、記憶部Ｍ２のＭＯＳトランジスタ１７−２、６０−２のゲート１８−２に印加する信号であり、期間ｔ４、ｔ１０、ｔ１１、ｔ１２にＨＩＧＨレベルを印加して期間ｔ４では受光素子を容量１９−２に蓄積し、期間ｔ１０で受光素子を読み出し、ｔ１１で初期化レベル（ＶＲ）を容量１９−２に蓄積し、期間ｔ１２では容量１９−２の信号を読み出す。

符号９７は、記憶部Ｍ２のＭＯＳトランジスタ１７−ｎ、６０−ｎのゲート１８−ｎに印加する信号であり、期間ｔ５、ｔ１３、ｔ１４、ｔ１５にＨＩＧＨレベルを印加して期間ｔ５では受光素子を容量１９−ｎに蓄積し、期間ｔ１３で受光素子を読み出し、ｔ１４で初期化レベル（ＶＲ）を容量１９−ｎに蓄積し、期間ｔ１５では容量１９−ｎの信号を読み出す。

以下、図１２および図１３を用いて動作の説明をする。
図１３に示すように、期間ｔ１ではＭＯＳトランジスタ４、９、６１が導通して、ＭＯＳトランジスタ６のゲートを初期化する。期間ｔ２においてＭＯＳトランジスタ２、９、１７−１、６０−１、６１が導通しており、受光素子の電荷に応じた受光信号（ＶＰ）がソースフォロアを介して記憶部Ｍ２の容量１９−１のＭＯＳトランジスタ１７−１側端子に蓄積される。容量１９−１のＭＯＳトランジスタ６０−１側端子には出力ノード１６のレベルが蓄積される。容量１９−１には（ＶＰ−Ｖ１６）値が蓄積される。

同様に、期間ｔ３、ｔ４、期間ｔ５、ｔ６で、容量１９−２、１９−ｎに（ＶＰ―Ｖ１６）が蓄積される。
次に、期間ｔ７では、ＭＯＳトランジスタ６３、１７−１、６０−１が導通するため容量６０−１のＭＯＳトランジスタ１７−１側の端子がＶＢレベルに設定され、ＭＯＳトランジスタ６０−１側端子よりＮ点に受光素子が読み出される。期間ｔ８では、ＭＯＳトランジスタ９、６１、４、１７−１、６０−１が導通されるため、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍ２の容量１９−１のＭＯＳトランジスタ１７−１側端子に蓄積される。容量１９−１のＭＯＳトランジスタ６０−１側端子には出力ノード１６のレベルが蓄積される。

期間ｔ９では、ＭＯＳトランジスタ６３、１７−１、６０−１が導通するためＭ点のレベルがＶＢに設定され、容量１９−１に保持されている初期化レベルがＭＯＳトランジスタ６０−１側端子よりＮ点に出力される。即ち、（ＶＲ−Ｖ１６−ＶＢ）値がＮ点に出力される。
期間ｔ１０では、ＭＯＳトランジスタ６３、１７−２、６０−２が導通するため容量６０−２のＭＯＳトランジスタ１７−２側の端子がＶＢレベルに設定され、ＭＯＳトランジスタ６０−２側端子よりＮ点に受光素子が読み出される。

期間ｔ１１では、ＭＯＳトランジスタ９、６１、４、１７−２、６０−２が導通されるため、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍ２の容量１９−２のＭＯＳトランジスタ１７−２側端子に蓄積される。容量１９−２のＭＯＳトランジスタ６０−２側端子には出力ノード１６のレベルが蓄積される。
期間ｔ１２では、ＭＯＳトランジスタ６３、１７−２、６０−２が導通するためＭ点のレベルがＶＢに設定され、容量１９−２に保持されている初期化レベルがＭＯＳトランジスタ６０−２側端子よりＮ点に出力される。即ち、（ＶＲ−Ｖ１６−ＶＢ）値がＮ点に出力される。

期間ｔ１３では、ＭＯＳトランジスタ６３、１７−ｎ、６０−ｎが導通するため容量６０−ｎのＭＯＳトランジスタ１７−ｎ側の端子がＶＢレベルに設定され、ＭＯＳトランジスタ６０−ｎ側端子よりＮ点に受光素子が読み出される。
期間ｔ１４では、ＭＯＳトランジスタ９、６１、４、１７−ｎ、６０−ｎが導通されるため、初期化レベル（ＶＲ）がソースフォロアを介して記憶部Ｍ２の容量１９−ｎのＭＯＳトランジスタ１７−ｎ側端子に蓄積される。容量１９−ｎのＭＯＳトランジスタ６０−ｎ側端子には出力ノード１６のレベルが蓄積される。期間ｔ１５ではＭＯＳトランジスタ６３、１７−ｎ、６０−ｎが導通するためＭ点のレベルがＶＢに設定され、容量１９−ｎに保持されている初期化レベルがＭＯＳトランジスタ６０−ｎ側端子よりＮ点に出力される。即ち、（ＶＲ−Ｖ１６−ＶＢ）値がＮ点に出力される。

以上、画素部内の記憶部のｎ個の容量を設け、受光素子からの受光信号を１００００フレームレイト以上の高速度でノイズ信号と受光信号を蓄積し、後段のノイズキャンセル回路で差分信号を作成できる出力信号を出力でき、更に多いｎ個のフレームのノイズの少ない高品質な画像で高速度撮影できる。
なお、上記ではＭＯＳトランジスタ６、７で構成する増幅部を用いているがこの増幅部がない場合でも同様の効果がある。

本発明の実施の形態１〜７の固体撮像素子を用いてカメラを作成することで、ノイズの少ない高品質な画像で高速度撮影が可能となる。

本発明に係る固体撮像素子によれば、低い消費電力で高速度撮影が可能であるため有用である。

実施の形態１に係る固体撮像素子の概略構成を示す図である。 実施の形態１の固体撮像素子のタイミング図である。 実施の形態２に係る固体撮像素子の概略構成を示す図である。 実施の形態２の固体撮像素子のタイミング図である。 実施の形態３に係る固体撮像素子の概略構成を示す図である。 実施の形態３の固体撮像素子のタイミング図である。 実施の形態４に係る固体撮像素子の概略構成を示す図である。 実施の形態５に係る固体撮像素子の概略構成を示す図である。 実施の形態５の固体撮像素子のタイミング図である。 実施の形態６に係る固体撮像素子の概略構成を示す図である。 実施の形態６の固体撮像素子のタイミング図である。 実施の形態７に係る固体撮像素子の概略構成を示す図である。 実施の形態７の固体撮像素子のタイミング図である。 特許文献１記載の固体撮像素子の図である。

符号の説明

１．受光素子
２．転送ＭＯＳトランジスタ
３．転送ＭＯＳトランジスタ２のゲート
４．リセットＭＯＳトランジスタ
５．リセットＭＯＳトランジスタのゲート
６．ＭＯＳトランジスタ
７．ＭＯＳトランジスタ
８．ＭＯＳトランジスタ７のゲート
９．ＭＯＳトランジスタ
１０．ＭＯＳトランジスタ９のゲート
１１．ＭＯＳトランジスタ
１２．ＭＯＳトランジスタ１１のゲート
１３．ＭＯＳトランジスタ
１４．ＭＯＳトランジスタ
１５．ＭＯＳトランジスタ１４のゲート
１６．出力ノード
１７．ＭＯＳトランジスタ
１８．ＭＯＳトランジスタ１７のゲート
１９．容量
２０．ＭＯＳトランジスタ９のゲート１０に印加する信号
２１．ＭＯＳトランジスタ１１のゲート１２に印加する信号
２２．ＭＯＳトランジスタ４のゲート５に印加する信号
２３．ＭＯＳトランジスタ２のゲート３に印加する信号
２４．記憶部Ｍ１のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号
２５．記憶部Ｍ１のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号
２６．記憶部Ｍ２のＭＯＳトランジスタ１７−３のゲート１８−３に印加する信号
２７．記憶部Ｍ２のＭＯＳトランジスタ１７−４のゲート１８−４に印加する信号
２８．記憶部ＭｍのＭＯＳトランジスタ１７−ｎ−１のゲート１８−ｎ−１に印加する信号
２９．記憶部ＭｍのＭＯＳトランジスタ１７−ｎのゲート１８−ｎに印加する信号
３０．ＭＯＳトランジスタ９のゲート１０に印加する信号
３１．ＭＯＳトランジスタ１１のゲート１２に印加する信号
３２．ＭＯＳトランジスタ４のゲート５に印加する信号
３３．ＭＯＳトランジスタ２のゲート３に印加する信号
３４．記憶部Ｍ１のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号
３５．記憶部Ｍ２のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号
３６．記憶部Ｍ２のＭＯＳトランジスタ１７−３のゲート１８−３に印加する信号
３７．記憶部ＭｍのＭＯＳトランジスタ１７−ｎのゲート１８−ｎに印加する信号
４０．ＭＯＳトランジスタ９のゲート１０に印加する信号
４１．ＭＯＳトランジスタ１１のゲート１２に印加する信号
４２．ＭＯＳトランジスタ４のゲート５に印加する信号
４３．ＭＯＳトランジスタ２のゲート３に印加する信号
４４．記憶部Ｍ１のＭＯＳトランジスタ１７−１のゲート１８−１に印加する信号
４５．記憶部Ｍ２のＭＯＳトランジスタ１７−２のゲート１８−２に印加する信号
４６．記憶部Ｍ２内のＭＯＳトランジスタ１７−ｎ、容量１９−ｎに印加する信号
５０．画素
５１．ＭＯＳトランジスタ
５２．共通垂直信号線
５３．ノイズキャンセル回路
５４．ＭＯＳトランジスタ
５５．共通信号線
５６．垂直走査回路
５７．垂直走査回路の出力線
５８．水平走査回路
５９．水平走査回路の出力線
６０．ＭＯＳトランジスタ
７０．ＭＯＳトランジスタ９のゲート１０に印加する信号
７１．ＭＯＳトランジスタ６３のゲート６４に印加する信号
７２．ＭＯＳトランジスタ６１のゲート６２に印加する信号
７３．ＭＯＳトランジスタ４のゲート５に印加する信号
７４．ＭＯＳトランジスタ２のゲート３に印加する信号
７５．記憶部Ｍ１のＭＯＳトランジスタ１７−１、６０−１のゲート１８−１に印加する信号
７６．記憶部Ｍ１のＭＯＳトランジスタ１７−２、６０−２のゲート１８−２に印加する信号
７７．記憶部ＭｍのＭＯＳトランジスタ１７−ｎ−１、６０−ｎ−１のゲート１８−ｎ−１に印加する信号
７８．記憶部ＭｍのＭＯＳトランジスタ１７−ｎ、６０−ｎのゲート１８−ｎに印加する信号
８０．ＭＯＳトランジスタ９のゲート１０に印加する信号
８１．ＭＯＳトランジスタ６３のゲート６４に印加する信号
８２．ＭＯＳトランジスタ６１のゲート６２に印加する信号
８３．ＭＯＳトランジスタ４のゲート５に印加する信号
８４．ＭＯＳトランジスタ２のゲート３に印加する信号
８５．記憶部Ｍ１のＭＯＳトランジスタ１７−１、６０−１のゲート１８−１に印加する信号
８６．記憶部Ｍ２のＭＯＳトランジスタ１７−２、６０−２のゲート１８−２に印加する信号
８７．記憶部Ｍ２のＭＯＳトランジスタ１７−３、６０−３のゲート１８−３に印加する信号
８８．記憶部Ｍ２のＭＯＳトランジスタ１７−ｎ、６０−ｎのゲート１８−ｎに印加する信号
９０．ＭＯＳトランジスタ９のゲート１０に印加する信号
９１．ＭＯＳトランジスタ６３のゲート６４に印加する信号
９２．ＭＯＳトランジスタ６１のゲート６２に印加する信号
９３．ＭＯＳトランジスタ４のゲート５に印加する信号
９４．ＭＯＳトランジスタ２のゲート３に印加する信号
９５．記憶部Ｍ２のＭＯＳトランジスタ１７−１、６０−１のゲート１８−１に印加する信号
９６．記憶部Ｍ２のＭＯＳトランジスタ１７−２、６０−２のゲート１８−２に印加する信号
９７．記憶部Ｍ２のＭＯＳトランジスタ１７−ｎ、６０−ｎのゲート１８−ｎに印加する信号

Claims (11)

1. 受光した光強度に応じた電気信号を発生する複数の受光素子と、受光素子からの信号（以下受光信号と呼ぶ）を記憶する複数個の記憶部、またはノイズ信号を蓄積する少なくとも１つ以上の記憶部を有する画素部がマトリクス配置された受光部を構成する
   ことを特徴とする固体撮像素子。
2. 前記記憶部が対をなした記憶部であり、一方には前記受光信号を記憶し、他方には前記ノイズ信号を蓄積する前記画素部である
   ことを特徴とした請求項１に記載の固体撮像素子。
3. 前記ノイズ信号を蓄積する第１の前記記憶部と前記受光信号を記憶する第２の前記記憶部とを有する前記画素部であり、第２の記憶部が第１の記憶部より多い
   ことを特徴とした請求項１に記載の固体撮像素子。
4. 前記受光信号と前記ノイズ信号を異なる時間に蓄積する前記複数の記憶部を有する前記画素部である
   ことを特徴とした請求項１に記載の固体撮像素子。
5. 前記対をなした記憶部の一方に前記受光信号を蓄積し、他の一方に前記ノイズ信号を蓄積した後、前記記憶部から受光信号とノイズ信号を読み出す
   ことを特徴とする請求項２に記載の固体撮像素子。
6. 前記ノイズ信号を前記記憶部の第１の記憶部に蓄積し、前記受光信号は第２の記憶部に蓄積し、前記第２の記憶部の受光信号と前記第１の記憶部のノイズ信号を読み出、第２の記憶部が第１の記憶部より多い
   ことを特徴とする請求項３に記載の固体撮像素子。
7. 前記記憶部の受光信号を読み出した後、ノイズ信号をその記憶部に蓄積し、読み出す、または前記記憶部のノイズ信号を読み出した後、受光信号をその記憶部に蓄積し、読み出す
   ことを特徴とする請求項４に記載の固体撮像素子。
8. 前記記憶部に前記受光信号や前記ノイズ信号を書き込む側と前記記憶部から受光信号や前記ノイズ信号を読み出す側とが同じである
   ことを特徴とする請求項１から７のいずれかに記載の固体撮像素子。
9. 前記記憶部に前記受光信号や前記ノイズ信号を書き込む側と前記記憶部から受光信号や前記ノイズ信号を読み出す側とが異なる
   ことを特徴とする請求項１から７のいずれかに記載の固体撮像素子。
10. 前記受光素子と前記記憶部の間に前記受光信号、前記ノイズ信号を増幅する増幅部を有する
    ことを特徴とする請求項１から９のいずれかに記載の固体撮像素子。
11. 請求項１から１０に記載の固体撮像素子を用いる
    ことを特徴とするカメラ。

Images