TW200401598A - Metal core substrate and process for manufacturing same - Google Patents

Metal core substrate and process for manufacturing same Download PDF

Info

Publication number
TW200401598A
TW200401598A TW092112950A TW92112950A TW200401598A TW 200401598 A TW200401598 A TW 200401598A TW 092112950 A TW092112950 A TW 092112950A TW 92112950 A TW92112950 A TW 92112950A TW 200401598 A TW200401598 A TW 200401598A
Authority
TW
Taiwan
Prior art keywords
hole
metal plate
metal
diameter
insulating layer
Prior art date
Application number
TW092112950A
Other languages
English (en)
Inventor
Kazuhiko Ooi
Masaru Yamazaki
Yukiji Watanabe
Takaaki Yazawa
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200401598A publication Critical patent/TW200401598A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

200401598 玖、發明說明: 【發明戶斤屬之技術領域3 發明領域 本發明是關於一種金屬核心基材及其製造方法。 5 【先前技術】 發明背景 金屬核心基材是已知的,且被使用作為半導體晶粒固 定其上之封裝。 關於該金屬核心基材,已經有各種不同型式的結構被 10提供。根據日本未審查專利公報(Kokai)第2000-244130號之 官方公報’其揭露一種具有同軸結構,所謂的”Via in Via” 型式之金屬核心基材’其可降低電感’且在其内部也具有 一電容結構。 如第18圖所示,此金屬核心基材1是以下列方式構成。 15通孔3形成在金屬板2上,而且上方與下方的佈線圖案5是藉 由在所s胃的’’Via in Via”結構中之該通孔電鍍薄膜4而彼此 電氣連接。在該金屬板2的兩側上,設置通過該些介電層6 之該銅H層7、7。這些㈣層7、7電氣連接至該些通孔電 鍍薄膜4。另一方面,另一通孔電鍍薄膜8和該金屬板2彼此 2 0電氣連接,使得電容結構分別被形成在該金屬板2與該些銅 箔層7、7之間。 上面的金屬核心基材丨會產生電感可以被降低的效果 。再者’因為該電容結構被形成在將被固定之半導體晶粒 的正下方位置,上面的金屬核心基材可以產生有效地去除 5 200401598 干擾的效果。 不過,如第18圖所示,用於訊號用途之通孔與被使用 於該金屬板2連接之通孔兩者都存在於上述的金屬核心基 材1上。因此,用於訊號用途之佈線圖案的密度必須被限 5 制,也就是其不允許該密度的增加。 【發明内容J 發明概要 本發明已經完成解決該些上述的問題。 本發明的一個目的是提供一金屬核心基材及其製造方 10 法,其特徵是電氣效能可以被提升,而且可以產生高密度 佈線。 依據本發明,有一金屬核心基材被使用,其包含:由 利用插入其間之第三絕緣層而分層之第一與第二金屬板組 成的核心層;分別形成在該第一與第二金屬板上的第一與 15 第二絕緣層;分別形成在該第一與第二絕緣層上之第一與 第二佈線圖案;形成在穿透該第一絕緣層、該第一金屬板 、該第三絕緣層、該第二金屬板和該第二絕緣層,以分別 對該第一與第二金屬板顯露出絕緣部分,而使該第一佈線 圖案與該第二佈線圖案電氣連接之穿孔内的導電元件;利 20 用穿透該第一絕緣層之導孔,並且利用形成在穿透該第二 絕緣層、該第二金屬板與該第三絕緣層内之連接孔内的導 孔,以便暴露在相對於該第二金屬板之絕緣部分,而使該 第一金屬板分別與該第一佈線圖案以及該第二佈線圖案電 氣連接之第一連接元件;和利用穿透該第二絕緣層之導孔 200401598 ,並且利用形成在穿透該第一絕緣層、該第一金屬板與該 第三絕緣層内之連接孔内的導孔,以便暴露在相對於該第 一金屬板之絕緣部分,而使該第二金屬板分別與該第二佈 線圖案以及該第一佈線圖案電氣連接之第二連接元件。 5 該第一金屬板是接地面,而且該第二金屬板是動力面。 該第一與第二佈線圖案是分別形成在該第一絕緣層内 與該第二絕緣層上的多層圖案。 該第三絕緣層較好可以是一介電層。 依據本發明的另一觀點,有一金屬核心基材被提供, 10 其包含:利用插入其間之第三絕緣層而分層之第一與第二 金屬板組成的核心層,該第一與第二金屬板在核心厚度方 向上彼此重疊的位置具有第一通孔,該第一與第二金屬板 在核心厚度方向上彼此不重疊的位置也分別具有第三與第 四通孔;分別在該第一與第二金屬板上形成的第一與第二 15 絕緣層,以便該第一、第三和第四通孔隨即被埋置;具有 穿透其間並且穿透該些第一通孔的第二通孔,以便不會分 別暴露於該第一與第二金屬板之該第一、第二和第三絕緣 層;具有穿透其間並且穿透該第三通孔,以暴露於該第二 金屬板,但不會暴露於該第一金屬板之第一連接孔之該第 20 一與第三絕緣層;具有穿透其間以暴露於該第二金屬板之 第二通孔的該第二絕緣層;具有一個穿透其間以及穿透第 四通孔而暴露於第一金屬板,但不會暴露於第二金屬板的 連接孔之該第二和第三絕緣層;具有穿透其間而暴露於該 第一金屬板之第四連接孔的該第一絕緣層;分別形成在該 200401598 第一與第二絕緣層上的第一和第二佈線圖案’ ·形成在該第 -通孔謂於使該第—佈線㈣電氣連接該第二怖線圖 案^導電7C件,形成在該第一連接孔中以用於第二金屬板 與第、怖線圖案電氣連接之第_導孔;形成在該第二連接 孔中以用於第二金屬板與第二佈線圖案電氣連接之第二導 孔’形成在該第三連接孔令以用於第一金屬板與第二佈線 圖案電氣連接之第三導孔;和形成在該第四連接孔中以用 於第-金屬板與第-佈線圖案電氣連接之第四導孔。 ίο 15 該第二通孔具有小於該些第一通孔直徑之直徑,該第 —連接孔具有小於該第三通孔直徑之餘,而且該第三通 孔具有小於該第四通孔直徑之直徑。 該第-金屬層之該第-通孔以及該第一金屬層之該第 三通孔是同轴地形成作為具有大於該第二金屬層之該第一 通孔直徑(B)之直#(Α)的單-通孔;該第二通孔和該第一連 接孔是以該第-連接孔之直徑(Q小於該第三軌直徑⑷ 且大於第一通孔直徑(B)的方式同軸地形成;同時該第二通 孔的直徑(D)是小於該第一通孔的直徑(B);而且該第一導孔 與導電元件是以將一絕緣部分插入其間的方式而同軸的。 依據本發明的再一觀點,有一種用於製造一金屬核心 基材的方法被提供,其包含下列的步驟:製造包含有第二 絕緣層插入其間之第一與第二金屬板的核心層;形成在核 心厚度方向上彼此重疊的位置分別具有第一通孔,而且在 該核心厚度方向上其他彼此不重疊的位置上分別具有第二 與第四通孔之該第一與第二金屬板·,將第一與第二絕緣層 20 200401598 分別積層在該第一與第二金屬板上,使得該第一、第三和 第四通孔隨即被埋置;形成具有穿透其間並且穿透該第一 通孔,而不致於分別暴露於該第一金屬板與該第二金屬板 之第二通孔的第一、第二和第三絕緣層;第一和第三絕緣 5 層具由穿透其間並且穿透該第三通孔而暴露於該第二金屬 板但沒有暴露於該第一金屬板之第一連接孔;第二絕緣層 具由穿透其間而暴露於該第二金屬板之第二連接孔;第二 和第三絕緣層具由穿透其間並且穿透該第四通孔而暴露於 第一金屬板沒有暴露於該第二金屬板之第三連接孔;而且 10 該第一絕緣層具有穿透其間而暴露於該第一金屬板之第四 連接孔;在該第二通孔内形成一導電元件,在該第一連接 孔内形成第一導孔,在第二連接孔内形成第二導孔,第三 通到形成在第三連接孔内,而且第四導孔形成在第四連接 孔内;分別在該第一與第二絕緣層上產生形成的第一與第 15 二佈線圖案,以便電氣連接該導電元件、第一導孔、第二 導孔、第三導孔和第四導孔。 圖式簡單說明 第1至9圖是製造方法的圖式,其中: 第1圖是用於說明一核心層之斷面的示意圖; 20 第2圖是用於說明在一金屬板上產生通孔的情況之示 意圖; 第3圖是顯示通孔的另一實施例之示意圖; 第4圖是顯示絕緣層被積層的情況之斷面示意圖; 第5圖是顯示產生通孔與連接孔的情況之斷面示意圖; 200401598 第6圖是顯示產生無電電鑛薄膜的情況之斷面示意圖; 弟7圖疋顯示產生抗姓圖案(resist pattem)的情況之斷 面示意圖; 5 第8圖是顯示使用抗蝕層做為遮 罩的同時,進行電解電 鍍的情況之斷面示意圖:和 10 15 第9圖是顯不產生佈線圖案的情況之斷面示意圖。 第10至17圖說明用於製造關於第3圖顯示之結構的金 屬核心基材的方法之另—實施例。 第18圖是顯不在已知之先前技藝中傳統的金属核心基 材之實施例的斷面示意圖。 I貧施方式】 叙佳實施例之詳細說明 細句’考雜伴隨的_式,本發明之'"較佳實施例將被詳 。兒明於下。
參考第1至9圖 明如下。 該製造方法與該金屬合金基材兩者說 ,圖顯示一核心層10,其上有該第-金屬板u和該
第 '金屬沣 — 們 反12積層’同時諸如介電層13的一絕緣層被插在它 20讀第〜&確保機械強度的觀點而言,該第-金屬板11和 此^金屬板12較好分別是由G·2至隱1之鋼板組成。就 :,應該注意的是該些金屬板的材料沒有限制是銅板。 °亥介電層13較好是40至5〇微米厚度之鐵電層, 軚峻鈉代 崤如將 、取Ή^ΓΟ)或鈦酸鋇之鐵電材料粉體混入諸如環氧樹沪 '处胺或聚苯_ (polyphenylene ether)樹脂中。 10 200401598 α亥核。層10是以在二金屬板被積層的同時,將一遙有 鐵電粉體且處在黏性乾燥狀態(階段B)之樹脂平板插在它 們之間的方法產生。或者,該核心層1〇是利用將一混入鐵 電粉體之樹脂塗佈之後,與另—金屬板積層,使得該二金 5 屬板彼此黏附的方法產生。 该介電層13可能是利用諸如鈦酸認或鈦酸鋇之鐵電材 料的麟或是藉由化學蒸汽沈積方法形成。在利用麟或 是藉由化學蒸汽沈積方法使該介電層形成在一金屬板上之 後’利用k成疋一黏著層之樹脂(樹脂平板或樹脂塗料)使另 10 一金屬板被積層。在此方式中,該二金屬板彼此黏結以便 形成該核心層10。 在此情況中,該些金屬板u、12可能是由鋁或42合金( 鐵-鎳合金)製成。 或者’該核心層(基材)可能是以已經藉由蝕刻或衝擊的 15方法形成該些通孔15、16、17之該些金屬板11、12彼此積 層’同時該絕緣層(或該介電層)13被插在它們之間的方法產 生。 就此而論,上面的介電層13可能是一簡單的絕緣層(第 三絕緣層)。 2〇 此絕緣層可能是由諸如環氧樹脂、聚醯亞胺或聚苯趟 (polyphenylene ether)之樹脂製成。在此情況中,該核心層 10是以在黏性乾燥狀態(階段B)樹脂平板被插在它們之間 的同時,將二金屬板積層的方法產生。或者,該核心層10 是利用將一混入鐵電粉體之樹脂塗佈之後,將另—金屬板 11 200401598 積層在它的上面’使得該二金屬板彼此黏附的方法產生。 接著,如第2圖所示,該第一金屬板_該第二金屬板 12是藉由光微影的方法蝕刻以便形成通孔。 參考數標15是該第一通孔。該第一通孔是形成在該第 5 -金屬板Η和該第二金屬板12上,其中該第—通孔是形成 2該第-金屬板11上的-處,同時該第—通孔也形成在該 第二金屬板上的一處,而且此二位置是關於該核心層_ 厚度方向彼此重疊的。該第三通孔16是形成在該第一金屬 板Η上’關於該核心層10的厚度方向,與該第二金屬板12 1〇上的一位置不重叠的另一位置,而且該第四通孔17是形成 在邊第一金屬板12上,關於該核心層1〇的厚度方向,與該 第一金屬板11上的一位置不重疊的另一位置。 就此而論,下列的組成物可以被採用。如第3圖所示, X第通孔15疋开》成在該第二金屬板12上。在該第一金屬 15板11上,其直徑大於形成在該第二金屬板上之該第一通 孔15的直徑之通孔,是形成在相對於該厚度方向上與該第 一通孔15重疊的位置上。與形成在該第二金屬板上之該通 孔15相付’且產生在該第一金屬板^上之部份通孔被當成 疋該第-通孔15a,與形成在該第二金屬板上之該通孔⑽ 相符且產生在該第—金屬板11上之部份通孔被當成是第 -通孔16。換㈣說’直彳之該軌可以被使用做為該 第通孔11以及該第三通孔16,如稍後之詳細說明。 其次,如第4圖所示,第一絕緣層2〇與第二絕緣層21 分別進行熱麼縮,而接合在該第-金屬板11和該第二金屬 12 200401598 板12的外表面,使得該第、第三通孔16和第四通 孔π可以被埋人該些絕緣層2g、21之内。該第道緣層2〇 與該第二絕緣層21可以由諸如環氧樹脂、聚酿亞胺或聚苯 醚之樹脂製成。當—處於軸乾雜態(階段B)之樹脂平板 被積層或塗佈樹脂時,該第〜絕緣層20與該第二絕緣層21 可以被形成
然後,如第5圖所示’直裡小於該第一通孔15直徑之第 二通孔被形成在該第—通孔15内,使㈣第二通孔η可以 穿透該第-絕緣層20、該介電⑧和該第二絕緣扣。因 10此,該絕緣部分23會保留在該第一通孔15的内壁上。 »玄第通孔22可以利用鑽孔的方法形成 。不過,該第 -通孔22較好是利用諸如碳酸氣(c⑹雷射光束之賴射的 雷射光束產生,其可能形成直徑是刚至12〇微米之小通孔 。因此’因為該些小通孔的緣故,佈線的密度可以被增加 15 在化方面,其需要將該絕緣層23的厚度維持在40至50微 米。所以,该第一通孔15的直徑被測定是大約2〇〇微米。
在該第三通孔16中,第—連接孔(Via Hole)被形成,其 直裣小於δ亥第二通孔的直徑,使得該第一連接孔24可以穿 透該第一絕緣層2〇和該介電層13,再者該第二金屬板12可 2〇以暴露於該第一連接孔24的底面。因此,該絕緣部分25會 保留在该第二通孔16的内壁上。該第一連接孔24較好是利 用輻射的雷射光束形成。 第二連接孔26是以使其穿透該第二絕緣層21,而且該 第二金屬板12暴露於該第二連接孔26的底面的方式形成。 13 200401598 該第二連接孔26較好也是利用輻射的雷射光束形成。 在第四通孔17中,第三連接孔28被形成,其直徑小於 第四通孔17的直徑,使得該第三連接孔28可以穿透該第二 絕緣層21和該介電層13 ,再者,該第一金屬板丨丨可以暴露 5於該第二連接孔28的底面。所以,該絕緣部分29保留在該 第四通孔17的内壁上。該第三連接孔28較好也是利用輻射 的雷射光束形成。 第四連接孔30是以使其穿透該第一絕緣層2〇,而且該 第一金屬板11暴露於該第四連接孔3〇的底面的方式形成。 1〇 β亥第四連接孔30較好也是利用輻射的雷射光束形成。 該第二通孔22、第一連接孔24、第二連接孔%、第三 連接孔28和第四連接孔30在這些孔的深度和這些孔所處的 位置彼此是不同的。不過,其較好是同時進行產生這些形 成在該基材同一面的孔的方法。 然後’如第6_示無電電鍍的銅膜產生在該第二 通孔22、第一連接孔24、 第四連接孔30的内壁上。 第二連接孔26、第三連接孔28和 一乾膜光阻層被接合在該些無電
後可以被暴露出來。 其次,如第7圖所示, 電錄膜32上,並且暖氺芬 第8圖所示, 接下來,如第8圖所示,當該光阻圖案从被用作一光罩 的同4 ’電解電鑛薄膜36是彻電解銅電鑛使得佈線圖案 可以被形成的方法形成在絲電電賴32上。 、 14 200401598 在此同時’通孔電鍍膜(導電層)40、第一導孔41、第 一導孔42、第三導孔43和第四導孔料是分別形成在該第 二通孔22、該第一連接孔24、第二連接孔26、第三連接孔 28和第四連接孔3〇内。 10 接下來,如第9圖所示,當利用蝕刻的方法移除該些光 阻圖案34,並且移除該些暴露的無電電鍍薄膜圖案32時, 遠第一佈線圖案被形成在該第一絕緣層2〇上,而且該第二 佈線圖案46被形成在該第二絕緣層以上。 諸如焊料球(未顯示)之凸塊被形成,以外部連接該第二 佈線圖案46之末端部分。被用於固定半導體晶片之緩衝物( 未顯示)是形成在該佈關案45之末祕。在此情況中 ’可以由此而獲得—用於固^半導體晶片之封裝。在這方 面,樹脂可以被充填在該通孔22中。
社上囟的貫施例中,該些佈線圖案45 15 20 的,,半加成法,,而形成的。不過,其可能以其他任-種( 的方法形成預定的佈線圖案,諸如所謂的,,加成法”或”寻 法”。舉例來說,電解電鍍薄膜(未顯示)可以均勻地形; 無電電鐘薄膜32上,並且㈣刻成預定的佈線圖案。 該些佈線圖案45、46可以藉由,,增層法,,(,,_( meth〇d,’)(未顯示)而形成-多數的層狀物。 如上面β兄明的’其可能形成—同轴結構的金屬核、 材’其中該通孔電_膜倾通_絕緣料23的金』 者包圍。因此,電感可㈣降低,而且電氣多 可以被提升。料雷料細該第二通孔功
15 200401598 它的通孔做機械加工時,可能會形成微小的孔。因此,它 能夠產生高密度的佈線。 當該第一金屬板被接地時,其可以被使用作為一普通 的接地面,而且當該第二金屬板12被連接至一電源時,其 5 可以被使用作為一普通的電源面,具有該固定基材之連接 段數目可以被降低。因此,該内部佈線的密度可以被提升。 再者,其於該第一金屬板11和第二金屬板12之間可能 形成一大容量的電容。因為該電容是產生在被固定的晶片( 未顯示)的正下方,雜訊的發生可以有效地被降低。藉由小 10 直徑,僅穿透一金屬板之第一導孔41和第三導孔43可以完 成做為電感之電極的第一金屬板11和第二金屬板12之電氣 連接,同時也可以藉由該第二導孔42和該第四導孔44來完 成。因此,它不需要像諸如第18圖所示之傳統的實施例一 樣,經由該穿透整個基材之通孔電鍍薄膜來完成電氣連接 15 。所以,由連接該第一佈線圖案45和該第二佈線圖案46之 通孔電鍍薄膜40組成之同轴結構線可以一較高的密度配置 。因此,佈線密度可以被大大地提升。 第10至17圖說明關於第3圖中所示之結構的另一實施 例。首先,在第10圖中,核心層10是由第一與第二金屬板 20 11、12利用插入其間的第三絕緣層13而製成,如第1圖所示 之步驟的相同方式。 其次,在第11圖中,第三通孔16(包含第一通孔15a)與 第一通孔15是分別形成在該第一與第二金屬板11、12中於 核心厚度方向上彼此重疊、同軸的位置。不過,形成在該 16 200401598 第一金屬板11中之該第三通孔16的直徑(A)是大於形成在 該第二金屬板12中之該通孔15的直徑(B)。 接下來,在第12圖中,第一絕緣層20是積層在該第一 金屬板11上,而且第二絕緣層21是積層在該第二金屬板12 5 上,其是以類似於第4圖中所示之步驟的方式,使該些絕緣 層20和21分別埋入該些通孔15和16而形成。 其次,在第13圖中,第一連接孔24是藉由雷射光束以 該第一連接孔24穿透該第一絕緣層20、該第三絕緣層13和 第二絕緣層21,以及該些通孔16和15的方式鑽孔而形成的 10 。不過,在這方面,此第一連接孔24的直徑(C)是小於該通 孔16的直徑(A)但大於該通孔15的直徑(B),以便在該連接孔 24的内壁上有關於該第一金屬板11的絕緣部分,另一方面 ,該第二金屬板12是暴露於它的通孔15的周邊部分。 然後,在第14圖中,一無電電鍍的銅膜53是形成在該 15 第一連接孔24的内壁上。電解電鍍的薄膜(53)也形成在無電 電鍍的薄膜上以獲得一金屬層,然後他被蝕刻而形成佈線 圖案,其類似第6-8圖所示之步驟的方式。 其次,在第15圖中,以該些絕緣層55、56被埋入該連 接孔24中的方式,使絕緣層55、56被積層在該佈線圖案45 20 、46上,同時也形成在該第一與第二絕緣層20和21上。 接下來,在第16圖中,另外的通孔57是利用雷射光束 鑽孔,而以該通孔穿透該些絕緣層55、56的狀況形成。不 過,在這方面,通孔57的直徑(D)是小於該第二金屬板12的 通孔15的直徑(B),以便在該通孔57的内壁上有一關於該電 17 200401598 鍍金屬板之絕緣部分。 其次,在第17圖中,一通孔電鍍薄膜(導電層)59是利用 銅的無電電鍍和電解電鍍而形成在該通孔57中。然後,該 通孔5 7被充填樹脂61。然後利用銅的無電電鑛和電解電鐘 5 使金屬層形成在個別的絕緣層上。在這方面,已經被充填 樹脂61的通孔57也被該些形成的金屬層覆蓋。然後,該些 金屬層被姓刻而形成佈線圖案。 那些熟悉該技藝者應該瞭解到,上面的說明是僅關於 此公開的發明之一較佳實施例,在不偏離其精神與範圍 10 下,可以對本發明進行各種改變與修正。 【圖式簡單說明】 第1至9圖是製造方法的圖式,其中: 第1圖是用於說明一核心層之斷面的示意圖; 第2圖是用於說明在一金屬板上產生通孔的情況之示 15 意圖; 第3圖是顯示通孔的另一實施例之示意圖; 第4圖是顯示絕緣層被積層的情況之斷面示意圖; 第5圖是顯示產生通孔與連接孔的情況之斷面示意圖; 第6圖是顯示產生無電電鍍薄膜的情況之斷面示意圖; 20 第7圖是顯示產生抗钱圖案(resist pattern)的情況之斷 面示意圖; 第8圖是顯示使用抗蝕層做為遮罩的同時,進行電解電 鍍的情況之斷面示意圖;和 第9圖是顯示產生佈線圖案的情況之斷面示意圖。 18 200401598 第10至17圖說明用於製造關於第3圖顯示之結構的金 屬核心基材的方法之另一實施例。 第18圖是顯示在已知之先前技藝中傳統的金屬核心基 材之實施例的斷面示意圖。 5 【圖式之主要元件代表符號表】 1…金屬核心基材 2…金屬板 3…通孔 4...通孔電鍍薄膜 5···佈線圖案 6…介電層 7…銅f|層 8···通孔電鍍薄膜 10…核心層 11…第一金屬板 12…第二金屬板 13…介電層 15 ' 15a···第一通孔 16…該第三通孔 17…第四通孔 20…第一絕緣層 21…第二絕緣層 22…第二通孔 23…絕緣部分 24…第一連接孔 25…絕緣部分 26…第二連接孔 28…第三連接孔 29…絕緣部分 30…第四連接孔 32…無電電鍍膜 34…光阻圖案 36···電解電鍍薄膜 40…通孔電鍍膜 41…第一導孔 42…第二導孔 43…第三導孔 44…第四導孔 45…第一佈線圖案 46…第二佈線圖案 53…無電電鍍的銅膜 55、56…絕緣層 57…通孔 59…通孔電鍍薄膜 61…樹脂 A…第三通孔的直徑 B…第一通孔的直徑 C…第一連接孔之直徑 D…第二通孔的直徑
19

Claims (1)

  1. 200401598 拾、申請專利範圍: 1. 一種金屬核心基材,包含: 核、層(1Q) ’其包含利用插人其間的-匕絕緣層 (13)=分層之第—與第二金屬板(11、12); 5 /與第二絕緣層(20、21),其分別形成在該第- 與第二金屬板上; 第—輿第二佈線圖案(45、46),其分別形成在該第 一與第二絕緣層上; …導1元件(4〇),其形成在—穿透該第__絕緣層⑽) 1〇 、3第—金屬板(11)、該第三絕緣層(13)、該第二金屬 板⑽以及该第二絕緣層⑼,而分別暴露於關於該第 ’、第至屬板之絕緣部分的通孔(22)内,以用於電氣 連接該第-佈線圖案與該第二佈線圖案; 裝一連接元件,利用穿透該第一絕緣層(20)之一導 孔(44),並且利用形成在穿透該第二絕緣層(Μ)、該第 二金屬板(12)和該第三絕緣層(13),以便暴露於關於該 第二金屬板(12)的絕緣部分(29)之連接孔(28)内的導孔 (43),而用於該第一金屬板(11)分別與該第一佈線圖案 (45)以及該第二佈線圖案(46)電氣連接之第一連接元件 2〇 :和 利用穿透該第二絕緣層(21)之一導孔(42),並且利 用形成在穿透該第一絕緣層(20)、該第一金屬板(11)和 該第三絕緣層(13),以便暴露於關於該第一金屬板 的絕緣部分(25)之連接孔(24)内的導孔(41),而用於該第
    20 200401598 二金屬板(12)分別與該第二佈線圖案(46)以及該第一佈 線圖案(45)電氣連接之第二連接元件。 2. 如申請專利範圍第1項的金屬核心基材,其中該第一金 屬板(11)是一接地面,而且該第二金屬板(12)是一電源 5 面。 3. 如申請專利範圍第1項的金屬核心基材,其中該第一與 第二佈線圖案(45、46)是分別形成在該第一與第二絕緣 層(20、21)内及其上之多層的圖案。 4. 如申請專利範圍第1項的金屬核心基材,其中該第三絕 10 緣層(13)是一介電層。 5. —種金屬核心基材,包含: 一核心層(10),其包含利用插入其間的一第三絕緣 層(13)將第一與第二金屬板(11、12)分層,該第一與第 二金屬板在核心厚度方向上於彼此重疊的位置處有第 15 —通孔(15),該第一與第二金屬板在核心厚度方向上於 彼此不重疊的位置處也分別具有第三和第四通孔(16、 17); 第一與第二絕緣層(20、21),其分別形成在該第一 與第二金屬板上,使該第一、第三和第四通孔(15、16 20 、17)包埋於其中; 分別具有一個由其間穿透並且穿透該些第一通孔 ,而不致於暴露於該第一與該第二金屬板(11、12)的第 二通孔(22)之該第一、第二與第三絕緣層; 具有一個由其間穿透並且穿透該第三通孔(16),而 21 200401598 暴露於該第二金屬板(12),但沒有暴露於該第一金屬板 (11)的第一連接(24)之該第一與第三絕緣層; 具有一個由其間穿透而暴露於該第二金屬板(12)的 第二連接孔(26)之該第二絕緣層; 具有一個由其間穿透並且穿透該第四通孔(17)而暴 露於該第一金屬板(11),但不會暴露於該第二金屬板(12) 的第三連接孔(28)之該第二和第三絕緣層; 具有一個由其間穿透而暴露於該第一金屬板(u)的 第四連接孔(3〇)之該第一絕緣層; 分別形成在該第一與第二絕緣層上的第一與第二 佈線圖案(45、46); 形成在該第二通孔(22)内,用於電氣連接該第一佈 線圖案與該第二佈線圖案的導電元件(40); 形成在該第一連接孔(24)内,用於電氣連接該第二 金屬板(12)與該第一佈線圖案(45)的第一導孔(41); 形成在該第二連接孔(26)内,用於電氣連接該第二 金屬板(12)與該第二伟線圖案(46)的第二導孔(42); 形成在該第三連接孔(28)内,用於電氣連接該第一 金屬板(11)與該第二佈線圖案(46)的第三導孔(43); 形成在該第四連接孔(3〇)内,用於電氣連接該第一 金屬板(11)與該第一佈線圖案(46)的第四導孔(44)。 6·如申請專利範圍第5項的金屬核心基材,其中該第二通 孔(22)具有小於該第些一通孔(15)的直徑之直徑,該第 —連接孔(24)具有小於該第三通孔(16)之直徑的直徑,
    22 200401598 而且該第三連接孔(28)具有小於該第四通孔(17)之直徑 的直徑。 7. 如申請專利範圍第5項的金屬核心基材,其中該第一金 屬板(11)是一接地面,而且該第二金屬板(12)是一電源 5 面。 8. 如申請專利範圍第5項的金屬核心基材,其中該第一和 第二佈線圖案(45、46)是分別形成在該第一與第二絕緣 層(20、21)内及其上之多層的圖案。 9. 如申請專利範圍第5項的金屬核心基材,其中該第三絕 10 緣層(13)是一介電層。 10. 如申請專利範圍第5項的金屬核心基材,其中 該第一金屬板(11)之該第一通孔(15a)和該第一金 屬板(11)之該第三通孔(16)是同轴地形成成為具有大於 該第二金屬層(12)之該第一通孔(15)的直徑(B)之直徑 15 (A)的單一通孔; 該第二通孔(22)和該第一連接孔(24)是以該第一連 接孔(24)的直徑(C)小於該第三通孔(16)的直徑(A),並且 大於第一通孔(15)的直徑(B),同時該第二通孔(22)的直 徑(D)小於該第一通孔(15)的直徑(B)的方式同軸地生成 20 :和 該第一導孔(41)和導電元件(40)是以一絕緣部分插 入其間的方式同軸地生成。 11. 一種用於製造金屬核心基材的方法,包含下列步驟: 製備一包含利用插入其間之第三絕緣層(13)而分層 23 200401598 之第一與第二金屬板(11、12)的核心層(10); 形成在核心厚度方向中彼此重疊的位置上分別具 有第一通孔(15),而且在核心厚度方向中彼此不重疊的 位置上分別具有第三與第四通孔(16、17)之該第一與第 5 二金屬板(11、12); 分別在該第一與第二金屬板(11、12)上積層第一與 第二絕緣層(20、21),以便該第一、第三和第四通孔(15 、16、17)隨即被包埋; 形成具有一個由其間穿透並且穿透該第一通孔,而 10 不致於分別暴露於該第一與第二金屬板(11、12)之第二 通孔(22)的該第一、第二和第三絕緣層;該第一和第三 絕緣層具有由其間穿透並且穿透該第三通孔(16)而暴露 於該第二金屬板(12),但不暴露於該第一金屬板(11)的 第一連接孔(24);該第二絕緣層具有由其間穿透並且暴 15 露於該第二金屬板(12)的第二連接孔(26);該第二和第 三絕緣層具有由其間穿透並且穿透該第四通孔(17)而暴 露於該第一金屬板(11),但不會暴露於該第二金屬板(12) 的第三連接孔(28);而且該第一絕緣層具有由其間穿透 並且暴露於該第一金屬板(11)之第四連接孔(30); 20 在該第二通孔(22)中形成一導電元件(40)、在該第 一連接孔(24)中形成一個第一導孔(41)、在該第二連接 孔(26)中形成一個第二導孔(42)、在該第三連接孔(28) 中形成一個第三導孔(43)和在該第四連接孔(30)中形成 一個第四導孔(44);和 24 200401598 分別在該第一與第二絕緣層上形成第一與第二佈 線圖案(45、46),以便被電氣連接至該導電元件(40)、 該第一導孔(41)、該第二導孔(42)、該第三導孔(43)和該 第四導孔(44)。 12. 如申請專利範圍第11項的方法,其中該第二通孔(22)具 有小於該第一通孔(15)的直徑之直徑,該第一連接孔(24) 具有小於該第三通孔(16)之直徑的直徑,而且該第三連 接孔(28)具有小於該第四通孔(17)之直徑的直徑。 ίο 13. 如申請專利範圍第11項的方法,其中該第三絕緣層(13) 是一介電層。 15 ❿ 25
TW092112950A 2002-05-14 2003-05-13 Metal core substrate and process for manufacturing same TW200401598A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002138634A JP2003332752A (ja) 2002-05-14 2002-05-14 メタルコア基板およびその製造方法

Publications (1)

Publication Number Publication Date
TW200401598A true TW200401598A (en) 2004-01-16

Family

ID=29416872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112950A TW200401598A (en) 2002-05-14 2003-05-13 Metal core substrate and process for manufacturing same

Country Status (5)

Country Link
US (1) US6767616B2 (zh)
JP (1) JP2003332752A (zh)
KR (1) KR20030088357A (zh)
CN (1) CN1458815A (zh)
TW (1) TW200401598A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463929B (zh) * 2012-11-30 2014-12-01 Zhen Ding Technology Co Ltd 電路板及其製作方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
US7336502B1 (en) * 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
KR20120104641A (ko) 2004-02-04 2012-09-21 이비덴 가부시키가이샤 다층프린트배선판
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
CN101695216B (zh) 2004-06-25 2012-01-04 揖斐电株式会社 印刷配线板及其制造方法
TWI290014B (en) * 2004-09-30 2007-11-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7087441B2 (en) * 2004-10-21 2006-08-08 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP4857642B2 (ja) * 2005-07-29 2012-01-18 Tdk株式会社 薄膜電子部品の製造方法
CN100433321C (zh) * 2005-07-29 2008-11-12 三洋电机株式会社 电路基板及使用该电路基板的电路装置
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US7911802B2 (en) * 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP4825784B2 (ja) * 2007-12-13 2011-11-30 新光電気工業株式会社 半導体装置用パッケージおよびその製造方法
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
JP5206217B2 (ja) * 2008-08-19 2013-06-12 富士通株式会社 多層配線基板及びそれを用いた電子装置
JP5171664B2 (ja) * 2009-01-26 2013-03-27 日本特殊陶業株式会社 配線基板及び積層セラミックコンデンサ
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
TW201110839A (en) 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
CN102026499B (zh) * 2009-09-14 2012-10-17 日月光半导体制造股份有限公司 基板结构的制造方法
KR101089959B1 (ko) * 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2012057428A1 (ko) * 2010-10-25 2012-05-03 한국단자공업 주식회사 인쇄회로기판 및 이를 사용한 차량용 기판블록
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
KR101613388B1 (ko) * 2012-03-30 2016-04-18 히타치가세이가부시끼가이샤 다층 배선판
US8877603B2 (en) * 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN103857211B (zh) * 2012-11-28 2017-03-01 富葵精密组件(深圳)有限公司 透明电路板及其制作方法
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
WO2017183135A1 (ja) * 2016-04-20 2017-10-26 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
DE102016211968A1 (de) * 2016-06-30 2018-01-04 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
JP6559743B2 (ja) * 2017-08-08 2019-08-14 太陽誘電株式会社 半導体モジュール
JP6621781B2 (ja) * 2017-08-10 2019-12-18 太陽誘電株式会社 集合プリント基板、プリント配線板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53111472A (en) 1977-03-01 1978-09-29 Fujitsu Ltd Printed circuit board
JPS60101997A (ja) * 1983-11-08 1985-06-06 日本電気株式会社 多層印刷配線板の製造方法
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPS6441172U (zh) * 1987-09-08 1989-03-13
JPH06181389A (ja) * 1992-12-11 1994-06-28 Nec Corp 多層印刷配線板
US5745333A (en) 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP2000244130A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP2002026519A (ja) * 2000-07-05 2002-01-25 Furukawa Electric Co Ltd:The プリント回路基板及びその製造方法
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463929B (zh) * 2012-11-30 2014-12-01 Zhen Ding Technology Co Ltd 電路板及其製作方法

Also Published As

Publication number Publication date
CN1458815A (zh) 2003-11-26
US20030215619A1 (en) 2003-11-20
KR20030088357A (ko) 2003-11-19
JP2003332752A (ja) 2003-11-21
US6767616B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
TW200401598A (en) Metal core substrate and process for manufacturing same
US8586875B2 (en) Wiring board and method for manufacturing the same
US6281448B1 (en) Printed circuit board and electronic components
US8541695B2 (en) Wiring board and method for manufacturing the same
JP3577421B2 (ja) 半導体装置用パッケージ
TWI246379B (en) Method for forming printed circuit board
JP2001053188A (ja) 多層配線基板の製造方法
JP3592129B2 (ja) 多層配線基板の製造方法
JP2005064446A (ja) 積層用モジュールの製造方法
JP2001352166A (ja) 配線基板の製造方法
TWI771534B (zh) 佈線板及其製造方法
EP1035581A2 (en) Multilayer wiring board
JP2006134914A (ja) 電子部品内蔵モジュール
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
TW407447B (en) Printed circuit boards with solid interconnect and method of producing the same
JPH09148739A (ja) 多層回路板およびその製造方法
JP2001308484A (ja) 回路基板及びその製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2005108937A (ja) 電子装置およびその製造方法
JP2004128002A (ja) 電子部品内蔵型多層基板
JP3496273B2 (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
US11658142B2 (en) Connection arrangement, component carrier and method of forming a component carrier structure
JP4504774B2 (ja) 配線基板の製造方法
JP3610769B2 (ja) 多層電子部品搭載用基板