RU2665798C1 - Переключающий элемент и способ изготовления переключающего элемента - Google Patents
Переключающий элемент и способ изготовления переключающего элемента Download PDFInfo
- Publication number
- RU2665798C1 RU2665798C1 RU2017142945A RU2017142945A RU2665798C1 RU 2665798 C1 RU2665798 C1 RU 2665798C1 RU 2017142945 A RU2017142945 A RU 2017142945A RU 2017142945 A RU2017142945 A RU 2017142945A RU 2665798 C1 RU2665798 C1 RU 2665798C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- type semiconductor
- base layer
- semiconductor substrate
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 144
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 223
- 238000000926 separation method Methods 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 18
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 2
- 238000004870 electrical engineering Methods 0.000 abstract 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 27
- 229910002601 GaN Inorganic materials 0.000 description 25
- 238000010586 diagram Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Thyristors (AREA)
Abstract
Переключающий элемент включает в себя полупроводниковую подложку, которая включает в себя первый слой полупроводника n-типа, базовый слой р-типа, образованный эпитаксиальным слоем, и второй слой полупроводника n-типа, отделенный от первого слоя полупроводника n-типа базовым слоем, изолирующую пленку затвора, которая покрывает зону, перекрывающую поверхность первого слоя полупроводника n-типа, поверхность базового слоя и поверхность второго слоя полупроводника n-типа, а также электрод затвора, который расположен напротив базового слоя в пределах изолирующей пленки затвора. Граница раздела между первым слоем полупроводника n-типа и базовым слоем включает в себя наклонную поверхность. Наклонная поверхность наклонена таким образом, что глубина базового слоя увеличивается при увеличении расстояния в горизонтальном направлении от края базового слоя. Наклонная поверхность расположена под электродом затвора. Изобретение обеспечивает более эффективное ослабление электрического поля, воздействующего на изолирующую пленку затвора. 2 н. и 3 з.п. ф-лы, 13 ил.
Description
ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
1. Область техники, к которой относится изобретение
[0001] Настоящее изобретение относится к переключающему элементу и способу изготовления переключающего элемента.
2. Описание предшествующего уровня техники
[0002] В публикации нерассмотренной патентной заявки Японии 2009-147381 (JP 2009-147381 А) раскрыт переключающий элемент, который включает в себя первый слой полупроводника n-типа (область стока), базовый слой р-типа и второй слой полупроводника n-типа (область истока). Второй слой полупроводника n-типа отделен от первого слоя полупроводника n-типа базовым слоем. Электрод затвора расположен напротив базового слоя, который находится в области, отделяющей первый слой полупроводника n-типа и второй слой полупроводника n-типа друг от друга, в пределах изолирующей пленки затвора. В переключающем элементе граница раздела между первым слоем полупроводника n-типа и базовым слоем имеет наклонную поверхность, которая наклонена так, что глубина базового слоя увеличивается при увеличении расстояния от края базового слоя. Наклонная поверхность расположена ниже электрода затвора.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
[0003] В результате исследования авторами изобретения обнаружено, что электрическое поле, воздействующее на изолирующую пленку затвора, может быть ослаблено путем обеспечения наклонной поверхности на границе раздела между базовым слоем ниже электрода затвора и первым слоем полупроводника n-типа.
[0004] В переключающем элементе, раскрытом в JP 2009-147381 А, наклонная поверхность расположена на границе раздела между базовым слоем ниже электрода затвора и первым слоем полупроводника n-типа. Однако в JP 2009-147381 базовый слой образован диффузионным слоем. В случае, когда базовый слой образован диффузионным слоем, примеси диффундируют к стороне первого слоя полупроводника n-типа со стороны базового слоя, и, таким образом, наклонная поверхность имеет форму, изогнутую так, что выступает в направлении первого слоя полупроводника n-типа. Таким образом, когда наклонная поверхность изогнута, наклонная поверхность становится относительно узкой, и эффект ослабления электрического поля, воздействующего на изолирующую пленку затвора, относительно уменьшается. Поэтому в этом описании предусмотрен переключающий элемент, способный более эффективно ослаблять электрическое поле, воздействующее на изолирующую пленку затвора.
[0005] Первый объект настоящего изобретения относится к переключающему элементу, содержащему полупроводниковую подложку, изолирующую пленку затвора и электрод затвора. Полупроводниковая подложка включает в себя первый слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки, базовый слой р-типа, образованный эпитаксиальным слоем, выходящий к поверхности полупроводниковой подложки, и второй слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки и отделенный от первого слоя полупроводника n-типа базовым слоем. Изолирующая пленка затвора сконфигурирована для покрытия зоны, перекрывающей поверхность первого слоя полупроводника n-типа, поверхность базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа, а также поверхность второго слоя полупроводника n-типа. Электрод затвора сконфигурирован так, что расположен напротив базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа в пределах изолирующей пленки затвора. Граница раздела между первым слоем полупроводника n-типа и базовым слоем включает в себя наклонную поверхность, при этом наклонная поверхность наклонена так, что глубина базового слоя увеличивается, когда расстояние в горизонтальном направлении от края базового слоя увеличивается, и наклонная поверхность расположена под электродом затвора.
[0006] В переключающем элементе в соответствии с первым объектом настоящего изобретения граница раздела между базовым слоем под электродом затвора и первым слоем полупроводника n-типа выполнена с наклонной поверхностью. Кроме того, в переключающем элементе базовый слой образован эпитаксиальным слоем, и диффузии примесей в сторону первого слоя полупроводника n-типа со стороны базового слоя почти не происходит. Поэтому при такой структуре переключающего элемента можно обеспечить наклонную поверхность, которая едва изогнута на границе раздела между базовым слоем и первым слоем полупроводника n-типа и получить относительно широкую наклонную поверхность. Поэтому при такой структуре можно эффективно ослаблять электрическое поле, воздействующее на изолирующую пленку затвора.
[0007] В переключающем элементе в соответствии с первым объектом настоящего изобретения угол наклонной поверхности относительно поверхности полупроводниковой подложки может составлять меньше 60°.
[0008] В переключающем элементе в соответствии с первым объектом настоящего изобретения граница раздела может включать в себя приповерхностную часть границы раздела, проходящую вниз от поверхности полупроводниковой подложки ниже электрода затвора и имеющую угол наклона относительно поверхности полупроводниковой подложки, который равен или больше 80° и равен или меньше 90°, при этом наклонная поверхность может быть расположена снизу от приповерхностной части границы раздела, а угол наклонной поверхности относительно поверхности полупроводниковой подложки может составлять меньше 60°.
[0009] В переключающем элементе в соответствии с первым объектом настоящего изобретения полупроводниковая подложка может включать в себя, по меньшей мере, два базовых слоя и два вторых слоя полупроводника n-типа, а изолирующая пленка затвора может покрывать зону, перекрывающую поверхность разделительного участка, который представляет собой участок, расположенный между двумя базовыми слоями в первом слое полупроводника n-типа, поверхность базового слоя, который является участком, расположенным между разделительным участком и вторым слоем полупроводника n-типа, и часть поверхности второго слоя полупроводника n-типа.
[0010] Второй объект настоящего изобретения относится к способу изготовления переключающего элемента, при этом переключающий элемент содержит полупроводниковую подложку, которая включает в себя первый слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки, базовый слой р-типа и второй слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки и отделенный от первого слоя полупроводника n-типа базовым слоем, изолирующую пленку затвора и электрод затвора, который расположен напротив базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа в пределах изолирующей пленки затвора. Способ включает формирование маски, в которой проделано окно на верхней поверхности полупроводниковой подложки; травление верхней поверхности полупроводниковой подложки через окно для формирования углубленного участка и формирование углубленного участка таким образом, чтобы боковая поверхность углубленного участка выполняла функцию наклонной поверхности, наклоненной так, чтобы при травлении глубина углубленного участка увеличивалась по мере увеличения расстояния в горизонтальном направлении от края углубленного участка относительно верхней поверхности полупроводниковой подложки; удаление маски; эпитаксиальное наращивание базового слоя на верхней поверхности полупроводниковой подложки и внутри углубленного участка посредством эпитаксиального роста; полировку верхней поверхности полупроводниковой подложки; выборочное введение ионов примесей n-типа в часть базового слоя для образования второго слоя полупроводника n-типа; формирование изолирующей пленки затвора так, чтобы покрыть зону, перекрывающую поверхность первого слоя полупроводника n-типа, поверхность базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа и поверхность второго слоя полупроводника n-типа; формирование электрода затвора, чтобы полностью покрыть верхнюю поверхность изолирующей пленки затвора; формирование межслойной изолирующей пленки, чтобы покрыть поверхность полупроводниковой подложки и поверхность электрода затвора; формирование контактного стержня в контактном отверстии, расположенном в межслойной изолирующей пленке; размещение верхнего электрода на верхней поверхности межслойной изолирующей пленки; и размещение нижнего электрода на поверхности, противоположной поверхности, на которой сформирована межслойная изолирующая пленка в полупроводниковой подложке.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0011] Признаки, преимущества, а также техническая и промышленная значимость примеров осуществления изобретения будут описаны ниже со ссылкой на прилагаемые чертежи, на которых одинаковые ссылочные позиции обозначают одинаковые элементы, и на которых:
Фиг. 1 представляет собой вид в разрезе полевого МОП-транзистора согласно Примеру 1;
Фиг. 2 представляет собой диаграмму, иллюстрирующую распределение электрического поля полевого МОП-транзистора, имеющего относительно широкую наклонную поверхность;
Фиг. 3 представляет собой диаграмму, иллюстрирующую распределение электрического поля полевого МОП-транзистора согласно Сравнительному примеру 1;
Фиг. 4 представляет собой диаграмму, иллюстрирующую распределение электрического поля полевого МОП-транзистора согласно Сравнительному примеру 2;
Фиг. 5 представляет собой диаграмму, иллюстрирующую сравнение сопротивлений в открытом состоянии;
Фиг. 6 представляет собой диаграмму, иллюстрирующую сравнение электрического поля, воздействующего на изолирующую пленку затвора;
Фиг. 7 представляет собой диаграмму, иллюстрирующую процесс изготовления полевого МОП-транзистора в соответствии с Примером 1;
Фиг. 8 представляет собой диаграмму, иллюстрирующую процесс изготовления полевого МОП-транзистора в соответствии с Примером 1;
Фиг. 9 представляет собой диаграмму, иллюстрирующую процесс изготовления полевого МОП-транзистора в соответствии с Примером 1;
Фиг. 10 представляет собой диаграмму, иллюстрирующую процесс изготовления полевого МОП-транзистора в соответствии с Примером 1;
Фиг. 11 представляет собой диаграмму, иллюстрирующую процесс изготовления полевого МОП-транзистора в соответствии с примером 1;
Фиг. 12 представляет собой вид в разрезе полевого МОП-транзистора согласно Примеру 2; и
Фиг. 13 представляет собой 22 диаграмму, иллюстрирующую процесс изготовления полевого МОП-транзистора в соответствии с Примером 2.
ПОДРОБНОЕ ОПИСАНИЕ ПРИМЕРОВ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
[0012] Полевой МОП-транзистор 10, показанный на фиг. 1, включает в себя полупроводниковую подложку 12 из GaN. Полупроводниковая подложка 12 из GaN представляет собой полупроводниковую подложку, содержащую нитрид галлия (GaN) в качестве основного компонента.
[0013] Полупроводниковая подложка 12 из GaN включает в себя множество истоковых слоев 40, множество базовых слоев 42 и стоковый слой 44.
[0014] Каждый из истоковых слоев 40 представляет собой область n-типа и выходит к верхней поверхности 12а полупроводниковой подложки 12 из GaN.
[0015] Каждый базовый слой 42 является областью р-типа и расположен вблизи соответствующего истокового слоя 40. Каждый из базовых слоев 42 покрывает боковую поверхность и нижнюю поверхность соответствующего истокового слоя 40. Каждый базовый слой 42 выходит к верхней поверхности 12а полупроводниковой подложки 12 из GaN в зоне, примыкающей к истоковому слою 40.
[0016] Стоковый слой 44 является областью n-типа и расположен под базовыми слоями 42. Кроме того, стоковый слой 44 также расположен между парой базовых слоев 42. В дальнейшем участок стокового слоя 44, который расположен между базовыми слоями 42, именуется разделительным участком 44а. Разделительный участок 44а может именоваться область JFET. Разделительный участок 44а выходит к верхней поверхности 12а полупроводниковой подложки 12 из GaN. Кроме того, стоковый слой 44 выходит к, по существу, всей области нижней поверхности 12b полупроводниковой подложки 12 из GaN. Стоковый слой 44 отделен от каждого истокового слоя 40 каждым базовым слоем 42.
[0017] Граница 50 раздела между базовым слоем 42 и стоковым слоем 44 является поверхностью pn-перехода. Граница 50 раздела включает наклонную поверхность 52, которая является областью между базовым слоем 42 и разделительным участком 44а. Наклонная поверхность 52 пролегает наклонно вниз от верхней поверхности 12а полупроводниковой подложки 12 из GaN. Наклонная поверхность 52 проходит к нижней поверхности базового слоя 42. Наклонная поверхность 52 наклонена к верхней поверхности 12а, так что при увеличении расстояния вдоль горизонтального направления (направления, параллельного верхней поверхности 12а) от края 42а базового слоя 42 глубина базового слоя 42 (то есть расстояние между верхней поверхностью 12а и нижним краем базового слоя 42) увеличивается. Угол 9 (угол, измеренный внутри базового слоя 42) между наклонной поверхностью 52 и верхней поверхностью 12а составляет менее 60°. В нижней части базового слоя 42 граница 50 раздела проходит, по существу, параллельно верхней поверхности 12а.
[0018] На верхней поверхности 12а полупроводниковой подложки 12 из GaN расположены изолирующая пленка 28 затвора, электрод 26 затвора, межслойная изолирующая пленка 24, контактный стержень 22 и верхний электрод 20.
[0019] Изолирующая пленка 28 затвора перекрывает участок верхней поверхности 12а полупроводниковой подложки 12 из GaN. Изолирующая пленка 28 затвора охватывает часть поверхности истокового слоя 40 вблизи базового слоя 42, поверхность базового слоя 42 между истоковым слоем 40 и разделительным участком 44а и поверхность разделительного участка 44а. Часть (то есть часть поверхностного слоя базового слоя между истоковым слоем 40 и разделительным участком 44а), которая находится в контакте с изолирующей пленкой 28 затвора в каждом базовом слое 42, представляет собой канальную область 42b, в которой образован канал. Изолирующая пленка 28 затвора образована изолятором, таким как оксид кремния.
[0020] Электрод 26 затвора расположен на изолирующей пленке 28 затвора. Электрод 26 затвора расположен напротив истокового слоя 40, базового слоя 42 (то есть канальной области 42b) и стокового слоя 44 (то есть разделительного участка 44а) в пределах изолирующей пленки 28 затвора. Электрод 26 затвора изолирован от полупроводниковой подложки 12 из GaN изолирующей пленкой 28 затвора.
[0021] Межслойная изолирующая пленка 24 покрывает верхнюю поверхность 12а в зоне, которая не покрыта изолирующей пленкой 28. Изолирующая пленка 24 затвора покрывает поверхность электрода 26 затвора. Межслойная изолирующая пленка 24 выполнена из изолятора, такого как оксид кремния.
[0022] Межслойная изолирующая пленка 24 снабжена множеством контактных отверстий, и в каждом из контактных отверстий расположен контактный стержень 22. Некоторые из контактных стержней 22 на своем нижнем конце соединены с истоковым слоем 40, а другие контактные стержни 22 на своем нижнем конце соединены с базовым слоем 42.
[0023] Верхний электрод 20 расположен на межслойной изолирующей пленке 24. Верхний электрод 20 находится в контакте с верхней поверхностью каждого контактного стержня 22. Верхний электрод 20 соединен с истоковым слоем 40 и базовым слоем 42 через контактный стержень 22.
[0024] Нижний электрод 30 расположен на нижней поверхности 12b полупроводниковой подложки 12 из GaN. Нижний электрод 30 соединен со стоковым слоем 44.
[0025] Когда потенциал электрода 26 затвора увеличивается до значения, равного или превышающего пороговое значение потенциала затвора (минимальный потенциал затвора, необходимый для включения полевого МОП-транзистора 10), электроны тянутся к канальной области 42b базового слоя 42 и, таким образом, в канальной области 42b образуется канал. Истоковый слой 40 и стоковый слой 44 соединены друг с другом через канал, и, таким образом, электроны текут к стоковому слою 44 от истокового слоя 40. В полевом МОП-транзисторе 10 канальная область 42b (то есть базовый слой 42) является эпитаксиальным слоем, и, таким образом, в канальной области 42b имеется небольшое количество дефектов кристалла. Поэтому полевой МОП-транзистор 10 имеет относительно низкое сопротивление в открытом состоянии.
[0026] Кроме того, в МОП-транзисторе 10 граница 50 раздела в части, расположенной ниже канальной области 42b, служит в качестве наклонной поверхности 52. По этой причине электроны, прошедшие через канальную область 42b, стекают вниз во время рассеивания, как показано стрелками 100 на фиг. 1. Соответственно, сопротивление в открытом состоянии полевого МОП-транзистора 10 дополнительно уменьшается.
[0027] Когда потенциал электрода 26 затвора уменьшается до значения, которое меньше порогового значения потенциала затвора, канал исчезает, и поток электронов останавливается. То есть полевой МОП-транзистор 10 выключается. Когда полевой МОП-транзистор 10 выключен, обратное напряжение (то есть, напряжение, позволяющее стоковому слою 44 иметь больший потенциал, чем у базового слоя 42), подается на pn-переход границы 50 раздела. По этой причине, обедненный слой расширяется от базового слоя 42 до стокового слоя 44, и, таким образом, стоковый слой 44 обедняется. Когда стоковый слой 44 обеднен, в стоковом слое 44 генерируется распределение потенциала. Распределение потенциала генерируется через стоковый слой 44 и изолирующую пленку 28 затвора. По этой причине электрическое поле воздействует через стоковый слой 44 и изолирующую пленку 28 затвора.
[0028] На фиг. 2-4 проиллюстрированы результаты, полученные путем вычисления распределения потенциала в выключенном полевом МОП-транзисторе посредством моделирования. На фиг. 2-4 пунктирная линия обозначает эквипотенциальную линию. Между тем, на фиг. 2 проиллюстрировано распределение потенциала в полевом МОП-транзисторе, имеющем относительно широкую наклонную поверхность 52, и полученное имитацией Примера 1, а на фиг. 3 и 4 соответственно проиллюстрировано распределение потенциалов в полевых МОП-транзисторах согласно Сравнительным примерам 1 и 2. В полевом МОП-транзисторе согласно Сравнительному примеру 1, показанному на фиг. 3, граница 50 раздела не имеет наклонной поверхности 52, и граница 50 раздела между базовым слоем 42 и разделительным участком 44а проходит так, чтобы быть, по существу, перпендикулярной верхней поверхности 12а. В полевом МОП-транзисторе согласно Сравнительному примеру 2, показанному на фиг. 4, хотя граница 50 раздела имеет наклонную поверхность 52, наклонная поверхность 52 изогнута так, что выгнута в сторону стокового слоя 44, и наклонная поверхность 52 является относительно узкой. В случае, когда базовый слой 42 образован диффузионным слоем, примеси р-типа распространяются в направлении стокового слоя 44 из базового слоя 42 во время активирования примесей, даже когда относительно широкая наклонная поверхность 52 предусмотрена на стадии введения примесей, и, таким образом, наклонная поверхность 52 изогнута к стоковому слою 44. В результате, как показано на фиг. 4, наклонная поверхность 52 становится относительно узкой. На фиг. 3 и фиг. 4 интервал между эквипотенциальными линиями вблизи изолирующей пленки 28 затвора на разделительном участке 44а становится меньше, чем на фиг. 2. Из фиг. 2-4 можно понять, что электрическое поле, воздействующее на изолирующую пленку 28 затвора, ослабляется, когда наклонная поверхность 52 является относительно широкой, как показано на фиг. 2.
[0029] Кроме того, на фиг. 5 и фиг. 6 проиллюстрировано сравнение характеристик полевого МОП-транзистора с фиг. 2 и полевого МОП-транзистора согласно Сравнительным примерам 1 и 2 (фиг. 3 и фиг. 4). На фиг. 5 проиллюстрирована взаимосвязь между напряжением BV сток-исток и сопротивлением в открытом состоянии. На фиг. 6 показана взаимосвязь между напряжением BV сток-исток и электрическим полем, воздействующим на оксидную пленку. Из фиг. 5 можно понять, что полевой МОП-транзистор на фиг. 2 может получить сопротивление в открытом состоянии, равное величинам сопротивления МОП-транзисторов согласно Сравнительным примерам 1 и 2. Кроме того, из фиг. 6 можно понять, что электрическое поле, воздействующее на изолирующую пленку 28 затвора в полевом МОП-транзисторе на фиг. 2, меньше, чем в полевых МОП-транзисторах согласно Сравнительным примерам 1 и 2 в случае, когда напряжение стока и напряжение истока равны друг другу. Из вышеописанных результатов следует, что в полевом МОП-транзисторе 10, имеющим относительно широкую наклонную поверхность 52 в Примере 1, можно в большей степени подавлять электрическое поле, воздействующее на изолирующую пленку 28 затвора, чем в полевых МОП-транзисторах согласно Сравнительным примерам 1 и 2, при достижении сопротивления в открытом состоянии, равного сопротивлению в открытом состоянии в полевых МОП-транзисторах согласно Сравнительным примерам 1 и 2.
[0030] Далее будет описан способ изготовления полевого МОП-транзистора 10 в примере 1. Сначала, как показано на фиг. 7, маска 58, в которой проделано окно 60, формируется на верхней поверхности 12а полупроводниковой подложки 12 из GaN. Затем верхнюю поверхность полупроводниковой подложки 12 из GaN в окне 60 вытравливают для формирования углубленного участка 62. При этом углубленный участок 62 формируют так, что боковая поверхность углубленного участка 62 служит в качестве наклонной поверхности 63, которая наклонена к верхней поверхности полупроводниковой подложки 12 из GaN (более подробно, которая наклонена так, что глубина углубленного участка 62 увеличивается по мере увеличения расстояния от края 62а углубленного участка 62) путем подбора условий травления. Например, можно сформировать наклонную поверхность 63 путем уменьшения толщины маски 58, поскольку расстояние до окна 60 уменьшается и дополнительно уменьшает разницу в скорости травления между маской 58 и полупроводниковой подложкой 12 из GaN, путем регулирования условий, таких как тип газа, давление и мощность радиочастоты. При этом углубленный участок 62 формируют так, что угол 9 между наклонной поверхностью 63 и верхней поверхностью полупроводниковой подложки 12 из GaN установлен равным менее 60°.
[0031] Затем снимают маску 58, а базовый слой 42, который представляет собой слой полупроводника GaN р-типа, выращивают эпитаксиально на верхней поверхности полупроводниковой подложки 12 из GaN и внутри углубленного участка 62 посредством эпитаксиального наращивания, как показано на фиг. 8. В дальнейшем весь слой полупроводника GaN, включающий в себя стоковый слой 44 и базовый слой 42, именуется полупроводниковой подложкой 12 из GaN.
[0032] Затем верхнюю поверхность (то есть поверхность базового слоя 42) полупроводниковой подложки 12 из GaN полируют с помощью химико-механической полировки (ХМП). Здесь, как показано на фиг. 9, разделительный участок 44а стокового слоя 44 выходит к верхней поверхности полупроводниковой подложкой 12 из GaN. Кроме того, базовый слой 42 остается внутри углубленного участка 62.
[0033] Далее, как показано на фиг. 10, ионы примесей n-типа избирательно вводят в часть базового слоя 42 для формирования истокового слоя 40.
[0034] Далее, как показано на фиг. 11, формируют изолирующую пленку 28 затвора. Изолирующую пленку 28 затвора формируют так, чтобы покрыть зону, перекрывающую поверхность истокового слоя 40 вблизи базового слоя 42, поверхность базового слоя 42 между истоковым слоем 40 и разделительным участком 44а и поверхность разделительного слоя 44а. Далее, как показано на фиг. 11, электрод 26 затвора формируют так, чтобы покрыть всю верхнюю поверхность изолирующей пленки 28 затвора. После этого формируют межслойную изолирующую пленку 24, контактный стержень 22, верхний электрод 20 и нижний электрод 30, тем самым завершая формирование МОП-транзистора 10, показанного на фиг. 1.
[0035] Как описано выше, в полевом МОП-транзисторе 10 в соответствии с Примером 1 базовый слой 42 представляет собой эпитаксиальный слой. По этой причине, когда формируется базовый слой 42, примеси р-типа с трудом проникают в стоковый слой 44 из базового слоя 42. Поэтому можно сделать границу 50 раздела, по существу, такой же формы, как и форма поверхности углубленного участка 62. По этой причине базовый слой 42 выполнен в виде эпитаксиального слоя, и, таким образом, можно сделать наклонную поверхность 52, имеющую желаемую форму. То есть базовый слой 42 выполнен в виде эпитаксиального слоя, и, таким образом, можно сделать наклонную поверхность 52 относительно широкой, устраняя кривизну наклонной поверхности 52. Поэтому полевой МОП-транзистор 10 в соответствии с Примером 1 может эффективно ослаблять электрическое поле, воздействующее на изолирующую пленку 28 затвора.
[0036] Полевой МОП-транзистор согласно Примеру 2, показанный на фиг. 12, отличается от полевого МОП-транзистора 10 согласно Примеру 1 тем, что граница 50 раздела между базовым слоем 42 и разделительным участком 44а (то есть стоковый слой 44) имеет приповерхностную часть 53 границы раздела и наклонную поверхность 52. Другие конфигурации полевого МОП-транзистора согласно Примеру 2 такие же, что и у МОП-транзистора 10 в соответствии с примером 1. Приповерхностная часть 53 границы раздела представляет собой часть границы 50 раздела, которая расположена вблизи верхней поверхности 12а. Угол θ1 между приповерхностной частью 53 границы раздела и верхней поверхностью 12а равен или больше 80° и равен или меньше 90°. То есть приповерхностная часть 53 границы раздела, по существу, проходит вертикально вниз от верхней поверхности 12а. Наклонная поверхность 52 расположена ниже приповерхностной части 53 границы раздела. Верхний край наклонной поверхности 52 соединен с нижним краем приповерхностной части 53 границы раздела. Наклонная поверхность 52 наклонена к верхней поверхности 12а так, что глубина базового слоя 42 увеличивается, когда расстояние вдоль горизонтального направления от края 42а базового слоя 42 увеличивается. Угол 02 между наклонной поверхностью 52 и верхней поверхностью 12а составляет менее 60°.
[0037] В полевом МОП-транзисторе согласно Примеру 2 базовый слой 42 является эпитаксиальным слоем, и, таким образом, наклонная поверхность 52 является относительно широкой. Поэтому в полевом МОП-транзисторе в соответствии с Примером 2 ослабляется электрическое поле, подаваемое на изолирующую пленку 28 затвора.
[0038] Кроме того, в полевом МОП-транзисторе согласно Примеру 2, приповерхностная часть 53 границы раздела находится в положении, которое выше наклонной поверхности 52. По этой причине в случае, когда ширина разделительного участка 44а в соответствии с Примером 1 и Примером 2 устанавливается одинаковой, расстояние между наклонной поверхностью 52 и истоковым слоем 40 в Примере 2 становится больше, чем в Примере 1. В состоянии, в котором полевой МОП-транзистор включен, обедненный слой локально генерируется вблизи границы 50 раздела, включая наклонную поверхность 52. В полевом МОП-транзисторе согласно Примеру 2, расстояние между обедненным слоем, генерируемым вблизи наклонной поверхности 52 во включенном состоянии, и истоковым слоем 40 больше, чем в полевом МОП-транзисторе 10 в соответствии с Примером 1. По этой причине в полевом МОП-транзисторе в соответствии с Примером 2 короткоканальный эффект практически не достигается. Поэтому в конструкции по Примеру 2 можно в большей степени устранять изменение порогового значения затвора из-за короткоканального эффекта.
[0039] Кроме того, когда приповерхностная часть 53 границы раздела, проходящая таким образом, чтобы быть, по существу, перпендикулярной верхней поверхности 12а, расположена, как и в примере 2, вряд ли может произойти изменение ширины (то есть расстояния между приповерхностными частями 53 границ раздела, расположенными в Примере 2 с обеих сторон разделительного участка 44а) на верхней поверхности 12а разделительного участка 44а между полевыми МОП-транзисторами при массовом производстве. Когда ширина разделительного участка 44а относительно большая, на изолирующую пленку 28 затвора легко подается высокое электрическое поле на разделительном участке 44а. Согласно конструкции полевого МОП-транзистора согласно Примеру 2, изменение ширины разделительного участка 44а устраняется, и, таким образом, можно стабильно устранять электрическое поле, воздействующее на изолирующую пленку 28 затвора.
[0040] Полевой МОП-транзистор согласно Примеру 2 может быть изготовлен путем формирования углубленного участка 62, имеющего форму, показанную на фиг. 13, с последующим выполнением того же процесса, что и в примере 1. Углубленный участок 62, имеющий форму, показанную на фиг. 13, можно получить, сначала сформировав углубленный участок 62, как на фиг. 7, аналогичный Примеру 1, а затем дополнительно произведя травление углубленного участка 62 в условиях, при которых травление равномерно протекает вдоль направления толщины полупроводниковой подложки 12 из GaN.
[0041] Хотя полевой МОП-транзистор описан в Примерах 1 и 2, описанных выше, способ, описанный в этом описании, может быть применен к БТИЗ (биполярный транзистор с изолированным затвором). Можно получить структуру БТИЗ, добавив слой р-типа между нижним электродом 30 и стоковым слоем 44.
[0042] Кроме того, в Примерах 1 и 2, описанных выше, полупроводниковая подложка 12 из GaN использовалась в качестве полупроводниковой подложки. Однако, способ, раскрытый в этом описании, может быть применен к переключающему элементу, включающему в себя полупроводниковую подложку, содержащую SiC или Si в качестве основного компонента. При этом способ, описанный здесь, особенно эффективен в случае, когда используется полупроводниковая подложка, в которой тяжело управлять диффузией примесей, т.е. подложка из GaN или SiC.
[0043] Далее будет описана взаимосвязь между элементами Примеров и элементами формулы изобретения. Стоковый слой 44 в примерах является примером первого слоя полупроводника n-типа. Истоковый слой 40 в примерах является примером второго слоя полупроводника n-типа.
[0044] Технические элементы настоящего изобретения будут описаны ниже.
[0045] В переключающем элементе, который является примером настоящего изобретения, граница раздела между первым слоем полупроводника n-типа и базовым слоем пролегает вниз от поверхности полупроводниковой подложки ниже электрода затвора, а приповерхностная часть границы раздела имеет угол к поверхности полупроводниковой подложки, равный или больше 80° либо равный или меньше 90°. Наклонная поверхность расположена снизу от приповерхностной части 53 границы раздела. Угол наклонной поверхности по отношению к поверхности полупроводниковой подложки составляет менее 60°.
[0046] При этом в этом описании угол границы раздела (т.е., приповерхностной части границы раздела или наклонной поверхности) относительно поверхности полупроводниковой подложки означает угол, который измеряют внутри базового слоя.
[0047] Как описано выше, хотя примеры осуществления изобретения были описаны подробно, это только примеры, и они не ограничивают объем формулы изобретения. Способ, описанный в формуле изобретения, включает в себя различные модификации и изменения конкретных примеров, описанных выше. Технические элементы, описанные в этом описании или чертежах, показывают техническую полезность независимо или в различных комбинациях и не ограничиваются комбинациями, описанными в формуле изобретения на момент подачи заявки. Кроме того, способ, описанный в этом описании или чертежах, одновременно обеспечивает решение множества задач и имеет техническую полезность даже тогда, когда он обеспечивает решение одной из задач.
Claims (27)
1. Переключающий элемент, содержащий: полупроводниковую подложку, включающую в себя
первый слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки,
базовый слой р-типа, образованный эпитаксиальным слоем, выходящий к поверхности полупроводниковой подложки, и
второй слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки и отделенный от первого слоя полупроводника n-типа базовым слоем;
изолирующую пленку затвора, сконфигурированную для покрытия зоны, пересекающей поверхность первого слоя полупроводника n-типа, поверхность базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа, а также поверхность второго слоя полупроводника n-типа; и
электрод затвора, сконфигурированный так, что он расположен напротив базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа в пределах изолирующей пленки затвора,
при этом граница раздела между первым слоем полупроводника n-типа и базовым слоем включает в себя наклонную поверхность, причем наклонная поверхность наклонена таким образом, что глубина базового слоя увеличивается с увеличением расстояния в горизонтальном направлении от края базового слоя, и наклонная поверхность расположена под электродом затвора.
2. Переключающий элемент по п. 1, в котором угол наклонной поверхности относительно поверхности полупроводниковой подложки составляет менее 60°.
3. Переключающий элемент по п. 1, в котором:
граница раздела включает в себя приповерхностную часть границы раздела, пролегающую вниз от поверхности полупроводниковой подложки под электродом затвора и имеющую угол относительно поверхности полупроводниковой подложки, равный или больше 80° и равный или меньше 90°;
наклонная поверхность расположена снизу от приповерхностной части границы раздела; и
угол наклонной поверхности относительно поверхности полупроводниковой подложки составляет менее 60°.
4. Переключающий элемент согласно любому из пп. 1-3, в котором: полупроводниковая подложка включает в себя по меньшей мере два базовых слоя и два вторых слоя полупроводника n-типа; и
изолирующая пленка затвора покрывает зону, перекрывающую поверхность разделительного участка, который является участком, расположенным между двумя базовыми слоями в первом слое полупроводника n-типа, поверхность базового слоя, который является участком, расположенным между разделительным участком и вторым слоем полупроводника n-типа, и часть поверхности второго слоя полупроводника n-типа.
5. Способ изготовления переключающего элемента, содержащего полупроводниковую подложку, которая включает в себя первый слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки, базовый слой р-типа и второй слой полупроводника n-типа, выходящий к поверхности полупроводниковой подложки и отделенный от первого слоя полупроводника n-типа базовым слоем, а также изолирующую пленку затвора и электрод затвора, который расположен напротив базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа в пределах изолирующей пленки затвора, при этом способ включает в себя:
формирование маски, в которой проделано окно в верхней поверхности полупроводниковой подложки;
травление верхней поверхности полупроводниковой подложки полупроводника через окно для формирования углубленного участка и формирование углубленного участка таким образом, чтобы боковая поверхность углубленного участка выполняла функцию наклонной поверхности, наклоненной так, чтобы при травлении глубина углубленного участка увеличивалась по мере увеличения расстояния в горизонтальном направлении от края углубленного участка относительно верхней поверхности полупроводниковой подложки;
удаление маски;
эпитаксиальное наращивание базового слоя на верхней поверхности полупроводниковой подложки и внутри углубленного участка посредством эпитаксиального роста;
полировку верхней поверхности полупроводниковой подложки;
избирательное введение ионов примесей n-типа в часть базового слоя для образования второго слоя полупроводника n-типа;
формирование изолирующей пленки затвора так, чтобы покрыть зону, перекрывающую поверхность первого слоя полупроводника n-типа, поверхность базового слоя между первым слоем полупроводника n-типа и вторым слоем полупроводника n-типа и поверхность второго слоя полупроводника n-типа;
формирование электрода затвора, с тем чтобы полностью покрыть верхнюю поверхность изолирующей пленки затвора;
формирование межслойной изолирующей пленки так, чтобы покрыть поверхность полупроводниковой подложки и поверхность электрода затвора;
формирование контактного стержня в контактном отверстии, расположенном в межслойной изолирующей пленке;
размещение верхнего электрода на верхней поверхности межслойной изолирующей пленки; и
размещение нижнего электрода на поверхности, противоположной поверхности, на которой межслойная изолирующая пленка образована в полупроводниковой подложке.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016253898A JP6616280B2 (ja) | 2016-12-27 | 2016-12-27 | スイッチング素子 |
JP2016-253898 | 2016-12-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2665798C1 true RU2665798C1 (ru) | 2018-09-04 |
Family
ID=60673152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017142945A RU2665798C1 (ru) | 2016-12-27 | 2017-12-08 | Переключающий элемент и способ изготовления переключающего элемента |
Country Status (10)
Country | Link |
---|---|
US (1) | US10312362B2 (ru) |
EP (1) | EP3352203B1 (ru) |
JP (1) | JP6616280B2 (ru) |
KR (1) | KR101987562B1 (ru) |
CN (1) | CN108321204B (ru) |
BR (1) | BR102017026277B1 (ru) |
CA (1) | CA2988371C (ru) |
MY (1) | MY191814A (ru) |
RU (1) | RU2665798C1 (ru) |
TW (1) | TWI664729B (ru) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6549552B2 (ja) * | 2016-12-27 | 2019-07-24 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
JP6616280B2 (ja) | 2016-12-27 | 2019-12-04 | トヨタ自動車株式会社 | スイッチング素子 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465807B1 (en) * | 1997-02-20 | 2002-10-15 | Fuji Electric Co., Ltd. | Silicon carbide vertical MOSFET and method for manufacturing the same |
US20050258503A1 (en) * | 2002-07-09 | 2005-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
EP1965436A2 (en) * | 2007-02-28 | 2008-09-03 | Cree, Inc. | Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof |
JP2009147381A (ja) * | 2003-03-28 | 2009-07-02 | Mitsubishi Electric Corp | SiCを用いた縦型MOSFETの製造方法 |
RU2402105C1 (ru) * | 2009-08-03 | 2010-10-20 | Закрытое акционерное общество "Научно-производственная фирма Микран" | Вертикальный полевой транзистор |
US20160043199A1 (en) * | 2014-08-07 | 2016-02-11 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528058A (en) * | 1986-03-21 | 1996-06-18 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control and reduced gaw |
JP3180895B2 (ja) * | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
JP2000106428A (ja) | 1998-09-28 | 2000-04-11 | Toshiba Corp | 半導体装置 |
US6365932B1 (en) * | 1999-08-20 | 2002-04-02 | Denso Corporation | Power MOS transistor |
JP4488660B2 (ja) | 2000-09-11 | 2010-06-23 | 株式会社東芝 | Mos電界効果トランジスタ |
JP4645034B2 (ja) | 2003-02-06 | 2011-03-09 | 株式会社豊田中央研究所 | Iii族窒化物半導体を有する半導体素子 |
JP2004319964A (ja) * | 2003-03-28 | 2004-11-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2007005764A (ja) * | 2005-05-27 | 2007-01-11 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2007281086A (ja) * | 2006-04-04 | 2007-10-25 | Sumitomo Electric Ind Ltd | 絶縁ゲートバイポーラトランジスタ、および絶縁ゲートバイポーラトランジスタを作製する方法 |
WO2007122646A1 (en) * | 2006-04-21 | 2007-11-01 | Stmicroelectronics S.R.L. | Process for manufacturing a power semiconductor device and corresponding power semiconductor device |
JP2009091175A (ja) | 2007-10-04 | 2009-04-30 | Sumitomo Electric Ind Ltd | GaNエピタキシャル基板、半導体デバイス、GaNエピタキシャル基板及び半導体デバイスの製造方法 |
US7633121B2 (en) * | 2007-10-31 | 2009-12-15 | Force-Mos Technology Corp. | Trench MOSFET with implanted drift region |
JP4640439B2 (ja) * | 2008-04-17 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置 |
JP5520024B2 (ja) * | 2009-12-09 | 2014-06-11 | ルネサスエレクトロニクス株式会社 | 半導体装置、及びその製造方法 |
US8786010B2 (en) * | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
JP5524905B2 (ja) * | 2011-05-17 | 2014-06-18 | 株式会社神戸製鋼所 | パワー半導体素子用Al合金膜 |
US8963218B2 (en) * | 2011-09-30 | 2015-02-24 | Maxim Integrated Products, Inc. | Dual-gate VDMOS device |
US9196709B2 (en) * | 2013-02-01 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming semiconductor regions in trenches |
US9070765B2 (en) * | 2013-02-06 | 2015-06-30 | Infineon Technologies Ag | Semiconductor device with low on resistance and high breakdown voltage |
JP6145165B2 (ja) * | 2013-06-17 | 2017-06-07 | 株式会社日立製作所 | 半導体装置 |
KR20150014641A (ko) | 2013-07-30 | 2015-02-09 | 서울반도체 주식회사 | 질화갈륨계 다이오드 및 그 제조 방법 |
US9111919B2 (en) * | 2013-10-03 | 2015-08-18 | Cree, Inc. | Field effect device with enhanced gate dielectric structure |
US9496149B2 (en) * | 2014-04-14 | 2016-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods for manufacturing the same |
JP2017126610A (ja) | 2016-01-12 | 2017-07-20 | トヨタ自動車株式会社 | スイッチング素子 |
JP6549552B2 (ja) | 2016-12-27 | 2019-07-24 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
JP6616280B2 (ja) | 2016-12-27 | 2019-12-04 | トヨタ自動車株式会社 | スイッチング素子 |
-
2016
- 2016-12-27 JP JP2016253898A patent/JP6616280B2/ja active Active
-
2017
- 2017-12-06 BR BR102017026277-4A patent/BR102017026277B1/pt active IP Right Grant
- 2017-12-06 US US15/833,938 patent/US10312362B2/en active Active
- 2017-12-08 RU RU2017142945A patent/RU2665798C1/ru active
- 2017-12-08 TW TW106143067A patent/TWI664729B/zh active
- 2017-12-08 MY MYPI2017704728A patent/MY191814A/en unknown
- 2017-12-12 CA CA2988371A patent/CA2988371C/en active Active
- 2017-12-12 EP EP17206608.6A patent/EP3352203B1/en active Active
- 2017-12-20 CN CN201711384307.6A patent/CN108321204B/zh active Active
- 2017-12-21 KR KR1020170177063A patent/KR101987562B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465807B1 (en) * | 1997-02-20 | 2002-10-15 | Fuji Electric Co., Ltd. | Silicon carbide vertical MOSFET and method for manufacturing the same |
US20050258503A1 (en) * | 2002-07-09 | 2005-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2009147381A (ja) * | 2003-03-28 | 2009-07-02 | Mitsubishi Electric Corp | SiCを用いた縦型MOSFETの製造方法 |
EP1965436A2 (en) * | 2007-02-28 | 2008-09-03 | Cree, Inc. | Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof |
RU2402105C1 (ru) * | 2009-08-03 | 2010-10-20 | Закрытое акционерное общество "Научно-производственная фирма Микран" | Вертикальный полевой транзистор |
US20160043199A1 (en) * | 2014-08-07 | 2016-02-11 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2018107336A (ja) | 2018-07-05 |
TW201826539A (zh) | 2018-07-16 |
TWI664729B (zh) | 2019-07-01 |
KR20180076320A (ko) | 2018-07-05 |
CN108321204B (zh) | 2021-04-09 |
MY191814A (en) | 2022-07-18 |
US20180182883A1 (en) | 2018-06-28 |
EP3352203B1 (en) | 2021-05-12 |
CN108321204A (zh) | 2018-07-24 |
US10312362B2 (en) | 2019-06-04 |
JP6616280B2 (ja) | 2019-12-04 |
CA2988371A1 (en) | 2018-06-27 |
BR102017026277B1 (pt) | 2023-03-07 |
EP3352203A1 (en) | 2018-07-25 |
KR101987562B1 (ko) | 2019-06-10 |
BR102017026277A2 (pt) | 2018-07-17 |
CA2988371C (en) | 2019-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107996003B (zh) | 绝缘栅开关器件及其制造方法 | |
JP6996302B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP7073872B2 (ja) | スイッチング素子とその製造方法 | |
CN107919384B (zh) | 半导体器件 | |
RU2665798C1 (ru) | Переключающий элемент и способ изготовления переключающего элемента | |
JP2005310886A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012238898A (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP7188971B2 (ja) | 半導体装置とその製造方法 | |
JP2020126932A (ja) | トレンチゲート型半導体装置 | |
JP7380236B2 (ja) | 半導体装置 | |
JP7151395B2 (ja) | 半導体装置の製造方法 | |
JP7414499B2 (ja) | 窒化物半導体装置 | |
JP7111061B2 (ja) | スイッチング素子 | |
JP7396914B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP7115145B2 (ja) | 半導体装置の製造方法 | |
JP2019040960A (ja) | 窒化物半導体装置 | |
JP7230477B2 (ja) | トレンチゲート型のスイッチング素子の製造方法 | |
JP2021082713A (ja) | 半導体装置 | |
JP2019091797A (ja) | スイッチング素子の製造方法 | |
JP2019036604A (ja) | 半導体装置の製造方法 | |
KR20150093349A (ko) | 탄화규소 전계효과 트랜지스터 |