JP6996302B2 - 窒化物半導体装置とその製造方法 - Google Patents

窒化物半導体装置とその製造方法 Download PDF

Info

Publication number
JP6996302B2
JP6996302B2 JP2018001246A JP2018001246A JP6996302B2 JP 6996302 B2 JP6996302 B2 JP 6996302B2 JP 2018001246 A JP2018001246 A JP 2018001246A JP 2018001246 A JP2018001246 A JP 2018001246A JP 6996302 B2 JP6996302 B2 JP 6996302B2
Authority
JP
Japan
Prior art keywords
region
trench
nitride semiconductor
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018001246A
Other languages
English (en)
Other versions
JP2019121705A (ja
Inventor
朋彦 森
博之 上田
喜隆 長里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2018001246A priority Critical patent/JP6996302B2/ja
Publication of JP2019121705A publication Critical patent/JP2019121705A/ja
Application granted granted Critical
Publication of JP6996302B2 publication Critical patent/JP6996302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本明細書が開示する技術は、トレンチゲート部を備える窒化物半導体装置とその製造方法に関する。
トレンチゲート部を備える窒化物半導体装置の開発が進められている。このような窒化物半導体装置は、n型のドリフト領域、ドリフト領域の上方に設けられているp型のボディ領域、及び、ボディ領域の上方に設けられているn型のソース領域を備えている。ドリフト領域とソース領域は、ボディ領域によって隔てられている。ドリフト領域とソース領域を隔てる位置にあるボディ領域は、トレンチゲート部の側面に対向している。このような窒化物半導体装置では、トレンチゲート部にオン電圧を印加することによって、ドリフト領域とソース領域を隔てる位置にあるボディ領域にチャネル(反転層)が形成され、ソース領域から注入された電子がそのチャネルを介してドリフト領域に移動し、窒化物半導体装置がオンする。
絶縁破壊電界強度の高い窒化物半導体で製造される窒化物半導体装置は、その特性を十分に発揮するために、高電界が加わる動作条件で用いられる。このため、トレンチゲート部の側面と底面で構成される角部の絶縁破壊が懸念される。
特許文献1は、ボディ領域がトレンチゲート部の角部を覆うように設けられた窒化物半導体装置を開示する。これにより、トレンチゲート部の角部の電界を緩和し、トレンチゲート部の角部の絶縁破壊を抑制することができる。
特開2017-69270号公報(特に、図5)
このような窒化物半導体装置では、パンチスルー耐圧の向上が望まれている。パンチスルーとは、窒化物半導体装置がオフしたときに、ドリフト領域とボディ領域のpn接合からボディ領域内に伸展する空乏層がソース領域に達して漏れ電流が発生する現象である。
このようなパンチスルーを抑えるために、ボディ領域の不純物濃度を濃くすることが考えられる。しかしながら、ボディ領域の不純物濃度を濃くすると、閾値電圧の増大及びチャネル抵抗の増大が懸念される。
本明細書は、トレンチゲート部を備える窒化物半導体装置において、パンチスルー耐圧の向上と低い閾値電圧と低いチャネル抵抗を両立させる技術を提供する。
本明細書が開示する窒化物半導体装置の一実施形態は、窒化物半導体層及びトレンチゲート部を備えることができる。トレンチゲート部は、窒化物半導体層の表面から裏面に向けて伸びている。窒化物半導体層は、第1導電型の第1半導体領域、第1導電型の突出領域、第2導電型の第2半導体領域及び第1導電型の第3半導体領域を有することができる。突出領域は、第1半導体領域から突出してトレンチゲート部の底面の中央部に接する。第2半導体領域は、第1半導体領域の上方に設けられており、トレンチゲート部の角部を覆うとともにトレンチゲート部の側面に対向している。第3半導体領域は、第2半導体領域の上方に設けられているとともに第2半導体領域によって第1半導体領域から隔てられており、トレンチゲート部の側面に対向している。第2半導体領域は、高濃度領域及び低濃度領域を有することができる。高濃度領域は、第1半導体領域側に配置されている。低濃度領域は、第3半導体領域側に配置されている。高濃度領域の不純物濃度が、低濃度領域の不純物濃度よりも濃い。この窒化物半導体装置では、第2半導体領域の高濃度領域が第1半導体領域側に配置されているので、その高濃度領域によって空乏層が第2半導体領域内に伸展するのを抑えることができる。これにより、窒化物半導体装置のパンチスルー耐圧が向上する。さらに、この窒化物半導体装置では、低濃度領域が第3半導体領域側に配置されているので、閾値電圧は低く抑えられ、チャネル抵抗も低く抑えられる。このように、この窒化物半導体装置では、パンチスルー耐圧の向上と低い閾値電圧と低いチャネル抵抗を両立させることができる。
上記実施形態の窒化物半導体装置では、低濃度領域が、トレンチゲート部の角部を覆うように設けられていてもよい。換言すると、高濃度領域が、低濃度領域によってトレンチゲート部から離れて設けられている、ということができる。このように、高濃度領域がトレンチゲート部から離れて設けられているので、窒化物半導体装置の閾値電圧とチャネル抵抗は低濃度領域によって決定される。このため、この窒化物半導体装置では、パンチスルー耐圧の向上と低い閾値電圧と低いチャネル抵抗を極めて良好に両立させることができる。
低濃度領域がトレンチゲート部の角部を覆うように設けられた上記実施形態の窒化物半導体装置では、高濃度領域が、トレンチゲート部の下方において、低濃度領域よりもトレンチゲート部の底面の中央部側に向けて突出していてもよい。換言すると、低濃度領域が、トレンチゲート部の下方において、高濃度領域よりもトレンチゲート部の側面側に後退している、ということができる。高濃度領域の突出によってトレンチゲート部の角部の電界が緩和されるとともに、低濃度領域の後退によってチャネル長が短くなり、チャネル抵抗が低下する。この窒化物半導体装置では、チャネル抵抗の増大を抑えながらトレンチゲート部の角部の電界を緩和することができる。
低濃度領域がトレンチゲート部の角部を覆うように設けられた上記実施形態の窒化物半導体装置では、低濃度領域が、第1半導体領域側に配置されている下側部分と、第3半導体領域側に配置されている上側部分と、を有していてもよい。この場合、下側部分の不純物濃度が上側部分の不純物濃度よりも薄い。さらに、下側部分は、トレンチゲート部の角部を覆うように設けられている。この窒化物半導体装置では、下側部分が設けられていることにより、チャネル抵抗が低下する。
上記実施形態の窒化物半導体装置では、突出領域の不純物濃度が、第1半導体領域の不純物濃度よりも濃くてもよい。突出領域の抵抗を下げることができるので、窒化物半導体装置のオン抵抗が低下する。
本明細書は、窒化物半導体装置の製造方法を開示することができる。本明細書が開示する窒化物半導体装置の製造方法は、窒化物半導体層を用意する工程、第1トレンチ形成工程、結晶成長工程、第2トレンチ形成工程及びトレンチゲート部形成工程を備えることができる。窒化物半導体層は、第1導電型の第1半導体領域と、その第1半導体領域の上方に設けられている第2導電型の第2半導体領域と、を有することができる。第2半導体領域は、第1半導体領域側に配置されている高濃度領域と、その高濃度領域の上方に配置されている低濃度領域と、を有することができる。高濃度領域の不純物濃度が低濃度領域の不純物濃度よりも濃い。第1トレンチ形成工程では、窒化物半導体層の表面から第2半導体領域を貫通して第1半導体領域に達する第1トレンチを形成することができる。結晶成長工程では、第1トレンチを充填するように第1導電型のエピ層を結晶成長することができる。第2トレンチ形成工程では、窒化物半導体層の表面から第2半導体領域よりも浅い第2トレンチを形成することができる。第2トレンチは、第1トレンチに充填されているエピ層を含む範囲に形成され、これにより、第2トレンチの下方にエピ層の一部を残存させることができる。トレンチゲート部形成工程では、第2トレンチ内にトレンチゲート部を形成することができる。この製造方法によると、パンチスルー耐圧の向上と低い閾値電圧と低いチャネル抵抗を両立した窒化物半導体装置を製造することができる。
上記製造方法では、第2トレンチが、第2半導体領域の低濃度領域よりも浅くてもよい。この製造方法によると、低濃度領域が、トレンチゲート部の角部を覆うように設けられた窒化物半導体装置を製造することができる。
第2トレンチが第2半導体領域の低濃度領域よりも浅い窒化物半導体装置の上記製造方法では、第1トレンチ形成工程が、窒化物半導体層の表面から第2半導体領域の低濃度領域を貫通して高濃度領域に達する幅広トレンチを形成する工程と、幅広トレンチの底面から高濃度領域を貫通して第1半導体領域に達する幅狭トレンチを形成する工程と、を有していてもよい。この製造方法によると、高濃度領域が、トレンチゲート部の下方において、低濃度領域よりもトレンチゲート部の底面の中央部側に向けて突出した窒化物半導体装置を製造することができる。
第2トレンチが第2半導体領域の低濃度領域よりも浅い窒化物半導体装置の上記製造方法では、低濃度領域が、第1半導体領域側に配置されている下側部分と、下側部分よりも上方に配置されている上側部分と、を有していてもよい。この場合、下側部分の不純物濃度が上側部分の不純物濃度よりも薄い。第2トレンチは、上側部分を貫通して下側部分に達する。この製造方法によると、低濃度領域が下側部分と上側部分を有しており、その下側部分がトレンチゲート部の角部を覆うように設けられた窒化物半導体装置を製造することができる。
上記製造方法では、エピ層の不純物濃度が、第1半導体領域の不純物濃度よりも濃くてもよい。この製造方法によると、突出領域であるエピ層の抵抗が低い窒化物半導体装置を製造することができる。
第1実施形態の窒化物半導体装置の要部断面図を模式的に示す。 第1実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第1実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第1実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第1実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第1実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第1実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第2実施形態の窒化物半導体装置の要部断面図を模式的に示す。 第3実施形態の窒化物半導体装置の要部断面図を模式的に示す。 第3実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第3実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第3実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第3実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第3実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第3実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第4実施形態の窒化物半導体装置の要部断面図を模式的に示す。 第4実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第4実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第4実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第4実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第4実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。 第4実施形態の窒化物半導体装置の製造過程の要部断面図を模式的に示す。
(第1実施形態)
図1に示されるように、第1実施形態の窒化物半導体装置1は、nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と称される種類の半導体装置であり、窒化物半導体層10、窒化物半導体層10の裏面を被覆するドレイン電極22、窒化物半導体層10の表面を被覆するソース電極24、及び、窒化物半導体層10の表層部に設けられているトレンチゲート部30を備えている。窒化物半導体層10は、n型のドレイン領域11、n型のドリフト領域12、p型のボディ領域13及びn型のソース領域14を備えている。窒化物半導体層10の材料は窒化ガリウム(GaN)である。窒化物半導体層10では、n型不純物としてシリコン(Si)が用いられており、p型不純物としてマグネシウム(Mg)が用いられている。ここで、ドリフト領域12が本願明細書で開示する第1半導体領域の一例であり、ボディ領域13が本願明細書で開示する第2半導体領域の一例であり、ソース領域14が本願明細書で開示する第3半導体領域の一例である。
ドレイン領域11は、窒化物半導体層10の裏層部に設けられており、n型不純物を高濃度に含んでいる。ドレイン領域11は、窒化物半導体層10の裏面に露出しており、ドレイン電極22にオーミック接触している。ドレイン領域11は、後述するように、n型GaN基板として準備され、ドリフト領域12及びボディ領域13を結晶成長するための下地基板でもある。
ドリフト領域12は、ドレイン領域11の表面上に設けられており、ドレイン領域11とボディ領域13の間に配置されている。ドリフト領域12のn型不純物の濃度は、ドレイン領域11のn型不純物の濃度よりも薄い。ドリフト領域12は、トレンチゲート部30の底面30Bの中央部に接するように突出した突出領域12aを有する。突出領域12aは、ドリフト領域12の一部の領域として認識してもよく、ドリフト領域12とは別の領域として認識してもよい。この例では、突出領域12aのn型不純物の濃度は、ドリフト領域12のn型不純物の濃度と等しい。
ボディ領域13は、ドリフト領域12の表面上に設けられており、窒化物半導体層10の表層部に設けられており、トレンチゲート部30の側面30Sと底面30Bで構成される角部を覆うとともにトレンチゲート部30の側面30Sに対向している。より詳細には、ボディ領域13は、トレンチゲート部30の側面30Sに接するとともに、トレンチゲート部30の底面30Bの端部に接するように設けられている。ボディ領域13は、高濃度領域13A及び低濃度領域13Bを有している。高濃度領域13Aのp型不純物の濃度は、低濃度領域13Bのp型不純物の濃度よりも高い。
高濃度領域13Aは、低濃度領域13Bよりもドリフト領域12側に配置されており、ドリフト領域12と低濃度領域13Bの間に配置されており、ドリフト領域12と低濃度領域13Bの双方に接している。高濃度領域13Aは、トレンチゲート部30の底面30Bの下方にも配置されており、低濃度領域13Bによってトレンチゲート部30の底面30Bから離れて配置されている。高濃度領域13Aのp型不純物の濃度は、例えば1×1017~1×1019cm-3である。また、高濃度領域13Aの深さ方向の厚みは、例えば0.1~2.5μmである。なお、この物性値は一例であり、高濃度領域13Aのp型不純物の濃度及び厚みは、適宜に設定可能である。
低濃度領域13Bは、高濃度領域13Aよりもソース領域14側に配置されており、高濃度領域13Aとソース領域14の間に配置されており、高濃度領域13Aとソース領域14の双方に接している。低濃度領域13Bは、トレンチゲート部30の側面30Sと底面30Bで構成される角部を覆っている。低濃度領域13Bは、トレンチゲート部30の側面30Sに接するとともに、トレンチゲート部30の底面30Bの端部にも接するように設けられている。低濃度領域13Bは、窒化物半導体層10の表面に露出しており、ソース電極24にオーミック接触している。低濃度領域13Bのp型不純物の濃度は、例えば5×1015~5×1017cm-3である。また、低濃度領域13Bの深さ方向の厚みは、例えば0.3~3μmである。なお、この物性値は一例であり、低濃度領域13Bのp型不純物の濃度及び厚みは、適宜に設定可能である。
ソース領域14は、ボディ領域13の表面上に設けられており、窒化物半導体層10の表層部に設けられており、ボディ領域13によってドリフト領域12から隔てられているとともにトレンチゲート部30の側面30Sに対向している。より詳細には、ソース領域14は、トレンチゲート部30の側面30Sに接するように設けられている。ソース領域14は、窒化物半導体層10の表面に露出しており、ソース電極にオーミック接触している。
トレンチゲート部30は、窒化物半導体層10の表面から裏面に向けて伸びており、ゲート電極32及びゲート絶縁膜34を有している。ゲート電極32は、その側面及び底面がゲート絶縁膜34で被覆されている。
次に、窒化物半導体装置1の動作を説明する。ソース電極24よりも高い電圧がドレイン電極22に印加され、ゲート電極32に閾値電圧よりも高い電圧が印加されると、窒化物半導体装置1はオンとなる。このとき、低濃度領域13B内にチャネル(反転層)が形成される。チャネルは、トレンチゲート部30の側面30S及び底面30Bの端部に接する低濃度領域13B内に形成される。ソース領域14から注入された電子は、低濃度領域13B内に形成されたチャネルを流れ、突出領域12aを介してドリフト領域12に移動し、窒化物半導体装置1がオンする。ゲート電極32に印加される電圧が閾値電圧を下回ると、低濃度領域13B内のチャネルが消失し、窒化物半導体装置1がオフとなる。
窒化物半導体装置1は、ボディ領域13が高濃度領域13A及び低濃度領域13Bで構成されていることを特徴とする。窒化物半導体装置1がオフすると、ドリフト領域12と高濃度領域13Aのpn接合からボディ領域13内に向けて空乏層が伸展する。窒化物半導体装置1では、p型不純物の濃度が高い高濃度領域13Aが設けられているので、空乏層がボディ領域13内に深く広がるのが抑えられ、これにより、空乏層がソース領域14に達して漏れ電流が発生するパンチスルーが抑えられる。このように、窒化物半導体装置1のパンチスルー耐圧が向上している。さらに、窒化物半導体装置1では、p型不純物の濃度が薄い低濃度領域13Bがトレンチゲート部30に接するように設けられている。このため、窒化物半導体装置1の閾値電圧は低く抑えられ、チャネル抵抗も低く抑えられる。特に、窒化物半導体装置1では、低濃度領域13Bがトレンチゲート部30の角部を覆うように設けられているので、高濃度領域13Aがトレンチゲート部30から離れている。高濃度領域13Aがトレンチゲート部30から離れて設けられているので、窒化物半導体装置1の閾値電圧とチャネル抵抗は低濃度領域13Bによって決定される。このため、この窒化物半導体装置1では、パンチスルー耐圧の向上と低い閾値電圧と低いチャネル抵抗を極めて良好に両立させることができる。
次に、図2A-図2Fを参照し、窒化物半導体装置1の製造方法を説明する。まず、図2Aに示されるように、ドレイン領域11とドリフト領域12と高濃度領域13Aと低濃度領域13Bがこの順に積層された窒化物半導体層10を準備する。窒化物半導体層10は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を利用して、n型GaN基板であるドレイン領域11の表面上からn型GaNのドリフト領域12、p型GaNの高濃度領域13A及び低濃度領域13Bを順に結晶成長することにより製造される。
次に、図2Bに示されように、窒化物半導体層10の表面から低濃度領域13B及び高濃度領域13Aを貫通してドリフト領域12に達するトレンチTR10を形成する。トレンチTR10は、ドライエッチング、ウェットエッチング等の公知技術を用いて形成することができる。ここで、トレンチTR10は、第1トレンチの一例である。
次に、図2Cに示されるように、有機金属気相成長法を利用して、トレンチTR10を充填するようにn型GaNのエピ層42を結晶成長する。このエピ層42のn型不純物の濃度は、ドリフト領域12のn型不純物の濃度と等しくなるように調整されている。
次に、図2Dに示されるように、化学機械研磨(CMP:Chemical Mechanical Polishing)を利用して、窒化物半導体層10の表面を被膜するエピ層42を選択的に除去し、低濃度領域13Bを露出させる。
次に、図2Eに示されるように、イオン注入技術及び活性化アニール技術を利用して、窒化物半導体層10の表面に露出するエピ層42及び低濃度領域13Bの一部にn型不純物を導入し、ソース領域14を形成する。n型不純物としてシリコン(Si)が用いられる。ソース領域14は、エピ層42の周囲に存在する低濃度領域13Bの一部にn型不純物を導入して形成される。なお、ソース領域14は、ドリフト領域12及びボディ領域13を結晶成長するときに、ボディ領域13の表面上に結晶成長させたn型エピ層を利用して形成してもよい。
次に、図2Fに示されように、窒化物半導体層10の表面からソース領域14を貫通するとともに、低濃度領域13Bよりも浅いトレンチTR11を形成する。トレンチTR11は、エピ層42を含むとともに、そのエピ層42の周囲に存在する低濃度領域13Bの一部をエッチングして形成される。トレンチTR11の下方に残存するエピ層42は、突出領域12aとなる。トレンチTR11は、ドライエッチング、ウェットエッチング等の公知技術を用いて形成することができる。ここで、トレンチTR11は、第2トレンチの一例である。
次に、トレンチTR11内にゲート絶縁膜34及びゲート電極32を形成する。ゲート絶縁膜34は、プラズマCVD,LP-CVD(Low Pressure CVD),ALD(Atomic Layer Deposition)等の公知技術を用いて形成することができる。その後、窒化物半導体層10の裏面にドレイン電極22を形成し、窒化物半導体層10の表面にソース電極24形成することにより、図1に示す窒化物半導体装置1が完成する。
(第2実施形態)
図3に、第2実施形態の窒化物半導体装置2を示す。図1の第1実施形態の窒化物半導体装置1と共通する構成要素には共通の符号を付し、その説明を省略する。
図3に示されるように、窒化物半導体装置2は、突出領域12aのn型不純物濃度が、ドリフト領域12のn型不純物の濃度よりも濃いことを特徴とする。窒化物半導体装置2では、突出領域12aの抵抗が下げるので、オン抵抗が低下する。
窒化物半導体装置2は、図2Cのエピ層42を結晶成長する工程において、n型不純物の濃度をドリフト領域12のn型不純物の濃度よりも濃くする点以外は、第1実施形態の窒化物半導体装置1と同一の製造方法で製造され得る。
(第3実施形態)
図4に、第3実施形態の窒化物半導体装置3を示す。図1の第1実施形態の窒化物半導体装置1と共通する構成要素には共通の符号を付し、その説明を省略する。
窒化物半導体装置3は、高濃度領域13Aが、トレンチゲート部30の下方において、低濃度領域13Bよりもトレンチゲート部30の底面30Bの中央部側に向けて突出している。換言すると、低濃度領域13Bが、トレンチゲート部30の下方において、高濃度領域13Aよりもトレンチゲート部30の側面30S側に後退している。高濃度領域13Aの突出によってトレンチゲート部30の角部の電界が緩和されるとともに、低濃度領域13Bの後退によってチャネル長が短くなり、チャネル抵抗が低下する。この窒化物半導体装置3では、チャネル抵抗の増大を抑えながらトレンチゲート部30の角部の電界を緩和することができる。
次に、図5A-図5Fを参照し、窒化物半導体装置3の製造方法を説明する。まず、図5Aに示されるように、ドレイン領域11とドリフト領域12と高濃度領域13Aと低濃度領域13Bがこの順に積層された窒化物半導体層10を準備する。窒化物半導体層10は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を利用して、n型GaN基板であるドレイン領域11の表面上からn型GaNのドリフト領域12、p型GaNの高濃度領域13A及び低濃度領域13Bを順に結晶成長することにより製造される。
次に、図5Bに示されように、窒化物半導体層10の表面から低濃度領域13B及び高濃度領域13Aを貫通してドリフト領域12に達する幅広トレンチTR20及び幅狭トレンチTR21を形成する。まず、窒化物半導体層10の表面から低濃度領域13Bを貫通して高濃度領域13Aに達する幅広トレンチTR20を形成する。次に、幅広トレンチTR20の底面から高濃度領域13Aを貫通してドリフト領域12に達する幅狭トレンチTR21を形成する。幅広トレンチTR20及び幅狭トレンチTR21は、ドライエッチング、ウェットエッチング等の公知技術を用いて形成することができる。ここで、幅広トレンチTR20及び幅狭トレンチTR21は、第1トレンチの一例である。
次に、図5Cに示されるように、有機金属気相成長法を利用して、幅広トレンチTR20及び幅狭トレンチTR21を充填するようにn型GaNのエピ層44を結晶成長する。このエピ層44のn型不純物の濃度は、ドリフト領域12のn型不純物の濃度と等しくなるように調整されている。なお、エピ層44のn型不純物の濃度をドリフト領域12のn型不純物の濃度よりも濃くしてもよい。
次に、図5Dに示されるように、化学機械研磨(CMP:Chemical Mechanical Polishing)を利用して、窒化物半導体層10の表面を被膜するエピ層44を選択的に除去し、低濃度領域13Bを露出させる。
次に、図5Eに示されるように、イオン注入技術及び活性化アニール技術を利用して、窒化物半導体層10の表面に露出するエピ層44及び低濃度領域13Bの一部にn型不純物を導入し、ソース領域14を形成する。n型不純物としてシリコン(Si)が用いられる。ソース領域14は、エピ層44の周囲に存在する低濃度領域13Bの一部にn型不純物を導入して形成される。なお、ソース領域14は、ドリフト領域12及びボディ領域13を結晶成長するときに、ボディ領域13の表面上に結晶成長させたn型エピ層を利用して形成してもよい。
次に、図5Fに示されように、窒化物半導体層10の表面からソース領域14を貫通するとともに、低濃度領域13Bよりも浅いトレンチTR22を形成する。トレンチTR22は、エピ層44を含むとともに、そのエピ層44の周囲に存在する低濃度領域13Bの一部をエッチングして形成される。トレンチTR22の下方に残存するエピ層44は、突出領域12aとなる。トレンチTR22は、ドライエッチング、ウェットエッチング等の公知技術を用いて形成することができる。ここで、トレンチTR22は、第2トレンチの一例である。
次に、トレンチTR22内にゲート絶縁膜34及びゲート電極32を形成する。ゲート絶縁膜34は、プラズマCVD,LP-CVD(Low Pressure CVD),ALD(Atomic Layer Deposition)等の公知技術を用いて形成することができる。その後、窒化物半導体層10の裏面にドレイン電極22を形成し、窒化物半導体層10の表面にソース電極24形成することにより、図4に示す窒化物半導体装置3が完成する。
(第4実施形態)
図6に、第4実施形態の窒化物半導体装置4を示す。図1の第1実施形態の窒化物半導体装置1と共通する構成要素には共通の符号を付し、その説明を省略する。
窒化物半導体装置4は、低濃度領域13Bが、下側部分13Ba及び上側部分13Bbを有することを特徴とする。下側部分13Baのp型不純物の濃度は、上側部分13Bbのp型不純物の濃度よりも低い。
下側部分13Baは、上側部分13Bbよりも高濃度領域13A側に配置されており、高濃度領域13Aと上側部分13Bbの間に配置されており、高濃度領域13Aと上側部分13Bbの双方に接触している。下側部分13Baは、トレンチゲート部30の角部を覆うように設けられている。下側部分13Baのp型不純物の濃度は、例えば1×1015~1×1017cm-3である。また、下側部分13Baの深さ方向の厚みは、例えば0.2~2.0μmである。なお、この物性値は一例であり、下側部分13Baのp型不純物の濃度及び厚みは、適宜に設定可能である。
上側部分13Bbは、下側部分13Baよりもソース領域14側に配置されており、下側部分13Baとソース領域14の間に配置されており、下側部分13Baとソース領域14の双方に接触している。上側部分13Bbのp型不純物の濃度は、例えば5×1015~5×1017cm-3である。また、上側部分13Bbの深さ方向の厚みは、例えば0.2~2.0μmである。なお、この物性値は一例であり、上側部分13Bbのp型不純物の濃度及び厚みは、適宜に設定可能である。
窒化物半導体装置4では、p型不純物の濃度が薄い下側部分13Baが、トレンチゲート部30の角部を覆うように設けられているので、チャネル抵抗が低下する。
次に、図7A-図7Fを参照し、窒化物半導体装置4の製造方法を説明する。まず、図7Aに示されるように、ドレイン領域11とドリフト領域12と高濃度領域13Aと下側部分13Baと上側部分13Bbがこの順に積層された窒化物半導体層10を準備する。窒化物半導体層10は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を利用して、n型GaN基板であるドレイン領域11の表面上からn型GaNのドリフト領域12、p型GaNの高濃度領域13A、下側部分13Ba及び上側部分13Bbを順に結晶成長することにより製造される。
次に、図7Bに示されように、窒化物半導体層10の表面から上側部分13Bb、下側部分13Ba及び高濃度領域13Aを貫通してドリフト領域12に達するトレンチTR30を形成する。トレンチTR30は、ドライエッチング、ウェットエッチング等の公知技術を用いて形成することができる。ここで、トレンチTR30は、第1トレンチの一例である。
次に、図7Cに示されるように、有機金属気相成長法を利用して、トレンチTR30を充填するようにn型GaNのエピ層46を結晶成長する。このエピ層46のn型不純物の濃度は、ドリフト領域12のn型不純物の濃度と等しくなるように調整されている。なお、エピ層46のn型不純物の濃度をドリフト領域12のn型不純物の濃度よりも濃くしてもよい。
次に、図7Dに示されるように、化学機械研磨(CMP:Chemical Mechanical Polishing)を利用して、窒化物半導体層10の表面を被膜するエピ層46を選択的に除去し、低濃度領域13Bを露出させる。
次に、図7Eに示されるように、イオン注入技術及び活性化アニール技術を利用して、窒化物半導体層10の表面に露出するエピ層46及び上側部分13Bbの一部にn型不純物を導入し、ソース領域14を形成する。n型不純物としてシリコン(Si)が用いられる。ソース領域14は、エピ層46の周囲に存在する上側部分13Bbの一部にn型不純物を導入して形成される。なお、ソース領域14は、ドリフト領域12及びボディ領域13を結晶成長するときに、ボディ領域13の表面上に結晶成長させたn型エピ層を利用して形成してもよい。
次に、図7Fに示されように、窒化物半導体層10の表面からソース領域14及び上側部分13Bbを貫通するとともに、下側部分13Baよりも浅いトレンチTR31を形成する。トレンチTR31は、エピ層46を含むとともに、そのエピ層46の周囲に存在する上側部分13Bbの一部及び下側部分13Baの一部をエッチングして形成される。トレンチTR31の下方に残存するエピ層46は、突出領域12aとなる。トレンチTR31は、ドライエッチング、ウェットエッチング等の公知技術を用いて形成することができる。ここで、トレンチTR31は、第2トレンチの一例である。
次に、トレンチTR31内にゲート絶縁膜34及びゲート電極32を形成する。ゲート絶縁膜34は、プラズマCVD,LP-CVD(Low Pressure CVD),ALD(Atomic Layer Deposition)等の公知技術を用いて形成することができる。その後、窒化物半導体層10の裏面にドレイン電極22を形成し、窒化物半導体層10の表面にソース電極24形成することにより、図6に示す窒化物半導体装置3が完成する。
上記実施形態の製造方法ではいずれも、ボディ領域(高濃度領域、低濃度領域、下側部分及び上側部分を含む)が結晶成長技術を利用して形成されている。イオン注入技術を利用してp型の窒化物の半導体領域を形成することが困難であることが知られている。したがって、上記で説明した製造方法は、p型のボディ領域を備えた窒化物半導体装置を製造するのに適した方法である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。上記実施形態では、MOSFETを例示したが、特許請求の範囲に記載の技術は、トレンチゲート部を備える他の種類の半導体装置、例えばIGBT(Insulated Gate Bipolar Transistor)にも適用可能である。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:窒化物半導体装置
10:窒化物半導体層
11:ドレイン領域
12:ドリフト領域
12a:突出領域
13:ボディ領域
13A:高濃度領域
13B:低濃度領域
13Ba:下側部分
13Bb:上側部分
14:ソース領域
22:ドレイン電極
24:ソース電極
30:トレンチゲート部
32:ゲート電極
34:ゲート絶縁膜

Claims (8)

  1. 窒化物半導体層と、
    前記窒化物半導体層の表面から裏面に向けて伸びているトレンチゲート部と、を備えており、
    前記窒化物半導体層は、
    第1導電型の第1半導体領域と、
    前記第1半導体領域から突出して前記トレンチゲート部の底面の中央部に接する第1導電型の突出領域と、
    前記第1半導体領域の上方に設けられており、前記トレンチゲート部の角部を覆うとともに前記トレンチゲート部の側面に対向している第2導電型の第2半導体領域と、
    前記第2半導体領域の上方に設けられているとともに前記第2半導体領域によって前記第1半導体領域から隔てられており、前記トレンチゲート部の側面に対向している第1導電型の第3半導体領域と、を有しており、
    前記第2半導体領域は、
    前記第1半導体領域側に配置されている高濃度領域と、
    前記第3半導体領域側に配置されている低濃度領域と、を有しており、
    前記高濃度領域の不純物濃度が前記低濃度領域の不純物濃度よりも濃く、
    前記低濃度領域は、前記トレンチゲート部の前記角部を覆うように設けられており、
    前記高濃度領域は、前記トレンチゲート部の下方において、前記低濃度領域よりも前記トレンチゲート部の前記底面の前記中央部側に向けて突出している、窒化物半導体装置。
  2. 前記低濃度領域は、
    前記第1半導体領域側に配置されている下側部分と、
    前記第3半導体領域側に配置されている上側部分と、を有しており、
    前記下側部分の不純物濃度が前記上側部分の不純物濃度よりも薄く、
    前記下側部分は、前記トレンチゲート部の前記角部を覆うように設けられている、請求項に記載の窒化物半導体装置。
  3. 前記突出領域の不純物濃度は、前記第1半導体領域の不純物濃度よりも濃い、請求項1又は2に記載の窒化物半導体装置。
  4. 窒化物半導体装置の製造方法であって、
    第1導電型の第1半導体領域と、その第1半導体領域の上方に設けられている第2導電型の第2半導体領域と、を有する窒化物半導体層を用意する工程であって、前記第2半導体領域は、前記第1半導体領域側に配置されている高濃度領域と、その高濃度領域の上方に配置されている低濃度領域と、を有しており、前記高濃度領域の不純物濃度が前記低濃度領域の不純物濃度よりも濃い、窒化物半導体層を用意する工程と、
    前記窒化物半導体層の表面から前記第2半導体領域を貫通して前記第1半導体領域に達する第1トレンチを形成する第1トレンチ形成工程と、
    前記第1トレンチを充填するように第1導電型のエピ層を結晶成長する結晶成長工程と、
    前記窒化物半導体層の前記表面から前記第2半導体領域よりも浅い第2トレンチを形成する第2トレンチ形成工程であって、前記第2トレンチは、前記第1トレンチに充填されている前記エピ層を含む範囲に形成され、これにより、前記第2トレンチの下方に前記エピ層の一部を残存させる、第2トレンチ形成工程と、
    前記第2トレンチ内にトレンチゲート部を形成するトレンチゲート部形成工程と、を備える窒化物半導体装置の製造方法。
  5. 前記第2トレンチは、前記第2半導体領域の前記低濃度領域よりも浅い、請求項に記載の窒化物半導体装置の製造方法。
  6. 前記第1トレンチ形成工程は、
    前記窒化物半導体層の前記表面から前記第2半導体領域の前記低濃度領域を貫通して前記高濃度領域に達する幅広トレンチを形成する工程と、
    前記幅広トレンチの底面から前記高濃度領域を貫通して前記第1半導体領域に達する幅狭トレンチを形成する工程と、を有する、請求項に記載の窒化物半導体装置の製造方法。
  7. 前記低濃度領域は、
    前記第1半導体領域側に配置されている下側部分と、
    前記下側部分よりも上方に配置されている上側部分と、を有しており、
    前記下側部分の不純物濃度が前記上側部分の不純物濃度よりも薄く、
    前記第2トレンチは、前記上側部分を貫通して前記下側部分に達する、請求項5又は6に記載の窒化物半導体装置の製造方法
  8. 前記エピ層の不純物濃度は、前記第1半導体領域の不純物濃度よりも濃い、請求項4~7のいずれか一項に記載の窒化物半導体装置の製造方法。
JP2018001246A 2018-01-09 2018-01-09 窒化物半導体装置とその製造方法 Active JP6996302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018001246A JP6996302B2 (ja) 2018-01-09 2018-01-09 窒化物半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018001246A JP6996302B2 (ja) 2018-01-09 2018-01-09 窒化物半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2019121705A JP2019121705A (ja) 2019-07-22
JP6996302B2 true JP6996302B2 (ja) 2022-01-17

Family

ID=67307347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018001246A Active JP6996302B2 (ja) 2018-01-09 2018-01-09 窒化物半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP6996302B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021113288A1 (de) 2020-05-22 2021-11-25 Hyundai Mobis Co., Ltd. Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
KR102369050B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102309431B1 (ko) * 2020-06-05 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
DE102021113470A1 (de) 2020-05-26 2021-12-02 Hyundai Mobis Co., Ltd. Leistungshalbleitervorrichtung und verfahren zur herstellung davon
KR102417146B1 (ko) * 2020-12-04 2022-07-05 현대모비스 주식회사 전력 반도체 소자
KR102572223B1 (ko) * 2021-07-08 2023-08-30 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165777A (ja) 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
JP2017069270A (ja) 2015-09-28 2017-04-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6123941B1 (ja) 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165777A (ja) 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
JP2017069270A (ja) 2015-09-28 2017-04-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6123941B1 (ja) 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2019121705A (ja) 2019-07-22

Similar Documents

Publication Publication Date Title
JP6996302B2 (ja) 窒化物半導体装置とその製造方法
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US8269272B2 (en) Semiconductor device and method for manufacturing the same
US20140209999A1 (en) Semiconductor device
JP5136578B2 (ja) 半導体装置
JP2015118966A (ja) 半導体装置
JP6231422B2 (ja) 半導体装置
CN111149213B (zh) 碳化硅半导体装置及其制造方法
KR101279203B1 (ko) 전력 반도체 소자
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
KR101710815B1 (ko) 반도체 디바이스의 제조 방법
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
KR20160018322A (ko) 반도체 장치의 제조 방법
JP6514035B2 (ja) 半導体装置
JP2023080193A (ja) トレンチ型半導体装置の製造方法
JP2013214551A (ja) 半導体装置及びその製造方法
JP6448513B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
US20140159058A1 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP2019033140A (ja) 半導体装置および半導体装置の製造方法
JP2006086549A (ja) 電界効果トランジスタ及びその製造方法
JP6844482B2 (ja) 窒化物半導体装置とその製造方法
WO2020203650A1 (ja) 半導体装置及び半導体装置の製造方法
JP7318553B2 (ja) スイッチング素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6996302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150