KR970051183A - 동기형 반도체 기억 장치 - Google Patents
동기형 반도체 기억 장치 Download PDFInfo
- Publication number
- KR970051183A KR970051183A KR1019960055637A KR19960055637A KR970051183A KR 970051183 A KR970051183 A KR 970051183A KR 1019960055637 A KR1019960055637 A KR 1019960055637A KR 19960055637 A KR19960055637 A KR 19960055637A KR 970051183 A KR970051183 A KR 970051183A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- internal
- activation
- response
- access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내부 판독/기록 종료 검출 회로(42)는 판독 동작 활성호 신호 READ 및 기록 동작 활성화 신호 WRITE가 모두 비활성 상태로 세팅되는 경우, 윈샷 펄스 신호(one shot pulse signal)를 발생한다. 내부 동작 활성화 신호 발생 회로(40)는 자동 프리차지 커맨드에 따라 자동 프리차지 인에이블 신호 APCE를 플립플롭(40a)에 의해 유지하여 이 자동 프리차지 인에이블 신호 및 원샷 펄스 신호에 따라 프리차지 동작 트리거 신호를 발생한다. 내부 동작 활성화 신호 ACTIVE는 비활성 상태로 리세팅된다. 자동 프리차지 커맨드는 내부 기록/판독 동작이 완료된 때에 내부 프리차지 동작이 유효로 되어 내부 프리차지 동작이 수행된다. 자동 프리차지 커맨드에 의해 용이하게 제어되고 레이아웃 면적이 감소된 동기형 반도체 기억 장치(synchronous semiconductor memory device)가 제공된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에 따라 동기형 반도체 기억 장치의 주요 부분의 구성을 도시하는 도면.
Claims (11)
- 외부로부터 주기적으로 인가되는 클럭 신호와 동기하여 동작하는 동기형 반도체 메모리 장치에 있어서, 외부로부터 인가되는 메모리 셀 선택 동작 개시 지시 신호에 응답하여 내부 동작 활성화 신호를 활성 상태로 하는 내부 활성화 신호 발생 수단(40; 40d), 외부로부터 인가되는 액세스 지시 신호에 응답하여 내부 액세스 동작 활성화 신호를 활성 상태로 하는 액세스 동작 활성화 신호 발생 수단(26,28), 상기 액세스 지시 신호와 동시에 인가되는 프리차지 지시 신호에 응답하여 내부 프리차지 활성화 신호를 활성 상태로 한 프리차지 활성화 신호 발생 수단(40a), 상기 액세스 동작 활성화 신호의 비활성화와 상기 활성 상태의 내부 프리차지 활성화 신호에 응답하여 상기 내부 동작 활성화 신호를 비활성 상태로 하는 내부 동작 비활성화 수단(40b, 40c, 42)을 포함하는 동기형 반도체 기억 장치.
- 제1항에 있어서, 상기 액세스 지시 신호는 데이타 기록을 지시하는 데이타 기록 지시 신호, 데이타 판독을 지시하는 데이타 판독 지시 신호를 포함하고, 상기 내부 액세스 동작 활성화 신호는 상기 데이타 기록 지시 신호의 활성화시에 활성화되어 내부 데이타 기록 동작을 활성화하는 내부 데이타 기록 동작 활성화 신호, 상기 데이타 판독 지시 신호의 활성화시에 활성화되어 내부 데이타의 판독 동작을 활성화하는 내부 데이타 판독 동작 활성화 신호를 포함하며, 상기 액세스 동작 활성화 신호 발생 수단(26,28)은 상기 데이타 판독 지시 신호의 활성화에 응답하여 초기값으로 리세트되고 기동되어 상기 클럭 신호를 제1사전결정된 값 카운트하는 제1카운트 수단(28a), 상기 데이타 판독 지시 신호의 활성화에 응답하여 상기 데이타 판독 동작 활성화 신호를 활성화하고 상기 제1카운트 수단으로부터의 카운터 업 신호에 응답하여 상기 데이타 판독 동작 활성화 신호를 비활성 상태로 하는 판독 동작 활성화 수단(28b), 상기 데이타 기록 지시 신호의 활성화에 응답하여 초기값으로 리세트되고 기동되어 상기 클럭 신호를 제2사전결정된 값 카운트하는 제2카운트 수단(26a), 상기 데이타 기록 지시 신호의 활성화에 응답하여 상기 데이타 기록 동작 활성화 신호를 활성화하고 상기 제2카운트 수단으로부터의 카운트 업 신호에 응답하여 상기 데이타 기록 동작 활성화 신호를 비활성 상태로 하는 판독 동작 활성화수단(26b), 상기 데이타 판독 동작 활성화 신호와 상기 데이타 기록 동작 활성화 신호를 수신하고, 상기 데이타 판독 동작 활성화 신호 및 상기 데이타 기록 동작 활성화 신호 모두가 비활성 상태인 때에 비활성 상태로 되는 신호를 생성하는 논리 게이트(42), 상기 논리 게이트의 출력 신호의 비활성화에 응답하여 상기 내부 활성화 신호 발생수단(40d)을 비활성 상태로 하고 상기 내부 동작 활성화 신호를 비활성 상태로 하는 비활성화 수단(40b,40c)을 포함하는 동기형 반도체 기억 장치.
- 제2항에 있어서, 상기 제1카운트 수단(28a)은 상기 데이타 판독 동작 지시 신호의 인가에 응답하여 연속해서 상기 클럭 신호와 동기하여 판독될 수 있을 데이타의 수에 대응하는 상기 클럭 신호의 사이클 수를 카운트하는 판독 버스트 길이 카운터(28a)를 포함하고, 상기 제2카운트 수단(26a)은 상기 데이타 기록 지시 신호의 인가에 응답하여 연속해서 상기 클럭 신호와 동기하여 기록될 수 있는 데이타의 수에 대응하는 상기 클럭 신호의 사이클 수를 카운트하는 판독 버스트 길이 카운터를 포함하는 동기형 반도체 기억 장치.
- 외부로부터 주기적으로 반복해서 인가되는 클럭 신호와 동기하여 동작하는 동기형 반도체 기억 장치에 있어서, 각각이 다수의 메모리 셀을 않고 각각이 서로 독립적으로 활성 상태로 구동되는 다수의 뱅크, 외부로부터 인가되는 메모리 선택 동작 개시 지시 신호와 상기 다수의 뱅크중 한 뱅크를 특정하는 제1뱅크 어드레스 신호에 응답하여 상기 제1뱅크 어드레스 신호에 의해 특정된 뱅크에 대한 내부 동작 지시 신호를 활성화하는 내부 동작 지시 수단(52), 외부로부터 인가되는 액세스 지시 신호와 제2뱅크 어드레스 신호에 응답하여 상기 제2뱅크 어드레스 신호에 의해 특정된 뱅크에 대한 내부 액세스 동작을 활성화하는 내부 액세스 동작 활성화 신호를 활성화하는 내부 액세스 활성화 수단(80a, 80b∼84a, 84b), 상기 액세스 지시 신호와 동시에 인가되는 프리차지 지시 신호에 응답하여 상기 제2뱅크 어드레스 신호에 의해 특정된 뱅크에 대한 내부 프리차지 지시 신호를 활성 상태로 하는 프리차지 지시 수단(56a, 56b), 상기 다수의 뱅크 각각에 대응하여 제공되고 상기 내부 동작 지시 수단으로부터의 내부 동작 지시 신호에 응답하여 대응하는 뱅크를 상기 활성 상태로 하기 위한 내부 동작 활성화 신호를 활성 상태로 하는 다수의 내부 동작 활성화 수단(54a, 54b), 상기 다수의 뱅크 각각에 대응하여 제공되고, 각각이 상기 프리차지 지시 수단으로부터의 대응하는 프리차지 지시 신호, 대응하는 내부 동작 활성화 신호, 상기 내부 액세스 활성화 수단으로부터의 다른 뱅크에 대한 내부 액세스 동작 활성화 신호를 수신하고, 상기 다른 뱅크에 대한 상기 내부 액세스 동작 활성화 신호의 활성화 및 각각의 상기 내부 액세스 동작 활성화 신호의 비활성화중의 어느 하나와 상기 프리차지 지시 신호의 활성화에 응답하여 대응하는 뱅크에 대한 상기 내부 동작 활성화 신호를 비활성화 하는 프리차지 수단(70a, 70b;58aa, 58ba)를 포함하는 동기형 반도체 기억 장치.
- 제4항에 있어서, 상기 액세스 지시 신호는 데이타 기록을 지시하는 데이타 기록 지시 신호, 상기 데이타 판독을 지시하는 데이타 판독 지시 신호를 포함하고, 상기 내부 액세스 동작 활성화 신호는 상기 데이타 기록 지시 신호의 활성화시에 활성화되는 데이타 기록 동작 트리거 신호, 상기 데이타 기록 동작 트리거 신호의 활성화시에 사전결정된 시간 주기 동안 활성 상태로 되는 내부 데이타 기록 동작 활성화 신호, 상기 데이타의 판독 지시 신호의 활성화시에 활성화되는 내부 데이타 판독 동작 트리거 신호, 상기 내부 데이타 판독 동작 트리거 신호의 활성화시에 활성 상태로 되는 내부 데이타 판독 동작 활성화 신호를 포함하고, 상기 내부 액세스 활성화 수단(80a,80b,82a,82b,84a,84b)은, 상기 판독 동작 트리거 신호의 활성화에 응답하여 초기값으로 리세드되고 기동되어 상기 클럭 신호를 제1사전결정된 값 카운트하는 제1카운트 수단, 상기 판독 동작 트리거 신호의 활성화에 응답하여 상기 내부 데이타 판독 동작 활성화 신호를 활성화하고 상기 제1카운트 수단으로부터의 카운트 업 신호에 응답하여 상기 내부 데이타 판독 동작 활성화 신호를 비활성 상태로 하는 판독 동작 활성화 수단(82a), 상기 데이타 기록 동작 트리거 신호의 활성화에 응답하여 초기값으로 리세트되고 기동되어 상기 클럭 신호를 제2사전결정된 값 카운트하는 제2카운트 수단(80b), 상기 데이타 기록 동작 트리거 신호의 활성화에 응답하여 상기 내부 데이타 기록 동작 활성화 신호를 활성화하고 상기 제2카운트 수단으로부터의 카운트 업신호에 응답하여 상기 내부 데이타 기록 동작 활성화 신호를 비활성 신호로 하는 기록 동작 활성화 수단(82b), 상기 내부 데이타 판독 동작 활성화 신호와 상기 내부 데이타 기록 동작 활성화 신호를 수신하고, 상기 내부 데이타 판독 동작 활성화 신호 및 상기 내부 데이타 기록 동작 활성화 신호 모두가 비활성 상태인때에 비활성 상태로 되는 신호를 생성하는 논리 게이트(86), 상기 논리 게이트의 출력 신호의 비활성에 응답하여 상기 프리차지 수단으로 상기 내부 동작 활성화 신호의 비활성화를 표시하는 신호를 인가하는 수단(88)을 포함하는 동기형 반도체 기억 장치.
- 제5항에 있어서, 상기 제1카운트 수단은 상기 외부 데이타 판독 지시 신호의 인가에 응답하여 연속해서 상기 클럭 신호와 동기하여 판독될 수 있는 데이타의 수에 대응하는 상기 클럭 신호의 사이클 수를 카운트하는 판독 버스트 길이 카운터(80a)를 포함하고, 상기 제2카운트 수단은 상기 외부 데이타 기록 지시 신호의 인가에 응답하여 연속해서 상기 클럭 신호와 동기하여 기록될 수 있는 데이타의 수에 대응하는 상기 클럭 신호의 사이클 수를 카운트하는 기록 버스트 길이 카운터(80b)를 포함하는 동기형 반도체 기억 장치.
- 제4항에 있어서, 상기 내부 액세스 활성화 수단(80a,80b∼84a,84b)은, 상기 다수의 뱅크에 공통으로 제공되고 상기 외부 액세스 지시 신호에 응답하여 사전결정된 시간 주기 동기 활성 상태로 되는 주(main) 내부 액세스 활성화 신호를 활성화하는 수단(82a,82b), 상기 다수의 뱅크 각각에 대응하여 제공되고 상기 제2뱅크 어드레스 신호와 상기 주 내부 액세스 활성화 신호에 따라 대응하는 뱅크에 대한 상기 내부 액세스 동작 활성화 신호를 활성 상태로 하는 수단(84a,84b), 상기 주 내부 액세스 활성화 신호의 비활성화를 검출하고, 이 비활성화 검출 신호를 상기 다수의 뱅크 각각의 상기 프리차지 수단으로 인가하는 수단(86,88)을 포함하는 동기형 반도체 기억 장치.
- 제7항에 있어서, 상기 주 내부 액세스 활성화 신호 활성화 수단(82a,82b)은 상기 외부 액세스 지시 신호의 활성화시 활성화되고 연속해서 액세스될 수 있는 데이타의 수를 표시하는 버스트 길이에 대응하는 상기 클럭 신호의 사이클 수를 카운트하는 버스트 길이 카운터(80a, 80b)를 포함하는 동기형 반도체 기억 장치.
- 제4항에 있어서, 상기 프리차지 지시 신호를 수신하도록 접속되고 수신된 프리차지 지시 신호에 응답하여 상기 클럭 신호를 카운트하고 카운트가 사전결정된 수에 도달하는 경우 각각의 상기 내부 액세스 동작 활성화 신호의 비활성화를 표시하는 검출 신호로서 카운트 업 신호를 생성하는 쉬프터 수단(50a)을 더 포함하며, 상기 쉬프터 수단은 상기 프리차지 지시 신호의 각각의 인가시에 초기 상태로 리세트되어 카운트 동작을 재개하고 카운트 업 신호는 각각의 상기 프리차지 수단으로 인가되는 동기형 반도체 기억 장치.
- 제1항에 있어서, 서로 독립적으로 선택된 상태로 구동되고 다수의 메모리 셀을 포함하는 다수의 뱅크,상기 클럭 신호와 동기하여 인가되는 뱅크 어드레스에 응답하여 뱅크를 특정하는 뱅크 지시 신호를 발생하는 뱅크 지시 수단(2)을 더 포함하면, 상기 내부 활성화 신호 발생 수단, 상기 액세스 동작 활성화 신호 발생 수단, 프리차지 활성화 신호에 특정된 뱅크에 대해 제공되는 세트가 동작하는 동기형 반도체 기억 장치.
- 제1항에 있어서, 상기 다수의 뱅크에 공통으로 제공되어 상기 프리차지 지시 신호의 인가에 응답하여 상기 클럭 신호를 카운트하여 카운트가 사전결정된 수에 도달하는 경우 각각의 뱅크에 대해 제공된 상기 프리 차지 수단에 인가하도록 각각의 뱅크내에 내부 액세스 동작 활성화 신호의 비활성화를 표시하는 검출 신호를 생성하는 쉬프터 수단(50)을 더 포함하는 동기형 반도체 기억 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33678395A JP3843145B2 (ja) | 1995-12-25 | 1995-12-25 | 同期型半導体記憶装置 |
JP95-336783 | 1995-12-25 | ||
JP96-336783 | 1995-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051183A true KR970051183A (ko) | 1997-07-29 |
KR100232322B1 KR100232322B1 (ko) | 1999-12-01 |
Family
ID=18302657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960055637A KR100232322B1 (ko) | 1995-12-25 | 1996-11-20 | 동기형 반도체 기억 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5748560A (ko) |
JP (1) | JP3843145B2 (ko) |
KR (1) | KR100232322B1 (ko) |
CN (1) | CN1134018C (ko) |
DE (1) | DE19647828A1 (ko) |
TW (1) | TW289827B (ko) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804760B2 (en) | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
US6525971B2 (en) | 1995-06-30 | 2003-02-25 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
US5610864A (en) | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
US5526320A (en) | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
USRE36532E (en) * | 1995-03-02 | 2000-01-25 | Samsung Electronics Co., Ltd. | Synchronous semiconductor memory device having an auto-precharge function |
US7681005B1 (en) * | 1996-01-11 | 2010-03-16 | Micron Technology, Inc. | Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation |
US6981126B1 (en) * | 1996-07-03 | 2005-12-27 | Micron Technology, Inc. | Continuous interleave burst access |
US6401186B1 (en) | 1996-07-03 | 2002-06-04 | Micron Technology, Inc. | Continuous burst memory which anticipates a next requested start address |
JPH1063581A (ja) * | 1996-08-26 | 1998-03-06 | Nec Corp | メモリ書き込み制御回路 |
UA59384C2 (uk) * | 1996-12-20 | 2003-09-15 | Пфайзер, Інк. | Похідні сульфонамідів та амідів як агоністи простагландину, фармацевтична композиція та способи лікування на їх основі |
KR100270006B1 (ko) * | 1996-12-23 | 2000-12-01 | 포만 제프리 엘 | 다수의액세스값을기억하고액세스하기위한장치및그복원방법 |
JP4221764B2 (ja) * | 1997-04-25 | 2009-02-12 | 沖電気工業株式会社 | 半導体記憶装置 |
TW378330B (en) | 1997-06-03 | 2000-01-01 | Fujitsu Ltd | Semiconductor memory device |
US5881016A (en) * | 1997-06-13 | 1999-03-09 | Cirrus Logic, Inc. | Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes |
AU9693398A (en) * | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Apparatus and method for pipelined memory operations |
US5973993A (en) * | 1998-02-27 | 1999-10-26 | Micron Technology, Inc. | Semiconductor memory burst length count determination detector |
JP2000021169A (ja) * | 1998-04-28 | 2000-01-21 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP3178423B2 (ja) * | 1998-07-03 | 2001-06-18 | 日本電気株式会社 | バーチャルチャネルsdram |
US6289409B1 (en) * | 1998-08-25 | 2001-09-11 | Infineon Technologies North America Corp. | Microcontroller with flexible interface to external devices |
JP4156721B2 (ja) * | 1998-09-18 | 2008-09-24 | 富士通株式会社 | 半導体集積回路装置 |
AU3556400A (en) | 1999-03-17 | 2000-10-04 | Novartis Ag | Pharmaceutical compositions |
DE10004110B4 (de) | 2000-01-31 | 2005-12-08 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur Lese/Schreibsteuerung eines synchronen Speichers |
KR100326085B1 (ko) | 2000-02-24 | 2002-03-07 | 윤종용 | 반도체 메모리 장치의 자동 프리차지 제어신호 발생회로및 자동 프리차지 제어방법 |
JP2002015570A (ja) | 2000-06-28 | 2002-01-18 | Toshiba Corp | 半導体メモリ |
WO2002005281A2 (en) * | 2000-07-07 | 2002-01-17 | Mosaid Technologies Incorporated | A high speed dram architecture with uniform access latency |
KR100408716B1 (ko) * | 2001-06-29 | 2003-12-11 | 주식회사 하이닉스반도체 | 오토프리챠지 갭리스 보호회로를 가진 반도체 메모리소자의 오토프리챠지장치 |
JP3799251B2 (ja) * | 2001-08-24 | 2006-07-19 | エルピーダメモリ株式会社 | メモリデバイス及びメモリシステム |
EP1293880A1 (en) * | 2001-09-14 | 2003-03-19 | Hewlett-Packard Company, A Delaware Corporation | Control module |
JP4000028B2 (ja) * | 2001-09-18 | 2007-10-31 | 株式会社東芝 | 同期型半導体記憶装置 |
KR100414734B1 (ko) * | 2001-12-21 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100487522B1 (ko) * | 2002-04-01 | 2005-05-03 | 삼성전자주식회사 | 반도체 메모리 장치의 동작 주파수에 따라 기입 회복시간을 제어하는 프리차아지 제어 회로 및 기입 회복 시간제어 방법 |
KR100482766B1 (ko) * | 2002-07-16 | 2005-04-14 | 주식회사 하이닉스반도체 | 메모리 소자의 컬럼 선택 제어 신호 발생 회로 |
US7124260B2 (en) * | 2002-08-26 | 2006-10-17 | Micron Technology, Inc. | Modified persistent auto precharge command protocol system and method for memory devices |
KR100573828B1 (ko) * | 2003-12-29 | 2006-04-26 | 주식회사 하이닉스반도체 | 셀데이터의 손실을 방지하기 위한 반도체 메모리 소자 |
JP4085983B2 (ja) * | 2004-01-27 | 2008-05-14 | セイコーエプソン株式会社 | 情報処理装置およびメモリアクセス方法 |
JP4615896B2 (ja) * | 2004-05-25 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体記憶装置および該半導体記憶装置の制御方法 |
CN1787109B (zh) * | 2004-12-10 | 2011-02-02 | 钰创科技股份有限公司 | 高速记忆体资料流动的控制方法 |
DE102005031643B4 (de) * | 2005-07-06 | 2007-06-14 | Infineon Technologies Ag | DRAM-Speicher |
JP4757582B2 (ja) | 2005-09-20 | 2011-08-24 | エルピーダメモリ株式会社 | データ転送動作終了検知回路及びこれを備える半導体記憶装置 |
WO2007038470A2 (en) * | 2005-09-26 | 2007-04-05 | Nielsen Media Research, Inc. | Methods and apparatus for metering computer-based media presentation |
JPWO2007116827A1 (ja) * | 2006-03-30 | 2009-08-20 | パナソニック株式会社 | 半導体記憶装置 |
US20090106337A1 (en) * | 2006-04-23 | 2009-04-23 | Rada Ruth Higgins | Serial Adder Based On "No-Carry" Addition |
JP4808070B2 (ja) * | 2006-05-18 | 2011-11-02 | 富士通セミコンダクター株式会社 | 半導体メモリおよび半導体メモリの動作方法 |
US7779174B2 (en) * | 2006-11-03 | 2010-08-17 | Samsung Electronics Co., Ltd. | Method and apparatus for dynamically changing burst length using direct memory access control |
JP2009026370A (ja) | 2007-07-19 | 2009-02-05 | Spansion Llc | 同期型記憶装置及びその制御方法 |
US8040747B2 (en) * | 2009-12-30 | 2011-10-18 | Hynix Semiconductor Inc. | Circuit and method for controlling precharge in semiconductor memory apparatus |
KR101198139B1 (ko) * | 2010-11-23 | 2012-11-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 프리차지 신호 발생 회로 |
US8947953B2 (en) * | 2012-12-30 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company Limited | Bit cell internal voltage control |
FR3077677B1 (fr) | 2018-02-06 | 2020-03-06 | Stmicroelectronics (Rousset) Sas | Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant |
KR102611898B1 (ko) | 2018-08-27 | 2023-12-11 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
KR20210060269A (ko) * | 2019-11-18 | 2021-05-26 | 에스케이하이닉스 주식회사 | 반도체장치 |
CN115148243B (zh) * | 2021-03-31 | 2024-05-14 | 长鑫存储技术有限公司 | 存储器电路、存储器预充电的控制方法及设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003526B1 (ko) * | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
KR970001699B1 (ko) * | 1994-03-03 | 1997-02-13 | 삼성전자 주식회사 | 자동프리차아지기능을 가진 동기식 반도체메모리장치 |
US5636173A (en) * | 1995-06-07 | 1997-06-03 | Micron Technology, Inc. | Auto-precharge during bank selection |
-
1995
- 1995-12-25 JP JP33678395A patent/JP3843145B2/ja not_active Expired - Fee Related
- 1995-12-30 TW TW084114167A patent/TW289827B/zh not_active IP Right Cessation
-
1996
- 1996-10-28 US US08/740,175 patent/US5748560A/en not_active Expired - Lifetime
- 1996-11-19 DE DE19647828A patent/DE19647828A1/de not_active Ceased
- 1996-11-20 KR KR1019960055637A patent/KR100232322B1/ko not_active IP Right Cessation
- 1996-11-20 CN CNB961192046A patent/CN1134018C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100232322B1 (ko) | 1999-12-01 |
US5748560A (en) | 1998-05-05 |
CN1156886A (zh) | 1997-08-13 |
JPH09180455A (ja) | 1997-07-11 |
TW289827B (en) | 1996-11-01 |
DE19647828A1 (de) | 1997-06-26 |
CN1134018C (zh) | 2004-01-07 |
JP3843145B2 (ja) | 2006-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970051183A (ko) | 동기형 반도체 기억 장치 | |
US7245552B2 (en) | Parallel data path architecture | |
WO2003056563A1 (fr) | Dispositif de stockage a semi-conducteur et son procede de commande de regeneration | |
KR840003893A (ko) | 다이나믹형 mos 랜덤 액세스 메모리 | |
JP4749538B2 (ja) | 半導体記憶装置 | |
KR960012013A (ko) | 동기형 반도체 기억 장치 | |
CN1115103A (zh) | 具有自动预充电功能的同步半导体存储器装置 | |
KR940003039A (ko) | 반도체 기억장치 | |
KR960005605A (ko) | 반도체 기억장치 | |
JP2005071454A (ja) | 半導体記憶装置 | |
US6347064B1 (en) | Synchronous mask ROM device operable in consecutive read operation | |
KR930020303A (ko) | 화상 전용 반도체 기억 장치 | |
ATE287119T1 (de) | 'burst'-architektur für flashspeicher | |
KR100607334B1 (ko) | 슈도 에스램의 리프레쉬 제어 회로 | |
KR100793671B1 (ko) | 반도체 기억 장치 및 프리차지 방법 | |
JP2863042B2 (ja) | ダイナミック型半導体記憶装置 | |
JPH02161690A (ja) | 連続するクロックサイクルに同期して制御されるように適合されたワードラインおよびビットラインを有する半導体メモリ | |
CN111128264B (zh) | 字线脉冲电路、字线脉冲侦测方法、读方法、芯片及设备 | |
US5627796A (en) | Pulse generation circuit and memory circuit including same | |
JP2009087534A (ja) | 半導体記憶装置 | |
KR100826641B1 (ko) | 반도체 메모리 장치 | |
KR100219491B1 (ko) | 자동 프리차지 뱅크 선택 회로 | |
US6584024B2 (en) | Memory testing | |
JP3190119B2 (ja) | 半導体記憶装置 | |
KR960025747A (ko) | 최소 라스 액티브구간을 보장하는 자동 프리차아지기능을 가진 동기식 반도체메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120904 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140205 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |