KR970031233A - 연산 증폭 회로(Operational Amplifier Circuit) - Google Patents

연산 증폭 회로(Operational Amplifier Circuit) Download PDF

Info

Publication number
KR970031233A
KR970031233A KR1019960026049A KR19960026049A KR970031233A KR 970031233 A KR970031233 A KR 970031233A KR 1019960026049 A KR1019960026049 A KR 1019960026049A KR 19960026049 A KR19960026049 A KR 19960026049A KR 970031233 A KR970031233 A KR 970031233A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
output
differential
potential
Prior art date
Application number
KR1019960026049A
Other languages
English (en)
Other versions
KR100197040B1 (ko
Inventor
도모아끼 나까오
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR970031233A publication Critical patent/KR970031233A/ko
Application granted granted Critical
Publication of KR100197040B1 publication Critical patent/KR100197040B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3055—Parallelled mixed SEPP stages, e.g. a CMOS common drain and a CMOS common source in parallel or bipolar SEPP and FET SEPP in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

연산 증폭 회로(21)는 제1 출력 증폭 회로(24)에 트랜지스터 N14, N15를 제공하고, 제2 출력 증폭 회로(25)에 트랜지스터 P24, P25를 제공하고 있다. 제2차동 증폭 회로(23)가 차단 상태로 된 경우에는 트랜지스터 P13과 트랜지스터 N14, N15에서 출력의 구동이 행해진다. 또한, 제1 차동 증폭 회로(22)가 차단 상태로 된 경우에는 트랜지스터 N23과 트랜지스터 P24, P25에서 출력의 구동이 행해진다.
따라서, 한쪽 차동 증폭 회로가 차단되도록 전압이 역상 및 동상 입력 단자(31, 32)로부터 인가된 경우에 있어서도 출력을 행할 수 있다. 이와 같이 구성함으로써 특별한 제조 공정을 필요로 하는 공핍형 트랜지스터간 사용하지 않고, 입력 단자에 입력할 수 있는 전압의 범위를 넓힐 수 있다.

Description

연산 증폭 회로(Operational Amplifier Circuit)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예인 연산 증폭 회로(21)의 회로도.
제2도는 TFT형 액정 표시 장치(41)의 구성을 도시한 블럭도.
제3도는 액정 표시 장치(41)에서의 소스 드라이버(42)의 구성을 도시한 블럭도.
제4도는 연산 증폭 회로(21)의 동작을 설명하기 위한 도면.
제5도는 본 발명의 제2 실시예인 연산 증폭 회로(71)의 회로도.

Claims (6)

  1. 신호가 입력되는 제1 및 제2 입력 단자, n채널형의 전계 효과형 트랜지스터를 차동쌍으로 하여 한쪽 전계 효과형 트랜지스터의 게이트에는 상기 제1 입력 단자가 접속되고, 다른쪽 전계 효과형 트랜지스터의 게이트에는 상기 제2 입력 단자가 접속되는 제1 차동 증폭 수단, p채널형의 전제 효과형 트랜지스터를 차동쌍으로 하여 한쪽 전계 효과형 트랜지스터의 게이트에는 상기 제1 입력 단자가 접속되고, 다른쪽 전계 효과형 트랜지스터의 게이트에는 상기 제2 입력 단자가 접속되는 제2 차동 증폭 수단, 상기 제1 차동 증폭 수단의 출력이 게이트에 입력되고, 소스에는 미리 설정된 제1 전위가 인가되고, 드레인에는 제1 부하 소자를 거쳐 상기 제1 전위보다 낮게 정해진 미리 설정된 제2 전위가 인가되는 p채널형 제1 출력용 전계 효과형 트랜지스터와, 제2 차동 증폭 수단의 출력이 게이트에 입력되고, 소스에는 상기 미리 설정된 제2 전위가 인가되고, 드레인에는 제2 부하 소자를 거쳐 상기 제1 전위가 인가되는 n채널형의 제2 출력용 전계 효과형 트랜지스터를 포함하는 출력 증폭 수단, 및 제1출력용 전계 효과형 트랜지스터의 드레인과 제2 출력용 전계 효과형 트랜지스터의 드레인에 접속되는 출력 단자를 포함하여 구성되는 것을 특징으로 하는 연산 증폭 회로.
  2. 제1항에 있어서, 상기 출력 증폭 수단은, 제1 부하 소자와 제2 전위 사이 또는 제1 부하 소자와 제1 출력용 전계 효과형 트랜지스터 사이에 삽입되고, 제1 차동 증폭 수단이 차단 상태로 되었을 때 차단되는 제1 스위칭 소자와, 제2 부하 소자와 제1 전위 사이 또는 제2 부하 소자와 제2 출력용 전계 효과형 트랜지스터 사이에 삽입되고, 제2 차동 증폭 수단이 차단 상태로 되었을 때, 차단되는 제2 스위칭 소자를 구비하는 것을 특징으로 하는 연산 증폭 회로.
  3. 제1항에 있어서, 상기 제1 및 제2 부하 소자는 각각 대응하는 상기 차동 증폭 수단이 도통 상태일 때에는 소정의 저항값의 부하로 되고, 차단 상태일 때에는 전류의 흐름을 차단하는 것을 특징으로 하는 연산 증폭 회로.
  4. 제2항에 있어서, 상기 제1 스위칭 소자는, 상기 제1 차동 증폭 수단에 있어서의 전계 효과형 트랜지스터의 소스 전위에 의해 도통/차단이 제어되고, 상기 제2 스위칭 소자는, 상기 제2 차동 증폭 수단에 있어서의 전계 효과형 트랜지스터의 소스 전위에 의해 도통/차단이 제어되는 것을 특징으로 하는 연산 증폭 회로.
  5. 제2항에 있어서, 상기 제1 및 제2 차동 증폭 수단에는 차동쌍인 전계 효과형 트랜지스터에 소정의 동작점을 인가하기 위한 바이어스 전압이 각각 공급되고, 상기 제1 부하 소자는 상기 제1 차동 증폭 수단에 공급되는 바이어스 전압에 의해 도통되는 트랜지스터이고, 상기 제2 부하 소자는 상기 제2 차동 증폭 수단에 공급되는 바이어스 전압에 의해 도통되는 트랜지스터인 것을 특징으로 하는 연산 증폭 회로.
  6. 제1항에 있어서, 상기 출력 단자로부터의 출력을 어느 한쪽 입력 단자에 인가하고, 전압 플로워(voltage fo1lower)로서 동작시키는 것을 특징으로 하는 연산 증폭 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026049A 1995-11-02 1996-06-29 연산 증폭 회로 KR100197040B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-286112 1995-11-02
JP28611295A JP3392271B2 (ja) 1995-11-02 1995-11-02 演算増幅回路

Publications (2)

Publication Number Publication Date
KR970031233A true KR970031233A (ko) 1997-06-26
KR100197040B1 KR100197040B1 (ko) 1999-06-15

Family

ID=17700094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026049A KR100197040B1 (ko) 1995-11-02 1996-06-29 연산 증폭 회로

Country Status (4)

Country Link
US (1) US5751186A (ko)
JP (1) JP3392271B2 (ko)
KR (1) KR100197040B1 (ko)
TW (1) TW307950B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2762161B1 (fr) * 1997-04-15 1999-07-02 Sgs Thomson Microelectronics Comparateur a grande excursion de tension d'entree
JP3031313B2 (ja) * 1997-09-11 2000-04-10 日本電気株式会社 半導体回路
US5963053A (en) * 1997-10-09 1999-10-05 Pericom Semiconductor Corp. Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder
KR100272167B1 (ko) * 1998-07-13 2000-11-15 윤종용 동기식 반도체 메모리 장치의 기준 신호 발생 회로
TW423208B (en) * 1998-12-28 2001-02-21 Nippon Electric Co Operational amplifier
JP4226710B2 (ja) * 1999-01-25 2009-02-18 富士通マイクロエレクトロニクス株式会社 入力バッファ回路、及び半導体装置の動作試験方法
JP2000306382A (ja) * 1999-02-17 2000-11-02 Hitachi Ltd 半導体集積回路装置
DE69929579D1 (de) * 1999-06-30 2006-04-13 St Microelectronics Nv LVDS Empfänger unter Verwendung von differentiellen Verstärkern
JP3830339B2 (ja) * 1999-09-17 2006-10-04 松下電器産業株式会社 高スルーレート差動増幅回路
JP3600175B2 (ja) * 2000-03-23 2004-12-08 株式会社東芝 増幅装置及び液晶表示装置
JP3440917B2 (ja) * 2000-03-31 2003-08-25 セイコーエプソン株式会社 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器
US6611160B1 (en) * 2000-11-21 2003-08-26 Skyworks Solutions, Inc. Charge pump having reduced switching noise
JP3908013B2 (ja) * 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置
DE10161347C1 (de) * 2001-12-13 2003-04-17 Texas Instruments Deutschland Schaltungsanordnung zum Umsetzen eines differentiellen Eingangs-Taktsignalpaars in ein unsymmetrisches Ausgangstaktsignal
US6717468B1 (en) * 2002-08-08 2004-04-06 Silicon Image, Inc. Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
JP4025657B2 (ja) 2003-02-12 2007-12-26 日本電気株式会社 表示装置の駆動回路
JP3776890B2 (ja) 2003-02-12 2006-05-17 日本電気株式会社 表示装置の駆動回路
JP3852447B2 (ja) * 2003-06-03 2006-11-29 セイコーエプソン株式会社 出力回路及びそれを内蔵する半導体集積回路
US7102612B2 (en) * 2003-06-27 2006-09-05 Au Optronics Corp. Power-saving circuits and methods for driving active matrix display elements
KR101034776B1 (ko) * 2004-01-19 2011-05-17 삼성전자주식회사 증폭기와, 이를 갖는 데이터 드라이버 및 표시 장치
US7595745B1 (en) 2006-08-09 2009-09-29 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7629909B1 (en) 2006-08-09 2009-12-08 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7609186B1 (en) 2006-08-09 2009-10-27 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7605608B1 (en) 2006-08-09 2009-10-20 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7705635B1 (en) * 2006-08-09 2010-04-27 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7511649B1 (en) 2006-08-29 2009-03-31 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
JP5028972B2 (ja) * 2006-11-27 2012-09-19 富士通セミコンダクター株式会社 オペアンプ回路
JP2009171548A (ja) * 2007-12-20 2009-07-30 Nec Electronics Corp 差動増幅回路
JP4997122B2 (ja) * 2008-01-15 2012-08-08 株式会社リコー 電源供給回路及びその動作制御方法
US7652528B2 (en) * 2008-02-06 2010-01-26 Infineon Technologies Ag Analog switch controller
JP2010041370A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp 演算増幅回路及び表示パネル駆動装置
EP2784940B1 (en) * 2013-03-28 2015-03-18 Asahi Kasei Microdevices Corporation Voltage-controlled oscillator module and phase-locked loop device including the same
WO2021199683A1 (ja) * 2020-03-30 2021-10-07 ローム株式会社 コンパレータ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377789A (en) * 1981-03-20 1983-03-22 Rca Corporation Operational amplifier employing complementary field-effect transistors
US4736117A (en) * 1986-11-14 1988-04-05 National Semiconductor Corporation VDS clamp for limiting impact ionization in high density CMOS devices
GB2222497A (en) * 1988-09-05 1990-03-07 Philips Electronic Associated Operational amplifier
JPH0292008A (ja) * 1988-09-28 1990-03-30 Nec Corp Ｃｍｏｓ演算増幅回路
JP2628785B2 (ja) * 1990-10-19 1997-07-09 シャープ株式会社 出力回路
US5166635A (en) * 1991-03-27 1992-11-24 Level One Communications, Inc. Digital data line driver
US5142244A (en) * 1991-05-06 1992-08-25 Harris Corporation Full range input/output comparator
JPH05191162A (ja) * 1991-09-18 1993-07-30 Hitachi Ltd 演算増幅器および回線終端装置
US5574401A (en) * 1995-06-02 1996-11-12 Analog Devices, Inc. Large common mode input range CMOS amplifier

Also Published As

Publication number Publication date
JP3392271B2 (ja) 2003-03-31
KR100197040B1 (ko) 1999-06-15
JPH09130171A (ja) 1997-05-16
US5751186A (en) 1998-05-12
TW307950B (ko) 1997-06-11

Similar Documents

Publication Publication Date Title
KR970031233A (ko) 연산 증폭 회로(Operational Amplifier Circuit)
KR930005363A (ko) 온도 감지 회로 및 정전류 회로
US4110641A (en) CMOS voltage comparator with internal hysteresis
KR960036030A (ko) 드라이버 회로
KR960706714A (ko) 고 차동 임피던스 및 저 일반 모드 임피던스를 갖는 차동 증폭기(differential amplifier with high differential and low common mode impedance)
KR860008652A (ko) 평형 차동 증폭기
KR970063901A (ko) 연산증폭회로
KR910021020A (ko) 프로그래머블 지연회로
KR930003558A (ko) 출력회로
KR920010900A (ko) 반도체지연회로
KR900005688A (ko) 연산 증폭기 회로
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR960003068A (ko) 적응 바이어스 차동 쌍을 이용한 모스(mos)작동 트랜스컨덕턴스 증폭기
KR890005977A (ko) 증폭기 장치
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR890016759A (ko) 파워 전계 효과 트랜지스터 구동회로
KR880006838A (ko) 차동비교회로
KR960015585A (ko) 감도 증폭기
KR970031232A (ko) 차동증폭기를 갖는 이득 제어 증폭회로(gain controlled amplification circuit having differential amplifier)
KR970063902A (ko) 구동 회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR920020497A (ko) 센스 앰프 회로를 갖는 반도체 ic장치
KR840005946A (ko) 차동증폭 회로
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR910005450A (ko) 비-휘발성이며 프로그램가능한 상호접속 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee