KR970017603A - 강유전체 메모리 및 강유전체 메모리로부터의 데이터 판독방법 - Google Patents

강유전체 메모리 및 강유전체 메모리로부터의 데이터 판독방법 Download PDF

Info

Publication number
KR970017603A
KR970017603A KR1019960038935A KR19960038935A KR970017603A KR 970017603 A KR970017603 A KR 970017603A KR 1019960038935 A KR1019960038935 A KR 1019960038935A KR 19960038935 A KR19960038935 A KR 19960038935A KR 970017603 A KR970017603 A KR 970017603A
Authority
KR
South Korea
Prior art keywords
ferroelectric capacitor
ferroelectric
data
driving voltage
memory
Prior art date
Application number
KR1019960038935A
Other languages
English (en)
Other versions
KR100216645B1 (ko
Inventor
데쓰로 타무라
까즈아끼 타까이
시게노부 타이라
Original Assignee
세끼자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7230868A external-priority patent/JPH0982905A/ja
Priority claimed from JP7311089A external-priority patent/JPH09148541A/ja
Priority claimed from JP7311088A external-priority patent/JPH09134974A/ja
Application filed by 세끼자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세끼자와 다다시
Publication of KR970017603A publication Critical patent/KR970017603A/ko
Application granted granted Critical
Publication of KR100216645B1 publication Critical patent/KR100216645B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 강유전체 커패시터(31)를 기억매체로 하는 메모리 셀(29)을 갖는 강유전체 메모리 및 이것으로부터의 데이터 판독방법에 관한 것이다. 이 방법은(a) 강유전체 커패시터(31)에 서로 역방향의 제1 및 제2의 전계를 인가하여, 이 제1 및 제2의 전계의 변화에 대응하여 유전체 커패시터(31)의 분극을 변경하는 스텝과; (b) 강유전체 커패시터(31)의 분극 변화를 검출하여 메모리 셀(29)에 기억된 데이터를 판독하는 스텝으로 구성된다.

Description

강유전체 메모리 및 강유전체 메모리로부터의 데이터 판독방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 및 제3도는 강자성체 메모리의 메모리 셀에 대한 데이터 기입 시켄스의 설명도,
제5도는 강자성체 메모리의 메모리 셀로부터의 데이터 판독 시켄스의 설명도.

Claims (40)

  1. 강유전체 커패시터(31)를 기억매체로서 사용한 메모리 셀(29)을 갖는 강유전체 메모리로부터의 데이터 판독방법에 있어서, (a) 방향이 반대인 제1 및 제2의 천계를 상기 강유전체 커패시터(31)에 순차적으로 인가하여, 상기 제1 및 제2의 전계의 변화에 대응하여 상기 강유전체 커패시터(31)의 분극을 변경하고; (b) 상기 강유전체 커패시터(31)의 분극을 변화를 검출함으로써 상기 메모리 셀(29)에 기억되어 있는 데이터를 판독하는 스텝들로 되는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  2. 데이터선(BL)에 접속된 제1의 전하 입출력단과 제2의 전하 입출력단을 갖는 전송게이트(33)와, 상기 제2의 전하 입출력단에 접속된 제1의 전극(31A)과 구동전압선(PL0)에 접속된 제2의 전극(31B)을 갖는 강유전체 커패시터를 구비한 메모리 셀을 갖춘 강유전체 메모리로부터의 데이터 판독방법에 있어서 : (a) 상기 전송게이트(33)를 비도통상태로 제어하고; (b) 상기 데이터선(BL)을 예비충전하고; (c) 상기 전송게이트(33)를 도통 상태로 제어하고; (d) 상기 구동전압선(PL0)을 통해 상기 강유전체 커패시터(31)의 상기 제2의 전극(31B)에 구동전압을 인가하여 방향인 방대인 제1 및 제2의 전계를 상기 강유전체 커패시터(31)에 순차적으로 인가함으로써, 상기 제1 및 제2의 전계의 변화에 대응하여 상기 강유전체 커패시터(31)의 분극을 변경하고; (e) 상기 메모리 셀(27)에 기억되어 있는 데이터를 판독하여 상기 데이터선(BL)으로 출력하는 스텝들로 되는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  3. i=1, 3, …, 2n-1인 i번째 메모리셀(29)로서, i번째 워드선(WLO)에 의해 도통 또는 비도통이 되게 제어되며, 또한 제1의 데이터선(BL)에 접속된 제1의 전하 입출력단자와 제2의 입출FUR단자를 갖는 1번째 전송게이트 (33)와 상기 i번째 전송게이트(33)의 제2의 전하 입출력단자에 접속된 제1의 전극(31A)과 i번째 구동전압선(PLO)에 접속된 제2의 전극(31B)를 갖는 i번째 강유전체 커패시터(31)를 갖는 상기 i번째 메모리 셀(29); (i+1)번째 워드선(WLO)에 의해 도통 또는 비도통이 되게 제어되며, 또한 제2의 데이터선(/BL)에 접속된 제1의 전하 입출력단자와 제2의 입출력단자를 갖는 (i+1)번째 전송게이트(34)와 상기 (i+1)번째 전송게이트(34)의 제2의 전하 입출력단자에 접속된 제1의 전극(32A)과 (i+1)번째 구동전압선(PL1)에 접속된 제2의 전극(32B)를 갖는 (i+1)번째 강유전체 커패시터(32)를 갖는(i+1)번째 메모리 셀(30); 상기 제1 및 제2의 데이터선(BL,/BL)간의 전압차를 증폭하는 감지증폭기(43); 및 상기 제1 및 제2의 데이터선(BL,/BL)을 선택하는 열선택 게이트(48)을 구비한 강유전체 메모리의 데이터 판독방법에 있어서; (a) 상기 제1, 제2, …, 제2n의 전송게이트를 비도통이 되게 제어하고; (b) 상기 제1 및 제2의 데이터선(BL,/BL)을 예비충전하고; (c) 선택된 메모리 셀(29)을 도통이 되게 제어하고; (d) 상기 선택된 메모리 셀(29)의 강유전체 커패시터의 상기 제2의 전극(31B)에 선택된 구동전압선(PLO)을 통해 구동전압을 인가해서, 상기 선택된 메모리 셀(29)의 강유전체 커패시터(31)에 서로 반대방향인 제1 및 제2의 전계를 순차적으로 인가함으로써, 상기 제1 및 제2의 전계의 변화에 대응하여 상기 선택된 메모리 셀(29)의 분극을 변경하고; (e) 상기 선택된 메모리 셀(29)에 기억되어 있는 데이터를 판독하여 상기 제1 및 제2의 데이터선(BL,/BL) 중의 해당 선(BL)에 송출하고; (f) 상기 제1 및 제2의 데이터선(BL,/BL) 간의 전압차를 증폭하는 스텝들을 구비하는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  4. 제1항에 있어서, 상기 제1의 전계의 강도는 데이터를 기입할 때 상기 강유전체 커패시터(31)에 인가되는 전계의 강도보다 낮게 하며, 상기 제2의 전계의 강도는 상기 제1의 전계의 강도보다 낫게 하는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  5. 제1항에 있어서, 상기 강유전체 커패시터(31)에 인가되는 상기 제1 및 제2의 전계의 강도보다 각각 높은 전계강도를 갖는 서로 반대방향인 제3 및 제4의 전계를 인가하고, 상기 제3 및 제4의 전계의 차에 대응하여 강유전체 커패시터(31)의 분극을 변경하는 스텝을 더 갖는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  6. 제1항에 있어서, 상기 제1 및 제2의 전계의 강도는 상기 강유전제 커패시터(31)에 논리 “1”을 기입시의 판독 마진이 상기 강유전체 커패시터(31)에 논리 “0”을 기입시의 판독 마진과 거의 같아지도록 설정되는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  7. 제2항에 있어서, 상기 스텝(b)는 상기 데이터선(BL)을 전원전압의 절반과 거의 같은 전압으로 예비 충전하는 스텝을 갖춘 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  8. 강유전체 커패시터(31)를 기억매체로서 사용한 메모리 셀(29)을 갖는 강유전체 메모리에 있어서, 상기 메모리 셀은 : 상기 강유전체 커패시터(31)에 서로 반대방향인 제1 및 제2의 전계를 인가하고, 상기 제1 및 제2의 전계의 변화에 대응하여 강유전체 커패시터(31)의 분극을 변경하는 인가수단(PLO)과; 강유전체 커패시터(31)의 상기 분극의 변화를 검출함으로써 상기 메모리 셀(29)에 기억된 데이터를 판독하는 판독수단(33,BL)을 구비한 것을 특징으로 하는 강유전체 메모리.
  9. 데이터선(BL)에 접속된 제1의 전하 입출력단자와 제2의 전하 입출력단자를 갖는 전송게이트(33)와 상기 제2의 전하 입출력단에 접속된 제1의 전극(31A)과 구동전압선(PLO)에 접속된 제2의 전극(31B)을 갖는 강유전체 커패시터(31)를 구비한 메모리 셀(29); 상기 데이터선(BL)을 예비충전하는 예비충전수단 및; 상기 강유전체 커패시터(31)의 상기 제2의 전극(31B)에 상기 구동전압선(PL0)을 통해 구동전압을 가해서, 상기 강유전체 커패시터(31)에 서로 반대방향인 제1 및 제2의 전계를 순차적으로 인가하고, 상기 제1 및 제2의 전계의 변화에 대응하여 강유전체 커패시터(31)의 분극을 변경하는 구동전압 인가수단으로서, 상기 구동전압 인가수단의 구동전압 인가동작은 상기 전송게이트(33)가 비도통이 되게 제어되고, 상기 데이터선(BL)이 상기 예비충전수단에 의해 예비충전되고, 상기 전송게이트(33)가 도통이 되게 제어된 후에 실행되는 상기 구동전압 인가수단을 구비하며, 상기 전송게이트(33)가 비도통이 되게 제어되고, 상기 데이터선(BL)이 상기 예비충전수단에 의해 예비충전되고, 상기 전송게이트(33)가 도통이 되게 제어된 후에 상기 강유전체 커패시터(31)에 상기 제1 및 제2의 전제를 순차적으로 인가함으로써 상기 메모리 셀(29)에 기억되어 있는 데이터를 판독하여 상기 데이터선(BL)에 송출하는 것을 특징으로 하는 강유전체 메모리.
  10. i=1, 3, …, 2n-1인 i번째 메모리셀(29)로서, i번째 워드선(WLO)에 의해 도통 또는 비도통이 되게 제어되며 제1의 데이터선(BL)에 접속된 제1의 전하 입출력단자와 제2의 입출력단자를 갖는 i번째 전송게이트(33)와 상기 i번째 전송게이트(33)의 제2의 전하 입출력단자에 접속된 제1의 전극(31A)과 i번째 구동전압선(PLO)에 접속된 제2의 전극(31B)을 갖는 i번째 강유전체 커패시터(31)를 갖는 상기 i번째 메모리 셀(29); (i+1)번째 워드선(WLO)에 의해 도통 또는 비도통이 되게 제어되며, 제2의 데이터선(/BL)에 접속된 제1의 전하 입출력단자와 제2의 입줄력단자를 갖는 (i+1)번째 전송게이트(34)와 상기 (i+1)번째 전송게이트(34)의 제2의 전하 입출력단자에 접속된 제1의 전극(32A)과 (i+1)번째 구동전압선(PL1)에 접속된 제2의 전극(32B)을 갖는 (i+1)번째 강유전체 커패시터(32)를 갖는 (i+1)번째 메모리 셀(30); 상기 제1 및 제2의 데이터선(BL,/BL)간의 전압차를 증폭하는 감지증폭기(43); 상기 제1 및 제2의 데이터선(BL,/BL)을 선택하는 열선택 게이트(48); 상기 제1 및 제2데이타선(BL/BL)을 미리 충전하는 예비충전수단; 및 상기 강유전체 커패시터(31)의 상기 제2의 전극(31B)에 상기 구동전압선(PLO)을 통해 구동전압을 가해서 상기 선택된 메모리 셀(29)의 강유전체 커패시터(31)에 서로 반대방향인 제1 및 제2의 전계를 순차적으로 인가하고, 상기 제1 및 제2의 전계의 변화에 대응하여 강유전체 커패시터(31)의 분극을 변경하는 구동전압 인가수단으로서, 상기 구동전압 인가수단의 구동전압 인가동작은 상기 제1, 제2, …, 제2n의 전송게이트가 비도통이 되게 제어되고, 상기 제1 및 제2의 데이터선(BL)이 상기 예비충전수단에 의해 예비충전되고, 상기 선택된 메모리 셀(29)의 상기 전송게이트(33)가 도통이 되게 제어된 후에 실행되는 상기 구동전압 인가수단을 구비하며; 상기 제1, 제2, …, 제2n의 전송게이트(33)가 비도통이 되게 제어되고, 상기 제1 및 제2의 데이터선(BL)이 상기 예비충전수단에 의해 예비충전되고, 상기 선택된 메모리 셀(29)의 상기 전송게이트(33)가 도통이 되게 제어된 후에 상기 선택된 메모리 셀(29)의 상기 강유전체 커패시터(31)에 상기 제1 및 제2의 전계를 순차적으로 인가함으로써 상기 선택된 메모리 셀(29)에 기억되어 있는 데이터를 판독하여 상기 데이터선(BL)에 송출하며, 상기 제1 및 제2의 데이터선(BL,/BL)간의 상기 전압차를 증폭하는 것을 특징으로 하는 강유전체 메모리.
  11. 제9항에 있어서 상기 제1의 전계의 강도는 데이터를 기입할 때 상기 강유전체 커패시터(31)에 인가되는 전계의 강도보다 낮게 하며, 상기 제2의 전계의 강도는 상기 제1의 전계의 강도보다 낮게 하도록 상기 구동전압을 설정하는 것을 특징으로 하는 강유전체 메모리.
  12. 제9항에 있어서, 상기 구동전압 인가수단은 상기 강유전체 커패시터(31)에 인가되는 상기 제1 및 제2의 전계의 강도보다 각각 높은 전계강도를 갖는 서로 반대방향인 제3및 제4의 전계를 인가하는 수단을 더 구비하고, 상기 제3 및 제4의 전계의 차에 대응하여 강유전체 커패시터(31)의 분극을 변경하는 것을 특징으로 하는 강유전체 메모리.
  13. 제9항에 있어서, 상기 구동전압 인가수단은 상기 강유전체 커패시터(31)에 논리 “1”을 기입시의 판독 마진이 상기 강유전체 커패시터(31)에 논리 “0”을 기입시의 판독 마진과 거의 같아지도록 설정하는 수단을 더 구비한 것을 특징으로 하는 강유전체 메모리.
  14. 제9항에 있어서, 상기 예비충전수단은 상기 데이타선(BL)을 전원전압의 절반과 거의 같은 전압으로 예비충전하는 것을 특징으로 하는 강유전체 메모리.
  15. 제1항에 있어서, 상기 데이타선(BL)은 기생용량(CBL)을 가지며, 상기 기생용량(CBL)의 논리 “1” 및 논리 “0”을 판독할 때에 상기 데이터선(BL)에 발생한 전압차가 거의 최대가 되는 값 CBL과 같거나 그 이하가 되도록 설정하는 것을 특징으로 하는 강유전체 메모리.
  16. 제3항에 있어서, 상기 제1의 데이타선(BL)은 기생용량(CBL)을 가지며, 상기 기생용량(CBL)은 논리 “1” 및 논리 “0”을 판독할 때에 상기 데이터선(BL)에 발생한 전압차가 거의 최대가 되는 값 CBL과 같거나 그 이하가 되도록 설정하는 것을 특징으로 하는 강유전체 메모리.
  17. 제15항에 있어서, 상기 제1 및 제2의 전계중의 하나는 내부 전원전압보다 높으며, 데이터를 판독할때 상기 데이터선(BL)에 발생되는 전압은 상기 하나의 전계가 내부 전원전압과 거의 같은 경우에 비해 높은 것을 특징으로 하는 강유전체 메모리.
  18. 제17항에 있어서, 상기 강유전체 커패시터는 Pb(Zr,Ti)O3으로 되며, 데이터선(BL)의 상기 기생용량(CBL)과 상기 강유전체 커패시터의 용량 Prs의 비는 거의 다음 조건 :
    ● [V-1] ＜ (CBL[F]/Prs[C]) ＜2
    을 만족하는 강유전체 메모리.
  19. 제8항에 있어서, 상기 데이터선(BL)은 기생용량(CBL)을 가지며, 상기 기생용량(CBL)은 논리 “1” 및 논리 “0”을 판독할 때에 상기 데이터선(BL)에 발생한 전압차가 거의 최대가 되는 값 CBL과 같거나 그 이하가 되도록 설정하는 것을 특징으로 하는 강유전체 메모리.
  20. 제10항에 있어서, 상기 제1의 데이터선(BL)은 기생용량(CBL)을 가지며, 상기 기생용량(CBL)은 논리 “1” 및 논리 “0”을 판독할 때에 상기 데이터선(BL)에 발생한 전압차가 거의 최대가 되는 값 CBL과 같거나 그 이하가 되도록 설정하는 것을 특징으로 하는 강유전체 메모리.
  21. 제19항에 있어서, 상기 제1 및 제2의 전계중의 하나는 내부 전원전압보다 높으며, 데이터를 판독할 때 상기 데이터선(BL)에 발생되는 전압은 상기 하나의 전계가 내부 전원전압과 거의 같은 경우에 비해 높은 것을 특징으로 하는 강유전체 메모리.
  22. 제21항에 있어서, 상기 강유전체 커패시터는 Pb(Zi,Ti)O3으로 되며, 데이터선(BL)의 상기 기생용량(CBL)과 상기 강유전체 커패시터의 용량 Prs의 비는 거의 다음 조건 :
    0.5[V-1] ＜ (CBL[F]/Prs[C]) ＜ 2
    을 만족하는 강유전체 메모리.
  23. 강유전체 커패시터를 기억매체로서 사용한 메모리 셀(302)과 강유전체 커패시터를 사용한 더미 셀(304)을 가지며, 또한 상기 메모리 셀의 강유전체 커패시터의 방향에 대응하여 데이터가 기입되는 강유전체 메모리로부터 데이터를 판독하는 방법에 있어서, (a) 데이터선(BL/BL)을 접지전위로 예비충전하고; (b) 상기 메모리 셀의 강유전체 커패시터에 제1의 구동전압을 인가하고; (c) 상기 메모리 셀(302)에 기억되어 있는 데이터에 따라 데이터선(BL)에 제1 및 제2의 전압중의 하나를 발생시키고; (d) 상기 더미 셀(304)의 강유전체 커패시터에 상기 제1의 구동전압보다 낮은 제2의 구동전압을 인가하여 기준전압을 발생하고; (e) 상기 기준전압에 의거해서 스텝(c)에 발생된 상기 제1 및 제2의 전압을 판별하여 데이터를 판독하는 스텝들로 되는 것을 특징으로 하는 강유진체 메모리로부터의 데이터 판독방법.
  24. 제23항에 있어서 상기 스텝(d)은 상기 더미 셀(304)의 상기 제2의 구동전압을 조정하여 상기 제1 및 제2의 전압간에 상기 기준전압을 발생시키는 스텝(d-1)을 더 구비한 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  25. 제23항에 있어서, 상기 스텝(d)은 상기 더미 셀(304)의 상기 제2의 구동전압을 필요한 최소의 값으로 조정하는 스텝(d-2)을 더 구비한 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  26. 제23항에 있어서, 상기 스텝(d)은 상기 더미 셀(304)의 강유전체 커패시터에 상기 제2의 구동전압을 인가하고, 이어서 상기 구동전압을 접지전위로 강하시키는 스텝(d-3)을 더 구비하며, 상기 스텝(d)이 실행된 후에 상기 스텝(e)을 실행하는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  27. 제23항에 있어서, 상기 메모리 셀(302)과 상기 더미 셀(304)은 병열로 배열되어, 동일한 전원에 의해 구동되는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  28. 제27항에 있어서, 상기 더미 셀(304)의 강유전체 커패시터와 직렬로 커패시터가 접속되고, 상기 커패시터에 의해 상기 강유전체 커패시터에 인가되는 상기 제2의 구동전압을 적절히 조정하는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  29. 제28항에 있어서, 더미 셀(304)의 강유전체 커패시터에 직렬로 접속된 상기 커패시터는 강유전체 커패시터로 구성되는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  30. 제27항에 있어서, 상기 더미 셀(304)의 강유전체 커패시터에 레지스터가 직렬로 접속되어, 상기 강유전체 커패시터에 인가되는 상기 제2의 구동전압이 적절히 조정되는 것을 특징으로 하는 강유전체 메모리로부터의 데이터 판독방법.
  31. 강유전체 커패시터를 기억매체로서 사용한 강 메모리 셀과 강유전체 커패시터를 사용한 더미 셀을 가지며, 데이터가 상기 메모리 셀의 상기 강유전체 커패시터의 방향에 대응하여 기입되며, 상기 가입된 데이터가 판독될 때는 상기 데이터에 대응하여 데이터선에 제1 및 제2의 전압중의 하나가 공급되는 강유전체 메모리에 있어서, 상기 메모리 셀의 강유전체 커패시터에 제1의 구동전압을 인가하는 제1의 수단(PL)과; 상기 더미 셀(304)의 강유전체 커패시터에 상기 제1의 구동전방보다 낮은 제2의 구동전압을 인가하여 기준전압을 발생시키는 제2의 수단(DPL)과; 데이터가 판독될 때는 상기 기준전압에 의거해서 공급된 상기 제1 및 제2의 전압을 판별하여 데이터를 판독하는 제3의 수단(S/A)을 구비한 것을 특징으로 하는 강유전체 메모리.
  32. 제31항에 있어서, 상기 더미 셀(304)의 상기 제2의 구동전압은 상기 제1 및 제2의 전압간에 상기 기준전압을 발생시키도록 조정되는 것을 특징으로 하는 강유전체 메모리.
  33. 제31항에 있어서, 상기 더미 셀(304)의 상기 제2의 구동전압은 필요한 최소의 값으로 조정되는 것을 특징으로 하는 강유전체 메모리.
  34. 제31항에 있어서, 상기 더미 셀(304)의 강유전체 커패시터에 상기 제2의 구동전압을 인가하고, 이어서 상기 구동전압을 접지전위로 강하시키고, 상기의 동작 후에 판별동작을 포함한 데이터 판독동작을 실행하는 것을 특징으로 하는 강유전체 메모리.
  35. 제31항에 있어서, 상기 메모리 셀(302)과 상기 더미 셀(304)은 병렬로 배열되어, 동일한 전원에 의해 구동되는 것을 특징으로 하는 강유전체 메모리.
  36. 제35항에 있어서, 상기 더미 셀(304)의 강유전체 커패시터와 직렬로 커패시터가 더 접속되고, 상기 커패시터에 의해 상기 더미 셀(304)의 상기 강유전체 커패시터에 인가되는 상기 제2의 구동전압을 적절히 조정하는 것을 특징으로 하는 강유전체 메모리.
  37. 제36항에 있어서, 더미 셀(304)의 유전체 커패시터에 직렬로 접속된 상기 커패시터는 강유전체 커패시터로 구성되는 것을 특징으로 하는 강유전체 메모리.
  38. 제35항에 있어서, 상기 더미 셀(304)의 강유전체 커패시터에 레지스터가 직렬로 접속되어, 상기 강유전체 커패시터에 인가되는 상기 제2의 구동전압이 적절히 조정되는 것을 특징으로 하는 강유전체 메모리.
  39. 강유전체 커패시터를 갖는 비휘발성 강유전체 메모리로서, 통상 동작중에는 거의 DRAM 모드로 동작하며, 전원이 OFF상태에서는 상기 강유전체 커패시터의 잔류 분극에 위해 데이터를 보존하는 비휘발성 강유전체 메모리로부터 데이터를 판독하는 방법에 있어서, (a) 전원이 공급되면 플레이트전극과 비트선의 전위를 전원 전압(Vcc)의 거의 절반으로 설정하고; (b) 상기 플레이트전극의 상기 전위를, Vα 및 Vβ 각각 제1 및 제2의 소정 전압이라 할때, 순차적으로 Vcc/2→(Vcc/2+Vα)-(Vcc-Vβ)→Vcc/2로 인가하는 스텝들을 구비하며; 상기 전원이 공급되면 모든 메모리 셀내의 상기 데이터의 축적상태가 상기 잔류 분극으로부터 DRAM 모드로 정보를 보존하는 축적 전하로 변환되는 것을 특징으로 하는 불휘발성 강유전체 메모리로부터의 데이터 판독방법.
  40. 강유전체 커패시터를 갖는 비휘발성 강유전체 메모리로서, 통상 동작중에는 거의 DRAM 모드로 동작하며, 전원이 OFF상태에서는 상기 강유전체 커패시터의 잔류 분극에 위해 데이터를 보존하는 비휘발성 강유전체 메모리에 있어서, 전원이 공급되면 플레이트전극과 비트선의 전위를 전원전압(VCC)의 거의 절반으로 설정하는 제1의 전압설정부와; 상기 플레이트전극의 상기 전위를 순차적으로 Vcc/2→(Vcc/2+Vα)-(Vcc-Vβ)→Vcc/2(Vα 및 Vβ는 각각 제1 및 제2외 소정 전압임)로 인가하는 제2의 전압설정부를 구비하며; 상기 전원이 공급되면 모든 메모리 셀내의 상기 데이터의 축적상태가 상기 잔류 분극으로부터 DRAM 모드로 정보를 보존하는 축적 전하로 변환하는 것을 특징으로 하는 불휘발성 강유전체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960038935A 1995-09-08 1996-09-09 강유전체 메모리 및 강유전체 메모리로부터의 데이터 판독방법 KR100216645B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP95-230868 1995-09-08
JP95-230869 1995-09-08
JP23086995 1995-09-08
JP7230868A JPH0982905A (ja) 1995-09-08 1995-09-08 強誘電体メモリ装置及びその駆動方法
JP95-275546 1995-10-24
JP27554695 1995-10-24
JP95-311088 1995-11-29
JP7311089A JPH09148541A (ja) 1995-11-29 1995-11-29 強誘電体メモリ装置及びその駆動方法
JP7311088A JPH09134974A (ja) 1995-09-08 1995-11-29 強誘電体メモリ装置
JP95-311089 1995-11-29

Publications (2)

Publication Number Publication Date
KR970017603A true KR970017603A (ko) 1997-04-30
KR100216645B1 KR100216645B1 (ko) 1999-09-01

Family

ID=27529864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038935A KR100216645B1 (ko) 1995-09-08 1996-09-09 강유전체 메모리 및 강유전체 메모리로부터의 데이터 판독방법

Country Status (4)

Country Link
US (1) US6356475B1 (ko)
EP (1) EP0767464B1 (ko)
KR (1) KR100216645B1 (ko)
DE (1) DE69630758T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482996B1 (ko) * 2002-08-30 2005-04-15 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196824B2 (ja) * 1997-07-16 2001-08-06 日本電気株式会社 強誘電体メモリ装置
JP3532747B2 (ja) * 1997-12-09 2004-05-31 富士通株式会社 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ
DE59902768D1 (de) 1998-06-16 2002-10-24 Infineon Technologies Ag Schreib- und leseverfahren für einen ferroelektrischen speicher
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
DE19926766A1 (de) * 1999-06-11 2000-12-21 Infineon Technologies Ag Ferroelektrischer Transistor und Verfahren zu dessen Betrieb
US6566698B2 (en) * 2000-05-26 2003-05-20 Sony Corporation Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
NO312698B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
JP3633455B2 (ja) * 2000-07-28 2005-03-30 セイコーエプソン株式会社 記憶装置を内蔵した駆動装置およびそれを用いた電気光学装置並びに電子機器
US6587365B1 (en) * 2000-08-31 2003-07-01 Micron Technology, Inc. Array architecture for depletion mode ferroelectric memory devices
US6515889B1 (en) * 2000-08-31 2003-02-04 Micron Technology, Inc. Junction-isolated depletion mode ferroelectric memory
JP3627640B2 (ja) * 2000-09-22 2005-03-09 松下電器産業株式会社 半導体メモリ素子
JP4024166B2 (ja) * 2002-03-20 2007-12-19 三洋電機株式会社 強誘電体メモリ
JP4214708B2 (ja) * 2002-03-27 2009-01-28 セイコーエプソン株式会社 強誘電体記憶装置及びその駆動方法
CN1527321B (zh) * 2003-03-07 2011-05-11 帕特尼拉资本有限责任公司 存储器
TW594736B (en) * 2003-04-17 2004-06-21 Macronix Int Co Ltd Over-driven read method and device of ferroelectric memory
JP4024196B2 (ja) * 2003-09-30 2007-12-19 三洋電機株式会社 強誘電体メモリ
JP4639049B2 (ja) * 2004-01-14 2011-02-23 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP4161951B2 (ja) * 2004-09-16 2008-10-08 セイコーエプソン株式会社 強誘電体メモリ装置
JP4638193B2 (ja) * 2004-09-24 2011-02-23 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7463504B2 (en) * 2005-09-15 2008-12-09 Texas Instruments Incorporated Active float for the dummy bit lines in FeRAM
KR100748556B1 (ko) * 2005-11-23 2007-08-10 삼성전자주식회사 강유전체 메모리 장치 및 그것의 구동방법
JP2008084450A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
JP2010102793A (ja) * 2008-10-24 2010-05-06 Toshiba Corp 半導体記憶装置
DE102009021152B4 (de) * 2009-05-13 2012-04-26 Atmel Automotive Gmbh Verfahren und Schaltungsanordnung zur Gewinnung einer Feldstärkeinformation
US9324405B2 (en) * 2010-11-30 2016-04-26 Radiant Technologies, Inc. CMOS analog memories utilizing ferroelectric capacitors
US9036442B2 (en) * 2012-06-29 2015-05-19 Intersil Americas LLC Reduced-noise reference voltage platform for a voltage converter device
KR102102175B1 (ko) 2013-11-05 2020-04-21 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 테스트 방법
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
CN109087674A (zh) 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电内存及其数据读取、写入与制造方法和电容结构
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10964372B2 (en) 2019-06-14 2021-03-30 Micron Technology, Inc. Memory cell biasing techniques
US10896712B2 (en) * 2019-06-14 2021-01-19 Micron Technology, Inc. Open page biasing techniques
KR20210158698A (ko) * 2020-06-24 2021-12-31 삼성전자주식회사 회로를 이용하여 소정의 연산을 수행하는 장치 및 방법
CN116935918A (zh) * 2022-03-31 2023-10-24 华为技术有限公司 一种铁电存储器的控制方法以及相关装置
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4110407A1 (de) * 1990-03-30 1991-10-02 Toshiba Kawasaki Kk Halbleiter-speicheranordnung
US5400275A (en) * 1990-06-08 1995-03-21 Kabushiki Kaisha Toshiba Semiconductor memory device using ferroelectric capacitor and having only one sense amplifier selected
US5031143A (en) * 1990-11-21 1991-07-09 National Semiconductor Corporation Preamplifier for ferroelectric memory device sense amplifier
JP3067200B2 (ja) 1990-11-27 2000-07-17 株式会社日立製作所 半導体記憶装置
US5262982A (en) * 1991-07-18 1993-11-16 National Semiconductor Corporation Nondestructive reading of a ferroelectric capacitor
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JPH0713877A (ja) 1993-06-25 1995-01-17 Oki Electric Ind Co Ltd アービタ
JPH0745794A (ja) 1993-07-26 1995-02-14 Olympus Optical Co Ltd 強誘電体メモリの駆動方法
JPH07106450A (ja) 1993-10-08 1995-04-21 Olympus Optical Co Ltd 強誘電体ゲートトランジスタメモリ
JP3505758B2 (ja) 1993-12-28 2004-03-15 ローム株式会社 不揮発性半導体メモリ
US5638318A (en) * 1995-09-11 1997-06-10 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482996B1 (ko) * 2002-08-30 2005-04-15 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치

Also Published As

Publication number Publication date
US6356475B1 (en) 2002-03-12
EP0767464A2 (en) 1997-04-09
DE69630758D1 (de) 2003-12-24
KR100216645B1 (ko) 1999-09-01
EP0767464B1 (en) 2003-11-19
DE69630758T2 (de) 2004-05-27
EP0767464A3 (en) 1999-09-22

Similar Documents

Publication Publication Date Title
KR970017603A (ko) 강유전체 메모리 및 강유전체 메모리로부터의 데이터 판독방법
JP3986686B2 (ja) 強誘電体ランダムアクセスメモリ装置
EP1154436B1 (en) Semiconductor memory device
GB2318230A (en) A ferroelectric memory device and a nondestructive accessing method thereof
US6088257A (en) Ferroelectric random access memory device and method for operating the same
KR100745325B1 (ko) 메모리
KR100275107B1 (ko) 강유전체메모리장치및그구동방법
JP2004071127A (ja) 不揮発性強誘電体メモリ装置、その駆動装置及び駆動方法
US6525956B2 (en) Ferroelectric capacitor memory
US6870785B1 (en) Nonvolatile ferroelectric memory device having multi-bit control function
CN1156851C (zh) 具有位线参考电压的集成存储器和产生该电压的方法
KR100275109B1 (ko) 강유전체메모리장치및그동작방법
KR100323985B1 (ko) 반도체 기억 장치
US6980458B2 (en) Sensing circuit for ferroelectric non-volatile memories
US5940316A (en) Ferroelectric memory device using a ferroelectric material and method of reading data from the ferroelectric memory device
EP1030312B1 (en) Ferroelectric memory
CN1161788C (zh) 具有双晶体管/双电容型存储单元的集成存储器
KR100381023B1 (ko) 비트라인 차지펌핑 회로를 갖는 강유전체기억소자
US6584009B1 (en) Memory integrated circuit with improved reliability
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
JPH09180467A (ja) 強誘電体メモリにおけるデータの読出し方法及び強誘電体メモリ
JP2004178734A (ja) メモリ装置
KR100256253B1 (ko) 비휘발성 반도체 메모리 장치
KR20010061369A (ko) 강유전체 메모리 장치
US20040057275A1 (en) Sensing of memory integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060525

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee