KR960702158A - 메모리 코어 구조(memory core organization) - Google Patents

메모리 코어 구조(memory core organization) Download PDF

Info

Publication number
KR960702158A
KR960702158A KR1019950704757A KR19950704757A KR960702158A KR 960702158 A KR960702158 A KR 960702158A KR 1019950704757 A KR1019950704757 A KR 1019950704757A KR 19950704757 A KR19950704757 A KR 19950704757A KR 960702158 A KR960702158 A KR 960702158A
Authority
KR
South Korea
Prior art keywords
node
current
sense amplifier
transistors
transistor
Prior art date
Application number
KR1019950704757A
Other languages
English (en)
Other versions
KR100283599B1 (ko
Inventor
조지 스마란도이우
에밀 람브라체
Original Assignee
제이. 마이클 로스
아트멜 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이. 마이클 로스, 아트멜 코오포레이숀 filed Critical 제이. 마이클 로스
Publication of KR960702158A publication Critical patent/KR960702158A/ko
Application granted granted Critical
Publication of KR100283599B1 publication Critical patent/KR100283599B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

감지 증폭기의 성능은 반도체 메모리(10)에 접속된 감지 증폭기 회로(24)에 의해 향상된다. 전류 미러 회로(341)는 코어 메모리에 인접한 패스 트랜지스터(331)의 측면에서 데이타 노드(340)에 접속된다. 전류 미러 회로(440)의 다른 측면은 메모리 기준 셀(441)로부터 제공된 전류를 변경하기 위해 접속된다. 이것은 코어 메모리 셀로부터 흐르는 전류가 없을 때 차단되지 않도록 보장하기 위해 패스 트랜지스터에 루브리케이팅 전류를 제공한다. 감지 증폭기의 속도는 괘스 트랜지스터에 있는 더 높은 상호 컨덕턴스 레벨에 의해 향상된다. 속도는 버퍼 회로(601,602,603)를 통해 감지 노드 용량성을 감소함으로써 향상된다. 고어의 성능은 분배된 구역에서의 코어내의 분산된 기준 칼럼에 의해 향상된다.

Description

메모리 코어 구조(MEMORY CORE ORGANIZATION)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 코어안에 분배하고 분산시킨 기준 칼럼을 포함하는 향상된 코어 장치를 도시하는 메모리의 평면도.
제2도는 낮은 입력 용량성과 높은 출력 구동 단을 이용하여 감지 노드에 데이타 버스를 접속한 패스 트랜지스터를 '루브리 케이트'하고 제1인버터로부터 감지 노드를 버퍼링 함으로써 감지 증폭기의 성능을 효율적으로 향상시키는 본 발명에 따른 회로 장치를 나타내는 도면.

Claims (14)

  1. 반도체 메모리에 접속된 감지 증폭기 회로에 있어서, (a) 메모리 상태를 나타내는 선택된 고어 메모리셀로부터 전류를 수신하기 위한 데이타 노드 수단과; (b) 상기 데이타 노드 수단에 의해 수신된 전류를 반사하는 상기 데이타 노드 수단으로부터 전류를 수신하기 위한 감지 노드 수단과; (c) 상기 기준 셀의 상태를 나타내는 선택된 기준 셀로부터 기준 전류를 수신하기 위한 기준 노드 수단과; (d) 제1 및 제2기준 트랜지스터를 포함하는 기준 전류 미러 회로를 포함하는데, 상기 각각의 기준 트랜지스터는 각각 베이스 노드와 드레인 노드와 소오스 노드를 가지고, 상기 기준 트랜지스터 각각의 소오스 노드는 선택된 전원 전압에 접속되며, 상기 제1 및 제2기준 트랜지스터의 케이트 노드는 각각 서로 전기적으로 접속되어 있고, 상기 제1기준 트랜지스터의 드레인 노드는 상기 감지 노드 수단에 접속되어 있고, 상기 제2기준 트랜지스터의 드레인 노드는 자신의 게이트 노드에 접속되어 있고 상기 기준 노드 수단에 의해 수신된 전류를 반사하는 상기 기준 노드 수단으로부터의 전류가 공급되고, 상기 기준 전류 미러 회로는 상기 기준 노드 수단으로부터 상기 제2기준 트랜지스터에 제공된 전류에 비례하여 상기 감지 노드 수단에 기준 전류를 제공하는데 유용하고; (e) 상기 데이타 노드 수단에 접속되는 소오스와 상기 감지 노드 수단에 접속되는 드레인을 가지머, 상기 데이타 노드 수단상의 전압을 제한하기 위한 패스 트랜지스터 수단과; (f) 제1 및 제2루브리케이선 트랜지스터를 포함하는 루브리케이션 전류미러 회로를 포함하는데, 상기 각각의 루브리케이션 트랜지스터는 케이트 노드와 드레인 노드와 소오스 노드를 가지머, 상기 루브리계이선 트랜지스터 각각의 소오스 노드는 공통 노드에 접속되며, 상기 제1 및 제2루브리케이선 트랜지스터의 게이트 노드는 각각 서로 전기적으로 접속되어 있고, 상기 제1루브리게이션 트랜지스터의 드레인 노드는 상기 데이타 노드 수단에 접속되며 상기 데이타 노드 수단으로부터의 전류가 제공되며, 상기 제1루브리케이션 트랜지스터의 드레인 노드는 자신의 게이트 노드와 상기 데이타 노드 수단에 접속되며, 상기 루브리케이션 전류 미러 회로는 상기 데이타 노드 수단으로부터 상기 제1루브리케이선 트랜지스터에 제공된 루브리계이선 전류에 비례하여 상기 기준 노드 수단과 상기 기준 전류 미러 회로에 전류를 제공하는데 유용하고, 상기 루브리케이선 전류 미러 회로는 상기 패스 트랜지스터 수단에 소정량의 전류를 제공하는데 효율적이므로 상기 패스 트랜지스더는 고어 메모리셀로부터 흐르는 전류가 없을 때 조차 개방된 채로 유지되는 것을 특징으로 하는 감지 증폭기 회로.
  2. 제1항에 있어서, 상기 제1 및 제2기준 트랜지스터와 상기 제1 및 제2루브리케이션 트랜지스터는 MOS트랜지스터인 것을 특징으로 하는 감지 증폭기 회로.
  3. 제2항에 있어서, 상기 게1 및 제2트랜지스터의 각각은 공통 노드에 접속된 것을 특징으로 하는 감지 증폭기 회로.
  4. 제2항에 있어서, 상기 제1 및 제2트랜지스터의 각각은 각각 자신의 계이트에 접속된 것을 특징으로 하는 감지 증폭기 회로.
  5. 제2항에 있어서, 상기 제1 및 제2트랜지스더는 서로 각각에 대하여 서로 다른 사이즈의 채널을 가지는 것을 특징으로 하는 감지 증폭기 회로.
  6. 제1항에 있어서, 상기 감지 노드 수단은 출력 증폭 인버터를 포함하는 것을 특징으로 하는 감지 증폭기회로.
  7. 제1항에 있어서, 상기 감지 노드 수단은 상기 감지 노드 수단에 의해 생긴 용량성을 감소하는 버퍼 회로를 포함하는 것을 특징으로 하는 감지 증폭기 회로.
  8. 제7항에 있어서, 상기 버퍼 회로는 상기 감지 노드 수단에 의해 독립하여 구동되는 제1 및 제2트랜지스터 브랜치를 포함하는 것을 특징으로 하는 감지 증폭기 회로.
  9. 제8항에 있어서, 상기 제1 및 제2트린지스터 브랜치는 전류 소오스에 접속된 것을 특징으로 하는 감지증폭기 회로.
  10. 제8항에 있어서, 상기 제1 및 제2트랜지스터 브랜치는 배타적 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 감지 증폭기 회로.
  11. 제1항에 있어서, 상기 감지 노드 수단에서 전압 스윙을 감소하기 위한 클램프 수단을 추가로 포함하는 것을 특징으로 하는 감지 증폭기 회로.
  12. 제11항에 있어서, 상기 클램프 수단은 로우에서 하이로의 전이를 완료한 후 감지 노드에 물다운 전류를 제공하기 위한 전류 미러 장치를 포함하는 것을 특징으로 하는 감지 증폭기 회로.
  13. 기준 셀로부터 감지 노드로 전류를 공급하기 위해 제1전류 미러 회로에 접속되며, 더우기 선택된 메모리셀로부터 분리되기 위하여 다른 측면이 메모리 셀에 접속되는 패스 트랜지스터에 접속된 감지 노드에 선택된 반도체 메모리 셀의 메모리 상태의 감지 표시를 제공하기 위한 방법에 있어서, (a) 상기 선택된 메모리 셀외측면에 있는 상기 패스 트랜지스터의 측면에 제2전류 미러 회로를 접속하는 단계와; (b) 기준 셀로부터 상기 제1전류 미러 회로에 제공되는 전류를 변경하기 위하여 상기 제2전류 미러 회로의 다른 측면을 접속하는 단계를 포함하며, 제1전류 미러 수단에 루브리계이팅 전류를 제공하고, 상기 패스 트랜지스터에 전류를 효율적으로 제공하여 코어 메모리 셀로부터 흐르는 전류가 없을 때도 상기 패스 트랜지스터에 흐르는 전류가 차단되지 않도록 보장하는 것을 특징으로 하는 방법.
  14. 정보를 저장하기 위한 메모리 수단에 있어서, 상기 메모리 수단은 (a) 소청의 복수개의 고어 메모리셀을 각각 순서대로 포함하는 복수개의 칼럼 그룹과; (b) 소정의 대응하는 복수개의 기준 메모리 셀을 포함하고 상기 칼럼 그룹의 대응하는 하나에 결합하는 대응하는 복수개의 기준 칼럼과; (c) 상기 복수개의 칼럼 그룹의 대응하는 하나에 메모리 칼럼의 선택된 하나와 전기적으로 통하기 위한 접속을 가지고 상기 기준 칼럼의 대응하는 하나를 가짐으로써 상기 복수개의 기준 칼럼은 상기 칼럼 그룹 사이에 분배되어 분산되고, 상기 코어메모리 셀의 메모리 내용의 출력 신호 표시를 만들어 내기 위한 대응하는 복수개의 감지 증폭기 수단을 포함하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950704757A 1994-03-02 1994-11-18 메모리 코어 구조 KR100283599B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/204,866 US5390147A (en) 1994-03-02 1994-03-02 Core organization and sense amplifier having lubricating current, active clamping and buffered sense node for speed enhancement for non-volatile memory
US08/204,866 1994-03-02
US8/204866 1994-03-02
PCT/US1994/013359 WO1995024040A1 (en) 1994-03-02 1994-11-18 Memory core organization

Publications (2)

Publication Number Publication Date
KR960702158A true KR960702158A (ko) 1996-03-28
KR100283599B1 KR100283599B1 (ko) 2001-03-02

Family

ID=22759783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704757A KR100283599B1 (ko) 1994-03-02 1994-11-18 메모리 코어 구조

Country Status (8)

Country Link
US (1) US5390147A (ko)
EP (1) EP0698271B1 (ko)
JP (1) JP3358814B2 (ko)
KR (1) KR100283599B1 (ko)
CN (1) CN1049515C (ko)
DE (1) DE69422915T2 (ko)
TW (1) TW265486B (ko)
WO (1) WO1995024040A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559455A (en) * 1994-12-23 1996-09-24 Lucent Technologies Inc. Sense amplifier with overvoltage protection
FR2734390B1 (fr) * 1995-05-19 1997-06-13 Sgs Thomson Microelectronics Circuit de detection de courant pour la lecture d'une memoire en circuit integre
US5666043A (en) * 1995-06-07 1997-09-09 Analog Devices, Inc. Voltage detector with trigger based on output load currency
US5798967A (en) * 1997-02-22 1998-08-25 Programmable Microelectronics Corporation Sensing scheme for non-volatile memories
DE69834313D1 (de) * 1998-02-13 2006-06-01 St Microelectronics Srl Verbesserter Leseverstärker für nichtflüchtigen Speicher mit erweitertem Versorgungsspannungsbereich
JP2000090682A (ja) * 1998-09-10 2000-03-31 Toshiba Corp 半導体記憶装置
US6377084B2 (en) 1999-02-22 2002-04-23 Micron Technology, Inc. Pseudo-differential amplifiers
JP2000244322A (ja) * 1999-02-23 2000-09-08 Mitsubishi Electric Corp 半導体集積回路装置
US6307405B2 (en) 1999-04-27 2001-10-23 Micron Technology, Inc. Current sense amplifier and current comparator with hysteresis
US6288575B1 (en) * 1999-08-24 2001-09-11 Micron Technology, Inc. Pseudo-differential current sense amplifier with hysteresis
US6380787B1 (en) * 1999-08-31 2002-04-30 Micron Technology, Inc. Integrated circuit and method for minimizing clock skews
US6219279B1 (en) * 1999-10-29 2001-04-17 Zilog, Inc. Non-volatile memory program driver and read reference circuits
US6906557B1 (en) * 2000-06-30 2005-06-14 Intel Corporation Fuse sense circuit
TW523977B (en) 2001-09-26 2003-03-11 Macronix Int Co Ltd Circuit and method for stability and speed enhancement for a sense amplifier
US7324394B1 (en) 2002-08-01 2008-01-29 T-Ram Semiconductor, Inc. Single data line sensing scheme for TCCT-based memory cells
US6903987B2 (en) * 2002-08-01 2005-06-07 T-Ram, Inc. Single data line sensing scheme for TCCT-based memory cells
US6775186B1 (en) * 2003-07-03 2004-08-10 Tower Semiconductor Ltd. Low voltage sensing circuit for non-volatile memory device
US6831866B1 (en) 2003-08-26 2004-12-14 International Business Machines Corporation Method and apparatus for read bitline clamping for gain cell DRAM devices
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR100513403B1 (ko) * 2003-11-24 2005-09-09 삼성전자주식회사 센스 앰프를 구비한 비휘발성 반도체 메모리 장치
KR101176219B1 (ko) * 2004-07-30 2012-08-23 스펜션 저팬 리미티드 반도체 장치 및 감지 신호의 생성 방법
US7542322B2 (en) * 2004-09-30 2009-06-02 Intel Corporation Buffered continuous multi-drop clock ring
US8045390B2 (en) * 2008-03-21 2011-10-25 Macronix International Co., Ltd. Memory system with dynamic reference cell and method of operating the same
JP5117950B2 (ja) * 2008-07-18 2013-01-16 ラピスセミコンダクタ株式会社 データ読出回路及び半導体記憶装置
CN102013267B (zh) * 2009-09-07 2013-07-31 上海宏力半导体制造有限公司 存储器和灵敏放大器
US8509026B2 (en) 2012-01-10 2013-08-13 Ememory Technology Inc. Word line boost circuit
US9070425B2 (en) 2013-10-31 2015-06-30 Micron Technology, Inc. Data line control for sense amplifiers
DE102016104987B4 (de) * 2016-03-17 2024-05-23 Infineon Technologies Ag Speicheranordnung und Verfahren zum Lesen einer Speicherzelle eines Speichers
CN106601278B (zh) * 2016-12-19 2019-11-19 佛山中科芯蔚科技有限公司 一种灵敏放大器
CN111696607B (zh) 2019-03-13 2022-05-17 力旺电子股份有限公司 可编程可抹除的非易失性存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218696A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体メモリ
JPS61172300A (ja) * 1985-01-26 1986-08-02 Toshiba Corp 半導体記憶装置
IT1213343B (it) * 1986-09-12 1989-12-20 Sgs Microelettronica Spa Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos.
DE68926124T2 (de) * 1988-06-24 1996-09-19 Toshiba Kawasaki Kk Halbleiterspeicheranordnung
US5148397A (en) * 1989-03-16 1992-09-15 Oki Electric Industry Co. Ltd. Semiconductor memory with externally controlled dummy comparator
US5237534A (en) * 1989-04-27 1993-08-17 Kabushiki Kaisha Toshiba Data sense circuit for a semiconductor nonvolatile memory device
JPH0793032B2 (ja) * 1989-04-27 1995-10-09 日本電気株式会社 半導体記憶装置
US5293345A (en) * 1989-06-12 1994-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device having a data detection circuit with two reference potentials
US5198997A (en) * 1989-08-11 1993-03-30 Sony Corporation Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
JPH0752592B2 (ja) * 1989-08-18 1995-06-05 株式会社東芝 半導体記憶装置
JPH0793033B2 (ja) * 1989-08-24 1995-10-09 日本電気株式会社 センスアンプ
JPH03241594A (ja) * 1990-02-19 1991-10-28 Fujitsu Ltd 半導体メモリのセンス回路
IT1246241B (it) * 1990-02-23 1994-11-17 Sgs Thomson Microelectronics Circuito per la lettura dell'informazione contenuta in celle di memoria non volatili
JP2586723B2 (ja) * 1990-10-12 1997-03-05 日本電気株式会社 センスアンプ
DE69026946T2 (de) * 1990-11-19 1996-09-05 Sgs Thomson Microelectronics Verbesserte Abfühlschaltung für Speicheranordnungen wie nichtflüchtige Speicher mit kompensiertem Offsetstrom
EP0536095B1 (en) * 1991-09-26 1998-01-21 STMicroelectronics S.r.l. Sense amplifier

Also Published As

Publication number Publication date
US5390147A (en) 1995-02-14
KR100283599B1 (ko) 2001-03-02
DE69422915D1 (de) 2000-03-09
DE69422915T2 (de) 2000-10-05
CN1049515C (zh) 2000-02-16
EP0698271A1 (en) 1996-02-28
JPH08510079A (ja) 1996-10-22
EP0698271A4 (en) 1997-11-26
CN1143424A (zh) 1997-02-19
EP0698271B1 (en) 2000-02-02
WO1995024040A1 (en) 1995-09-08
JP3358814B2 (ja) 2002-12-24
TW265486B (ko) 1995-12-11

Similar Documents

Publication Publication Date Title
KR960702158A (ko) 메모리 코어 구조(memory core organization)
KR970010642B1 (ko) 반도체 장치
EP0905904B1 (en) Semiconductor integrated circuit having tri-state logic gate circuit
KR950030360A (ko) 반도체 기억장치
KR950025989A (ko) 반도체 집적회로장치
KR950006850A (ko) 선택기 회로
KR960032736A (ko) 반도체 메모리
KR100200724B1 (ko) 반도체 메모리장치의 서브 워드라인 드라이버
KR910000388B1 (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리장치
KR930018582A (ko) 반도체 메모리장치의 비트라인 분리클럭 저너레이터
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
US5682105A (en) Bonding option circuit having no pass-through current
US6049501A (en) Memory data bus architecture and method of configuring multi-wide word memories
KR100567497B1 (ko) 버스 인터페이스 회로 및 리시버 회로
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
US20060002191A1 (en) Random access memory cell of reduced size and complexity
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
JPH08102655A (ja) 半導体集積回路
JPH10162589A (ja) 強誘電体メモリ装置
KR100339656B1 (ko) 메모리구동장치
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
KR960016424B1 (ko) 신호변화에 대한 인식회로를 갖는 반도체 메모리
KR980005008A (ko) 감지 증폭기 구동 회로
KR970076851A (ko) 결합으로 인한 판독 버스의 전위 변동을 방지하기 위한 기능을 가진 반도체 메모리 디바이스
KR910007134A (ko) 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041118

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee