KR960032587A - 비반사 코팅부를 가진 반도체 장치 및 이 장치 제작 방법 - Google Patents

비반사 코팅부를 가진 반도체 장치 및 이 장치 제작 방법 Download PDF

Info

Publication number
KR960032587A
KR960032587A KR1019960004406A KR19960004406A KR960032587A KR 960032587 A KR960032587 A KR 960032587A KR 1019960004406 A KR1019960004406 A KR 1019960004406A KR 19960004406 A KR19960004406 A KR 19960004406A KR 960032587 A KR960032587 A KR 960032587A
Authority
KR
South Korea
Prior art keywords
reflective layer
resist
layer
reflective
semiconductor device
Prior art date
Application number
KR1019960004406A
Other languages
English (en)
Other versions
KR100495960B1 (ko
Inventor
디. 매니알 파푸
더블유. 파이어달리스 로버트
지. 켐프 케빈
제이. 로만 베르나르드
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR960032587A publication Critical patent/KR960032587A/ko
Application granted granted Critical
Publication of KR100495960B1 publication Critical patent/KR100495960B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

비반사 코팅(ARC)(20)이 반도체 장치(10)에서 폴리실리콘 또는 알루미늄과 같은 반사성, 도정층(18)위에 형성된다. 상기 ARC는 질화 알루미늄층이다. 포토리소그래피동안 상기 ARC는 방사파(30), 특히248nm에서의 깊은 자외선(DUV) 방사와 같은 300nm이향의 파장을 흡수한다. ARC에 의해 흡수되므로써, 상기 방사파가 언더라잉 도전층에서 반사되지 못하게 한다.
따라서, 레지스트 마스크(34)가 패터닝되며 리소그래피 마스크(24)상의 패턴으로 현상된다. 그 결과, 반도체 장치의 적절한층으로의 정확한 복제가 이루어진다.

Description

비반사 코팅부를 가진 반도체 장치 및 이 장치 제작 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 반도체 장치가 본 발명의 실시예에 따른 비반사 코팅을 사용하여 도전층을 패터닝하기 위해 일련의 공정 단계를 거침에 따라 당해 반도체 장치의 일부분을 단면도로 도시한 도면.

Claims (5)

  1. 반도체 장치 제작 방법에 있어서, 반사층(18)을 가진 반도체 웨이퍼(12)를 제공하는 단계; 질화 알루미늄을 함유하는 비반사층(20)을 바로 상기 반사층상에 형성하는 단계; 상기 비반사층위에 레지스트(22)를 퇴적시키는 단계; 상기 레지스트의 선택된 부분을 통해 전달되며 상기 비반사층에 의해 흡수되는 자외선 방사(30)에 대해 상기 레지스트의 선택적 부분을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제작 방법.
  2. 반도체 장치 제작 방법에 있어서, 반사층(18)을 가진 반도체 웨이퍼(12)를 제공하는 단계; 질화 알루미늄을 함유하는 비반사층(20)을 상기 반사층 바로 위에 형성하는 단계; 상기 비반사층위에 레지스트(22)를 퇴적시키는 단계; 상기 레지스트의 선택된 부분을 통해 전달되며 상기 비반사층에 의해 흡수되는 자외선 방사(30)에 대해 상기 레지스트의 선택된 부분을 노출시키는 단계; 반사층(18)을 가진 반도체 웨이퍼(12)를 제공하는 단계; 질화 알루미늄을 함유하는 비반사층(20)을 상기 반사층상에 바로 형성하는 단계;상기 비반사층웨에 레제스트(22)를 최적시키는 단계; 상기 레지스트의 선택된 부분을 통해 전달되며 상기 비반사층에 의해 흡수되는 자외선 방사(30)에 대해 상기 레지스트의 선택된 부분을 노출시키는 단계; 상기 레지스트를 제거하는 단계; 상기 비반사층과 반사층의 나머지 부분위에 층간 유전체층을 퇴적시키는 단계; 및 상기 층간 유전체내에 개구를 에칭하는 단계로서 상기 개구가 상기 비반사층의 일부를 오버라잉하고, 상기 비반사층 부분을 노출시킬때까지 에칭이 실행되며, 상기 비반사층 부분이 에칭 스탑(etch stop)으로 작용하는 에칭 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 반도체 장치 제작 방법에 있어서, 알루미늄층(18)을 가진 반도체 웨이퍼(12)를 제공하는 단계; 질화 알루미늄을 함유한 비반사층(20)을 상기 알루미늄층(20) 바로 위에 형성하는 단계; 상기 비반사층위에 레지스트(22)를 퇴적시키는 단계; 및 상기 레지스트의 선택된 부분을 통해 전달되고, 상기 비반사층에 의해 흡수되는 자외선 방사(30)에 대해 상기 레지스트의 선택된 부분을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제작방법.
  4. 반도체 장치 제작 방법에 있어서, 반도체 기판(12)을 제공하는 단계; 상기 방도체 기판(12) 위에 도전층(18)을 퇴적시키는 단계; 질화 알루미늄으로된 비반사 코팅(20)을 상기 도전층 바로 위에 형성되는 단계; 상기 비반사 코팅위에 레지스트(22)를 퇴적시키는 단계; 300nm보다 작은 파장을 가진 자외선 방사(30)에 대해 상기 레지스트의 선택된 부분을 노출시키는 단계; 상기 비반사 코팅의 보호 및 비보호된 영역과 상기 도전층의 보호 및 비보호된 영역을 한정하는 레지스트 마스크(34)를 발생시키도록 상기 레지스트를 현상하는 단계; 및 에칭에 의해 상기 비반사 코팅의 비보호된 영역과 상기 도전층의 비보호된 영역을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제작 방법.
  5. 반도체 장치에 있어서, 반도체 기판(12); 상기 반도체 기판을 오버라잉하는 도전 부재(38); 상기 도전 부재상에 형성되며 질화 알루미늄으로 이루어지고, 상기 도전 부재와 부합하여 패터닝된 비반사 코팅(20); 및 상기 도전 부재 및 비반사 코팅을 오버라잉하는 층간 유전체(42)를 포함하는 것을 특징으로 하는 반도체 장치 제작 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004406A 1995-02-24 1996-02-24 반도체소자및반도체소자제조방법 KR100495960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/393,781 US5525542A (en) 1995-02-24 1995-02-24 Method for making a semiconductor device having anti-reflective coating
US393,781 1995-02-24

Publications (2)

Publication Number Publication Date
KR960032587A true KR960032587A (ko) 1996-09-17
KR100495960B1 KR100495960B1 (ko) 2005-11-22

Family

ID=23556225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004406A KR100495960B1 (ko) 1995-02-24 1996-02-24 반도체소자및반도체소자제조방법

Country Status (4)

Country Link
US (1) US5525542A (ko)
JP (1) JPH08255752A (ko)
KR (1) KR100495960B1 (ko)
SG (1) SG50524A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730224B1 (ko) * 2006-08-01 2007-06-19 삼성에스디아이 주식회사 유기발광 표시장치

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918147A (en) * 1995-03-29 1999-06-29 Motorola, Inc. Process for forming a semiconductor device with an antireflective layer
KR100434133B1 (ko) * 1995-07-14 2004-08-09 텍사스 인스트루먼츠 인코포레이티드 중간층리쏘그래피
KR100434132B1 (ko) * 1995-07-14 2004-09-08 텍사스 인스트루먼츠 인코포레이티드 중간층리쏘그래피
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography
US5702981A (en) * 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
US5877557A (en) * 1996-04-01 1999-03-02 Raytheon Company Low temperature aluminum nitride
US5759916A (en) * 1996-06-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
US5804088A (en) * 1996-07-12 1998-09-08 Texas Instruments Incorporated Intermediate layer lithography
US6060385A (en) * 1997-02-14 2000-05-09 Micro Technology, Inc. Method of making an interconnect structure
US6017816A (en) * 1997-02-25 2000-01-25 Mosel Vitelic Inc. Method of fabricating A1N anti-reflection coating on metal layer
US6930028B1 (en) * 1997-06-09 2005-08-16 Texas Instruments Incorporated Antireflective structure and method
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US5776821A (en) * 1997-08-22 1998-07-07 Vlsi Technology, Inc. Method for forming a reduced width gate electrode
US6291356B1 (en) 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6090694A (en) * 1997-12-16 2000-07-18 Advanced Micro Devices, Inc. Local interconnect patterning and contact formation
US6184073B1 (en) 1997-12-23 2001-02-06 Motorola, Inc. Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region
TW350099B (en) * 1998-01-26 1999-01-11 United Microelectronics Corp IC microfilm process
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
KR100333724B1 (ko) 1998-06-30 2002-09-17 주식회사 하이닉스반도체 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
US6444584B1 (en) 1998-07-16 2002-09-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming composite silicon/dielectric/silicon stack layer
KR100324591B1 (ko) 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
KR100371142B1 (ko) 1998-12-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의캐패시터형성방법
KR100504430B1 (ko) 1998-12-30 2006-05-17 주식회사 하이닉스반도체 플러그를갖는커패시터의하부전극형성방법
KR100881472B1 (ko) 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
US6410210B1 (en) * 1999-05-20 2002-06-25 Philips Semiconductors Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides
US6355979B2 (en) * 1999-05-25 2002-03-12 Stmicroelectronics, Inc. Hard mask for copper plasma etch
US6214721B1 (en) * 1999-05-27 2001-04-10 National Semiconductor Corp. Method and structure for suppressing light reflections during photolithography exposure steps in processing integrated circuit structures
US6294465B1 (en) * 1999-10-29 2001-09-25 Agere Systems Guardian Corp. Method for making integrated circuits having features with reduced critical dimensions
US6221761B1 (en) * 1999-12-20 2001-04-24 United Microelectronics Corp. Method of stabilizing anti-reflection coating layer
US6605543B1 (en) * 1999-12-30 2003-08-12 Koninklijke Philips Electronics N.V. Process to control etch profiles in dual-implanted silicon films
JP2002075965A (ja) * 2000-08-25 2002-03-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
US6465297B1 (en) 2000-10-05 2002-10-15 Motorola, Inc. Method of manufacturing a semiconductor component having a capacitor
ITMI20020931A1 (it) * 2002-05-02 2003-11-03 St Microelectronics Srl Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore
US7183120B2 (en) * 2002-10-31 2007-02-27 Honeywell International Inc. Etch-stop material for improved manufacture of magnetic devices
US20070007531A1 (en) * 2005-07-08 2007-01-11 Ho Kwak S Semiconductor device and manufacturing method thereof
KR100755147B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100840641B1 (ko) * 2006-11-07 2008-06-24 동부일렉트로닉스 주식회사 반도체 소자 형성 방법
KR100845004B1 (ko) * 2007-04-30 2008-07-09 삼성전자주식회사 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법
US20090047791A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Semiconductor etching methods
JP2010165943A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置の製造方法およびウェハ処理システム
US8661663B2 (en) * 2010-02-22 2014-03-04 University Of Houston Method for manufacturing a multimodal neural probe
WO2014190343A1 (en) 2013-05-24 2014-11-27 University Of Houston Integrated thin-film optrode
US9761489B2 (en) * 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US9837306B2 (en) 2015-12-21 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and manufacturing method thereof
CN111679454B (zh) * 2020-06-19 2023-07-07 联合微电子中心有限责任公司 半导体器件的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869322A (en) * 1973-10-15 1975-03-04 Ibm Automatic P-N junction formation during growth of a heterojunction
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
US4540914A (en) * 1982-12-17 1985-09-10 Lockheed Missiles & Space Company, Inc. Absorbing graded nitride film for high contrast display devices
JPS62169446A (ja) * 1986-01-22 1987-07-25 Hitachi Micro Comput Eng Ltd 半導体装置とその製造方法
JPS63143819A (ja) * 1986-12-06 1988-06-16 Sony Corp 半導体装置の製造方法
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
JPH01223750A (ja) * 1988-03-02 1989-09-06 Nec Corp 半導体装置
JPH01241125A (ja) * 1988-03-23 1989-09-26 Sony Corp 半導体装置の製造方法
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5270263A (en) * 1991-12-20 1993-12-14 Micron Technology, Inc. Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering
JPH06267842A (ja) * 1993-03-12 1994-09-22 Matsushita Electric Ind Co Ltd 微細パターン形成方法
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730224B1 (ko) * 2006-08-01 2007-06-19 삼성에스디아이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
SG50524A1 (en) 1998-07-20
US5525542A (en) 1996-06-11
JPH08255752A (ja) 1996-10-01
KR100495960B1 (ko) 2005-11-22

Similar Documents

Publication Publication Date Title
KR960032587A (ko) 비반사 코팅부를 가진 반도체 장치 및 이 장치 제작 방법
US5741624A (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US6020269A (en) Ultra-thin resist and nitride/oxide hard mask for metal etch
US5310626A (en) Method for forming a patterned layer using dielectric materials as a light-sensitive material
US6200907B1 (en) Ultra-thin resist and barrier metal/oxide hard mask for metal etch
KR960032089A (ko) 반사 방지막을 사용하는 레지스트 패턴형성방법, 형성된 레지스트 패턴, 레지스트 패턴을 사용한 에칭방법 및 형성된 생성물
US6306560B1 (en) Ultra-thin resist and SiON/oxide hard mask for metal etch
US6037276A (en) Method for improving patterning of a conductive layer in an integrated circuit
KR100295426B1 (ko) 배선형성방법
EP0940719A2 (en) Photoresist film and method for forming a pattern thereof
JP4401023B2 (ja) 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション
US6156658A (en) Ultra-thin resist and silicon/oxide hard mask for metal etch
JP3047832B2 (ja) 半導体装置の製造方法
JPH07307333A (ja) パターン形成方法
JPH07201990A (ja) パターン形成方法
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
JP3608978B2 (ja) 半導体装置の製造方法
JPH08330249A (ja) 半導体装置の製造方法
KR20010036770A (ko) 반도체 장치의 마스크 제조 방법
KR100380277B1 (ko) 미세패턴 형성방법
JPH1041207A (ja) レジストパターンの形成方法
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR970067638A (ko) 반도체장치의 콘택홀 형성방법
KR970077457A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030430

Effective date: 20050225

Free format text: TRIAL NUMBER: 2003101001694; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030430

Effective date: 20050225

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee