KR100845004B1 - 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법 - Google Patents

나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법 Download PDF

Info

Publication number
KR100845004B1
KR100845004B1 KR1020070042129A KR20070042129A KR100845004B1 KR 100845004 B1 KR100845004 B1 KR 100845004B1 KR 1020070042129 A KR1020070042129 A KR 1020070042129A KR 20070042129 A KR20070042129 A KR 20070042129A KR 100845004 B1 KR100845004 B1 KR 100845004B1
Authority
KR
South Korea
Prior art keywords
metal film
mask
forming
mask pattern
opening
Prior art date
Application number
KR1020070042129A
Other languages
English (en)
Inventor
박동건
김동원
이성영
최양규
김창훈
김주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070042129A priority Critical patent/KR100845004B1/ko
Priority to US12/149,388 priority patent/US8211322B2/en
Application granted granted Critical
Publication of KR100845004B1 publication Critical patent/KR100845004B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

분자크기의 소자 또는 바이오 센서에 사용되는 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한 분자크기의 소자 제조 방법이 개시되어 있다. 상기 나노 갭을 갖는 금속막 패턴의 형성 방법으로 반도체 기판 상에 금속막을 형성한다. 금속막 상에 개구부를 갖는 마스크 패턴을 형성한다. 개구부의 측면과 접하는 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 개구부의 측면에 대하여 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 금속막에 나노 갭을 형성한다. 이와 같이, 금속막 패턴은 마스크 패턴의 형태와 이온 밀링 공정에서의 이온빔의 틸트각을 조절함으로써 원하는 크기의 나노 갭을 갖도록 형성시킬 수 있다. 따라서, 나노 갭 내에 도전성 분자물질 또는 바이오 물질을 흡착시켜 소자 또는 센서로 이용할 수 있으며, 고집적의 분자크기의 소자를 제조할 수 있다.

Description

나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한 분자크기의 소자 제조 방법{Method of forming a metal layer pattern having nanogaps and method of manufacturing a molecule-sized device using the same}
도 1은 본 발명의 일 실시예에 따른 나노 갭을 갖는 금속막 패턴의 형성 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 5는 본 발명의 실시예 1에 따른 분자크기의 소자 또는 바이오 센서를 위한 나노 갭을 갖는 금속막 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 6 및 도 7은 본 발명의 실시예 2에 따른 분자크기의 소자 또는 바이오 센서를 위한 나노 갭을 갖는 금속막 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 11은 본 발명의 실시예 3에 따른 분자크기의 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
도 12 내지 도 14는 본 발명의 실시예 4에 따른 분자크기의 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200, 300, 400 : 반도체 기판 301, 420 : 게이트 전극
102, 202, 302, 402 : 절연막 104, 204, 304, 404 : 금속막
106, 206, 306, 406 : 마스크 패턴 108, 208, 308, 408 : 개구부
110, 210, 310, 410 : 나노 갭 112, 212, 312, 412 : 금속막 패턴
314, 414 : 도전성 분자물질 416 : 게이트 절연막 패턴
418 : 게이트 도전막 패턴
본 발명은 나노 갭(nanogap)을 갖는 금속막 패턴의 형성 방법 및 이를 이용한 분자크기의 소자의 제조 방법에 관한 것이다. 보다 상세하게는, 분자 또는 그에 준하는 크기의 소자 또는 바이오 센서(bio-sensor)에 적용되는 나노 갭을 원하는 크기로 재현성이 높게 형성시킬 수 있는 금속막 패턴의 형성 방법 및 이를 이용한 분자크기의 소자의 제조 방법에 관한 것이다.
반도체 소자는 거듭되는 기술의 발전으로 소자 크기가 지속적으로 감소되고, 성능이 향상되는 과정을 거쳐 고집적화를 이루어왔다.
이때, 반도체 소자의 소형화에 있어서 한계가 있어 이를 극복하기 위하여 분자크기의 소자가 제안되었다. 여기서, 분자크기의 소자는 분자를 채널로 이용하는 새로운 개념의 소자이며, 이를 구현하기 위해서 전계효과 트랜지스터의 소스/드레인 역할을 하는 두 개의 금속판 사이에 분자 길이에 해당하는 갭이 존재하고 있다.
나노미터 크기의 갭(gap)을 사이에 두고 양쪽에 금속판이 위치하게 되는 금 속 나노 갭은 분자크기의 소자와 바이오 센서를 제작하는 데에 유용하게 사용된다. 상기와 같은 나노 갭을 적용하여 소스/드레인 간격을 분자크기로 줄일 수 있는 분자크기 소자의 제조 기술은 페타비트(petabit)급 이상의 고집적화를 확보할 수 있기 때문에 차세대 반도체 기술의 핵심으로 연구되고 있다.
그러나, 기존의 나노미터 크기의 갭(gap)을 적용하는 소자의 제조 기술은 리소그라피(lithography)가 가지는 광원의 파장, 빛의 산란, 렌즈의 NA 한계 및 포토레지스트(photoresist)의 부재와 같은 기술적인 문제로 인하여 한계를 가지고 있었다. 또한, 반도체 소자의 크기가 줄어질수록 재현성이 크게 감소하였다.
한편, 상기 바이오 센서는 효소, 항체, 핵산 등과 같이 생물체 내에 존재하는 특정 물질을 검출해 내는 검출기이다. 상기 바이오 센서는 전기적, 화학적, 광학적으로 검출하는 방법을 사용한다. 그 중, 상기 전기적인 검출 방법을 사용하는 바이오 센서는 작은 양의 물질을 가장 빠르게 검출할 수 있다는 장점을 가지고 있다. 또한, 하나의 칩에 센싱(sensing) 회로와 검출(detection) 회로를 동시에 형성시킬 수 있기 때문에 소형의 휴대 가능한 바이오 센서를 제조할 수 있다. 그리고, 기존의 실리콘 공정을 이용하면 소형의 바이오 센서를 대량생산하여 저렴한 가격으로 휴대 가능한 센서를 제조할 수 있다는 장점도 가지고 있다.
여기서, 상기 나노 갭 사이에 생체 물질이 들어있는 용액을 주입한 후 나노갭 양 단의 전기적 특성의 변화를 통해 특정 물질을 검출할 수 있기 때문에 수 나노미터의 폭을 가진 나노 갭은 전기적인 센서로 사용될 수 있다.
이러한 바이오 센서를 제조하기 위해서는 검출될 물질의 크기, 즉 나노미터 크기의 나노 갭을 전기적 회로 기판 위에 형성시켜야 하는데, 형성된 나노 갭의 크기가 작을수록 감도(sensitivity)가 증가하여 효과적인 검출이 가능하다.
그러나, 기존의 실리콘 공정에서 쓰이는 리소그라피를 이용하여 나노미터 이하의 갭을 형성하는 것은 기술적인 한계 및 복잡한 공정이 요구되고, 갭 크기가 작아질수록 재현성이 떨어지기 때문에 고성능의 바이오 센서에 필요한 나노미터 크기의 갭을 제조하기가 어렵다. 그러므로, 우수한 성능을 갖는 분자크기의 소자 또는 바이오 센서를 제조하기 위해서는 새로운 방법을 통한 수 나노미터 크기의 나노 갭을 만드는 것이 요구되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 기판 상의 금속막에 원하는 크기의 나노 갭을 재현성 있게 형성시킬 수 있는 나노 갭을 갖는 금속막 패턴의 형성 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 원하는 크기의 나노 갭을 갖는 금속막 패턴을 형성하고 도전성 분자물질 또는 바이오 물질을 흡착시켜 소자 또는 센서로 이용할 수 있는 고집적의 분자크기의 소자 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 나노 갭을 갖는 금속막 패턴의 형성 방법에 의하면, 반도체 기판 상에 금속막을 형성한다. 상기 금속막 상에 개구부를 갖는 마스크 패턴을 형성한다. 상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 개구부의 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 상기 금속막에 나노 갭을 형성한다.
그리고, 상기 나노 갭을 형성한 한 다음 상기 마스크 패턴을 제거할 수 있다. 이때, 상기 금속막은 금(Au), 은(Au) 또는 백금(Pt)을 포함할 수 있다.
일 예로서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 수직하며, 상기 이온빔은 상기 수직한 측면에 대하여 틸트되도록 제공될 수 있다.
다른 예로서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 틸트되어 있으며, 상기 이온빔은 상기 금속막의 상부 표면에 대하여 수직하게 제공될 수 있다.
또한, 상기 마스크 패턴은 상기 금속막 상에 제1 마스크막 및 제2 마스크막을 순차적으로 형성하고, 상기 제2 마스크막을 패터닝하여 상기 제1 마스크막을 식각하기 위한 제2 마스크 패턴을 형성한 다음, 상기 제2 마스크 패턴을 마스크로 하여 상기 제1 마스크막을 식각하여 형성할 수 있다. 여기서, 상기 마스크 패턴은 고밀도 플라즈마 식각 공정, 반응성 이온 식각 공정, 플라즈마 식각 공정, 습식 식각 공정 등의 식각 공정을 이용하여 형성된다.
이때, 상기 이온빔은 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것이 바람직하다.
상기 다른 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 분자크기의 소자 제조 방법에 의하면, 반도체 기판 상에 게이트 전극을 형성한다. 상기 게이트 전극 상에 절연막 및 금속막을 순차적으로 형성한다. 상기 금속막 상에 개 구부를 갖는 마스크 패턴을 형성한다. 상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 개구부의 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 상기 금속막에 나노 갭을 형성한다. 상기 마스크 패턴을 제거한다. 상기 나노 갭 내에 채널 역할을 수행하기 위한 도전성 분자물질을 흡착시킨다.
여기서, 상기 금속막은 금(Au), 은(Au) 또는 백금(Pt)을 포함할 수 있다.
일 예로서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 수직하며, 상기 이온빔은 상기 수직한 측면에 대하여 틸트되도록 제공될 수 있다.
다른 예로서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 틸트되어 있으며, 상기 이온빔은 상기 금속막의 상부 표면에 대하여 수직하게 제공될 수 있다.
또한, 상기 마스크 패턴은 상기 금속막 상에 제1 마스크막 및 제2 마스크막을 순차적으로 형성하고, 상기 제2 마스크막을 패터닝하여 상기 제1 마스크막을 식각하기 위한 제2 마스크 패턴을 형성한 다음, 상기 제2 마스크 패턴을 마스크로 하여 상기 제1 마스크막을 식각하여 형성할 수 있다. 여기서, 상기 마스크 패턴은 고밀도 플라즈마 식각 공정, 반응성 이온 식각 공정, 플라즈마 식각 공정, 습식 식각 공정 등의 식각 공정을 이용하여 형성된다.
이때, 상기 이온빔은 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것이 바람직하다. 또한, 상기 도전성 분자물질은 도전성 유기 분자가 용해된 용액에 상기 기판이 담긴 상태에서 흡착되는 것이 바람직하다.
상기 다른 목적을 달성하기 위한 본 발명의 바람직한 다른 실시예에 따른 분자크기의 소자 제조 방법에 의하면, 반도체 기판 상에 절연막 및 금속막을 순차적으로 형성한다. 상기 금속막 상에 개구부를 갖는 마스크 패턴을 형성한다. 상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 개구부의 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 상기 금속막에 나노 갭을 형성한다. 상기 마스크 패턴을 제거한다. 상기 나노 갭 내에 채널 역할을 수행하기 위한 도전성 분자물질을 흡착시킨다. 상기 도전성 분자물질이 흡착된 나노 갭 및 금속막 패턴의 일부 상에 게이트 절연막 패턴 및 게이트 도전막 패턴으로 이루어지는 게이트 전극을 형성한다.
여기서, 상기 금속막은 금(Au), 은(Au) 또는 백금(Pt)을 포함할 수 있다.
이때, 상기 이온빔은 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것이 바람직하다. 또한, 상기 도전성 분자물질은 도전성 유기 분자가 용해된 용액에 상기 기판이 담긴 상태에서 흡착되는 것이 바람직하다.
상기와 같은 본 발명에 따르면, 반도체 기판 상에 형성된 금속막 상에 마스크 패턴을 형성한 후 이온빔이 마스크 패턴의 상부 표면 부위에 일부가 차단되도록 이온 밀링 공정을 수행하여 원하는 크기의 나노 갭을 형성시킬 수 있다. 또한, 상기 마스크 패턴의 형태와 이온 밀링 공정의 틸트된 각도를 조정함으로써, 상기 나노 갭을 원하는 크기로 재현성 있게 형성시킬 수 있다. 상기와 같은 나노 갭을 갖는 금속막 패턴의 형성 방법을 이용하여 기판 상에 금속막 패턴을 형성한 다음 게이트를 형성시킴으로써, 원하는 게이트 길이를 갖는 분자크기의 소자를 용이하게 제조할 수 있다. 또한, 상기 나노 갭 내에 바이오 물질을 포함하는 용액을 주입함으로써, 생체 물질을 효과적으로 검출할 수 있는 고성능의 바이오 센서를 제조할 수 있다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다. 또한, 각 막(층), 영역, 부위 또는 패턴들이 "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층, 영역, 부위 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1" 및/또는 "제2"는 각 층, 영역, 패드, 부위 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
나노 갭을 갖는 금속막 패턴의 형성 방법
도 1은 본 발명의 일 실시예에 따른 나노 갭을 갖는 금속막 패턴의 형성 방 법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 우선, 반도체 기판 상에 금속막을 형성한다 (S10). 여기서, 상기 금속막은 금속 및 합금과 같은 도전성 물질을 포함하여 형성할 수 있다. 상기 금속막은 이후에 분자크기의 소자에서 채널로서 적용되거나, 전기적인 특성 변화를 이용하여 생체 물질을 검출하는 센서로서 적용될 수 있다. 따라서, 상기 금속막은 분자크기의 소자에서 사용될 경우 채널 물질에 적합한 일함수를 가지는 금속을 포함하여 형성할 수 있다. 또한, 상기 금속막은 바이오 센서에 사용될 경우, 검출하고자 하는 생체 물질과의 부착력(adhesion)이 우수한 금속을 포함하여 이루어진다. 예를 들면, 상기 금속막은 금(Au), 은(Ag), 백금(Pt) 또는 이들의 합금으로 이루어진다. 이때, 상기 금속막은 금(Au)을 포함하는 것이 바람직하다.
상기 금속막 상에 개구부를 갖는 마스크 패턴을 형성한다 (S20). 상기 마스크 패턴은 상기 금속막에 이온 밀링 공정을 수행하여 나노 갭을 형성하기 위한 식각 마스크로 사용한다.
상기 마스크 패턴을 형성하기 위해서는, 우선, 상기 금속막 상에 이온 밀링을 위한 제1 마스크막을 형성하고, 상기 제1 마스크막의 식각을 위하여 제2 마스크막을 형성한다. 여기서, 상기 제1 마스크막은 이온 밀링에 의해 식각되지 않도록 충분히 두껍게 형성한다.
그리고, 상기 제2 마스크막은 상기 제1 마스크막에 대하여 식각 선택비를 갖는 물질로 이루어질 수 있다. 이어서, 상기 제2 마스크막 상에 포토리소그래피 공정을 수행하여, 제1 포토레지스트 패턴(미도시)을 형성한다. 상기 제2 포토레지스 트 패턴을 이용하여 상기 제2 마스크막을 패터닝하여 상기 개구부를 정의하는 제2 마스크막 패턴(미도시)으로 전환시킨다.
이어서, 상기 제2 마스크 패턴을 식각 마스크로 하여 상기 제1 마스크막을 식각하여 이온 밀링 공정을 수행하기 위한 마스크 패턴을 형성시킬 수 있다.
이때, 상기 제1 마스크막의 식각 공정의 예로는 고밀도 플라즈마 식각 공정, 반응성 이온 식각 공정, 플라즈마 식각 공정, 습식 식각 공정 등을 들 수 있다. 상기 마스크 패턴이 형성된 후에, 상기 제2 마스크 패턴은 제거한다. 그 결과, 개구부를 갖는 상기 마스크 패턴이 완성된다.
상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 상기 금속막에 나노 갭을 형성한다 (S30).
여기서, 상기 이온빔의 틸트된 각도는 조절가능하며, 상기 각도를 변화시켜 원하는 크기 및 틸트된 형태를 갖는 나노 갭을 형성할 수 있다. 이때, 상기 이온빔은 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것이 바람직하다. 일 예로서, 상기 나노 갭을 틸트된 형태로 형성시킬 경우에는, 상기 마스크 패턴의 측면이 수직하도록 형성시키며, 상기 이온빔을 틸트시켜 제공할 수 있다. 다른 예로서, 상기 나노 갭을 수직한 형태로 형성시킬 경우에는, 상기 마스크 패턴의 측면을 틸트되도록 형성시키며, 상기 이온빔을 실질적으로 수직하게 제공할 수 있다.
따라서, 이온빔이 상기 측면에 대하여 틸트되도록 제공되는 상기 이온 밀링 공정에 의해 상기 반도체 기판 상에 원하는 각도의 나노 갭을 갖는 금속막 패턴이 형성된다.
이어서, 상기 마스크 패턴을 제거하여 상기 반도체 기판 상에 나노 갭을 갖는 금속막 패턴을 완성한다(S40).
상기와 같이, 상기 이온 밀링 공정에서 마스크 패턴에 의해 일부 차단시키고 이온빔의 제공 각도를 조절시킴으로써, 금속막 내에 원하는 형태 및 크기를 갖도록 나노 갭을 형성시킬 수 있다. 따라서, 상기 금속막 패턴의 형성 방법을 원하는 게이트 길이를 갖는 분자크기의 소자 및 검출하고자 하는 생체 물질의 크기와 동일한 나노 갭을 갖는 바이오 센서에 용이하게 적용시킬 수 있다.
실시예 1
도 2 내지 도 5는 본 발명의 실시예 1에 따른 분자크기의 소자 또는 바이오 센서를 위한 나노 갭을 갖는 금속막 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 실리콘 웨이퍼 또는 SOI 기판과 같은 반도체 기판(100) 상에 절연성 물질을 포함하는 절연막(102) 및 금속막(104)을 순차적으로 형성한다.
구체적으로, 상기 절연막(102)은 실리콘 산화물(SiO2), SOG(silicon-on-glass), 실리콘 질화물(SiN), 실리콘 산질화물 또는 고유전율 물질로 이루어질 수 있다. 상기 실리콘 산화물은 열산화 공정을 통해 형성될 수 있으며, 상기 실리콘 산질화물은 열산화 공정을 통해 형성된 실리콘 산화물을 질화시킴으로써 형성될 수 있다. 상기 고유전율 물질로는 HfO2, ZrO2, La2O3, Ta2O5, TiO2, SrTiO3, (Ba,Sr)TiO3 등이 있으며, 화학 기상 증착 또는 원자층 증착을 통해 형성될 수 있다.
또한, 상기 금속막(104)은 상기 절연막(102) 상에 금속 및 합금과 같은 도전성 물질을 포함하여 형성할 수 있다. 예를 들면, 상기 금속막(104)은 금(Au), 은(Ag), 백금(Pt) 또는 이들의 합금으로 이루어진다. 이때, 상기 금속막(104)은 금(Au)을 포함하는 것이 바람직하다.
도 3을 참조하면, 상기 금속막(104) 상에 측면이 상기 금속막(104)의 상부 표면에 대하여 수직한 개구부(108)를 갖는 마스크 패턴(106)을 형성한다. 상기 마스크 패턴(106)은 상기 금속막에 이온 밀링 공정을 수행하여 나노갭을 형성하기 위한 식각 마스크로 사용한다.
상기 마스크 패턴(106)을 형성하기 위해서는 우선, 상기 금속막(104) 상에 이온 밀링을 위한 제3 마스크막을 형성하고, 상기 제3 마스크막을 식각하기 위하여 제4 마스크막을 형성한다. 여기서, 상기 제3 마스크막은 이온 밀링에 의해 식각되지 않도록 충분히 두껍게 형성한다. 그리고, 상기 제4 마스크막은 상기 제3 마스크막에 대하여 식각 선택비를 갖는 물질로 이루어질 수 있다. 이어서, 상기 제4 마스크막 상에 포토리소그래피 공정을 수행하여, 제2 포토레지스트 패턴(미도시)을 형성한다. 상기 제2 포토레지스트 패턴을 이용하여 상기 제4 마스크막을 패터닝하여 상기 개구부를 정의하는 제4 마스크 패턴(미도시)으로 전환시킨다.
이어서, 상기 제4 마스크 패턴을 식각 마스크로 하여 상기 제4 마스크막을 수직하게 식각하여 이온 밀링 공정을 수행하기 위한 개구부(108)의 측면이 금속막의 상부 표면에 대하여 수직한 마스크 패턴(106)을 형성시킨다. 이때, 상기 제3 마스크막의 식각 공정의 예로는 고밀도 플라즈마 식각 공정, 반응성 이온 식각 공정, 플라즈마 식각 공정, 습식 식각 공정 등을 들 수 있다. 상기 마스크 패턴(106)이 형성된 후에, 상기 제4 마스크 패턴을 제거한다.
도 4를 참조하면, 상기 금속막(104)에 상기 개구부(108)의 측면이 상기 금속막의 상부 표면에 대하여 수직한 마스크 패턴(106)을 마스크로 이용하면서 이온빔(I)이 상기 측면에 대하여 틸트되도록 제공되는 이온 밀링 공정을 수행하여 반도체 기판(100) 상에 틸트된 형태의 나노 갭(110)을 갖는 금속막 패턴(112)을 형성한다.
상기 이온빔(I)의 제공 각도는 조절가능하며, 상기 각도를 변화시켜 원하는 크기의 나노 갭(110)을 형성할 수 있다. 이때, 상기 이온빔(I)은 상기 개구부(108)의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것이 바람직하다. 따라서, 상기 이온 밀링 공정에 의해 상기 반도체 기판(100) 상에 틸트된 형태의 나노 갭(110)을 갖는 금속막 패턴(112)이 형성된다.
도 5를 참조하면, 상기 마스크 패턴(106)을 제거하여 반도체 기판(100) 상에 틸트된 형태의 나노 갭(110)을 갖는 금속막 패턴(112)을 완성한다.
실시예 2
도 6 및 도 7은 본 발명의 실시예 2에 따른 분자크기의 소자 또는 바이오 센 서를 위한 나노 갭을 갖는 금속막 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 반도체 기판(200)에 절연막(202) 및 금속막(204)을 순차적으로 형성한 다음, 상기 금속막(204) 상에 이온 밀링을 수행하기 위한 식각 마스크로서 개구부의 측면이 상기 금속막(204)에 대하여 틸트되어 있는 마스크 패턴(206)을 형성한다.
여기서, 상기 절연막(202)은 실리콘 산화물, 실리콘 산질화물 또는 고유전율 물질로 이루어질 수 있다. 상기 금속막(204)은 상기 절연막(202) 상에 금속 및 합금과 같은 도전성 물질을 포함하여 형성할 수 있다. 상기 금속막(204)은 바이오 센서로서 검출할 생체물질과의 부착력(adhesion)이 우수하거나, 분자크기 소자에 사용될 채널 물질에 적합한 일함수를 가지는 금속을 포함하여 형성한다. 예를 들면, 상기 금속막(204)은 금(Au), 은(Ag), 백금(Pt) 또는 이들의 합금으로 이루어진다.
상기 마스크 패턴(206)을 형성하기 위해서는 우선 상기 금속막(204) 상에 이온 밀링을 위한 제5 마스크막을 형성하고, 상기 제5 마스크막의 식각을 위하여 제6 마스크막을 형성한다. 이때, 상기 제5 마스크막은 이온 밀링에 의해 식각되지 않도록 충분히 두껍게 형성한다. 그리고, 상기 제6 마스크막은 상기 제5 마스크막에 대하여 식각 선택비를 갖는 물질로 이루어질 수 있다. 이어서, 상기 제6 마스크막 상에 포토리소그래피 공정을 수행하여, 제3 포토레지스트 패턴(미도시)을 형성한다. 따라서, 제6 마스크막은 개구부를 정의하는 제6 마스크 패턴으로 전환된다.
이어서, 상기 제6 마스크 패턴을 식각 마스크로 하여 상기 제5 마스크막을 틸트되도록 식각하여 이온 밀링 공정을 수행하기 위한 측면이 틸트된 개구부(208)를 갖는 마스크 패턴(206)을 형성시킨다. 그 결과, 상기 마스크 패턴(206)은 상기 금속막의 상부 표면이 대하여 측면이 30 내지 50°틸트된 개구부(208)를 갖도록 형성된다. 상기 마스크 패턴(206)이 형성된 후에, 상기 제6 마스크 패턴을 제거한다.
도 7을 참조하면, 상기 측면이 틸트된 개구부(208)를 갖는 마스크 패턴(206)을 마스크로 하여 노출된 금속막(204)에 이온빔(I')이 상기 측면에 대하여 틸트되도록 제공되는 이온 밀링 공정을 수행하여 반도체 기판(200) 상에 수직한 형태의 나노 갭(210)을 갖는 금속막 패턴(212)을 형성한다.
상기 이온빔(I')의 제공 각도는 조절가능하며, 상기 각도를 변화시켜 원하는 크기의 나노 갭(210)을 형성할 수 있다. 이때, 상기 이온빔은 상기 개구부(208)의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것이 바람직하다. 본 발명에서는 상기 이온빔(I')을 상기 금속막(204)의 표면에 실질적으로 수직하게 제공함으로써, 상기 이온 밀링 공정에 의해 상기 반도체 기판(200) 상에 수직한 형태의 나노 갭(210)을 갖는 금속막 패턴(212)이 형성된다.
이어서, 도시되지는 않았지만 상기 마스크 패턴(206)을 제거하여 반도체 기판(200) 상에 측면이 수직한 나노 갭(210)을 갖는 금속막 패턴(212)을 완성한다.
상기와 같은 공정을 이용하여 분자크기의 소자 또는 바이오 센서를 위한 나노 갭을 갖는 금속막 패턴의 형성이 가능해질 수 있다. 또한, 상기 개구부의 측면이 상기 금속막의 상부 표면에 대하여 틸트되어 있는 각도를 조절함으로써 이온 밀링 공정에 노출되는 금속막 패턴의 상기 나노 갭의 크기를 검출하고자 하는 생체 물질의 크기에 따라 맞출 수 있다.
분자크기의 소자 제조 방법
실시예 3
도 8 내지 도 11은 본 발명의 실시예 3에 따른 분자크기의 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
도 8을 참조하면, 반도체 기판(300) 상에 게이트 전극(301)을 형성한다.
일 예로서, 상기 게이트 전극(301)은 상기 반도체 기판(300) 상에 게이트 전극을 형성하기 위한 영역을 노출시키는 마스크를 형성하는 마스킹 공정을 수행한 다음, 이온 주입(ion-implantation) 또는 확산(diffusion) 공정을 수행하여 상기 반도체 기판(300)의 표면 부위에 형성할 수 있다.
다른 예로서, 상기 게이트 전극(301)은 상기 반도체 기판(300) 상에 게이트 전극을 형성하기 위한 전도성이 높은 도전막을 형성한 다음, 상기 도전막을 게이트 전극으로 잔류시키기 위한 사진식각 공정을 수행하여 형성할 수 있다.
도 9를 참조하면, 상기 게이트 전극(301) 상에 절연막(302) 및 금속막(304)을 순차적으로 형성한다. 상기 절연막(302)은 실리콘 산화물, 실리콘 산질화물 또는 고유전율 물질로 이루어질 수 있다. 상기 금속막(304)은 상기 절연막(302) 상에 금속 및 합금과 같은 도전성 물질을 포함하여 형성할 수 있다. 상기 금속막(304)은 분자크기 소자에 사용될 채널 물질에 적합한 일함수를 가지는 금속을 포함하여 형성한다. 예를 들면, 상기 금속막(304)은 금(Au), 은(Ag), 백금(Pt) 또는 이들의 합 금으로 이루어진다. 바람직하게는, 상기 금속막(304)은 금(Au)을 포함하여 형성될 수 있다.
도 10을 참조하면, 상기 금속막(304)에 상기 도 6 및 도 7의 공정과 동일한 공정을 수행하여 나노 갭(310)을 갖는 금속막 패턴(312)을 형성한다. 즉, 측면이 틸트된 형상을 갖는 마스크 패턴을 형성하고, 상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 나노 갭(310)을 갖는 금속막 패턴(312)을 형성한다. 이때, 상기 마스크 패턴의 개구부의 각도를 조절하면서 상기 금속막(304)을 이온 밀링함으로써 식각되는 금속막(304)의 면적을 조절할 수 있다. 바람직하게는 상기 이온 밀링 공정은 이온빔이 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 상태로 수행할 수 있다. 따라서, 수직하고 원하는 크기의 나노 갭(310)을 갖는 금속막 패턴(312)이 형성될 수 있다.
상기 금속막 패턴(312)이 형성된 후, 상기 마스크 패턴은 제거된다.
도 11을 참조하면, 상기 나노 갭(310)을 갖는 금속막 패턴(312)의 상기 나노 갭(310) 내에 채널(channel) 역할을 수행하게 될 도전성 분자물질(314)을 흡착시킨다. 여기서, 상기 나노 갭(310)의 폭은 상기 도전성 분자물질(314)의 크기와 동일하고, 상기 나노 갭(310)에 삽입되는 상기 분자크기의 소자는 단일층으로 형성된다. 이때, 상기 도전성 분자물질(314)은 도전성 유기 분자가 용해된 용액에 상기 기판이 담긴 상태에서 흡착시킬 수 있다.
상기 도전성 분자물질(314)의 예로는 비팬힐사이얼(biphenyl thiols), 랭뮤 어-블로젯(Langmuir-Blodgett)과 같은 도전성 유기 분자를 들 수 있다.
상기 나노 갭(310) 사이에 도전성 유기 분자를 흡착시키기 위해서는 전계를 인가하지 않고 자기 조직화 현상(self-assembly phenomena) 만으로 흡착시키는 방법 또는 상기 나노 갭(310) 사이에 전계를 인가하여 도전성 유기 분자의 배열이 전계에 의해 수직하게 배열되도록 흡착시키는 방법을 이용할 수 있다.
상기 도전성 유기 분자의 종류에 따라 다이오드 특성 및 양자효과의 특성이 달라진다. 즉, 나노크기의 도전성 유기분자 소자는 대용량 메모리 소자, 논리회로 소자, 아날로그회로 소자에 응용이 가능하다.
상기와 같이, 마스크 패턴 및 이온 밀링 공정을 이용하여 나노 갭 내에 자기 갭을 형성시킬 수 있어 분자크기의 소자를 용이하게 형성시킬 수 있다. 또한, 상기 금속막 패턴으로 금(Au)을 포함시킬 뿐 아니라 금 이외의 다양한 일함수를 갖는 금속, 예를 들면, 은(Ag), 백금(Pt) 등을 사용하고, 이에 맞는 채널 분자물질을 선택할 수 있어 원하는 특성을 가지는 분자크기의 소자를 형성시킬 수 있다. 또한, 상기 나노 갭 내에 전기적 특성을 갖는 바이오 물질을 포함하는 용액을 주입하여 생체 물질을 효과적으로 검출할 수 있는 바이오 센서로도 이용할 수 있다.
실시예 4
도 12 내지 도 14는 본 발명의 실시예 4에 따른 분자크기의 소자를 형성하는 방법을 설명하기 위한 단면도들이다.
도 12를 참조하면, 먼저 상기 도 6 및 도 7의 공정과 동일한 공정을 수행하 여 반도체 기판(400) 상에 절연막(402)을 형성하고, 상기 절연막(402) 상에 마스크 패턴(미도시) 및 이온 밀링 공정을 이용하여 나노 갭(410)을 갖는 금속막 패턴(412)을 형성한다. 즉, 측면이 틸트된 형상을 갖는 마스크 패턴을 형성하고, 상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 나노 갭(410)을 갖는 금속막 패턴(412)을 형성한다. 이때, 상기 이온빔은 상기 마스크 패턴의 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것이 바람직하다. 상기 금속막 패턴(412)이 형성된 후, 상기 마스크 패턴은 제거된다.
도 13을 참조하면, 상기 나노 갭(410)을 갖는 금속막 패턴(312)의 상기 나노 갭(410) 내에 채널 역할을 수행하게 될 도전성 분자물질(414)을 흡착시킨다. 여기서, 상기 나노 갭(410)의 폭은 상기 도전성 분자물질(414)의 크기와 동일하고, 상기 나노 갭(410)에 삽입되는 상기 분자크기의 소자는 단일층으로 형성된다. 이때, 상기 도전성 분자물질(414)은 도전성 유기 분자가 용해된 용액에 상기 기판이 담긴 상태에서 흡착시킬 수 있다.
상기 도전성 분자물질(414)의 예로는 비페닐사이얼(biphenyl thiols), 랭뮤어-블로젯(Langmuir-Blodgett)과 같은 도전성 유기 분자를 들 수 있다. 상기 도전성 유기 분자의 종류에 따라 다이오드 특성 및 양자효과의 특성이 다르게 나타난다.
상기 나노 갭(410) 사이에 도전성 유기 분자를 흡착시키기 위해서는 전계를 인가하지 않고 자기 조직화 현상(self-assembly phenomena) 만으로 흡착시키는 방법 또는 상기 나노 갭(410) 사이에 전계를 인가하여 도전성 유기 분자의 배열이 전계에 의해 수직하게 배열되도록 흡착시키는 방법을 이용할 수 있다.
도 14를 참조하면, 상기 도전성 분자물질(414)이 흡착된 나노 갭(410) 및 상기 나노 갭(410) 주변의 금속막 패턴(412)의 일부 상에 게이트 전극(420)을 형성하여 분자크기의 소자를 완성한다.
구체적으로, 상기 도전성 분자물질(414)이 흡착된 나노 갭(410) 및 금속막 패턴(412) 상에 실리콘 산화물과 같은 절연물을 포함하여 게이트 절연막(미도시)을 형성한다. 상기 게이트 절연막 상에 게이트 전극을 형성하기 위한 게이트 도전막(미도시)을 형성한다. 상기 게이트 도전막 및 게이트 절연막을 식각하여 상기 도전성 분자물질(414)이 흡착된 나노 갭(410) 및 금속막 패턴(412)의 일부 상에 게이트 절연막 패턴(416) 및 게이트 도전막 패턴(418)으로 이루어지는 게이트 전극(420)을 형성한다.
이와 같이, 마스크 패턴의 형태 및 상기 마스크 패턴의 측면에 대하여 이온빔의 각도를 조절하면서 이온 밀링 공정을 수행하여 원하는 크기의 나노 갭을 갖는 금속막 패턴을 형성시킬 수 있다. 이어서, 상기 금속막 패턴 상에 게이트를 형성하여 분자크기의 소자를 용이하게 완성시킬 수 있다. 또한, 상기 금속막 패턴으로 금(Au)을 포함시킬 뿐 아니라 금 이외의 다양한 일함수를 갖는 금속, 예를 들면, 은(Ag), 백금(Pt) 등을 사용하고, 이에 맞는 채널 분자물질을 선택할 수 있어 원하는 특성을 가지는 분자크기의 소자를 형성시킬 수 있다.
또한, 상기 나노 갭 내에 전기적 특성을 갖는 바이오 물질을 포함하는 용액을 주입하여 생체 물질을 효과적으로 검출할 수 있는 바이오 센서로 이용할 수 있다.
상기와 같은 본 발명의 나노 갭을 갖는 금속막 패턴의 형성 방법에 따르면, 반도체 기판 상에 형성된 금속막 상에 마스크 패턴을 형성한 후 이온빔이 마스크 패턴의 개구부의 측면과 접하는 상부 표면 부위에 틸트되도록 이온 밀링 공정을 수행하여 원하는 크기의 나노 갭을 형성시킬 수 있다. 또한, 상기 마스크 패턴의 형태와 이온 밀링 공정의 틸트된 각도를 조정함으로써, 금속막 내에 상기 나노 갭을 원하는 크기로 재현성 있게 형성시킬 수 있다.
따라서, 상기 나노 갭을 갖는 금속막 패턴의 형성 방법을 이용하여 기판 상에 금속막 패턴을 형성한 다음 게이트를 형성시킴으로써, 원하는 게이트 길이를 갖는 분자크기의 소자를 용이하게 제조할 수 있다.
또한, 상기 나노 갭 내에 바이오 물질을 포함하는 용액을 주입함으로써, 생체 물질을 효과적으로 검출할 수 있는 고성능의 바이오 센서를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 반도체 기판 상에 금속막을 형성하는 단계;
    상기 금속막 상에 개구부를 갖는 마스크 패턴을 형성하는 단계; 및
    상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 개구부의 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 상기 금속막에 나노 갭을 형성하는 단계를 포함하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  2. 제1항에 있어서, 상기 나노 갭을 형성한 후 상기 마스크 패턴을 제거하는 단계를 더 포함하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  3. 제1항에 있어서, 상기 금속막은 금(Au), 은(Au) 및 백금(Pt)으로 이루어진 군으로부터 선택된 하나를 포함하는 것을 특징으로 하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  4. 제1항에 있어서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 수직하며, 상기 이온빔은 상기 수직한 측면에 대하여 틸트되도록 제공되는 것을 특징으로 하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  5. 제1항에 있어서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 틸트되어 있으며, 상기 이온빔은 상기 금속막의 상부 표면에 대하여 수직하게 제공되는 것을 특징으로 하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  6. 제1항에 있어서, 상기 마스크 패턴을 형성하는 단계는,
    상기 금속막 상에 제1 마스크막 및 제2 마스크막을 순차적으로 형성하는 단계;
    상기 제2 마스크막을 패터닝하여 상기 제1 마스크막을 식각하기 위한 제2 마스크 패턴을 형성하는 단계; 및
    상기 제2 마스크 패턴을 마스크로 하여 상기 제1 마스크막을 식각하여 상기 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  7. 제1항에 있어서, 상기 마스크 패턴은 고밀도 플라즈마 식각 공정, 반응성 이온 식각 공정, 플라즈마 식각 공정 및 습식 식각 공정으로 이루어진 군으로부터 선택된 어느 하나의 식각 공정을 이용하여 형성되는 것을 특징으로 하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  8. 제1항에 있어서, 상기 이온빔은 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것을 특징으로 하는 나노 갭을 갖는 금속막 패턴의 형성 방법.
  9. 반도체 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 절연막 및 금속막을 순차적으로 형성하는 단계;
    상기 금속막 상에 개구부를 갖는 마스크 패턴을 형성하는 단계;
    상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 개구부의 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 상기 금속막에 나노 갭을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계; 및
    상기 나노 갭 내에 채널 역할을 수행하기 위한 도전성 분자물질을 흡착시키는 단계를 포함하는 분자크기의 소자 제조 방법.
  10. 제9항에 있어서, 상기 금속막은 금(Au), 은(Au) 및 백금(Pt)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  11. 제9항에 있어서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 수직하며, 상기 이온빔은 상기 수직한 측면에 대하여 틸트되도록 제공되는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  12. 제9항에 있어서, 상기 개구부의 측면은 상기 금속막의 상부 표면에 대하여 틸트되어 있으며, 상기 이온빔은 상기 금속막의 상부 표면에 대하여 수직하게 제공되는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  13. 제9항에 있어서, 상기 마스크 패턴을 형성하는 단계는,
    상기 금속막 상에 제1 마스크막 및 제2 마스크막을 순차적으로 형성하는 단계;
    상기 제2 마스크막을 패터닝하여 상기 제1 마스크막을 식각하기 위한 제2 마스크 패턴을 형성하는 단계; 및
    상기 제2 마스크 패턴을 마스크로 하여 상기 제1 마스크막을 식각하여 상기 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  14. 제9항에 있어서, 상기 마스크 패턴은 고밀도 플라즈마 식각 공정, 반응성 이온 식각 공정, 플라즈마 식각 공정 및 습식 식각 공정으로 이루어진 군으로부터 선택된 어느 하나의 식각 공정을 이용하여 형성되는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  15. 제9항에 있어서, 상기 이온빔은 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  16. 제9항에 있어서, 상기 도전성 분자물질은 도전성 유기 분자가 용해된 용액에 상기 기판이 담긴 상태에서 흡착되는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  17. 반도체 기판 상에 절연막 및 금속막을 순차적으로 형성하는 단계;
    상기 금속막 상에 개구부를 갖는 마스크 패턴을 형성하는 단계;
    상기 개구부의 측면과 접하는 상기 마스크 패턴의 상부 표면 부위에 의해 이온빔의 일부가 차단되도록 상기 개구부의 측면에 대하여 상기 이온빔이 틸트되도록 이온 밀링 공정을 수행하여 상기 금속막에 나노 갭을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 나노 갭 내에 채널 역할을 수행하기 위한 도전성 분자물질을 흡착시키는 단계; 및
    상기 도전성 분자물질이 흡착된 나노 갭 및 금속막 패턴의 일부 상에 게이트 절연막 패턴 및 게이트 도전막 패턴으로 이루어지는 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  18. 제17항에 있어서, 상기 금속막은 금(Au), 은(Au) 및 백금(Pt)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  19. 제17항에 있어서, 상기 이온빔은 상기 개구부의 측면에 대하여 30 내지 50°의 틸트각을 갖는 것을 특징으로 하는 분자크기의 소자 제조 방법.
  20. 제17항에 있어서, 상기 도전성 분자물질은 도전성 유기 분자가 용해된 용액에 상기 기판이 담긴 상태에서 흡착되는 것을 특징으로 하는 분자크기의 소자 제조 방법.
KR1020070042129A 2007-04-30 2007-04-30 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법 KR100845004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070042129A KR100845004B1 (ko) 2007-04-30 2007-04-30 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법
US12/149,388 US8211322B2 (en) 2007-04-30 2008-04-30 Method of forming a metal layer pattern having a nanogap and method of manufacturing a molecule-sized device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042129A KR100845004B1 (ko) 2007-04-30 2007-04-30 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR100845004B1 true KR100845004B1 (ko) 2008-07-09

Family

ID=39824133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042129A KR100845004B1 (ko) 2007-04-30 2007-04-30 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법

Country Status (2)

Country Link
US (1) US8211322B2 (ko)
KR (1) KR100845004B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937260B1 (ko) 2007-12-31 2010-01-15 한국표준과학연구원 나노갭 전극을 이용한 나노입자 검출센서
WO2010050637A1 (en) * 2008-10-31 2010-05-06 Snu R&Db Foundation A nanogap device for field enhancement and a system for nanoparticle detection using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344153A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010424A (ko) * 1989-11-13 1991-06-29 쓰지 하루오 광회절격자 소자의 제조방법
KR20010055134A (ko) * 1999-12-09 2001-07-04 오길록 탄소 나노 튜브를 이용한 금속 나노 세선 형성 방법
KR20040100239A (ko) * 2003-05-22 2004-12-02 한국과학기술원 나노미터 또는 그 이하 사이즈의 패턴 형성방법
KR20040105320A (ko) * 2003-06-05 2004-12-16 한국과학기술원 10나노 이하 사이즈의 바이오 나노어레이 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860783A (en) * 1970-10-19 1975-01-14 Bell Telephone Labor Inc Ion etching through a pattern mask
US4117301A (en) * 1975-07-21 1978-09-26 Rca Corporation Method of making a submicrometer aperture in a substrate
JP3362970B2 (ja) 1994-08-19 2003-01-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US5525542A (en) * 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating
JP2004111478A (ja) 2002-09-13 2004-04-08 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
JP3787630B2 (ja) 2003-02-14 2006-06-21 独立行政法人情報通信研究機構 ナノギャップ電極の製造方法
US7189987B2 (en) * 2003-04-02 2007-03-13 Lucent Technologies Inc. Electrical detection of selected species
US7767998B2 (en) * 2003-12-04 2010-08-03 Alcatel-Lucent Usa Inc. OFETs with active channels formed of densified layers
KR100679704B1 (ko) 2005-01-10 2007-02-06 한국과학기술원 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법
JP4631004B2 (ja) 2005-02-28 2011-02-16 独立行政法人情報通信研究機構 ナノギャップ電極の製造方法
KR100632656B1 (ko) 2005-05-23 2006-10-11 주식회사 하이닉스반도체 플래쉬 메모리소자의 비트라인 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010424A (ko) * 1989-11-13 1991-06-29 쓰지 하루오 광회절격자 소자의 제조방법
KR20010055134A (ko) * 1999-12-09 2001-07-04 오길록 탄소 나노 튜브를 이용한 금속 나노 세선 형성 방법
KR20040100239A (ko) * 2003-05-22 2004-12-02 한국과학기술원 나노미터 또는 그 이하 사이즈의 패턴 형성방법
KR20040105320A (ko) * 2003-06-05 2004-12-16 한국과학기술원 10나노 이하 사이즈의 바이오 나노어레이 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937260B1 (ko) 2007-12-31 2010-01-15 한국표준과학연구원 나노갭 전극을 이용한 나노입자 검출센서
WO2010050637A1 (en) * 2008-10-31 2010-05-06 Snu R&Db Foundation A nanogap device for field enhancement and a system for nanoparticle detection using the same
KR101069607B1 (ko) 2008-10-31 2011-10-05 서울대학교산학협력단 전자기파의 전기장 집속을 위한 나노갭 디바이스 및 이를 이용하여 나노입자를 검출하기 위한 시스템
US8710444B2 (en) 2008-10-31 2014-04-29 Snu R&Db Foundation Nanogap device for field enhancement and a system for nanoparticle detection using the same
EP2344418A4 (en) * 2008-10-31 2017-11-01 SNU R & DB Foundation A nanogap device for field enhancement and a system for nanoparticle detection using the same

Also Published As

Publication number Publication date
US20080302760A1 (en) 2008-12-11
US8211322B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
KR100679704B1 (ko) 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법
US9234872B2 (en) Chemical sensing and/or measuring devices and methods
US9488615B2 (en) Biosensor with a sensing surface on an interlayer dielectric
JP6533465B2 (ja) ナノワイヤプラットフォームに基づく広いダイナミックレンジを持つ流体センサ
CA2458233A1 (en) Nanoscale electronic devices & fabrication methods
JP2011203256A (ja) センシング用アモルファス薄膜
US20080251877A1 (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
TW201322448A (zh) 奈米網格通道鰭式場效電晶體及生物感測器
JP2010530063A (ja) ナノ構造電界効果型センサならびに同センサを形成する方法および使用する方法
US20150024533A1 (en) Method of forming a semiconductor device
US7410904B2 (en) Sensor produced using imprint lithography
KR100845004B1 (ko) 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법
KR20070036355A (ko) 나노갭 전극소자의 제작 방법
US20140061728A1 (en) Gate Biasing Electrodes For FET Sensors
KR101927415B1 (ko) 나노갭 소자 및 이로부터의 신호를 처리하는 방법
KR101767670B1 (ko) 재사용이 가능하고 민감도와 안정성이 우수한 생화학 센서 및 제조 방법
WO2007018571A2 (en) Chemical sensor
KR101878747B1 (ko) 나노갭 소자 및 이로부터의 신호를 처리하는 방법
JP6054604B2 (ja) マイクロ・ナノ流体解析デバイスおよびその製造方法
KR100997210B1 (ko) 전계효과 트랜지스터의 기생 게이트 전계효과를 이용한 바이오 센서 및 그 제조 방법
US20110294296A1 (en) Using edges of self-assembled monolayers to form narrow features
KR101380926B1 (ko) 표면 개질된 탄소나노구조체를 이용한 이온 농도 측정용 센서 및 그 제조방법
US7436033B2 (en) Tri-gated molecular field effect transistor and method of fabricating the same
TWI552014B (zh) 生物裝置與應用其之生物感測方法
Cao A Chemical sensor design using a standard CMOS Process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 11