JP3787630B2 - ナノギャップ電極の製造方法 - Google Patents

ナノギャップ電極の製造方法 Download PDF

Info

Publication number
JP3787630B2
JP3787630B2 JP2003036568A JP2003036568A JP3787630B2 JP 3787630 B2 JP3787630 B2 JP 3787630B2 JP 2003036568 A JP2003036568 A JP 2003036568A JP 2003036568 A JP2003036568 A JP 2003036568A JP 3787630 B2 JP3787630 B2 JP 3787630B2
Authority
JP
Japan
Prior art keywords
layer
electrode
metal mask
nanogap
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003036568A
Other languages
English (en)
Other versions
JP2004247203A (ja
Inventor
隆 永瀬
徹 久保田
信郎 益子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Original Assignee
National Institute of Information and Communications Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology filed Critical National Institute of Information and Communications Technology
Priority to JP2003036568A priority Critical patent/JP3787630B2/ja
Priority to US10/662,886 priority patent/US7056446B2/en
Publication of JP2004247203A publication Critical patent/JP2004247203A/ja
Application granted granted Critical
Publication of JP3787630B2 publication Critical patent/JP3787630B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/06Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a liquid
    • G01N27/07Construction of measuring vessels; Electrodes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/701Integrated with dissimilar structures on a common substrate
    • Y10S977/72On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y10S977/722On a metal substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Micromachines (AREA)
  • Electron Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、集束イオンビームリソグラフィによるナノギャップ電極の製造方法に関する。より詳しくは、本発明は、金属薄膜をレジストとして用いた集束イオンビームリソグラフィによるナノギャップ電極の製造方法に関する。
【0002】
【従来の技術】
近年、単一有機分子を用いた分子電子素子に関する研究が盛んになっている。これは半導体微細加工の高精度化が限界に近づきつつあり、また素子のナノサイズ化に伴い素子動作の物理的限界に達することが予想されているために、本質的にナノサイズである単一の有機分子を一素子に応用する概念が生じたためである(例えば、"Molecular Electronics II", New York Academy of Sciences, New York (2002);(非特許文献1)参照)。分子電子素子を実現するためには、配列技術など、解決しなければならない課題がある。その第一段階として単一有機分子の電気伝導特性を測定し、分子軌道等の分子の特性による影響を正確に把握しておく必要がある。そのため、単一有機分子を挟むことができる数ナノメートルのギャップを有した対向電極(ナノギャップ電極)が必要となる。
【0003】
一般的にナノギャップ電極を製造するためには、電子ビームリソグラフィが用いられている。この技術により製造できるギャップ長は、電子散乱による影響(近接効果)のために20nm程度である。一方、有機レジストを用いた集束イオンビーム(FIB: focused ion beam)によるリソグラフィでは、集束したイオンビーム径が10nm程度と比較的小さく、また電子に比べて質量の大きいイオンを用いることで近接効果が無視できる。このためFIBによるリソグラフィにより、線幅8〜10nmのポジ型レジストパターンを製造した例が知られている(例えば、R. L. Kubena, J. W. Ward, F. P. Stratton, R. J. Joyce and G. M. Atkinson, "A Low Magnification Focused Ion Beam System with 8 nm Spot Size", J. Vac. Sci. Technol. B9, 3079-3083 (1991);(非特許文献2)参照。)。上述のとおり、一般的にFIBによるリソグラフィは、電子ビームリソグラフィに比べて微細なギャップ電極を作製できる。
【0004】
一般的に、FIBリソグラフィは、有機レジストのイオンビーム露光、現像、電極パターニングを行なう。FIBリソグラフィでは、イオンビームのレジスト、下地基板でのイオン散乱による露光を低減させるため、数100keV程度の高加速電圧のイオンビームが用いられている(例えば、下記非特許文献2、及びS. Matsui, Y. Kojima, Y. Ochiai and T. Honda, "High-Resolution Focused Ion Beam Lithography", J. Vac. Sci. Technol. B9, 2622-2632 (1991)(非特許文献3)参照)。このため照射イオンの基板への侵入深さが、100nm程度に及ぶ。したがって、このFIBリソグラフィを用いてナノギャップ電極を作製した際には、イオンが電極金属を透過する。電極金属を透過したイオンは、絶縁基板に入り、ナノギャップ電極の絶縁特性へ影響を与えるという問題がある。
【0005】
図1にAu基板へのGa+イオン侵入深さの数値シミュレーション結果を示す。数値計算にはイオン注入の一般的なモンテカルト法ソフトであるTRIMプログラム(TRIM(the Transport of Ion in Matter), IBM (1998).)を用いた。図1から、100keV、260keVの高加速電圧におけるイオン侵入深さは、それぞれ最大で70nm、150nm程度に及ぶことが分かる。
【0006】
絶縁基板へのイオン注入は、電極金属の膜厚をイオン侵入長よりも大きくすることで改善できる。一方、微細なギャップを製造するためには、薄いレジスト膜を用いる必要がある(すなわち、レジストでのイオン散乱をできるだけ低減させる必要がある。)。薄いレジスト膜を用いると、ドライエッチングによる電極パターニング時にレジストが耐久できないという問題がある。また、FIBリソグラフィでは低イオン照射でレジスト露光を行なう必要がある。しかしながら、低イオン照射の制御は一般に困難という問題がある。これらより、有機レジストを用いたFIBリソグラフィによるナノギャップ電極作製は必ずしも容易でないという問題がある。
【0007】
【非特許文献1】
"Molecular Electronics II", New York Academy of Sciences, New York ( 2002)
【非特許文献2】
R. L. Kubena, J. W. Ward, F. P. Stratton, R. J. Joyce and G. M. Atki nson, "A Low Magnification Focused Ion Beam System with 8 nm Spot Size ", J. Vac. Sci. Technol. B9, 3079-3083 (1991)
【非特許文献3】
S. Matsui, Y. Kojima, Y. Ochiai and T. Honda, "High-Resolution Focus ed Ion Beam Lithography", J. Vac. Sci. Technol. B9, 2622-2632 (1991)
【0008】
【発明が解決しようとする課題】
本発明は、FIBを用いた新たなリソグラフプロセスによりナノギャップ電極を容易に製造する方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題は、以下の発明により解決される。
(1)第1の実施態様にかかる発明(以下、「第1の発明」ともいう。)は、絶縁基板上に、電極層、金属マスク層をこの順に堆積する層堆積工程と、集束イオンビームを用いて前記金属マスク層をエッチングし、マスクパターンを形成するマスクパターン形成工程と、前記マスクパターン形成工程において形成されたマスクパターンにより前記電極層をマスクし、ドライエッチングにより前記電極層にパターンを転写するドライエッチング工程と、電極層に比べて金属マスク層を溶解しやすい溶液を用いて前記金属マスク層を溶解除去するウエットエッチング工程とを含むナノギャップ電極の製造方法である。このナノギャップ電極の製造方法によれば、金属層を従来のレジストのように用いているため、2つの電極が微小な間隔を有する電極を絶縁基板の絶縁性を損なうことなく容易に作成できる。
(2)第1の発明は、好ましくは、絶縁基板と電極層の間に、絶縁基板と電極層の密着性を高める密着層を形成する工程を含む。この密着層は、電極層の役割をかねてもよい。密着層により絶縁基板と電極層の密着性を高めることができるので、絶縁基板から電極層が剥離する事態を防止できる
)第1の発明において、好ましくは、金属マスク層の厚さが、10nm〜400nmである。この程度の金属マスク層の厚さであれば、電極層をエッチングする際にそのエッチングに耐えることができる。
)第1の発明において、好ましくは、マスクパターン形成工程において、前記金属マスク層に単位平方センチメートル当り1015〜1021個のイオンが衝突する。通常の有機レジストを用いたリソグラフィにおいては、1012〜1014個のイオンをあてればよいが、本発明では金属層をエッチングするためにより多くのイオンを衝突させることが好ましい。
)第1の発明において、好ましくは、前記マスクパターン形成工程において、金属マスク層のみならず電極層が平均して1nm〜40nm除去される。金属マスク層と電極層の境界面にはある程度の凹凸があり、このような凹凸を含めて効果的に金属マスク層を除去できる。
)第1の発明において、好ましくは、電極部の間隔が、2nm〜12nmである。電極部の間隔が、2nm〜12nmであれば、単一有機分子の電気伝導特性を測定できる。
)第1の発明において、好ましくは、金属マスク層にチタンを用いる。電極層としては、金や白金など導電性と、耐溶媒特性があるものが用いられる。このような、金属に比べて酸などに弱く、硬度が高い金属が本発明の金属マスク層としてふさわしい。チタンであれば、この要件を満たすため好適である。
)第1の発明において、好ましくは、電極層に金を用いる。金であれば、伝導性や耐薬品性を有し、しかも比較的やわらかいので本発明の電極層として好適である。
)第1の発明において、好ましくは、集束イオンビームとして、10keV〜200keVの印加電圧により加速されたガリウムイオンを用いる。このような、速度の速いイオンビームを用いることで、より好適にエッチングできることとなる。
10)第1の発明において、好ましくは、集束イオンビームとして、その最小径が5nm〜100nmの集束イオンビームを用いる。このように最小径の小さなイオンビームを用いれば、微小なナノギャップを効果的に得ることができる。なお、最小径とは、イオンビームの分布密度をビームの進行方向状に展開した場合に、最大密度の半分の密度を与えるビーム中心からの距離(FWHM)を意味する。
【0010】
(12)第2の実施態様にかかる発明(以下、第2の発明ともいう。)は、200nm〜400nmの絶縁基板上に、密着層及び電極層としてPt層を10nm〜15nm、電極層としてAu層を60nm〜80nm、金属マスク層としてTiを40nm〜50nm、スパッタ蒸着法によりこの順に真空蒸着する堆積工程と、加速電圧25keV〜40keV最小径10nm〜15nmのGa+イオンを含む集束イオンビーム用い、上記の金属マスク層に単位平方センチメートル当り1017〜1018個のGa+イオンを衝突させることにより金属マスク層をエッチング加工し、マスクパターンを形成するマスクパターン形成工程と、Ar+のスパッタエッチングを行い、Au層とPt層からなる電極層をパターニングするドライエッチング工程と、硫酸を含む酸性水溶液に浸漬することにより金属マスク層を除去するウエットエッチング工程とを含む2つの電極部の間隔が4nm〜6nmであるナノギャップ電極の製造方法である。第2の発明によれば、確実にナノギャップ電極を作成できる。
(13)第2の発明は、好ましくは、絶縁基板の厚さが、300nmであり、前記Pt層の厚さが、12nmであり、前記Au層の厚さが、70nmであり、
前記金Ti層の厚さが、45nmであり、前記Ga+イオンの加速電圧が30keVであり、前記Ga+イオンの最小径が12nmであり、2つの電極部の間隔が5nmである。この第2の発明の好ましい実施態様によれば、実施例に示されるとおり、確実にナノギャップ電極を作成できる。
【0011】
(14)第3の実施態様にかかる発明(以下、第3の発明ともいう。)は、電極層を構成する2つの電極部の間隔が4nm〜6nmであるナノギャップ電極である。このような微小な間隔を有するナノギャップ電極を用いれば、単一有機分子の電気伝導特性を測定できる。
(15)第3の発明は、好ましくは、絶縁基板と、その上に設けられ電極層とを含み、前記電極層が、金、白金のいずれか又は両方を含む。
【0012】
【発明の実施の形態】
図2に本発明の第1の実施態様にかかるナノギャップ電極製造工程(以下、第1の実施態様という。)を示す。この第1の実施態様においては、絶縁基板1上に、電極層2、及び金属マスク層3をこの順に蒸着している。金属マスク層3を下層の電極層2のドライエッチングマスクとして用いる。ナノギャップ電極の製造工程としては、以下のとおりである。まず、絶縁基板1上に、電極層2、金属マスク層3をこの順に堆積する(層堆積工程)。つぎに、図2(a)に示されるように集束イオンビーム4を用いて前記金属マスク層をエッチングし、マスクパターンを形成する(マスクパターン形成工程)。次に、図2(b)に示されるように、前記マスクパターン形成工程において形成されたマスクパターンにより電極層をマスクし、エッチングガス5を金属マスク層及びマスクされていない電極層に衝突させるドライエッチングにより電極層2にパターンを転写する(ドライエッチング工程)。続いて、図2(c)に示されるように、電極層に比べて金属マスク層を溶解しやすい溶液を用いて前記金属マスク層を溶解除去する(ウエットエッチング工程)。このようにして、ナノギャップ電極が製造される。
【0013】
なお、本明細書において、ナノギャップ電極とは、単一有機分子を挟むことができる数ナノメートルのギャップを有した対向電極、すなわち2つの電極部の間隔がナノサイズである電極を意味し、電極部の間隔としては、FIBの最小径の5/12〜1/2のものが挙げられ、好ましくは2nm〜12nmであり、より好ましくは2nm〜10nmであり、更に好ましくは3nm〜6nmである。なお、本明細書においてナノギャップ電極部の間隔とは、平均間隔を意味する。なお、後述する本発明の実施例においては、FIBの最小径が12nmのものを用いた結果、電極部の間隔が5nmのナノギャップ電極をえることができた。すなわち、本件発明によれば、電極部の間隔がFIBの最小径の半分以下であるナノギャップ電極を得ることができる。例えば、現在では、FIBの最小径を4nm、5nm程度に制御できる装置が開発されているから、そのような装置を用いれば電極部の間隔が2nmや、2.5nmのナノギャップ電極が得られることとなる。
【0014】
(絶縁基板)
絶縁基板としては、絶縁性を持つものであれば特に限定されるものではなく、ガラス、石英、酸化ケイ素、塗布型シリコン酸化膜(スピンオングラス:SOG)、サファイア、酸化アルミニウム、酸化チタン等の金属酸化物、フッ化カルシウムなど、ポリエチレン、ポリプロピレン、ポリスチレン、AS、ASB、ポリアセタール、ポリアミド、ポリアルキレンテレフタレート、ポリスルホン、ポリアリレート、フッ素樹脂、シリコーン、フェノール樹脂、エポキシ樹脂、ポリカーボネート、アクリル系樹脂、メタクリル系樹脂、ポリウレタン、ポリ塩化ビニルなどのプラスチックなどを用いることができる。絶縁基板としては、一般に柔軟性のない板状のものを用いるが、可とう性がある絶縁基板を用いてもよい。また、基板自体が酸化物層を構成していてもよく、これらの酸化物層が基板表面に形成されたものを用いてもよい。絶縁基板としては、より好ましくは、熱酸化膜(SiO2)を有したn型、又はp型高ドープSi(p+-Si)基板であり、特に好ましくはp型である。
【0015】
絶縁基板の厚さとしては、金属層を蒸着することに耐えられる強度を有する限り、特に限定されるものではないが、好ましくは10nm〜1マイクロmであり、より好ましくは100nm〜500nmであり、より好ましくは200nm〜400nmであり、特に好ましくは300nmである。なお、本明細書において、厚さとは、一定部分を対象として測定した場合の平均の厚さを意味する。絶縁基板は、その材質に合わせて公知の製造方法により製造することもできるし、市販されている絶縁基板を購入して用いてもよい。
【0016】
(電極)
電極を構成する材料は、電導性のあるものであれば特に限定されるものではなく、例えば、絶縁基板上に蒸着などにより堆積した金属膜を用いることができる。電極に用いられる金属としては、電流を流す性質のある金属であれば特に限定されるものではない。電極を構成する金属としては、後のドライエッチング工程によっては侵食されるが、ウエットエッチング工程によっては侵食されないものが挙げられる。このような金属としては、金、白金など耐酸性に優れた金属、これらの混合物、及びこれらと他の金属の合金が挙げられる。電極層を構成する好ましい金属としては、金又は白金が挙げられる。
【0017】
電極層の厚さが、厚過ぎるとドライエッチングに時間がかかり、また、微小なナノギャップ電極を作成することが困難となる。このような観点から、電極層の厚さは、イオン注入によるギャップ中の絶縁基板の特性変化を防ぐためにイオン侵入深さよりも大きな膜厚とすることが好ましく、好ましくは1nm〜500nmであり、より好ましくは10nm〜400nmであり、さらに好ましくは50nm〜100nmであり、特に好ましくは70nmである。
【0018】
電極層の作成方法としては、電極層に用いられる金属の種類によっても異なるが、公知の金属薄膜作成方法を用いることができる。
このような金属薄膜作成方法としては、電解により陽極に酸化皮膜を形成する陽極酸化法;真空中で金属を加熱蒸発させ基板上に付着させる真空蒸着法、不活性ガスプラズマをターゲットにあてて、その時に飛び出した原子を基板に付着させるスパッタ法、イオン化した雰囲気中で蒸着するイオンプレーティング法などの物理蒸着法;加熱した基板上でハロゲン化物などを反応させ基板に金属などを付着させるCVD(化学蒸着)法、プラズマCVD法、MOCVD法などの化学蒸着法などが挙げられる。これらの中でも、スパッタ法により金属薄膜を絶縁基板上に蒸着することが好ましい。
【0019】
(金属マスク層)
金属マスク層としては、上記の電極層とは異なる物性を有する層を用いることができ、例えば、電極層において用いられる金属よりもイオン化傾向の高い金属や、電極層において用いられる金属よりも硬度の高い金属を用いることができる。このような金属を用いた金属マスク層であれば、ウエットエッチング工程において、電極層は除去されない条件の下で、金属マスク層が完全に除去される。
【0020】
金属マスク層に用いられる金属としては、ドライエッチングに耐えられるものが好ましく、より具体的には電極層を構成する金属よりも硬度の高い金属を用いることが好ましい。金属マスク層に用いられる金属と、電極層を構成する金属との硬度(例えば、鉛筆硬度)の比としては、好ましくは9/8〜10/1であり、より好ましくは、2/1〜6/1であり、特に好ましくは3/1〜5/1である。このような金属として、例えば、Sc、Y、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Tc、Re、Fe、Ru、Os、Co、Rh、Ir、Ni、Pd、Zn、Al、Ga、In、Tl、Sn、Pb、Li、Na、K、Rb、Cs、Fr、Be、Mg、Ca、Sr、Ba、Raなどの金属、およびこれらの混合物などを用いることができ、これらの中でも好ましくはTi、W、Al、Zrであり、特に好ましくは、Tiである。
【0021】
金属マスク層の厚さとしては、用いられる金属によっても異なるが、金属マスク層の厚さとしては、ドライエッチングの際に耐久できるものであれば特に限定されるものではないが、好ましくは10nm〜400nmであり、より好ましくは20nm〜200nmであり、さらに好ましくは30nm〜60nmであり、特に好ましくは45nmである。これにより低加速電圧のイオンビームを用いることができるため、比較的薄い電極金属を用いることができる。また、金属マスクを用いているため、電極エッチング時のギャップの拡がりが小さく、微細なナノギャップ電極を作製できる。金属マスク層は、上記の電極層と同様の方法により製造される。
【0022】
(密着層)
なお、絶縁基板と電極層との間、又は電極層と金属マスク層の間には、それぞれの層の接着性を向上させるために密着層6が設けられていてもよい(例えば、図3参照。)。このような密着層は、特に絶縁基板と電極層との間に設けられることが好ましい。密着層としては、Pt、Au、Cr、Ti、およびこれらの混合物などを用いることができ、例えばPtやPtとAuの混合物を、好ましくは1nm〜50nm、より好ましくは5nm〜30nm、更に好ましくは10nm〜20nmの厚さで堆積する。
【0023】
(マスクパターン形成工程)
以下、第1の実施態様における各工程について説明する。本工程では、集束イオンビーム(FIB)を用いてエッチング加工し、金属マスク層をエッチングする。これにより、ナノギャップ電極マスクパターンを形成する。
【0024】
集束イオンビームを構成するイオンビームとしては、公知のイオンビームを用いることができる。集束イオンビームを構成するイオン種としては、公知のカチオンを用いることができ、カチオンとしてはGa+イオンなどが挙げられる。従来の有機レジスト層(マスク層)に電子ビームを照射する方法では、有機レジスト層に照射された電子が散乱し、散乱した電子がさらに有機レジスト層を露光する。この結果、意図した露光部分の周辺にまで露光部分が広がり、詳細なマスクマターンを形成することが難しかった。しかしながら、本発明では、金属マスク層にイオンビームを照射するので、このような散乱をおさえることができる。したがって、詳細なマスクパターンを形成でき、微小なギャップを有するナノギャップ電極を作成できる。
集束イオンビームの最小径は、小さいことが好ましく、好ましくは5nm〜100nmであり、より好ましくは5nm〜30nmであり、さらに好ましくは5nm〜15nmであり、さらに好ましくは5nm〜10nmであり、特に好ましくは10nm以下である。
【0025】
集束イオンビームのイオン速度は、ある程度の速さが必要である。イオンの速度を得るためにイオンに印加される加速電圧としては、加速対象のイオンの重さにも依存するが、好ましくは10keV〜2000keVであり、より好ましくは20keV〜80keVであり、更に好ましくは25keV〜40keVである。第1の実施態様においては、好ましくは、イオンの侵入深さより厚い金属マスク層を用いるため、低加速電圧のイオンビームを用いることができ、絶縁基板の絶縁性を阻害することなく薄い電極層を製造できる。
【0026】
FIBエッチング工程においては、金属マスク層に照射されるイオンの数がそれほど多くないことが好ましく、照射される単位センチメートルあたりのイオンの総数は、金属マスク層の硬度や厚さなどにもよるが、好ましくは1015個〜1021個であり、より好ましくは1016個〜1020個であり、更に好ましくは5×1016個〜1019個であり、特に好ましくは1017〜1018個である。通常の有機レジストを用いたリソグラフィにおいては、1012〜1014個のイオンをあてればよいが、本発明では金属層をエッチングするためにより多くのイオンを衝突させることが好ましい。
【0027】
具体的な、集束イオンビームの作成装置としては、セイコーインスツルメンツ製JFIB-2300などが挙げられる。
【0028】
なお、金属マスク層と電極層の間の面に存在する凹凸を考慮して、金属マスク層のうちエッチングにより除去されるべき部分を完全に除去するために、電極層の表面もある程度エッチングすることは、本発明の好ましい別の実施態様である。このようにしてエッチングされる金属層の厚さとしては、好ましくは1nm〜40nmであり、より好ましくは10nm〜30nmであり、更に好ましくは15nm〜25nmであり、特に好ましくは20nmである。
【0029】
(ドライエッチング工程)
この工程は、上記の工程で作製したマスクを用いて電極層にパターンを転写する工程である。この際、エッチングガスには電極層のみをエッチングするものを用いる。このようなエッチング方法としては、気体やイオンガスを金属マスク層に衝突させる方法や、反応性ガスを用いて金属マスク層上で反応を起させる方法が挙げられ、好ましくはAr+によるスパッタエッチングである。微細なギャップ電極を作製するために、好ましくは、基板に垂直方向に電界を立てイオンを加速して異方的にエッチングを行なう。このようなエッチング方法は、例えば、イオンシャワー装置(エリオニクス EIS−200ER)を用いることにより達成することができる。例えば、金属マスク層にTiを、電極層にAuを用いた場合、TiはAuと比べてエッチング率が低いため、Tiは殆どエッチングされない。エッチング時間等を調整しAu電極をパターニングできる。
【0030】
(ウエットエッチング工程)
本工程は、酸などにより金属マスク層を溶解させ、除去する工程である。ここでエッチング液としては、金属マスク層を溶解し安く、電極層、(密着層)、絶縁基板を溶解しにくいものを用いる。このような酸としては、特に限定されるものではないが、硫酸と過酸化水素の混合液など硫酸を含む酸性溶液が挙げられる。ウエットエッチング工程は、酸に上記の工程で得られた電極を浸漬することが挙げられる。例えば、Au電極(Au/Pt電極)、及びSiO2膜は、上記の酸によりそれほどエッチングされない。したがって、上記の酸を用いればTiのみを除去できる。このようにして、ナノギャップ電極を製造できる。
【0031】
【実施例】
(実施例1)
図3に実施例1における試料の構造を示す。絶縁基板1には、300nm程度の熱酸化膜(SiO2)1aを有したp型高ドープSi(p+-Si)基板1bを用いた。SiO2上にスパッタ蒸着法により、Au層と絶縁基板との密着層及び電極層としてPt層6(12nm)、電極層としてAu層2(70nm)、金属マスク層としてTi層3(45nm)の順に真空蒸着し、Al/Au/Ti/SiO2/p+-Si構造を作製した。
【0032】
FIB装置には、加速電圧30keVのGa+イオン源を有するセイコーインスツルメンツ製JFIB-2300を用いた。集束イオンビームの最小径は12nm程度である。このFIB装置を用い、1017-1018個/cm2でイオン照射を行なうことにより上層のTiをエッチング加工しマスクパターンを形成した。この際、最小ビーム径を用いた加工には数時間を要するため、電極の大部分は大きなビーム径で加工し、ナノギャップの加工のみを最小ビーム径で行なった。なお、実際の加工ではTiとAu界面の凹凸を考慮してTiマスクを完全に抜ききるために、Au電極も20nm程度エッチングを行なってもよい。この際、Au電極を透過したイオンがSiO2絶縁層に達する可能性が考えられるが、Au、Pt等の質量の大きな金属へのイオン侵入深さは30keVのGa+を用いた場合では30nm程度であり(図1参照)、SiO2絶縁膜へのイオン注入は無視できると考えられる。
【0033】
Tiマスクを用いたAu/Pt電極層のドライエッチングは、Ar+のスパッタエッチングにより行なった。より微細なギャップ電極を作製するために、基板に垂直方向に電界を立てイオンを加速して異方的にエッチングを行なうイオンシャワー装置(エリオニクス EIS−200ER)を用いた。この際、TiはAu、Ptと比べてエッチング率が低いため、Tiは殆どエッチングされない。エッチング時間等を調整しAu/Pt電極層をパターニングした。
【0034】
電極パターニング後のTiマスク金属を、硫酸・過酸化水素混合液中に数十分浸漬することにより除去した。ここで、Au/Pt電極層及びSiO2膜は、化学的な選択性によりエッチング活性でないためTiを主に除去できる。
【0035】
ナノギャップ電極の電気測定を行なうために、FIBで作製したナノギャップをパッド電極と接続した。パッド電極はフォトリソグラフィにより作製した。ナノギャップを作製したAu/Pt/SiO2/p+−Si基板上にフォトレジストをスピンコート法により塗布し、マスクアライナーを用いて、ナノギャップとパッド電極マスクとの位置合わせを行なった後露光した。現像後、Au/Pt電極をAr+スパッタエッチングによりパターニングし、ナノギャップ電極を製造した。
【0036】
作製したナノギャップ電極は、有機物を完全に除去するため、レジスト剥離後、O2アッシングし、硫酸過酸化水素混合液または濃硫酸に数時間浸漬した後、アセトン、メタノール、純水で洗浄し、最後にUVオゾンクリーニングを数時間行なった。
【0037】
ナノギャップ電極の電流電圧特性測定は、室温、真空中で、安定化DC電源(アドバンテストTR6143)、エレクトロメーター(KEITHLEY6517A)を用いて2端子法で行なった。
電気特性測定後、ナノギャップ電極を電界放射走査電子顕微鏡(日本電子JSM−6700F)を用いて観察した。
【0038】
図4にSiO2基板上に作製したAu/Ptナノギャップ電極の電子顕微鏡(SEM)像を示す。図4(b)は、図4(a)のナノギャップ電極の対向電極部分の拡大図である。図4(b)から、ギャップ長10nm以下5nm程度のナノギャップ電極を製造することができたことがわかる。この結果、FIBの最小ビーム径12nm程度以下のキャップを作製することができたが、これはビームの先端部では更に細いビームになっており、Ar+エッチング時にビーム形状を保持したままエッチングが進行したためではないかと考えられる。
【0039】
図5に図4のナノギャップ電極の電流電圧特性を示す。測定は室温(296K)、真空中で行なった。なお、SEM観察による電極の汚れによる電気特性変化を避けるために、SEM観察前に測定を行なった。図5から、ナノギャップ電極に流れる電流は、ノイズレベルであり、十分絶縁されていることが分かった。
【0040】
本実施例では、単一有機分子の電気伝導特性を測定できるナノギャップ電極を作製することために、FIBを用いた新たなナノギャップ電極の製造方法によりナノギャップ電極を製造した。その結果、SiO2絶縁膜上にギャップ長5nm程度のAu/Ptナノギャップ電極を作製できた。また、電気伝導特性測定の結果、ナノギャップ電極は十分絶縁されていることが分かった。なお、本発明においては、FIBの最小径が12nmのものを用いた結果、電極部の間隔が5nmのナノギャップ電極をえることができた。すなわち、本件発明によれば、電極部の間隔がFIBの最小径の半分以下であるナノギャップ電極を得ることができる。例えば、現在では、FIBの最小径を4nm、5nm程度に制御できる装置が開発されているから、そのような装置を用いれば電極部の間隔が2nmや、2.5nmのナノギャップ電極が得られることとなる。
【0041】
【発明の効果】
本発明によれば、金属層を従来のレジストのように用いているため、2つの電極が微小な間隔を有する電極(ナノギャップ電極)を絶縁基板の絶縁性を損なうことなく容易に作成できる。本発明のナノギャップ電極の製造方法により作成されたナノギャップ電極は、有機分子の電気伝導特性などを測定するために用いることができる。
【0042】
本発明において、絶縁基板と電極層の間に、絶縁基板と電極層の密着性を高める密着層を形成する工程を含むことで、この密着層は、電極層の役割をかねてもよい。密着層により絶縁基板と電極層の密着性を高めることができるので、絶縁基板から電極層が剥離する事態を防止できる。
【0043】
本発明において、金属電極層の厚さが、マスクパターン形成工程における集束イオンビームが最も多く金属マスク層に侵入する最大イオン侵入深さより厚いものとすることで、イオン注入によるギャップ中の絶縁基板の特性変化を防ぐことができる。
【0044】
本発明において、前記マスクパターン形成工程において、金属マスク層のみならず電極層が平均して1nm〜40nm除去することで、金属マスク層と電極層の境界面にはある程度の凹凸があり、このような凹凸を含めて効果的に金属マスク層を除去できる。
【図面の簡単な説明】
【図1】 図1は、TRIMプログラムを用いたAu基板へのGa+イオン侵入深さの数値シミュレーション結果を示す図である。
【図2】 図2は、第1の実施態様にかかるナノギャップ電極製造工程を示す概略図である。図2(a)は、マスクパターン形成工程の概略図である。図2(b)は、ドライエッチング工程の概略図である。図2(c)は、ウエットエッチング工程後の概略図である。
【図3】 図3は、実施例1において用いた試料の構造を示す図である。
【図4】 図4は、SiO2基板上に作製したAu/Ptナノギャップ電極の図面に代わる電子顕微鏡(SEM)写真である。図4(b)は、図4(a)のナノギャップ電極の対向電極部分の拡大図である。
【図5】 図5は、実施例1で得られたナノギャップ電極の電流電圧特性を示す図である。
【符号の説明】
1 絶縁基板
1a 実施例1における熱酸化膜(SiO2
1b p型高ドープSi(p+-Si)基板
2 電極層
3 金属マスク層
4 集束イオンビーム
5 エッチングガス
6 密着層

Claims (12)

  1. 絶縁基板上に、電極層、金属マスク層をこの順に堆積する層堆積工程と、
    集束イオンビームを用いて前記金属マスク層をエッチングし、マスクパターンを形成するマスクパターン形成工程と、
    前記マスクパターン形成工程において形成されたマスクパターンにより前記電極層をマスクし、ドライエッチングにより前記電極層にパターンを転写するドライエッチング工程と、
    電極層に比べて金属マスク層を溶解しやすい溶液を用いて前記金属マスク層を溶解除去するウエットエッチング工程と、
    を含むナノギャップ電極の製造方法。
  2. 絶縁基板と電極層の間に、絶縁基板と電極層の密着性を高める密着層を形成する工程を含む請求項1に記載のナノギャップ電極の製造方法。
  3. 前記金属マスク層の厚さが、10nm〜400nmである請求項1に記載のナノギャップ電極の製造方法。
  4. 前記マスクパターン形成工程において、前記金属マスク層に単位平方センチメートル当り1015〜1021個のイオンが衝突する請求項1に記載のナノギャップ電極の製造方法。
  5. 前記マスクパターン形成工程において、金属マスク層のみならず電極層が平均して1nm〜40nm除去される請求項1に記載のナノギャップ電極の製造方法。
  6. 電極部の間隔が、2nm〜12nmである請求項1に記載のナノギャップ電極の製造方法。
  7. 金属マスク層にチタンを用いた請求項1に記載のナノギャップ電極の製造方法。
  8. 電極層に金を用いた請求項1に記載のナノギャップ電極の製造方法。
  9. 集束イオンビームとして、10keV〜200keVの印加電圧により加速されたガリウムイオンを用いる請求項1に記載のナノギャップ電極の製造方法。
  10. 集束イオンビームとして、その最小径が5nm〜100nmの集束イオンビームを用いる請求項1に記載のナノギャップ電極の製造方法。
  11. 200nm〜400nmの絶縁基板上に、密着層及び電極層としてPt層を10nm〜15nm、電極層としてAu層を60nm〜80nm、金属マスク層としてTiを40nm〜50nm、スパッタ蒸着法によりこの順に真空蒸着する堆積工程と、
    加速電圧25keV〜40keV最小径10nm〜15nmのGa+イオンを含む集束イオンビーム用い、上記の金属マスク層に単位平方センチメートル当り1017〜1018個のGa+イオンを衝突させることにより金属マスク層をエッチング加工し、マスクパターンを形成するマスクパターン形成工程と、
    Ar+のスパッタエッチングを行い、Au層とPt層からなる電極層をパターニングするドライエッチング工程と、
    硫酸を含む酸性水溶液に浸漬することにより金属マスク層を除去するウエットエッチング工程と、
    を含む、
    2つの電極部の間隔が4nm〜6nmであるナノギャップ電極の製造方法。
  12. 絶縁基板の厚さが、300nmであり
    前記Pt層の厚さが、12nmであり、
    前記Au層の厚さが、70nmであり、
    前記金Ti層の厚さが、45nmであり
    前記Ga+イオンの加速電圧が30keVであり
    前記Ga+イオンの最小径が12nmであり、
    2つの電極部の間隔が5nmである請求項11に記載のナノギャップ電極の製造方法。
JP2003036568A 2003-02-14 2003-02-14 ナノギャップ電極の製造方法 Expired - Lifetime JP3787630B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003036568A JP3787630B2 (ja) 2003-02-14 2003-02-14 ナノギャップ電極の製造方法
US10/662,886 US7056446B2 (en) 2003-02-14 2003-09-16 Method of manufacturing nano-gap electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003036568A JP3787630B2 (ja) 2003-02-14 2003-02-14 ナノギャップ電極の製造方法

Publications (2)

Publication Number Publication Date
JP2004247203A JP2004247203A (ja) 2004-09-02
JP3787630B2 true JP3787630B2 (ja) 2006-06-21

Family

ID=32844420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003036568A Expired - Lifetime JP3787630B2 (ja) 2003-02-14 2003-02-14 ナノギャップ電極の製造方法

Country Status (2)

Country Link
US (1) US7056446B2 (ja)
JP (1) JP3787630B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549227B1 (ko) * 2003-09-06 2006-02-03 한국전자통신연구원 유기분자 소자의 제작 방법
CN100569036C (zh) * 2004-02-16 2009-12-09 独立行政法人科学技术振兴机构 发光型晶体管和激光光源
GB0413310D0 (en) * 2004-06-15 2004-07-14 Koninkl Philips Electronics Nv Nanowire semiconductor device
JP4631004B2 (ja) * 2005-02-28 2011-02-16 独立行政法人情報通信研究機構 ナノギャップ電極の製造方法
KR100849384B1 (ko) * 2005-10-21 2008-07-31 한국생명공학연구원 나노갭 및 나노갭 센서의 제조방법
WO2007046582A1 (en) * 2005-10-21 2007-04-26 Korea Research Institute Of Bioscience And Biotechnology A method for fabricating nanogap and nanogap sensor
JP5249040B2 (ja) * 2005-11-18 2013-07-31 レプリソールス グループ エスアーエス 電極およびその形成方法
JP2007201211A (ja) * 2006-01-27 2007-08-09 National Institute Of Information & Communication Technology ナノギャップ電極の製造方法
KR100762258B1 (ko) * 2006-05-02 2007-10-01 한국표준과학연구원 나노갭 전극의 제조방법 및 이를 이용하여 제조된 나노갭소자
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Tft 어레이 기판 및 그 제조방법
EP1868255B1 (en) * 2006-06-14 2011-10-19 Novaled AG Method for surface processing in a vacuum environment
KR100845004B1 (ko) 2007-04-30 2008-07-09 삼성전자주식회사 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법
US8318032B2 (en) 2007-12-21 2012-11-27 Motorola Solutions, Inc. Method to pattern metallized substrates using a high intensity light source
KR20100028412A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 나노 막대를 이용한 발광 다이오드 및 그 제조 방법
US8159347B2 (en) * 2008-09-25 2012-04-17 General Electric Company Sensors having gap based sensing devices and methods of making and using the same
KR101069607B1 (ko) * 2008-10-31 2011-10-05 서울대학교산학협력단 전자기파의 전기장 집속을 위한 나노갭 디바이스 및 이를 이용하여 나노입자를 검출하기 위한 시스템
US8214918B2 (en) * 2008-11-26 2012-07-03 The Regents Of The University Of California Probes for enhanced magnetic force microscopy resolution
US9194838B2 (en) 2010-03-03 2015-11-24 Osaka University Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide
WO2012017623A1 (ja) * 2010-08-05 2012-02-09 パナソニック株式会社 ガス分子検知素子、ガス分子検知装置及びガス分子検知方法
CN102259828B (zh) * 2011-07-04 2014-01-01 上海先进半导体制造股份有限公司 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体
CN102259830B (zh) * 2011-07-04 2014-02-12 上海先进半导体制造股份有限公司 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体
KR101358245B1 (ko) * 2012-03-19 2014-02-07 연세대학교 산학협력단 수소 센서 및 수소 센서 제조 방법
KR20160086320A (ko) * 2013-08-27 2016-07-19 퀀텀 바이오시스템즈 가부시키가이샤 나노-갭 전극 및 이를 제조하기 위한 방법들
WO2015042200A1 (en) 2013-09-18 2015-03-26 Osaka University Biomolecule sequencing devices, systems and methods
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
US10438811B1 (en) 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
WO2015170782A1 (en) 2014-05-08 2015-11-12 Osaka University Devices, systems and methods for linearization of polymers
KR101489154B1 (ko) * 2014-06-26 2015-02-03 국민대학교산학협력단 잔류응력을 이용한 나노갭 센서의 제조방법 및 이에 의해 제조되는 나노갭 센서
KR20190075010A (ko) 2016-04-27 2019-06-28 퀀텀 바이오시스템즈 가부시키가이샤 생체분자의 측정 및 시퀀싱을 위한 시스템 및 방법
CN107144614B (zh) * 2017-06-08 2020-01-14 盐城师范学院 一种空气纳米间隙电极的制备方法
EP3556911A1 (fr) 2018-04-19 2019-10-23 Comadur S.A. Procédé de structuration d'un motif décoratif ou technique dans un objet réalisé en un matériau amorphe, semi-cristallin ou cristallin au moins partiellement transparent
CN112713242B (zh) * 2020-12-25 2022-08-30 华中科技大学 一种基于纳米电流通道的相变存储器的制备方法
CN114235195A (zh) * 2021-11-18 2022-03-25 厦门大学 一种超高时空分辨率流体温度传感芯片及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085330A (en) * 1976-07-08 1978-04-18 Burroughs Corporation Focused ion beam mask maker
US4293374A (en) * 1980-03-10 1981-10-06 International Business Machines Corporation High aspect ratio, high resolution mask fabrication
JPH07209856A (ja) * 1994-01-25 1995-08-11 Sanyo Electric Co Ltd ステンシルマスク及びその製造方法
JPH08227743A (ja) * 1995-02-20 1996-09-03 Sumitomo Electric Ind Ltd 酸化物超電導体用金属電極
JP3161362B2 (ja) * 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
JP4741764B2 (ja) * 2001-09-26 2011-08-10 キヤノン株式会社 電子放出素子

Also Published As

Publication number Publication date
JP2004247203A (ja) 2004-09-02
US20040161708A1 (en) 2004-08-19
US7056446B2 (en) 2006-06-06

Similar Documents

Publication Publication Date Title
JP3787630B2 (ja) ナノギャップ電極の製造方法
Lercel et al. Pattern transfer of electron beam modified self‐assembled monolayers for high‐resolution lithography
JP5244396B2 (ja) 固体凝縮ガス層のエネルギー誘導局所除去を用いるリフトオフパターニング方法
Nagase et al. Fabrication of nano-gap electrodes for measuring electrical properties of organic molecules using a focused ion beam
JP2016541119A (ja) 直流重ね合わせフリーズ
Djenizian et al. Electron beam-induced carbon masking for electrodeposition on semiconductor surfaces
US20170309710A1 (en) Integrated graphite-based structure
Lister et al. Pattern transfer of a 23 nm-period grating and sub-15 nm dots into CVD diamond
JP2008182211A (ja) 紫外線、電子線、イオンビームおよびx線パターニング用の印刷金属マスク
Mühl et al. Parallel nanolithography in carbon layers with conductive imprint stamps
JP4631004B2 (ja) ナノギャップ電極の製造方法
KR100876398B1 (ko) 원자 힘 현미경 나노 리소그래피를 이용한 패턴 제작 방법
Hashioka et al. Metal nanogap devices fabricated by conventional photolithography and their application to deoxyribose nucleic acid analysis
Dobisz et al. Self-Assembled Monolayer Films for Nanofabrication
WO2005015308A2 (en) Fabrication process for high resolution lithography masks using evaporated or plasma assisted electron sensitive resists with plating image reversal
JPH08297361A (ja) 転写マスク
JP3952455B2 (ja) レジストとして有機単分子膜を用いたナノパターニング方法
JP2004134720A (ja) ドライリソグラフィ法およびこれを用いたゲートパターン形成方法
Cox The Influence of Microstructure, Impurities and Environment on SiOx ReRam
JP3844678B2 (ja) 微細パタン形成法
CN104528634B (zh) 一种纳米结构的侧壁成形制造方法
JP2004034270A (ja) 凹み構造形成半導体部材の製造方法及び凹み構造形成半導体部材
US20220100093A1 (en) Fabrication of high-aspect ratio nanostructures by localized nanospalling effect
Il’in et al. Development of local catalytic centers positioning technology for carbon nanotubes growth
KR101818592B1 (ko) 미세 세라믹 패턴 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

R150 Certificate of patent or registration of utility model

Ref document number: 3787630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term